KR20010060025A - 디지털 통신시스템의 성능향상을 위한 비터비 디코딩장치에서의 디스카딩 임계치의 변동 방법 - Google Patents
디지털 통신시스템의 성능향상을 위한 비터비 디코딩장치에서의 디스카딩 임계치의 변동 방법 Download PDFInfo
- Publication number
- KR20010060025A KR20010060025A KR1019990068022A KR19990068022A KR20010060025A KR 20010060025 A KR20010060025 A KR 20010060025A KR 1019990068022 A KR1019990068022 A KR 1019990068022A KR 19990068022 A KR19990068022 A KR 19990068022A KR 20010060025 A KR20010060025 A KR 20010060025A
- Authority
- KR
- South Korea
- Prior art keywords
- reference value
- predetermined reference
- communication system
- function
- threshold value
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 디스카딩 임계치(T)를 통신시스템 사용중에 적응성 있게 변동함으로써, 효율적으로 통신시스템을 사용할 수 있도록 하는, 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법 및 그를 실현시키기 위한 프로그램을 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 디지털 통신시스템의 비터비 디코딩 장치에 적용되는 디스카딩 임계치의 변동 방법에 있어서, 통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 단계; 상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 단계; 상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치(discarding threshold value)를 증가시키는 제 3 단계; 상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 단계; 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2소정의 기준치보다 크면, 상기 디스카딩 임계치(discarding threshold value)를 증가시키는 제 5 단계; 및 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치(discarding threshold value)를 감소시키는 제 6 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 디지텅 통신시스템의 비터비 디코딩 등에 이용됨.
Description
본 발명은 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 관한것으로서, 특히 시스템의 성능, 처리해야할 데이터의 특성 등에 따라 디스카딩 임계치를 적응성있게 변동시키는, 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법 및 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
이동통신 시스템에서는 에러를 줄이기 위해 채널 코딩(channel coding)을 할 필요가 있는데, 이 채널 코딩 방법에는 크게 블록 코드(block codes)와 컨벌루션 코드(convolutional codes)가 있고, 이 중에서 컨벌루션 코드(convolutional codes)의 디코딩 방법으로는 비터비 알고리즘(Viterbi algorithm)이 알려져 있다.
그러나, 컨스트레인트(constraint length)K인 비터비 알고리즘(Viterbi algorithm)은 각 레벨마다 총 2k-1(K: constraint length)개 상태(states)를 계산해야하기 때문에, 계산상의 부하가 크다는 문제점이 있었다.
또한, 시스템을 적응성 있게 사용할 수 없기 때문에 비효율적이라는 문제점이 있었다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 디스카딩 임계치(T)를 통신시스템 사용중에 적응성 있게 변동함으로써, 효율적으로 통신시스템을 사용할 수 있도록 하는, 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법 및 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1 은 본 발명이 적용되는 부가백색가우스잡음(AWGN) 아래에서의 시뮬레이터의 구조도.
도 2 는 본 발명에 적용되는 이진 대칭 채널(binary symmetric channel) 아래에서T=1인 AVA의 시퀀스를 디코딩하는 방법에 대한 설명도.
도 3 은 본 발명에 따른K=7 및 2-레벨 하드 디시젼(hard-decision)에서 디스카딩 임계치(T)의 함수로서의 VA 과 AVA의 BER에 대한 실험도.
도 4 는 본 발명에 따른 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 대한 일실시예 흐름도.
상기의 목적을 달성하기 위한 본 발명은, 디지털 통신시스템의 비터비 디코딩 장치에 적용되는 디스카딩 임계치의 변동 방법에 있어서, 통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 단계;상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 단계; 상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 증가시키는 제 3 단계; 상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 단계; 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치를 증가시키는 제 5 단계; 및 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 감소시키는 제 6 단계를 포함한다.
또한, 본 발명은, 적응성있는 디스카딩 임계치를 결정하기 위하여, 프로세서를 구비한 디지털 통신 시스템에, 통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 기능; 상기 제 1 기능의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 기능; 상기 제 1 기능의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기디스카딩 임계치를 증가시키는 제 3 기능; 상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 기능; 상기 제 4 기능의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치를 증가시키는 제 5 기능; 및 상기 제 4 기능의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치(discarding threshold value)를 감소시키는 제 6 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
에러 정정 능률(error correcting capability)을 향상시키기 위해 컨벌루션 코드(convolutional codes)는 널 사용되는 채널(channel codes)의 한 방법이다. 그러나, 디코딩(decoding) 방법인 Viterbi algorithm(VA)은 계산의 복잡성과 메모리 요구량이 컨스레인트 길이(constraint length)K에 따라서 지수 함수적으로 증가한다.
따라서, 현실적으로K≤9에서만 구현이 가능하다. 상기와 같은, 계산상의 부하를 효율적으로 줄이기 위해K의 의존성을 줄이는 것이 필요하다. 그에 따라 제시된 방법이 어댑티브 비터비 알고리즘(AVA: adaptive Viterbi algorithm)이다.
이진 대칭 채널(BSC: binary symmetric channel)의 AVA에서 각각의 상태(state)의 해밍 거리(Hamming distances)가 dm+T(dm: 각 level에서의 minimum Hamming distance,T: discarding threshold)보다 작게 되면, 그 상태(state)의모든 생존 경로(survived path)는 (l-1) 레벨에서 다음l레벨로 연결된다.
도 1 은 본 발명이 적용되는 부가백색가우스잡음(AWGN) 아래에서의 시뮬레이터의 구조도이다.
인코더로는 컨벌루셔널 인코더를 사용하고, 부가백색가우스잡음(AWGN)을 통과한 데이터 값들은 연속적이기 때문에, 이를 몇가지로 나누기 위하여 양자화기를 사용한다. 그리고, 비터비 디코더를 사용하여 최종적으로 출력을 구한다.
도 2 는 본 발명에 적용되는 이진 대칭 채널(BSC: binary symmetric channel) 아래에서T=1인 AVA의 시퀀스를 디코딩하는 방법에 대한 설명도이다.
BSC에서K=3인 AVA의 디코딩 과정은 다음과 같다.
총 4 개의 상태(states)가 있고, 전송 시퀀스(transmitted sequence)는 11 10 00 01 01 ……이다. BSC를 통과한 수신 시퀀스(received sequence)는 01 10 00 01 00 ……이다.
디코딩 과정(decoding process)이 진행됨에 따라, 상태(states)의 일부는 사라지고(이것은 도면에서, X로 표시됨), 나머지는 그대로 유지된다.
디스카딩 임계치(discarding threshold value)(T)를 작게 하면, 생존 상태(survived states)의 개수는 감소하게 되지만, 정확한 경로(path)를 잃을 확률은 증가하게 된다.
반대로, 디스카딩 임계치(discarding threshold value)(T)를 크게 하면, 생존(survived states)의 개수는 증가하게 되고 정확한 경로(path)를 잃을 확률은 감소하게 된다. 따라서, 상태(states)의 개수를 줄일 수 있다는 이점이 줄어들게 된다.
만일, 에러 퍼포먼스(error performance)의 하락을 감수할 수 있다면,T를 작게 선택하는 것이 바람직하며, 그에 따라 상태(states)의 개수를 줄일 수 있다. 반대로 에러 퍼포먼스(error performance)를 VA와 비슷하게 되기를 원한다면,T를 크게 선택해야 한다. 결국, 적절한T를 결정하는 것이 중요하다.
상기와 같이, 중요한T를 시스템 사용중에 적절하게 변화시킬 수 있는데, 변화시키는 이유는 크게 두 가지로 나눌 수 있다.
첫 번째는 시스템을 사용하는데 있어서 충분한 효율을 높이기 위해서이다. 엠펙(mpeg) 처리, 웹 브라우저(web browser) 사용 등과 같은 부분들이 시스템의 큰 비중을 차지하기 때문에, 그 이외의 부분들에서는 계산상의 부하를 낮추어 효율성을 최대한 증대시켜야 한다. 따라서, 적응성 있는T를 사용함으로써 효율성 있는 채널 코딩(channel coding)의 설계가 가능하다.
두 번째로는 시스템이 처리해야 할 데이터의 특성이 바뀔 경우, 요구되어 지는 비트에러율(BER)(이하, 간단히,BER 이라 함)이 바뀔 수 있다.T를 통해 원하는 BER을 얻을 수 있다.
도 3 은 본 발명에 따른K=7 및 2-레벨 하드 디시젼(hard-decision)에서 디스카딩 임계치(T)의 함수로서의 VA 과 AVA의 BER에 대한 실험도이다.
예를 들어,T=4 일 때가 일반적으로 선택되지만, 데이터(data)의 BER이 굳이 좋을 필요가 없을 때는T=3 을 선택하여 사용할 수 있다. 그럴 경우에는 계산상의 부하를 더욱 감소시킬 수 있다.
반대로, 보다 작은 데이터 BER이 요구될 경우에는T=6 또는 T=7을 선택하여 사용할 수 있다. 하지만, 이때는 계산상의 부하를 늘려야 한다.
결국, 하나의T를 일괄적으로 사용하는 것이 아니라, 환경에 따라 적응성 있게 사용할 수가 있고, 이로 인하여 시스템의 효율을 향상시킨다.
도 4 는 본 발명에 따른 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 대한 일실시예 흐름도이다.
통신 시스템 동작 중에 통신시스템의 부하량을 검출하여(401), 기준치와 비교하여(402), 검출된 시스템 부하량이 기준치보다 크면, 디스카딩 임계치 (discarding threshold value)를 감소시키고(404), 검출된 시스템 부하량이 기준치보다 작으면, 디스카딩 임계치(discarding threshold value)를 증가시킨다 (403).
여기서, 시스템의 부하는 엠펙(mpeg) 처리, 웹 브라우저(web browser) 사용 등으로 인하여 증가한다.
그리고, 독립적으로 통신 시스템 동작 중에 비트에러율(BER)을 검출하여 (405), 비트에러율에 대한 기준치와 비교하여(406), 검출된 비트에러율이 기준치보다 크면 디스카딩 임계치를 증가시키고(407), 검출된 비트에러율이 기준치보다 작으면, 디스카딩 임계치를 감소시킨다(408). 상기와 같이 디스카딩 임계치를 변동시킴으로써, 통신시스템의 성능을 향상시킬 수 있다.
통신시스템은 동작중에 상기와 같은 동작을 계속 수행하여, 시스템의 성능을 향상시킨다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변동이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 비트에러율과 시스템 부하에 따라 가변적으로 구한 적응성 있는 디스카딩 임계치(T)를 통해 어댑티브 비터비 알고리즘(AVA)을 사용함으로써, 성능면에 있어서는 비터비 알고리즘(VA)과 거의 유사하게 유지하면서, 통신 시스템의 계산상의 부하를 효과적으로 줄일 수 있는 우수한 효과가 있다.
Claims (2)
- 디지털 통신시스템의 비터비 디코딩 장치에 적용되는 디스카딩 임계치의 변동 방법에 있어서,통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 단계;상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 단계;상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 증가시키는 제 3 단계;상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 단계;상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치를 증가시키는 제 5 단계; 및상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 감소시키는 제 6 단계를 포함하는 디스카딩 임계치의 변동 방법.
- 적응성있는 디스카딩 임계치를 결정하기 위하여, 프로세서를 구비한 디지털 통신 시스템에,통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 기능;상기 제 1 기능의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 기능;상기 제 1 기능의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 증가시키는 제 3 기능;상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 기능;상기 제 4 기능의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치를 증가시키는 제 5 기능; 및상기 제 4 기능의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 감소시키는 제 6 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068022A KR100681123B1 (ko) | 1999-12-31 | 1999-12-31 | 디지털 통신시스템의 성능향상을 위한 비터비 디코딩장치에서의 디스카딩 임계치의 변동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068022A KR100681123B1 (ko) | 1999-12-31 | 1999-12-31 | 디지털 통신시스템의 성능향상을 위한 비터비 디코딩장치에서의 디스카딩 임계치의 변동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010060025A true KR20010060025A (ko) | 2001-07-06 |
| KR100681123B1 KR100681123B1 (ko) | 2007-02-08 |
Family
ID=19635110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068022A KR100681123B1 (ko) | 1999-12-31 | 1999-12-31 | 디지털 통신시스템의 성능향상을 위한 비터비 디코딩장치에서의 디스카딩 임계치의 변동 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100681123B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274653A (ja) * | 1995-04-04 | 1996-10-18 | Fujitsu Ltd | ダイナミックスレッショルドを用いた最尤ビタビ検出装置 |
| JP3282562B2 (ja) * | 1996-10-25 | 2002-05-13 | 松下電器産業株式会社 | ビタビ同期判定回路のメトリック値スレッショルドの決定法およびメトリック値スレッショルド決定装置 |
| KR100277685B1 (ko) * | 1998-10-09 | 2001-01-15 | 정선종 | 트렐리스 복호를 사용하는 복호기에서의 경로 메트릭의 통계치를 이용한 복잡도 감소 방법 |
| KR20000052143A (ko) * | 1999-01-30 | 2000-08-16 | 윤종용 | 적응 비터비 복호기 및 그 동작방법 |
-
1999
- 1999-12-31 KR KR1019990068022A patent/KR100681123B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100681123B1 (ko) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7716565B2 (en) | Method and system for decoding video, voice, and speech data using redundancy | |
| JP4777876B2 (ja) | ターボデコーダの反復の早期終了 | |
| US8081719B2 (en) | Method and system for improving reception in wired and wireless receivers through redundancy and iterative processing | |
| US7263652B2 (en) | Maximum likelihood detector and/or decoder | |
| CN111224676B (zh) | 一种自适应串行抵消列表极化码译码方法及系统 | |
| US9793944B2 (en) | System and apparatus for decoding tree-based messages | |
| US7023936B2 (en) | Method and apparatus for decoding lattice codes and multilevel coset codes | |
| US6614858B1 (en) | Limiting range of extrinsic information for iterative decoding | |
| KR100681123B1 (ko) | 디지털 통신시스템의 성능향상을 위한 비터비 디코딩장치에서의 디스카딩 임계치의 변동 방법 | |
| US20020097817A1 (en) | Sequential decoder for decoding of convolutional codes | |
| KR102144732B1 (ko) | 연판정 기반으로 선형 부호를 고속 복호화하는 방법 및 장치 | |
| KR102118899B1 (ko) | 연판정 기반으로 선형 부호를 고속 복호화하는 방법 및 장치 | |
| Ping et al. | An effective simplifying scheme for Viterbi decoder | |
| Song et al. | Efficient adaptive successive cancellation list decoders for polar codes | |
| US20030007552A1 (en) | Reduced alphabet equalizer using iterative equalization | |
| KR100681122B1 (ko) | 디지털 통신시스템의 비터비 디코딩 장치에서의 최적의디스카딩 임계치의 결정 방법 | |
| US11695430B1 (en) | Method for decoding polar codes and apparatus thereof | |
| KR102526387B1 (ko) | 연속적인 부분 신드롬 검색을 이용하는 고속 연판정 기반 선형 부호의 복호화 방법 및 장치 | |
| Zheng et al. | Complexity‐adjustable SC decoding of polar codes for energy consumption reduction | |
| KR100682245B1 (ko) | 채널 영향에 따라 입력신호를 보정하는 비터비 디코더 | |
| US8099658B2 (en) | Reduced complexity Viterbi decoder | |
| KR950010386A (ko) | 적응양자화를 이용한 소프트결정 방법 | |
| KR100267370B1 (ko) | 길쌈 부호를 위한 낮은 복잡도를 가지는 오증 검색 에러 추정 복호기 | |
| KR20050006276A (ko) | 트렐리스를 통한 검색 강화 방법 및 장치 | |
| KR100850744B1 (ko) | Ｌｌｒ 계산 장치 및 계산 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110201 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |