KR20010059204A - 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치 - Google Patents

멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치 Download PDF

Info

Publication number
KR20010059204A
KR20010059204A KR1019990066594A KR19990066594A KR20010059204A KR 20010059204 A KR20010059204 A KR 20010059204A KR 1019990066594 A KR1019990066594 A KR 1019990066594A KR 19990066594 A KR19990066594 A KR 19990066594A KR 20010059204 A KR20010059204 A KR 20010059204A
Authority
KR
South Korea
Prior art keywords
ethernet
data
central processing
processing unit
control
Prior art date
Application number
KR1019990066594A
Other languages
English (en)
Inventor
한지웅
Original Assignee
김진찬
주식회사 머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진찬, 주식회사 머큐리 filed Critical 김진찬
Priority to KR1019990066594A priority Critical patent/KR20010059204A/ko
Publication of KR20010059204A publication Critical patent/KR20010059204A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 멀티 이더넷(multi ethernet system)을 사용하는 시스템에 있어서 특정 이더넷을 선택하여 사용하도록 하는 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치에 관한 것이다. 종래의 기술에 따른 특정 보드 내에서 멀티 이더넷 디바이스(ethernet device)를 사용하는 경우 각 이더넷 디바이스들이 동일한 클래스(class)의 IP 어드레스 클래스(Internet Protocol address class)를 사용하더라도 최초 초기화시 가장 먼저 등록된 이더넷 디바이스에게로만 데이터가 송신되도록 되어 있기 때문에, 특정 이더넷 디바이스에게 부하가 더욱 가중된다. 따라서, 특정 이더넷 디바이스의 성능이 저하되어 결국, 시스템의 전체적인 성능이 저하되는 결점이 있다. 본 발명에서는 멀티 이더넷을 사용하는 시스템에 있어서 특정 어플리케이션이 특정 이더넷을 선택하여 데이터를 송신하는데 사용하도록 한다. 따라서, 멀티 이더넷 중에 특정 이더넷에 과부하가 걸리는 것을 방지할 수 있기 때문에, 이더넷의 동작이 원할하게 이루어지는 효과가 있는 것이다. 또한, 이더넷의 동작이 원할함에 따라 이에 관련된 시스템도 안정적으로 동작할 수 있으므로 시스템의 전체 성능이 향상된다.

Description

멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치{APPARATUS FOR SELECTING AN ETHERNET IN MULTI ETHERNET SYSTEM}
본 발명은 멀티 이더넷 시스템(multi ethernet system)에 있어서 특정 이더넷을 선택하는 장치에 관한 것으로서, 특히 멀티 이더넷을 사용하는 시스템에 있어서 특정 이더넷을 선택하여 사용하도록 하는 이더넷을 선택하는 장치에 관한 것이다.
종래의 기술에 따른 특정 보드 내에서 멀티 이더넷 디바이스(ethernetdevice)를 사용하는 경우 각 이더넷 디바이스들이 동일한 클래스(class)의 IP 어드레스 클래스(Internet Protocol address class)를 사용할 수 없었다. 그러나, 사용하더라도 최초 초기화시 가장 먼저 등록된 이더넷 디바이스에게로만 데이터가 송신되도록 되어 있기 때문에, 특정 이더넷 디바이스에게 부하가 더욱 가중된다. 따라서, 특정 이더넷 디바이스의 성능이 저하되어 결국, 시스템의 전체적인 성능이 저하되는 결점이 있다.
본 발명은 상기 결점을 개선하기 위하여 안출한 것으로서, 멀티 이더넷을 사용하는 시스템에 있어서 특정 어플리케이션(application)이 특정 이더넷을 선택하여 데이터를 송신하는데 사용하도록 하는 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치를 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치에 있어서: 시스템의 전체를 제어하는 중앙 처리 장치(Central Processing Unit : CPU); 상기 중앙 처리 장치의 제어에 의해 운영 체제(Operating System : OS)를 실행하기 위한 데이터를 로딩(loading)하고 상기 중앙 처리 장치가 로딩된 데이터를 액세스(access)하면서 운영 체제에 따라 TCP/IP(Transmission Control Protocol/Internet Protocol) 관리를 수행하도록 하는 주 저장부; 상기 중앙 처리 장치의 제어에 의해 구비된 다수의 이더넷 자원 중에 특정 이더넷 자원을 선택하여 데이터 송신 기능을 수행하는 이더넷 선택부를 포함하는 것을 특징으로 한다.
도 1은 본 발명에 따른 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치의 일 실시예를 나타낸 블록도.
<도면의 주요부분에 대한 부호의 설명>
2 : 중앙 처리 장치 4, 8, 10 : 제 1, 제 2, 제 3 버퍼
6 : 주 저장부 12 : 주 제어부
14, 18 : 제 1, 제 2 저장부 16, 20 : 제 1, 제 2 제어부
22 : 이더넷 선택부
이하, 이와 같은 본 발명의 실시예를 다음과 같은 도면에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치의 일 실시예를 나타낸 블록도로, 중앙 처리 장치(2), 제 1 버퍼(buffer)(4), 주 저장부(DRAM : Dynamic Random Access Memory)(6), 및 이더넷 선택부(22)로 구성된다. 이더넷 선택부(22)는 제 2, 제 3 버퍼(8, 10), 주 제어부(ethernet control logic)(12), 제 1, 제 2 저장부(Static Random Access Memory : SRAM)(14, 18), 및 제 1, 제 2 제어부(ethernet controller)(16, 20)를 구비한다.
동 도면에 있어서, 최초에 주 저장부(6)는 중앙 처리 장치(2)의 제어에 의해 운영 체제를 실행하기 위한 데이터를 제 1 버퍼(4)를 통해 로딩했다가 이 후, 중앙 처리 장치(2)가 로딩된 데이터를 제 1 버퍼(4)를 통해 액세스하면서 운영 체제에 따라 TCP/IP 관리를 수행하도록 한다. 상술한 중앙 처리 장치(2)의 상단 포트(port)는 어드레스 버스(address bus)에 연결되고 하단 포트는 데이터 버스(data bus)에 연결된다.
중앙 처리 장치(2)는 주 저장부(6)에서 이더넷 칩(ethernet chip)의 초기 데이터(initial data)를 제 1 버퍼(4)를 통해 읽어와 이더넷 선택부(22) 내의 제 1, 제 2 제어부(16, 20) 내의 각 레지스터(register)를 제 2, 제 3 버퍼(8, 10)를 각각 통해 각기 다른 이름으로 초기화시킨다.
중앙 처리 장치(2)는 TCP/IP 관리 수행에 의해 생성된 데이터를 운영 체제가 제공하는 소정의 "connect() system call"의 디바이스 이름에 의해 선택된 이더넷 제어기용 저장부에 데이터를 라이트(write)한 후, 이더넷 제어기에게 데이터 송신을 지시한다. 예로, 제 1 저장부(14)에 데이터를 제 2 버퍼(8)를 통해 라이트한 후, 제 1 제어부(16)에게 데이터 송신을 지시한다.
제 1 제어부(16)는 외부 망을 통해 수신된 데이터를 주 제어부(12)의 제어에 의해 제 1 저장부(14)로 데이터를 라이트한 후, 중앙 처리 장치(2)에게 데이터가 수신되었음을 인터럽트(interrupt)를 통해 통보한다.
중앙 처리 장치(2)는 제 1 제어부(16)로부터 인터럽트를 수신하여 제 1 저장부(14)에 라이트된 데이터를 읽어와 주 저장부(6)에 라이트한다. 이 후, 중앙 처리 장치(2)는 TCP/IP 관리 수행에 의해 특정 어플리케이션에게 주 저장부(6)에 라이트된 데이터를 액세스하여 제공한다.
여기서, 제 1 저장부(14) 및 제 1 제어부(16)가 하나의 이더넷을 구성하고 제 2 저장부(18) 및 제 2 제어부(20)가 다른 하나의 이더넷을 구성하는 것이다. 또한, 이더넷 선택부(22)를 다수개 설치하여 이더넷을 더욱 많이 구성할 수 있다.
상술한 어플리케이션에서 소켓 프로그램(socket program)을 코딩할 때 운영 체제에서 제공하는 소정의 "connect() system call"에 송신하려고 하는 특정 이더넷 디바이스 이름을 소정의 "argument number"로 등록한다.
이와 같은 본 발명은 TCP/IP를 사용하는 전전자 교환기 및 이외의 TCP/IP를 사용하는 상용 시스템에서 사용할 수 있다.
이상에서 설명한 바와 같이 본 발명은, 멀티 이더넷을 사용하는 시스템에 있어서 특정 어플리케이션이 특정 이더넷을 선택하여 데이터를 송신하는데 사용하도록 한다. 따라서, 멀티 이더넷 중에 특정 이더넷에 과부하가 걸리는 것을 방지할 수 있기 때문에, 이더넷의 동작이 원할하게 이루어지는 효과가 있다. 또한, 이더넷의 동작이 원할함에 따라 이에 관련된 시스템도 안정적으로 동작할 수 있으므로 시스템의 전체 성능이 향상된다.

Claims (2)

  1. 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치에 있어서:
    시스템의 전체를 제어하는 중앙 처리 장치;
    상기 중앙 처리 장치의 제어에 의해 운영 체제를 실행하기 위한 데이터를 로딩하고 상기 중앙 처리 장치가 로딩된 데이터를 액세스하면서 운영 체제에 따라 TCP/IP 관리를 수행하도록 하는 주 저장부;
    상기 중앙 처리 장치의 제어에 의해 구비된 다수의 이더넷 자원 중에 특정 이더넷 자원을 선택하여 데이터 송신 기능을 수행하는 이더넷 선택부를 포함하는 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치.
  2. 제 1 항에 있어서,
    상기 이더넷 선택부는, 주 제어부;
    다수의 로컬 저장부;
    외부 망을 수신된 데이터를 상기 주 제어부의 제어에 의해 상기 다수의 로컬 저장부 중에 특정 로컬 저장부에 라이트하고 이를 상기 중앙 처리 장치에 알려 상기 중앙 처리 장치가 상기 특정 로컬 저장부에 라이트된 데이터를 리드하여 상기 주 저장부에 라이트하도록 하는 다수의 로컬 제어부를 포함하는 것을 특징으로 하는 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치.
KR1019990066594A 1999-12-30 1999-12-30 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치 KR20010059204A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066594A KR20010059204A (ko) 1999-12-30 1999-12-30 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066594A KR20010059204A (ko) 1999-12-30 1999-12-30 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치

Publications (1)

Publication Number Publication Date
KR20010059204A true KR20010059204A (ko) 2001-07-06

Family

ID=19633731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066594A KR20010059204A (ko) 1999-12-30 1999-12-30 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치

Country Status (1)

Country Link
KR (1) KR20010059204A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050907A (ko) * 2017-02-06 2020-05-12 사반트 시스템즈 엘엘씨 오디오 다운 믹싱 송신기 a/v 엔드 포인트 및 분산 채널 증폭을 포함한 a/v 상호 접속 아키텍처

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050907A (ko) * 2017-02-06 2020-05-12 사반트 시스템즈 엘엘씨 오디오 다운 믹싱 송신기 a/v 엔드 포인트 및 분산 채널 증폭을 포함한 a/v 상호 접속 아키텍처

Similar Documents

Publication Publication Date Title
US7999813B2 (en) System and method for data synchronization for a computer architecture for broadband networks
US6826662B2 (en) System and method for data synchronization for a computer architecture for broadband networks
US7720982B2 (en) Computer architecture and software cells for broadband networks
US6526462B1 (en) Programmable multi-tasking memory management system
US20080307422A1 (en) Shared memory for multi-core processors
US20020156993A1 (en) Processing modules for computer architecture for broadband networks
US8661207B2 (en) Method and apparatus for assigning a memory to multi-processing unit
US20150261698A1 (en) Memory system, memory module, memory module access method, and computer system
US20050265108A1 (en) Memory controller which increases bus bandwidth, data transmission method using the same, and computer system having the same
US20080162877A1 (en) Non-Homogeneous Multi-Processor System With Shared Memory
US8055939B2 (en) Memory control device and methods thereof
CN116028232B (zh) 跨机柜服务器内存池化方法、装置、设备、服务器及介质
US20060155955A1 (en) SIMD-RISC processor module
KR20010059204A (ko) 멀티 이더넷 시스템에 있어서 특정 이더넷을 선택하는 장치
CN117632457A (zh) 一种加速器调度方法及相关装置
CN109308247B (zh) 一种日志处理方法、装置、设备及一种网络设备
CN113722110B (zh) 计算机系统、内存访问方法及设备
JP2004213666A (ja) Ｄｍａモジュールとその操作方法
EP4343560A1 (en) Interface for remote memory
JPH06231091A (ja) 物理プロセッサのハント方式
JPH09212344A (ja) 新旧世代プログラム実行方法
KR20030057667A (ko) 프로그램로직을 이용한 데이터처리장치 및 제어방법
KR19980055662A (ko) 모뎀의 사용 프로그램의 고속 메모리 할당장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination