KR20010058542A - 데이터 전송 순서 변환 코딩 장치 및 그 방법 - Google Patents

데이터 전송 순서 변환 코딩 장치 및 그 방법 Download PDF

Info

Publication number
KR20010058542A
KR20010058542A KR1019990065885A KR19990065885A KR20010058542A KR 20010058542 A KR20010058542 A KR 20010058542A KR 1019990065885 A KR1019990065885 A KR 1019990065885A KR 19990065885 A KR19990065885 A KR 19990065885A KR 20010058542 A KR20010058542 A KR 20010058542A
Authority
KR
South Korea
Prior art keywords
data
bus
transmitted
ssc
transmitting
Prior art date
Application number
KR1019990065885A
Other languages
English (en)
Other versions
KR100333705B1 (ko
Inventor
윤명철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065885A priority Critical patent/KR100333705B1/ko
Publication of KR20010058542A publication Critical patent/KR20010058542A/ko
Application granted granted Critical
Publication of KR100333705B1 publication Critical patent/KR100333705B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 전송단에서 전송할 데이터를 조사하여 버스의 천이(transition)를 최소화하도록 데이터의 전송순서를 재배열한 후, 재배열된 데이터와 재배열 정보를 수신단에 전송하고, 수신단에서는 이 재배열 정보를 이용하여 수신된 데이터를 원래의 순서로 복원하도록 하는, 데이터 전송 순서 변환 코딩 장치 및 그 방법을 제공하기 위한 것으로, 이를 위해 본 발명의 데이터 전송 순서 변환 코딩 장치는, N(N은 2 이상의 정수임) 비트의 데이터를 생성하고, 생성된 데이터를 버스를 통해 전송하는 전송단과 상기 버스를 통해 전송된 데이터를 수신하는 수신단 사이에 구비되며, 상기 전송단에서 생성된 데이터에 응답하여 상기 버스의 천이를 최소화하도록 상기 데이터의 전송순서를 재배열한 후, 그 재배열된 데이터를 상기 버스로 보내는 재배열 회로부; 및 상기 재배열 회로부에서 상기 데이터의 전송순서를 재배열한 순서 정보에 응답하여 상기 버스를 통해 전송된 상기 재배열된 데이터를 원래의 순서로 복원하고, 복원된 데이터를 상기 수신단으로 보내는 배열 복원 회로부를 포함하고, 본 발명의 데이터 전송 순서 변환 코딩 방법은, 다음 번에 전송할 데이터(D[1])를 현재 데이터(C)로 설정하고, 버스의 현재 상태를 초기 상태로 설정하며, 재배열 플래그(SSC)에 로우값을 설정하여 보조 전송선을 거쳐 수신단에 전송하는 제1 단계; 버스의 현재 상태와 현재 데이터의 제1 해밍 거리를 계산하고, 버스의 현재 상태와 다음 번에 전송할 데이터의 제2 해밍 거리를 각각 계산한 후, 각각 계산된 제1, 제2 해밍 거리를 비교하는 제2 단계; 상기 제2 단계에서의 비교결과제1 해밍 거리(H(BUS, C))가 작은 경우에는, 상기 SSC에 로우값(L)을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 버스를 거쳐 현재 데이터를 수신단에 전송한 후, 다음에 전송할 데이터를 다음번의 현재 데이터(C)로 설정하는 제3 단계; 상기 제2 단계에서의 비교결과 제2 해밍 거리(H(BUS, D[i+1]))가 작은 경우에는, 다음번에 전송할 데이터가 K의 배수번째 데이터인가를 판단하는 제4 단계; 상기 제4 단계에서의 판단결과 다음번에 전송할 데이터가 K의 배수번째 데이터인 경우에는, 상기 제3 단계의 과정을 반복 수행하고, 다음번에 전송할 데이터가 K의 배수번째 데이터가 아닌 경우에는, 상기 SSC에 하이값(H)을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 다음번에 전송할 데이터를 버스를 거쳐 수신단에 전송하게 한 후, 버스로 전송한 데이터가 마지막 데이터인지를 판단하는 제5 단계; 상기 제5 단계에서의 판단결과 전송한 데이터가 마지막 데이터가 아니면 데이터 번호를 1만큼 증가시킨 후 상기 제1 단계 내지 제5 단계의 과정을 반복 실행하는 제6 단계; 상기 제5 단계에서의 판단결과 전송한 데이터가 마지막 데이터인 경우에는, SSC에 로우값을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 현재 데이터를 버스를 거쳐 수신단에 전송하는 제7 단계; 슬롯 번호를 1로 설정되고, 상기 버스를 거쳐 데이터를 수신하고, 보조 전송선을 거쳐 SSC의 설정값이 수신되면, SSC의 설정값을 판단하는 제8 단계; 상기 판단 결과 SSC의 설정값이 하이값인 경우에는, SSC의 설정값이 로우값이 될 때까지 버퍼의 두 번째 위치부터 차례로 데이터를 저장하는 제9 단계; 및 상기 판단결과 SSC의 설정값이 로우값인 경우에는, 수신된 데이터를 버퍼의 맨 첫 번째 위치에 삽입하여 버퍼 안의 데이터를 원래의 순서대로 복원한 후, 이 복원된 데이터를 다음단에 입력한 후, 모든 데이터가 수신되었지를 판단하고, 모든 데이터가 수신되지 않을 경우에는 상기 제7 단계 및 제8 단계의 과정을 반복 실행하는 제10 단계를 포함한다.

Description

데이터 전송 순서 변환 코딩 장치 및 그 방법{Sequence Switch Coding Circuit For Data Transmission and Coding Method thereof}
본 발명은 전송단에서 전송할 데이터를 조사하여 버스의 천이(transition)를 최소화하도록 데이터의 전송순서를 재배열한 후, 재배열된 데이터와 재배열 정보를 수신단에 전송하고, 수신단에서는 이 재배열 정보를 이용하여 수신된 데이터를 원래의 순서로 복원하도록 하는, 데이터 전송 순서 변환 코딩 장치 및 그 방법에 관한 것이다.
칩이 고집적화 될수록 전체 면적에서 버스가 차지하는 비율은 점점 증가하고 있다. 최근에 개발되고 있는 고속, 고부가가치의 마이크로프로세서나 DSP 칩 등의 칩들은 버스에 의한 면적이 전체 칩 면적의 30% 내지 60%을 차지하고 있으며, 미래에는 그 비율이 점점 더 늘어갈 전망이다.
따라서, 칩에서의 버스에 의한 지연, 전력 소모 등등이 전체의 속도 및 전력소모를 좌우하는 요소가 되고 있으며, 또한 버스의 천이에 따른 인접 라인과의 간섭 및 EMI(Electro Magnetic Interference) 발생 문제들도 해결해야 할 주요 문제점으로 부각되어 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 전송단에서 전송할 데이터를 조사하여 버스의 천이(transition)를 최소화하도록 데이터의 전송순서를 재배열한 후, 재배열된 데이터와 재배열 정보를 수신단에 전송하고, 수신단에서는 이 재배열 정보를 이용하여 수신된 데이터를 원래의 순서로 복원하도록 하는, 데이터 전송 순서 변환 코딩 장치 및 그 방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 데이터 전송순서 변환 코딩회로의 블록도.
도 2는 상기 도 1에서의 전송단에서 순차적으로 전송할 때의 버스 상태의 변화도.
도 3은 상기 도 1에서의 재배열 회로에서 재배열된 순서로 전송할 때의 버스 상태의 변화도.
도 4는 본 발명의 일실시예에 따른 데이터 전송순서 재배열방법을 설명하기 위한 흐름도.
도 5는 본 발명의 일실시예에 의한 데이터 전송순서 배열 복원방법을 설명하기 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 전송단 2 : 재배열회로
3 : 수신단 4 : 배열 복원 회로
5 : 버스 6 : 보조 전송선
상기 목적을 달성하기 위한 본 발명의 데이터 전송 순서 변환 코딩 장치는, N(N은 2 이상의 정수임) 비트의 데이터를 생성하고, 생성된 데이터를 버스를 통해 전송하는 전송단과 상기 버스를 통해 전송된 데이터를 수신하는 수신단 사이에 구비되며, 상기 전송단에서 생성된 데이터에 응답하여 상기 버스의 천이를 최소화하도록 상기 데이터의 전송순서를 재배열한 후, 그 재배열된 데이터를 상기 버스로 보내는 재배열 회로부; 및 상기 재배열 회로부에서 상기 데이터의 전송순서를 재배열한 순서 정보에 응답하여 상기 버스를 통해 전송된 상기 재배열된 데이터를 원래의 순서로 복원하고, 복원된 데이터를 상기 수신단으로 보내는 배열 복원 회로부를 포함하여 이루어진다.
또한, 본 발명의 데이터 전송 순서 변환 코딩 방법은, 다음 번에 전송할 데이터(D[1])를 현재 데이터(C)로 설정하고, 버스의 현재 상태를 초기 상태로 설정하며, 재배열 플래그(SSC)에 로우값을 설정하여 보조 전송선을 거쳐 수신단에 전송하는 제1 단계; 버스의 현재 상태와 현재 데이터의 제1 해밍 거리를 계산하고, 버스의 현재 상태와 다음 번에 전송할 데이터의 제2 해밍 거리를 각각 계산한 후, 각각 계산된 제1, 제2 해밍 거리를 비교하는 제2 단계; 상기 제2 단계에서의 비교결과 제1 해밍 거리(H(BUS, C))가 작은 경우에는, 상기 SSC에 로우값(L)을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 버스를 거쳐 현재 데이터를 수신단에 전송한 후, 다음에 전송할 데이터를 다음번의 현재 데이터(C)로 설정하는 제3 단계; 상기 제2 단계에서의 비교결과 제2 해밍 거리(H(BUS, D[i+1]))가 작은 경우에는, 다음번에 전송할 데이터가 K의 배수번째 데이터인가를 판단하는 제4 단계; 상기 제4 단계에서의 판단결과 다음번에 전송할 데이터가 K의 배수번째 데이터인 경우에는, 상기 제3 단계의 과정을 반복 수행하고, 다음번에 전송할 데이터가 K의 배수번째 데이터가 아닌 경우에는, 상기 SSC에 하이값(H)을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 다음번에 전송할 데이터를 버스를 거쳐 수신단에 전송하게 한 후, 버스로 전송한 데이터가 마지막 데이터인지를 판단하는 제5 단계; 상기 제5 단계에서의 판단결과 전송한 데이터가 마지막 데이터가 아니면 데이터 번호를 1만큼 증가시킨 후 상기 제1 단계 내지 제5 단계의 과정을 반복 실행하는 제6 단계; 상기 제5 단계에서의 판단결과 전송한 데이터가 마지막 데이터인 경우에는, SSC에 로우값을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 현재 데이터를 버스를 거쳐 수신단에 전송하는 제7 단계; 슬롯 번호를 1로 설정되고, 상기 버스를 거쳐 데이터를 수신하고, 보조 전송선을 거쳐 SSC의 설정값이 수신되면, SSC의 설정값을 판단하는 제8 단계; 상기 판단 결과 SSC의 설정값이 하이값인 경우에는, SSC의 설정값이 로우값이 될 때까지 버퍼의 두 번째 위치부터 차례로 데이터를 저장하는 제9 단계; 및 상기 판단결과 SSC의 설정값이 로우값인 경우에는, 수신된 데이터를 버퍼의 맨 첫 번째 위치에 삽입하여 버퍼 안의 데이터를 원래의 순서대로 복원한 후, 이 복원된 데이터를 다음단에 입력한 후, 모든 데이터가 수신되었지를 판단하고, 모든 데이터가 수신되지 않을 경우에는 상기 제7 단계 및 제8 단계의 과정을 반복 실행하는 제10 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 데이터 전송순서 변환 코딩회로의 블록도를 도시한 것이다.
도 1에서 도시된 바와 같이, 본 발명의 일실시예에 따른 데이터 전송순서 변환 코딩회로는 데이터를 생성하는 전송단(1)과, 상기 전송단(1)내에 구비되어 상기 전송단(1)에서 생성된 데이터를 조사하여 버스(BUS)(5)의 천이를 최소화하도록 데이터의 전송순서를 재배열한 후, 그 재배열된 데이터를 버스(BUS)(5)를 거쳐 전송하고, 그 재배열 정보를 1개 이상의 보조 전송선(6)을 거쳐 전송하는 재배열 회로(2)와, 상기 재배열 회로(2)로부터 보조 전송선(6)을 거쳐 전송된 재배열 정보를 이용하여 상기 버스(BUS)를 거쳐 전송된 데이터를 원래의 순서로 복원하도록 하는 배열 복원회로(3)와, 상기 배열 복원 회로(3)에서 복원된 데이터를 처리하는 수신단(4)으로 구성된다.
이와같이 구성된 본 발명의 일실시예에 의한 데이터 전송순서 변환 코딩회로의 동작 및 데이터 전송순서 변환 코딩 방법의 과정을 도 2 및 도 3을 참조하여 상세히 설명하면 다음과 같다.
본 발명은 데이터 전송시에 버스(BUS)의 천이 횟수를 가능하면 적게 만드는 것이다. 이를 위하여 본 발명에서는 데이터 전송시에, 전송 데이터의 전송순서를 재배열하여 전체 데이터를 전송할 때 필요한 전체 천이 횟수를 줄인다.
예를 들어, 8비트 버스(BUS)를 통하여 8개의 8비트 데이터(D1, .., D8)를 전송하는 경우를 생각해 보자. 이 8개의 데이터를 버스(BUS)를 통하여 순서대로 전송하였을 때 버스(BUS)의 변화가 도 2와 같다고 가정하자.
이때, 버스(BUS)의 초기 상태와 첫 데이터의 상태에 따른 초기 천이를 무시하면, 8개의 데이터를 전송하기 위해서는 모두 32번의 천이가 필요하다. 하지만, 만일 같은 데이터를 전송순서를 바꾸어 도 3과 같은 순서로 전송하였을 경우에는 도 3과 같이 모두 23번의 천이만으로도 모든 데이터의 전송이 가능하다.
이 예에서 보는 바와 같이, 전송하여야 할 데이터의 순서만 바꾸어 주어도 버스의 천이 횟수를 많이 줄일 수 있다.
이하에서, 본 발명의 실시예에 의한 데이터 전송순서 재배열방법을 도 4를 참조하여 상세히 설명하면 다음과 같다.
먼저, 데이터 전송순서 재배열을 설명하기 위하여, 두 이진수 A, B의 해밍 거리(H(A, B))를 아래 수학식 1과 같이 정의한다.
H(A, B) = d(A ?? B)
여기서, ??는 두 이진수 A, B 사이의 비트-와이즈(bit-wise) 배타적 논리합을 나타내며, d(A ?? B)는 A ?? B 결과의 이진 표시에 있는 1의 개수를 나타내는 함수이다.
예를 들어, A = 11001010이고, B = 10011000이라고 가정하면 H(A, B)는 다음수학식 2와 같이 계산된다.
H(A, B) = d(11001010 ?? 10011000)
= d(01010010)
= 3
여기서, A를 전송하여야 할 데이터라 하고, B를 A를 전송하기 직전의 버스(BUS)의 상태라 하면, H(A, B)는 A를 전송할 때 발생하는 버스(BUS)의 천이 개수를 나타낸다.
이와같은 해밍 거리의 개념을 이용하여 데이터 전송순서 재배열 방법을 설명하면 다음과 같다.
먼저, 각각 1 이상인 B 비트로 구성된 1 이상인 N개의 데이터(D1, D2, ...,DN)를 각각 T의 시간 간격으로 두고 N번에 걸쳐 전송단 A로부터 수신단 B로 전송한다고 가정한다.
도 4의 스텝 S1에서, 다음 번에 전송할 데이터(D[1])를 현재 데이터(C)로 설정하고, 버스의 현재 상태(BUS)를 초기 상태(B0)로 설정하며, 재배열 플래그, 즉 SSC에 로우값(L)을 설정하여 보조 전송선을 거쳐 배열 복원회로(3)에 전송하게 된다.
스텝 S2에서, 버스의 현재 상태(BUS)와 현재 데이터(C)의 해밍 거리(H(BUS, C))를 계산하고, 버스의 현재 상태(BUS)와 다음 번에 전송할 데이터(D[i+1])의 해밍 거리(H(BUS, D[i+1])를 계산한다.
스텝 S3에서, 상기 계산된 해밍 거리(H(BUS, C))와 해밍 거리(H(BUS, D[i+1])를 비교하게 된다.
상기 스텝 S3에서의 비교결과 해밍 거리(H(BUS, C))가 짧은 경우에는, 스텝 S3에서, 상기 SSC에 로우값(L)을 설정하여 보조 전송선을 거쳐 배열 복원회로(3)에 전송하고, 버스를 거쳐 현재 데이터(C)를 전송한 후, 다음에 전송할 데이터(D[i+1])를 다음번의 현재 데이터(C)로 설정한다.
상기 스텝 S3에서의 비교결과 해밍 거리(H(BUS, D[i+1])가 짧은 경우에는, 스텝 S4에서, 다음번에 전송할 데이터(D[i+1])가 K의 배수번째 데이터인가를 판단하게 된다.
상기 스텝 S4에서의 판단결과 다음번에 전송할 데이터(D[i+1])가 K의 배수번째 데이터인 경우에는, 상기 스텝 S6의 과정을 반복 수행하게 된다. 즉, 전송할 데이터(D[i+1])가 K의 배수번째 데이터인 경우에는 강제적으로 재배열을 하지 않도록 하는 것이다. 이것은 어떤 특정한 데이터가 재배열에 의해 전송순서가 너무 멀리 뒤로 밀려나는 것을 방지하기 위한 것이다.
예들 들면, 최악의 경우에, 첫 번째로 전송되어야 할 데이터가 재배열에 의해 맨 마지막으로 전송될 수도 있다. 이 경우에, 수신단(4)에서는 이 데이터가 수신될 때까지 다음 과정의 작업을 진행시킬 수 없게 되어 회로의 처리 속도가 지연될 수 있다. 이런 점을 방지하기 위하여 매 K번마다 강제적으로 재배열을 중단함으로써 수신단(4)에서의 다음 처리 과정으로 순서 복원된 데이터의 공급이 원활하게 된다. K값은 수신단(4)의 속도, 수신단(4)의 버퍼 크기 등을 고려하여 설계자가 선택할 수 있다.
한편, 다음번에 전송할 데이터(D[i+1])가 K의 배수번째 데이터가 아닌 경우에는, 스텝 S5에서, 상기 SSC에 하이값(H)을 설정하여 보조 전송선을 거쳐 배열 복원회로(3)에 전송하고, 다음번에 전송할 데이터(D[i+1])를 버스를 거쳐 배열 복원회로(3)에 전송한 후, 스텝 S7에서 버스로 전송한 데이터가 마지막 데이터인가를 판단하게 된다.
상기 스텝 S7에서의 판단결과 전송한 데이터가 마지막 데이터가 아니면 I를 1만큼 증가시킨 후 상기 스텝 S2 내지 스텝 S7의 과정을 반복 실행하게 된다. 한편, 전송한 데이터가 마지막 데이터인 경우에는, 스텝 S9에서 SSC에 로우값(L)을 설정하여 보조 전송선을 거쳐 배열 복원회로(3)에 전송하고, 현재 데이터(C)를 버스를 거쳐 배열 복원회로(3)에 전송하게 된다.
이후, 데이터 전송순서 배열 복원방법을 도 5를 참조하여 상세히 설명하면 다음과 같다.
먼저, 배열 복원회로(3)내에는 버퍼(도면에는 도시되어 있지 않음)가 구비되고, 이 버퍼를 이용하여 데이터 순서 배열이 복원된다.
스텝 S10에서, 슬롯 번호(j)가 1로 설정되고, 스텝 S11에서 상기 버스를 거쳐 데이터를 수신하고, 보조 전송선을 거쳐 SSC의 설정값이 수신되면, 스텝 S12에서 SSC의 설정값을 판단하게 된다.
상기 판단 결과 SSC의 설정값이 하이값(H)인 경우에는, 스텝 S13에서 SSC의 설정값이 로우값이 될 때까지 버퍼의 두 번째 위치부터 차례로 데이터를 저장하게 된다. 한편, 상기 판단결과 SSC의 설정값이 로우값(L)인 경우에는, 스텝 S14에서 수신된 데이터를 버퍼의 맨 첫 번째 위치에 삽입하여 버퍼 안의 데이터를 원래의 순서대로 복원한다. 이 복원된 데이터를 다음단에 입력한다. 즉, 버퍼를 비운다.
스텝 S15에서, 모든 데이터가 수신되었지를 판단하고, 모든 데이터가 수신되지 않을 경우에는 상기 스텝 S11 내지 스텝 S15를 반복 실행하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 버스를 이용하여 다량의 데이터를 전송할 때 필요한 버스의 천이 횟수를 줄임으로써, 버스의 천이에 의한 전력 소모를 줄일 수 있어 저 전력용 집적회로의 구현에 많은 도움을 주며, 또한 버스에 의한 크로스-토크 등 커플링에 의한 잡음을 줄일 수 있으며, 버스의 천이에 의한 EMI 양도 감소시킬 수 있는 효과가 있다.

Claims (4)

  1. N(N은 2 이상의 정수임) 비트의 데이터를 생성하고, 생성된 데이터를 버스를 통해 전송하는 전송단과 상기 버스를 통해 전송된 데이터를 수신하는 수신단 사이에 구비되며,
    상기 전송단에서 생성된 데이터에 응답하여 상기 버스의 천이를 최소화하도록 상기 데이터의 전송순서를 재배열한 후, 그 재배열된 데이터를 상기 버스로 보내는 재배열 회로부; 및
    상기 재배열 회로부에서 상기 데이터의 전송순서를 재배열한 순서 정보에 응답하여 상기 버스를 통해 전송된 상기 재배열된 데이터를 원래의 순서로 복원하고, 복원된 데이터를 상기 수신단으로 보내는 배열 복원 회로부
    를 포함하여 이루어지는 데이터 전송순서 변환 코딩장치.
  2. 제 1 항에 있어서, 상기 재배열한 순서정보는,
    1개 이상의 보조 전송선을 통해 상기 재배열 회로부로부터 상기 배열 복원 회로부로 전송되는 것을 특징으로 하는 데이터 전송순서 변환 코딩장치.
  3. 제 1 항에 있어서, 상기 배열 복원 회로부는,
    상기 버스를 통해 전송된 상기 재배열된 데이터를 입력받아 저장한 후 상기 재배열한 순서정보에 응답하여 저장된 처음 슬롯부터 마지막 슬롯까지 차례대로 상기 수신단으로 보내는 버퍼링 수단
    을 포함하여 이루어지는 데이터 전송순서 변환 코딩장치.
  4. 다음 번에 전송할 데이터(D[1])를 현재 데이터(C)로 설정하고, 버스의 현재 상태를 초기 상태로 설정하며, 재배열 플래그(SSC)에 로우값을 설정하여 보조 전송선을 거쳐 수신단에 전송하는 제1 단계;
    버스의 현재 상태와 현재 데이터의 제1 해밍 거리를 계산하고, 버스의 현재 상태와 다음 번에 전송할 데이터의 제2 해밍 거리를 각각 계산한 후, 각각 계산된 제1, 제2 해밍 거리를 비교하는 제2 단계;
    상기 제2 단계에서의 비교결과 제1 해밍 거리(H(BUS, C))가 짧은 경우에는, 상기 SSC에 로우값(L)을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 버스를 거쳐 현재 데이터를 수신단에 전송한 후, 다음에 전송할 데이터를 다음번의 현재 데이터(C)로 설정하는 제3 단계;
    상기 제2 단계에서의 비교결과 제2 해밍 거리(H(BUS, D[i+1]))가 짧은 경우에는, 다음번에 전송할 데이터가 K의 배수번째 데이터인가를 판단하는 제4 단계;
    상기 제4 단계에서의 판단결과 다음번에 전송할 데이터가 K의 배수번째 데이터인 경우에는, 상기 제3 단계의 과정을 반복 수행하고, 다음번에 전송할 데이터가K의 배수번째 데이터가 아닌 경우에는, 상기 SSC에 하이값(H)을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 다음번에 전송할 데이터를 버스를 거쳐 수신단에 전송하한 후, 버스로 전송한 데이터가 마지막 데이터인지를 판단하는 제5 단계;
    상기 제5 단계에서의 판단결과 전송한 데이터가 마지막 데이터가 아니면 데이터 번호를 1만큼 증가시킨 후 상기 제1 단계 내지 제5 단계의 과정을 반복 실행하는 제6 단계;
    상기 제5 단계에서의 판단결과 전송한 데이터가 마지막 데이터인 경우에는, SSC에 로우값을 설정하여 보조 전송선을 거쳐 수신단에 전송하고, 현재 데이터를 버스를 거쳐 수신단에 전송하는 제7 단계;
    슬롯 번호를 1로 설정되고, 상기 버스를 거쳐 데이터를 수신하고, 보조 전송선을 거쳐 SSC의 설정값이 수신되면, SSC의 설정값을 판단하는 제8 단계;
    상기 판단 결과 SSC의 설정값이 하이값인 경우에는, SSC의 설정값이 로우값이 될 때까지 버퍼의 두 번째 위치부터 차례로 데이터를 저장하는 제9 단계; 및
    상기 판단결과 SSC의 설정값이 로우값인 경우에는, 수신된 데이터를 버퍼의 맨 첫 번째 위치에 삽입하여 버퍼 안의 데이터를 원래의 순서대로 복원한 후, 이 복원된 데이터를 다음단에 입력한 후, 모든 데이터가 수신되었지를 판단하고, 모든 데이터가 수신되지 않을 경우에는 상기 제7 단계 및 제8 단계의 과정을 반복 실행하는 제10 단계
    를 포함하여 이루어지는 것을 특징으로 하는 데이터 전송순서 변환 코딩방법.
KR1019990065885A 1999-12-30 1999-12-30 데이터 전송 순서 변환 코딩 장치 및 그 방법 KR100333705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065885A KR100333705B1 (ko) 1999-12-30 1999-12-30 데이터 전송 순서 변환 코딩 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065885A KR100333705B1 (ko) 1999-12-30 1999-12-30 데이터 전송 순서 변환 코딩 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20010058542A true KR20010058542A (ko) 2001-07-06
KR100333705B1 KR100333705B1 (ko) 2002-04-22

Family

ID=19633045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065885A KR100333705B1 (ko) 1999-12-30 1999-12-30 데이터 전송 순서 변환 코딩 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100333705B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735264A (zh) * 2017-04-18 2018-11-02 西部数据技术公司 存储设备的位重新排序

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195069B1 (ko) 2014-08-06 2020-12-24 삼성전자주식회사 패킷 송신기 및 이를 포함하는 인터페이스 장치
KR102403462B1 (ko) 2020-07-22 2022-05-27 경북대학교 산학협력단 랜덤 비트 변환 송신기, 수신기, 제어장치 및 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735264A (zh) * 2017-04-18 2018-11-02 西部数据技术公司 存储设备的位重新排序

Also Published As

Publication number Publication date
KR100333705B1 (ko) 2002-04-22

Similar Documents

Publication Publication Date Title
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
EP0021283B1 (en) Digital data apparatus
JP4054190B2 (ja) データ転送システム
Ramprasad et al. Information-theoretic bounds on average signal transition activity [VLSI systems]
US7282946B2 (en) Delay-insensitive data transfer circuit using current-mode multiple-valued logic
EP0692117A4 (en) ULTRA-HIGH SPEED PARALLEL DATA FUSION SYSTEM
JPH0595366A (ja) セル送信回路
US6697974B2 (en) Method and apparatus for adaptively compensating skews during data transmission on a bus
KR100333705B1 (ko) 데이터 전송 순서 변환 코딩 장치 및 그 방법
US7397395B2 (en) Representative majority voter for bus invert coding
US6847692B2 (en) Data transmission system
US6519709B1 (en) Method and device for transferring data between two asynchronously clocked circuits via a buffer by renewing an access pointer thereof only when effective data is received
JPH09181714A (ja) フレーム同期信号検出装置
KR100574767B1 (ko) 차분값 데이터 인코딩 기반의 데이터 전송 회로 및 방법
US6778620B1 (en) Method and an arrangement for preventing metastability
Komatsu et al. Low power and fault tolerant encoding methods for on-chip data transfer in practical applications
US8295421B1 (en) Data communications circuitry with high jitter tolerance
RU2093958C1 (ru) Устройство для сжатия данных (варианты)
EP0282924A2 (en) Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit
JPH04354219A (ja) データ伝送方式
WO2004066576A1 (en) Method and device for transmitting a pulse width modulated self-clocking signal
KR960000539B1 (ko) 동기데이타링크제어/고레벨데이타링크제어(sdlc/hdlc)통신에서의 데이타프레임 동기비트생성장치
KR940007153B1 (ko) Bip 성능 데이타 처리기
KR970005599B1 (ko) 디지탈 코릴레이션 값을 얻기 위한 회로
JPH10312357A (ja) データ処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee