KR20010054040A - Double heterojunction bipolar transistor - Google Patents

Double heterojunction bipolar transistor

Info

Publication number
KR20010054040A
KR20010054040A KR1019990054643A KR19990054643A KR20010054040A KR 20010054040 A KR20010054040 A KR 20010054040A KR 1019990054643 A KR1019990054643 A KR 1019990054643A KR 19990054643 A KR19990054643 A KR 19990054643A KR 20010054040 A KR20010054040 A KR 20010054040A
Authority
KR
South Korea
Prior art keywords
layer
gaas
collector
ingap
base
Prior art date
Application number
KR1019990054643A
Other languages
Korean (ko)
Other versions
KR100337942B1 (en
Inventor
송종인
Original Assignee
김효근
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김효근, 광주과학기술원 filed Critical 김효근
Priority to KR1019990054643A priority Critical patent/KR100337942B1/en
Publication of KR20010054040A publication Critical patent/KR20010054040A/en
Application granted granted Critical
Publication of KR100337942B1 publication Critical patent/KR100337942B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

PURPOSE: A double hetero-junction bipolar transistor(DHBT) is provided to solve a reduction in collector current caused by a potential barrier of a base/collector junction and further to solve a reduction in breakdown voltage. CONSTITUTION: The transistor is composed of a GaAs sub-collector layer formed on a semiconductor substrate, an InGaP collector layer, an Al(x)Ga(1-x)As grading layer(15), the first GaAs spacer layer(14), a GaAs base layer, the second GaAs spacer layer, an InGaP or AlGaAs emitter layer, and a GaAs emitter cap layer. In particular, the Al(x)Ga(1-x)As grading layer(15) reduces a potential barrier produced between the base layer and the collector layer. Preferably, the Al(x)Ga(1-x)As grading layer(15) may have an n-type impurity concentration of about 5x10¬16/cm¬3.

Description

이중 이종접합 쌍극성 트랜지스터{DOUBLE HETEROJUNCTION BIPOLAR TRANSISTOR}Dual Heterojunction Bipolar Transistors {DOUBLE HETEROJUNCTION BIPOLAR TRANSISTOR}

본 발명은 이중 이종접합 쌍극성 트랜지스터에 관한 것으로, 더욱 상세하게는 이중 이종접합 쌍극성 트랜지스터에서 베이스/콜렉터 접합의 전위 장벽에 의해 발생되는 콜렉터 전류 감소 현상을 해소하는데 적합한 개선된 이중 이종접합 쌍극성 트랜지스터의 구조에 관한 것이다.FIELD OF THE INVENTION The present invention relates to double heterojunction bipolar transistors and, more particularly, to improved double heterojunction bipolar suitable for eliminating collector current reduction caused by potential barriers of base / collector junctions in double heterojunction bipolar transistors. It relates to the structure of a transistor.

잘 알려진 바와 같이, 갈륨비소(GaAs) 계열의 화합물 반도체 소자인 AlGaAs/GaAs 또는 InGaP/GaAs(이하, InGaP(AlGaAs)/GaAs로 표기 함) 이종접합 쌍극성 트랜지스터(HBT : Heterojunction Bipolar Transistor, 이하 HBT라 약칭함) 소자는 마이크로 웨이브 또는 밀리미터 웨이브(10 - 100 GHz) 대역의 소자 응용에 광범위하게 적용되고 있으며, 우수한 속도 특성 때문에 고주파 대역의 무선통신용 회로에 응용되고 있다. 그리고, 특히 높은 전력 밀도 특성 때문에 전력 증폭 트랜지스터 또는 전력증폭기의 제작에 널리 활용되고 있는 매우 중요한 고주파 소자이다.As is well known, AlGaAs / GaAs or InGaP / GaAs (hereinafter referred to as InGaP (AlGaAs) / GaAs), a compound semiconductor device of the gallium arsenide (GaAs) heterojunction bipolar transistor (HBT: Heterojunction Bipolar Transistor, hereinafter HBT) The device is widely applied to device applications in the microwave or millimeter wave (10-100 GHz) band, and has been applied to the radio communication circuit in the high frequency band due to its excellent speed characteristics. In particular, because of the high power density characteristics, it is a very important high frequency device widely used in the fabrication of power amplifying transistors or power amplifiers.

일반적으로, InGaP(AlGaAs)/GaAs HBT는 에미터/베이스 접합이 InGaP(AlGaAs)/GaAs 이종접합(heterojunction)이며 베이스/콜렉터 접합은 GaAs 동종 접합이다. 그리고, InGaP/GaAs HBT의 전력 특성을 향상시키기 위해서 베이스/콜렉터 접합을 이종접합인 GaAs/InGaP로 대체하게 되는데, 이러한 소자가InGaP(AlGaAs)/GaAs/InGaP 이중 이종접합 트랜지스터(DHBT : Double Heterojunction Bipolar Transistor, 이하 DHBT라 약칭함)이다.InGaP (AlGaAs) / GaAs HBTs generally have an emitter / base junction of InGaP (AlGaAs) / GaAs heterojunctions and a base / collector junction of GaAs homogeneous junctions. In addition, in order to improve the power characteristics of InGaP / GaAs HBT, the base / collector junction is replaced with a heterojunction GaAs / InGaP, which is an InGaP (AlGaAs) / GaAs / InGaP double heterojunction transistor (DHBT: Double Heterojunction Bipolar). Transistor, hereinafter abbreviated as DHBT).

이러한 InGaP(AlGaAs)/GaAs/InGaP DHBT에서 콜렉터로 사용되는 InGaP는 InGaP(AlGaAs)/GaAs HBT에서 콜렉터로 사용되는 GaAs에 비해 임계전기장(critical electric field), 즉 브레이크다운(breakdown) 현상이 발생되는 최소 전계의 크기가 훨씬 크기 때문에 더 높은 콜렉터/베이스 전압을 가할 수 있게 된다. 그리고, 그로 인해, InGaP(AlGaAs)/GaAs/InGaP DHBT는 InGaP(AlGaAs)/GaAs HBT에 비해서 더 높은 전력을 증폭할 수 있게 된다.InGaP used as a collector in InGaP (AlGaAs) / GaAs / InGaP DHBT has a critical electric field, that is, a breakdown phenomenon compared to GaAs used as a collector in InGaP (AlGaAs) / GaAs HBT. Since the minimum field is much larger, higher collector / base voltages can be applied. As a result, InGaP (AlGaAs) / GaAs / InGaP DHBT can amplify higher power than InGaP (AlGaAs) / GaAs HBT.

도 2a는 종래 기술에 따른 InGaP(AlGaAs)/GaAs/InGaP DHBT의 에피구조에 대한 예를 도시한 도면이며, 표 1은 도 2a에 도시된 DHBT를 구성하는 각 층의 구성 물질 및 각 층의 불순물 농도, 그리고 각 층의 두께를 나타낸다.Figure 2a is a view showing an example of the epi structure of the InGaP (AlGaAs) / GaAs / InGaP DHBT according to the prior art, Table 1 is a constituent material of each layer constituting the DHBT shown in Figure 2a and impurities of each layer The concentration and the thickness of each layer are shown.

layer 물질matter 불순물 농도Impurity concentration 층 두께(㎚)Layer thickness (nm) 에미터 캡 층Emitter cap layer GaAsGaAs n∼1×1019/㎤n to 1 × 10 19 / cm 3 100100 에미터 층Emitter layer InGaP(AlGaAs)InGaP (AlGaAs) n∼5×1017/㎤n to 5 x 10 17 / cm 3 200200 제 2 스페이서 층Second spacer layer GaAsGaAs undopedundoped 22 베이스 층Base layer GaAsGaAs p∼1×1020/㎤p to 1 × 10 20 / cm 3 7070 제 1 스페이서 층First spacer layer GaAsGaAs undopedundoped 2020 n+콜렉터 층n + collector layer InGaPInGaP n∼5×1018/㎤n to 5 × 10 18 / cm 3 1010 콜렉터 층Collector layer InGaPInGaP n∼5×1016/㎤n to 5 x 10 16 / cm 3 500500 서브콜렉터 층Sub-collector layer GaAsGaAs n∼8×1018/㎤n to 8 × 10 18 / cm 3 400400 기판Board GaAsGaAs Semi-insulatingSemi-insulating

도 2a에 도시된 GaAs/InGaP 베이스/콜렉터 접합을 구성하는 각각의 결정층(21, 22, 23)의 역할을 도 2b에 도시된 에너지밴드 다이어그램과 도 2c의 트랜지스터 전류-전압 특성을 이용하여 설명하면 다음과 같다.The role of each of the crystal layers 21, 22, and 23 constituting the GaAs / InGaP base / collector junction shown in FIG. 2A is explained using the energy band diagram shown in FIG. 2B and the transistor current-voltage characteristics of FIG. 2C. Is as follows.

먼저, 제 1 결정층(21)과 제 2 결정층(22)이 없는 경우, 즉 제 1 스페이서 층과 n+콜렉터 층이 없는 경우에 따른 에너지밴드 다이어그램을 살펴보면, 베이스 영역 보다 더 높은 전위 장벽이 존재하여 전위 장벽이 베이스 영역에서 콜렉터로 전달되는 전자의 이동을 방해하게 된다. 그리고, 그로 인해 도 2c의 전류 전압 특성에 나타난 바와 같이 매우 낮은 콜렉터 전류가 흐르게 되어 트랜지스터로서의 성능이 현저하게 저하된다. 만일, 여기서 콜렉터/베이스 역전압을 증가시키면, 전위 장벽의 두께가 감소하여 터널링(tunneling)으로 전달되는 전자가 증가하지만 고성능 트랜지스터로의 역할은 수행하지 못하게 된다.First, when looking at the energy band diagram without the first crystal layer 21 and the second crystal layer 22, that is, without the first spacer layer and the n + collector layer, the potential barrier higher than the base region The potential barrier prevents the movement of electrons from the base region to the collector. As a result, as shown in the current voltage characteristic of FIG. 2C, a very low collector current flows, thereby significantly degrading performance as a transistor. If the collector / base reverse voltage is increased here, the thickness of the potential barrier decreases, which increases the electrons transferred to tunneling, but does not serve as a high performance transistor.

이와는 달리, 제 2 결정층(22)이 없는 경우, 즉 n+콜렉터 층이 없는 경우에 따른 에너지밴드 다이어그램을 살펴보면, 도 2b에 도시된 바와 같이 제 2 스페이서 층의 역할에 의해 전위 장벽이 베이스 층의 에너지 레벨보다 낮은 위치에 있게 된다. 그러나, 전위 장벽에 의한 전자의 반사 현상 때문에 전위 장벽이 없는 경우보다 약간 더 작은 전류가 흐르게 된다.In contrast, in the energy band diagram when there is no second crystal layer 22, that is, when there is no n + collector layer, as shown in FIG. 2B, the potential barrier is formed by the role of the second spacer layer. It is in a position lower than the energy level of. However, due to the reflection of electrons by the potential barrier, a slightly smaller current flows than without the potential barrier.

한편, 제 1 결정층(21)과 제 2 결정층(22)이 모두 존재하는 경우, 즉 제 1 스페이서 층과 n+콜렉터 층이 존재하는 경우에는 전위 장벽의 위치가 베이스 층의 에너지 레벨보다 낮음과 동시에 이 전위 장벽의 두께가 얇아서 도 2c의 전류 전압 특성에 나타난 바와 같이 낮은 콜렉터/베이스 전압에서도 전자의 전달이 매우 활발하고 전자의 반사 현상도 감소하여 전위 장벽이 없는 경우와 비슷한 크기의 콜렉터 전류가 흐르게 된다.On the other hand, when both the first crystal layer 21 and the second crystal layer 22 are present, that is, when the first spacer layer and the n + collector layer are present, the position of the potential barrier is lower than the energy level of the base layer. At the same time, the thickness of this potential barrier is so thin that the electron current is very active even at low collector / base voltages as shown in the current voltage characteristics of FIG. Will flow.

그러나, 이 경우에 n+로 도핑된 제 2 결정층(22) 때문에 베이스/콜렉터 항복 전압이 감소하게 되는데, 이 낮은 항복 전압은 HBT의 전력 용량을 감소시켜 전력 증폭 소자로서의 성능을 열화 시키는 문제점이 있다.However, in this case, the base / collector breakdown voltage is reduced due to the n + doped second crystal layer 22. This low breakdown voltage reduces the power capacity of the HBT and degrades the performance as a power amplifier. have.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 InGaP(AlGaAs)/GaAs/InGaP DHBT에서 발생되는 전위 장벽과 관련된 전류의 감소 문제를 해결하기 위한 방법으로 사용되는 스페이서 층 및 n+로 도핑된 층과 관련된 항복 전압의 감소를 해결할 수 있는 새로운 구조의 InGaP(AlGaAs)/GaAs/InGaP DHBT 구조를 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems of the prior art, the spacer layer used as a method for solving the problem of the reduction of current associated with the potential barrier generated in the conventional InGaP (AlGaAs) / GaAs / InGaP DHBT and The purpose is to provide a new structure of InGaP (AlGaAs) / GaAs / InGaP DHBT structure that can solve the reduction of the breakdown voltage associated with the n + doped layer.

상기 목적을 달성하기 위하여 본 발명은, 베이스/콜렉터 접합의 전위 장벽에 의해 발생되는 콜렉터 전류 감소 현상을 방지할 수 있는 이중 이종접합 쌍극성 트랜지스터에 있어서, 상기 이중 이종접합 쌍극성 트랜지스터는, 반도체 기판상에 형성된 GaAs 서브콜렉터 층과, InGaP 콜렉터 층과, AlxGa1-xAs 그레이딩 층과, GaAs 제 1 스페이서 층과, GaAs 베이스 층과, GaAs 제 2 스페이서 층 및, InGaP 또는 AlGaAs 에미터 층, 그리고 GaAs 에미터 캡 층으로 구성되며, 상기 AlxGa1-xAs 그레이딩 층은 상기 베이스 층과 상기 콜렉터 층 사이에 발생되는 전위 장벽을 감소시키는 것을 특징으로 하는 이중 이종접합 쌍극성 트랜지스터를 제공한다.In order to achieve the above object, the present invention, in the dual heterojunction bipolar transistor capable of preventing the collector current reduction phenomenon caused by the potential barrier of the base / collector junction, the double heterojunction bipolar transistor is a semiconductor substrate A GaAs subcollector layer, an InGaP collector layer, an Al x Ga 1-x As grading layer, a GaAs first spacer layer, a GaAs base layer, a GaAs second spacer layer, and an InGaP or AlGaAs emitter layer formed thereon And a GaAs emitter cap layer, wherein the Al x Ga 1-x As grading layer reduces the potential barrier generated between the base layer and the collector layer. do.

도 1a는 본 발명의 바람직한 실시예에 따른 이중 이종접합 쌍극성 트랜지스터의 계층적인 구조를 나타낸 도면,1A illustrates a hierarchical structure of a double heterojunction bipolar transistor according to a preferred embodiment of the present invention;

도 1b는 도 1a에 도시된 이중 이종접합 쌍극성 트랜지스터에 대한 접합을 형성하기 전 에너지밴드 다이어그램을 도시한 도면,FIG. 1B shows an energy band diagram before forming a junction for the dual heterojunction bipolar transistor shown in FIG. 1A;

도 1c는 도 1a에 도시된 이중 이종접합 쌍극성 트랜지스터에 대한 접합을 형성한 후 에너지밴드 다이어그램을 도시한 도면,1C shows an energy band diagram after forming a junction for the dual heterojunction bipolar transistor shown in FIG. 1A;

도 2a는 종래 기술에 따른 이중 이종접합 쌍극성 트랜지스터의 계층적인 구조를 나타낸 도면,2A is a diagram showing a hierarchical structure of a double heterojunction bipolar transistor according to the prior art;

도 2b는 도 2a에 도시된 종래의 이중 이종접합 쌍극성 트랜지스터에 대한 접합을 형성한 후 에너지밴드 다이어그램을 도시한 도면,FIG. 2B shows an energy band diagram after forming a junction for the conventional double heterojunction bipolar transistor shown in FIG. 2A;

도 2c는 도 2a에 도시된 종래의 이중 이종접합 쌍극성 트랜지스터에 대한 전류-전압 특성을 도시한 도면.FIG. 2C shows current-voltage characteristics for the conventional dual heterojunction bipolar transistor shown in FIG. 2A.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

14, 21 : 제 1 스페이서 층 15 : 그레이딩 층14, 21: first spacer layer 15: grading layer

22 : n+콜렉터 층 23 : 콜렉터 층22: n + collector layer 23: collector layer

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 본 발명의 바람직한 실시예에 따른 InGaP(AlGaAs)/GaAs/InGaP DHBT 에피 구조를 설명하기 위해 도시한 도면이다.1A is a diagram illustrating an InGaP (AlGaAs) / GaAs / InGaP DHBT epi structure according to a preferred embodiment of the present invention.

그리고, 표 2는 본 발명에 따른 InGaP(AlGaAs)/GaAs/InGaP DHBT를 구성하는 각 층의 구성 물질 및 각 층의 불순물 농도, 그리고 각 층의 두께를 나타낸 도표이다.In addition, Table 2 is a table showing the constituent material of each layer constituting the InGaP (AlGaAs) / GaAs / InGaP DHBT according to the present invention, the impurity concentration of each layer, and the thickness of each layer.

layer 물질matter 불순물 농도Impurity concentration 층 두께(㎚)Layer thickness (nm) 에미터 캡 층Emitter cap layer GaAsGaAs n∼1×1019/㎤n to 1 × 10 19 / cm 3 100100 에미터 층Emitter layer InGaP(AlGaAs)InGaP (AlGaAs) n∼5×1017/㎤n to 5 x 10 17 / cm 3 200200 제 2 스페이서 층Second spacer layer GaAsGaAs undopedundoped 22 베이스 층Base layer GaAsGaAs p∼1×1020/㎤p to 1 × 10 20 / cm 3 7070 제 1 스페이서 층First spacer layer GaAsGaAs undopedundoped 55 그레이딩 층Grading layer AlxGa1-xAsAl x Ga 1-x As n∼5×1016/㎤n to 5 x 10 16 / cm 3 1010 콜렉터 층Collector layer InGaPInGaP n∼5×1016/㎤n to 5 x 10 16 / cm 3 500500 서브콜렉터 층Sub-collector layer GaAsGaAs n∼8×1018/㎤n to 8 × 10 18 / cm 3 400400 기판Board GaAsGaAs Semi-insulatingSemi-insulating

먼저, 전술한 종래의 DHBT 구조와 비교했을 때 다른 점은 제 1 스페이서 층(14)의 두께가 도 2a에 도시된 제 1 스페이서층(21)의 두께 보다 더 얇다는 점이다. 상세히 설명하면, 종래의 DHBT 구조에서의 제 1 스페이서 층(21)은 베이스의 P형 불순물이 콜렉터 쪽으로 확산되는 것을 완충하는 부분과 전위 장벽을 베이스 에너지 레벨보다 낮추는 역할을 하는 부분으로 이루어지기 때문에 일반적으로 두꺼운 층을 형성하고 있으나, 본 발명에 따른 DHBT 구조에서의 제 1 스페이서 층(14)은 베이스 층의 P형 불순물이 콜렉터 쪽으로 확산되는 것을 완충하는 부분으로만 이루어져 있기 때문에 상대적으로 얇은 두께를 갖는 층으로 형성된다.First, compared with the conventional DHBT structure described above, the difference is that the thickness of the first spacer layer 14 is thinner than the thickness of the first spacer layer 21 shown in FIG. 2A. In detail, the first spacer layer 21 in the conventional DHBT structure is generally composed of a portion that buffers diffusion of the P-type impurities in the base toward the collector and a portion that serves to lower the potential barrier below the base energy level. Although the first spacer layer 14 in the DHBT structure according to the present invention has a relatively thin thickness, since the first spacer layer 14 is composed only of a portion that buffers diffusion of P-type impurities from the base layer toward the collector, Formed into layers.

그리고, 도 1a에 도시된 그레이딩 층(15)은 그레이딩된 AlxGa1-xAs(여기서, x는 에피구조의 아래서부터 위 방향으로 x1에서 0으로 변함) 층이다. 이 AlxGa1-xAs의 밴드 갭 에너지(Eg)는 Al 성분(x)의 변화에 따라eV로 변화하게 되고, 전도대(conduction band)의 에너지 차는 ΔEc=0.7(1.087x+0.438x2) eV로 변화하며, 그레이딩된 AlxGa1-xAs 층(15)은 도 2b 및 도 2c에 도시된 바와 같이 베이스로 사용되는 GaAs의 밴드 갭 에너지인 1.42eV와 콜렉터로 사용되는 In0.5Ga0.5P의 밴드 갭 에너지인 1.88eV의 차로부터 발생되는 전도대의 전위 장벽을 없애 주는 역할을 한다.And, the grading layer 15 shown in FIG. 1A is a graded Al x Ga 1-x As (where x varies from x1 to 0 in the upward direction from below the epistructure). The band gap energy (Eg) of Al x Ga 1-x As is changed according to the change of Al component (x). changes in eV, the energy difference in the conduction band changes to ΔEc = 0.7 (1.087x + 0.438x 2 ) eV, and the graded Al x Ga 1-x As layer 15 is shown in FIGS. 2b and 2c. As described above, it serves to remove the potential barrier of the conduction band resulting from the difference between 1.42 eV, which is the band gap energy of GaAs used as the base, and 1.88 eV, which is the band gap energy of In 0.5 Ga 0.5 P used as the collector.

여기서, 그레이딩된 AlxGa1-xAs 층(15)이 InGaP 콜렉터 층과 만나는 지점에서의 x값을 x1이라 할 때, 이 x1의 값의 크기에 따라 그레이딩 층과 InGaP 콜렉터 계면에서의 에너지밴드 구조가 달라지게 된다. x1값이 AlxGa1-xAs와 InGaP 전도대 에너지 차이값(ΔEc)을 0으로 만들어 주는 값(x1')(InGaP/GaAs의 ΔEc가 0.2eV라 할 때, x1'는 약 0.22가 됨)일 경우에 도 2b와 도 2c에 도시된 바와 같이 베이스와 콜렉터 사이에 전위 장벽이 발생하지 않는 이상적인 p-n 접합이 형성된다.Here, when x is the value of x1 at the point where the graded Al x Ga 1-x As layer 15 meets the InGaP collector layer, the energy band at the grading layer and the InGaP collector interface depends on the size of the value of x1. The structure will be different. x1 is the value (x1 ') that makes Al x Ga 1-x As and InGaP conduction band energy difference (ΔEc) equal to 0 (x1' becomes 0.22 when ΔEc of InGaP / GaAs is 0.2eV) In one case, as shown in Figs. 2b and 2c, an ideal pn junction is formed between the base and the collector with no potential barrier.

x1 값이 x1'값보다 작을 경우(x1 < x1')에는, 도 1c에 도시된 바와 같이 약간의 전위 장벽이 발생하게 되어 콜렉터 전류의 감소 현상이 발생하게 된다. 이와는 달리, x1 값이 x1' 값보다 클 경우(x1 > x1')에는 전위 단층이 발생하게 되나 이는 전자의 전달을 방해하지 않기 때문에 콜렉터 전류 감소 현상이 발생하지 않는다. 그레이딩된 AlxGa1-xAs 층(여기서, x1 ≥ x1')을 사용할 경우 베이스/콜렉터 전압 사이에 전위 장벽이 발생하지 않기 때문에 콜렉터 전류 특성은 이상적이 되며, 동시에 종래 기술의 에피구조에서 사용하는 두꺼운 제 1 스페이서 층과 n+도핑층을 사용할 필요가 없게 되고, 그로 인해 높은 항복 전압을 얻을 수 있게 된다.When the value of x1 is smaller than the value of x1 '(x1 &lt;x1'), a slight potential barrier occurs as shown in FIG. 1C, resulting in a decrease in collector current. In contrast, when x1 is larger than x1 '(x1>x1'), a dislocation fault occurs, but the collector current decrease does not occur because it does not interfere with the transfer of electrons. When using a graded Al x Ga 1-x As layer (where x1 ≥ x1 '), there is no potential barrier between the base / collector voltages, making collector current characteristics ideal, while at the same time used in prior art epistructures It is not necessary to use a thick first spacer layer and an n + doped layer, whereby a high breakdown voltage can be obtained.

이상 설명한 바와 같이 본 발명에 따르면, 그레이딩된 AlxGa1-xAs 층을 이용하여 InGaP(AlGaAs)/GaAs/InGaP DHBT를 구현하므로써, 베이스/콜렉터 접합의 전위 장벽을 제거하여 이상적인 콜렉터 전류 특성과 높은 항복 전압을 얻을 수 있는 효과가 있으며, 전력 특성을 대폭 향상시킬 수 있는 효과가 있다. 또한, 베이스/콜렉터 접합의 전위 장벽을 제거하여 전자가 전위 장벽의 방해 없이 전달되기 때문에 종래의 InGaP(AlGaAs)/GaAs/InGaP DHBT 구조에 비해 매우 향상된 속도 특성을 얻을 수 있는 효과가 있다.As described above, according to the present invention, the InGaP (AlGaAs) / GaAs / InGaP DHBT is implemented using a graded Al x Ga 1-x As layer, thereby eliminating the potential barrier of the base / collector junction, thereby providing an ideal collector current characteristic and There is an effect to obtain a high breakdown voltage, it is possible to significantly improve the power characteristics. In addition, since the potential barrier of the base / collector junction is removed, electrons are transferred without interruption of the potential barrier, thereby achieving an improved rate characteristic compared to the conventional InGaP (AlGaAs) / GaAs / InGaP DHBT structure.

Claims (2)

베이스/콜렉터 접합의 전위 장벽에 의해 발생되는 콜렉터 전류 감소 현상을 방지할 수 있는 이중 이종접합 쌍극성 트랜지스터에 있어서,In a double heterojunction bipolar transistor capable of preventing a collector current reduction caused by a potential barrier of a base / collector junction, 상기 이중 이종접합 쌍극성 트랜지스터는, 반도체 기판상에 형성된 GaAs 서브콜렉터 층과, InGaP 콜렉터 층과, AlxGa1-xAs 그레이딩 층과, GaAs 제 1 스페이서 층과, GaAs 베이스 층과, GaAs 제 2 스페이서 층 및, InGaP 또는 AlGaAs 에미터 층, 그리고 GaAs 에미터 캡 층으로 구성되며,The double heterojunction bipolar transistor comprises a GaAs subcollector layer formed on a semiconductor substrate, an InGaP collector layer, an Al x Ga 1-x As grading layer, a GaAs first spacer layer, a GaAs base layer, and a GaAs agent. Two spacer layers, an InGaP or AlGaAs emitter layer, and a GaAs emitter cap layer, 상기 AlxGa1-xAs 그레이딩 층은 상기 베이스 층과 상기 콜렉터 층 사이에 발생되는 전위 장벽을 감소시키는 것을 특징으로 하는 이중 이종접합 쌍극성 트랜지스터.And wherein the Al x Ga 1-x As grading layer reduces the potential barrier generated between the base layer and the collector layer. 제 1 항에 있어서, 상기 그레이딩 층의 AlxGa1-xAs는 n형의 5×1016/㎤ 정도의 불순물 농도를 갖는 것을 특징으로 하는 이중 이종접합 쌍극성 트랜지스터.The dual heterojunction bipolar transistor according to claim 1, wherein Al x Ga 1-x As of the grading layer has an impurity concentration of about 5 x 10 16 / cm 3 of n-type.
KR1019990054643A 1999-12-03 1999-12-03 Double heterojunction bipolar transistor KR100337942B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054643A KR100337942B1 (en) 1999-12-03 1999-12-03 Double heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054643A KR100337942B1 (en) 1999-12-03 1999-12-03 Double heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
KR20010054040A true KR20010054040A (en) 2001-07-02
KR100337942B1 KR100337942B1 (en) 2002-05-24

Family

ID=19623346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054643A KR100337942B1 (en) 1999-12-03 1999-12-03 Double heterojunction bipolar transistor

Country Status (1)

Country Link
KR (1) KR100337942B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508894B1 (en) * 2002-01-18 2005-08-18 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 Heterojunction bipolar transistor and semiconductor integrated circuit device using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121430A (en) * 1991-10-30 1993-05-18 Sharp Corp Heterojunction bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508894B1 (en) * 2002-01-18 2005-08-18 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 Heterojunction bipolar transistor and semiconductor integrated circuit device using the same

Also Published As

Publication number Publication date
KR100337942B1 (en) 2002-05-24

Similar Documents

Publication Publication Date Title
US6784450B2 (en) Graded base GaAsSb for high speed GaAs HBT
US10636897B2 (en) Semiconductor device having a collector layer including first-conductivity-type semiconductor layers
KR100289473B1 (en) Multi-layer Base Heterojunction Device and Manufacturing Method Thereof
CN109671769B (en) Heterojunction bipolar transistor
US7635879B2 (en) InAlAsSb/InGaSb and InAlPSb/InGaSb heterojunction bipolar transistors
US7821037B2 (en) Heterojunction bipolar transistor
US6410396B1 (en) Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications
US7019383B2 (en) Gallium arsenide HBT having increased performance and method for its fabrication
Wu et al. Small offset-voltage In/sub 0.49/Ga/sub 0.51/P/GaAs double-barrier bipolar transistor
JP2001345328A (en) Semiconductor device, and semiconductor integrated circuit
Oka et al. Small-scaled InGaP/GaAs HBTs with WSi/Ti base electrode and buried SiO/sub 2
Oka et al. Advanced performance of small-scaled InGaP/GaAs HBT's with f/sub T/over 150 GHz and f/sub max/over 250 GHz
CA2322080A1 (en) New metamorphic heterojunction bipolar transistor having material structure for low cost fabrication on large size gallium arsenide wafers
KR100337942B1 (en) Double heterojunction bipolar transistor
Wang et al. Minimization of the offset voltage in heterojunction dipolar transistors by using a thick spacer
JP5217110B2 (en) Semiconductor device
JP2006228784A (en) Compound semiconductor epitaxial wafer
CN219163404U (en) Semiconductor device for radio frequency power amplifier
JP2010287603A (en) Compound semiconductor element, and method of manufacturing the same
KR100307757B1 (en) Ballistic collector double heterojunction bipolar transistor
JP2004022818A (en) Double heterojunction bipolar transistor
Ohkubo et al. High-reliability InGaP/GaAs HBTs with 153 GHz fT and 170 GHz fmax
KR100299097B1 (en) Structure of hetero-junction bipolar transistor using hetero-base doping source
US5523594A (en) Heterojunction bipolar transistor
JP2004022835A (en) Epitaxial wafer for heterojunction bipolar transistor, and the heterojunction bipolar transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050511

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee