JPH01149465A - Heterojunction bipolar transistor - Google Patents

Heterojunction bipolar transistor

Info

Publication number
JPH01149465A
JPH01149465A JP30814787A JP30814787A JPH01149465A JP H01149465 A JPH01149465 A JP H01149465A JP 30814787 A JP30814787 A JP 30814787A JP 30814787 A JP30814787 A JP 30814787A JP H01149465 A JPH01149465 A JP H01149465A
Authority
JP
Japan
Prior art keywords
collector
layer
semiconductor
electrode
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30814787A
Other languages
Japanese (ja)
Other versions
JPH0620076B2 (en
Inventor
Shinichi Tanaka
愼一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30814787A priority Critical patent/JPH0620076B2/en
Priority to US07/230,592 priority patent/US4958208A/en
Publication of JPH01149465A publication Critical patent/JPH01149465A/en
Publication of JPH0620076B2 publication Critical patent/JPH0620076B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To enable electrons to travel rapidly in a collector layer and to improve on the collector in its breakdown strength against a backward bias by a method wherein the collector layer is a semiconductor layer so doped as to satisfy some specified conditions and is in Schottky-type contact with a collector electrode. CONSTITUTION:A Wc-thick collector layer is a single-layer structure built of a semiconductor material 'a' which is not doped with any impurity or a semiconductor material 'b' which is doped with an impurity and satisfies a formula where impurity concentration is NA, collector impurity concentration is ND, semiconductor dielectric factor is epsilons, charge elementary quantity is 'q', and base.collector junction internal potential is Vbi. The collector layer forms a Schottky-type contact with a collector electrode. With the bend of the energy band in the collector being quite small and negligible, no intensive electric field will locally concentrate in the collector layer. Such a collector section is a simple structure built only of a thin semiconductor layer and a metal electrode, which eliminates the need for a high concentration semiconductor layer for an ohmic contact between the semiconductor and the electrode.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はヘテロ接合バイポーラトランジスタに関する。[Detailed description of the invention] (Industrial application field) The present invention relates to heterojunction bipolar transistors.

(従来の技術) ヘテロ接合バイポーラトランジスタ(HBT)は高い電
流駆動能力とすぐれた高周波特性とを合わせ持つ次世代
の超高速デバイスとして注目されている。ところでHB
Tの高速性能は寄生容量の充電時間と少数キャリアのベ
ース層走行時間、及びコレクタ空乏層走行時間の3つの
各遅延時間の総和によって決まるが、各々の遅延時間は
全体のほぼ173程度の大きさになっている。最近の技
術の向上によって寄生容量及び寄生抵抗の低減やベース
層走行時間の短縮が可能になっているが、ベース層厚と
同程度あるいはそれよりも大きいエレクタ空乏層の走行
時間の短縮が課題になっている。
(Prior Art) Heterojunction bipolar transistors (HBTs) are attracting attention as next-generation ultra-high-speed devices that have both high current drive capability and excellent high-frequency characteristics. By the way, HB
The high-speed performance of T is determined by the sum of three delay times: the parasitic capacitance charging time, the minority carrier transit time in the base layer, and the collector depletion layer transit time, and each delay time is approximately 173 times larger than the total. It has become. Recent improvements in technology have made it possible to reduce parasitic capacitance and resistance and shorten the transit time of the base layer, but the challenge is to shorten the transit time of the erector depletion layer, which is about the same or larger than the base layer thickness. It has become.

第6図は第1の従来例のHBTのバンド構造を示す図で
、1が価電子帯上端、2が伝導帯底を示す。低濃度n型
GaAsから成るエレクタ層65の上にp型AlxGa
1−NA5(x=0−+0.1)から成る組成傾斜型ベ
ース層64、およびn型A10.25GaO,75AS
から成るエミッタ層63を順次積層させた構造を取って
いる。この従来例のトランジスタの動作条件においては
、ベース・コレクタ間のpn接合領域には空乏層5dが
広がっており、空乏層中には極めて強い電界が存在する
。このためにエミッタ層63より注入されベース層64
を通過した電子はコレクタ空乏層5dに入いるや否や強
電界の影響を受け、すぐに有効質量の重い伝導帯り谷9
′へ遷移しく図中101の位置)、以後コレクタ空乏層
の大部分の区間をL谷の重い有効質量で決まる比較的遅
い速度で走行する(図中102の位置)ことになる。従
って、この従来例のHBTにおいては、コレクタ空乏層
走行時間が長いためにデバイスの高周波、高速性能を著
しく制限している。この問題を解決するために以下に述
べる第2のHBT構造が提案されている。
FIG. 6 is a diagram showing the band structure of the first conventional HBT, where 1 indicates the top of the valence band and 2 indicates the bottom of the conduction band. P-type AlxGa is formed on the erector layer 65 made of low concentration n-type GaAs.
1-NA5 (x=0-+0.1), and n-type A10.25GaO, 75AS.
It has a structure in which emitter layers 63 consisting of are sequentially laminated. Under the operating conditions of this conventional transistor, a depletion layer 5d extends in the pn junction region between the base and collector, and an extremely strong electric field exists in the depletion layer. For this purpose, the emitter layer 63 is injected into the base layer 64.
As soon as the electrons that have passed through the
' (position 101 in the figure), and thereafter travels through most of the section of the collector depletion layer at a relatively slow speed determined by the heavy effective mass of the L valley (position 102 in the figure). Therefore, in this conventional HBT, the collector depletion layer transit time is long, which significantly limits the high frequency and high speed performance of the device. In order to solve this problem, a second HBT structure described below has been proposed.

第7図は第2の従来例のHBTのバンド構造を示す図で
、高濃度n型GaAsから成るコレクタ高濃度層5nの
上に高濃度p型GaAsから成る薄い層5P、不純物を
含まないGaAsから成る半導体層5i、p”−Alx
Ga1− xAs(x = O→0.1)から成る組成
傾斜型ベース層74、およびn−A1.2.Gao、7
5Asから成るエミッタ層73を順次積層させた構造を
取っている。この従来例のHBTにおいては、ベース層
74とコレクタ高濃度層5nとの間のポテンシャル差の
大部分がコレクタ中のpn接合の拡散ポテンシャル11
によって吸収されるため、電子のコレクタ層走行時間が
決まるコレクタ1層51には強電界がかからない。従っ
てコレクタ層51を走行する電子は伝導帯り谷に遷移す
ることがほとんど無く適度な強度の電界によって駆動さ
れ、高速度でコレクタ1層51を通過する(図中710
の矢印で示す)。
FIG. 7 is a diagram showing the band structure of a second conventional HBT, in which a thin layer 5P made of highly doped p-type GaAs is formed on a collector heavily doped layer 5n made of highly doped n-type GaAs, and a thin layer 5P made of impurity-free GaAs. Semiconductor layer 5i, p''-Alx
A compositionally graded base layer 74 made of Ga1-xAs (x = O→0.1), and n-A1.2. Gao, 7
It has a structure in which emitter layers 73 made of 5As are sequentially laminated. In this conventional HBT, most of the potential difference between the base layer 74 and the collector high concentration layer 5n is the diffusion potential 11 of the pn junction in the collector.
Therefore, a strong electric field is not applied to the collector 1 layer 51, which determines the collector layer travel time of electrons. Therefore, electrons traveling through the collector layer 51 hardly transition to the conduction band or valley, are driven by an electric field of moderate strength, and pass through the collector 1 layer 51 at high speed (710 in the figure).
(indicated by the arrow).

(発明が解決しようとする問題点) ところが、上記第2の従来例のHBTにおいては、コレ
クタ領域に両側で高濃度に不純物がドープされたpn接
合が用いられているためにコレクタ逆バイアスに対する
耐圧が弱いという欠点がある。また、結晶層構造が比較
的複雑であるために所望のエネルギーバンド構造を得る
ための不純物濃度や層の厚み等の制御が困難である。
(Problem to be Solved by the Invention) However, in the HBT of the second conventional example, since a pn junction in which impurities are doped at a high concentration on both sides of the collector region is used, the withstand voltage against the collector reverse bias is low. The disadvantage is that it is weak. Furthermore, since the crystal layer structure is relatively complex, it is difficult to control the impurity concentration, layer thickness, etc. to obtain a desired energy band structure.

本発明は、これらの点を改善するためショットキー接合
を利用したコレクタ構造を備え、信頼性の高い超高速ヘ
テロ接合バイポーラトランジスタを提供することを目的
とする。
An object of the present invention is to provide a highly reliable ultra-high speed heterojunction bipolar transistor that has a collector structure using a Schottky junction in order to improve these points.

(問題を解決するための手段) この発明は以上の点に鑑みてなされたもので、エミッタ
層、ベース層、コレクタ層の主要な層から構成されるペ
テロ接合バイポーラトランジスタにおいて、厚みWeを
有するコレクタ層が(a)不純物がドーピングされてい
ない半導体材料、或は(b)ベースの不純物濃度をNA
、コレクタの不純物濃度をND、半導体の誘電率をε9
、電荷素置をq、ベース・コレクタ接合の内蔵ポテンシ
ャルをvbiとじてたすようにドーピングされた半導体
材料から成る単一の半導体層であり、該コレクタ層がコ
レクタ電極とショットキー型の接触をしていることを特
徴とするペテロ接合バイポーラトランジスタが得られる
(Means for Solving the Problems) The present invention has been made in view of the above points, and includes a collector having a thickness We in a Peter junction bipolar transistor consisting of the main layers of an emitter layer, a base layer, and a collector layer. If the layer is (a) an undoped semiconductor material, or (b) the base impurity concentration is NA
, the impurity concentration of the collector is ND, and the dielectric constant of the semiconductor is ε9.
, a single semiconductor layer of semiconductor material doped such that the charge element is q and the built-in potential of the base-collector junction is vbi, and the collector layer makes a Schottky-type contact with the collector electrode. A Peter junction bipolar transistor is obtained.

(作用) このようなコレクタ構造を備えたベテロ接合バイポーラ
トランジスタにおいては、高濃度にドーピングされた半
導体と金属電極とのオーミック接触を用いた通常のコレ
クタ構造の場合と比較してショットキー障壁のエネルギ
ー分だけコレクタ層内のポテンシャル落差は小さくなる
。しかも、コレクタ層内に不純物イオンは全く存在しな
いか、あってもごくわずかであるためコレクタ層におけ
るエネルギーバンドの曲がりはほとんど無視できるほど
小さい結果、コレクタ層の一部領域に集中的に強い電界
が生ずることもない。従ってコレクタ層内に生ずる電界
強度は前記第一の従来例のHBTの場合よりもはるかに
弱くなりコレクタ層を走行する電子は、伝導帯り谷に遷
移することなく適度の大きさの電界によって高速度で駆
動される。
(Function) In a beterojunction bipolar transistor with such a collector structure, the energy of the Schottky barrier is lower than in the case of a normal collector structure that uses ohmic contact between a heavily doped semiconductor and a metal electrode. The potential drop within the collector layer becomes smaller accordingly. Moreover, since there are no or very few impurity ions in the collector layer, the bending of the energy band in the collector layer is so small that it can be ignored, resulting in a concentrated electric field in some regions of the collector layer. It never happens. Therefore, the electric field strength generated in the collector layer is much weaker than in the case of the first conventional HBT, and the electrons traveling in the collector layer are raised by the electric field of an appropriate size without transitioning to the conduction band or valley. Driven by speed.

本発明のHBTのコレクタ部は薄い半導体層と金属電極
とのみによって構成されている単純な構造であり、半導
体と電極とのオーミック接触を形成するために高濃度の
半導体層を設ける必要がない。
The collector portion of the HBT of the present invention has a simple structure consisting only of a thin semiconductor layer and a metal electrode, and there is no need to provide a high concentration semiconductor layer to form an ohmic contact between the semiconductor and the electrode.

また、ベース・コレクタ間の耐圧も大きな構造であるた
めに大きなバイアスが加わるパワートランジスタにも応
用が可能である。このように、本発明のHBTは第2の
従来例のE(BTの高速性能を維持しつつ、製造が容易
かつ信頼性が高いという特徴を備えている。
Furthermore, since the structure has a large base-collector breakdown voltage, it can also be applied to power transistors to which a large bias is applied. As described above, the HBT of the present invention has the characteristics of being easy to manufacture and having high reliability while maintaining the high-speed performance of the second conventional E(BT).

(実施例) 以下本発明の実施例を記載する。(Example) Examples of the present invention will be described below.

第1図は本発明の一実施例の主要断面図である。FIG. 1 is a main sectional view of an embodiment of the present invention.

半絶縁性GaAS基板1の上に分子線エピタキシャル法
によって、エミッタのオーミック・コンタクトを得るた
めの500OAのn”−GaAsから成る高濃度エミッ
タ層2.3000人のn−Alo、25Gao、7.A
sからなるエミッタ層3.1000人のp+−AlxG
a1.xAs(x=o→0.1)から成る組成傾斜型ベ
ース層4.2000人の1−GaAs層から成るコレク
タ層5を順次積層し、プロトンのイオン注入で形成され
た絶縁領域1aによって所望のパターンに仕切られた領
域においてベース層4、エミッタ高濃度層2を露出した
後、5000Aのタングステン・シリサイドから成るコ
レクタ電極6c、200OAのAuMnから成るベース
電極6b12000人のAuGe/Ni/Auから成る
エミッタ電極6eを形成して製造されるコレクタ・トッ
プ型のHBT構造である。この実施例においてはエミッ
タから外部ベースに電子が注入されることにより電流利
得が劣化するのを防止するために、外部領域にマグネシ
ウムイオン注入領域4pが設けられている。
On a semi-insulating GaAS substrate 1, by molecular beam epitaxial method, a highly concentrated emitter layer consisting of 500 OA of n''-GaAs to obtain an ohmic contact of the emitter 2.3000 N-Alo, 25 Gao, 7.A
Emitter layer consisting of 3.1000 p+-AlxG
a1. A compositionally graded base layer 4 made of xAs (x=o→0.1). A collector layer 5 made of 2,000 1-GaAs layers is sequentially laminated, and a desired area is formed by the insulating region 1a formed by proton ion implantation. After exposing the base layer 4 and the emitter high concentration layer 2 in the area partitioned into the pattern, a collector electrode 6c made of 5000A tungsten silicide, a base electrode 6b made of 200OA AuMn, and an emitter made of 12000A AuGe/Ni/Au. This is a collector top type HBT structure manufactured by forming an electrode 6e. In this embodiment, a magnesium ion implantation region 4p is provided in the external region in order to prevent current gain from deteriorating due to electron injection from the emitter to the external base.

第2図は第1図のHBTのエネルギーバンド構造を示す
図であり、第2図(a)はバイアスがかかっていない状
態、第2図(b)はバイアスがかかってトランジスタが
動作状態になっていることを示す図である。
Figure 2 is a diagram showing the energy band structure of the HBT shown in Figure 1. Figure 2 (a) is when no bias is applied, and Figure 2 (b) is when a bias is applied and the transistor is in an operating state. FIG.

コレクタ層5とコレクタ電極6cはショットキー障壁8
があるため、伝導帯底2はコレクタ電極6cの近くまで
降下する必要はなく、しかもコレクタ層51はノンドー
ピングであるためバンドの曲がりはほとんど無視できる
。その結果、コレクタ層51内において適度な大きさの
電界強度がほぼ一様に分布し、コレクタ層5を走行する
電子は伝導帯り谷9へ遷移することなしに高速度で走行
できる(図中10の位置)。
Collector layer 5 and collector electrode 6c are Schottky barrier 8
Therefore, the conduction band bottom 2 does not need to fall close to the collector electrode 6c, and since the collector layer 51 is non-doped, the bending of the band can be almost ignored. As a result, the electric field strength of an appropriate magnitude is distributed almost uniformly within the collector layer 51, and electrons traveling in the collector layer 5 can travel at high speed without transitioning to the conduction band valley 9 (in the figure). 10 position).

第3図は本発明の第2の実施例のHBTのエネルギーバ
ンド構造を示す図である。この実施例においてはコレク
タ層5nは1−GaAsの代わりにn−GaAsから成
っており、不純物濃度はバイアスが印加されない熱平衡
状態で既に完全空乏化する位低い濃度である。これを式
で表わすとコレクタ層の厚みをWC、ベースの不純物濃
度をNA、コレクタの不純物濃度をND、半導体の誘電
率を88、電荷素置をq、ベース・コレクタ接合の内蔵
ポテンシャルをV、翫して という条件を満たすようにドーピングする。本実施例で
はI X 1016/cm3とした。
FIG. 3 is a diagram showing the energy band structure of the HBT according to the second embodiment of the present invention. In this embodiment, the collector layer 5n is made of n-GaAs instead of 1-GaAs, and the impurity concentration is so low that it is already completely depleted in a thermal equilibrium state with no bias applied. Expressing this in a formula, the thickness of the collector layer is WC, the impurity concentration of the base is NA, the impurity concentration of the collector is ND, the dielectric constant of the semiconductor is 88, the charge element is q, the built-in potential of the base-collector junction is V, Doping is done to meet the conditions of In this example, I x 1016/cm3 was used.

第一の実施例においては、コレクタ層には不純物イオン
が存在しないために、コレクタ電流密度がある一定のレ
ベルを越えると空間電荷によって制限されてしまうため
に大きな電流密度で動作させることはできないが、第2
の実施例においては、電子と反対の符号の不純物イオン
が存在するため、空間電荷による制限が始まる電流密度
しきい値を大きくすることができる。この場合、不純物
イオンの分布によって伝導帯は若干臼がるために電界強
度分布はやや偏るもののコレクタ層5n内のポテンシャ
ル落差が小さいためあまり大きな影響はない。
In the first embodiment, since there are no impurity ions in the collector layer, when the collector current density exceeds a certain level, it is limited by the space charge, so it cannot be operated at a large current density. , second
In this embodiment, the presence of impurity ions of opposite sign to the electrons allows the current density threshold at which space charge limitation begins to be increased. In this case, the conduction band is slightly distorted due to the distribution of impurity ions, so the electric field strength distribution is slightly biased, but since the potential drop within the collector layer 5n is small, this does not have a large effect.

第4図並びに第5図は第4および第5の実施例のエネル
ギーバンド図である。第4図、第5図に示す実施例にお
いてそれぞれのコレクタ層5gまたは5sがコレクタ電
極6cとショットキー接触している点は第1および第2
の実施例と共通の特徴であるが、これらの実施例におい
てはコレクタ層を構成する半導体層がコレクタ電極6c
に近づくにつれてエネルギーギャップが大きくなるよう
な単一または複数の組成傾斜層であることがもう1つの
特徴である。このようにコレクタ層のエネルギーギャッ
プを徐々に大きくすることによってコレクタ層を走行す
る電子のポテンシャルが大きく変化することをより低減
できる。コレクタ層にAlxGa1−xAs混晶半導体
を用いた場合アルミニウム組成が増大するにつれて伝導
帯底と伝導帯り谷とのエネルギー差が非常に小さくなり
、電子が伝導帯り谷へ遷移しやすい状態になるので、本
実施例においては、伝導帯底と伝導帯り谷とのエネルギ
ー差がAlxGa、xAs系材料よりも犬きく 、In
P基板に対して格子整合させた■nAlxGa1−xA
s混晶半導体を用いている。第4図においては1−In
A1xGa□−xAsコレクタ層全体にわたってベース
層接触部からコレクタ電極に向かってアルミニウム組成
りを0から0.7まで組成傾斜させている。ところで第
4の実施例ではコレクタ層の電極付近ではアルミニウム
組成がかなり大きいため、既に述べた理由によって電子
が伝導帯し谷に遷移しやすい状態になるので、第5の実
施例においてはコレクタ層を数段の半導体層に分割した
階段型構造にしており、各々の半導体層はInGaAs
から比較的アルミニウム組成の小さいInAlo、2G
ao、8Asへと組成傾斜させた層である。
4 and 5 are energy band diagrams of the fourth and fifth embodiments. In the embodiments shown in FIGS. 4 and 5, the point where each collector layer 5g or 5s is in Schottky contact with the collector electrode 6c is the first and second
This is a common feature with the embodiments, but in these embodiments, the semiconductor layer constituting the collector layer is the collector electrode 6c.
Another feature is that it is a single or multiple compositionally graded layer such that the energy gap increases as it approaches . By gradually increasing the energy gap of the collector layer in this manner, large changes in the potential of electrons traveling through the collector layer can be further reduced. When an AlxGa1-xAs mixed crystal semiconductor is used for the collector layer, as the aluminum composition increases, the energy difference between the conduction band bottom and the conduction band valley becomes extremely small, creating a state in which electrons easily transition to the conduction band valley. Therefore, in this example, the energy difference between the conduction band bottom and the conduction band valley is larger than that of AlxGa and xAs-based materials.
■nAlxGa1-xA lattice matched to P substrate
An s-mixed crystal semiconductor is used. In Figure 4, 1-In
The aluminum composition is graded from 0 to 0.7 over the entire A1xGa□-xAs collector layer from the base layer contact portion toward the collector electrode. By the way, in the fourth embodiment, since the aluminum composition in the collector layer near the electrode is quite large, electrons are likely to transition to the conduction band and to the valley for the reason mentioned above. Therefore, in the fifth embodiment, the collector layer is It has a stepped structure divided into several semiconductor layers, and each semiconductor layer is made of InGaAs.
InAlo, 2G, which has a relatively small aluminum composition from
This layer has a composition gradient toward ao and 8As.

本実施例においてはコレクタ電極として耐熱性がすぐれ
たタングステン・シリサイドを用いたが、ショットキー
接合を形成する電極材ならばTi、 Au。
In this embodiment, tungsten silicide, which has excellent heat resistance, was used as the collector electrode, but if the electrode material forms a Schottky junction, Ti or Au may be used.

pt等何でもよい。また、半導体材料はAlGaAs/
GaAs系に限らず、また格子不整合系であってもよい
。ベース構造は本実施例のような組成傾斜構造に限らず
、ホットエレクトロン注入型ベース構造、拡散電子輸送
型均一ベース構造等あらゆる構造のベースを有するペテ
ロ接合バイポーラトランジスタについて本発明が有効で
あることはいうまでもない。
Anything is fine, such as pt. In addition, the semiconductor material is AlGaAs/
The material is not limited to the GaAs system, but may also be a lattice mismatch system. The present invention is effective for petrojunction bipolar transistors having base structures not limited to the compositionally graded structure as in this example, but also any base structure such as a hot electron injection type base structure or a diffused electron transport type uniform base structure. Needless to say.

(発明の効果) このように本発明により、きわめて簡単な結晶層構造を
用いてコレクタ層を電子が高速走行でき、かつコレクタ
逆バイアスに対する耐圧も大きいHBTが実現できる。
(Effects of the Invention) As described above, according to the present invention, it is possible to realize an HBT in which electrons can travel at high speed in the collector layer using an extremely simple crystal layer structure and which has a high breakdown voltage against collector reverse bias.

耐圧の信頼性があるために、高速性能を生かしながらパ
ワートランジスタや論理回路等広い範囲の応用が期待さ
れる。
Because of its reliable voltage resistance, it is expected to be used in a wide range of applications such as power transistors and logic circuits while taking advantage of its high-speed performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のHBTの主要断面図、第2図から第5
図は本発明の実施例のエネルギーバンド構造図である。 第6図及び第7図はそれぞれ周知のコレクタ層構造を備
えたHBTのエネルギーバンド図である。
FIG. 1 is a main sectional view of the HBT of the present invention, and FIGS.
The figure is an energy band structure diagram of an example of the present invention. FIGS. 6 and 7 are energy band diagrams of HBTs each having a known collector layer structure.

Claims (1)

【特許請求の範囲】 1、エミッタ層、ベース層、コレクタ層の主要な層から
構成されるヘテロ接合バイポーラトランジスタにおいて
、厚みW_Cを有するエレクタ層が(a)不純物のドー
ピングされていない半導体材料、或いは(b)ベースの
不純物濃度をN_A、コレクタの不純物濃度をN_D、
半導体の誘電率をε_S、電荷素量をq、ベース・コレ
クタ接合の内蔵ポテンシャルをV_b_iとして▲数式
、化学式、表等があります▼という条件を満 たすようにドーピングされた半導体材料から成る半導体
層であり、かつ該コレクタ層がコレクタ電極とショット
キー型の接触をしていることを特徴とするヘテロ接合バ
イポーラトランジスタ。 2、コレクタ層において、コレクタ層を成す半導体材料
のエネルギーバンドギャップがベース・コレクタ接合面
からコレクタ電極に近づくにつれて大きくなる半導体層
を少なくとも1つ含むことを特徴とする特許請求の範囲
第一項記載のヘテロ接合バイポーラトランジスタ。
[Claims] 1. In a heterojunction bipolar transistor consisting of the main layers of an emitter layer, a base layer, and a collector layer, the erector layer having a thickness W_C is made of (a) a semiconductor material not doped with impurities, or (b) Base impurity concentration is N_A, collector impurity concentration is N_D,
It is a semiconductor layer made of a semiconductor material doped to satisfy the following conditions: ▲ There are mathematical formulas, chemical formulas, tables, etc. ▼ where the dielectric constant of the semiconductor is ε_S, the elementary charge is q, and the built-in potential of the base-collector junction is V_b_i. , and the collector layer is in Schottky type contact with the collector electrode. 2. The collector layer includes at least one semiconductor layer in which the energy bandgap of the semiconductor material constituting the collector layer increases as it approaches the collector electrode from the base-collector junction surface. heterojunction bipolar transistor.
JP30814787A 1987-08-12 1987-12-04 Heterojunction bipolar transistor Expired - Fee Related JPH0620076B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30814787A JPH0620076B2 (en) 1987-12-04 1987-12-04 Heterojunction bipolar transistor
US07/230,592 US4958208A (en) 1987-08-12 1988-08-08 Bipolar transistor with abrupt potential discontinuity in collector region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30814787A JPH0620076B2 (en) 1987-12-04 1987-12-04 Heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
JPH01149465A true JPH01149465A (en) 1989-06-12
JPH0620076B2 JPH0620076B2 (en) 1994-03-16

Family

ID=17977455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30814787A Expired - Fee Related JPH0620076B2 (en) 1987-08-12 1987-12-04 Heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH0620076B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101429A (en) * 1990-08-20 1992-04-02 Matsushita Electric Ind Co Ltd Hetero junction bi-polar transistor and manufacture thereof
US5628892A (en) * 1992-02-07 1997-05-13 Tdk Corporation Electroplating method and apparatus for the preparation of metal foil and split insoluble electrode used therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101429A (en) * 1990-08-20 1992-04-02 Matsushita Electric Ind Co Ltd Hetero junction bi-polar transistor and manufacture thereof
US5628892A (en) * 1992-02-07 1997-05-13 Tdk Corporation Electroplating method and apparatus for the preparation of metal foil and split insoluble electrode used therein

Also Published As

Publication number Publication date
JPH0620076B2 (en) 1994-03-16

Similar Documents

Publication Publication Date Title
US5705827A (en) Tunnel transistor and method of manufacturing same
US4958208A (en) Bipolar transistor with abrupt potential discontinuity in collector region
US4286275A (en) Semiconductor device
US5442194A (en) Room-temperature tunneling hot-electron transistor
US4825265A (en) Transistor
JPH038340A (en) Hetero junction bipolar transistor
US5349201A (en) NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
US5561306A (en) Hetero-bipolar transistor having a plurality of emitters
US4728616A (en) Ballistic heterojunction bipolar transistor
JPS63140570A (en) Semiconductor device
US5206524A (en) Heterostructure bipolar transistor
JPH0658918B2 (en) Heterojunction bipolar transistor
JPH0513461A (en) Heterojunction semiconductor device
US4903091A (en) Heterojunction transistor having bipolar characteristics
US4672404A (en) Ballistic heterojunction bipolar transistor
US4825269A (en) Double heterojunction inversion base transistor
EP0136108B1 (en) Heterojunction semiconductor device
EP0092645B1 (en) Transistor and circuit including a transistor
JPH01149465A (en) Heterojunction bipolar transistor
WO1987000692A1 (en) Semiconductor device
Wang et al. Minimization of the offset voltage in heterojunction dipolar transistors by using a thick spacer
JPH0543178B2 (en)
JP2800299B2 (en) Heterostructure semiconductor device
JP2674420B2 (en) Field effect transistor
JP3046320B2 (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees