KR20010054000A - 고속 피엔 코드 탐색 장치 - Google Patents

Abstract

본 발명은 이동통신에 관한 것으로, 특히 확산 스펙트럼 통신시스템에서 초기 동기화나 다중경로 탐색시 보다 빠른 시간 안에 의사잡음(Pseudo Noise ; 이하, PN 이라 약칭함) 코드를 포착할 수 있도록 한 고속 PN 코드 탐색 장치에 관한 것이다.

이를 위해 본 발명에서는 확산 스펙트럼 통신 시스템의 수신측에서 저역 통과 필터(LPF)를 통과한 PN 코드를 포착할 때, 하나의 PN 코드에 대한 각 칩의 샘플링 지점에 따른 상관 결과를 근거로 하여 보다 빠르게 PN 코드의 올바른 코드 위상을 검출하는 고속 PN 코드 포착 장치를 제공한다.

Description

고속 피엔 코드 탐색 장치{apparatus for searching PN code rapidly}

본 발명은 이동통신에 관한 것으로, 특히 확산 스펙트럼 통신시스템에서 초기 동기화나 다중경로 탐색시 보다 빠른 시간 안에 PN 코드를 포착할 수 있도록 한 고속 PN 코드 탐색 장치에 관한 것이다.

일반적으로 확산 스펙트럼 통신은 신호 방해 및 간섭에 대한 내성이 우수하며, 감청 확률이 낮아 비화성이 우수하다. 아울러 다중 사용자에 의한 다원 접속이 가능하므로 상용 통신에 널리 이용되고 있다.

확산 스펙트럼 통신은 전송신호의 주파수 대역폭을 실제 메시지 신호의 주파수 대역보다 넓게 확산시켜 전송한다.

도 1은 종래 기술에 따른 확산 스펙트럼 통신시스템의 일부 구성을 나타낸 도면으로, 도 1에 도시된 확산 스펙트럼 통신 시스템은 크게 송신기와 수신기로 나뉜다.

송신기에서는 입력되는 데이터를 코드 발생기에서 제공한 랜덤한 특성의 PN 코드와 곱하여 확산한다. 이 때 확산된 신호의 주파수 스펙트럼은 보다 넓은 주파수 대역을 갖는다.

이후 확산된 신호는 인접 주파수 대역의 간섭을 줄이기 위해 저역 통과 필터(Low Pass Filter ; 이하, LPF 라 약칭함)(2)를 거치며, 이후 반송파에 실려 송신된다.

그런데 최근에는 저역 통과 필터링(low pass filtering)을 디지털 처리영역에서 수행한다. 이 때문에 도 1의 LPF(2)에서는 기저대역(Baseband)의 상승을 막기 위해 PN 코드 레이트를 보다 높은 속도로 샘플링하여 전송한다.

수신기에서는 먼저 수신된 신호로부터 반송파를 제거하고, 다시 LPF(5)를 거치게 한다. 수신기 LPF(5)의 출력은 탐색기(Searcher)(6)로 입력되며, 탐색기(6)는 수신신호에 대한 초기 동기화나 다중경로 탐색을 위한 코드 포착을 실시한다.

코드 포착(code acquisition)은 송신기에서 데이터 확산에 사용된 PN 코드에 대해 동기 타이밍(코드 위상)을 일치시키기 위한 것으로, 수신기가 디지털로 구현될 때는 탐색기(6)에서의 코드 포착을 위해 수신기 LPF(5)의 출력을 PN 코드 레이트보다 높은 속도로 샘플링하여 탐색기(6)로 전달한다.

여기서 PN 코드 레이트보다 높은 속도로 샘플링하는 것을 오버샘플링(Over sampling)이라 하며, 이 오버샘플링으로 인해 탐색기(6)에서의 코드 포착 시간이 증가되며, 또한 수신기의 하드웨어 크기가 증가된다.

도 2는 종래의 확산 스펙트럼 통신시스템에서 수신측의 탐색기(6)가 올바른 코드 위상을 찾기 위해 검색해야 할 코드 위상 도메인(domain)을 나타낸 도면으로, 주파수 옵셋(frequency offset)과 PN 코드 옵셋(PN code offset)에 따라 여러 셀(cell)로 분할된 코드 위상 도메인을 나타내었다.

도 2의 코드 위상 도메인에서 △f는 각 셀에 해당되는 주파수 옵셋이며, △T는 각 셀에 해당되는 PN 코드 옵셋이다(△T는 오버샘플링 레이트의 역수이다). 보다 상세히 설명하면, △f는 PN 코드를 탐색할 때 각 탐색주기마다 변화되는 주파수를 나타낸 주파수 변수이고, △T는 하나의 PN 코드에 대한 올바른 코드위상을 찾아내기 위해 각 PN 코드에 대한 오버샘플링 레이트에 따라 구분되는 시간 변수이다.

예로써, 하나의 PN 코드가 100칩이고, 1/2칩 단위로 샘플링된다면, 코드 위상 도메인의 행은 200개의 셀이 된다.

결국 수신측의 탐색기(6)는 현재 수신된 신호의 PN 코드 위상을 찾기 위해 도 2에 도시된 전체 셀들을 검색해야 하며, 전체 셀의 개수는 탐색기(6)가 탐색해야 하는 코드 위상의 개수와 동일하다.

따라서 각 셀에 해당되는 각 코드 위상을 검색할 때 주파수 옵셋이나 오버샘플링의 회수가 증가하면 수신측 탐색기(6)가 PN 코드를 포착하는데 걸리는 시간이 증가되며, 또한 수신기의 하드웨어 크기가 증가된다.

도 3a는 종래의 확산 스펙트럼 통신시스템에서 수신기의 LPF를 통과하지 않은 PN 코드를 샘플링하여 그에 따른 상관 결과를 나타낸 도면이며, 도 3b는 종래의 확산 스펙트럼 통신시스템에서 수신기의 LPF를 통과한 PN 코드를 샘플링하여 그에 따른 상관 결과를 나타낸 도면이다.

도 3a는 수신기의 LPF를 통과하지 않은 PN 코드에서 한 개의 칩당 4번의 샘플링을 실시하는 경우(각 칩을 1/4칩 단위로 샘플링)로써, 그에 따른 상관 결과를 같이 나타내었다.

도시된 상관 결과는 샘플링 지점 A, B, C, 그리고 D를 각각 기준으로 하여 한 칩 단위로 상관한 결과로써, 도 3a의 경우에는 칩 경계를 제외한 어떠한 지점에서 샘플링하더라도 동일한 상관 결과를 얻게 된다. 즉 하나의 PN 코드에 대해 코드위상을 검출한 확률은 A지점, B지점, C지점, 또는 D지점 어느 샘플링 지점을 기준으로 하더라도 그 상관 결과가 동일하다는 것이다.

따라서 샘플링 지점이 칩 경계일 경우를 가정하여 △T를 T_C/2(T_C는 각 칩 기간)로 설정하여도 코드 포착에 대한 만족할 만한 성능을 낼 수 있다.

결국 이 경우에는 도 2의 코드 위상 도메인의 셀 수가 "(△f ×N) ×2P"가 된다. 여기서, N은 주파수 옵셋에 의해 탐색부가 추적해야할 주파수 변화이며, P는 PN 코드의 주기이다.

반면에 도 3b는 수신기의 LPF를 통과한 PN 코드에서 한 개의 칩당 4번의 샘플링을 실시하는 경우(각 칩을 1/4칩 단위로 샘플링)로써, 그에 따른 상관 결과를 같이 나타내었다.

도 3b에 도시된 상관 결과는 샘플링 지점 B와 C를 각각 기준으로 하여 한 칩 단위로 상관한 결과이고, 또한 샘플링 지점 A와 D를 각각 기준으로 하여 한 칩 단위로 상관한 결과이다. 도시된 상관 결과로부터 알 수 있듯이 도 3b의 경우에는 각 지점에 따라 샘플링하여 얻어지는 상관 결과가 서로 다르다는 것을 알 수 있다. 즉 하나의 PN 코드에 대해 코드 위상을 검출한 확률은 각 샘플링 지점을 기준으로 한 상관 결과가 서로 다르다는 것이다.

따라서 샘플링 지점의 선택에 따라 도 3a의 경우보다 낮은 성능을 갖게 된다.

결국 이 같은 점을 감안하여 이를 보완하기 위해 2배 이상의 오버샘플링을 수행하여 코드 탐색을 할 수는 있다. 즉 칩 경계를 고려한 샘플링 레이트를 2R(R은PN 코드 레이트)로 하면 만족할 만한 코드 포착 성능을 얻을 수는 있다. 그러나 이는 코드 위상 도메인에서 올바른 코드 위상을 포착하기 위해 검색해야할 전체 셀이 증가되므로, 탐색기로 직렬 탐색기를 사용할 경우 하나의 PN 코드에 대한 코드 위상을 포착하는데 걸리는 시간이 증가된다는 문제점이 있다. 또한 검색해야될 셀의 증가는 탐색기로 정합 필터와 같은 병렬 탐색기를 사용할 경우 코드 포착 처리에 사용되는 부가적인 하드웨어 증가를 가져온다.

본 발명의 목적은 상기한 문제점을 해결하기 위해 안출한 것으로, 확산 스펙트럼 통신 시스템의 수신측에서 LPF를 통과한 PN 코드를 포착할 때, 하나의 PN 코드에 대한 각 칩의 샘플링 지점에 따른 상관 결과를 근거로 하여 보다 빠르게 PN 코드의 올바른 코드 위상을 검출하는 고속 PN 코드 포착 장치를 제공한다.

상기한 목적을 달성하기 위한 본 발명에 따른 고속 PN 코드 포착 장치의 특징은, 저역 통과 필터링된 수신 신호에 대해 일정 칩 비율로 상관하여, 각 코드 비트당 여러 샘플링 지점에서의 상관 결과 중 그 값이 최대이거나 최소인 샘플링 지점을 미리 결정하는 인덱스 선택부와, 상기 미리 결정된 샘플링 지점을 기준으로 올바른 코드 위상을 탐색하는 탐색기로 구성된다.

바람직하게는, 상기 인덱스 선택부가 저역 통과 필터링된 수신 신호에 대해 정해진 칩만큼 지연시킨 다음 출력시키는 지연부와, 상기 지연부의 출력과 상기 저역 통과 필터링된 출력을 상관시키는 상관부와, 상기 상관부의 출력을 코드 비트의 각 샘플링 지점에 따라 구분하여 칩 단위로 누적 저장하는 다수의 레지스터와, 상기 다수의 레지스터에 각각 저장된 상관 결과들을 비교하여 최대 상관 결과 또는 최소 상관 결과를 검출하는 검출부와, 상기 검출부의 출력으로부터 데시메이션 지점을 결정하는 데시메이터를 포함하여 구성된다.

여기서 상기 저역 통과 필터링된 출력의 포락선 차이가 클 경우에는 상기 검출부에서 검출된 최대 상관 결과 값에 해당하는 지점을 상기 데시메이션 지점으로 결정하고, 상기 저역 통과 필터링된 출력의 포락선 차이가 작을 경우에는 상기 검출부에서 검출된 최소 상관 결과 값에 해당하는 지점으로부터 K/2(여기서, K는 오버샘플링 레이트)되는 지점을 데시메이션 지점으로 결정하여, 상기 결정된 각 데시메이션 지점에 따른 최적의 샘플링 지점을 상기 탐색기에 미리 알려준다.

또한 상기 인덱스 선택부가 상기 상관부의 출력과 상기 다수의 레지스터 중 하나의 저장값을 합산하는 합산부와, 상기 합산부의 출력을 해당 레지스터로 스위칭 시켜 주는 제1 먹스(MUX1)와, 상기 합산부에서 상기 상관부의 출력과 합산되는 저장값을 출력하기 위해 해당 레지스터로 스위칭 시켜 주는 제2 먹스(MUX2)와, 상기 제1 먹스 및 상기 제2 먹스의 스위칭을 동일한 레지스터 인덱스로 제어하는 인덱스 카운터를 더 포함하여 구성된다.

여기서, 상기 인덱스 카운터는 샘플링 레이트가 코드 레이트의 M배일 때, 카운트값을 0에서 (K-1)까지의 칩 레이트로 반복 증가시킨다.

도 1은 종래 기술에 따른 확산 스펙트럼 통신시스템의 일부 구성을 나타낸 도면.

도 2는 종래의 확산 스펙트럼 통신시스템에서 수신측의 탐색기가 올바른 코드 위상을 찾기 위해 검색해야 할 코드 위상 도메인을 나타낸 도면.

도 3a는 종래의 확산 스펙트럼 통신시스템에서 수신기의 저역 통과 필터(LPF)를 통과하지 않은 PN 코드를 샘플링하여 그에 따른 상관 결과를 나타낸 도면.

도 3b는 종래의 확산 스펙트럼 통신시스템에서 수신기의 저역 통과 필터(LPF)를 통과한 PN 코드를 샘플링하여 그에 따른 상관 결과를 나타낸 도면.

도 4는 본 발명에 따른 확산 스펙트럼 통신시스템에서 고속 PN 코드 탐색을 위한 장치 구성을 나타낸 도면.

도 5는 도 3b의 특정 샘플링 지점을 기준으로 각 레지스터에 누적된 상관 결과를 나타낸 시뮬레이션 결과.

*도면의 주요 부분에 대한 부호의 설명*

100 : LPF 200 : 인덱스 선택부

300 : 탐색기

이하 본 발명에 따른 고속 PN 코드 포착 장치에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.

도 4는 본 발명에 따른 확산 스펙트럼 통신시스템에서 고속 PN 코드 탐색을 위한 장치 구성을 나타낸 도면이다.

도 4를 참조하면, 본 발명의 장치 구성에서 송신기의 구성은 종래와 동일하며, 수신기에서도 LPF(100)와 탐색기(Searcher)(300)의 내부 구성이 종래와 동일하다.

이 때 본 발명의 수신기가 디지털로 구현될 때는 탐색기(300)에서의 코드 포착을 위해 수신기 LPF(100)의 출력을 PN 코드 레이트보다 높은 속도로 샘플링하여 탐색기(300)로 전달하므로, 도 4에 도시된 바와 같이 인덱스 선택부(200)가 추가로 사용된다.

인덱스 선택부(200)는 LPF(100)의 출력에서 보다 높은 확률로 코드 위상을 찾을 수 있도록, PN 코드 레이트보다 높은 속도로 샘플링되어 탐색기(300)로 전달되는 LPF(100)의 출력을 칩 레이트로 바꿔준다. 다시 말하자면 최대의 상관 결과를 갖는 샘플링 지점을 미리 탐색기(300)에 전달한다.

이러한 인덱스 선택부(200)는 LPF(100)의 출력에서 최종 데시메이션 지점을 결정하는 데시메이터(Decimator)(210)와, 데시메이터(210)로 하여금 데시메이션 지점을 결정할 수 있도록 지연부(220), 합산부(adder)(240), 그리고 먹스(MUX)(250,280)들로 구성되며, 또한 먹스(MUX)(250,280)들의 스위칭을 제어하기 위한 인덱스 카운터(Index counter)(290)와, 상관을 위한 상관부(correlator)(230)와, 상관부(230)의 출력과 제2 먹스(MUX2)(280)의 출력이 합산된 값을 저장하는 4개의 레지스터(Register)(261.262,263,264)와, 4개의 레지스터(261.262,263,264)에 저장된 값 중에서 최대값과 최소값을 검출하는 검출부(270)를 더 구비한다.

이러한 구성에 따른 인덱스 선택부(200)의 동작을 설명하면 다음과 같다.

LPF(100)의 출력은 오버샘플링되어 인덱스 선택부(200)에 입력된다.

인덱스 선택부(200)에서 지연부(220)는 LPF(100)의 출력을 입력으로 하여 정해진 칩만큼 지연시킨 다음 출력시키고, 상관부(230)는 지연부(220)의 출력과 LPF(100)의 출력을 상관시킨다.

합산부(250)는 상관부(230)의 출력과 현재 제2 먹스(MUX2)(280)의 출력을 합산하며, 합산부(250)의 출력은 제1 먹스(MUX1)(250)의 스위칭을 통해 4개의 레지스터(261,262,263,264) 중 하나에 저장된다. 여기서 제1 먹스(250)와 제2 먹스(280)는 인덱스 카운터(290)의 제어에 따라 동일한 레지스터 인덱스로 스위칭되는데, 이는 제2 먹스(280)를 통해 저장값을 출력하는 레지스터의 인덱스와 합산부(240)의 출력을 저장하는 레지스터의 인덱스가 동일하도록 제어된다.

이 때 인덱스 카운터(290)는 칩 단위로 증가하는 샘플링 모듈로 카운터(Sampling modulo counter)로써, 샘플링 레이트가 PN 코드 레이트의 4배라고 할 때 인덱스 카운터(290)는 0에서 3까지의 칩 레이트로 반복 증가한다.

인덱스 카운터(290)의 초기 동작은 지연부(220)의 출력이 가능할 때부터 시작되며, 인덱스 카운터(290)의 값은 0이다. 따라서 제1 먹스(MUX1)(250)는 제1 레지스터(Register1)(261)로 스위칭된다.

다음 두 번째 모듈로 연산에서 인덱스 카운터(290)의 값은 1이 되고, 이에따라 제1 먹스(MUX1)(250)는 제2 레지스터(Register2)(262)로 스위칭된다.

이후 계속되는 모듈로 연산에 의해 칩 단위로 증가된 인덱스 카운터(290)의 값이 다시 0이 되면 제1 먹스(MUX1)(250)는 제1 레지스터(Register1)(261)로 스위칭되어 이전 합산부(240)의 출력과 현재 합산부(240)의 출력이 누적된다. 결국 각각의 레지스터(261,262,263,264)에는 칩 단위의 상관 결과가 누적된다.

이 때 앞에서 이미 기술된 도 3b의 경우와 같이 수신기의 LPF를 통과한 PN 코드에서 한 개의 칩당 4번의 샘플링을 실시하는 경우(각 칩을 1/4칩 단위로 샘플링), 그에 따른 상관 결과는 각 레지스터(261,262,263,264)에 다음과 같이 저장된다.

샘플링 지점 A와 B를 기준으로 하여 한 칩 단위로 상관한 결과는 제1 레지스터(Register1)(261)에 누적 저장되고, 샘플링 지점 B와 C를 기준으로 하여 한 칩 단위로 상관한 결과는 제2 레지스터(Register2)(262)에 누적 저장되고, 샘플링 지점 C와 D를 기준으로 하여 한 칩 단위로 상관한 결과는 제2 레지스터(Register2)(263)에 누적 저장되고, 샘플링 지점 D와 E를 기준으로 하여 한 칩 단위로 상관한 결과는 제4 레지스터(Register4)(264)에 누적 저장된다.

이렇게 저장된 각 레지스터(261,262,263,264)의 값은 한 칩 내의 코드 위상 차이를 갖기 때문에 특정 에너지 값을 갖지만, 제4 레지스터(264)에 저장된 샘플링 지점 D와 샘플링 지점 E를 기준으로 한 각 상관 결과는 1칩 이상의 코드 위상 차이가 나기 때문에 그 에너지 값이 0에 가깝다. 또한 제2 레지스터(262)에 저장된 상관 결과는 코드 위상 차이가 1칩 이내이면서 그 값이 가장 크다.

결국 이들 각 레지스터(261,262,263,264)의 값들을 비교하여 최적의 샘플링 지점을 미리 알 수 있다. 이 때 검출부(270)는 각 레지스터(261,262,263,264)의 값들을 비교하여 최대값의 레지스터 혹은 최소값의 레지스터를 검출하며, 이렇게 최대 상관 결과 또는 최소 상관 결과가 저장되는 해당 레지스터의 값으로부터 데시메이션 지점이 결정된다.

일반적인 데시메이터(Decimator)(210)는 샘플링된 신호에 대해 규칙적으로 샘플링의 일부를 버림으로써, 샘플링 확률을 낮추는 처리(=Decimation)를 행한다. 본 발명의 데시메이터(210)도 이와 같은 동작을 하며, 이러한 동작은 검출부(270)에서 제공하는 상관 결과를 근거로 한다.

특히 본 발명에서는 LPF(100)가 자신의 출력의 포락선(envelope) 차이를 크게 만들 경우, 즉 도 3b에서 샘플링 지점 A와 B의 차이가 클 경우에는 최대 상관 결과 값에 해당하는 지점을 데시메이션 지점으로 결정하여 그에 따른 최적의 샘플링 지점을 미리 구한다.

반면에 도 3b에서 샘플링 지점 A와 B의 차이가 크지 않을 경우에는 최소 상관 결과 값에 해당하는 지점으로부터 K/2(여기서, K는 오버샘플링 레이트)되는 지점을 데시메이션 지점으로 결정하여 그에 따른 최적의 샘플링 지점을 미리 구한다.

데시메이터(290)는 검출부(270)에서 최대 상관 결과 또는 최소 상관 결과 검출을 근거로 하여 출력된 제어신호에 따라, LPF(100)의 출력을 칩 단위로 데시메이션(Decimation)하여 탐색기(300)에 제공한다.

다음 도 5a는 상기한 도 3b의 샘플링 지점 A와 B를 기준으로 제1레지스터(261)에 누적된 상관 결과를 나타낸 시뮬레이션 결과이고, 도 5b는 상기한 도 3b의 샘플링 지점 D와 E를 기준으로 제4 레지스터(264)에 누적된 상관 결과를 나타낸 시뮬레이션 결과이다. 이러한 도 5의 시뮬레이션 결과를 나타내는 각 레지스터(261,262,263,264)는 256칩마다 초기화(Reset)되며, PN 코드의 주기는 2¹⁸이다.

도 5를 통해 알 수 있듯이 도 5b에서는 대부분 잡음 수준의 에너지를 가지며, 도 5a에서는 도 5b와 비교했을 때 훨씬 큰 에너지 값을 갖는다.

다음은 보편적인 확산 스펙트럼 통신시스템의 수신기 성능을 알아보는 척도로써, 코드 포착 시간을 계산한다.

초기 동기화를 위해 필요한 평균 포착 시간()은 다음 식 1에 의해 계산된다.

여기서,는 직렬 탐색기(serial searcher)에 대한 평균 포착 시간이며, P_d는 각 코드 위상 셀에서 올바른 코드 위상이 검출된 검출 확률(detection probability), P_fa는 올바르지 않은 코드 위상이 검출될 알람 확률(false alarm probability), T_d는 드웰 시간(dwell time), k는 임의 상수이다. 그리고 q는 도 2에 나타낸 코드 위상 도메인의 셀 수를 나타낸 것으로, q의 값은 오버샘플링 레이트와 PN 코드 주기의 곱이다.

상기한 식 1에서 알 수 있듯이 탐색기(300)로 직렬 탐색기를 사용할 경우 평균 포착 시간()은 q의 값이 감소하는 비율만큼 감소한다. 따라서 본 발명에서와 같이 인덱스 선택부(200)에서 검출한 최대 상관 결과 또는 최소 상관 결과에 해당되는 최적의 샘플링 지점에서만 올바른 PN 코드 위상을 탐색한다.

이상에서 설명된 본 발명의 고속 PN 코드 탐색 장치에 의하면, 본 발명은 코드 위상 도메인에서 올바른 코드 위상을 포착하기 위해 검색해야하는 유효 코드 위상 셀의 수를 줄임으로써, 하나의 PN 코드에 대한 코드 위상을 포착하는데 걸리는 시간을 감소시킬 수 있을 뿐만 아니라, 검색해야될 코드 위상 셀의 증가로 인해 코드 포착 처리에 사용되는 하드웨어 크기를 감소시킬 수 있다는 효과가 있다.

보다 구체적으로 보면, 탐색기의 관점에서 볼 때 코드 위상을 검색하기 위한 코드 포착의 정확도(Acquisition resolution)를 칩 레이트로 선택함으로써, 수신기 성능 향상과 더불어 직렬 탐색기가 사용될 경우 올바른 코드 위상을 포착하는데 걸리는 시간이 줄어들며, 병렬 탐색기가 사용될 경우에는 기존의 하드웨어를 축소시킬 수 있다. 특히 수신기에 정합 필터(Matched filter)를 사용할 경우 탐색기의 하드웨어 크기를 현저히 줄일 수 있다.

Claims (3)

1. 저역 통과 필터링된 수신 신호에 대해 일정 칩 비율로 상관하여, 각 코드 비트당 여러 샘플링 지점에서의 상관 결과 중 그 값이 최대이거나 최소인 샘플링 지점을 미리 결정하는 인덱스 선택부와,

   상기 미리 결정된 샘플링 지점을 기준으로 올바른 코드 위상을 탐색하는 탐색기로 구성되는 것을 특징으로 하는 고속 PN 코드 탐색 장치.
2. 제 1 항에 있어서, 상기 인덱스 선택부는,

   저역 통과 필터링된 수신 신호에 대해 정해진 칩만큼 지연시킨 다음 출력시키는 지연부와,

   상기 지연부의 출력과 상기 저역 통과 필터링된 출력을 상관시키는 상관부와,

   상기 상관부의 출력을 코드 비트의 각 샘플링 지점에 따라 구분하여 칩 단위로 누적 저장하는 다수의 레지스터와,

   상기 다수의 레지스터에 각각 저장된 상관 결과들을 비교하여 최대 상관 결과 또는 최소 상관 결과를 검출하는 검출부와,

   상기 검출부의 출력으로부터 데시메이션 지점을 결정하는 데시메이터를 포함하여 구성되는 것을 특징으로 하는 고속 PN 코드 탐색 장치.
3. 제 2 항에 있어서, 상기 검출부에서 검출된 최소 상관 결과 값에 해당하는 지점으로부터 K/2(여기서, K는 오버샘플링 레이트)되는 지점을 데시메이션 지점으로 결정하여, 상기 결정된 각 데시메이션 지점에 따른 최적의 샘플링 지점을 상기 탐색기에 미리 알려주는 것을 특징으로 하는 고속 PN 코드 탐색 장치.