KR20010051595A - Getter, flat-panel display and method of production thereof - Google Patents

Getter, flat-panel display and method of production thereof Download PDF

Info

Publication number
KR20010051595A
KR20010051595A KR1020000066693A KR20000066693A KR20010051595A KR 20010051595 A KR20010051595 A KR 20010051595A KR 1020000066693 A KR1020000066693 A KR 1020000066693A KR 20000066693 A KR20000066693 A KR 20000066693A KR 20010051595 A KR20010051595 A KR 20010051595A
Authority
KR
South Korea
Prior art keywords
layer
forming
insulating layer
electron emission
support
Prior art date
Application number
KR1020000066693A
Other languages
Korean (ko)
Inventor
고니시모리카즈
사이토이치로
무로야마마사카즈
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010051595A publication Critical patent/KR20010051595A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J7/00Details not provided for in the preceding groups and common to two or more basic types of discharge tubes or lamps
    • H01J7/14Means for obtaining or maintaining the desired pressure within the vessel
    • H01J7/18Means for absorbing or adsorbing gas, e.g. by gettering
    • H01J7/186Getter supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/94Selection of substances for gas fillings; Means for obtaining or maintaining the desired pressure within the tube, e.g. by gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J7/00Details not provided for in the preceding groups and common to two or more basic types of discharge tubes or lamps
    • H01J7/14Means for obtaining or maintaining the desired pressure within the vessel
    • H01J7/18Means for absorbing or adsorbing gas, e.g. by gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: A manufacturing method of a flat display is provided to improve life time and image quality of the flat display by increasing gas absorption efficiency by a getter. CONSTITUTION: A flat display in which the first panel(P1) having a cold cathode electric field electron emission elements in an effective area and the second panel(P2) having a fluorescent material layer(21) and an anode electrode(22) in an effective area are arranged opposing to each other via a vacuum layer(VAC). The cold cathode electric field electron emission element comprises a cathode electrode(11) formed on a support(10), an insulation layer(12) formed on the cathode electrode(11) and the support(10), a gate electrode(13) formed on the insulation layer(12), an opening(14) passing trough the gate electrode(13) and the insulation layer(12), and an electron emitting part(15) formed on the cathode electrode(11) disposed at the bottom of the opening(14). The first panel(P1) is provided with a getter(43B) on the gate electrode(13).

Description

게터, 평면형 표시장치 및 평면형 표시장치의 제조방법 {GETTER, FLAT-PANEL DISPLAY AND METHOD OF PRODUCTION THEREOF}Method for manufacturing getter, flat panel display and flat panel display {GETTER, FLAT-PANEL DISPLAY AND METHOD OF PRODUCTION THEREOF}

본 발명은 게터(getter), 평면형 표시장치 및 평면형 표시장치의 제조방법에 관한 것이며, 특히 가스 포착효율이 개선된 게터, 이러한 게터를 구비한 장수명(長壽命) 또한 고화질을 가지는 평탄형 표시장치, 및 이러한 평면형 표시장치를 간편하게 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a getter, a flat panel display, and a flat panel display, particularly a getter having improved gas trapping efficiency, a flat display having a long life and high image quality having such a getter, And a method for easily manufacturing such a flat panel display.

텔레비전 수상기나 정보 단말기기에 사용되는 표시장치의 분야에서는, 종래 주류인 음극선관(CRT)으로부터 박형화, 경량화, 대화면화, 고정세화(高精細化)의 요구에 따를 수 있는 평면형 표시장치에의 이행이 검토되고 있다. 평면형 표시장치의 하나에, 냉음극 전계전자 방출표시장치(FED: field emission display)와 같이, 2장의 패널이 진공층을 사이에 두고 대향하여 배치된 타입의 평면형 표시장치가 알려져 있다. 이 냉음극 전계전자 방출표시장치(이하, 단지 "표시장치"라고 부르는 경우가 있음)에 있어서는, 예를 들면 바늘형의 도체(道體) 재료 또는 반도체 재료의 선단부에 고전계(高電界)가 형성되면, 상온에서도 전자가 양자 터널 효과에 의해 도체 재료 또는 반도체 재료에서의 포텐셜 장벽을 투과하여, 선단부로부터 방출된다. 이와 같은 현상은 "전계 방출(field emission)" 또는 "냉음극 방출(cold-cathode emission)"이라도고 불려진다.In the field of display devices used in television receivers and information terminal devices, the transition from the conventional mainstream cathode ray tube (CRT) to flat display devices that can meet the needs of thinner, lighter, larger screens and higher definitions It is considered. In one type of flat panel display, a flat panel display of a type in which two panels face each other with a vacuum layer interposed therebetween, such as a cold cathode field emission display (FED), is known. In this cold cathode field emission display device (hereinafter sometimes referred to simply as a "display device"), for example, a high electric field is formed at the tip of a needle-shaped conductor material or a semiconductor material. Once formed, electrons pass through the potential barrier in the conductor material or semiconductor material by the quantum tunnel effect and are emitted from the tip even at room temperature. This phenomenon may be called "field emission" or "cold-cathode emission."

표시장치를 분해한 개념도를 도 66에 나타냈다. 이 표시장치는 제1 패널(P1)(표시용 패널)과 제2 패널(P2)이 진공층을 사이에 두고 대향하여 배치되고, 제1 패널(P1)과 제2 패널(P2)이 주변부에서 프레임(24)을 통해 접합된 구성을 가진다. 도 66에서는, 접합부위를 해칭으로 표시했다. 제1 패널(P1) 및 제2 패널(P2)의 각각은 화소가 배열되어, 실제의 표시화면으로서 기능하는 유효영역(EF1, EF2)(해칭으로 표시)과, 유효영역(EF1, EF2)을 포위하고, 화소를 선택하기 위한 주변회로 등이 형성된 무효영역(NE1, NE2)으로, 기능 상 대별된다. 이러한 표시장치에서, 진공층의 진공도를 유지하기 위해, 진공층 중의 잔류가스를 포착 가능한 재료로 이루어지는 게터(642)가 배치되어 있다. 게터(642)는 통상 2장의 패널(P1, P2) 중 최소한 어느 하나의 무효영역에 배치되어 있다. 도시한 예에서는, 제1 패널(P1)의 무효영역(NF1)에, 하나 또는 복수의 관통공(640)이 형성되고, 이 관통공(640)을 제1 패널(P1)의 외측으로부터 막도록 배치된 게터 박스(641) 내에 게터(642)가 수용되어 있다. 그리고, 무효영역(NE1)의 다른 곳에는 진공 배기용의 다른 관통공(616)이 형성되어 있고, 이 관통공(616)에는 진공 배기 후에 개봉되는 팁관(617)이 접속되어 있다.The conceptual diagram which disassembled the display apparatus is shown in FIG. In this display device, a first panel P 1 (display panel) and a second panel P 2 are disposed to face each other with a vacuum layer interposed therebetween, and the first panel P 1 and the second panel P 2 are disposed to face each other. ) Is bonded through the frame 24 at the periphery. In FIG. 66, the junction part was shown by hatching. Each of the first panel P1 and the second panel P2 has pixels arranged so that the effective areas EF 1 and EF 2 (displayed by hatching) and function as actual display screens, and the effective areas EF 1 , The invalid areas NE 1 and NE 2 , which surround the EF 2 ) and are formed with peripheral circuits for selecting pixels, are distinguished in function. In such a display device, in order to maintain the vacuum degree of the vacuum layer, a getter 642 made of a material capable of capturing the residual gas in the vacuum layer is disposed. The getter 642 is normally disposed in at least one invalid region of the two panels P 1 and P 2 . In the illustrated example, one or a plurality of through holes 640 are formed in the invalid region NF 1 of the first panel P 1 , and the through holes 640 are formed outside the first panel P 1 . The getter 642 is accommodated in the getter box 641 which is arranged to be blocked from being blocked. Then, the other parts of the invalid area (NE 1) may have other through-hole 616 for vacuum exhaust is formed, the through-holes 616 are connected to the tipgwan 617 are opened after the vacuum evacuation.

도 67에는, 이러한 표시장치의 일예로서, 제1 패널(P1)("캐소드 패널"이라도도 함)의 유효영역(EF1)에 복수의 냉음극 전계전자 방출소자(이하, "전자방출소자"라고 함)로 구성된 전자 방출 영역이 배열된 표시장치의 구성예를 개략적인 일부 단면도(短面圖)로 나타냈다.In FIG. 67, as an example of such a display device, a plurality of cold cathode field emission devices (hereinafter referred to as "electron emitting devices") are provided in the effective area EF 1 of the first panel P 1 (also referred to as "cathode panels"). An example of the configuration of a display device in which electron emission regions composed of "" are arranged is shown in a schematic partial cross-sectional view.

도시한 전자방출소자는 원추형의 전자 방출부를 가지는, 이른바 스핀트(Spindt)형 전자방출소자로 불리는 타입의 전자방출소자이다. 전자방출소자는 지지체(610)와, 지지체(610) 상에 형성된 캐소드 전극(611)과, 지지체(610) 및 캐소드 전극(611) 상에 형성된 절연층(612)과, 절연층(612) 상에 형성된 게이트 전극(613)과, 게이트 전극(613) 및 절연층(612)에 형성된 개구부(614)와, 개구부(614)의 저부에 위치하는 캐소드 전극(611) 상에 형성된 원추형의 전자 방출부(615)로 구성되어 있다. 일반적으로, 캐소드 전극(611)을 구성하는 스트라이프형의 도전 재료층("캐소드 전극용 도전 재료층"이라고 함)과, 게이트 전극(613)을 구성하는 스트라이프형의 도전 재료층("게이트 전극용 도전 재료층"이라고 함)은 이들 도전 재료층의 투사 영상이 서로 직교하는 방향으로 형성되어 있고, 이들 스트라이프형 도전 재료층의 투사 영상이 중복되는 부분에 상당하는 영역(1화소분의 영역에 상당하고, 전자 방출 영역임)에 통상 복수의 전자방출소자가 배열되어 있다. 또한, 이러한 전자 방출 영역이 제1 패널(P1)의 유효영역(EF1)에 통상 2차원 매트릭스형으로 배열되어 있다.The illustrated electron-emitting device is an electron-emitting device of a type called a so-called Spindt-type electron-emitting device having a conical electron-emitting portion. The electron-emitting device includes a support 610, a cathode electrode 611 formed on the support 610, an insulation layer 612 formed on the support 610 and the cathode electrode 611, and an insulation layer 612. A gate electrode 613 formed in the gate electrode, an opening 614 formed in the gate electrode 613 and the insulating layer 612, and a conical electron emission part formed on the cathode electrode 611 located at the bottom of the opening 614. 615 is comprised. In general, a stripe conductive material layer constituting the cathode electrode 611 (referred to as a "conductive material layer for cathode electrodes") and a stripe conductive material layer constituting the gate electrode 613 ("for gate electrodes"). Conductive material layer " is formed in a direction in which the projected images of these conductive material layers are orthogonal to each other, and corresponds to an area corresponding to a region where the projected images of these striped conductive material layers overlap. In the electron emission region, a plurality of electron-emitting devices are usually arranged. In addition, these electron emission regions are normally arranged in a two-dimensional matrix in the effective region EF 1 of the first panel P 1 .

한편, 제2 패널(P2)("애노드 패널"이라고도 함)은 기판(20)과, 기판(20) 상에 소정의 패턴에 따라 형성된 형광체층(21)(형광체층(21R, 21G, 21B))과, 형광체층(21) 상의 전면(全面)에 걸쳐 형성된 애노드 전극(23)으로 구성되어 있다. 그리고, 형광체층(21) 사이의 기판(20) 상에는 블랙 매트릭스(22)가 형성되어 있다.On the other hand, the second panel P 2 (also referred to as an “anode panel”) is formed of the substrate 20 and the phosphor layer 21 (phosphor layers 21R, 21G, 21B) formed in accordance with a predetermined pattern on the substrate 20. ) And the anode electrode 23 formed over the entire surface on the phosphor layer 21. The black matrix 22 is formed on the substrate 20 between the phosphor layers 21.

캐소드 전극(611)에는 상대적인 네거티브 전압이 제어회로(30)로부터 인가되고, 게이트 전극(613)에는 상대적인 포지티브 전압이 주사회로(31)로부터 인가되고, 애노드 전극(23)에는 게이트 전극(613)보다 더욱 높은 포지티브 전압이 가속전원(32)으로부터 인가된다. 이러한 표시장치에서 표시를 행하는 경우, 캐소드 전극(611)에는 제어회로(30)로부터 제어신호(비디오 신호)가 입력되고, 게이트 전극(613)에는 주사회로(31)로부터 주사신호가 입력된다. 캐소드 전극(611)과 게이트 전극(613) 사이에 전압을 인가했을 때 발생하는 전계에 의해, 전자 방출부(615)로부터 전자가 방출되고, 이 전자가 애노드 전극(23)으로 끌어 당겨져, 형광체층(21)에 충돌한다. 그 결과, 형광체층(21)이 여기(勵起)되어 발광하여, 원하는 화상을 얻을 수 있다. 즉, 이 표시장치의 동작은 기본적으로 게이트 전극(613)에 인가되는 전압, 및 캐소드 전극(611)을 통해 전자 방출부(615)에 인가되는 전압에 의해 제어된다.A relative negative voltage is applied from the control circuit 30 to the cathode electrode 611, a relative positive voltage is applied from the scan circuit 31 to the gate electrode 613, and a gate electrode 613 is applied to the anode electrode 23. Even higher positive voltages are applied from the acceleration power supply 32. When displaying in such a display device, a control signal (video signal) is input from the control circuit 30 to the cathode electrode 611, and a scan signal is input from the scanning circuit 31 to the gate electrode 613. By an electric field generated when a voltage is applied between the cathode electrode 611 and the gate electrode 613, electrons are emitted from the electron emission section 615, and the electrons are attracted to the anode electrode 23 to form a phosphor layer. It collides with (21). As a result, the phosphor layer 21 is excited to emit light, thereby obtaining a desired image. That is, the operation of the display device is basically controlled by the voltage applied to the gate electrode 613 and the voltage applied to the electron emission unit 615 through the cathode electrode 611.

그런데, 전술한 바와 같은 전자방출소자를 구비한 표시장치에 있어서, 형광체층(21)에 전자가 조사되면, 형광체층(21)의 표면이나 내부에 포착되어 있던 물이나 이산화 탄소가 에너지를 얻어, 그대로의 형태, 또는 일산화 탄소, 산소, 수소 등의 분해생성물의 형태로 진공층 중으로 탈리(脫離) 또는 방출된다. 이와 같이, 진공층 중으로 탈리 또는 방출되는 모든 가스를, 편의 상 "방출가스"라고 총칭한다. 방출가스가 전자 방출부(615)의 표면에 흡착되거나, 또 흡착된 방출가스가 전자 방출부(615)의 표면으로부터 재차 탈리하면, 그 때 전자 방출부(615)의 일의 함수가 변화하여, 방출 전자 전류의 변동에 의한 노이즈가 발생하는 원인으로 된다. 예를 들면, 텅스텐으로 이루어지는 전자 방출부(615)의 표면에 산소가스가 흡착되면, 전자 방출부(615) 표면의 일의 함수가 1~2eV 정도 증대되는 것이 알려져 있고, 이에 따라, 방출전자 전류밀도는 정상 시의 10%~1% 정도까지 저하되어 버린다. 또, 방출가스가 전리(電離)되어 진공층 중에 포지티브 이온이 발생하면, 포지티브 이온은 가속전원(32)을 통해 애노드 전극(23)에 인가되어 있는 포지티브 전압에 의해 전자 방출부(615)로 향해 가속되고, 전자 방출부(615)를 스터터하여 이것을 열화시키는 원인이 된다.By the way, in the display device provided with the electron-emitting device as described above, when electrons are irradiated to the phosphor layer 21, water and carbon dioxide trapped on the surface or inside of the phosphor layer 21 obtain energy, It is detached or released into the vacuum layer in the form as it is or in the form of decomposition products such as carbon monoxide, oxygen and hydrogen. In this way, all of the gases that are released or released into the vacuum layer are collectively referred to as "emission gases" for convenience. When the emission gas is adsorbed on the surface of the electron emission section 615, or the adsorbed emission gas is detached from the surface of the electron emission section 615 again, the function of work of the electron emission section 615 changes at that time, This causes the noise caused by the variation of the emission electron current. For example, when oxygen gas is adsorbed on the surface of the electron emitting portion 615 made of tungsten, it is known that a function of work on the surface of the electron emitting portion 615 increases by about 1 to 2 eV. Density will fall to about 10%-1% at normal time. When the discharge gas is ionized to generate positive ions in the vacuum layer, the positive ions are directed to the electron emission unit 615 by the positive voltage applied to the anode electrode 23 through the acceleration power supply 32. Acceleration causes the electron emission portion 615 to be stuttered, which causes deterioration.

상기 포지티브 이온 또는 전자는, 또한 전자 방출부(615)의 근방에 위치하는 게이트 전극(613)이나 절연층(612)에도 입사할 수 있다. 그 결과, 게이트 전극(613)이나 절연층(612)에 흡착 또는 흡장(吸藏)되어 있던 물이나 이산화 탄소 등이 탈리 또는 방출되어, 일시적으로 전자 방출부(615) 근방의 진공도가 열화되고(즉, 압력이 상승하고), 게이트 전극(613)과 전자 방출부(615) 사이에서 국소 방전이 발생하는 일이 있다. 일단, 국소 방전이 발생하면, 전자 방출부(615) 근방에 존재하는 구성재료의 스퍼터, 구성재료의 온도 상승, 나아가 방출가스의 발생이 연쇄적으로 진행되어 방전이 증폭되어, 최악의 경우에는 전자 방출부(615)가 손상되어 전자 방출이 불가능하게 된다. 그 결과, 표시장치의 수명이 열화되어 버린다.The positive ions or electrons may also enter the gate electrode 613 and the insulating layer 612 located in the vicinity of the electron emission unit 615. As a result, water, carbon dioxide, or the like adsorbed or occluded on the gate electrode 613 or the insulating layer 612 is desorbed or released, temporarily deteriorating the degree of vacuum near the electron emitting portion 615 ( That is, the pressure rises, and a local discharge may occur between the gate electrode 613 and the electron emission part 615. Once the local discharge occurs, the sputter of the constituent material present near the electron emission section 615, the temperature rise of the constituent material, and further generation of the emission gas proceed in series, and the discharge is amplified. The emitter 615 is damaged and electron emission is impossible. As a result, the lifetime of the display device is deteriorated.

전술한 게터(642)는 방출가스에 기인하는 이와 같은 문제점을 회피하기 위한 대책으로서 형성되어 있다. 게터(642)는 바륨, 마그네슘, 지르코늄, 티탄 등 화학적으로 고활성의 재료로 이루어지며, 분위기 중의 방출가스의 분압(分壓)에 따른 평형상태가 달성될 때까지 가스를 포착한다. 나아가, 일단 포착된 가스분자는 게터(642)의 내부까지 확산되어 그 구성재료와 함께 고용체(固溶體)를 형성하기 때문에, 통상에서는, 재차 방출되지 않는다.The above getter 642 is formed as a countermeasure for avoiding such a problem due to the discharged gas. The getter 642 is made of a chemically highly active material such as barium, magnesium, zirconium, or titanium, and traps gas until an equilibrium state is achieved according to the partial pressure of the released gas in the atmosphere. Furthermore, since the gas molecules once trapped diffuse into the getter 642 and form a solid solution together with the constituent material, they are not normally discharged again.

이와 같이 우수한 가스 포착 성능을 가지는 게터(642)이지만, 종래 표시장치의 무효영역에 형성되어 있기 때문에, 유효영역 내의 모든 전자방출소자에 대하여 그 가스 포착 성능이 효과적으로 발휘되고 있다고는 말하기 어렵다. 즉, 게터(642)의 근방에 존재하는 일부의 전자방출소자를 제외하고, 대부분의 전자방출소자에 대해서는, 전자 방출부(615)의 근방에서 방출가스에 의해 압력이 상승해도, 금방은 게터(642)에 의한 방출가스의 포착을 기대할 수 없고, 따라서 국소 방전을 효과적으로 방지하는 것이 곤란하다.Although the getter 642 has excellent gas trapping performance as described above, since it is formed in the invalid area of the conventional display device, it is difficult to say that the gas trapping performance is effectively exhibited for all the electron-emitting devices in the effective area. That is, except for some of the electron-emitting devices in the vicinity of the getter 642, most of the electron-emitting devices, even if the pressure rises by the emission gas in the vicinity of the electron-emitting section 615, the getter ( The capture of the discharged gas by 642) cannot be expected, and therefore, it is difficult to effectively prevent local discharge.

도 68에, 전자 방출부(615)로부터 가스분자가 방출되었을 때의 진공층 중에서의 압력 분포예를 개략적으로 나타냈다. 예를 들면, 진공층에서 전자 방출부(615) 부근의 임의의 위치(D)에서 게이트 전극(613)이나 절연층(612) 등으로부터 가스분자가 방출되었다고 하면, 가스분자가 방출된 위치(D)에서의 압력이, 예를 들면 1Pa 정도까지 국소적으로 상승하여, 방전이 일어날 가능성이 있다. 이 때, 위치(D)가 게터 박스(641)의 근방이면, 케터(642)에 의한 가스 포착 작용에 의해 진공층 내에서의 압력의 상승 및 방전을 방지할 수 있다. 그러나, 도 68에 나타낸 바와 같이, 게터 박스(641)로부터 떨어진 위치(D)에서 가스분자가 방출된 경우에는, 게터(642)에 의하 가스 포착 작용이 작으므로, 방전과 가스분자의 방출이 연쇄적으로 일어나는 악순환으로 되기 쉽다.FIG. 68 schematically shows an example of pressure distribution in the vacuum layer when gas molecules are released from the electron emission section 615. For example, if the gas molecules are emitted from the gate electrode 613, the insulating layer 612, or the like at an arbitrary position D near the electron emission unit 615 in the vacuum layer, the gas molecules are released (D). ) May locally rise to, for example, about 1 Pa, resulting in discharge. At this time, if the position D is in the vicinity of the getter box 641, an increase in pressure and discharge in the vacuum layer can be prevented by the gas trapping action by the ketter 642. However, as shown in FIG. 68, when gas molecules are released at the position D away from the getter box 641, the gas trapping action by the getter 642 is small, so that discharge and discharge of gas molecules are chained. It is easy to become a vicious circle of enemies.

따라서, 본 발명은 효율적인 게터링에 의해 장수명과 고화질이 달성될 수 있는 평면형 표시장치, 이러한 평면형 표시장치를 간편하게 제조하는 방법, 나아가서는 가스 포착 효율이 개선된 게터를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a flat display device in which long life and high image quality can be achieved by efficient gettering, a method for easily manufacturing such a flat display device, and further, a getter having improved gas trapping efficiency.

도 1 (A), 1 (B) 및 1(C)는 본 발명의 게터(getter)의 구성예를 나타낸 개략도이다.1 (A), 1 (B) and 1 (C) are schematic diagrams showing an example of the configuration of the getter of the present invention.

도 2 (A), 2 (B) 및 2 (C)는 본 발명의 평면형 표시장치의 구성예를 나타낸 개념도이다.2 (A), 2 (B) and 2 (C) are conceptual views showing an example of the configuration of the flat panel display device of the present invention.

도 3 (A), 3 (B), 3 (C) 및 3 (D)는 본 발명의 제1 구성에 관한 평면형 표시장치의 구성 요소인 음극 전계전자 방출소자의 구성예를 나타낸 개략적 단면도(端面圖)이다.3 (A), 3 (B), 3 (C) and 3 (D) are schematic cross-sectional views showing an example of the structure of a cathode field emission device which is a component of the flat panel display device according to the first configuration of the present invention. Iii).

도 4 (A), 4 (B) 및 4 (C)는 본 발명의 제1 구성에 관한 평면형 표시장치의 구성 요소인 음극 전계전자 방출소자의 구성예를 나타낸 개략적 단면도이다.4 (A), 4 (B) and 4 (C) are schematic cross-sectional views showing examples of the structure of the cathode field electron emission device which is a component of the flat panel display device according to the first configuration of the present invention.

도 5 (A) 및 5 (B)는 본 발명의 실시형태 2에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.5 (A) and 5 (B) are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat panel display device according to Embodiment 2 of the present invention.

도 6 (A) 및 6 (B)는 도 5 (B)에 계속하여, 발명의 실시형태 2에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.6 (A) and 6 (B) are schematic partial cross-sectional views of a support body and the like for explaining the manufacturing method of the flat panel display device according to Embodiment 2 of the invention, following FIG. 5 (B).

도 7 (A) 및 7 (B)는 도 6 (B)에 계속하여, 발명의 실시형태 2에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.7 (A) and 7 (B) are schematic partial cross-sectional views of a support body and the like for explaining the manufacturing method of the flat panel display device according to Embodiment 2 of the present invention, following Fig. 6B.

도 8 (A), 8 (B), 8 (C) 및 8 (D)는 제2 패널(애노드 패널)의 제조방법의 일예를 설명하기 위한 기판 등의 개략적인 일부 단면도이다.8 (A), 8 (B), 8 (C) and 8 (D) are schematic partial cross-sectional views of a substrate and the like for explaining an example of a method of manufacturing a second panel (anode panel).

도 9는 발명의 실시형태 2에 관한 평면형 표시장치(냉음극 전계전자 방출표시장치)의 개략적인 일부 단면도이다.9 is a schematic partial cross-sectional view of a flat panel display (cold cathode field emission display) according to Embodiment 2 of the present invention.

도 10은 발명의 실시형태 2에 관한 평면형 표시장치의 제1 패널 및 제2 패널을 분해하여 나타낸 개략적인 개념적 사시도이다.10 is a schematic conceptual perspective view illustrating an exploded view of the first panel and the second panel of the flat panel display according to Embodiment 2 of the present invention.

도 11은 발명의 실시형태 2에 관한 평면형 표시장치의 제1 패널 및 제2 패널의 일부분의 개략적인 분해사시도이다.11 is a schematic exploded perspective view of a part of a first panel and a second panel of the flat panel display according to Embodiment 2 of the present invention.

도 12 (A) 및 12 (B)는 발명의 실시형태 6에 관한 평면형 표시장치의 구성요소인 음극 전계전자 방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.12 (A) and 12 (B) are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a cathode field emission device that is a component of a flat panel display device according to Embodiment 6 of the invention.

도 13 (A) 및 13 (B)는 도 12 (B)에 계속하여, 발명의 실시형태 6에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.13 (A) and 13 (B) are schematic partial cross-sectional views of a support body and the like for explaining the manufacturing method of the flat panel display device according to Embodiment 6 of the present invention, following Fig. 12B.

도 14 (A) 및 14 (B)는 발명의 실시형태 7에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.14 (A) and 14 (B) are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat panel display device according to Embodiment 7 of the invention.

도 15 (A), 15 (B) 및 15 (C)는 발명의 실시형태 7에서의 게터의 형성 패턴을 나타낸 개략적인 일부 단면도이다.15 (A), 15 (B) and 15 (C) are schematic partial cross-sectional views showing a formation pattern of a getter in Embodiment 7 of the present invention.

도 16 (A) 및 16 (B)는 발명의 실시형태 8에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.16 (A) and 16 (B) are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat panel display device according to Embodiment 8 of the present invention.

도 17 (A), 17 (B) 및 17 (C)는 발명의 실시형태 10에서의 게터의 형성 패턴을 나타낸 개략적인 일부 단면도이다.17 (A), 17 (B) and 17 (C) are schematic partial cross-sectional views showing a formation pattern of a getter in Embodiment 10 of the present invention.

도 18 (A) 및 18 (B)는 발명의 실시형태 9에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.18A and 18B are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat panel display device according to Embodiment 9 of the present invention.

도 19 (A) 및 19 (B)는 발명의 실시형태 9에 관한 평면형 표시장치를 구성하는 전자 방출부의 변형예를 확대한 개략적인 단면도이다.19 (A) and 19 (B) are schematic cross-sectional views showing enlarged modifications of the electron emission section constituting the flat panel display device according to Embodiment 9 of the present invention.

도 20 (A), 20 (B) 및 20 (C)는 발명의 실시형태 9에 관한 평면형 표시장치를 구성하는 전자 방출부의 변형예를 확대한 개략적인 단면도이다.20 (A), 20 (B) and 20 (C) are schematic cross-sectional views enlarging a modification of the electron emission unit constituting the flat display device according to Embodiment 9 of the present invention.

도 21 (A), 21 (B) 및 21 (C)는 발명의 실시형태 9에 관한 평면형 표시장치에서의 진공층의 압력 분표의 예를 나타낸 개략도이다.21 (A), 21 (B) and 21 (C) are schematic diagrams showing an example of the pressure fraction of the vacuum layer in the flat display device according to Embodiment 9 of the present invention.

도 22 (A) 및 22 (B)는 발명의 실시형태 10에 관한 평면형 표시장치의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.22 (A) and 22 (B) are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat panel display device according to Embodiment 10 of the present invention.

도 23은 발명의 실시형태 11에 관한 평면형 표시장치에서의 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.FIG. 23 is a schematic partial cross-sectional view of a support body and the like for explaining the method for manufacturing an electron-emitting device in the flat display device according to Embodiment 11 of the present invention.

도 24는 질콘늄-알루미늄합금의 온도와 평면형 표시장치에서의 내부 공간의 진공배기속도와의 관계를 나타낸 특성도이다.Fig. 24 is a characteristic diagram showing the relationship between the temperature of the zirconium-aluminum alloy and the vacuum exhaust velocity of the internal space in the flat display device.

도 25 (A)는 발명의 실시형태 12에 관한 평면형 표시장치에서의 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이며, 25 (B)는 게이트 전극 등의 개략적인 배치도이다.FIG. 25A is a schematic partial cross-sectional view of a support body and the like for explaining a method of manufacturing an electron-emitting device in the flat panel display according to Embodiment 12 of the invention, and FIG. 25B is a schematic layout view of a gate electrode or the like. .

도 26 (A), 26 (B), 26 (C) 및 26 (D)는 게이트 전극이 가지는 복수의 개구부를 나타낸 개략적인 평면도이다.26 (A), 26 (B), 26 (C) and 26 (D) are schematic plan views showing a plurality of openings of the gate electrode.

도 27 (A) 및 27 (B)는 발명의 실시형태 13에 관한 평면형 표시장치에서의 크라운형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.27A and 27B are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a crown type electron emitting device in the flat display device according to Embodiment 13 of the present invention.

도 28 (A), 28 (B) 및 28 (C)는 도 27 (B)에 계속하여, 발명의 실시형태 13에 관한 평면형 표시장치에서의 크라운형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.28 (A), 28 (B) and 28 (C) continue to FIG. 27 (B), and a support for explaining a method of manufacturing a crown electron-emitting device in the flat display device according to Embodiment 13 of the present invention. Some cross-sectional schematic views.

도 29 (A)는 도 28 (B)에 계속하여, 지지체 등의 개략적인 일부 단면도이며, 도 29 (B)는 실시형태 13에 관한 평면형 표시장치에서의 크라운형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 부분적인 사시도이다.FIG. 29 (A) is a schematic partial cross-sectional view of the support body and the like following FIG. 28 (B), and FIG. 29 (B) explains a method of manufacturing a crown type electron-emitting device in the flat panel display according to Embodiment 13. FIG. It is a partial perspective view of the support body etc. for following.

도 30 (A), 30 (B) 및 30 (C)는 발명의 실시형태 14에 관한 평면형 표시장치에서의 편평형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.30A, 30B, and 30C are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat electron emission device in a flat display device according to Embodiment 14 of the present invention.

도 31 (A), 31 (B) 및 31 (C)는 발명의 실시형태 15에 관한 평면형 표시장치에서의 편평형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.31A, 31B, and 31C are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a flat electron emission device in a flat panel display device according to Embodiment 15 of the present invention.

도 32 (A) 및 32 (B)는 발명의 실시형태 16에 관한 평면형 표시장치에서의 평면형 전자방출소자의 개략적인 일부 단면도이다.32 (A) and 32 (B) are schematic partial cross-sectional views of the planar electron emitting device in the flat panel display according to Embodiment 16 of the present invention.

도 33은 발명의 실시형태 16에 관한 평면형 표시장치에서의 평면형 전자방출소자의 변형예의 개략적인 일부 단면도이다.33 is a schematic partial sectional view of a modification of the planar electron emitting device in the flat panel display according to Embodiment 16 of the present invention.

도 34 (A) 및 34 (B)는 발명의 실시형태 17에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도, 및 부분적인 사시도이다.34A and 34B are schematic partial cross-sectional views and a partial perspective view of a support body and the like for explaining a method for manufacturing a crater type electron-emitting device in the flat display device according to Embodiment 17 of the present invention.

도 35 (A) 및 35 (B)는 도 34 (A) 및 34 (B)에 계속하여, 발명의 실시형태 17에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도, 및 부분적인 사시도이다.35 (A) and 35 (B) are supports for explaining a method for manufacturing a crater type electron-emitting device in the flat panel display device according to Embodiment 17 of the present invention, following FIGS. 34 (A) and 34 (B). Some cross-sectional schematic views, and partial perspective views.

도 36 (A) 및 36 (B)는 도 35 (A) 및 35 (B)에 계속하여, 발명의 실시형태 17에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도, 및 부분적인 사시도이다.36 (A) and 36 (B) continue to FIGS. 35A and 35B to support a method for manufacturing a crater type electron-emitting device in the flat panel display according to Embodiment 17 of the present invention. Some cross-sectional schematic views, and partial perspective views.

도 37 (A) 및 37 (B)는 도 36 (A) 및 36 (B)에 계속하여, 발명의 실시형태 17에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.37 (A) and 37 (B) are supports for explaining a method for manufacturing a crater type electron-emitting device in the flat panel display according to Embodiment 17 of the present invention, following FIGS. 36A and 36B. Some cross-sectional schematic views.

도 38 (A), 38 (B) 및 38 (C)는 발명의 실시형태 18에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.38A, 38B, and 38C are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a crater type electron-emitting device in the flat display device according to Embodiment 18 of the present invention.

도 39 (A), 39 (B) 및 39 (C)는 발명의 실시형태 19에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.39A, 39B, and 39C are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a crater type electron-emitting device in the flat display device according to Embodiment 19 of the present invention.

도 40 (A) 및 40 (B)는 발명의 실시형태 20에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.40 (A) and 40 (B) are schematic partial cross-sectional views of a support and the like for explaining a method for manufacturing a crater type electron-emitting device in the flat panel display according to Embodiment 20 of the present invention.

도 41 (A) 및 41 (B)는 도 40 (B)에 계속하여, 크레이터형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.41 (A) and 41 (B) are schematic partial cross-sectional views of a support or the like for explaining the method for manufacturing a crater type electron-emitting device, continuing from FIG. 40 (B).

도 42 (A), 42 (B) 및 42 (C)는 발명의 실시형태 21에 관한 평면형 표시장치에서의 크레이터형 전자방출소자의 개략적인 일부 단면도이다.42 (A), 42 (B) and 42 (C) are schematic partial cross-sectional views of the crater type electron-emitting device in the flat display device according to Embodiment 21 of the present invention.

도 43 (A), 43 (B) 및 43 (C)는 에지형(edge-type) 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.43 (A), 43 (B) and 43 (C) are schematic partial cross-sectional views of a support and the like for explaining a method of manufacturing an edge-type electron emitting device.

도 44 (A) 및 44 (B)는 발명의 실시형태 22에 관한 평면형 표시장치에서의, 도 47에 나타낸 스핀트형(Spint-type) 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.44A and 44B are schematic views of a support body and the like for explaining the manufacturing method of the spin-type electron-emitting device shown in FIG. 47 in the flat display device according to Embodiment 22 of the present invention. Some cross section.

도 45 (A) 및 45 (B)는 도 44 (B)에 계속하여, 도 47에 나타낸 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.45 (A) and 45 (B) are schematic partial cross-sectional views of a support body and the like for explaining the method for manufacturing the spin type electron-emitting device shown in FIG. 47 following FIG. 44 (B).

도 46 (A) 및 46 (B)는 도 45 (B)에 계속하여, 도 47에 나타낸 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.46 (A) and 46 (B) are schematic partial cross-sectional views of a support body and the like for explaining the method for manufacturing the spin type electron-emitting device shown in FIG. 47 following FIG. 45 (B).

도 47은 스핀트형 전자방출소자의 개략적인 일부 단면도이다.47 is a schematic partial cross-sectional view of a spin type electron-emitting device.

도 48 (A) 및 48 (B)는 원뿔 형상의 전자 방출부가 형성되는 기구를 설명하기 위한 도면이다.48 (A) and 48 (B) are diagrams for explaining the mechanism in which the cone-shaped electron emitter is formed.

도 49 (A), 49 (B) 및 49 (C)는 대(對)레지스트 선택비와, 전자 방출부의 높이와 형상의 관계를 개략적으로 나타낸 도면이다.49 (A), 49 (B) and 49 (C) are diagrams schematically showing the relationship between the large resist selectivity, the height and the shape of the electron emitting portion.

도 50 (A) 및 50 (B)는 발명의 실시형태 23에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.50A and 50B are schematic partial cross-sectional views of a support and the like for explaining a method for manufacturing a spin type electron-emitting device in the flat panel display according to Embodiment 23 of the present invention.

도 51 (A) 및 51 (B)는 도 50 (B)에 계속하여, 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.51 (A) and 51 (B) are schematic partial cross-sectional views of a support body and the like for explaining the method for manufacturing the spin type electron-emitting device, continuing from FIG. 50 (B).

도 52 (A) 및 52 (B)는 도 51 (B)에 계속하여, 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.52 (A) and 52 (B) are schematic partial cross-sectional views of a support body and the like for explaining the method for manufacturing the spin type electron-emitting device, continuing from FIG. 51 (B).

도 53 (A) 및 53 (B)는 피(被)에칭물의 표면 프로파일이 일정시간마다 어떻게 변화되는가를 나타낸 도면이다.53 (A) and 53 (B) are diagrams showing how the surface profile of an object to be etched changes every fixed time.

도 54 (A) 및 54 (B)는 발명의 실시형태 24에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.54A and 54B are schematic partial cross-sectional views of a support and the like for explaining a method for manufacturing a spin type electron-emitting device in the flat panel display according to Embodiment 24 of the present invention.

도 55는 도 54 (B)에 계속하여, 발명의 실시형태 24에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.FIG. 55 is a schematic partial cross-sectional view of a support body or the like for explaining the method for manufacturing the spin type electron-emitting device in the flat panel display according to Embodiment 24 of the present invention (54).

도 56은 발명의 실시형태 25에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 개략적인 일부 단면도이다.56 is a schematic partial cross-sectional view of a spin type electron-emitting device in the flat panel display according to Embodiment 25 of the present invention.

도 57 (A) 및 57 (B)는 실시형태 25의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.57 (A) and 57 (B) are schematic partial cross-sectional views of a support body and the like for explaining the method for manufacturing the spin type electron-emitting device of Embodiment 25. FIG.

도 58 (A) 및 58 (B)는 도 57 (B)에 계속하여, 발명의 실시형태 25에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.58 (A) and 58 (B) are schematic parts of a support body and the like for explaining a method for manufacturing a spin type electron-emitting device in the flat panel display device according to Embodiment 25 of the present invention, following Fig. 57 (B). It is a cross section.

도 59 (A) 및 59 (B)는 도 58 (B)에 계속하여, 발명의 실시형태 25에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.59 (A) and 59 (B) are schematic parts of a support body and the like for explaining a method for manufacturing a spin type electron-emitting device in the flat panel display device according to Embodiment 25 of the present invention, following Fig. 58 (B). It is a cross section.

도 60 (A) 및 60 (B)는 발명의 실시형태 26에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.60A and 60B are schematic partial cross-sectional views of a support body and the like for explaining a method for manufacturing a spin type electron-emitting device in the flat panel display according to Embodiment 26 of the present invention.

도 61 (A) 및 61 (B)는 도 60 (B)에 계속하여, 발명의 실시형태 26에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.61 (A) and 61 (B) are schematic parts of a support body and the like for explaining a method for manufacturing a spin type electron-emitting device in the flat panel display device according to Embodiment 26 of the present invention, following Fig. 60 (B). It is a cross section.

도 62는 발명의 실시형태 27에 관한 평면형 표시장치에서의 스핀트형 전자방출소자의 제조방법을 설명하기 위한 지지체 등의 개략적인 일부 단면도이다.FIG. 62 is a schematic partial cross-sectional view of a support body and the like for explaining the method for manufacturing the spin type electron-emitting device in the flat display device according to Embodiment 27 of the present invention.

도 63은 모든 게이트 전극을 하나의 평판형(시트) 전극구성층으로 구성한 경우의 평면형 표시장치의 구동회로의 일예를 나타낸 도면이다.FIG. 63 is a view showing an example of a driving circuit of a flat panel display device in the case where all the gate electrodes are composed of one flat plate (sheet) electrode component layer.

도 64는 모든 게이트 전극을 하나의 평판형(시트) 전극구성층으로 구성한 경우의 평면형 표시장치의 구동회로의 일예를 나타낸 도면이다.64 is a view showing an example of a driving circuit of a flat panel display device in the case where all the gate electrodes are configured by one flat plate (sheet) electrode constituent layer.

도 65는 게이트 전극의 상방에 진공층을 통해 수속(收束) 전극이 형성된 평면형 표시장치의 개략적인 일부 단면도이다.65 is a schematic partial cross-sectional view of a flat panel display device in which a converging electrode is formed through a vacuum layer above the gate electrode.

도 66은 종래의 평면형 표시장치를 분해한 개념도이다.66 is a conceptual diagram illustrating a conventional flat display device.

도 67은 도 66에 나타낸 종래의 제1 패널에서의 각 구성요소의 개념적인 배치도이다.FIG. 67 is a conceptual layout view of each component of the conventional first panel shown in FIG. 66.

도 68은 종래의 평면형 표시장치에서의 전자 방출부로부터 가스분자가 방출되었을 때의 진공층 중에서의 압력분포예를 개략적으로 나타낸 도면이다.FIG. 68 is a view schematically showing an example of pressure distribution in a vacuum layer when gas molecules are emitted from an electron emission section in a conventional flat panel display.

전술한 목적을 달성하기 위한 본 발명의 게터는 기체(基體) 상에 형성되고, 표면에 요철(凹凸)(또는 거칠음, 평탄하지 않음 또는 불규칙함)을 가지며, 또는 다공질체로 이루어지는 지지부재와, 지지부재의 표면에 따라 지지부재 상에 형성된 가스 포착층으로 구성되어 있는 것을 특징으로 한다.A getter of the present invention for achieving the above object is formed on a substrate, has a concave-convex (or rough, uneven or irregular) surface, or a support member made of a porous body, and a support And a gas trapping layer formed on the support member along the surface of the member.

본 발명의 게터에서는, 가스 포착층이 지지부재의 표면에 따라 지지부재 상에 형성되어 있으므로, 가스 포착층의 표면적은 가스 포착층의 표면이 평탄한 경우와 비교하여 증대되어 있어, 외부 환경 중에 존재하는 가스와의 접촉 확률이 높다. 본 발명의 게터를 후술하는 본 발명의 평면형 표시장치에 적용한 경우, 외부 환경과는 진공층에 상당하고, 가스와는 진공층에 면한 내부 구성 부재로부터 방출되는 방출가스에 상당한다. 즉, 본 발명의 게터는 종래의 게터와 비교하여 가스 포착 효율이 우수하여, 진공도를 장기간에 걸쳐 높은 상태로 유지할 수 있다. 여기에서, "포착"에는 흡수, 흡착, 흡장, 수착(收着)이 포함된다. 또, 본 발명의 게터에서, 기체는 지지부재를 기계적으로 안정되게 지지할 수 있는 한에 있어서, 특히 한정되지 않는다.In the getter of the present invention, since the gas trapping layer is formed on the support member along the surface of the support member, the surface area of the gas trapping layer is increased as compared with the case where the surface of the gas trapping layer is flat, and thus exists in the external environment. High probability of contact with gas. When the getter of the present invention is applied to the flat display device of the present invention described below, the external environment corresponds to a vacuum layer, and the gas corresponds to a discharge gas emitted from an internal structural member facing the vacuum layer. That is, the getter of the present invention is excellent in gas trapping efficiency as compared with the conventional getter, and can maintain a high degree of vacuum over a long period of time. Here, "acquisition" includes absorption, adsorption, storage, and sorption. In the getter of the present invention, the base is not particularly limited as long as the base can mechanically and stably support the support member.

전술한 목적을 달성하기 위한 본 발명의 평면형 표시장치는, 제1 패널과 제2 패널이 진공층을 사이에 두고 대향 배치되고, 화소가 배열되어 이루어지는 유효영역을 가지며, 제1 패널 및 제2 패널의 최소한 한쪽의 유효영역에, 진공층의 진공도를 유지하기 위한 게터가 형성되어 있는 것을 특징으로 한다.According to one or more embodiments of the present invention, a flat panel display device includes an effective area in which a first panel and a second panel are disposed to face each other with a vacuum layer interposed therebetween, and have pixels arranged therein, and the first panel and the second panel. A getter for maintaining the degree of vacuum of the vacuum layer is formed in at least one effective region of.

본 발명의 평면형 표시장치의 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,In a specific configuration of the flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective area, and the second panel includes an anode electrode and a phosphor layer in the effective area, and emits cold cathode field electrons. The device is,

(A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support,

(B) 절연층 상에 형성된 게이트 전극,(B) a gate electrode formed on the insulating layer,

(C) 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부, 및(C) an opening penetrating the gate electrode and formed in the insulating layer, and

(D) 개구부 내에 형성된 전자 방출부(D) an electron emission portion formed in the opening

로 이루어지고,Made up of

상기 게터는 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 형성되어 있는 것이 바람직하다. 이러한 구성을 가지는 평면형 표시장치를 본 발명의 제1 구성에 관한 평면형 표시장치라고 부른다. 그리고, 본 발명의 제1 구성에 관한 평면형 표시장치는 이른바 냉음극 전계전자 방출표시장치이다.The getter is preferably formed on an insulating layer between the gate electrode and / or between adjacent gate electrodes. A flat panel display having such a configuration is called a flat panel display according to the first configuration of the present invention. The flat panel display according to the first aspect of the present invention is a so-called cold cathode field emission display.

또, 본 발명의 평면형 표시장치의 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,In another specific configuration of the flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, and the second panel includes an anode electrode and a phosphor layer in the effective region, and the cold cathode. The field electron emission device

(A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support,

(B) 절연층 상에 형성된 게이트 전극,(B) a gate electrode formed on the insulating layer,

(C) 게이트 전극 및 절연층 상에 형성된 제2 절연층,(C) a second insulating layer formed on the gate electrode and the insulating layer,

(D) 제2 절연층 상에 형성된 수속(收束) 전극,(D) a converging electrode formed on the second insulating layer,

(E) 수속 전극과 제2 절연층과 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부,(E) an opening penetrating through the converging electrode, the second insulating layer and the gate electrode, and formed in the insulating layer,

(F) 개구부 내에 형성된 전자 방출부(F) an electron emission portion formed in the opening

로 이루어지고,Made up of

상기 게터는 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 형성되어 있는 것이 바람직하다. 이러한 구성을 가지는 평면형 표시장치를 "본 발명의 제2 구성에 관한 평면형 표시장치"라고 부른다. 본 발명의 제2 구성에 관한 평면형 표시장치는 수속 전극을 구비한 냉음극 전계전자 방출표시장치이다.The getter is preferably formed on the second insulating layer between the convergence electrode and / or between adjacent convergence electrodes. A flat panel display having such a configuration is referred to as "a flat panel display according to the second configuration of the present invention". A flat panel display according to a second aspect of the present invention is a cold cathode field emission display having a condensation electrode.

여기에서, 수속 전극이란, 개구부로부터 방출되어 애노드 전극으로 향하는 방출전자의 궤도를 수속시키고, 따라서 휘도의 향상이나 인접화소 간의 광학적 크로스토크의 방지를 가능하게 하기 위한 전극이며, 애노드 전극과 캐소드 전극 사이의 전위차가 수 킬로볼트의 오더이며, 제1 패널과 제2 패널 사이의 거리가 비교적 긴, 이른바 고전압 타입의 평면형 표시장치를 상정한 경우에, 특히 유효한 부재이다. 수속 전극에는, 수속 전원으로부터 상대적인 네거티브 전압이 인가된다. 수속 전극은 반드시 각 냉음극 전계전자 방출소자마다 형성되어 있을 필요는 없고, 예를 들면, 냉음극 전계전자 방출소자의 소정의 배열 방향에 따라 연장시킴으로써, 복수의 냉음극 전계전자 방출소자에 공통의 수속 효과를 미칠 수도 있다.Here, the converging electrode is an electrode for converging the trajectory of the emission electrons emitted from the opening toward the anode, thereby enabling improvement of luminance and prevention of optical crosstalk between adjacent pixels, and between the anode electrode and the cathode electrode. The potential difference of is a few kilovolt order, and is a particularly effective member when a so-called high voltage type flat panel display device having a relatively long distance between the first panel and the second panel is assumed. A relative negative voltage is applied to the convergence electrode from the convergence power supply. The converging electrode does not necessarily need to be formed for each cold cathode field emission device, and is common to a plurality of cold cathode field emission devices by extending along a predetermined arrangement direction of the cold cathode field emission device. It may have a procedure effect.

본 발명의 제1 구성 또는 제2 구성에 관한 평면형 표시장치에 있어서, 게터는 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재와, 지지부재의 표면에 따라 지지부재 상에 형성된 가스 포착층으로 구성되고, 지지부재는 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상, 또는 수속 전극 상 및/또는 인접하는 수속 전극의 제2 절연층 상에 형성되어 있는 것이 바람직하다.In the flat display device according to the first or second aspect of the present invention, the getter comprises a support member having irregularities on the surface or made of a porous body, and a gas trapping layer formed on the support member along the surface of the support member. Preferably, the support member is formed on the insulating layer between the gate electrode and / or adjacent gate electrode, or on the second insulating layer on the convergence electrode and / or adjacent converging electrode.

또, 본 발명의 평면형 표시장치의 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,In another specific configuration of the flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, and the second panel includes an anode electrode and a phosphor layer in the effective region, and the cold cathode. The field electron emission device

(A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support,

(B) 절연층 상에 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 게이트 전극,(B) a gate electrode formed on the insulating layer, at least a portion of which is made of a gas trapping material,

(C) 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부, 및(C) an opening penetrating the gate electrode and formed in the insulating layer, and

(D) 개구부 내에 형성된 전자 방출부(D) an electron emission portion formed in the opening

로 이루어지고,Made up of

상기 게이트 전극은 상기 게터로서 기능하는 것이 바람직하다.이러한 구성을 가지는 평면형 표시장치를 "본 발명의 제3 구성에 관한 평면형 표시장치"라고 부른다. 본 발명의 제3 구성에 관한 평면형 표시장치는 냉음극 전계전자 방출표시장치이다.Preferably, the gate electrode functions as the getter. A flat panel display having such a configuration is referred to as a " flat display device according to the third configuration of the present invention. &Quot; The flat panel display according to the third aspect of the present invention is a cold cathode field emission display.

본 발명의 제3 구성에 관한 평면형 표시장치에 있어서, 게이트 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 구성으로 할 수 있고, 또는 게이트 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층의 적층 구조를 가지는 구성으로 할 수 있다.In the flat panel display according to the third aspect of the present invention, the gate electrode may have a single layer structure made of a gas trapping material, or the gate electrode may include at least a first layer made of a conductive material or an insulating material, and a gas. It can be set as the structure which has a laminated structure of the 2nd layer which consists of a capture | acquisition material.

또, 본 발명의 평면형 표시장치의 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,In another specific configuration of the flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, and the second panel includes an anode electrode and a phosphor layer in the effective region, and the cold cathode. The field electron emission device

(A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support,

(B) 절연층 상에 형성된 게이트 전극,(B) a gate electrode formed on the insulating layer,

(C) 게이트 전극 및 절연층 상에 형성된 제2 절연층,(C) a second insulating layer formed on the gate electrode and the insulating layer,

(D) 제2 절연층 상에 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 수속 전극,(D) a converging electrode formed on the second insulating layer, the at least part of which is made of a gas trapping material,

(E) 수속 전극과 제2 절연층과 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부,(E) an opening penetrating through the converging electrode, the second insulating layer and the gate electrode, and formed in the insulating layer,

(F) 개구부 내에 형성된 전자 방출부(F) an electron emission portion formed in the opening

로 이루어지고,Made up of

상기 수속 전극은 상기 게터로서 기능하는 것이 바람직하다. 이러한 구성을 가지는 평면형 표시장치를 "본 발명의 제4 구성에 관한 평면형 표시장치"라고 부른다. 본 발명의 제4 구성에 관한 평면형 표시장치는 수속 전극을 구비한 냉음극 전계전자 방출표시장치이다.It is preferable that the converging electrode functions as the getter. A flat panel display having such a configuration is referred to as "a flat panel display according to the fourth configuration of the present invention". A flat panel display device according to a fourth aspect of the present invention is a cold cathode field emission display device having a convergence electrode.

본 발명의 제4 구성에 관한 평면형 표시장치에 있어서, 수속 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 구성으로 할 수 있고, 또는 수속 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 구성으로 할 수 있다.In the flat display device according to the fourth aspect of the present invention, the converging electrode can be configured to have a single layer structure made of a gas trapping material, or the converging electrode has at least a first layer made of a conductive material or an insulating material, and a gas. It can be set as the structure which has a laminated structure with the 2nd layer which consists of a capture material.

또 본 발명의 평면형 표시장치의 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,In another specific configuration of the flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective area, and the second panel includes an anode electrode and a phosphor layer in the effective area, and the cold cathode field. The electron emitting device,

(A) 지지체 상에 배치된 절연재료로 이루어지는 스페이서,(A) a spacer made of an insulating material disposed on a support,

(B) 복수의 개구부가 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 가스 포착재료층으로 구성된 게이트 전극, 및(B) a gate electrode formed of a gas trapping material layer in which a plurality of openings are formed, and at least part of which is made of a gas trapping material, and

(C) 지지체 상에 형성된 전자 방출부(C) an electron emission portion formed on the support

로 이루어지고,Made up of

스페이서의 정상면에 접하도록, 또한 전자 방출부의 상방에 개구부가 위치하도록 가스 포착재료층이 고정되어 있는 것이 바람직하다. 이러한 구성을 가지는 평면형 표시장치를 "본 발명의 제5 구성에 관한 평면형 표시장치"라고 부른다. 본 발명의 제5 구성에 관한 평면형 표시장치는 냉음극 전계전자 방출표시장치이다.It is preferable that the gas trapping material layer is fixed so as to be in contact with the top surface of the spacer and the opening is located above the electron emission section. A flat panel display having such a configuration is referred to as "a flat panel display according to a fifth configuration of the present invention". The flat panel display according to the fifth aspect of the present invention is a cold cathode field emission display.

그리고, 제1 구성~제5 구성에 관한 평면형 표시장치에 있어서, 제1 패널은 캐소드 패널, 제2 패널은 애노드 패널이라고 부르는 일도 있다. 또, 제1 구성 및 제2 구성에 관한 평면형 표시장치에 있어서, 게이트 전극 및/또는 인접하는 게이트 전극 사이의 절연층, 또는 수속 전극 및/또는 인접하는 수속 전극 사이의 제2 절연층이 기체에 상당한다.In the flat display device according to the first to fifth configurations, the first panel may be referred to as a cathode panel, and the second panel may be referred to as an anode panel. In the planar display device according to the first and second configurations, an insulating layer between a gate electrode and / or an adjacent gate electrode, or a second insulating layer between a convergence electrode and / or an adjacent convergence electrode is applied to a substrate. It is considerable.

전술한 목적을 달성하기 위한 본 발명의 평면형 표시장치의 제조방법은, 본 발명의 평면형 포시장치를 제조하기 위한 방법이다. 즉, 화소가 배열되어 이루어지는 유효영역을 가지는 제1 패널과 제2 패널이 진공층을 사이에 두고 대향 배치되고, 제1 패널과 제2 패널이 주변부에서 접합된 평면형 표시장치의 제조방법이며, 제1 패널 및 제2 패널의 최소한 한쪽의 유효영역에 게터를 형성하는 공정을 포함하는 것을 특징으로 한다.The manufacturing method of the flat panel display of the present invention for achieving the above object is a method for manufacturing the flat type marketer of the present invention. That is, the first and second panels having an effective area in which pixels are arranged are disposed to face each other with a vacuum layer interposed therebetween, and the first and second panels are bonded to each other at a peripheral portion thereof. And forming a getter in at least one effective region of the first panel and the second panel.

본 발명의 평면형 표시장치의 제조방법의 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In a specific configuration of a method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel includes: Panel

(a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support,

(b) 절연층 상에 게이트 전극 형성용의 도전 재료층을 형성하는 공정,(b) forming a conductive material layer for forming a gate electrode on the insulating layer,

(c) 도전 재료층 상에 게터 형성층을 형성하는 공정,(c) forming a getter forming layer on the conductive material layer,

(d) 게터 형성층과 도전 재료층을 패터닝함으로써, 게터가 상면에 형성된 게이트 전극을 형성하는 공정,(d) forming a gate electrode with a getter formed on the upper surface by patterning the getter formation layer and the conductive material layer;

(e) 최소한 절연층에 개구부를 형성하는 공정, 및(e) forming openings in at least an insulating layer, and

(f) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제1 구성에 관한 제조방법이라고 부른다. 본 발명의 제1 구성에 관한 제조방법에 의해, 본 발명의 제1 구성에 관한 평면형 표시장치를 제조할 수 있으며, 게이트 전극과 게터는 동시 패터닝에 의해 동일 패턴으로 형성된다.(f) It can form through the process of forming an electron emission part in an opening part, or exposing it. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the first configuration of the present invention. By the manufacturing method according to the first aspect of the present invention, the flat panel display device according to the first aspect of the present invention can be manufactured, and the gate electrode and the getter are formed in the same pattern by simultaneous patterning.

본 발명의 제1 구성에 관한 제조방법에 있어서, 공정 (c)의 게터 형성층을 형성하는 공정은, (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 게이트 전극 형성용 도전 재료층 상에 형성하는 공정과, (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 것이 바람직하다.In the manufacturing method according to the first aspect of the present invention, the step of forming the getter forming layer of step (c) includes (1) a support member having irregularities on the surface or made of a porous body on the conductive material layer for forming a gate electrode. And a step of forming the gas trapping layer along the surface of the support member on the support member.

본 발명의 평면형 표시장치 제조방법의 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In another specific configuration of the method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel includes: Panel

(a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support,

(b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer,

(c) 절연층 및 게이트 전극 상에 제2 절연층을 형성하는 공정,(c) forming a second insulating layer on the insulating layer and the gate electrode;

(d) 제2 절연층 상에 수속 전극 형성용의 도전 재료층을 형성하는 공정,(d) forming a conductive material layer for forming a converging electrode on the second insulating layer,

(e) 도전 재료층 상에 게터 형성층을 형성하는 공정,(e) forming a getter forming layer on the conductive material layer,

(f) 게터 형성층과 도전 재료층을 패터닝함으로써, 게터가 상면에 형성된 수속 전극을 형성하는 공정,(f) process of forming a convergent electrode in which a getter was formed in the upper surface by patterning a getter formation layer and a conductive material layer,

(g) 최소한 제2 절연층과 절연층에 개구부를 형성하는 공정, 및(g) forming openings in at least the second insulating layer and the insulating layer, and

(h) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제2 구성에 관한 제조방법이라고 부른다. 본 발명의 제2 구성에 관한 제조방법에 의해, 본 발명의 제2 구성에 관한 평면형 표시장치를 제조할 수 있고, 수속 전극과 게터는 동시 패터닝에 의해 동일 패턴으로 형성된다.(h) It can form through the process of forming an electron emission part in an opening part, or exposing it. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the second configuration of the present invention. By the manufacturing method according to the second aspect of the present invention, the flat panel display device according to the second aspect of the present invention can be manufactured, and the convergence electrode and the getter are formed in the same pattern by simultaneous patterning.

본 발명의 제2 구성에 관한 제조방법에 있어서, 공정 (e)의 게터 형성층을 형성하는 공정은, (1) 표면에 요철을 가지며, 또는 다공질체로 이루어지는 지지부재를 수속 전극 형성용의 도전 재료층 상에 형성하는 공정과, (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 것이 바람직하다.In the manufacturing method according to the second aspect of the present invention, the step of forming the getter forming layer of step (e) includes (1) a conductive material layer for converging electrode formation, wherein the support member has irregularities on the surface or is made of a porous body. It is preferable that the step of forming a phase and (2) forming the gas trapping layer along the surface of the supporting member on the supporting member.

본 발명의 평면형 표시장치의 제조방법의 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In another specific configuration of the method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, and the second panel includes an anode electrode and a phosphor layer in the effective region. 1 panel

(a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support,

(b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer,

(c) 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 게터를 형성하는 공정,(c) forming a getter on the gate electrode and / or on an insulating layer between adjacent gate electrodes,

(d) 최소한 절연층에 개구부를 형성하는 공정, 및(d) forming openings in at least the insulating layer, and

(e) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제3 구성에 관한 제조방법이라고 부른다. 본 발명의 제3 구성에 관한 제조방법에 의해, 본 발명의 제1 구성에 관한 평면형 표시장치를 제조할 수 있으며, 게이트 전극과 게터는 다른 공정으로 형성된다.(e) It can form through the process of forming an electron emission part in an opening part, or exposing it. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the third configuration of the present invention. By the manufacturing method according to the third aspect of the present invention, the flat panel display device according to the first aspect of the present invention can be manufactured, and the gate electrode and the getter are formed by different processes.

본 발명의 제3 구성에 관한 제조방법에 있어서, 공정 (c)의 게터를 형성하는 공정은, (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 형성하는 공정과, (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 것이 바람직하다.In the manufacturing method according to the third aspect of the present invention, the step of forming the getter of the step (c) includes (1) a gate having unevenness on the surface or having a support member made of a porous body on and / or adjacent to the gate electrode; It is preferable to comprise the process of forming on the insulating layer between electrodes, and (2) the process of forming the gas trapping layer along the surface of a support member on a support member.

본 발명의 평면형 표시장치의 제조방법의 또 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In another specific configuration of the method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, The first panel

(a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support,

(b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer,

(c) 절연층 및 게이트 전극 상에 제2 절연층을 형성하는 공정,(c) forming a second insulating layer on the insulating layer and the gate electrode;

(d) 제2 절연층 상에 수속 전극을 형성하는 공정,(d) forming a converging electrode on the second insulating layer,

(e) 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 게터를 형성하는 공정,(e) forming a getter on the convergence electrode and / or on the second insulating layer between adjacent convergence electrodes,

(f) 최소한 제2 절연층과 절연층에 개구부를 형성하는 공정, 및(f) forming openings in at least the second insulating layer and the insulating layer, and

(g) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제4 구성에 관한 제조방법이라고 부른다. 본 발명의 제4 구성에 관한 제조방법에 의해, 본 발명의 제2 구성에 관한 평면형 표시장치를 제조할 수 있고, 수속 전극과 게터는 다른 공정으로 형성된다.(g) It can form through the process which forms an electron emission part in an opening part, or exposes. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the fourth configuration of the present invention. By the manufacturing method according to the fourth aspect of the present invention, the flat panel display device according to the second aspect of the present invention can be manufactured, and the convergence electrode and the getter are formed by different processes.

본 발명의 제4 구성에 관한 제조방법에 있어서, 공정 (e)의 게터를 형성하는 공정은, (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 형성하는 공정과, (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 것이 바람직하다. 게터를 전면에 형성하는 경우 이외는, 공정 (2)의 다음에, 필요에 따라 지지부재와 가스 포착층을 패터닝하여, 게터를 완성시켜도 된다.In the manufacturing method according to the fourth aspect of the present invention, the step of forming the getter of the step (e) includes (1) a procedure in which a support member having unevenness on the surface or made of a porous body is formed on the convergence electrode and / or adjacent to the convergence electrode; It is preferable that the step of forming the second insulating layer between the electrodes and (2) forming the gas trapping layer along the surface of the supporting member on the supporting member. Except in the case where the getter is formed on the entire surface, after the step (2), the support member and the gas trapping layer may be patterned as necessary to complete the getter.

본 발명의 평면형 표시장치의 제조방법의 또 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In another specific configuration of the method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, The first panel

(a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support,

(b) 절연층 상에 최소한 일부분이 가스 포착재료로 이루어지고, 게터로서 기능하는 게이트 전극을 형성하는 공정,(b) forming a gate electrode at least partially formed of a gas trapping material on the insulating layer, and functioning as a getter;

(c) 최소한 절연층에 개구부를 형성하는 공정, 및(c) forming an opening in at least an insulating layer, and

(d) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제5 구성에 관한 제조방법이라고 부른다. 본 발명의 제5 구성에 관한 제조방법에 의해, 본 발명의 제3 구성에 관한 평면형 표시장치를 제조할 수 있다.(d) It can form through the process of forming an electron emission part in an opening part, or exposing it. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the fifth configuration of the present invention. By the manufacturing method which concerns on the 5th structure of this invention, the flat panel display device which concerns on the 3rd structure of this invention can be manufactured.

본 발명의 제5 구성에 관한 제조방법에 있어서는, 게이트 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 구성으로 할 수 있으며, 또는 게이트 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 구성으로 할 수 있다.In the manufacturing method according to the fifth aspect of the present invention, the gate electrode can be configured to have a single-layer structure made of a gas trapping material, or the gate electrode is at least a first layer made of a conductive material or an insulating material, and gas trapping. It can be set as the structure which has a laminated structure with the 2nd layer which consists of materials.

본 발명의 평면형 표시장치의 제조방법의 또 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In another specific configuration of the method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, The first panel

(a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support,

(b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer,

(c) 절연층 및 게이트 전극 상에 제2 절연층을 형성하는 공정,(c) forming a second insulating layer on the insulating layer and the gate electrode;

(d) 제2 절연층 상에 최소한 일부분이 가스 포착재료로 이루어지고, 게터로서 기능하는 수속 전극을 형성하는 공정,(d) forming a converging electrode at least partially formed of a gas trapping material on the second insulating layer and functioning as a getter;

(e) 최소한 제2 절연층과 절연층에 개구부를 형성하는 공정, 및(e) forming openings in at least the second insulating layer and the insulating layer, and

(f) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제6 구성에 관한 제조방법이라고 부른다. 본 발명의 제6 구성에 관한 제조방법에 의해, 본 발명의 제4 구성에 관한 평면형 표시장치를 제조할 수 있다.(f) It can form through the process of forming an electron emission part in an opening part, or exposing it. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the sixth configuration of the present invention. By the manufacturing method which concerns on the 6th structure of this invention, the flat panel display device which concerns on the 4th structure of this invention can be manufactured.

본 발명의 제6 구성에 관한 제조방법에 있어서는, 수속 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 구성으로 할 수 있고, 또는 수속 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 구성으로 할 수 있다.In the manufacturing method according to the sixth aspect of the present invention, the converging electrode can be configured to have a single layer structure made of a gas capturing material, or the converging electrode has at least a first layer made of a conductive material or an insulating material, and gas capturing. It can be set as the structure which has a laminated structure with the 2nd layer which consists of materials.

본 발명의 평면형 표시장치의 제조방법의 또 다른 구체적인 구성에 있어서, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을In another specific configuration of the method for manufacturing a flat panel display device of the present invention, the first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, The first panel

(a) 지지체 상에 절연재료로 이루어지는 스페이서를 배치하고, 지지체 상에 전자 방출부를 형성하는 공정, 및(a) disposing a spacer made of an insulating material on the support, and forming an electron emission portion on the support;

(b) 복수의 개구부가 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 가스 포착재료층으로 구성된 게이트 전극을 스페이서의 정상면에 접하도록, 또한 전자 방출부의 상방에 개구부가 위치하도록 고정하는 공정을 거쳐 형성할 수 있다. 이러한 구성을 가지는 평면형 표시장치의 제조방법을 본 발명의 제7 구성에 관한 제조방법이라고 부른다. 본 발명의 제7 구성에 관한 제조방법에 의해, 본 발명의 제3 구성에 관한 평면형 표시장치를 제조할 수 있다.(b) a plurality of openings are formed, and at least a portion thereof is formed through a process of fixing a gate electrode composed of a gas trapping material layer made of a gas trapping material to be in contact with the top surface of the spacer and to be positioned above the electron emission section. can do. The manufacturing method of the flat panel display device having such a configuration is called a manufacturing method according to the seventh configuration of the present invention. By the manufacturing method which concerns on the 7th structure of this invention, the flat display apparatus which concerns on the 3rd structure of this invention can be manufactured.

본 발명의 제1 구성에 관한 평면형 표시장치, 및 본 발명의 제3 구성에 관한 제조방법에 있어서, 게터를 게이트 전극 상에 형성하는 경우, 게터는 게이트 전극과 동일한 패턴을 가지고 있어도 되고, 게이트 전극을 피복하는 패턴을 기지고 있어도 된다. 게터를 게이트 전극 상에 형성하는 경우, 지지부재 및 가스 포착층은 도전성 재료 또는 절연성 재료 어느 것에 의해 구성되어 있어도 된다. 또 게터를 인접하는 게이트 전극 사이의 절연층 상에 형성하는 경우, 게터는 게이트 전극의 측면과 접하여 형성되어 있어도 되고, 게이트 전극의 측면으로부터 이간(離間)되어 형성되어 있어도 된다. 단, 게이트 전극의 측면과 접하여 형성하는 경우에는, 인접하는 게이트 전극이 게터에 의해 단락(短絡)되지 않도록, 지지부재 및 가스 포착층의 구성재료를 선택할 필요가 있다. 게터는 반드시 모든 인접하는 게이트 전극 사이의 절연층 상에 형성되어 있지 않아도 된다. 또한, 게터를 게이트 전극 상 및 인접하는 게이트 전극 사이의 절연층 상에 형성하는 경우에는, 게터의 유효면적(즉, 방출가스의 포착에 기여하는 부분의 면적)을 가장 크게 확보할 수 있다. 이것은 최소한 게이트 전극에 접하는 부분의 지지부재가 절연성 재료로 구성되어 있으면, 가령 가스 포착층이 도전성 재료로 구성되어 있어도, 개구부를 제외한 유효영역의 거의 전면(全面)에 게터를 형성하는 것이 가능하게 되기 때문이다.In the flat panel display according to the first aspect of the present invention and the manufacturing method according to the third aspect of the present invention, when the getter is formed on the gate electrode, the getter may have the same pattern as the gate electrode, You may base the pattern which coat | covers. When forming a getter on a gate electrode, the support member and the gas trapping layer may be made of either a conductive material or an insulating material. Moreover, when forming a getter on the insulating layer between adjacent gate electrodes, the getter may be formed in contact with the side surface of a gate electrode, and may be formed apart from the side surface of a gate electrode. However, when forming in contact with the side surface of the gate electrode, it is necessary to select the constituent materials of the support member and the gas trapping layer so that adjacent gate electrodes are not shorted by the getter. The getter need not necessarily be formed on the insulating layer between all adjacent gate electrodes. In addition, when the getter is formed on the insulating layer between the gate electrode and the adjacent gate electrode, the effective area of the getter (that is, the area of the part contributing to the capture of the discharged gas) can be secured the largest. This means that if at least the supporting member of the portion in contact with the gate electrode is made of an insulating material, even if the gas trapping layer is made of a conductive material, it is possible to form a getter on almost the entire surface of the effective region excluding the opening. Because.

또, 본 발명의 제2 구성에 관한 평면형 표시장치, 및 본 발명의 제4 구성에 관한 제조방법에 있어서, 게터를 수속 전극 상에 형성하는 경우, 게터는 수속 전극과 동일한 패턴을 가지고 있어도 되고, 수속 전극을 피복하는 패턴을 가지고 있어도 된다. 게터를 수속 전극 상에 형성하는 경우, 지지부재 및 가스 포착층은 도전성 재료 또는 절연성 재료 어느 것에 의해 구성되어 있어도 된다. 게터를 인접하는 수속 전극 사이의 제2 절연층 상에 형성하는 경우, 게터는 수속 전극의 측면과 접하여 형성되어 있어도 되고, 수속 전극의 측면으로부터 이간되어 형성되어 있어도 된다. 단, 수속 전극의 측면과 접하여 형성되는 경우에는, 인접하는 수속 전극이 게터에 의해 단락되지 않도록 지지부재 및 가스 포착층의 구성재료를 선택할 필요가 있다. 게터는 반드시 모든 인접하는 수속 전극 사이의 제2 절연층 상에 형성되어 있지 않아도 된다. 또한, 게터를 수속 전극 상 및 인접하는 수속 전극 사이의 제2 절연층 상에 형성하는 경우에는, 게터의 유효면적을 가장 크게 확보할 수 있다. 이것은 최소한 수속 전극에 접하는 부분의 지지부재가 절연성 재료로 구성되어 있으면, 가령 가스 포착층이 도전성 재료로 구성되어 있어도, 개구부를 제외한 유효영역의 거의 전면에 게터를 형성하는 것이 가능하게 되기 때문이다.Moreover, in the flat display device which concerns on the 2nd structure of this invention, and the manufacturing method which concerns on the 4th structure of this invention, when a getter is formed on a convergence electrode, a getter may have the same pattern as a convergence electrode, You may have a pattern which coats a convergence electrode. In the case where the getter is formed on the converging electrode, the support member and the gas trapping layer may be made of either a conductive material or an insulating material. When forming a getter on the 2nd insulating layer between adjacent convergence electrodes, the getter may be formed in contact with the side surface of a convergence electrode, and may be formed apart from the side surface of a convergence electrode. However, when formed in contact with the side surface of the convergence electrode, it is necessary to select the constituent material of the support member and the gas trapping layer so that adjacent convergence electrodes are not short-circuited by the getter. The getter need not necessarily be formed on the second insulating layer between all adjacent converging electrodes. In addition, when the getter is formed on the second insulating layer between the convergent electrode and the adjacent converging electrode, the effective area of the getter can be secured the largest. This is because, if at least the supporting member of the portion in contact with the converging electrode is made of an insulating material, even if the gas trapping layer is made of a conductive material, it is possible to form a getter on almost the entire area of the effective region excluding the opening.

본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 유효영역 내에서의 게터는 각 화소에 대응하여 형성되어 있어도 되고, 소정 개수의 화소군에 대응하여 형성되어 있어도 된다. 게터를 각 화소에 대응하여 형성하는 경우, 게터는 유효영역의 전역을 덮도록 형성되어 있어도 된다. 또 게터를 소정 개수의 화소에 대응하여 형성하는 경우, 유효 영역 내에서의 게터의 배치양식은 규칙적이라도 랜덤이라도 된다. 또 본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 유효영역 내에서의 게터는 각 전자방출소자에 대응하여 형성되어 있어도 되고, 소정 개수의 전자방출소자에 대응하여 형성되어 있어도 된다. 게터를 각 전자방출소자에 대응하여 형성하는 경우, 게터는 유효영역의 전역을 덮도록 형성되어 있어도 된다. 또 게터를 소정 개수의 전자방출소자군에 대응하여 형성하는 경우, 유효 영역 내에서의 게터의 배치양식은 규칙적이라도 랜덤이라도 된다. 어느 것으로 해도, 방출가스에 의한 진공층의 국소적인 압력 상승을 될 수 있는 한 방지하는 관점에서는, 게터의 유효면적이 가능한 한 크고, 또 배치의 규칙성이 가능한 한 높은 것이 바람직하다. 본 발명의 평면형 표시장치, 및 본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치에 있어서는, 게터가 무효영역의 1개소에만 형성되어 있던 종래의 평면형 표시장치와 비교하여 게터링의 효율이 향상됨에 따라, 평면형 표시장치의 수명과 화질이 대폭 개선된다.In the flat display device according to the first and second configurations of the present invention and the manufacturing method according to the first to fourth configurations of the present invention, the getters in the effective region may be formed corresponding to each pixel. It may be formed corresponding to the predetermined number of pixel groups. When the getter is formed corresponding to each pixel, the getter may be formed so as to cover the entire area of the effective region. In the case where the getter is formed corresponding to a predetermined number of pixels, the arrangement of the getter in the effective area may be regular or random. In the flat display device according to the first and second configurations of the present invention and the manufacturing method according to the first to fourth configurations of the present invention, a getter in the effective area is formed corresponding to each electron-emitting device. Or may be formed corresponding to a predetermined number of electron-emitting devices. When the getter is formed corresponding to each electron-emitting device, the getter may be formed so as to cover the entire area of the effective region. When the getters are formed corresponding to a predetermined number of electron-emitting device groups, the getters in the effective area may be arranged regularly or randomly. In any case, it is preferable that the effective area of the getter is as large as possible and the regularity of the arrangement is as high as possible from the viewpoint of preventing local pressure rise of the vacuum layer by the discharged gas as much as possible. In the flat panel display device of the present invention and the flat panel display device according to the first and second configurations of the present invention, the gettering efficiency is lower than that of the conventional flat display device in which the getter is formed only at one position of the ineffective area. As the improvement, the lifespan and the image quality of the flat panel display device are greatly improved.

본 발명의 제1 구성~제5 구성에 관한 평면형 표시장치는 개구부 내에서의 전자 방출전극의 배치양식에 따라, 종래부터 공지된 모든 타입의 냉음극 전계전자 방출소자를 구비할 수 있다. 예를 들면, 지지체 상에 캐소드 전극이 형성되고, 절연층이 캐소드 전극 및 지지체 상에 형성되고, 전자 방출부는 개구부의 저부에 위치하는 캐소드 전극 상에 형성되어 있는 구성을 들 수 있다. 캐소드 전극 상에 설치되는 전자 방출부가 형성된 냉음극 전계전자 방출소자로서, 원추형의 전자 방출부를 가지는 이른바 스핀트형 전자방출소자, 왕관형의 전자 방출부를 가지는 이른바 크라운형 전자방출소자, 편평한 전자 방출부를 가지는 이른바 편평형 전자방출소자를 들 수 있다. 또는 지지체 상에 전자 방출부가 형성되고, 절연층이 전자 방출층 및 지지체 상에 형성되고, 개구부의 저부에 위치하는 전자 방출층이 전자 방출부에 상당하는 구성(이른바 평면형 전자방출소자나 크레이터형 전자방출소자)으로 할 수도 있다.The planar display device according to the first to fifth aspects of the present invention can include all types of conventionally known cold cathode field emission devices, depending on the arrangement of the electron emission electrodes in the openings. For example, a structure is provided in which a cathode electrode is formed on the support, an insulating layer is formed on the cathode and the support, and the electron emission portion is formed on the cathode electrode located at the bottom of the opening. A cold cathode field emission device in which an electron emission portion is provided on a cathode electrode, the so-called spin type electron emission element having a conical electron emission portion, a so-called crown type electron emission element having a crown electron emission portion, and a flat electron emission portion So-called flat electron-emitting devices are mentioned. Alternatively, the electron emitting portion is formed on the support, the insulating layer is formed on the electron emitting layer and the support, and the electron emitting layer located at the bottom of the opening corresponds to the electron emitting portion (so-called planar electron emitting device or crater type electron). Emitting element).

냉음극 전계전자 방출소자로서 이들 스핀트형 전자방출소자, 크라운형 전자방출소자 또는 편평형 전자방출소자를 구비한 평면형 표시장치를 본 발명의 제1 구성~제6 구성에 관한 제조방법에 의해 제조하는 경우, 각 구성에 관한 제조방법의 공정 (a)에 있어서, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 제1 구성에 관한 제조방법에서는 공정 (f), 제2 구성에 관한 제조방법에서는 공정 (h), 제3 구성에 관한 제조방법에서는 공정 (e), 제4 굿겅에 관한 제조방법에서는 공정 (g), 제5 구성에 관한 제조방법에서는 공정 (d), 제6 구서에 관한 제조방법에서는 공정 (f)에서, 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하면 된다. 그리고, 제1 구성에 관한 제조방법에서의 공정 (f), 제2 구성에 관한 제조방법에서의 공정 (h), 제3 구성에 관한 제조방법에서의 공정 (e), 제4 구성에 관한 제조방법에서의 공정 (g), 제5 구성에 관한 제조방법에서의 공정 (d), 제6 구성에 관한 제조방법에서의 공정 (f)을 전자 방출부 형성공정이라고 부르는 경우가 있다. 또 냉음극 전계전자 방출소자로서 평면형 전자방출소자를 구비한 평면형 표시장치를 본 발명의 제1 구성~제6 구성에 관한 제조방법에 의해 제조하는 경우, 각 구성에 관한 제조방법의 공정 (a)에 있어서, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 각 구성에 관한 제조방법의 전자 방출부 형성공정에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키면 된다.When a flat display device including these spin type electron emitting devices, crown type electron emitting devices, or flat type electron emitting devices as a cold cathode field emission device is manufactured by the manufacturing method according to the first to sixth aspects of the present invention. In the step (a) of the manufacturing method according to the respective configurations, after forming the cathode on the support, an insulating layer is formed on the cathode and the support, and in the manufacturing method according to the first configuration, the step (f), Process (h) in the manufacturing method according to the second configuration, step (e) in the manufacturing method according to the third configuration, step (g) in the manufacturing method relating to the fourth cake, and step (d) in the manufacturing method according to the fifth configuration. In the manufacturing method according to the sixth writing, in the step (f), the electron emission portion may be formed on the cathode electrode located at the bottom of the opening. And the manufacturing process concerning the process (f) in the manufacturing method concerning a 1st structure, the process (h) in the manufacturing method concerning a 2nd structure, the process (e) in the manufacturing method concerning a 3rd structure, and a 4th structure The process (g) in a method, the process (d) in the manufacturing method which concerns on a 5th structure, and the process (f) in the manufacturing method which concerns on a 6th structure may be called an electron emission part formation process. In the case where a flat display device having a planar electron emitting device as a cold cathode field emission device is manufactured by the manufacturing method according to the first to sixth aspects of the present invention, the step (a) of the manufacturing method for each configuration WHEREIN: After forming an electron emission layer on a support body, an insulating layer is formed on an electron emission layer and a support body, and the electron emission layer located in the bottom part of an opening part in the electron emission part formation process of the manufacturing method which concerns on each structure is carried out. Is exposed, and therefore, the electron emission portion can be exposed in the opening.

또는, 본 발명의 제1 구성~제5 구성에 관한 평면형 표시장치에 있어서, 절연층은 전자 방출층을 피복하고 있으며, 개구부는 전자 방출층을 관통하고 있으며, 전자 방출부는 개구부의 측벽면에 노출된 전자 방출층의 단부로 이루어져 있어도 된다. 개구부의 측벽면에 전자 방출층의 단부가 노출되어 이루어지는 전자 방출부를 구비한 냉음극 전계전자 방출소자로서는, 이른바 에지형 전자방출소자를 들 수 있다.Alternatively, in the flat display device according to the first to fifth aspects of the present invention, the insulating layer covers the electron emission layer, the opening passes through the electron emission layer, and the electron emission portion is exposed to the sidewall surface of the opening. You may consist of the edge part of the formed electron emission layer. As a cold cathode field emission device including an electron emission section in which an end portion of the electron emission layer is exposed on the sidewall surface of the opening, a so-called edge type electron emission device may be mentioned.

냉음극 전계전자 방출소자로서 에지형 전자방출소자를 구비한 평면형 표시장치를 본 발명의 제1 구성~제6 구성에 관한 제조방법에 의해 제조하는 경우, 각 구성에 관한 제조방법의 공정 (a)에 있어서, 전자 방출층을 피복한 절연층을 형성하고, 각 구성에 관한 제조방법의 전자 방출부 형성공정에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하면 된다.When a flat display device having an edge type electron emission device as a cold cathode field emission device is manufactured by the manufacturing method according to the first to sixth aspects of the present invention, the step (a) of the manufacturing method for each configuration WHEREIN: The insulating layer which coat | covered the electron emission layer is formed, and the electron emission part may be formed by exposing the edge part of an electron emission layer to the side wall surface of an opening part in the electron emission part formation process of the manufacturing method which concerns on each structure.

여기에서, "전자 방출층을 피복한 절연층"은 전자 방출층의 상면과 측면만을 피복하고 있어도 되고, 전자 방출층의 주위 전체(즉, 상면, 측면 및 저면)를 피복하고 있어도 된다. 전자 방출층의 주위 전체를 피복하는 절연층의 실제적인 구성으로서는, 상부 절연층과 하부 절연층으로 이루어지는 상하 2층 구성이 가능하다. 예를 들면, 하부 절연층을 형성 후, 하부 절연층 상에 전자 방출층을 형성하고, 전자 방출층 및 하부 절연층 상에 상부 절연층을 형성하면 된다. 절연층이 전자 방출층의 상면과 측면만을 피복하고 있는 경우, 제1 구성에 관한 제조방법의 공정 (e), 제2 구성에 관한 제조방법의 공정(g), 제3 구성에 의한 제조방법의 공정(d), 제4 구성에 관한 제조방법의 공정(f), 제5 구성에 관한 제조방법에서는 공정 (d), 제6 구성에 관한 제조방법에서는 공정 (f)에서 절연층 및 전자 방출층에 개구부를 형성하면, 개구부의 저부 측벽면에 전자 방출층의 단부가 노출된다. 그리고, 제1 구성에 관한 제조방법에서의 공정 (e), 제2 구성에 관한 제조방법에서의 공정 (g), 제3 구성에 관한 제조방법에서의 공정 (d), 제4 구성에 관한 제조방법에서의 공정 (f), 제5 구성에 관한 제조방법에서는 공정 (d), 제6 구성에 관한 제조방법에서는 공정 (f)를 개구부 형성공정이라고 부르는 경우가 있다. 한편, 절연층이 전자 방출층의 주위 전체를 피복하고 있는 경우, 개구부 형성공정에서 절연층에 개구부를 형성하면, 개구부의 깊이에 따라, 개구부의 저부 측벽면에 전자 방출층의 단부를 노출시킬 수도 있고, 개구부를 보다 깊게 형성함으로써, 개구부의 깊이 방향 중도부(中途部)의 측벽면에 전자 방출층의 단부를 노출시킬 수도 있다. 그리고, 절연층을 상하 2층 구성으로 하는 경우, 하부 절연층의 아래에 하부 게이트 전극을 미리 형성해 두고, 저부에 하부 게이트 전극이 노출된 개구부를 절연층에 형성할 수도 있다.Here, the "insulating layer which coat | covered an electron emission layer" may coat | cover only the upper surface and side surface of an electron emission layer, and may cover the whole periphery (namely, upper surface, side surface, and bottom surface) of an electron emission layer. As an actual structure of the insulating layer which covers the whole periphery of an electron emission layer, the upper and lower two layer structure which consists of an upper insulating layer and a lower insulating layer is possible. For example, after forming a lower insulating layer, an electron emission layer may be formed on a lower insulating layer, and an upper insulating layer may be formed on an electron emission layer and a lower insulating layer. When the insulating layer covers only the upper and side surfaces of the electron emitting layer, the step (e) of the manufacturing method according to the first configuration, the step (g) of the manufacturing method according to the second configuration, and the manufacturing method according to the third configuration In the step (d), the step (f) of the manufacturing method according to the fourth constitution, and the step (d) in the manufacturing method according to the fifth constitution, the insulating layer and the electron emitting layer in step (f) in the manufacturing method according to the sixth constitution. If an opening is formed in the end portion, the end of the electron emission layer is exposed on the bottom sidewall surface of the opening. And manufacturing in the process (e) in the manufacturing method concerning a 1st structure, the process (g) in the manufacturing method concerning a 2nd structure, the process (d) in the manufacturing method concerning a 3rd structure, and a 4th structure In the manufacturing method according to the step (f) and the fifth configuration in the method, in the manufacturing method according to the step (d) and the sixth configuration, the step (f) may be referred to as an opening forming step. On the other hand, when the insulating layer covers the entire circumference of the electron emitting layer, when the opening is formed in the insulating layer in the opening forming step, the end of the electron emitting layer may be exposed on the bottom sidewall surface of the opening depending on the depth of the opening. By forming the opening deeper, the end portion of the electron emission layer can be exposed on the side wall surface of the middle portion of the opening in the depth direction. In the case where the insulating layer has a two-layer structure, the lower gate electrode may be previously formed below the lower insulating layer, and an opening in which the lower gate electrode is exposed at the bottom may be formed in the insulating layer.

본 발명의 제1 구성에 관한 제조방법의 공정 (e), 제3 구성에 관한 제조방법의 공정 (d), 및 제5 구성에 관한 제조방법에서는 공정 (c)에서, 개구부를 "최소한" 절연층에 형성한다고 표현한 것은 그 이전까지의 공정에서 게터나 게이트 전극(에지형 전자방출소자를 형성하는 경우에는, 추가로 전자 방출층)에 어떠한 관통공이 형성되어 있고, 이 관통공의 내부에서 절연층에만 개구부를 형성하면 되는 경우도 있을 수 있기 때문이다. 또, 본 발명의 제2 구성에 관한 제조방법의 공정 (e), 제4 구성에 관한 제조방법의 공정 (f) 및 제6 구성에 관한 제조방법에서는 공정 (e)에서, 개구부를 "최소한" 제2 절연층과 절연층에 형성한다고 표현한 것은 그 이전까지의 공정에서 게터나 수속 전극이나 게이트 전극(에지형 전자방출소자를 형성하는 경우에는, 또한 추가로 방출층)에 어떠한 관통공이 형성되어 있고, 이 관통공의 내부에서 제2 절연층과 절연층에만 개구부를 형성하는 되는 경우도 있을 수 있기 때문이다. 절연층이나 제2 절연층에 개구부를 형성하는 전형적인 수법으로서는, 마스크 패턴을 사용한 에칭을 들 수 있다.In the step (e) of the manufacturing method according to the first configuration of the present invention, the step (d) of the manufacturing method according to the third configuration, and the manufacturing method according to the fifth configuration, in the step (c), the openings are "minimum" insulated. It is expressed in the layer that any through hole is formed in the getter or the gate electrode (in the case of forming an edge type electron emission device, an electron emission layer) in the previous process, and the insulating layer is formed inside the through hole. This is because the opening may be necessary only in some cases. In addition, in the step (e) of the manufacturing method according to the second configuration of the present invention, the step (f) of the manufacturing method according to the fourth configuration, and the manufacturing method according to the sixth configuration, in step (e), the opening is "minimum". What is said to be formed in the second insulating layer and the insulating layer is that some through-holes are formed in the getter, the convergence electrode or the gate electrode (in addition, in the case of forming the edge type electron-emitting device, in addition to the emission layer) in the process up to that point. This is because the opening may be formed only in the second insulating layer and the insulating layer inside the through hole. As a typical method of forming an opening in an insulating layer or a 2nd insulating layer, the etching using a mask pattern is mentioned.

본 발명의 게터, 본 발명의 평면형 표시장치, 본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치, 본 발명의 평면형 표시장치의 제조방법, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 대략 반구형의 실리콘 입자를 형성하는 방법으로서는, 예를 들면, DRAM(다이내믹 랜덤 액세스 메모리)의 제조 분야에서, 커패시터 하부전극(기억 노드 전극)의 표면적을 확대하기 위해, 대략 반구형의 실리콘 입자를 성장시키는 기술을 적용할 수 있다. 대략 반구형의 실리콘 입자의 형성은 일반적으로, 핵 형성(시딩(seeding))단계와 핵 성장단계의 2단계 프로세스에 의해 행해진다. 핵 형성단계에서는, 일반적으로 실란계 가스를 사용한 감압 CVD법에 의해 실리콘 핵을 형성한다. 실리콘 핵의 형성부위는 본 발명의 제1 구성에 관한 제조방법에서는 게이트 전극 형성용의 도전 재료층 상, 본 발명의 제2 구성에 관한 제조방법에서는 수속 전극 형성용의 도전 재료층 상, 본 발명의 제3 구성에 관한 제조방법에서는 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상, 또한 본 발명의 제4 구성에 관한 제조방법에서는 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상, 즉 기체 상이다. 계속되는 핵 성장단계에서는, 실리콘 원자를 실리콘 핵에 부착시켜, 대략 반구형의 실리콘 입자로 성장시키기 위한 어닐을 행한다.The getter of the present invention, the flat panel display device of the present invention, the flat panel display device according to the first and second configurations of the present invention, the manufacturing method of the flat panel display device of the present invention, and the first to fourth configurations of the present invention. In the manufacturing method according to the present invention, as a method of forming a substantially hemispherical silicon particle, for example, in the field of manufacturing DRAM (dynamic random access memory), in order to enlarge the surface area of the capacitor lower electrode (memory node electrode), it is approximately hemispherical. The technique of growing the silicon particles of can be applied. The formation of substantially hemispherical silicon particles is generally performed by a two-step process of nucleation (seeding) and nucleus growth. In the nucleation step, a silicon nucleus is generally formed by a reduced pressure CVD method using a silane-based gas. The silicon nucleus forming portion is formed on the conductive material layer for forming the gate electrode in the manufacturing method according to the first configuration of the present invention, and on the conductive material layer for forming the convergence electrode in the manufacturing method according to the second configuration of the present invention. On the insulating layer between the gate electrode and / or adjacent gate electrodes in the manufacturing method according to the third configuration of the present invention, and on the convergence electrode and / or adjacent converging electrodes in the manufacturing method according to the fourth configuration of the present invention. 2 insulating layer phase, that is, gas phase. In the subsequent nucleus growth step, silicon atoms are attached to the silicon nuclei to anneal to grow into substantially hemispherical silicon particles.

본 발명의 게터, 본 발명의 평면형 표시장치, 본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치, 본 발명의 평면형 표시장치의 제조방법, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 대략 반구형의 실리콘 입자로 이루어지는 지지부재는, 대략 반구형의 실리콘 입자의 하측(즉, 가스 포착층이 형성되는 측과는 반대측)에 형성된 비정질 실리콘층으로 다시 구성되어 있어도 된다. 본 발명의 평면형 표시장치의 제조방법에 있어서, 이러한 지지부재를 형성하는 경우에는, 대략 반구형의 실리콘 입자의 형성에 앞서, 전술한 실리콘 핵의 형성부위에, 미리 비정질 실리콘층을 형성해 두면 된다. 비정질 실리콘층은, 예를 들면 감압 CVD법에 의해 형성할 수 있다. 비정질 실리콘층의 표면에는, 실리콘(Si) 원자의 댕글링 본드(dangling bond)(불포화 결합)가 수소(H) 원자로 종단(終端)된 Si-H 결합이 존재하고 있으며, 이 Si-H 원자에 Si 원자가 치환되는 결과, 실리콘 핵이 용이하게 형성된다.The getter of the present invention, the flat panel display device of the present invention, the flat panel display device according to the first and second configurations of the present invention, the manufacturing method of the flat panel display device of the present invention, and the first to fourth configurations of the present invention. In the related production method, the support member made of substantially hemispherical silicon particles may be composed of an amorphous silicon layer formed on the lower side of the substantially hemispherical silicon particles (that is, on the opposite side to the side where the gas trapping layer is formed). In the manufacturing method of the flat display device of the present invention, in the case of forming such a supporting member, an amorphous silicon layer may be formed in advance on the above-described silicon nucleus forming portion before the formation of the substantially hemispherical silicon particles. The amorphous silicon layer can be formed by, for example, a reduced pressure CVD method. On the surface of the amorphous silicon layer, there is a Si-H bond in which a dangling bond (unsaturated bond) of silicon (Si) atoms is terminated by a hydrogen (H) atom. As a result of the substitution of the Si atoms, a silicon nucleus is easily formed.

또, 본 발명의 게터, 본 발명의 평면형 표시장치, 본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치, 본 발명의 평면형 표시장치의 제조방법, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 지지부재는 다공질체로 구성되어 있어도 된다. 다공질체로 이루어지는 지지부재는 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료로 구성할 수 있다. 산화 실리콘에는, 이른바 저유전율을 가지는 크세로겔(xerogel)이나 인(P), 붕소(B) 및 비소(As)로 이루어지는 군에서 선택된 최소한 하나의 원소를 함유하는 산화 실리콘(예를 들면, BPSG, PSG, BSG, AsSG, PbSG)이 포함된다.Further, the getter of the present invention, the flat panel display device of the present invention, the flat panel display device according to the first and second configurations of the present invention, the method of manufacturing the flat panel display device of the present invention, and the first to fourth aspects of the present invention. In the manufacturing method which concerns on a structure, the support member may be comprised from the porous body. The support member made of a porous body may be composed of at least one material selected from the group consisting of silicon oxide, silicon nitride and silicon oxynitride. Silicon oxide contains silicon oxide (eg, BPSG) containing at least one element selected from the group consisting of xerogel, phosphorus (P), boron (B) and arsenic (As) having a low dielectric constant. , PSG, BSG, AsSG, PbSG).

본 발명의 평면형 표시장치의 제조방법, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 다공질체로 이루어지는 지지부재를 형성하는 공정은, 열분해기(열의 작용에 의해 분해 반응을 발생하는 기(基))를 가지며, 또는 용매를 함유한 지지부재 형성막을 형성하는 공정과, 지지부재 형성막의 열처리에 의해 열분해기를 분해하거나 또는 용매를 기화시키는 공정으로 이루어지는 구성으로 할 수 있다. 예를 들면, 지지부재의 구성재료를 용매 중에 분산시킨 액상(液狀) 조성물을 기체(게이트 전극 및/또는 인접하는 게이트 전극 사이의 절연층, 또는 수속 전극 및/또는 인접하는 수속 전극 사이의 제2 절연층) 상에 도포하여 지지부재 형성막을 형성하고, 열처리에 의해 지지부재 형성막 중에 함유되는 용매를 기화시킴으로써 구멍을 형성할 수 있다. 또는 메틸기 등의 열분해기를 가지는 실록산 화합물을 사용하여 지지부재를 형성하면, 열처리에 의해 열분해기가 분해되고, 그 결과, 구멍을 형성할 수 있다.In the manufacturing method of the flat display device of the present invention and the manufacturing method according to the first to fourth configurations of the present invention, the step of forming a supporting member made of a porous body comprises a pyrolysis machine (decomposition reaction is generated by the action of heat). And a step of forming a supporting member forming film containing a solvent, and a step of decomposing a pyrolysis machine or evaporating a solvent by heat treatment of the supporting member forming film. For example, a liquid composition obtained by dispersing a constituent material of the support member in a solvent may be prepared by a gas (insulation layer between the gate electrode and / or the adjacent gate electrode, or between the convergence electrode and / or the adjacent convergence electrode). (2 insulating layers) to form a support member formation film, and to form a hole by vaporizing a solvent contained in the support member formation film by heat treatment. Alternatively, when the support member is formed using a siloxane compound having a pyrolysis group such as a methyl group, the pyrolysis group is decomposed by heat treatment, and as a result, a hole can be formed.

또는, 본 발명의 평면형 표시장치의 제조방법, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정과, 지지부재 형성막의 열처리에 의해 복수의 성분을 상(相) 분리시키는 공정과, 에칭속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 구성으로 할 수 있다. 에칭속도가 상이한 성분수(成分數)는 2이면 실용 상에는 충분하지만, 3 이상이라도 된다. 단, 성분수가 3 이상인 경우, 상 분리에 의해 생성하는 상의 수는 반드시 성분수와 동일하지 않아도 되며, 최소한 2개의 상이 생성되면 된다. 구체적으로는, 산화 실리콘(SiO2)에 대하여 고용(固溶) 한계량 이상의 양의 산화 붕소(B2O3)를 함유하는 붕규산 유리조성물을 사용하여 지지부재 형성막을 형성하고, 열처리에 의해 산화 붕소를 응집(상 분리)시키고, 응집된 산화 붕소를 온수를 사용하여 에칭하면, 산화 붕소가 응집되어 있던 부위에 구멍을 형성할 수 있다.Or in the manufacturing method of the flat-panel display apparatus of this invention, and the manufacturing method which concerns on the 1st-4th structure of this invention, the process of forming the support member which consists of a porous body contains several components from which an etching rate differs. The process of forming a support member forming film, the process of phase-separating a some component by the heat processing of a support member forming film, and the process of etching-removing the component with the quicker etching rate can be carried out. . The number of components having different etching rates is sufficient in practical use, but may be three or more. However, when the number of components is three or more, the number of phases generated by phase separation does not necessarily need to be the same as the number of components, and at least two phases may be generated. Specifically, a support member forming film is formed by using a borosilicate glass composition containing boron oxide (B 2 O 3 ) in an amount greater than or equal to a solid solution limit of silicon oxide (SiO 2 ), and boron oxide is formed by heat treatment. Is agglomerated (phase-separated), and the aggregated boron oxide is etched using hot water to form holes in the sites where the boron oxide is aggregated.

또는, 본 발명의 평면형 표시장치의 제조방법, 및 본 발명의 제1 구성~제4 구성에 관한 제조방법에 있어서, 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정과, 에칭속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 구성으로 할 수 있다. 에칭속도가 상이한 성분수는 실용상에는 충분하지만, 3 이상이라도 되낟. 구체적으로는, 예를 들면, 2 종류의 상이한 유기측 체인을 가지는 실란 유도체를 사용하여 지지부재 형성막을 형성하고, 열처리에 의해 지지부재 형성막을 유리화하고, 희(稀)불산 수용액을 사용하여 지지부재 형성막을 에칭하면, 유기측 체인의 종류에 따라 상대적으로 용해도가 큰 지지부재 형성막의 부분이 먼저 용해되어, 구멍을 형성할 수 있다.Or in the manufacturing method of the flat-panel display apparatus of this invention, and the manufacturing method which concerns on the 1st-4th structure of this invention, the process of forming the support member which consists of a porous body contains several components from which an etching rate differs. It can be set as the structure which consists of a process of forming a support member formation film, and the process of carrying out the etching removal of the component with the quicker etching rate. The number of components having different etching rates is sufficient for practical use, but may be three or more. Specifically, for example, a support member forming film is formed using a silane derivative having two kinds of different organic side chains, and the support member forming film is vitrified by heat treatment, and a support member is used using a dilute hydrofluoric acid aqueous solution. When the formed film is etched, the portion of the support member forming film having relatively high solubility is first dissolved in accordance with the type of the organic side chain to form a hole.

본 발명의 제3 구성~제5 구성에 관한 평면형 표시장치, 또는 그 제조방법(본 발명의 제5 구성~제7 구성에 관한 평면형 표시장치의 제조방법)에 있어서는, 게이트 전극 또는 수속 전극은 가스 포착재료로 이루어지는 단층 구조로 할 수도 있고, 또는 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층(가스 포착층)과의 적층 구조를 가지는 구성으로 할 수 있다. 후자의 경우, 보다 구체적으로는, 최소한 도전성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조, 최소한 절연성 재료로 이루어지는 제1층과, 도전성을 가지는 가스 포착재료로 이루어지는 제2층(가스 포착층)과의 적층 구조로 할 수도 있다. 경우에 따라서는, 도전성 재료로 이루어지는 제1층과, 절연성 재료로 이루어지는 제2층과, 가스 포착재료로 이루어지는 제3층(가스 포착층)과의 적층 구조, 도전성을 가지는 가스 포착재료로 이루어지는 제1층(가스 포착층)과, 절연성 재료로 이루어지는 제2층과, 도전성을 가지는 가스 포착재료로 이루어지는 제3층(가스 포착층)과의 적층 구조로 할 수도 있다. 또는, 4층 이상의 적층 구조라도 된다. 그리고, 게이트 전극이나 수속 전극을 적층 구조로 하는 경우, 게이트 전극이나 수속 전극의 모든 부분이 적층 구조일 필요는 없고, 부분적으로 적층 구조를 가지고 있어도 되지만, 이 경우, 적층 구조를 가지고 있지 않은 부분은 도전성을 가지고 있을 필요가 있다. 게이트 전극이나 수속 전극을, 예를 들면 2층의 적층 구조로 하는 경우, 제1층과제2층은 동일한 패턴을 가지고 있어도 되고, 제2층이 제1층을 피복하는 패턴을 가지고 있어도 되고, 제1층이 제2층을 피복하는 패턴을 가지고 있어도 된다. 제1층을 도전성 재료로 구성하는 경우, 제2층은 도전성 재료, 절연성 재료 어느 것에 의해 구성되어 있어도 도니다. 지지체측으로부터 제1층, 제2층의 순으로 적층되어 있어도 되고, 제2층, 제1층의 순으로 적층되어 있어도 된다. 3층의 적층 구조로 하는 경우, 지지체측으로부터 제1층, 제2층, 제3층의 순으로 적층되어 있어도 되고, 제3층, 제2층, 제1층의 순으로 적층되어 있어도 된다. 그리고, 최표면은 가스 포착재료로 이루어지는 층으로 구성되어 있는 것이 가스 포착능력의 증가라고 하는 관점에서 바람직하다.In the flat display device according to the third to fifth configurations of the present invention, or a manufacturing method thereof (the manufacturing method of the flat display device according to the fifth to seventh configurations of the present invention), the gate electrode or the convergence electrode is a gas. It can also be set as the single layer structure which consists of a capture | acquisition material, or it can be set as the structure which has a laminated structure of the 1st layer which consists of a conductive material or an insulating material at least, and the 2nd layer (gas capture layer) which consists of a gas capture material. In the latter case, more specifically, a laminated structure of at least a first layer made of a conductive material and a second layer made of a gas trapping material, a first layer made of at least an insulating material, and a gas trapping material having conductivity. It can also be set as the laminated structure with a 2nd layer (gas trapping layer). In some cases, a lamination structure of a first layer made of a conductive material, a second layer made of an insulating material, and a third layer made of a gas trapping material (gas trapping layer), and a material made of a gas trapping material having conductivity It can also be set as the laminated structure of 1 layer (gas trapping layer), the 2nd layer which consists of an insulating material, and the 3rd layer (gas trapping layer) which consists of a gas trapping material with electroconductivity. Alternatively, a laminated structure of four or more layers may be used. In the case where the gate electrode and the converging electrode have a laminated structure, not all parts of the gate electrode and the converging electrode need to be a laminated structure, but may have a partially laminated structure, but in this case, the portion that does not have the laminated structure It is necessary to have conductivity. In the case where the gate electrode and the converging electrode have a laminated structure of two layers, for example, the first layer and the second layer may have the same pattern, or the second layer may have a pattern covering the first layer. One layer may have a pattern covering the second layer. When the first layer is made of a conductive material, the second layer may be made of either a conductive material or an insulating material. It may be laminated in the order of a 1st layer and a 2nd layer from a support body side, and may be laminated in the order of a 2nd layer and a 1st layer. In the case of a three-layer laminated structure, the first layer, the second layer, and the third layer may be laminated in order from the support side, or may be laminated in the order of the third layer, the second layer, and the first layer. The outermost surface is preferably composed of a layer made of a gas trapping material from the viewpoint of increasing the gas trapping ability.

본 발명에 있어서, 가스 포착층의 구성재료로서는, 또는 가스 포착재료로서, 또는 가스 포착재료층(그리고 이들을 총칭하여, "가스 포착재료"라고 부르는 경우가 있음)으로서는, 게터용 재료로서 종래부터 공지의 재료를 어느 것이나 사용할 수 있다. 게터용 재료에는, 바륨과 같이 진공층 내에서 기화되고, 진공층에 면한 내부구성 부재의 표면에 박막을 형성하여 게터링 기능을 발휘하는 이른바 증발형 재료와, 지르코늄(Zr), 티탄(Ti), 지르코늄-알루미늄합금, 지르코늄-바나듐-알루미늄합금, 지르코늄-바나듐-철합금, 지르코늄분말과 흑연분말의 혼합물, 또는 마그네슘과 같이, 진공층 내에서 고체상태를 유지한 채 게터링 기능을 발휘하는 이른바 비증발형의 재료가 있지만, 본 발명에서 사용되는 재료는 비증발형의 재료이다. 가스 포착층에 있어서는, 지지부재의 표면에 따라 지지부재 상에 형성되어 있을 필요가 있으므로, 가스 포착층의 형성 시에는, 단차(段差)피복성이 우수한 방법에 의해, 나아가, 지지부재 표면의 요철(凹凸)이나 구멍을 완전히 매입(埋入)하지 않을 정도의 두께로 가스 포착층을 형성하는 것이 바람직하다. 가스 포착층의 형성방법으로서, 증착법이나 스퍼터링법, CVD법을 들 수 있다. 본 발명의 제3 구성 또는 제4 구성에 관한 평면형 표시장치 또는 그 제조방법에 있어서, 가스 포착재료로 이루어지는 단층 구조를 가지는 게이트 전극 또는 수속 전극은 증착법이나 스퍼터링법, CVD법으로 형성할 수도 있다. 또, 본 발명의 제5 구성에 관한 평면형 표시장치 또는 그 제조방법에 있어서, 가스 포착재료층으로 이루어지는 단층 구조를 가지는 게이트 전극은 띠형 또는 시트형의 상기 재료로 구성할 수도 있다. 또한, 본 발명의 제3 구성 또는 제4 구성에 관한 평면형 표시장치 또는 그 제조방법에 있어서, 게이트 전극 또는 수속 전극이 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 경우, 제1층 및 제2층을, 그들을 구성하는 재료에 의존하여, 증착법이나 스퍼터링법, CVD법, 인쇄법 등에 의해 형성할 수도 있다. 그리고, 게이트 전극 또는 수속 전극을 최소한 2층 구성으로 하는 경우, 게이트 전극 또는 수속 전극의 모든 부분을 2층 구성으로 해도 되고, 게이트 전극 또는 수속 전극의 모든 부분을 제1층으로 구성하고, 일부분을 제1층과 제2층 구성으로 해도 되고, 게이트 전극 또는 수속 전극의 모든 부분을 제2층으로 구성하고, 일부분을 제1층과 제2층 구성으로 해도 된다. 또, 본 발명의 제5 구성에 관한 평면형 표시장치 또는 그 제조방법에 있어서, 게이트 전극 또는 수속 전극이 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 가스 포착재료층으로 구성되어 있는 경우, 제1층을 띠형 또는 시트형의 금속층으로 구성하고, 제2층을 도포, 증착법이나 스퍼터링법, CVD법, 인쇄법, 도포법 등에 의해 제1층 상에 형성하는 방법으로 얻을 수도 있지만, 이에 한정되지 않는다. 그리고, 가스 포착재료층을 최소한 2층 구성으로 하는 경우, 가스 포착재료층의 모든 부분을 2층 구성으로 해도 되고, 가스 포착재료층의 모든 부분을 제1층으로 구성하고, 일부분을 제1층과 제2층 구성으로 해도 되고, 가스 포착재료층의 모든 부분을 제2층으로 구성하고, 일부분을 제1층과 제2층 구성으로 해도 된다.In the present invention, as a constituent material of the gas trapping layer, or as a gas trapping material, or as a gas trapping material layer (and these may be collectively referred to as a "gas trapping material"), it is conventionally known as a getter material. Any material of can be used. In the getter material, a so-called evaporation type material which vaporizes in a vacuum layer like barium and forms a thin film on the surface of the internal member facing the vacuum layer and exerts a gettering function, zirconium (Zr) and titanium (Ti) Zirconium-aluminum alloys, zirconium-vanadium-aluminum alloys, zirconium-vanadium-iron alloys, mixtures of zirconium powders and graphite powders, or magnesium; Although there is a non-evaporable material, the material used in the present invention is a non-evaporable material. In the gas trapping layer, it is necessary to be formed on the support member along the surface of the support member. Therefore, at the time of forming the gas trapping layer, by the method excellent in the step coating ability, the unevenness of the surface of the support member is further increased. (I) It is preferable to form a gas trapping layer in a thickness such that the holes and holes are not completely embedded. As a formation method of a gas trapping layer, a vapor deposition method, sputtering method, and CVD method are mentioned. In the planar display device or the manufacturing method thereof according to the third or fourth configuration of the present invention, the gate electrode or convergence electrode having a single layer structure made of a gas trapping material may be formed by vapor deposition, sputtering, or CVD. In addition, in the flat panel display according to the fifth aspect of the present invention or the method for manufacturing the same, the gate electrode having a single layer structure composed of a gas trapping material layer may be formed of the above-mentioned material in the form of a strip or sheet. Further, in the flat display device or the manufacturing method thereof according to the third or fourth configuration of the present invention, the gate electrode or the convergence electrode is at least a first layer made of a conductive material or an insulating material, and a second made of a gas trapping material. In the case of having a laminated structure with a layer, the first layer and the second layer may be formed by a vapor deposition method, a sputtering method, a CVD method, a printing method, or the like depending on the materials constituting them. And when a gate electrode or a converging electrode is made into at least two layer structure, all the parts of a gate electrode or a converging electrode may be made into a two layer structure, all the parts of a gate electrode or a converging electrode are comprised by a 1st layer, and a part is made into It is good also as a 1st layer and a 2nd layer structure, all parts of a gate electrode or a convergence electrode may be comprised by a 2nd layer, and a part may be set as a 1st layer and a 2nd layer structure. In the flat panel display according to the fifth aspect of the present invention or a method for manufacturing the same, the gate electrode or the convergence electrode is laminated at least with a first layer made of a conductive material or an insulating material, and a second layer made of a gas trapping material. When composed of a gas trapping material layer having a structure, the first layer is composed of a band-like or sheet-shaped metal layer, and the second layer is applied by a coating method, a vapor deposition method, a sputtering method, a CVD method, a printing method, a coating method, or the like. Although it can obtain by the method of forming in a phase, it is not limited to this. And when the gas trapping material layer has at least two layers, all parts of the gas trapping material layer may have a two-layer structure, all parts of the gas trapping material layer are configured as the first layer, and a part is the first layer. And a second layer configuration, all parts of the gas trapping material layer may be configured as a second layer, and a part may be configured as a first layer and a second layer configuration.

가스 포착재료는 온도의 상승에 따라 가스 포착능력이 높아지는 특성을 가지는 것이 바람직하다. 온도의 상승에 따라 가스 포착능력이 높아지는 특성을 가지는 가스 포착재료로 하면, 형광체층으로부터의 방출가스나 전자가 게터나 게이트 전극, 수속 전극에 충돌함으로써 가스 포착재료의 온도가 상승하는 결과, 통상의 물질과 같이 가스 등을 방출하지 않고, 오히려 가스 포착재료의 가스 포착능력이 향상된다. 또는, 가스 포착재료는 열처리를 실시함에 따라 가스 포착능력을 가지도록 활성화된 것이 바람직하다. 열처리로서, 가스 포착재료에의 전자빔의 조사, 진공 분위기 또는 알곤이나 헬륨 등의 불활성 가스분위기로 한 고열노에서의 열처리를 들 수 있다. 또는 가스 포착재료는 전자의 충돌에 의한 온도 상승에 따라 가스 포착능력이 높아지는 특성을 가지는 것이 바람직하다. 가스 포착재료가 전자의 충돌에 의한 온도 상승에 따라 가스 포착능력이 높아지는 특성을 가지고 있으면, 전자가 더미게이트 전극에 충돌함으로써 가스 포착재료의 온도가 상승하는 결과, 통상의 물질과 같이 가스를 방출하지 않고, 오히려 가스 포착재료의 가스 포착능력이 향상된다. 그러므로, 온도 상승에 따른 평면형 표시장치의 동작 불안정을 방지하는 것이 가능하게 된다. 그리고, 온도의 상승에 따라 가스 포착능력이 높아지는 특성을 가지는 가스 포착재료로서, 지르코늄-알루미늄합금, 티탄-지르코늄-바나듐-철합금을 예시할 수 있다.It is preferable that the gas trapping material has a characteristic that the gas trapping ability is increased with increasing temperature. A gas trapping material having a characteristic that the gas trapping ability becomes higher as the temperature rises, the temperature of the gas trapping material rises as a result of the emission gas or electrons from the phosphor layer colliding with the getter, the gate electrode and the converging electrode. The gas trapping ability of the gas trapping material is improved rather than emitting gas or the like like the substance. Alternatively, the gas trapping material is preferably activated to have a gas trapping ability as the heat treatment is performed. Examples of the heat treatment include irradiation of an electron beam to a gas trapping material, a vacuum atmosphere, or a heat treatment in a high temperature furnace made of an inert gas atmosphere such as argon or helium. Alternatively, the gas trapping material preferably has a characteristic that the gas trapping ability is increased as the temperature rises due to the collision of electrons. If the gas trapping material has a characteristic that the gas trapping ability becomes higher as the temperature rises due to the collision of electrons, the temperature of the gas trapping material rises as the electrons collide with the dummy gate electrode, so that the gas is not discharged as usual. Rather, the gas trapping ability of the gas trapping material is improved. Therefore, it becomes possible to prevent operation instability of the flat panel display device due to the temperature rise. And a zirconium-aluminum alloy and a titanium- zirconium- vanadium-iron alloy can be illustrated as a gas capture | acquisition material which has the characteristic that a gas trapping ability becomes high with a rise of temperature.

스핀트형 전자방출소자에 있어서는, 전자 방출부를 구성하는 재료로서, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 알루미늄(Al), 동(Cu) 등의 금속 또는 이들의 금속원소를 함유하는 합금이나 화합물(예를 들면, TiN 등의 질화물이나, WSi2, MoSi2, TiSi2, TaSi2등의 실리사이드), 및 불순물을 함유하는 실리콘(폴리실리콘이나 아몰퍼스 실리콘)으로 이루어지는 군에서 선택된 최소한 1종류의 재료를 들 수 있다. 스핀트형 전자방출소자의 전자 방출부는, 예를 들면, 증착법이나 스퍼터링법, CVD법에 의해 형성할 수 있다.In the spin type electron emitting device, the material constituting the electron emitting portion is tungsten (W), molybdenum (Mo), titanium (Ti), niobium (Nb), tantalum (Ta), chromium (Cr), aluminum (Al). , copper containing (nitride or, WSi 2, MoSi2, TiSi 2, TaSi 2, etc. silicide such as, for example, TiN), and the impurity metal or a metal element alloy or a compound containing such (Cu) And at least one kind of material selected from the group consisting of silicon (polysilicon and amorphous silicon). The electron emission portion of the spin type electron emission device can be formed by, for example, a vapor deposition method, a sputtering method, or a CVD method.

크라운형 전자방출소자에 있어서는, 전자 방출부를 구성하는 재료로서 도전성 입자, 또는 도전성 입자와 바인더(binder)의 조합을 들 수 있다. 도전성 입자로서, 흑연 등의 카본계 재료; 텅스텐(W), 니오브(Nb), 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 크롬(Cr) 등의 고융점 금속; 또는 ITO(인듐 석산화물) 등의 투명 도전재료를 들 수 있다. 바인더로서, 예를 들면 물유리라고 하는 유리나 범용(汎用)수지를 사용할 수 있다. 범용수지로서 염화 비닐계 수지, 폴리올레핀계 수지, 폴리아미드계 수지, 셀룰로스 에스테르계 수지, 불소계 수지 등의 열가소성(熱可塑性) 수지나, 에폭시계 수지, 아크릴계 수지, 폴리에스테르계 수지 등의 열경화성 수지를 예시할 수 있다. 전자 방출효율의 향상을 위해서는, 도전성 입자의 입경이 전자 방출부의 치수와 비교하여 충분히 작은 것이 바람직하다. 도전성 입자의 형상은 구형(球形), 다면체, 판형, 침형(針形), 주형(柱形), 부정형 등, 특히 한정되지 않지만, 도전성 입자의 노출부가 예리한 돌기로 될 수 있는 형상인 것이 바람직하다. 치수나 형상이 상이한 도전성 입자를 혼합하여 사용해도 된다. 크라운형 전자방출소자의 전자 방출부는, 예를 들면, 리프트오프(lift-off)법과 조합한 도포법, 증착법 또는 스퍼터링법에 의해 형성할 수 있다.In the crown type electron-emitting device, conductive materials or a combination of conductive particles and a binder can be cited as the material constituting the electron emission portion. As electroconductive particle, Carbon type materials, such as graphite; High melting point metals such as tungsten (W), niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), and chromium (Cr); Or transparent conductive materials, such as ITO (indium stone oxide), are mentioned. As the binder, for example, glass such as water glass or a general purpose resin can be used. As general purpose resins, thermoplastic resins such as vinyl chloride resin, polyolefin resin, polyamide resin, cellulose ester resin and fluorine resin, and thermosetting resins such as epoxy resin, acrylic resin and polyester resin are used. It can be illustrated. In order to improve the electron emission efficiency, it is preferable that the particle diameter of the conductive particles is sufficiently small compared with the dimensions of the electron emission portion. The shape of the conductive particles is not particularly limited, such as a sphere, a polyhedron, a plate, a needle, a mold, and an indefinite shape, but the shape of the conductive particles is preferably a shape in which exposed portions of the conductive particles can be sharp projections. . You may mix and use electroconductive particle from which a dimension and a shape differ. The electron emitting portion of the crown electron emitting device can be formed by, for example, a coating method, a vapor deposition method, or a sputtering method in combination with a lift-off method.

편평형 전자방출소자에 있어서는, 전자 방출부를 구성하는 재료로서, 캐소드 전극을 구성하는 재료보다 일의 함수(φ)가 작은 재료로 구성하는 것이 바람직하고, 어떠한 재료를 선택하는가는 캐소드 전극을 구성하는 재료의 일의 함수, 게이트 전극과 캐소드 전극 사이의 전위차, 요구되는 방출전자 전류밀도의 크기 등에 따라 결정하면 된다. 전자방출소자에서의 캐소드 전극을 구성하는 대표적인 재료로서, 텅스텐(φ= 4,55eV), 니오브(φ= 4.02~4.87eV), 몰리브덴(φ= 4.53~4.95eV), 알루미늄(φ= 4.28eV), 동(φ= 4.6eV), 탄탈(φ= 4.3eV), 크롬(φ= 4.5eV), 실리콘(φ= 4.9eV)을 예시할 수 있다. 전자 방출부는 이들 재료보다 작은 일의 함수(φ)를 가지고 있는 것이 바람직하고, 그 값은 대개 3eV 이하인 것이 바람직하다. 이러한 재료로서, 탄소(φ〈1eV), 세슘(φ= 2.14eV), LaB6(φ= 2.66~2.76eV), BaO(φ= 1.6~2.7eV), SrO(φ= 1.25~1.6eV), Y2O3(φ= 2.0eV), CaO(φ= 1.6~1.86eV), BaS(φ= 2.05eV), TiN(φ= 2.92eV), ZrN(φ= 2.92eV)을 예시할 수 있다. 일의 함수(φ)가 2eV 이하인 재료로 전자 방출부를 구성하는 것이 한층 바람직하다. 그리고, 전자 방출부를 구성하는 재료는 반드시 도전성을 구비하고 있을 필요는 없다.In the flat electron-emitting device, the material constituting the electron emitting portion is preferably composed of a material having a smaller function of φ than the material constituting the cathode electrode, and the material constituting the cathode is selected. What is necessary is to determine according to the function of 1, the potential difference between the gate electrode and the cathode electrode, the magnitude of the required emission electron current density, and the like. Typical materials constituting the cathode electrode in the electron-emitting device include tungsten (φ = 4,55 eV), niobium (φ = 4.02 to 4.87 eV), molybdenum (φ = 4.53 to 4.95 eV), aluminum (φ = 4.28 eV). , Copper (φ = 4.6 eV), tantalum (φ = 4.3 eV), chromium (φ = 4.5 eV), and silicon (φ = 4.9 eV). It is preferable that an electron emission part has a function (phi) of work smaller than these materials, and the value is usually 3 eV or less. As such a material, carbon (φ <1 eV), cesium (φ = 2.14 eV), LaB 6 (φ = 2.66 to 2.76 eV), BaO (φ = 1.6 to 2.7 eV), SrO (φ = 1.25 to 1.6 eV), Y 2 O 3 (φ = 2.0 eV), CaO (φ = 1.6 to 1.86 eV), BaS (φ = 2.05 eV), TiN (φ = 2.92 eV), ZrN (φ = 2.92 eV). It is further preferable to configure the electron emission portion with a material whose work function φ is 2 eV or less. And the material which comprises an electron emission part does not necessarily need to be equipped with electroconductivity.

특히, 바람직한 전자 방출부의 구성재료로서, 탄소, 보다 구체적으로는 다이아몬드, 그 중에서도 아몰퍼스(amorphous) 다이아몬드를 들 수 있다. 전자 방출부를 아몰퍼스 다이아몬드로 구성하는 경우, 5 ×107V/m 이하의 전계 강도로 평면형 표시장치에 필요한 방출전자 전류밀도를 얻을 수 있다. 또, 아몰퍼스 다이아몬드는 전기저항체이기 때문에, 각 전자 방출부로부터 얻어지는 방출전자 전류를 균일화할 수 있고, 따라서, 평면형 표시장치에 내장된 경우의 휘도 불균일의 억제가 가능하게 된다. 또한, 아몰퍼스 다이아몬드는 평면형 표시장치 내의 잔류가스의 이온에 의한 스퍼터작용에 대하여 매우 높은 내성을 가지므로, 전자방출소자의 장수명화를 도모할 수 있다.Particularly preferred constituent materials of the electron emitting portion include carbon, more specifically diamond, and amorphous diamond, among others. In the case where the electron emission portion is composed of amorphous diamond, the emission electron current density required for the flat panel display device can be obtained with an electric field strength of 5 x 10 7 V / m or less. In addition, since the amorphous diamond is an electric resistor, the emission electron current obtained from each of the electron emission sections can be made uniform, and therefore, luminance unevenness in the case of being incorporated in a flat panel display device can be suppressed. In addition, since amorphous diamond has a very high resistance to sputtering action by ions of residual gas in a flat panel display device, the lifespan of the electron-emitting device can be extended.

또한, 전자 방출부를 구성하는 재료로서, 이러한 재료의 2차 전자이득(δ)보다 커지는 재료에서 적당히 선택해도 된다. 즉, 은(Ag), 알루미늄(Al), 금(Au), 코발트(Co), 동(Cu), 몰리브덴(Mo), 니오브(Nb), 니켈(Ni), 백금(Pt), 탄탈(Ta), 텅스텐(W), 지르코늄(Zr) 등의 금속; 실리콘(Si), 게르마늄(Ge) 등의 반도체; 탄소나 다이아몬드 등의 무기단체; 및 산화 알루미늄(Al2O3), 산화 바륨(BaO), 산화 베릴륨(BeO), 산화 칼슘(CaO), 산화 마그네슘(MgO), 산화 석(SnO2), 불화 바륨(BaF2), 불화 칼슘(CaF2) 등의 화합물 중에서 적당히 선택할 수 있다. 그리고, 전자 방출부를 구성하는 재료는 반드시 도전성을 구비하고 있을 필요는 없다.Moreover, you may select suitably as a material which comprises an electron emission part from the material which becomes larger than the secondary electron gain (delta) of such a material. That is, silver (Ag), aluminum (Al), gold (Au), cobalt (Co), copper (Cu), molybdenum (Mo), niobium (Nb), nickel (Ni), platinum (Pt), tantalum (Ta) ), Metals such as tungsten (W) and zirconium (Zr); Semiconductors such as silicon (Si) and germanium (Ge); Inorganic groups such as carbon and diamond; And aluminum oxide (Al 2 O 3 ), barium oxide (BaO), beryllium oxide (BeO), calcium oxide (CaO), magnesium oxide (MgO), stone oxide (SnO 2 ), barium fluoride (BaF 2 ), calcium fluoride (CaF 2) may be selected from compounds such as. And the material which comprises an electron emission part does not necessarily need to be equipped with electroconductivity.

평면형 전자방출소자, 크레이터형 전자방출소자나 에지형 전자방출소자에 있어서는, 전자 방출부 또는 전자 방출층에 상당하는 캐소드 전극을 구성하는 재료로서, 텅스텐(W)이나 탄탈(Ta), 니오브(Nb), 티탄(Ti), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 동(Cu), 금(Au), 은(Ag) 등의 금속, 또는 이들의 합금이나 화합물(예를 들면, TiN 등의 질화물이나, WSi2, MoSi2, TiSi2, TaSi2등의 실리사이드), 또는 다이아몬드 등의 반도체, 탄소 박막을 예시할 수 있다. 이러한 캐소드 전극의 두께는 대략 0.05~0.5㎛, 바람직하게는 0.1~0.3㎛의 범위로 하는 것이 바람직하지만, 이러한 범위에 한정되는 것은 아니다. 캐소드 전극의 형성방법으로서, 예를 들면 전자빔증착법이나 열필라멘트증착법이라고 하는 증착법, 스퍼터법, CVD법이나 이온 플레이팅법과 에칭법과의 조합, 스크린인쇄법, 도금법 등을 들 수 있다. 스크린인쇄법이나 도금법에 의하면, 직접 스트라이프형의 캐소드 전극을 형성하는 것이 가능하다.In planar electron emitting devices, crater type electron emitting devices, or edge type electron emitting devices, tungsten (W), tantalum (Ta), and niobium (Nb) are used as materials constituting the cathode electrode corresponding to the electron emitting portion or the electron emitting layer. ), Metals such as titanium (Ti), molybdenum (Mo), chromium (Cr), aluminum (Al), copper (Cu), gold (Au), silver (Ag), or alloys or compounds thereof (e.g. , Nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ), or semiconductors such as diamond, and carbon thin films. Although the thickness of such a cathode electrode is about 0.05-0.5 micrometer, Preferably it is preferable to set it as 0.1-0.3 micrometer, but it is not limited to this range. Examples of the method for forming the cathode include a vapor deposition method such as an electron beam deposition method and a hot filament deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method, a screen printing method, and a plating method. According to the screen printing method or the plating method, it is possible to form a stripe type cathode electrode directly.

또한, 편평형 전자방출소자, 평면형 전자방출소자, 크레이터형 전자방출소자나 에지형 전자방출소자에 있어서는, 캐소드 전극(또는 캐소드 전극용 도전 재료층)이나 전자 방출부(또는 전자 방출층)를 도전성 미립자를 분산시킨 도전성 페이스트(paste)를 사용하여 형성할 수도 있다. 도전성 미립자로서는, 흑연분말; 산화 바륨분말, 산화 스트론튬분말, 금속분말의 최소한 1종을 혼합한 흑연분말; 질소, 인, 붕소, 트리아졸 등의 불순물을 함유하는 다이아몬드 입자 또는 다이아몬드라이크(diamond-like) 카본분말; 카본-나노-튜브분말;(Sr, Ba, Ca)CO3분말; 카본 카바이드분말을 예시할 수 있다. 특히, 도전성 미립자로서 흑연분말을 선택하는 것이 임계 전계의 저감이나 전자 방출부의 내구성의 관점에서 바람직하다. 도전성 미립자의 형상을 구형 인편형(鱗片形) 외에, 임의의 정형(定形) 형상이나 불정형 형상으로 할 수 있다. 또, 도전성 입자의 입경은 캐소드 전극이나 전자 방출부의 두께나 패턴 폭 이하이면 된다. 입경이 작은 쪽이 단위 면적당 방출 전자수를 증대시킬 수 있지만, 너무 작으면 캐소드 전극이나 전자 방출부의 도전성이 열화될 우려가 있다. 따라서, 바람직한 입경의 범위는 대략 0.01~4.0㎛이다. 이러한 도전성 미립자를 유리성분 그 밖의 적당한 바인더와 혼합하여 도전성 페이스트를 조제하고, 이 도전성 페이스트를 사용하여 스크린인쇄법에 의해 원하는 패턴을 형성한 후, 패턴을 소성(燒成)함으로써 전자 방출부로서 기능하는 캐소드 전극이나 전자 방출부를 형성할 수 있다. 또는, 스핀(spin) 코팅법과 에칭 기술의 조합에 의해, 전자 방출부로서 기능하는 캐소드 전극이나 전자 방출부를 형성할 수도 있다.In addition, in the flat electron emitting device, the planar electron emitting device, the crater type electron emitting device or the edge type electron emitting device, the cathode electrode (or the conductive material layer for the cathode electrode) or the electron emitting part (or the electron emitting layer) is used as the conductive fine particles. It can also be formed using a conductive paste in which is dispersed. Examples of the conductive fine particles include graphite powder; Graphite powder in which at least one of barium oxide powder, strontium oxide powder and metal powder is mixed; Diamond particles or diamond-like carbon powder containing impurities such as nitrogen, phosphorus, boron and triazole; Carbon-nano-tube powder; (Sr, Ba, Ca) CO 3 powder; Carbon carbide powder can be illustrated. In particular, it is preferable to select graphite powder as the conductive fine particles from the viewpoint of reducing the critical electric field or durability of the electron emitting portion. The shape of electroconductive fine particles can be made into arbitrary fixed shape and amorphous shape other than spherical scaly shape. Moreover, the particle diameter of electroconductive particle should just be below the thickness and pattern width of a cathode electrode or an electron emission part. The smaller the particle diameter can increase the number of emission electrons per unit area, but if it is too small, the conductivity of the cathode electrode or the electron emission portion may be deteriorated. Therefore, the range of a preferable particle diameter is about 0.01-4.0 micrometers. These conductive fine particles are mixed with a glass component or other suitable binder to prepare a conductive paste, and a desired pattern is formed by screen printing using the conductive paste, and then the pattern is fired to function as an electron emitting portion. A cathode electrode or an electron emitting portion can be formed. Alternatively, a combination of spin coating and etching techniques may form a cathode electrode or an electron emitting portion that functions as an electron emitting portion.

또, 스핀트형 전자방출소자나 크라운형 전자방출소자로 이루어지는 제1 구조를 가지는 전자방출소자에 있어서는, 캐소드 전극(또는 캐소드 전극용 도전 재료층)을 구성하는 재료로서, 텅스텐(W), 니오브(Nb), 탄탈(Ta), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 동(Cu) 등의 금속, 이들 금속원소를 함유하는 합금 또는 화합물(예를 들면, TiN 등의 질화물이나, WSi2, MoSi2, TiSi2, TaSi2등의 실리사이드), 또는 실리콘(Si) 등의 반도체, ITO(인듐 석산화물)를 예시할 수 있다. 캐소드 전극의 형성방법으로서, 예를 들면 전자빔증착법이나 열필라멘트증착법이라고 하는 증착법, 스퍼터법, CVD법이나 이온 플레이팅법과 에칭법과의 조합, 스크린인쇄법, 도금법 등을 들 수 있다. 스크린인쇄법이나 도금법에 의하면, 직접 스트라이프형의 캐소드 전극을 형성하는 것이 가능하다.In addition, in the electron-emitting device having the first structure consisting of a spin type electron-emitting device or a crown-type electron-emitting device, tungsten (W) and niobium (W) as a material constituting the cathode electrode (or the conductive material layer for the cathode electrode) Metals such as Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), aluminum (Al), and copper (Cu), alloys or compounds containing these metal elements (for example, nitrides such as TiN, , Silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ), or semiconductors such as silicon (Si), and ITO (indium stone oxide). Examples of the method for forming the cathode include a vapor deposition method such as an electron beam deposition method and a hot filament deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method, a screen printing method, and a plating method. According to the screen printing method or the plating method, it is possible to form a stripe type cathode electrode directly.

제1 구성 및 제2 구성에 관한 평면형 표시장치에 있어서는, 이들 구조에도 의하지만, 캐소드 전극, 게이트 전극, 상부 게이트 전극, 하부 게이트 전극 및 수속 전극을 구성하는 재료로서, 텅스텐(W), 니오브(Nb), 탄탈(Ta), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 동(Cu) 등의 금속, 이들 금속원소를 함유하는 합금 또는 화합물(예를 들면, TiN 등의 질화물이나, WSi2, MoSi2, TiSi2, TaSi2등의 실리사이드), 또는 실리콘(Si) 등의 반도체나 다이아몬드, 카본, ITO(인듐 석산화물)를 예시할 수 있다. 그리고, 이들의 전극을 구성하는 재료를 서로 동종 재료로 해도 되고, 이종의 재료로 해도 된다. 이들 전극의 형성방법으로서, 증착법, 스퍼터링법, CVD법, 이온 플레이팅법, 인쇄법, 도금법 등 통상의 박막 제작방법을 이용할 수 있다.In the planar display device according to the first and second configurations, although the structures are used, tungsten (W) and niobium (W), niobium (W), Metals such as Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), aluminum (Al), and copper (Cu), alloys or compounds containing these metal elements (for example, nitrides such as TiN, , Silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ), or semiconductors such as silicon (Si), diamond, carbon, and ITO (indium stone oxide). The materials constituting these electrodes may be the same kind of material or different materials. As the method for forming these electrodes, conventional thin film production methods such as vapor deposition, sputtering, CVD, ion plating, printing, and plating can be used.

본 발명의 평면형 표시장치, 및 본 발명의 평면형 표시장치의 제조방법에 있어서, 제1 패널의 구성요소인 지지체는 최소한 표면이 절연성 부재로 구성되어 있으면 되고, 유리기판, 표면에 절연막이 형성된 유리기판, 석영기판, 표면에 절연막이 형성된 석영기판, 표면에 절연막이 형성된 반도체기판을 들 수 있다. 또, 제2 패널의 구성요소인 기판도 지지체와 동일하게 구성할 수 있다.In the flat display device of the present invention and the method of manufacturing the flat display device of the present invention, the support which is a component of the first panel should have at least a surface composed of an insulating member, and a glass substrate and a glass substrate having an insulating film formed on the surface thereof. , A quartz substrate, a quartz substrate having an insulating film formed on its surface, and a semiconductor substrate having an insulating film formed on its surface. Moreover, the board | substrate which is a component of a 2nd panel can also be comprised similarly to a support body.

절연층, 제2 절연층, 상부 절연층, 또는 하부 절연층의 구성재료로서는, SiO2, SiN, SiON, SOG(스핀 온 글래스), 유리 페이스트 경화물을 단독 또는 적당히 조합하여 사용할 수 있다. 절연층, 제2 절연층, 상부 절연층 또는 하부 절연층의 형성에는, CVD법, 도포법, 스퍼터링법, 인쇄법 등 공지의 방법을 이용할 수 있다.Insulating layer, the second insulating layer, examples of the material of the top insulating layer, or the lower insulating layer, SiO 2, SiN, SiON, SOG (spin-on-glass), it is possible to use a glass paste cured product alone or in proper combination. A well-known method, such as a CVD method, a coating method, a sputtering method, a printing method, can be used for formation of an insulating layer, a 2nd insulating layer, an upper insulating layer, or a lower insulating layer.

본 발명의 제5 구성에 관한 평면형 표시장치 또는 그 제조방법(본 발명의 제7 구성에 관한 평면형 표시장치의 제조방법)에 있어서는, 스페이서는 인접하는 스트라이프형의 캐소드 전극 사이의 영역에 형성하면 되고, 또는 복수의 캐소드 전극을 1군의 캐소드 전극군으로 했을 때, 인접하는 캐소드 전극군 사이의 영역에 형성하면 된다. 경우에 따라서는, 스페이서는 유효영역과 무효영역과의 경계 근방에만 형성해도 된다. 스페이서를 구성하는 재료로서, 종래 공지의 절연재료를 사용할 수 있고, 예를 들면, 널리 사용되고 있는 저융점 유리에 알루미나 등의 금속 산화물을 혼합한 재료를 사용할 수 있다. 스페이서의 형성방법으로서, 스크린인쇄법, 샌드블라스트법, 드라이필름법 또는 감광법을 예시할 수 있다. 드라이필름법이란, 기판 상에 감광성 필름을 래미네이트(laminate)하여, 노광 및 현상에 의해 스페이서를 형성해야 할 부위의 감광성 필름을 제거하고, 제거에 의해 발생한 개구부에 절연재료를 매입, 소성하는 방법이다. 감광성 필름은 소성에 의해 연소, 제거되고, 개구부에 매입된 격벽 형성용의 절연재료가 남아 격벽형의 스페이서로 된다. 감광법이란, 기판 상에 감광성을 가지는 격벽 형성용의 절연재료를 형성하고, 노광 및 현상에 의해 이 절연재료를 패터닝한 후, 소성을 행하는 방법이다. 그리고, 스페이서는 전술한 절연층을 구성하는 재료에 따라, CVD법, 도포법, 스퍼터링법 또는 인쇄법 등의 공지의 방법으로 형성할 수도 있다.In the flat panel display according to the fifth aspect of the present invention or the manufacturing method thereof (the manufacturing method of flat panel display according to the seventh aspect of the present invention), the spacer may be formed in an area between adjacent stripe cathodes. Alternatively, when a plurality of cathode electrodes are used as one group of cathode electrode groups, they may be formed in regions between adjacent cathode electrode groups. In some cases, the spacer may be formed only near the boundary between the effective area and the invalid area. As a material which comprises a spacer, a conventionally well-known insulating material can be used, For example, the material which mixed metal oxides, such as alumina, with the low melting glass which is widely used can be used. As a method of forming the spacer, a screen printing method, a sand blasting method, a dry film method or a photosensitive method can be exemplified. The dry film method is a method of laminating a photosensitive film on a substrate, removing a photosensitive film of a portion where a spacer is to be formed by exposure and development, and embedding and firing an insulating material in an opening generated by the removal. to be. The photosensitive film is burned and removed by firing, and an insulating material for forming a partition embedded in the opening remains to form a partition spacer. The photosensitive method is a method of forming an insulating material for forming partition walls having photosensitivity on a substrate, and then firing after patterning the insulating material by exposure and development. The spacer may be formed by a known method such as a CVD method, a coating method, a sputtering method, or a printing method, depending on the material constituting the insulating layer described above.

전자방출소자에 있어서의 개구부의 평면 형상(기판 표면과 평행의 가상 평면으로 개구부를 절단했을 때의 형상)은 원형, 타원형, 직사각형, 다각형, 둥그스럼한 직사각형, 둥그스럼한 다각형 등 임의의 형상으로 할 수 있다. 개구부의 형서은, 예를 들면, 등방성 에칭, 이방성 에칭과 등방성 에칭의 조합에 의해 행할 수 있다. 또, 전자방출소자에 있어서, 게이트 전극 및 절연층에 형성된 하나의 개구부 내에 하나의 전자 방출부가 존재해도 되고, 게이트 전극 및 절연층에 형성된 하나의 개구부 내에 복수의 전자 방출부가 존재해도 되고, 게이트 전극에 복수의 개구부를 형성하고, 이러한 개구부와 연이어 통하는 하나의 개구부를 절연층에 형성하고, 절연층에 형성된 하나의 개구부 내에 하나 또는 복수의 전자 방출부가 존재해도 된다.The planar shape of the opening in the electron-emitting device (shape when the opening is cut in a virtual plane parallel to the substrate surface) may be in any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, or a rounded polygon. can do. The opening may be formed by, for example, a combination of isotropic etching, anisotropic etching, and isotropic etching. In the electron emitting device, one electron emission portion may exist in one opening formed in the gate electrode and the insulating layer, and a plurality of electron emission portions may exist in one opening formed in the gate electrode and the insulating layer, and the gate electrode A plurality of openings may be formed in the opening, one opening communicating with the opening may be formed in the insulating layer, and one or a plurality of electron emitting portions may be present in one opening formed in the insulating layer.

전자방출소자에 있어서, 캐소드 전극과 전자 방출부 사이에 저항체층을 형성해도 된다. 또는 캐소드 전극의 표면 또는 그 에지부가 전자 방출부에 상당하고 있는 경우, 즉 평면형 전자방출소자 또는 에지형 전자방출소자의 경우, 캐소드 전극을 도전 재료층, 저항체층, 전자 방출부에 상당하는 전자 방출층의 3층 구성으로 해도 된다. 저항체층을 형성함으로써, 전자방출소자의 동작 안정화, 전자 방출 특성의 균일화를 도모할 수 있다. 저항체층을 구성하는 재료로서, 실리콘 카바이드(SiC)라고 하는 카본계 재료, SiN, 아몰퍼스 실리콘 등의 반도체재료, 산화 루테늄(RuO2), 산화 탄탈, 질화 탄탈 등의 고융점 금속산화물을 예시할 수 있다. 저항체층의 형성방법으로서, 스퍼터법, CVD법이나 스크린인쇄법을 예시할 수 있다. 저항값은 대개 1 ×105~1 ×107Ω, 바람직하게는 수MΩ로 하면 된다.In the electron emitting device, a resistor layer may be formed between the cathode electrode and the electron emitting portion. Alternatively, when the surface of the cathode electrode or the edge portion thereof corresponds to the electron emitting portion, that is, in the case of a planar electron emitting element or an edge type electron emitting element, the cathode electrode may emit electrons corresponding to the conductive material layer, the resistor layer and the electron emitting portion. It is good also as a three-layered constitution of layers. By forming the resistor layer, the operation of the electron-emitting device can be stabilized and the electron emission characteristics can be made uniform. As the material constituting the resistor layer, a carbon-based material such as silicon carbide (SiC), semiconductor materials such as SiN and amorphous silicon, high melting point metal oxides such as ruthenium oxide (RuO 2 ), tantalum oxide, and tantalum nitride can be exemplified. have. As a method for forming the resistor layer, a sputtering method, a CVD method or a screen printing method can be exemplified. The resistance value is usually 1 x 10 5 to 1 x 10 7 kPa, preferably several M kPa.

그리고, 본 발명의 제1 구성~제5 구성에 관한 평면형 표시장치에 있어서는, 본 발명의 게터를 제2 패널의 유효영역에 추가로 형성해도 된다.In the flat display device according to the first to fifth configurations of the present invention, the getter of the present invention may be further formed in the effective area of the second panel.

본 발명의 제1 구성~제5 구성에 관한 평면형 표시장치에 있어서, 냉음극 전계전자 방출표시장치를 상정한 경우의 제2 패널의 일반적인 구성으로서는, 유효영역 내의 기판 상의 전면에 애노드 전극이 형성되고, 애노드 전극 상에 소정의 패턴을 가지는 형광체층이 형성된 타입과, 유효영역 내의 기판 상에 소정의 패턴을 가지는 형광체층이 형성되고, 형광체층 및 기판 상에 전면적으로 메탈 백(metal back)을 겸한 애노드 전극이 형성된 타입이 있다. 전자의 경우, 형광체층의 위에 애노드 전극과 도통한 이른바 메탈 백막(膜)을 형성해도 된다. 후자의 경우, 애노드 전극의 위에 메탈 백막을 추가로 형성해도 된다. 애노드 전극은 유효영역을 1장의 시트(sheet)형 도전재료로 피복한 형식의 애노드 전극으로 해도 되고, 하나 또는 복수의 전자 방출 영역에 대응하는 애노드 전극 유닛이 집합된 형식의 애노드 전극으로 해도 된다. 형광체층은 스트라이프형 또는 도트형으로 형성되어 있다. 그리고, 컬러 표시용의 경우, 스트라이프형 또는 도트(dot)형으로 패터닝된 적(R), 녹(G), 청(B)의 3원색에 대응하는 형광체층이 교대로 배치되어 있다. 스트라이프형 또는 도트형의 형광체층은 전자 방출 영역과 대향하고 있다. 형광체층과 형광체층 사이에는 블랙 매트릭스가 형성되어 있어도 된다. 본 발명의 제1 구성~제5 구성에 관한 평면형 표시장치에서는, 어느 타입에 있어서도, 본 발명의 게터를 형광체층이 형성되어 있지 않은 유효영역에서, 진공층에 면한 부분(예를 들면, 애노드 전극 상)에 형성할 수 있다. 실용적인 제2 패널의 구성에 있어서, 인접하는 형광체층 간의 스페이스가 콘트라스트를 향상시키기 위한 블랙 매트릭스로 매입되어 있는 경우에는, 블랙 매트릭스 위, 또는 블랙 매트릭스 위에 위치하는 애노드 전극의 부분에 본 발명의 게터를 형성해도 된다. 애노드 전극은, 예를 들면, 알루미늄으로 이루어지는 금속 박막이나, ITO(인듐 석산화물) 등의 투명 도전재료로 구성할 수 있다.In the planar display device according to the first to fifth aspects of the present invention, as a general configuration of a second panel in the case of a cold cathode field emission display device, an anode electrode is formed on the entire surface of the substrate in the effective area. And a phosphor layer having a predetermined pattern formed on the anode electrode, a phosphor layer having a predetermined pattern formed on the substrate in the effective region, and a metal back on the phosphor layer and the substrate. There is a type in which an anode electrode is formed. In the case of the former, what is called a metal white film | membrane which electrically connected with the anode electrode may be formed on the phosphor layer. In the latter case, a metal white film may be further formed on the anode electrode. The anode electrode may be an anode electrode in which the effective region is covered with one sheet-type conductive material, or may be an anode electrode in which an anode electrode unit corresponding to one or a plurality of electron emission regions is aggregated. The phosphor layer is formed in a stripe shape or a dot shape. In the case of color display, phosphor layers corresponding to three primary colors of red (R), green (G), and blue (B) patterned in a stripe or dot form are alternately arranged. The stripe or dot phosphor layer faces the electron emission region. A black matrix may be formed between the phosphor layer and the phosphor layer. In the planar display device according to the first to fifth aspects of the present invention, in any type, a portion of the getter of the present invention facing the vacuum layer in an effective region in which the phosphor layer is not formed (for example, an anode electrode) On the top). In the practical second panel configuration, when the space between adjacent phosphor layers is embedded in a black matrix for improving contrast, the getter of the present invention is placed on the black matrix or on a portion of the anode electrode positioned on the black matrix. You may form. The anode electrode can be made of, for example, a metal thin film made of aluminum or a transparent conductive material such as ITO (indium stone oxide).

본 발명의 평면형 표시장치 또는 그 제조방법에 있어서는,방출가스가 발생하는 부위 근처에 게터를 배치하므로, 또는 게이트 전극이나 수속 전극이 게터로서 기능하므로, 이들의 가스 포착작용에 의해 진공층 내에서의 압력의 상승 및 방전을 효과적으로 방지할 수 있다.In the flat panel display of the present invention or a method of manufacturing the same, since the getter is disposed near the site where the emitted gas is generated, or the gate electrode and the converging electrode function as the getter, the gas trapping action is performed in the vacuum layer. The rise in pressure and discharge can be effectively prevented.

이하, 도면을 참조하여, 발명의 실시형태(이하, 실시형태라고 약칭함)에 따라 본 발명을 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated according to embodiment of this invention (it abbreviates to embodiment below) with reference to drawings.

실시형태 1Embodiment 1

실시형태 1은 본 발명의 게터 및 평면형 표시장치에 관한 것이다. 본 발명의 게터의 구성예에 대하여, 도 1 (A)~도 1 (C)를 참조하여 설명한다. 도 1 (A)에 나타낸 게터(43A)("제1 형식의 게터(43A)"라고 함)는 기체(40) 상에 형성되고, 표면에 요철을 가지는 지지부재와, 지지부재의 표면에 따라 지지부재에 형성된 가스 포착층(42)으로 구성되어 있다. 여기에서, 지지부재는 반구형 실리콘 입자(41)(대략 반구형의 실리콘 입자에 상당)로 이루어진다. 도 1 (B)에는, 기체(40) 상에 형성된 비정질 실리콘층(44)과, 비정질 실리콘층(44) 상에 형성된 반구형 실리콘 입자(41)로 지지부재가 구성된 게터(43B)("제2 형식의 게터(43B)"라고 함)를 나타냈다. 비정질 실리콘층(44)은 반구형 실리콘 입자로 이루어지는 지지부재를 기체(40)의 표면에 직접 성장시키기 어려운 경우에, 실리콘 핵의 형성을 용이화하여 반구형 실리콘 입자(41)의 성장을 촉진하는 역할을 완수한다. 도 1 (C)에 나타낸 게터(43C)("제3 형식의 게터(43C)"라고 함)에 있어서는, 지지부재는 다공질체(45)로 이루어진다. 제1 형식, 제2 형식 또는 제3 형식의 게터(43A, 43B, 43C) 어느 것에 있어서도, 가스 포착층(42)의 표면적은 가스 포착층의 표면이 평탄한 경우와 비교하여 증대되어 있으므로, 외부 환경 중에 존재하는 방출가스를 효율적으로 포착할 수 있다. 이러한 본 발명의 제1 형식, 제2 형식 또는 제3 형식의 게터(43A, 43B, 43C)는 본 발명의 평면형 표시장치, 본 발명의 제1 구성 및 제2 구성에 관한 평면형 표시장치 외에, 음극선관에 사용할 수도 있다.Embodiment 1 relates to the getter and the flat panel display of the present invention. The structural example of the getter of this invention is demonstrated with reference to FIG. 1 (A)-FIG. 1 (C). The getter 43A ("getter 43A of the first type") shown in Fig. 1A is formed on the base 40, and has a support member having irregularities on its surface and a surface of the support member. It consists of the gas capture layer 42 formed in the support member. Here, the support member is made of hemispherical silicon particles 41 (corresponding to roughly hemispherical silicon particles). 1B, a getter 43B composed of a support member composed of an amorphous silicon layer 44 formed on the base 40 and a hemispherical silicon particle 41 formed on the amorphous silicon layer 44 ("second"). Type getter 43B ". The amorphous silicon layer 44 serves to facilitate the growth of the hemispherical silicon particles 41 by facilitating the formation of the silicon nucleus when the support member made of the hemispherical silicon particles is difficult to grow directly on the surface of the base 40. Complete. In the getter 43C shown in FIG. 1C ("getter 43C of the third type"), the support member is made of a porous body 45. In any of the getters 43A, 43B, 43C of the first type, the second type, or the third type, the surface area of the gas trapping layer 42 is increased compared with the case where the surface of the gas trapping layer is flat. Emission gas existing in the air can be captured efficiently. The getters 43A, 43B, 43C of the first, second, or third type of the present invention are cathode ray in addition to the flat display device of the present invention and the flat display device of the first and second configurations of the present invention. It can also be used for pipes.

다음에, 본 발명의 평면형 표시장치의 개략적인 구성예를 도 2 (A)~도 2 (C)에 예시한다. 도 2 (A)에 나타낸 평면형 표시장치는 제1 패널(P1)과 제2 패널(P2)이 진공층(VAC)을 사이에 두고 대향 배치되고, 화소가 배열되어 이루어지는 유효영역(EF1, EF2)을 가지고, 제1 패널(P1)의 유효영역(EF1)에, 진공층(VAC)의 진공도를 유지하기 위한 게터가 형성되어 있다. 그리고, 제1 패널(P1)과 제2 패널(P2)은 서로의 주변부에서 실부재(seal member)(S)를 통해 접합되어 있다. 도 2 (B)에 나타낸 평면형 표시장치에서는, 제2 패널(P2)의 유효영역(EF2)에 진공층(VAC)의 진공도를 유지하기 위한 게터가 형성되어 있다. 또한, 도 2 (C)에 나타낸 평면형 표시장치에서는, 제1 패널(P1)과 제2 패널(P2) 쌍방의 유효영역(EF1, EF2)에 진공층(VAC)의 진공도를 유지하기 위한 게터가 형성되어 있다. 제1 패널(P1)과 제2 패널(P2)을 각각 냉음극 전계전자 방출표시장치의 캐소드 패널과 애노드 패널로 하면, 게터는 캐소드 패널이나 애노드 패널 중 어느 한쪽에 형성되어 있어도, 또는 쌍방의 패널에 형성되어 있어도 된다.Next, a schematic structural example of the flat panel display of the present invention is illustrated in Figs. 2A to 2C. In the planar display device illustrated in FIG. 2A, the effective area EF 1 in which the first panel P 1 and the second panel P 2 are disposed to face each other with the vacuum layer VAC interposed therebetween, and the pixels are arranged. , EF 2 ), and a getter for maintaining the degree of vacuum of the vacuum layer VAC is formed in the effective region EF 1 of the first panel P 1 . The first panel P 1 and the second panel P 2 are joined to each other through a seal member S at the periphery of each other. In the flat panel display device shown in FIG. 2B, a getter for maintaining the degree of vacuum of the vacuum layer VAC is formed in the effective region EF 2 of the second panel P 2 . In addition, in the flat display device shown in FIG. 2C, the vacuum degree of the vacuum layer VAC is maintained in the effective areas EF 1 and EF 2 of both the first panel P 1 and the second panel P 2 . A getter for forming is formed. When the first panel P 1 and the second panel P 2 are the cathode panel and the anode panel of the cold cathode EL display, respectively, the getter may be formed on either the cathode panel or the anode panel, or both. It may be formed in the panel of.

그리고, 실부재(S)는 접착층이라도 되고, 또는 유리나 세라믹 등의 절연 강성 재료로 이루어지는 프레임과 접착층과의 조합이라도 된다. 실부재(S)로서, 접착층과 프레임과의 조합을 채용한 경우에는, 프레임의 높이를 적당히 선택함으로써, 접착층만을 사용하는 경우와 비교하여, 패널 간의 대향 거리를 보다 길게 설정하는 것이 가능하다. 그리고, 접착층으로서는, 프릿(frit)유리가 일반적이지만, 융점이 120~400℃ 정도의 이른바 저융점 금속재료를 사용해도 된다. 이러한 저융점 금속재료로서는, In(인듐: 융점 157℃); 인듐-금계(金系)의 저융점 합금; Sn80Ag20(융점 220~370℃), Sn95Cu5(융점 227~370℃) 등의 석(Sn)계 고온 땜납; Pb95.5Ag2.5(융점 304℃), Pb94.5Ag5.5(융점 304~365℃), Pb97.5Ag1.5Sn1.0(융점 309℃) 등의 연(Pb)계 고온 땜납; Zn95Al5(융점 380℃) 등의 아연(Zn)계 고온 땜납; Sn5Pb95(융점 300~314℃), Sn2Pb98(융점 316~322℃) 등의 석-연계 표준 땜납; Au88Ga12(융점 381℃) 등의 땜납재료(이상의 첨자는 모두 원자%를 표시함)를 예시할 수 있다.The seal member S may be an adhesive layer or a combination of a frame made of an insulating rigid material such as glass or ceramic and an adhesive layer. When the combination of the adhesive layer and the frame is employed as the seal member S, by selecting the height of the frame appropriately, it is possible to set the opposing distance between the panels longer than in the case of using only the adhesive layer. And although a frit glass is common as a contact bonding layer, you may use what is called a low melting-point metal material whose melting | fusing point is about 120-400 degreeC. As such a low melting metal material, In (indium: melting | fusing point 157 degreeC); Indium-gold low melting point alloys; High temperature solders such as Sn 80 Ag 20 (melting point 220 to 370 ° C.) and Sn 95 Cu 5 (melting point 227 to 370 ° C.); Lead (Pb) high temperature solders such as Pb 95.5 Ag 2.5 (melting point 304 ° C), Pb 94.5 Ag 5.5 (melting point 304-365 ° C), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C); Zinc (Zn) based high temperature solders such as Zn 95 Al 5 (melting point 380 ° C.); Stone-based standard solders such as Sn 5 Pb 95 (melting point 300 to 314 ° C.) and Sn 2 Pb 98 (melting point 316 to 322 ° C.); Examples of the solder material such as Au88Ga12 (melting point 381 占 폚) (the above subscripts all represent atomic%) can be exemplified.

제1 패널(P1)과 제2 패널(P2)과 프레임의 3자를 접합할 때에는, 3자 동시접합을 행해도 되고, 또는 제1 단계에서 어느 한쪽의 패널과 프레임을 먼저 접합하고, 제2 단계에서 다른 쪽의 패널과 프레임을 접합해도 된다. 3자 동시접합이나 제2 단계에서의 접합을 고진공 용기 내에서 행할 수 있으면, 제1 패널(P1)과 제2 패널(P2)과 실부재(S)에 의해 에워싸인 공간은 접합과 동시에 진공층(VAC)으로 된다. 또는 3자의 접합 종료 후, 제1 패널(P1)과 제2 패널(P2)과 실부재(S)에 의해 에워싸인 공간을 배기하여 진공층(VAC)으로 할 수도 있다. 이와 같이 접합 후에 배기를 행하는 경우, 접합 시의 분위기는 상압(常壓)/감압 어느 것이라도 되며, 또 대기라도, 또는 질소가스나 주기율표(周期率表) 0족에 속하는 가스(예를 들면, Ar가스)를 포함하는 불활성 가스라도 된다.When joining the first panel P 1 and the second panel P 2 to the three characters of the frame, three-way simultaneous joining may be performed, or in the first step, any one panel and the frame are first joined, and In the second step, the other panel and the frame may be joined. If the three-way simultaneous joining or joining in the second stage can be performed in a high vacuum container, the space surrounded by the first panel P 1 , the second panel P 2 and the seal member S is simultaneously joined. It becomes a vacuum layer VAC. Alternatively, after completion of the bonding of the three characters, the space surrounded by the first panel P 1 , the second panel P 2 , and the seal member S may be exhausted to form the vacuum layer VAC. Thus, when exhausting after joining, the atmosphere at the time of joining may be either normal pressure / decompression, and it may be atmosphere or nitrogen gas or gas belonging to group 0 of the periodic table (for example, Ar gas) may be used.

접합 후에 배기를 행하는 경우, 배기는 제1 패널(P1) 및/또는 제2 패널(P2)에 미리 접속된 팁관(tip tube)(도시하지 않음)을 통해 행할 수 있다. 팁관은 전형적으로는 유리관을 사용하여 구성되고, 제1 패널(P1) 및/또는 제2 패널(P2)의 무효영역(NE1, NE2)(즉, 표시화면으로서 기능하는 유효영역(EF1, EF2이외의 영역)에 형성된 관통공의 주위에, 프릿유리 또는 전술한 저융점 금속재료를 사용하여 접합되어 있고,공간이 소정의 진공도에 달한 후, 예를 들면 가열처리를 행하여 가스 포착층 또는 가스 포착재료의 활성화를 도모하고, 이어서 열융착에 의해 팁관을 밀봉한다.When exhausting after joining, exhausting can be performed through a tip tube (not shown) previously connected to the first panel P 1 and / or the second panel P 2 . The tip tube is typically constructed using a glass tube, and has an invalid area NE 1 , NE 2 of the first panel P 1 and / or the second panel P 2 (that is, an effective area serving as a display screen) around the through hole formed in the EF 1, an area other than the EF 2), frit glass or may be bonded using a low-melting-point metal material described above, after the space reaches a predetermined degree of vacuum, for example, subjected to heat treatment gas Activation of the trapping layer or the gas trapping material is achieved, and then the tip tube is sealed by heat fusion.

다음에, 본 발명의 제1 구성에 관한 평면형 표시장치에 대하여, 도 3 (A)~eh 3 (D)를 참조하면서 설명한다. 여기에서는, 간단하기 하기 위해, 제1 패널(P1)의 유효영역(EF1)에 형성된 냉음극 전계전자 방출소자(이하, "전자방출소자"라고 함)와 게터만을 도시한다. 전자방출소자는 지지체(10) 상에 형성된 캐소드 전극(11), 캐소드 전극(11) 상 및 지지체(10) 상에 형성된 절연층(12), 절연층(12) 상에 형성된 게이트 전극(13), 게이트 전극(13)과 절연층(12)을 관통한 개구부(14), 및 개구부(14)의 저부에 위치하는 캐소드 전극(11) 상에 형성된 전자 방출부(15, 15A, 15B, 15C)로 이루어진다. 그리고, 제1 패널(P1)에는 게이트 전극(13) 상에 형성된 게터가 추가로 구비되어 있다. 여기에서는 게터로서 제2 형식의 게터(43B)를 도시했지만, 제1 형식의 게터(43A) 또는 제3 형식의 게터(43C)라도 된다. 도 3 (A)에 나타낸 전자방출소자는, 이른바 스핀트형 전자방출소자라고 불리는 타입이며, 원추형의 전자 방출부(15)를 가진다. 도 3 (B)에 나타낸 전자방출소자는 크라운형 전자방출소자라고 부를 수 있는 타입이며, 왕관형의 전자 방출부(15A)를 가진다. 도 3 (C)에 나타낸 전자방출소자는 편평형이라고 부를 수 있는 타입이며, 편평한 전자 방출부(15B)를 가진다. 편평해도 충분한 방출전자 전류를 얻기 위해, 전자 방출부(15B)는 일반적인 고융점 금속보다 전자 방출 효율이 높은 재료로 구성되어 있다. 또, 도 3 (D)에 나타낸 전자방출소자는, 이른바 평면형 전자방출소자라고 불리는 타입이며, 개구부(14)의 저부에서의 캐소드 전극(11)의 노출부분이 전자 방출부(15C)에 상당한다.Next, a planar display device according to a first configuration of the present invention will be described with reference to FIGS. 3A to 3E. Here, for the sake of simplicity, only the cold cathode field emission device (hereinafter referred to as "electron emission device") and the getter formed in the effective area EF 1 of the first panel P 1 are shown. The electron-emitting device includes a cathode electrode 11 formed on the support 10, an insulating layer 12 formed on the cathode electrode 11 and the support 10, and a gate electrode 13 formed on the insulating layer 12. And the electron emission portions 15, 15A, 15B, and 15C formed on the opening 14 penetrating through the gate electrode 13 and the insulating layer 12, and on the cathode electrode 11 positioned at the bottom of the opening 14. Is made of. The first panel P 1 is further provided with a getter formed on the gate electrode 13. Although the getter 43B of the 2nd type is shown here as a getter, the getter 43A of a 1st type or the getter 43C of a 3rd type may be sufficient. The electron-emitting device shown in Fig. 3A is a type called a spin-type electron-emitting device, and has a conical electron-emitting portion 15. Figs. The electron-emitting device shown in Fig. 3B is a type which can be called a crown-type electron-emitting device, and has a crown-shaped electron-emitting part 15A. The electron-emitting device shown in Fig. 3C is of a type that can be called flat and has a flat electron-emitting portion 15B. In order to obtain a sufficient emission electron current even when flat, the electron emission section 15B is made of a material having a higher electron emission efficiency than a general high melting point metal. In addition, the electron-emitting device shown in FIG. 3D is a type called a so-called planar electron-emitting device, and an exposed portion of the cathode electrode 11 at the bottom of the opening 14 corresponds to the electron-emitting part 15C. .

본 발명의 제1 구성에 관한 다른 평면형 표시장치에 있어서, 도 4 (A)~도 4 (C)를 참조하면서 설명한다. 여기에서는, 간단하게 하기 위해, 제1 패널(P1)의 유효영역(EF1)에 형성된 전자방출소자(에지형 전자방출소자)와 게터만을 도시한다. 이들 도면에서, 전자방출소자는 지지체(10) 상에 형성되고, 전자 방출층(111)을 피복한 절연층, 절연층 상에 형성한 게이트 전극(13), 게이트 전극(13)과 전자 방출층(111)을 관통하여, 절연층에 형성된 개구부(14), 및 개구부(14)의 측벽면에 노출된 전자 방출층(111)의 단부(111A)로 이루어지는 전자 방출부로 구성되어 있다. 그리고, 제1 패널(P1)에는, 게이트 전극(13) 상에 형성된 게터가 추가로 구비되어 있다. 여기에서는 게터로서 제2 형식의 게터(43B)를 도시했지만, 제1 형식의 게터(43A) 또는 제3 형식의 게터(43C)라도 된다. 도 4 (A)에 나타낸 전자방출소자에서는, 절연층은 단일의 절연층(12)으로 이루어지고, 전자 방출층(111)은 지지체(10)에 접하여 형성되어 있다. 도 4 (B)에 나타낸 전자방출소자에서는, 절연층은 전자 방출층(111)의 하측에 형성된 하부 절연층(12A)과 전자 방출층(111)의 상측에 형성된 상부 절연층(12B)으로 구성되어 있고, 개구부(14)는 상부 절연층(12B)에 더하여, 하부 절연층(12A)의 일부를 제거하도록 형성되어 있다. 또, 도 4 (C)에 나타낸 전자방출소자에서는, 절연층은 전자 방출층(111)의 하측에 형성된 하층 절연층(12A)과, 전자 방출층(111)의 상측에 형성된 상부 절연층(12B)으로 구성되어 있고, 하부 절연층(12A)의 또 아래에는 추가로 제1 게이트 전극(13A)이 형성되고, 개구부(14)의 저부에는 제1 게이트 전극(13A)가 노출되어 있다. 또, 상부 절연층(12B) 상에는, 제2 게이트 전극(13B)이 형성되어 있다. 이 제1 게이트 전극(13A)을 형성함으로써, 전자 방출부에 상당하는 개구부(14)의 벽면으로부터 돌출된 전자 방출층(111)의 단부(111A) 근방에 의해 고강도의 전계를 형성할 수 있다. 그리고, 다른 형식의 전자방출소자에 대해서는 후술한다.Another flat display device according to the first configuration of the present invention will be described with reference to FIGS. 4A to 4C. Here, for the sake of simplicity, only the electron-emitting device (edge-type electron-emitting device) and the getter formed in the effective area EF 1 of the first panel P 1 are shown. In these figures, the electron-emitting device is formed on the support 10, the insulating layer covering the electron-emitting layer 111, the gate electrode 13 formed on the insulating layer, the gate electrode 13 and the electron-emitting layer It consists of the opening part 14 which penetrates through 111, and the end part 111A of the electron emission layer 111 exposed to the side wall surface of the opening part 14, and the electron emission part. The first panel P 1 is further provided with a getter formed on the gate electrode 13. Although the getter 43B of the 2nd type is shown here as a getter, the getter 43A of a 1st type or the getter 43C of a 3rd type may be sufficient. In the electron-emitting device shown in Fig. 4A, the insulating layer consists of a single insulating layer 12, and the electron-emitting layer 111 is formed in contact with the support 10. In the electron-emitting device shown in FIG. 4B, the insulating layer is composed of a lower insulating layer 12A formed below the electron emitting layer 111 and an upper insulating layer 12B formed above the electron emitting layer 111. In addition to the upper insulating layer 12B, the opening 14 is formed so as to remove a part of the lower insulating layer 12A. In addition, in the electron-emitting device shown in FIG. 4C, the insulating layer is a lower insulating layer 12A formed below the electron emitting layer 111 and an upper insulating layer 12B formed above the electron emitting layer 111. The first gate electrode 13A is further formed below and below the lower insulating layer 12A, and the first gate electrode 13A is exposed at the bottom of the opening 14. The second gate electrode 13B is formed on the upper insulating layer 12B. By forming this first gate electrode 13A, a high-intensity electric field can be formed near the end 111A of the electron emission layer 111 protruding from the wall surface of the opening 14 corresponding to the electron emission portion. Incidentally, other types of electron-emitting devices will be described later.

실시형태 2Embodiment 2

실시형태 2는 본 발명의 제1 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제1 구성에 관한 평면형 표시장치에 관한 것이다. 제1 구성에 관한 평면형 표시장치의 대표예로서, 도 3 (A)에 나타낸 스핀트형 전자방출소자를 구비한 평면형 표시장치(냉음극 전계전자 방출표시장치) 제조방법의 공정도를 도 5~도 8에 나타내고, 평면형 표시장치(냉음극 전계전자 방출표시장치)의 전체도를 도 9에 나타냈다. 또, 평면형 표시장치를 분해했을 때의 개략적인 개념적 사시도를 도 10에 나타내고, 평면형 표시장치를 분해했을 때의 개략적인 사시도를 도 11에 나타냈다.Embodiment 2 relates to a manufacturing method according to the first configuration of the present invention and a flat panel display device according to the first configuration of the present invention obtained thereby. As a representative example of the flat panel display device according to the first configuration, a process diagram of a method of manufacturing a flat panel display device (cold cathode field emission display device) having the spin type electron emission device shown in Fig. 3A is shown in Figs. 9 is an overall view of a flat panel display device (cold cathode field emission display device). 10 is a schematic conceptual perspective view when the flat panel display is disassembled, and FIG. 11 is a schematic perspective view when the flat panel display is disassembled.

실시의 형태 2에서의 제조방법에 있어서는, 게터의 구체예로서, 도 1 (B)에 나타낸 제2 형식의 게터(43B)를 사용한다. 게터로서는, 제2 형식의 게터(43B)뿐만 아니라, 제1 형식의 게터(43A), 제3 형식의 게터(43C)를 사용할 수도 있다. 그리고, 도 5~도 7에서는, 간단히 하기 위해, 제1 패널(P1)의 유효영역에 형성된 전자방출소자 및 게터만을 도시했다. 또, 도 6 및 도 7에서는, 게이트 전극(1) 1개에 대하여, 개구부 및 전자 방출부는 각 1개만 도시했다.In the manufacturing method of Embodiment 2, the getter 43B of the 2nd form shown to FIG. 1 (B) is used as a specific example of a getter. As the getter, not only the getter 43B of the second type but also the getter 43A of the first type and the getter 43C of the third type can be used. 5 to 7 show only the electron-emitting device and the getter formed in the effective area of the first panel P 1 for the sake of simplicity. 6 and 7, only one opening and one electron emitting portion are shown for one gate electrode 1.

스핀트형 전자방출소자의 제조방법은, 기본적으로는, 원추형의 전자 방출부(15)를 금속재료의 수직증착에 의해 형성하는 방법이다. 즉, 개구부(14)에 대하여 증착입자를 수직으로 입사하지만, 개구부(14)의 부근에 형성되는 오버행형 퇴적물에 의한 차폐효과를 이용하여, 개구부(14)의 저부에 도달하는 증착입자의 양을 점감시켜, 원추형의 퇴적물인 전자 방출부(15)를 자기정합적으로 형성한다. 이하, 불필요한 오버행형 토적물의 제거를 용이하게 하기 위해, 게이트 전극(13) 상에 박리층(18)을 미리 형성해 두는 방법에 따르는 스핀트형 전자방출소자를 구비한 평면형 표시장치의 제조방법의 개요를, 지지체 등의 개략적인 일부 단면도인 도 5~도 7, 및 기판 등의 개략적인 일부 단면도인 도 8을 참조하여 설명한다.The manufacturing method of the spin type electron-emitting device is basically a method of forming the conical electron-emitting part 15 by vertical deposition of a metal material. That is, the amount of deposited particles that reach the bottom of the openings 14 is determined by using the shielding effect of the overhang-type deposits formed in the vicinity of the openings 14 while the deposition particles are incident perpendicularly to the openings 14. By diminishing, the electron emission part 15 which is a conical deposit is formed self-aligning. Hereinafter, in order to facilitate the removal of unnecessary overhang type soils, an outline of a manufacturing method of a flat panel display device having a spin type electron-emitting device according to a method of forming a release layer 18 on the gate electrode 13 in advance will be described. 5 to 7, which are schematic partial cross-sectional views of a support body and the like, and FIG. 8 which is a schematic partial cross-sectional view of a substrate and the like.

[공정-200][Process-200]

먼저, 일예로서 유리기판으로 이루어지는 지지체(10)의 위에, 스퍼터링법에 의해 두께 약 0.2㎛의 크롬으로 이루어지는 캐소드 전극용 도전 재료층을 성막하고, 리소그래피 기술 및 에칭 기술에 따라, 이 캐소드 전극용 도전 재료층을 스트라이프형으로 패터닝하여, 캐소드 전극(11)을 형성한다. 다음에, 캐소드 전극(11) 및 지지체(10) 상에 절연층(12)을 형성한다. 여기에서는 일예로서 TEOS(테트라에톡시실란) 원료가스로서 사용하는 CVD법에 의해, SiO2층을 약 1㎛의 두께로 형성한다. 계속해서, 이 절연층(12) 상에 게이트 전극 형성용의 도전 재료층(게이트 전극용 도전 재료층(13'))을 형성한다. 여기에서는, 게이트 전극용 도전 재료층(13')으로서, 예를 들면, 두께 약 0.2㎛의 크롬층을 스퍼터링법에 의해 성막한다.First, as an example, a cathode electrode conductive material layer made of chromium having a thickness of about 0.2 μm is formed on the support 10 made of a glass substrate by the sputtering method, and according to the lithography technique and the etching technique, the cathode electrode conductive layer is formed. The material layer is patterned in a stripe pattern to form the cathode electrode 11. Next, an insulating layer 12 is formed on the cathode electrode 11 and the support 10. Here, as an example, the SiO 2 layer is formed to a thickness of about 1 μm by the CVD method used as a TEOS (tetraethoxysilane) source gas. Subsequently, on this insulating layer 12, a conductive material layer (gate electrode conductive material layer 13 ') for forming a gate electrode is formed. Here, as a conductive material layer 13 'for a gate electrode, the chromium layer of thickness about 0.2 micrometer is formed into a film by sputtering method, for example.

또한, 게이트 전극용 도전 재료층(13') 상에, 게터 형성층(43)을 형성한다. 게터 형성층(43)은 하층측으로부터 차례로, 비정질 실리콘층(22), 반구형 실리콘 입자(41), 및, 예를 들면 알루미늄 지르코늄합금으로 이루어지는 가스 포착층(42)으로 구성된다(도 1 (B) 참조). 비정질 실리콘층(44)과 반구형 실리콘입자(41)에 의해, 지지부재가 구성된다. 감압CVD법에 의한 비정질 실리콘층(44) 형성조건의 일예를 하기의 표 1에 나타낸다. 그리고, PH3은 첨가하지 않아도 된다. 또, 반구형 실리콘 입자(41)의 형성공정에 있어서, 감압CVD법에 의한 핵 형성조건의 일예를 하기의 표 2에 나타낸다. 또한, 지지부재 상에는, 예를 들면, 알루미늄-지르코늄합금으로 이루어지는 가스 포착층(42)을 스퍼터링법에 의해 형성한다(도 5 (A) 참조).Further, a getter formation layer 43 is formed on the conductive material layer 13 'for the gate electrode. The getter formation layer 43 is composed of an amorphous silicon layer 22, a hemispherical silicon particle 41, and a gas trapping layer 42 made of, for example, an aluminum zirconium alloy, in order from the lower layer side (FIG. 1B). Reference). The support member is constituted by the amorphous silicon layer 44 and the hemispherical silicon particles 41. An example of the conditions for forming the amorphous silicon layer 44 by the reduced pressure CVD method is shown in Table 1 below. And PH 3 does not need to be added. Moreover, in the formation process of the hemispherical silicon particle 41, an example of the nucleation conditions by pressure reduction CVD method is shown in following Table 2. Further, on the support member, for example, a gas trapping layer 42 made of an aluminum zirconium alloy is formed by the sputtering method (see Fig. 5A).

[비정질 실리콘층의 형성조건][Formation Conditions of Amorphous Silicon Layer] SiH4유량SiH 4 flow 15SCCM15SCCM PH3유량PH 3 flow rate 25SCCM25SCCM 압력pressure 1 ×10-3Pa1 × 10 -3 Pa 형성온도Forming temperature 540℃540 ℃

[핵 형성조건][Nucleation conditions] SiH4유량SiH 4 flow 20SCCM20SCCM He 유량He flow rate 30SCCM30SCCM 압력pressure 1.33 ×10-3Pa1.33 × 10 -3 Pa 핵 형성온도Nucleation Temperature 560℃560 ℃

[공정-210][Process-210]

다음에, 포토리소그래피 기술에 의해 게터 형성층(43) 상에 에칭용 마스크(EM)를 형성하고, 이 에칭용 마스크(EM)를 에칭 마스크로서 사용하고, 게터 형성층(43) 및 게이트 전극용 도전 재료층(13')을 반응성 이온 에칭으로 패터닝한다. 이에 따라, 제2 형식의 게터(43B)가 상면에 형성된 게이트 전극(13)을 형성할 수 있다(도 5 (B) 참조).Next, an etching mask EM is formed on the getter formation layer 43 by photolithography technique, and the etching mask EM is used as an etching mask, and the getter formation layer 43 and the conductive material for the gate electrode are formed. Layer 13 'is patterned by reactive ion etching. Thereby, the gate electrode 13 formed in the upper surface of the getter 43B of the 2nd type can be formed (refer FIG. 5 (B)).

[공정-220][Process-220]

다음에, 에칭용 마스크(EM)를 제거하여, 새로이 에칭용 마스크(EM)를 제2 형식의 게터(43B) 및 절연층(12) 상에 형성하고, 이 에칭용 마스크(EM)을 사용하여, 제2 형식의 게터(43B), 게이트 전극(13) 및 절연층(12)의 에칭을 차례로 행함으로써, 저부에 캐소드 전극(11)이 노출된 개구부(14)를 형성한다. 여기에서, 제2 형식의 게터(43B)와 게이트 전극(13)에서의 개구부의 형성은 반응성 이온 에칭에 의해 행하고, 절연층(12)에서의 개구부의 형성은 완충화 불산 수용액을 사용한 웨트 에칭에 의해 행할 수 있다. 절연층(12)의 에칭은 등방적으로 진행하므로, 개구부(14)의 측벽면은 도 6 (A)에 나타낸 바와 같이, 게이트 전극(13)의 단부보다 후퇴한다. 이 때의 후퇴량은 에칭시간의 장단에 의해 제어할 수 있다. 이러한 개구부(14)의 형상은 개구부(14) 내의 전계강도를 높이는 데에 바람직하다.Next, the etching mask EM is removed, and the etching mask EM is newly formed on the getter 43B and the insulating layer 12 of the second type, and the etching mask EM is used. The etching of the getter 43B, the gate electrode 13, and the insulating layer 12 of the 2nd type is performed in order, and the opening part 14 which the cathode electrode 11 was exposed in the bottom is formed. Here, the openings in the getter 43B and the gate electrode 13 of the second type are formed by reactive ion etching, and the openings in the insulating layer 12 are formed by wet etching using a buffered hydrofluoric acid aqueous solution. This can be done by. Since the etching of the insulating layer 12 proceeds isotropically, the side wall surface of the opening portion 14 retreats from the end of the gate electrode 13 as shown in Fig. 6A. The amount of retreat at this time can be controlled by the length and length of the etching time. The shape of this opening 14 is desirable to increase the field strength in the opening 14.

[공정-230][Process-230]

다음에, 에칭용 마스크(EM)를 제거하고, 전면에 알루미늄을 경사증착함으로써, 도 6 (B)에 나타낸 바와 같은 박리층(18)을 형성한다. 이 때, 지지체(10)의 법선에 대한 증착입자의 입사각을 충분히 크게 선택함으로써, 개구부(14)의 저부에 알루미늄을 거의 퇴적시키지 않고, 제2 형식의 게터(43B) 상 및 절연층(12) 상에 박리층(18)을 형성할 수 있다. 이 박리층(18)은 개구부(14)의 개구 단부로부터 차양형으로 돌출되어 있고, 이에 따라 개구부(14)가 실질적으로 직경이 축소된다.Next, the etching mask EM is removed and aluminum is deposited on the entire surface to form a release layer 18 as shown in Fig. 6B. At this time, by sufficiently selecting the incidence angle of the deposited particles with respect to the normal of the support 10, the aluminum is deposited on the bottom of the opening 14 and the getter 43B and the insulating layer 12 of the second type are hardly deposited. The release layer 18 can be formed on it. The release layer 18 protrudes from the opening end of the opening 14 in a sunshade, whereby the opening 14 is substantially reduced in diameter.

[공정-240][Process-240]

다음에, 전면(全面)에, 예를 들면, 몰리브덴(Mo)을 수직증착한다. 이 때, 박리층(18) 상에서 오버행 형상을 가지는 전자 방출부 형성층(19)이 성장됨에 따라, 개구부(14)의 실질적인 직경이 차츰 축소되므로, 개구부(14)의 저부에서 퇴적에 기여하는 증착입자는 차츰 개구부(14)의 중앙 부근을 통과하는 성분에 한정되게 된다. 그 결과, 도 7 (A)에 나타낸 바와 같이, 개구부(14)의 저부에는 원추형의 퇴적물이 형성되고, 이 원추형의 퇴적물이 전자 방출부(15)로 된다.Next, for example, molybdenum (Mo) is vertically deposited on the entire surface. At this time, as the electron emission portion forming layer 19 having an overhang shape is grown on the release layer 18, since the substantial diameter of the opening 14 is gradually reduced, the deposited particles contribute to the deposition at the bottom of the opening 14. Is gradually limited to the component passing near the center of the opening 14. As a result, as shown in Fig. 7A, conical deposits are formed at the bottom of the opening 14, and the conical deposits become the electron emitting portions 15. Figs.

[공정-250][Process-250]

그 후, 인산 수용액을 사용하여 박리층(18)을 그 위의 전자 방출부 형성층(19)과 함께 제거하면, 도 7 (B)에 나타낸 바와 같은 스핀트형 전자방출소자를 완성할 수 있다.Subsequently, by removing the release layer 18 together with the electron emission portion forming layer 19 thereon using an aqueous solution of phosphoric acid, a spin type electron-emitting device as shown in Fig. 7B can be completed.

[공정-260][Process-260]

이러한 전자방출소자가 다수 형성된 제1 패널(캐소드 패널)(P1)과 제2 패널(애노드 패널)(P2)을 조합하면, 평면형 표시장치를 얻을 수 있다. 구체적으로는, 예를 들면, 세라믹스나 유리로 제작된 높이 약 1mm의 프레임(24)을 준비하고, 프레임(24), 제1 패널(P1)과 제2 패널(P2)을, 예를 들면 프릿유리를 사용하여 접합하고, 프릿유리를 건조한 후, 약 450℃로 10~30분 소성하면 된다. 이어서, 평면형 표시장치의 내부를 10-4Pa 정도의 진공도로 될 때까지 배기 후, 예를 들면, 가열처리를 행하여 가스 포착층(가스 포착재료)의 활성화를 도모한다. 그 후, 적당한 방법으로 팁관(17)을 밀봉한다. 또한, 예를 들면, 프레임(24), 제1 패널(P1)과 제2 패널(P2)의 접합을 고진공 분위기 중에서 행해도 되고, 또는 평면형 표시장치의 구조에 따라서는, 프레임 없이 제1 패널(P1)과 제2 패널(P2)을 접합해도 된다.The combination of the first panel (cathode panel) P 1 and the second panel (anode panel) P 2 on which a large number of such electron emitting devices are formed can provide a flat display device. Specifically, for example, a frame 24 having a height of about 1 mm made of ceramics or glass is prepared, and the frame 24, the first panel P 1 , and the second panel P 2 are exemplified. For example, what is necessary is just to bond together using frit glass, and to dry the frit glass at about 450 degreeC for 10 to 30 minutes. Subsequently, the inside of the flat panel display device is evacuated to a vacuum degree of about 10 −4 Pa, and then heated, for example, to activate the gas trapping layer (gas trapping material). Then, the tip tube 17 is sealed by a suitable method. Further, for example, the bonding of the frame 24, the first panel P 1 and the second panel P 2 may be performed in a high vacuum atmosphere, or depending on the structure of the flat panel display device, the first without frame It may be bonded to the panel (P 1) and the second panel (P 2).

제2 패널(P2)의 제조방법의 일예를, 이하, 도 8을 참조하여 설명한다. 먼저, 발광성 결정입자 조성물을 조제한다. 이를 위해, 예를 들면, 순수에 분산제를 분산시키고, 호모믹서를 사용하여 3000rpm에서 1분간 교반(攪拌)을 행한다. 다음에, 앞에서 설명한 발광성 결정입자를 분산제가 분산한 순수 중에 투입하고, 호모믹서를 사용하여 5000rpm에서 5분간 교반을 행한다. 그 후, 예를 들면, 폴리비닐 알콜 및 중크롬산 암모늄을 첨가하여 충분히 교반해서 여과한다.An example of the manufacturing method of the second panel P 2 will be described below with reference to FIG. 8. First, the luminescent crystal grain composition is prepared. For this purpose, for example, a dispersant is dispersed in pure water and stirred for 1 minute at 3000 rpm using a homomixer. Next, the above-mentioned luminescent crystal grains are thrown in the pure water which the dispersing agent disperse | distributed, and it stirs at 5000 rpm for 5 minutes using a homomixer. Then, polyvinyl alcohol and ammonium dichromate are added, for example, and it fully stirs and filters.

제2 패널(P2)의 제조에서는, 예를 들면, 유리로 이루어지는 기판(20) 상의 전면에 감광성 피막(25)을 형성(도포)한다. 그리고, 노광광원(도시하지 않음)으로부터 사출되어, 마스크(28)에 형성된 구멍부(29)를 통해 통과한 노광광에 의해, 기판(20) 상에 형성된 감광성 피막(25)을 노광하여 감광영역(26)을 형성한다(도 8 (A) 참조). 그 후, 감광성 피막(25)을 현상하여 선택적으로 제거하고, 감광성 피막의 잔부(노광, 현상 후의 감광성 피막)(27)를 기판(20) 상에 남긴다(도 8 (B) 참조). 다음에, 전면에 카본제(카본 슬러리)를 도포하여, 건조, 소성한 후, 리프트오프(lift-off)법으로 감광성 피막의 잔부(27) 및 그 위의 카본제를 제거함으로써, 노출된 기판(20) 상에 카본제로 이루어지는 블랙 매트릭스(22)를 형성하고, 아울러, 감광성 피막의 잔부(27)를 제거한다(도 8 (C) 참조). 그 후, 노출된 기판(20) 상에, 적, 녹, 청의 각 형광체을(21)을 형성한다(도 8 (D) 참조). 구체적으로는, 전술한 각 발광성 결정입자(형광체 입자)로 조제된 발광성 결정입자 조성물을 사용하여, 예를 들면, 적색 감광성의 발광성 결정입자 조성물(형광체 슬러리)을 전면에 도포하여, 노광, 현상하고, 이어서, 녹색 감광성의 발광성 결정입자 조성물(형광체 슬러리)을 전면에 도포하여, 노광, 현상하고, 또한 청색 감광성의 발광성 결정입자 조성물(형광체 슬러리)을 전면에 도포하여, 노광, 현상하면 된다. 그 후, 형광체층(21) 및 블랙 매트릭스(22) 상에 스퍼터링법으로 두께 약 0.07㎛의 알루미늄 박막으로 이루어지는 애노드 전극(23)을 형성한다. 그리고, 스크린인쇄법 등에 의해 형광체층(21)을 형성할 수도 있다.In the second manufacturing a panel (P 2), for example, the front forming (coating), a photosensitive film 25 on the on the substrate 20 made of glass. The photosensitive film 25 formed on the substrate 20 is exposed by the exposure light emitted from an exposure light source (not shown) and passed through the hole 29 formed in the mask 28 to expose the photosensitive region. (26) is formed (see FIG. 8 (A)). Thereafter, the photosensitive film 25 is developed and selectively removed, and the remainder of the photosensitive film (exposure, photosensitive film after development) 27 is left on the substrate 20 (see Fig. 8B). Next, a carbon substrate (carbon slurry) is applied to the entire surface, dried and baked, and then the exposed substrate is removed by removing the remainder 27 of the photosensitive film and the carbon substrate thereon by a lift-off method. The black matrix 22 which consists of carbon is formed on (20), and the remainder 27 of the photosensitive film is removed (refer FIG. 8 (C)). Thereafter, red, green, and blue phosphors 21 are formed on the exposed substrate 20 (see Fig. 8D). Specifically, using the luminescent crystal grain composition prepared from each of the above-mentioned luminescent crystal grains (phosphor particles), for example, a red photosensitive luminescent crystal grain composition (phosphor slurry) is applied to the entire surface to be exposed and developed. Next, a green photosensitive luminescent crystal grain composition (phosphor slurry) may be apply | coated to the whole surface, and it may expose and develop, and a blue photosensitive luminescent crystal grain composition (phosphor slurry) may be apply | coated to the whole surface, and it may expose and develop. Thereafter, an anode electrode 23 made of an aluminum thin film having a thickness of about 0.07 μm is formed on the phosphor layer 21 and the black matrix 22 by sputtering. The phosphor layer 21 can also be formed by screen printing or the like.

도 9에, 실시형태 2에 관한 평면형 표시장치의 구성예를 나타냈다. 도 9에서는, 1개의 게이트 전극(13)에 대하여 개구부(14) 및 전자 방출부(15)를 2개씩 도시했지만, 스핀트형 전자방출소자의 기본적인 구성은 도 7 (B)에 나타낸 바와 같다. 전술한 스핀트형 전자방출소자는 제1 패널(P1)(캐소드 패널이라고도 함)의 유효영역(EF1)에 형성되어 있다. 한편, 제2 패널(P2)(애노드 패널이라고도 함)은 기판(20)과, 기판(20) 상에 소정의 패턴에 따라 형성된 형광체층(형광체층(21R, 21G, 21B))과, 형광체층(21) 상의 전면에 걸쳐 형성된 애노드 전극(23)으로 구성되어 있다. 그리고, 인접하는 형광체층(21) 사이는 콘트라스트를 향상시키기 위한 블랙 매트릭스(22)로 매입되어 있다.9, the structural example of the flat-panel display apparatus which concerns on Embodiment 2 was shown. In Fig. 9, two openings 14 and two electron emitting portions 15 are shown for one gate electrode 13, but the basic configuration of the spin type electron-emitting device is as shown in Fig. 7B. The above-described spin type electron-emitting device is formed in the effective region EF 1 of the first panel P 1 (also called a cathode panel). On the other hand, the second panel P 2 (also referred to as an anode panel) includes a substrate 20, a phosphor layer (phosphor layers 21R, 21G, 21B) formed on a substrate 20 according to a predetermined pattern, and a phosphor. It consists of an anode electrode 23 formed over the entire surface on the layer 21. The adjacent phosphor layers 21 are embedded in a black matrix 22 for improving contrast.

평면형 표시장치를 분해한 개념도를 도 10에 나타낸 바와 같이, 실시형태 1의 평면 표시장치는 제1 패널(P1)(표시용 패널)과 제2 패널(P2)이 진공층(VAC)을 사이에 두고 대향하여 배치되고, 제1 패널(P1)과 제2 패널(P2)이 주변부에서 프레임(24)을 통해 접합되어 있다. 도 10에서는, 접합부위를 해칭으로 나타냈다. 제1 패널(P1) 및 제2 패널(P2)의 각각은 화소가 배열되고, 실제의 표시화면으로서 기능하는 유효영역(EF1, EF2)(해칭으로 표시)과, 유효영역(EF1, EF2)을 포위하고, 화소를 선택하기 위한 주변회로 등이 형성된 무효영역(NE1, NE2)과 기능 상 대별된다. 무효영역(NE1)에는 진공 배기용의 다른 관통공(16)이 형성되어 있고, 이 관통공(16)에는 진공 배기 후에 밀봉되는 팁관(17)이 접속되어 있다. 진공층(VAC)의 진공도는 10-4~10-6Pa의 오더이다.As shown in FIG. 10, a schematic view of an exploded flat display device is shown, the first panel P 1 (display panel) and the second panel P 2 are connected to the vacuum layer VAC. being disposed so as to face sandwiching, the is joined with the first panel (P 1) and the second panel (P 2) the frame 24 in the periphery. In FIG. 10, the junction part was shown by hatching. Each of the first panel P 1 and the second panel P 2 has pixels arranged and effective areas EF 1 and EF 2 (displayed by hatching) and function as an actual display screen, and an effective area EF. 1 , EF 2 ), and are functionally distinguished from the invalid areas NE 1 and NE 2 in which peripheral circuits and the like for selecting pixels are formed. Another through hole 16 for vacuum evacuation is formed in the ineffective area NE 1 , and a tip pipe 17 sealed after vacuum evacuation is connected to the through hole 16. The degree of vacuum of the vacuum layer VAC is in the order of 10 −4 to 10 −6 Pa.

도 11에 나타낸 바와 같이, 캐소드 전극(11)을 구성하는 스프라이트형의 도전 재료층(캐소드 전극용 도전재료)과, 게이트 전극(13)을 구성하는 스트라이프형의 게이트 전극용 도전 재료층은 이들 층의 투사영상이 서로 직교하는 방향으로 형성되어 있고, 이들 스트라이프형 층의 투사영상이 중복되는 부분에 상당하는 영역(1화소분의 영역에 상당하고, 전자 방출 영역임)에 실시형태 2에서는, 복수의 전자방출소자가 배열되어 있다. 또한, 이러한 전자 방출 영역이 제1 패널(P1)의 유효영역(EF1) 내에, 통상, 2차원 매트릭스형으로 배열되어 있다. 1화소는 제1 패널(P1)측의 캐소드 전극용 도전 재료층과 게이트 전극용 도전 재료층이 중복된 전자 방출 영역(소정 수가 배열된 전자방출소자의 1군을 가짐)과, 전자 방출 영역에 대면한 제2 패널(P2)측의 형광체층(21)에 의해 구성된다. 유효영역(EF1, EF2)에는 이러한 화소가 , 예를 들면, 수십만~수백만개의 오더로 2차원 매트릭스형으로 배열되어 있다.As shown in FIG. 11, the sprite type conductive material layer (cathode electrode conductive material) which comprises the cathode electrode 11, and the stripe type gate electrode conductive material layer which comprise the gate electrode 13 are these layers. In the second embodiment, a plurality of projection images are formed in directions perpendicular to each other and correspond to regions where the projection images of these stripe layers overlap with each other (corresponding to one pixel area and being an electron emission region). Electron-emitting devices are arranged. In addition, such an electron emission region is normally arranged in a two-dimensional matrix in the effective region EF 1 of the first panel P 1 . One pixel includes an electron emission region (having one group of electron emission elements having a predetermined number) in which the cathode electrode conductive material layer and the gate electrode conductive material layer on the first panel P 1 side overlap, and the electron emission region. the first is composed of the second panel (P 2), the phosphor layer 21 on the side opposite to. In the effective areas EF 1 and EF 2 , such pixels are arranged in a two-dimensional matrix, for example, in the order of hundreds to millions of orders.

캐소드 전극(11)에는 상대적인 네터티브 전압이 주사회로(30)로부터 인가되고, 게이트 전극(13)에는 상대적인 포지티브 전압이 제어회로(31)로부터 인가되고, 애노드 전극(23)에는 게이트 전극(13)보다 더욱 높은 포지티브 전압이 가속전원(32)으로부터 인가된다. 이러한 평면형 표시장치에서 표시를 행하는 경우, 캐소드 전극(11)에는 주사회로(30)로부터 주사신호가 입력되고, 게이트 전극(13)에는 제어회로(31)로부터 비디오 신호가 입력된다. 게이트 전극(13)과 캐소드 전극(11)과의 전위치(△V)가 어느 임계전압(Vth) 이상으로 되면, 이러한 전위차(△V)에 의해 생성된 전계에 따라, 전자 방출부(15)의 선단으로부터 양자 터널효과에 의해 양자가 방출된다.A relative negative voltage is applied from the scan circuit 30 to the cathode electrode 11, a relative positive voltage is applied from the control circuit 31 to the gate electrode 13, and a gate electrode 13 is applied to the anode electrode 23. A positive voltage higher than) is applied from the acceleration power supply 32. In the case of displaying in such a flat panel display device, a scan signal is input from the scan circuit 30 to the cathode electrode 11, and a video signal is input from the control circuit 31 to the gate electrode 13. When the previous position ΔV between the gate electrode 13 and the cathode electrode becomes higher than a certain threshold voltage Vth, the electron emission unit 15 is driven in accordance with the electric field generated by the potential difference ΔV. Protons are emitted by the quantum tunnel effect from the tip of.

구체적으로는, 실시형태 2의 평면형 표시장치에 있어서, 행 방향(X 방향)으로 배열된 전자 방출 영역을 열 방향(Y 방향)으로 차례로 작동시킨다. 즉, 게이트 전극(13)이 형성된 스트라이프형의 게이트 전극용 도전 재료층의 각각에, 차례로, 주사회로(31)로부터 일정한 전압(VG)을 인가해 간다. 한편, 제어회로(30)로 게이트 전극(11)을 구성하는 스트라이프형의 캐소드 전극용 도전 재료층의 각각에 0 ≤[VC-MAX내지 VC-MIN](〈VG)의 전압을 인가한다. 이에 따라, 전압(VG)이 인가된 스트라이프형의 게이트 전극용 도전 재료층과, 전압(VC-MAX내지 VC-MIN)이 인가된 각각의 캐소드 전극용 도전 재료층이 중복되는 전자 방출 영역에서는, (VG-VC-MIN)인 때, 전위차(△V)가 최대로 되어, 전자 방출 영역으로부터의 전자 방출량이 최대로 되고, 이 전자가 애노드 전극(23)으로 끌어당겨져, 형광체층(21)에 충돌한다. 그리고, 애노드 전극(23)에는 게이트 전극(13)보다 더욱 높은 포지티브 전압이 가속전원(32)으로부터 인가된다. 그 결과, 이러한 전자 방출 영역에 대응한 형광체층의 발광휘도가 최고로 된다. 한편, (VG-VG-MAX)인 때, 전위차(△V)는 최소호 되어, 전자 방출 영역으로부터 전자가 방출되지 않고, 이러한 전자 방출 영역에 대응한 형광체층은 발광하지 않는다. 캐소드 전극용 도전 재료층의 각각에 VC-MAX내지 VC-MIN의 전압을 인가함으로써, 형광체층의 발광휘도의 제약을 행할 수 있다.Specifically, in the flat display device of Embodiment 2, the electron emission regions arranged in the row direction (X direction) are sequentially operated in the column direction (Y direction). That is, a constant voltage V G is sequentially applied from the scanning circuit 31 to each of the stripe gate electrode conductive material layers on which the gate electrode 13 is formed. On the other hand, a voltage of 0 ≦ [V C -MAX to V C -MIN ] (<V G ) is applied to each of the conductive material layers for stripe cathode electrodes constituting the gate electrode 11 by the control circuit 30. do. Accordingly, the electron emission in which the stripe-type conductive material layer for the gate electrode to which the voltage V G is applied and the conductive material layer for each of the cathode electrode to which the voltages V C -MAX to V C -MIN are applied are overlapped. In the region, when (V G -V C-MIN ), the potential difference ΔV is maximized, the amount of electrons emitted from the electron emission region is maximized, and the electrons are attracted to the anode electrode 23 to form a phosphor. Impinges on layer 21. A positive voltage higher than that of the gate electrode 13 is applied to the anode electrode 23 from the acceleration power supply 32. As a result, the light emission luminance of the phosphor layer corresponding to the electron emission region is the highest. On the other hand, when (V G -V G-MAX ), the potential difference DELTA V is minimized, electrons are not emitted from the electron emission region, and the phosphor layer corresponding to the electron emission region does not emit light. By applying a voltage of V C -MAX to V C -MIN to each of the conductive material layer for the cathode electrode, the emission luminance of the phosphor layer can be restricted.

이러한 구성을 가지는 평면형 표시장치에서는, 제2 형식의 게터(43B)가 제1 패널(P1)의 유효영역(EF1), 보다 구체적으로는 각 게이트 영역(13) 상에 형성되어 있기 때문에, 유효영역 내의 모든 장소에 위치하는 스핀트형 전자방출소자에 대하여 균등한 가스 포착효과가 보증된다. 따라서, 이러한 평면형 표시장치에서는, 국소 방전이나 전자 방출부의 손상이 억제되어, 장수명, 고화질이 달성된다.In the flat display device having such a configuration, the getter 43B of the second type is formed on the effective region EF 1 of the first panel P 1 , more specifically, on each gate region 13. An equal gas trapping effect is assured for the spin type electron-emitting devices located at all places in the effective area. Therefore, in such a flat panel display, damage of a local discharge and an electron emission part is suppressed, and long life and high image quality are achieved.

실시형태 3Embodiment 3

실시형태 3는 실시형태 2의 변형예이다. 실시형태 3과 실시형태 2의 주된 상위점은 다공질체(45)로 이루어지는 지지부재를 가지는 제3 형식의 게터(43C)를 형성하는 점이다.Embodiment 3 is a modification of Embodiment 2. The main difference between Embodiment 3 and Embodiment 2 is that a third type getter 43C having a support member made of the porous body 45 is formed.

먼저, 캐소드 전극(11)의 구성재료로서 ITO를 사용한 외에는, 실시형태 2의 [공정-200]과 동일하게 하여, 게이트 전극용 도전 재료층(13')의 형성을 행한다. 다음에, 게이트 전극용 도전 재료층(13') 상에, 게터 형성층(43)을 형성한다. 게터 형성층(43)은 하층측으로부터 차례로 다공질체(45), 및 다공질체(45) 상에 형성된 가스 포착층(42)으로 구성된다(도 1 (C) 참조). 여기에서는, 예를 들면, 메틸실록산 용액을 회전수 약 3000rpm에서 회전도포법에 의해 전면에 도포하여, 얻어진 지지부재 형성막을 약 500℃로 소성함으로써, 산화 실리콘계 크세로겔로 이루어지는 다공질체(45)를 형성한다. 계속해서, 예를 들면, 스퍼터링법 또는 CVD법에 의해, 티탄(Ti)으로 이루어지는 가스 포착층(42)을 다공질체(45) 상에 형성한다. CVD법에 의한 티탄(Ti)으로 이루어지는 가스 포착층(42)을 형성하는 조건의 일예를, 하기의 표 3에 나타낸다. 이후의 공정은, 전자 방출부(15)를 텅스텐을 사용하여 형성하는 외에는, 실시형태 2과 동일하게 할 수 있다. 실시형태 3에서도, 도 9~도 11에 나타낸 것과 동일한 평면형 표시장치를 구성할 수 있다.First, except for using ITO as a constituent material of the cathode electrode 11, the gate electrode conductive material layer 13 'is formed in the same manner as in [Step-200] of the second embodiment. Next, a getter formation layer 43 is formed on the conductive material layer 13 'for the gate electrode. The getter formation layer 43 is comprised from the porous body 45 and the gas trapping layer 42 formed on the porous body 45 sequentially from the lower layer side (refer FIG. 1 (C)). Here, for example, the porous body made of silicon oxide-based xerogel is formed by applying a methylsiloxane solution to the entire surface by a rotation coating method at a rotational speed of about 3000 rpm and firing the obtained support member forming film at about 500 ° C. To form. Subsequently, the gas trapping layer 42 made of titanium (Ti) is formed on the porous body 45 by, for example, sputtering or CVD. An example of the conditions for forming the gas trapping layer 42 made of titanium (Ti) by the CVD method is shown in Table 3 below. The subsequent steps can be performed in the same manner as in the second embodiment, except that the electron emitting portions 15 are formed using tungsten. Also in the third embodiment, the same flat display device as that shown in FIGS. 9 to 11 can be configured.

[티탄(Ti)으로 이루어지는 가스 포착층의 형성조건][Formation Conditions of Gas Capture Layer Made of Titanium (Ti)] CVD 장치CVD equipment 유자장(有磁場) 마이크로파 플라스마 CVD 장치Yujin Microwave Plasma CVD System TiCl4 TiCl 4 15SCCM15SCCM H2유량H 2 flow rate 50SCCM50SCCM Ar 유량Ar flow 43SCCM43SCCM 압력pressure 0.3Pa0.3 Pa 마이크로파 파워Microwave power 2.0kW(2.45GHz)2.0 kW (2.45 GHz) 형성온도Forming temperature 420℃420 ℃

실시형태 4Embodiment 4

실시형태 4는 실시형태 3의 변형예이다. 실시형태 4와 실시형태 3의 주된 상위점은 다공질체(45)를 상 분리를 응용하여 형성하는 점에 있다. 다공질체(45)의 형성공정에서는, 먼저, 예를 들면, TEOS와 트리메톡시붕산을 10 : 3의 중량비로서 에탄올에 용해한 용액을 회전수 약 3000rpm에서 회전도포법에 의해 전면에 도포한다. 다음에, 얻어진 지지부재 형성막을 약 200℃로 가(假)소성하고, 용액 중에 함유되는 유기물을 제거한다. 또한, 약 500℃로 본소성을 행하면, 상 분리에 의해 붕규산 유리 중에 산화 붕소의 미립자가 석출(析出)된 상태가 얻어진다. 그 후, 온수를 사용한 에칭을 행하면, 산화 붕소의 미립자만이 용해 제거되어, 붕규산 유리의 다공질체(45)가 얻어진다. 이후의 공정은 실시형태 3과 동일하게 할 수 있다. 실시형태 4에서도, 도 9~도 11에 나타낸 것과 동일한 평면형 표시장치를 구성할 수 있다.Embodiment 4 is a modification of Embodiment 3. The main difference between Embodiment 4 and Embodiment 3 lies in that the porous body 45 is formed by applying phase separation. In the formation process of the porous body 45, first, the solution which melt | dissolved TEOS and trimethoxyboric acid in ethanol in the weight ratio of 10: 3, for example is apply | coated to the whole surface by the rotation coating method at about 3000 rpm. Next, the obtained support member formation film is calcined at about 200 degreeC, and the organic substance contained in a solution is removed. Moreover, when main baking is performed at about 500 degreeC, the state which the particle | grains of boron oxide precipitated in borosilicate glass by phase separation is obtained. Subsequently, when etching using hot water is performed, only the fine particles of boron oxide are dissolved and removed to obtain a porous body 45 of borosilicate glass. The subsequent steps can be the same as in the third embodiment. Also in Embodiment 4, the same flat display device as that shown in FIGS. 9 to 11 can be configured.

실시형태 5Embodiment 5

실시형태 5는 실시형태 3의 또 다른 변형예이다. 실시형태 5와 실시형태 3의 주된 상이점은 에칭 속도가 상대적으로 빠른 성분을 에칭 제거함으로써 다공질체(45)를 형성하는 점이다. 다공질체(45)의 형성공정에서는, 먼저, 예를 들면, TEOS와 메틸트리메톡시 실란을 10 : 4의 중량비로서 에탄올에 용해한 용액을 회전수 약 3000rpm에서 회전도포법에 의해 전면에 도포한다. 다음에, 얻어진 지지부재 형성막을 약 200℃로 가소성하고, 용액 중에 함유되는 유기물을 제거한다. 이 때, 얻어지는 지지부재 형성막 중에서는, TEOS에 유래하는 산화 실리콘과 메틸트리메톡시 실란에 유래하는 산화 실리콘이 공존되어 있다. 계속해서, 1% 불산 수용액을 사용한 에칭을 행하면, 에칭속도가 상대적으로 빠른 메틸메톡시 실란에 유래하는 산화 실리콘이 용해 제거되어, TEOS에 유래하는 산화 실리콘의 다공질체(45)가 얻어진다. 이 후의 공정은 실시형태 3과 동일하게 할 수 있다. 실시형태 4에서도, 도 9~도 11에 나타낸 것과 동일한 평면형 표시장치를 구성할 수 있다.Embodiment 5 is another modification of Embodiment 3. The main difference between Embodiment 5 and Embodiment 3 is that the porous body 45 is formed by etching away a component having a relatively high etching rate. In the formation process of the porous body 45, first, the solution which melt | dissolved TEOS and methyltrimethoxy silane in ethanol in the weight ratio of 10: 4, for example is apply | coated to the whole surface by the rotation coating method at about 3000 rpm. Next, the obtained support member forming film is plasticized at about 200 ° C. to remove organic substances contained in the solution. At this time, in the support member forming film obtained, silicon oxide derived from TEOS and silicon oxide derived from methyltrimethoxy silane coexist. Subsequently, when etching using a 1% hydrofluoric acid aqueous solution, silicon oxide derived from methylmethoxy silane having a relatively high etching rate is dissolved and removed, thereby obtaining a porous body 45 of silicon oxide derived from TEOS. The subsequent steps can be the same as in the third embodiment. Also in Embodiment 4, the same flat display device as that shown in FIGS. 9 to 11 can be configured.

실시형태 6Embodiment 6

실시형태 6은 본 발명의 제2 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제2 구성에 관한 평면형 표시장치에 관한 것이다. 이하, 실시형태 6을 도 12 및 도 13을 참조하여 설명한다.Embodiment 6 relates to a manufacturing method according to the second configuration of the present invention and a flat panel display device according to the second configuration of the present invention obtained thereby. Embodiment 6 is described below with reference to FIGS. 12 and 13.

[공정-600][Process-600]

절연층(12)의 형성까지를 실시형태 2의 [공정-200]과 동일하게 행한다. 다음에, 절연층(12) 상에 게이트 전극(13)을 형성한다. 게이트 전극(13)은 실시형태 2에서 설명한 것과 동일하게, 게이트 전극용 도전 재료층(13')을 형성한 후에, 게이트 전극용 도전 재료층(13')을 에칭법 등에 따라 패터닝함으로써 형성해도 되고, 인쇄법에 따라 최초부터 스트라이프형으로 형성해도 된다. 다음에, 예를 들면, CVD법에 의해, SiO2로 이루어지는 두께 약 1㎛의 제2 절연층(46)을 게이트 전극(13) 및 절연층(12) 상에 형성한다. 또한, 제2 절연층(46) 상의 전면에 두께 약 0.07㎛의 TiN층을 스퍼터법으로 성막하고, 수속 전극 형성용의 도전 재료층(수속 전극용 도전 재료층(47'))을 형성한다. 또한, 실시형태 2의 [공정-200]과 동일하게 하여, 수속 전극용 도전 재료층(47') 상에 게터 형성층(43)을 형성한다(도 12 (A) 참조).The formation of the insulating layer 12 is performed in the same manner as in the [Step-200] of the second embodiment. Next, the gate electrode 13 is formed on the insulating layer 12. The gate electrode 13 may be formed by forming the gate electrode conductive material layer 13 'in the same manner as described in the second embodiment, and then patterning the gate electrode conductive material layer 13' by an etching method or the like. You may form in stripe form from the beginning according to the printing method. Next, for example, a second insulating layer 46 having a thickness of about 1 μm made of SiO 2 is formed on the gate electrode 13 and the insulating layer 12 by the CVD method. Further, a TiN layer having a thickness of about 0.07 μm is formed on the entire surface of the second insulating layer 46 by a sputtering method, and a conductive material layer for forming a converging electrode (conductive material layer 47 'for condensing electrode) is formed. In addition, a getter formation layer 43 is formed on the conductive material layer 47 'for the converging electrodes in the same manner as in [Step-200] of the second embodiment (see Fig. 12A).

[공정-610][Process-610]

다음에, 도 12 (B)에 나타낸 바와 같이, 게터 형성층(43) 및 수속 전극용 도전 재료층(47')을 패터닝함으로써, 제2 형식의 게터(43B)가 상면에 형성된 수속 전극(47)을 형성할 수 있다. 이 패터닝을, 예를 들면, 에칭용 마스크(도시하지 않음)를 사용하여, 게터 형성층(43) 및 수속 전극용 도전 재료층(47')을 에칭함으로써 행할 수 있다.Next, as shown in FIG. 12B, the getter formation layer 43 and the conductive material layer 47 ′ for the converging electrodes are patterned, whereby the getter 43B of the second type is formed on the upper surface of the converging electrode 47. Can be formed. This patterning can be performed, for example, by etching the getter formation layer 43 and the conductive material layer 47 'for the converging electrode using an etching mask (not shown).

[공정-620][Process-620]

다음에, 도 13 (A)에 나타낸 바와 같이, 제2 절연층(46), 게이트 전극(13) 및 절연층(12)을 패터닝하여, 저부에 캐소드 전극(11)이 노출된 개구부(14)를 형성한다. 개구부(14)의 형성은, 예를 들면, 에칭용 마스크(도시하지 않음)를 사용하여, 제2 절연층(46), 게이트 전극(13) 및 절연층(12)을 에칭함으로써 행할 수 있다. 이 때, 수속 전극(47)에 형성된 개구부의 내측에서 상기 패터닝을 행함으로써, 수속 전극(47)의 단부를 게이트 전극(13)의 단부보다 후퇴시킬 수 있다. 수속 전극(47)의 본래의 목적은 캐소드 전극에 수직의 방향으로부터 크게 벗어나려고 하는 전자의 궤도만을 수정하는 것에 있으며, 수속 전극(47)의 개구 직경이 너무 작으면, 전자방출소자의 전자 방출 효율이 저하되어 버릴 우려가 있다. 그런데, 이와 같이 수속 전극(47)의 단부가 게이트 전극(13)의 단부보다 후퇴하고 있는 것은 전자 방출을 방해하지 않고 필요한 수속효과만을 얻을 수 있으므로 매우 바람직하다.Next, as shown in FIG. 13A, the second insulating layer 46, the gate electrode 13, and the insulating layer 12 are patterned, and the opening 14 in which the cathode electrode 11 is exposed at the bottom thereof. To form. Formation of the opening part 14 can be performed by etching the 2nd insulating layer 46, the gate electrode 13, and the insulating layer 12 using an etching mask (not shown), for example. At this time, by performing the above patterning on the inside of the opening formed in the converging electrode 47, the end of the converging electrode 47 can be retracted from the end of the gate electrode 13. The original purpose of the converging electrode 47 is to correct only the trajectory of electrons which are about to deviate greatly from the direction perpendicular to the cathode electrode. If the opening diameter of the converging electrode 47 is too small, the electron emission efficiency of the electron-emitting device There is a fear that this will be reduced. By the way, it is very preferable that the end of the converging electrode 47 retreats from the end of the gate electrode 13 because only necessary converging effects can be obtained without disturbing electron emission.

[공정-630][Process-630]

다음에, 실시형태 2의 [공정-230]~[공정-250]과 동일한 공정을 실행하여, 개구부(14)의 저부에 위치하는 캐소드 전극(11) 부분에 원추형의 전자 방출부(15)를 형성한 후, 절연층(12) 및 제2 절연층(46)에 형성된 개구부(14)의 측벽면을 등방적인 에칭조건으로 후퇴시키면, 도 13 (B)에 나타낸 전자방출소자를 완성할 수 있다. 또한, 다음에, 실시형태 2의 [공정-260]과 동일한 공정을 실행함으로써, 실시형태 6에서도, 실시형태 2에서 설명한 것과 동일한 평면형 표시장치를 얻을 수 있다. 이러한 평면형 표시장치에서는, 방출 전자 궤도의 수속성이 높아짐으로써, 화소 간의 광학적 크로스토크가 저감되므로, 화소를 더욱 미세화하여 표시화면의 고정세화를 도모하는 것이 가능하게 된다. 그리고, 게터로서는, 제2 형식의 게터(43B)뿐만 아니라, 제1 형식의 게터(43A), 제3 형식의 게터(43C)를 사용할 수 있다.Next, the same steps as those in [Step-230] to [Step-250] of the second embodiment are performed, and the cone-shaped electron emission section 15 is placed on the cathode electrode 11 located at the bottom of the opening 14. After the formation, if the sidewall surfaces of the openings 14 formed in the insulating layer 12 and the second insulating layer 46 are retracted under isotropic etching conditions, the electron-emitting device shown in Fig. 13B can be completed. . Further, by carrying out the same steps as in the [Step-260] of the second embodiment, the same flat display as that described in the second embodiment can be obtained in the sixth embodiment. In such a flat-panel display device, the optical crosstalk between pixels is reduced by increasing the convergence of the emission electron trajectory, so that it is possible to further refine the pixels and to achieve high definition of the display screen. As the getter, not only the getter 43B of the second type but also the getter 43A of the first type and the getter 43C of the third type can be used.

실시형태 7Embodiment 7

실시형태 7은 본 발명의 제3 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제1 구성에 관한 평면형 표시장치에 관한 것이다. 이하, 실시의 형태 7을 도 14를 참조하면서 설명한다.Embodiment 7 relates to a manufacturing method according to a third configuration of the present invention and a flat panel display device according to the first configuration of the present invention obtained thereby. Hereinafter, Embodiment 7 will be described with reference to FIG. 14.

[공정-700][Process-700]

절연층(12)의 형성까지를 실시형태 2의 [공정-200]과 동일하게 행한다. 다음에, 도 14 (A)에 나타낸 바와 같이, 절연층(12) 상에 게이트 전극(13)을 형성한다. 게이트 전극(13)은 실시형태 2에서 설명한 게이트 전극용 도전 재료층(13')을 형성한 후에, 게이트 전극용 도전 재료층(13')을 에칭법 등에 따라 패터닝함으로써, 형성해도 되고, 인쇄법에 따라 최초부터 스트라이프형으로 형성해도 된다.The formation of the insulating layer 12 is performed in the same manner as in the [Step-200] of the second embodiment. Next, as shown in FIG. 14A, the gate electrode 13 is formed on the insulating layer 12. After forming the gate electrode conductive material layer 13 'described in Embodiment 2, the gate electrode 13 may be formed by patterning the gate electrode conductive material layer 13' by an etching method or the like, and the printing method. In accordance with this, it may be formed in a stripe shape from the beginning.

[공정-710][Process-710]

다음에, 도 14 (B)에 나타낸 바와 같이, 게이트 전극(13) 상에 제2 형식의 게터(43B)를 형성한다. 제2 형식의 게터(43B)는 게이트 전극(13) 상에만 선택적으로 형성할 수 있는 방법에 의해 형성해도 되고, 전면에 게터 형성층(43)을 형성한 후, 게터 형성층(43)을 패터닝함으로써 형성해도 된다. 이 후의 공정은, 실시형태 2의 [공정-220]~[공정-260]과 동일하게 할 수 있으므로, 상세한 설명은 생략한다. 실시형태 7에서도, 도 9~도 11에 나타낸 것과 동일한 평면형 표시장치를 구성할 수 있다.Next, as shown in FIG. 14B, a getter 43B of a second type is formed on the gate electrode 13. The getter 43B of the second type may be formed by a method that can be selectively formed only on the gate electrode 13, and is formed by patterning the getter formation layer 43 after forming the getter formation layer 43 on the entire surface. You may also Since the subsequent steps can be the same as in [Step-220] to [Step-260] in Embodiment 2, detailed descriptions are omitted. Also in the seventh embodiment, the same flat display device as that shown in FIGS. 9 to 11 can be configured.

도 15에 게터의 형성 패턴예를 3종류 나타냈다. 도 15 (A)는 게이트 전극(13) 상으로부터 절연층(12) 상으로 연장된 제2 형식의 게터(43B)를 나타낸다. 도 15 (B)는 인접하는 게이트 전극(13) 사이의 절연층(12) 상에 형성된 제2 형식의 게터(43B)를 나타낸다. 또, 도 15 (C)는 게이트 전극(13) 상과 절연층(12) 상의 전면에 걸쳐 형성된 제2 형식의 게터(43B)를 나타낸다. 그리고, 게터로서는, 제2 형식의 게터(43B)뿐만 아니라, 제1 형식의 게터(43A), 제3 형식의 게터(43C)를 사용할 수 있다. 도 15 (C)에 나타낸 형성 패턴은 게터의 유효면적을 최대로 할 수 있는 형성 패턴이지만, 인접하는 게이트 전극(13) 간의 단락을 방지하기 위해, 지지부재가 절연성을 가지는 것이 필요하게 된다. 절연성을 가지는 지지부재로서는, 절연 재료층과 다결정 실리콘층과 대략 반구형의 실리콘 입자로 이루어지는 구조체, 절연재료로 이루어지는 다공질체(45), 절연 재료층과 그 위에 형성된 도전성의 다공질체(45)를 들 수 있다. 어느 것으로 해도, 본 발명의 제3 구성에 관한 제조방법에서는, 게이트 전극(13)과 게터를 다른 공정으로 형성하기 때문에, 게이트 전극(13)과 게터의 패터닝이 서로 상이한 이들의 예는, 제3 구성에 관한 제조방법의 특색을 보다 효과적으로 이용한 예라고 할 수 있다.Three types of formation patterns of a getter are shown in FIG. FIG. 15A shows the getter 43B of the second type which extends from the gate electrode 13 onto the insulating layer 12. FIG. 15B shows the getter 43B of the second type formed on the insulating layer 12 between the adjacent gate electrodes 13. 15C shows a getter 43B of a second type formed over the entire surface on the gate electrode 13 and the insulating layer 12. FIG. As the getter, not only the getter 43B of the second type but also the getter 43A of the first type and the getter 43C of the third type can be used. The formation pattern shown in FIG. 15C is a formation pattern that can maximize the effective area of the getter. However, in order to prevent a short circuit between adjacent gate electrodes 13, it is necessary for the support member to have insulation. Examples of the supporting member having insulation include a structure made of an insulating material layer, a polycrystalline silicon layer, and substantially hemispherical silicon particles, a porous body 45 made of an insulating material, an insulating material layer, and a conductive porous body 45 formed thereon. Can be. In any case, in the manufacturing method according to the third aspect of the present invention, since the gate electrode 13 and the getter are formed by different processes, examples of those in which the patterning of the gate electrode 13 and the getter differ from each other are the third. It can be said to be an example which used the characteristic of the manufacturing method regarding a structure more effectively.

실시형태 8Embodiment 8

실시형태 8은 본 발명의 제4 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제2 구성에 관한 평면형 표시장치에 관한 것이다. 실시형태 6과 상이한 부분만 도 16을 참조하면서 설명한다.Embodiment 8 relates to a manufacturing method according to a fourth configuration of the present invention and a flat panel display device according to the second configuration of the present invention obtained thereby. Only the part different from Embodiment 6 is demonstrated referring FIG.

[공정-800][Process-800]

제2 절연층(46)의 형성까지를 실시형태 6의 [공정-600]과 동일하게 행한다. 다음에, 제2 절연층(46) 상에 수속 전극(47)을 형성한다(도 16 (A) 참조). 수속 전극(47)은 실시형태 6에서 설명한 수속전극 형성용의 수속전극용 도전 재료층(47')을 형성한 후에, 수속 전극용 도전 재료층(47')을 에칭법 등의 방법에 따라 패터닝함으로써 형성해도 되고, 인쇄법에 따라 최초부터 스트라이프형으로 형성해도 된다.The formation of the second insulating layer 46 is performed in the same manner as in the [Step-600] of the sixth embodiment. Next, a converging electrode 47 is formed on the second insulating layer 46 (see Fig. 16A). After the converging electrode 47 forms the converging electrode conductive material layer 47 'for forming the converging electrode described in Embodiment 6, the condensing electrode conductive material layer 47' is patterned by an etching method or the like. It may form by forming and may form in stripe form from the beginning according to the printing method.

[공정-810][Process-810]

다음에, 도 16 (B)에 나타낸 바와 같이, 수속 전극(47) 상에 제2 형식의 게터(43B)를 형성한다. 제2 형식의 게터(43B)는 수속 전극(47) 상에만 선택적으로 형성할 수 있는 방법에 의해 형성해도 되고, 전면에 게터 형성층(43)을 형성한 후, 게터 형성층(43)을 패터닝함으로써 형성해도 된다. 이 후의 공정은, 실시형태 6의 [공정-620]~[공정-630]과 동일하게 할 수 있으므로, 상세한 설명은 생략한다. 실시형태 8에서도, 도 6에서 설명한 것과 동일한 평면형 표시장치를 구성할 수 있다.Next, as shown in FIG. 16B, a getter 43B of a second type is formed on the convergence electrode 47. The getter 43B of the second type may be formed by a method that can be selectively formed only on the converging electrode 47, and is formed by patterning the getter forming layer 43 after forming the getter forming layer 43 on the entire surface. You may also The subsequent steps can be the same as in the [Step-620] to [Step-630] in the sixth embodiment, and detailed description thereof is omitted. Also in the eighth embodiment, the same flat display device as that described in FIG. 6 can be configured.

도 17에 게터의 형성 패턴의 변형예를 3종류 나타냈다. 도 17 (A)는 수속 전극(47) 상으로부터 제2 절연층(46) 상으로 연장된 제2 형식의 게터(43B)를 나타낸다. 도 17 (B)는 인접하는 수속 전극(47) 사이의 제2 절연층(46) 상에 형성된 제2 형식의 게터(43B)를 나타낸다. 또, 도 17 (C)는 수속 전극(47) 상과 제2 절연층(46) 상의 전면에 걸쳐 형성된 제2 형식의 게터(43B)를 나타낸다. 그리고, 게터로서는, 제2 형식의 게터(43B)뿐만 아니라, 제1 형식의 게터(43A), 제3 형식의 게터(43C)를 사용할 수 있다. 도 17 (C)에 나타낸 형성 패턴은 게터의 유효면적을 최대로 할 수 있는 형성 패턴이지만, 인접하는 수속 전극(47) 간의 단락을 방지하기 위해, 지지부재가 절연성을 가지는 것이 필요하게 된다. 절연성을 가지는 지지부재로서는, 절연 재료층과 다결정 실리콘층과 대략 반구형의 실리콘 입자로 이루어지는 구조체, 절연재료로 이루어지는 다공질체(45), 절연 재료층과 그 위에 형성된 도전성의 다공질체(45)를 들 수 있다. 어느 것으로 해도, 제4 구성에 관한 제조방법에서는, 수속 전극(47)과 게터를 다른 공정으로 형성하기 때문에, 수속 전극(47)과 게터의 패턴이 서로 상이한 이들의 예는, 제4 구성에 관한 제조방법의 특색을 보다 효과적으로 이용한 예라고 할 수 있다.Three modifications of the formation pattern of the getter are shown in FIG. 17. FIG. 17A shows the getter 43B of the second type extending from the converging electrode 47 onto the second insulating layer 46. FIG. 17B shows the getter 43B of the second type formed on the second insulating layer 46 between the adjacent converging electrodes 47. 17C shows a getter 43B of a second type formed over the entire surface of the convergence electrode 47 and the second insulating layer 46. As the getter, not only the getter 43B of the second type but also the getter 43A of the first type and the getter 43C of the third type can be used. The formation pattern shown in FIG. 17C is a formation pattern that can maximize the effective area of the getter. However, in order to prevent a short circuit between adjacent converging electrodes 47, it is necessary for the support member to have insulation. Examples of the supporting member having insulation include a structure made of an insulating material layer, a polycrystalline silicon layer, and substantially hemispherical silicon particles, a porous body 45 made of an insulating material, an insulating material layer, and a conductive porous body 45 formed thereon. Can be. In any case, in the manufacturing method according to the fourth configuration, since the convergence electrode 47 and the getter are formed by different processes, examples of those in which the convergence electrode 47 and the getter pattern differ from each other are related to the fourth configuration. It can be said that the feature of the manufacturing method was used more effectively.

실시형태 9Embodiment 9

실시형태 9는 본 발명의 제5 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제3 구성에 관한 평면형 표시장치에 관한 것이다. 실시형태 9에 있어서, 게이트 전극은 최소한 일부분이 가스 포착재료로 이루어진다. 구체적으로는, 실시형태 9에서, 게이트 전극(13)을 구성하는 가스 포착재료는 지르코늄-알루미늄합금(Zr-Al합금)이며, 게이트 전극(13)은 단층 구조를 가진다. 이하, 실시형태 9를 도 18을 참조하여 설명한다.A ninth embodiment relates to a manufacturing method according to a fifth configuration of the present invention and a flat panel display device according to the third configuration of the present invention obtained thereby. In embodiment 9, the gate electrode is at least partially made of a gas trapping material. Specifically, in Embodiment 9, the gas trapping material constituting the gate electrode 13 is a zirconium-aluminum alloy (Zr-Al alloy), and the gate electrode 13 has a single layer structure. Embodiment 9 is described below with reference to FIG. 18.

[공정-900][Process-900]

먼저, 예를 들면, 유리로 이루어지는 지지체(10) 상에 니오브(Nb)로 이루어지는 스트라이프형의 캐소드 전극용 도전 재료층으로 구성된 캐소드 전극(11)을 형성한 후, 전면에 SiO2로 이루어지는 절연층(12)을 형성하고, 또한 가스 포착재료인 지르코늄-알루미늄합금(Zr-Al합금)으로 이루어지는 스타라이프형의 게이트 전극용 도전 재료층으로 구성된 게이트 전극(113)을 절연층(12) 상에 형성한다. 게이트 전극(113)의 형성은, 예를 들면, 스퍼터법, 리소그래피 기술 및 드라이 에칭 기술에 따라 행할 수 있다. 다음에, 게이트 전극(113) 및 절연층(12)에 개구부(14)를 RIE(반응성 이온-에칭)법으로 형성하고, 개구부(14)의 저부에 캐소드 전극(11)을 노출시킨다(도 18 (A) 참조). 그리고, 캐소드 전극(11)은 단일 재료층이라도 되고, 복수의 재료층을 적층함으로써 구성할 수도 있다. 또, 예를 들면, 나중의 공정에서 형성되는 각 전자 방출부의 전자 방출 특성의 불균일을 커버하기 위해, 캐소드 전극(11)의 표층부를 잔부보다 전기 저항률이 높은 재료로 구성할 수 있다. 그리고, 이와 같은 캐소드 전극의 구조를 다른 실시형태에서의 전자방출소자에 적용할 수 있다.First, for example, a cathode electrode 11 composed of a stripe-type cathode electrode conductive material layer made of niobium Nb is formed on a support 10 made of glass, and then an insulating layer made of SiO 2 is formed on the entire surface. (12) and formed on the insulating layer (12) a gate electrode (113) composed of a conductive material layer for a star life gate electrode made of a zirconium-aluminum alloy (Zr-Al alloy), which is a gas trapping material. do. Formation of the gate electrode 113 can be performed, for example by a sputtering method, a lithography technique, and a dry etching technique. Next, an opening 14 is formed in the gate electrode 113 and the insulating layer 12 by the RIE (reactive ion-etching) method, and the cathode electrode 11 is exposed at the bottom of the opening 14 (FIG. 18). (A)). The cathode electrode 11 may be a single material layer or may be configured by stacking a plurality of material layers. For example, in order to cover the nonuniformity of the electron emission characteristic of each electron emission part formed in a later process, the surface layer part of the cathode electrode 11 can be comprised with the material whose electrical resistivity is higher than remainder. The structure of such a cathode electrode can be applied to the electron-emitting device in another embodiment.

[공정-910][Process-910]

이후, 실시형태 2의 [공정-230]~[공정-250]과 동일한 공정을 실행함으로써, 도 18 (B)에 나타낸 구조를 가지는 스핀트형 전자방출소자를 완성시킬 수 있다.Subsequently, by carrying out the same steps as in [Step-230] to [Step-250] of Embodiment 2, the spin type electron-emitting device having the structure shown in Fig. 18B can be completed.

도 19 및 도 20에 게이트 전극의 변형예를 나타냈다.19 and 20 show a modification of the gate electrode.

도 19 (A)에 나타낸 게이트 전극은 단층 구조가 아니고, 예를 들면, 니켈(Ni)이라고 하는 도전성 재료로 이루어지는 제1층(113A)과, 가스 포착재료로 이루어지는 제2층(113B)의 적층 구조를 가진다. 그리고, 제1층(113A)을 유리재료 등의 절연성 재료로 구성해도 되지만, 이 경우에는, 제2층(113B)이 도전성을 가지고 있을 필요가 있다.The gate electrode shown in Fig. 19A is not a single layer structure, and for example, a first layer 113A made of a conductive material called nickel (Ni) and a second layer 113B made of a gas trapping material. It has a structure. And although the 1st layer 113A may be comprised by insulating materials, such as a glass material, in this case, it is necessary for the 2nd layer 113B to have electroconductivity.

도 19 (B)에 나타낸 게이트 전극은 도전성 재료 또는 가스 포착재료로 이루어지는 제1층(113A)과, 절연성 재료로 이루어지는 제2층(113B)과, 가스 포착재료로 이루어지는 제3층(113C)(가스 포착층)과의 적층 구조를 가진다.The gate electrode shown in Fig. 19B includes a first layer 113A made of a conductive material or a gas trapping material, a second layer 113B made of an insulating material, and a third layer 113C made of a gas trapping material ( Gas trapping layer).

도 20 (A)에 나타낸 게이트 전극은 도전성 재료로 이루어지는 제1층(113A)과 가스 포착재료로 이루어지는 제2층(113B)과의 적층 구조를 가지지만, 도 19 (A)에 나타낸 게이트 전극과 달리, 제1층에 형성된 개구부(14)의 상부 개구단의 크기가 하부 개구단의 크기보다 작은 구조를 가진다. 전자 방출부(15)로부터 방출된 전자가 제1층(113A) 근방의 절연층(12)에 입사되면, 절연층의 그 부분으로부터 가스가 방출될 우려가 있지만, 이와 같은 구조로 함으로써, 전자의 경로가 제1층(113A)의 내벽측으로 왜곡되었다고 해도, 전자가 절연층(12) 내에 입사할 우려가 적어져, 절연층(12)으로부터의 가스 방출을 방지할 수 있다.The gate electrode shown in Fig. 20A has a lamination structure of the first layer 113A made of a conductive material and the second layer 113B made of a gas trapping material, but with the gate electrode shown in Fig. 19A; Alternatively, the size of the upper opening end of the opening 14 formed in the first layer has a structure smaller than the size of the lower opening end. When electrons emitted from the electron emission section 15 enter the insulating layer 12 near the first layer 113A, gas may be emitted from the portion of the insulating layer. Even if the path is distorted to the inner wall side of the first layer 113A, there is less possibility that electrons enter the insulating layer 12, and gas emission from the insulating layer 12 can be prevented.

도 20 (B)에 나타낸 게이트 전극도, 도전성 재료로 이루어지는 제1층(113A)과, 가스 포착재료층으로 이루어지는 제2층(113B)과의 적층 구조를 가지지만, 도 19 (A)에 나타낸 게이트 전극과 달리, 제1층에 형성된 개구부(14)의 상부 개구단의 크기가 하부 개부단의 크기보다도 큰 구조를 가진다.The gate electrode shown in FIG. 20B also has a laminated structure of the first layer 113A made of a conductive material and the second layer 113B made of a gas trapping material layer, but shown in FIG. 19A. Unlike the gate electrode, the size of the upper opening end of the opening 14 formed in the first layer is larger than that of the lower opening end.

도 20 (C)에 나타낸 게이트 전극도, 도전성 재료로 이루어지는 제1층(113A)과 가스 포착재료로 이루어지는 제2층(113B)과의 적층 구조를 가지지만, 도 19 (A)에 나타낸 게이트 전극과 달리, 제1층에 형성된 개구부(14)의 상부 개구단의 크기가 하부 개구단의 크기보다 크고, 나아가, 제1층(113A)의 개구단 측벽이 제2층(113B)으로 덮여 있다. 이와 같은 구조로 함으로써, 게이트 전극에서의 전자의 통과로로 되는 개구부(14)의 개구단 측벽이 모드 가스 포착재료로 이루어지는 제2층(113B)에 의해 덮인 상태로 되어, 전자가 개구단 측벽으로 입사했다고 해도, 전자의 입사부분은 필연적으로 가스 포착재료이므로, 게이트 전극으로부터 가스가 방출되지는 않는다.The gate electrode shown in FIG. 20C also has a laminated structure of the first layer 113A made of a conductive material and the second layer 113B made of a gas trapping material, but the gate electrode shown in FIG. 19A. In contrast, the size of the upper opening end of the opening 14 formed in the first layer is larger than that of the lower opening end, and further, the sidewall of the opening end of the first layer 113A is covered with the second layer 113B. With such a structure, the open end side wall of the opening 14 serving as the passage of electrons in the gate electrode is covered with the second layer 113B made of the mode gas trapping material, and the electrons move to the open end side wall. Even if incident, the incident part of the electrons is inevitably a gas trapping material, so that no gas is emitted from the gate electrode.

그리고, 도 19 (A)~(C)에 나타낸 게이트 전극에 있어서는, 제1층(113A)의 에칭조건을 최적화함으로써, 경사진 제1층(113A)의 개구단 측벽을 얻을 수 있다.In the gate electrodes shown in FIGS. 19A to 19C, the sidewalls of the open end of the inclined first layer 113A can be obtained by optimizing the etching conditions of the first layer 113A.

다음에, 도 21을 참조하여, 게이트 전극(113)이 가스 포착재료를 포함하는 데 따른 작용에 대하여 보다 상세하게 설명한다.Next, with reference to FIG. 21, the effect that the gate electrode 113 contains a gas trapping material is demonstrated in more detail.

도 21 (A)에는 전자가 형광체층(21)에 충돌함으로써 가스분자 등이 방출되고,형광체층(21)의 근방에서, 1Pa 정도까지 압력이 상승한 경우의 압력 분포예를 나타냈다. 형광체층(21)의 근방에서 가스 분자 등이 방출되어 압력이 상승했다고 해도, 방출된 가스 분자 등은 게이트 전극(113)의 가스 포착재료에 포착되므로, 전자 방출부(15) 부근에 근접하는 데 따라 진공층의 압력은 낮아지고, 가스 분자 등의 방출에 따른 국소 방전 등이 방지되어, 전자 방출부(15)에 대한 악영향이 방지된다.21A shows an example of pressure distribution in the case where electrons collide with the phosphor layer 21 to emit gas molecules, and the pressure rises to about 1 Pa in the vicinity of the phosphor layer 21. Even when gas molecules or the like are released in the vicinity of the phosphor layer 21 and the pressure is increased, the released gas molecules and the like are trapped by the gas trapping material of the gate electrode 113, so that they are close to the electron emission section 15. As a result, the pressure of the vacuum layer is lowered, and local discharge and the like due to the release of gas molecules and the like are prevented, so that adverse effects on the electron emission unit 15 are prevented.

도 21 (B)에는, 예를 들면, 전자가 형광체층(21)에 충돌함으로써 방출된 가스 분자 등이 전자 방출부(15)에 도달하고, 전자 방출부(15)로부터 가스 분자 등이 방출된 경우의 전자 방출부(15) 근방에서의 압력 분포예를 나타냈다. 전자 방출부(15) 근방(H1)에서 가스 분자 등이 방출되었다고 해도, 방출된 가스 분자 등은 게이트 전극(113)의 가스 포착재료에 포착되므로, 전자 방출부(15) 부근(H1)에서의압력 분포의 상승은, 예를 들면, 2 ×10-4Pa 정도이며, 전자 방출부(15)에 악영향을 미칠 정도로는 높아지지 않는다.In FIG. 21B, for example, gas molecules or the like emitted by electrons colliding with the phosphor layer 21 reach the electron emission unit 15, and gas molecules or the like are emitted from the electron emission unit 15. The pressure distribution example in the vicinity of the electron emission part 15 in the case was shown. The electron-emitting portion 15 near the (H 1) Even when gas molecules, etc. are released from, the released gas molecules, etc., so trapping the gas trapping material of the gate electrode 113, near the electron-emitting section 15 (H 1) The increase in the pressure distribution at is about 2 × 10 −4 Pa, for example, and does not become high enough to adversely affect the electron emitting portion 15.

도 21 (C)에는, 예를 들면, 전자가 형광체층(21)에 충돌함으로써 방출된 가스 분자 등이 전자 방출부(15)로부터 절연층(12)측으로 왜곡되어 방출된 전자가 절연층(12)의 측벽(H2)에 충돌하고, 절연층(12)으로부터 가스 분자 등이 방출된 경우의 압력 분포예를 나타냈다. 절연층(12)의 측벽(H2)에서 가스 분자 등이 방출되었다고 해도, 방출된 가스 분자 등은 게이트 전극(113)에 포착되므로, 벽면(H2)에서의 압력 분포의 상승은, 예를 들면, 2 ×10-3Pa 정도인 동시에, 전자 방출붐(15) 부근에 근접하는 데 따라 압력은 낮아져, 전자 방출부(15)에 대한 악영향이 방지된다.In FIG. 21C, for example, the gas molecules emitted when the electrons collide with the phosphor layer 21 are distorted from the electron emission unit 15 toward the insulating layer 12, and the emitted electrons are released from the insulating layer 12. ) impinges on the side wall (H 2) of, and showed a pressure distribution example of a case in which the released gas molecules, etc. from the insulating layer 12. Even if gas molecules or the like are emitted from the sidewall H 2 of the insulating layer 12, the released gas molecules and the like are trapped by the gate electrode 113, so that an increase in the pressure distribution on the wall surface H 2 is described. For example, the pressure decreases as it is about 2 x 10 &lt; -3 &gt; Pa and near the electron emission boom 15, thereby preventing adverse effects on the electron emission portion 15. As shown in FIG.

실시형태 10Embodiment 10

실시형태 10은 본 발명의 제6 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제4 구성에 관한 평면형 표시장치에 관한 것이다. 실시형태 10에서, 수속 전극은 최소한 일부분이 가스 포착재료로 이루어진다. 구체적으로는, 실시형태 10에서, 수속 전극(147)을 구성하는 가스 포착재료는 지르코늄-알루미늄합금(Zr-Al합금)이며, 수속 전극(147)은 단층 구조를 가진다. 이하, 실시형태 10을 도 22를 참조하면서 설명한다.A tenth embodiment relates to a manufacturing method according to a sixth aspect of the present invention and a flat panel display device according to the fourth aspect of the present invention obtained thereby. In embodiment 10, the converging electrode is at least partially made of a gas trapping material. Specifically, in Embodiment 10, the gas trapping material constituting the convergence electrode 147 is a zirconium-aluminum alloy (Zr-Al alloy), and the convergence electrode 147 has a single layer structure. Embodiment 10 is described below with reference to FIG. 22.

[공정-1000][Process-1000]

절연층(12)의 형성까지를 실시형태 2의 [공정-200]과 동일하게 행한다. 다음에, 절연층(12) 상에 게이트 전극(13)을 형성한다. 게이트 전극(13)은 실시형태 2에서 설명한 것과 동일하게, 게이트 전극용 도전 재료층(13')을 형성한 후에, 게이트 전극용 도전 재료층(13')을 에칭법 등에 따라 패터닝함으로써 형성해도 되고, 인쇄법에 따라 최초부터 스트라이프형으로 형성해도 된다. 다음에, 예를 들면, CVD법에 의해, SiO2로 이루어지는 두께 약 1㎛의 제2 절연층(46)을 게이트 전극(13) 및 절연층(12) 상에 형성한다. 또한, 제2 절연층(46) 상에, 가스 포착재료인 지르코늄-알루미늄합금(Zr-Al합금)으로 이루어지는 스트라이프형의 수속 전극(147)을 형성한다. 수속 전극(147)의 형성은, 예를 들면, 스퍼터법, 리소그래피 기술 및 드라이 에칭 기술에 따라 행할 수 있다(도 22 (A) 참조).The formation of the insulating layer 12 is performed in the same manner as in the [Step-200] of the second embodiment. Next, the gate electrode 13 is formed on the insulating layer 12. The gate electrode 13 may be formed by forming the gate electrode conductive material layer 13 'in the same manner as described in the second embodiment, and then patterning the gate electrode conductive material layer 13' by an etching method or the like. You may form in stripe form from the beginning according to the printing method. Next, for example, a second insulating layer 46 having a thickness of about 1 μm made of SiO 2 is formed on the gate electrode 13 and the insulating layer 12 by the CVD method. A stripe type convergence electrode 147 made of a zirconium-aluminum alloy (Zr-Al alloy), which is a gas trapping material, is formed on the second insulating layer 46. Formation of the convergence electrode 147 can be performed according to the sputtering method, the lithography technique, and the dry etching technique, for example (see FIG. 22A).

[공정-1010][Step-1010]

다음에, 실시형태 6의 [공정-620]~[공정-630]과 동일한 공정을 실행함으로써, 도 22 (B)에 나타낸 구조를 가지는 스핀트형 전자방출소자를 완성시킬 수 있다.Next, by carrying out the same steps as those in [Step-620] to [Step-630] of the sixth embodiment, the spin type electron-emitting device having the structure shown in Fig. 22B can be completed.

그리고, 수속 전극(147)을 도 19, 도 20에 나타낸 것과 동일한 구조로 할 수도 있다.The convergence electrode 147 can also have the same structure as shown in FIGS. 19 and 20.

실시형태 11Embodiment 11

실시형태 11은 본 발명의 제7 구성에 관한 제조방법과, 이에 따라 얻어지는 본 발명의 제5 구성에 관한 평면형 표시장치에 관한 것이다. 실시형태 11의 평면형 표시장치에서의 전자방출소자는,Embodiment 11 relates to a manufacturing method according to a seventh aspect of the present invention and a flat panel display device according to the fifth aspect of the present invention obtained thereby. In the flat display device of Embodiment 11, the electron-emitting device is

(A) 지지체(10) 상에 배치된 절연재료로 이루어지는 스페이서(12),(A) a spacer 12 made of an insulating material disposed on a support 10,

(B) 복수의 개구부(214A)가 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 가스 포착재료층(213A)으로 구성된 게이트 전극(213), 및(B) a plurality of openings 214A formed therein, the gate electrode 213 composed of a gas trapping material layer 213A at least partially formed of a gas trapping material, and

(C) 지지체(10) 상에 형성된 전자 방출부(15C)(C) The electron emitting portion 15C formed on the support 10

로 이루어지고,Made up of

스페이서(12)의 정상면에 접하도록, 또한 전자 방출부(15C)의 상방에 개구부(214A)가 위치하도록 가스 포착재료층(213A)이 고정되어 있다.The gas trapping material layer 213A is fixed to contact the top surface of the spacer 12 and to have the opening 214A above the electron emitting portion 15C.

가스 포착재료층(213A)은 스페이서의 정상면에, 열경화성 접착제(예를 들면, 에폭시계 접착제)로 고정되어 있다. 또한, 도 23에 지지체(10)의 단부 근방의 개략적인 일부 단면도를 나타낸 바와 같이, 스트라이프형의 가스 포착재료층(213A)의 양 단부는 지지체(10)의 주변부에 고정되어 있는 구조로 할 수도 있다. 보다 구체적으로는, 예를 들면, 지지체(10)의 주변부에 돌기부(216)를 미리 형성해 두고, 이 돌기부(216)의 정상면에 가스 포착재료층(213A)을 구성하는 재료와 동일 재료의 박막(217)을 형성해 둔다. 그리고, 스트라이프형의 가스 포착재료층(213A)을 고정한 상태에서, 이러한 박막(217)에, 예를 들면, 레이저를 사용하여 용접한다. 그리고, 돌기부(216)는, 예를 들면, 스페이서의 형성과 동시에 형성할 수 있다.The gas trapping material layer 213A is fixed to the top surface of the spacer with a thermosetting adhesive (for example, an epoxy adhesive). 23 is a schematic partial cross-sectional view of the vicinity of the end of the support 10, both ends of the stripe-type gas trapping material layer 213A may be fixed to the periphery of the support 10. have. More specifically, for example, the projection 216 is formed in advance on the periphery of the support 10, and a thin film of the same material as the material constituting the gas trapping material layer 213A on the top surface of the projection 216 ( 217). Then, in the state where the stripe-type gas trapping material layer 213A is fixed, the thin film 217 is welded using, for example, a laser. And the protrusion part 216 can be formed simultaneously with formation of a spacer, for example.

실시형태 11에서의 가스 포착재료층(213A)으로서, 니켈(Ni)의 도전성 재료로 이루어지는 제1층, 및 가스 포착재료로 이루어지는 제2층의 적층 구조를 사용했다. 그리고, 가스 포착재료층(213A)은 적층 구조에 한정되지 않고, 단층 구조로 할 수도 있고, 이 경우, 가스 포착재료층(213A)을 구성하는 재료로서, 예를 들면, 티탄(Ti), 티탄-지르코늄-바나듐-철(Ti-Zr-V-Fe)합금 등의 티탄을 함유하는 합금, 탄소(C) 또는 바륨(Ba)을 들 수 있다. 그리고, 가스 포착재료층(213A)으로서 적층 구조를 사용하는 경우, 가스 포착재료로 이루어지는 제2층을 캐소드 전극(211)측으로 하는 것이 캐소드 전극(211) 주변의 진공 배기상태를 보다 양호하게 유지한다고 하는 관점에서 바람직하다. 즉, 도 19 (A), 도 20 (A), (B) 및 (C)에서의 제1층(113A)과 제2층(113B)의 적층순을 거꾸로 하는 것이 바람직하다.As the gas trapping material layer 213A in Embodiment 11, a laminated structure of a first layer made of nickel (Ni) conductive material and a second layer made of gas trapping material was used. The gas trapping material layer 213A is not limited to the laminated structure, but may be a single layer structure. In this case, as the material constituting the gas trapping material layer 213A, for example, titanium (Ti) and titanium An alloy containing titanium, such as a zirconium- vanadium-iron (Ti-Zr-V-Fe) alloy, carbon (C) or barium (Ba) is mentioned. And when using a laminated structure as the gas trapping material layer 213A, making the second layer made of the gas trapping material toward the cathode electrode 211 maintains the vacuum exhaust state around the cathode electrode 211 better. It is preferable from a viewpoint. That is, it is preferable to reverse the stacking order of the first layer 113A and the second layer 113B in FIGS. 19A, 20A, B, and C. FIG.

실시형태 11에서의 전자방출소자를 평면형 전자방출소자로 했다. 이 평면형 전자방출소자는, 예를 들면, 유리로 이루어지는 지지체(10) 상에 형성된 스트라이프형의 캐소드 전극(211), 지지체(10) 및 캐소드 전극(211) 상에 형성된 절연층(12)(스페이서에 상당함), 절연층(12) 상에 형성된 스트라이프형의 게이트 전극(213), 및 게이트 전극(213) 및 절연층(12)을 관통하고, 저부에 캐소드 전극(211)이 노출된 개구부(214)로 이루어진다. 캐소드 전극(211)은 도 23의 지면 수직 방향으로 연장되고, 게이트 전극(213)은 도 23의 지면 좌우 방향으로 연장되어 있다. 여기에서, 개구부(214)의 저부에 노출된 캐소드 전극(211)의 부분이 전자 방출부(15C)에 상당하고, 또한 전자 방출층에 상당한다.The electron emission device in Embodiment 11 was used as a planar electron emission device. This planar electron-emitting device is, for example, a stripe-shaped cathode electrode 211 formed on a support 10 made of glass, an insulating layer 12 (spacer) formed on the support 10 and the cathode electrode 211. Corresponding to), an opening having a stripe-shaped gate electrode 213 formed on the insulating layer 12, and a cathode electrode 211 exposed through the gate electrode 213 and the insulating layer 12. 214). The cathode electrode 211 extends in the paper vertical direction of FIG. 23, and the gate electrode 213 extends in the left and right direction of the paper of FIG. 23. Here, the part of the cathode electrode 211 exposed at the bottom of the opening portion 214 corresponds to the electron emitting portion 15C and also corresponds to the electron emitting layer.

이하, 실시형태 11에서의 전자방출소자의 제조방법의 일예를 설명한다.Hereinafter, an example of the manufacturing method of the electron emission element in Embodiment 11 is demonstrated.

[공정-1100][Step-1100]

먼저, 지지체(10) 상에 전자 방출부(15C)로서 기능하는 캐소드 전극(211)을 형성한다. 구체적으로는, 지지체(10) 상에, 크롬(Cr)으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한 후, 리소그래피 기술 및 드라이 에칭 기술에 따라 캐소드 전극용 도전 재료층을 패터닝한다. 이에 따라, 스트라이프형의 캐소드 전극용 도전 재료층으로 구성된 캐소드 전극(211)을 지지체(10) 상에 형성할 수 있다.First, the cathode electrode 211 which functions as the electron emission part 15C is formed on the support body 10. Specifically, after forming the cathode material conductive material layer which consists of chromium (Cr) by the sputtering method on the support body 10, the cathode material conductive material layer is patterned according to a lithography technique and a dry etching technique. Thereby, the cathode electrode 211 comprised from the stripe-type cathode electrode conductive material layer can be formed on the support body 10.

[공정-1110][Step-1110]

다음에, 예를 들면 CVD법으로 SiO2로 이루어지는 절연층(12)(스페이서에 상당함)을 전면에, 구체적으로는, 지지체(10) 및 캐소드 전극(211)의 위에 형성한다. 그리고, 절연층(12)을 스크린인쇄법에 따라 유리 페이스트로 형성할 수도 있다.Next, an insulating layer 12 (corresponding to a spacer) made of SiO 2 , for example, is formed on the entire surface of the support 10 and the cathode electrode 211 by, for example, CVD. And the insulating layer 12 can also be formed from glass paste by the screen printing method.

[공정-1120][Step-1120]

그 후, 리소그래피 기술 및 에칭 기술을 사용하여 절연층(12)에 개구부(214)를 형성한다. 또는, 예를 들면, 스크린인쇄법으로 절연층(12)을 형성할 때, 아울러 개구부(214)를 형성해도 된다. 이렇게 해서, 개구부(214)의 저부에 전자 방출부에 상당하는 캐소드 전극(211)의 표면을 노출시킬 수 있다. 여기에서, 절연층(12)에 스페이서에 상당한다.Thereafter, openings 214 are formed in insulating layer 12 using lithographic and etching techniques. Alternatively, when the insulating layer 12 is formed by, for example, screen printing, the openings 214 may be formed. In this way, the bottom of the opening 214 can expose the surface of the cathode electrode 211 corresponding to the electron emission portion. Here, the insulating layer 12 corresponds to a spacer.

[공정-1130][Step-1130]

그 후, 복수의 개구부(214A)가 형성된 스트라이프형의 가스 포착재료층(213A)을 개구부(214A)가 전자 방출부의 상방에 위치하도록, 스페이서인 절연층(12)에 의해 지지된 상태로 배치하고, 나아가, 제1 방향과는 상이한 제2 방향으로 스트라이프형의 가스 포착재료층(213A)을 배치하고, 따라서, 스트라이프형의 가스 포착재료층(213A)으로 구성되어, 복수의 개구부(214A)를 가지는 게이트 전극(213)을 전자 방출부의 상방에 위치시킨다.Thereafter, the stripe-shaped gas trapping material layer 213A having the plurality of openings 214A is disposed in a state supported by the insulating layer 12 as a spacer so that the openings 214A are positioned above the electron emission section. Further, the stripe-type gas trapping material layer 213A is disposed in the second direction different from the first direction, and thus, the stripe-type gas trapping material layer 213A is formed, so that the plurality of openings 214A are formed. The branch positions the gate electrode 213 above the electron emission portion.

그리고, 게이트 전극(213)을 구성하는 띠형 재료층은, 예를 들면, 이하의 방법으로 제작할 수 있다. 즉, 제1층(113A)으로 되는, 예를 들면 니켈판을 준비하고, 이 니켈판에 가스 포착재료(예를 들면, 티탄 또는 티탄-지르코늄-바나듐-철합금 등의 티탄을 함유하는 합금)를, 예를 들면 도포 또는 증착하여, 제2층(113B)을 형성한다. 그 후, 제1층(113A) 및 제2층(113B)에 원하는 형상의 개구부(214A)를 형성한다. 그리고, 제1층(113A)에 미리 개구부(214A)를 형성해 두고, 제2층(113B)을 형성해도 된다. 제2층(113B)의 형성은 제2층(113B)이 제1 패널(P1)과 제2 패널(P2)을 일체화시키기 전에 불필요한 물질을 포착해 버리는 것을 방지하기 위해, 진공 분위기 또는 알곤(Ar)이나 헬륨(He) 등의 불활성 가스 분위기 중에서 행하는 것이 바람직하다.And the strip | belt-shaped material layer which comprises the gate electrode 213 can be produced, for example by the following method. That is, for example, a nickel plate serving as the first layer 113A is prepared, and a gas trapping material (for example, an alloy containing titanium such as titanium or titanium-zirconium-vanadium-iron alloy) in the nickel plate Is applied or deposited, for example, to form the second layer 113B. Thereafter, openings 214A having a desired shape are formed in the first layer 113A and the second layer 113B. And the opening part 214A may be previously formed in the 1st layer 113A, and the 2nd layer 113B may be formed. The formation of the second layer 113B is performed in a vacuum atmosphere or argon to prevent the second layer 113B from capturing unnecessary substances before integrating the first panel P 1 and the second panel P 2 . It is preferable to perform in inert gas atmosphere, such as (Ar) and helium (He).

그리고, 가스 포착재료층(213A)을 온도의 상승에 따라 가스 포착능력이 높아지는 특성을 가지는 가스 포착재료, 예를 들면, 지르코늄-알루미늄, 티탄-지르코늄-바나듐-철합금으로 구성할 수도 있다. 지르코늄-알루미늄합금(Al-Zr합금)의 온도와 평면형 표시장치에서의 내부 공간의 진공 배기속도와의 관계를 도 24에 나타냈다. 도 24에서, 횡축은 온도(℃)를 나타내고, 종축은 배기속도(Al-Zr합금이 내부 공간의 가스 분자 등을 포착하는 속도이며, 단위는 ml/초 ·㎠)이다. 도 24에서도 명백한 바와 같이, Al-Zr합금은 온도의 상승에 따라, 배기속도가 커진다(즉, 가스 포착능력이 높아짐)고 하는 특성을 가지고 있다. 따라서, 게이트 전극(213A)을 Al-Zr합금을 함유하여 구성하면, 전자 방출부(15C)로부터 방출된 전자가 게이트 전극(213) 방향으로 왜곡됨으로써 게이트 전극(213)과 충돌하여, 게이트 전극(213)의 온도가 상승했다고 해도, 오히려 게이트 전극(213)에서의 진공 배기속도가 향상된다고 하는 효과를 기대할 수 있어, 온도 상승에 따른 평면형 표시장치의 불안정 동작을 방지하는 것이 가능하게 된다. 이와 같은 효과를 적극적으로 이용하는 것을 고려하면, 예를 들면, 게이트 전극(213)을 제1층과 제2층을 적층한 구조로 하는 경우에는, 제1층(113A)보다도 제2층(113B)측에 전자가 충돌하기 쉬운 형상인 것이 바람직하다. 예를 들면, 도 20 (C)에 나타낸 바와 같이, 제1층(113A)이 제2층(113B)에 의해 덮인 구성이면, 전자의 입사 부분은 필연적으로 제2층(113B)으로 되어, 온도 상승에 의한 진공 배기속도의 향상효과를 기대할 수 있다. 그리고, Al-Zr합금을 활성화시켜 진공 배기작용을 갖게 하기 위해서는, 최저 300℃ 이상으로 가열할 필요가 있다. 활성화는 가스 포착재료층(213A)의 제작 후, [공정-1130]에 앞서, 진공 분위기 중 또는 알곤이나 헬륨 등의 불활성 가스 분위기 중에서 열처리를 행함으로써 행하는 것이 바람직하다. 이 열처리, 예를 들면 2층(113B)에 전자 빔을 조사함으로써 행하는 것이 가능하다. 또, 일반적으로 사용되고 있는 고열로에 가스 포착재료층(213A)을 도입함으로써 행할 수도 있다.The gas trapping material layer 213A may be made of a gas trapping material having a characteristic of increasing gas trapping ability as the temperature increases, for example, zirconium-aluminum and titanium-zirconium-vanadium-iron alloy. 24 shows a relationship between the temperature of the zirconium-aluminum alloy (Al-Zr alloy) and the vacuum evacuation speed of the internal space in the flat display device. In FIG. 24, the horizontal axis represents temperature (° C.), and the vertical axis represents exhaust velocity (the rate at which the Al-Zr alloy captures gas molecules and the like in the internal space, and the unit is ml / sec · cm 2). As is also apparent from Fig. 24, the Al-Zr alloy has a characteristic that the exhaust velocity is increased (that is, the gas trapping ability is increased) as the temperature is increased. Therefore, when the gate electrode 213A contains the Al-Zr alloy, the electrons emitted from the electron emission unit 15C are distorted in the direction of the gate electrode 213 to collide with the gate electrode 213, thereby causing the gate electrode ( Even if the temperature of 213 rises, the effect of improving the vacuum evacuation speed at the gate electrode 213 can be expected, and thus, it becomes possible to prevent the unstable operation of the flat panel display device due to the temperature rise. In consideration of actively using such an effect, for example, when the gate electrode 213 has a structure in which the first layer and the second layer are laminated, the second layer 113B is more than the first layer 113A. It is preferable that it is a shape in which an electron easily collides with the side. For example, as shown in FIG. 20C, when the first layer 113A is covered by the second layer 113B, the incident part of the electrons necessarily becomes the second layer 113B, and the temperature The improvement effect of the vacuum exhaust speed by a raise can be anticipated. And in order to activate Al-Zr alloy and to have a vacuum exhaust action, it is necessary to heat at least 300 degreeC or more. Activation is preferably performed by heat treatment in the vacuum atmosphere or in an inert gas atmosphere such as argon or helium after the production of the gas trapping material layer 213A before [Step-1130]. This heat treatment can be performed by, for example, irradiating an electron beam to the two layers 113B. Moreover, it can also be performed by introducing the gas trapping material layer 213A into the high heat furnace generally used.

그리고, 이와 같은 게이트 전극의 형성방법은 각종 전자방출소자의 제조에 대하여 적용할 수 있다.Such a method of forming a gate electrode can be applied to the manufacture of various electron-emitting devices.

실시형태 12Embodiment 12

실시형태 12는 실시형태 11의 변형이다. 실시형태 12에서의 전자방출소자는 도 25 (A)에 개략적인 일부 단면도를 나타낸 바와 같이, 실시형태(11)에서의 전자방출소자와 달리, 캐소드 전극(211)과 캐소드 전극(211) 사이에 격벽(212)(스페이서에 상당함)이 형성되어 있다. 캐소드 전극(211), 가스 포착재료층(213A) 및 게이트 전극(213), 및 격벽(212)의 개략적인 배치도를 도 25 (B)에 나타냈다. 그리고, 스트라이프형의 가스 포착재료층(213A)으로서 적층 구조를 사용하는 경우, 가스 포착재료로 이루어지는 제2층을 캐소드 전극(211)측으로 하는 것이 캐소드 전극(211) 주변의 진공 배기상태를 보다 양호한 상태로 유지한다고 하는 관점에서 바람직하다.Embodiment 12 is a variation of embodiment 11. The electron emitting device according to the twelfth embodiment is different from the electron emitting device according to the eleventh embodiment as shown in FIG. 25 (A) in a schematic cross sectional view between the cathode electrode 211 and the cathode electrode 211. The partition 212 (equivalent to a spacer) is formed. 25B is a schematic layout view of the cathode electrode 211, the gas trapping material layer 213A and the gate electrode 213, and the partition wall 212. In the case where the laminated structure is used as the stripe-type gas trapping material layer 213A, it is better to set the second layer made of the gas trapping material to the cathode electrode 211 side to obtain a better vacuum evacuation state around the cathode electrode 211. It is preferable from a viewpoint of maintaining in a state.

그리고, 가스 포착재료층(213A)은 격벽(212)의 정상면에 열경화성 접착제(예를 들면, 에폭시계 접착제)로 고정되어 있다. 또한, 도 23에 개략적인 일부 단면도를 나타낸 것과 동일하게, 스트라이프형의 가스 포착재료층(213A)의 양 단부는 지지체(10)의 주변부에 고정되어 있는 구조로 할 수도 있다. 보다 구체적으로는, 예를 들면, 지지체(10)의 주변부에 돌기부(216)를 미리 형성해 두고, 이 돌기부(216)의 정상면에 가스 포착재료층(213A)을 구성하는 재료와 동일 재료의 박막(217)을 형성해 둔다. 그리고, 스트라이프형의 가스 포착재료층(213A)을 확장한 상태에서, 이러한 박막(217)에, 예를 들면 레이저를 사용하여 용접한다.The gas trapping material layer 213A is fixed to the top surface of the partition wall 212 with a thermosetting adhesive (for example, an epoxy adhesive). 23, the both ends of the stripe-type gas trapping material layer 213A may be fixed to the periphery of the support 10. As shown in FIG. More specifically, for example, the projection 216 is formed in advance on the periphery of the support 10, and a thin film of the same material as the material constituting the gas trapping material layer 213A on the top surface of the projection 216 ( 217). Then, in the state where the stripe-type gas trapping material layer 213A is extended, the thin film 217 is welded using, for example, a laser.

실시형태 12에서의 전자방출소자는, 예를 들면, 이하에 설명하는 제조방법으로 제조할 수 있다.The electron-emitting device in Embodiment 12 can be manufactured, for example, by the manufacturing method described below.

[공정-1200][Process-1200]

먼저, 지지체(10) 상에 스트라이프형의 스페이서(게이트 전극 지지부)를 구성하는 격벽(212)을, 예를 들면, 샌드블라스트법에 따라 형성한다.First, the partition 212 which comprises stripe-shaped spacer (gate electrode support part) is formed on the support body 10 by the sandblasting method, for example.

[공정-1210][Step-1210]

그 후, 지지체(10) 상에 전자 방출부를 형성한다. 구체적으로는, 전면에 스핀 코팅법으로 레지스트 재료로 이루어지는 마스크층을 형성하고, 격벽(212)과 격벽(212) 사이의 캐소드 전극을 형성해야 할 영역 부분의 마스크층을 제거한다. 그 후, [공정-1100]과 동일하게 하여, 크롬(Cr)으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 전면에 형성한 후, 마스크층을 제허한다. 이에 따라, 마스크층 상에 형성된 캐소드 전극용 도전 재료층도 제거되고, 격벽(12)과 격벽(12) 사이에 전자 방출부로서 기능하는 캐소드 전극(211)이 남는다.Thereafter, an electron emission portion is formed on the support 10. Specifically, the mask layer which consists of a resist material is formed in the whole surface by the spin coating method, and the mask layer of the area | region part which should form the cathode electrode between the partition 212 and the partition 212 is removed. Thereafter, similarly to [Step-1100], a cathode electrode conductive material layer made of chromium (Cr) is formed on the entire surface by a sputtering method, and then a mask layer is allowed. As a result, the conductive material layer for the cathode electrode formed on the mask layer is also removed, leaving the cathode electrode 211 serving as the electron emission portion between the partition 12 and the partition 12.

[공정-1220][Step-1220]

그 후, 복수의 개구부(214A)가 형성된 스트라이프형의 가스 포착재료층(213A)을 복수의 개구부(214A)가 전자 방출부의 상방에 위치하도록, 스페이서인 격벽(212)에 의해 지지된 상태로 배치하고, 따라서, 스트라이프형의 가스 포착재료층(213A)으로 구성되어, 복수의 개구부(214A)를 가지는 게이트 전극(213)을 전자 방출부의 상방에 위치시킨다. 스트라이프형의 가스 포착재료층(213A)의 배치방법은 전술한 바와 같이 하면 된다.Thereafter, the stripe-shaped gas trapping material layer 213A having the plurality of openings 214A is disposed in a state supported by the partition wall 212 as a spacer so that the plurality of openings 214A are positioned above the electron emission section. Therefore, the gate electrode 213 composed of the stripe-type gas trapping material layer 213A and having the plurality of openings 214A is positioned above the electron emission section. The arrangement method of the stripe-type gas trapping material layer 213A may be performed as described above.

그리고, 이와 같은 게이트 전극의 형성방법도, 각종 전자방출소자의 제조에 대하여 적용할 수 있다.Such a method of forming a gate electrode can also be applied to the manufacture of various electron-emitting devices.

실시형태 11 또는 실시형태 12에서의 전자방출소자의 개구부(214A)의 평면 형상은 원형에 한정되지 않는다. 가스 포착 재료층(213A)에 형성된 개구부(214A) 형상의 변형예를 도 26 (A), (B), (C) 및 (D)에 예시한다.The planar shape of the opening 214A of the electron-emitting device in Embodiment 11 or Embodiment 12 is not limited to circular. Modifications of the shape of the openings 214A formed in the gas trapping material layer 213A are illustrated in FIGS. 26A, 26B, and 14C.

실시형태 13Embodiment 13

실시형태 13~실시형태 27에서는, 각종의 구성, 구조의 전자방출소자 및 그 제조방법을 설명하지만, 이들 전자방출소자의 모두를 실시형태 1~실시형태 12에서 설명한 평면형 표시장치에 적용할 수 있다. 즉, 실시형태 13~실시형태 27에서는,제1 구성의 구성에 관한 평면형 표시장치를 구성하는 전자방출소자에서의 게이트 전극 및 게터, 제3 구성 및 제5 구성에 관한 평면형 표시장치를 구성하는 전자방출소자에서의 게이트 전극의 어느 것도 적용할 수 있고, 이하의 설명에서는, 이들 게이트 전극/게터 또는 게이트 전극을 총칭하여 게이트 전극(313 또는 313B)이라고 표현하여 도시한다. 게이트 전극(313)은 실시형태 1~실시형태 12에서 설명한 방법으로 형성, 제작할 수 있다. 또, 실시형태 13~실시형태 27에서는, 또한, 실시형태 6, 실시형태 8, 실시형태 10에서 설명한 수속 전극을 형성해도 된다.In the thirteenth to twenty-seventh embodiments, electron-emitting devices having various configurations and structures, and methods of manufacturing the same, all of these electron-emitting devices can be applied to the flat panel display described in Embodiments 1 through 12. . That is, in the thirteenth to twenty-seventh embodiments, the gate electrode and the getter in the electron-emitting device constituting the flat panel display device according to the first configuration, and the electrons constituting the flat display device according to the third and fifth configurations Any of the gate electrodes in the emitting device can be applied, and in the following description, these gate electrodes / getters or gate electrodes are collectively shown as gate electrodes 313 or 313B. The gate electrode 313 can be formed and manufactured by the method described in Embodiment 1-12. In the thirteenth to twenty-seventh embodiments, the convergence electrodes described in the sixth, eighth, and tenth embodiments may be further formed.

전자방출소자로서, 앞서 설명한 스핀트형(원추형의 전자 방출부가 개구부의 저부에 위치하는 캐소드 전극 부분의 위에 형성된 전자방출소자) 외에, 크라운형(왕관형의 전자 방출부가 개구부의 저부에 위치하는 캐소드 전극 부분의 위에 형성된 전자방출소자), 편평형(대략 평면의 전자 방출부가 개구부의 저부에 위치하는 캐소드 전극 부분의 위에 형성된 전자방출소자), 평탄한 캐소드 전극의 표면으로부터 전자를 방출하는 평면형 전자방출소자, 요철이 형성된 캐소드 전극 표면의 볼록부로부터 전자를 방출하는 크레이터형 전자방출소자, 에지형 전자방출소자를 들 수 있다.As the electron-emitting device, in addition to the spin type described above (an electron-emitting device formed on the portion of the cathode electrode where the conical electron-emitting part is located at the bottom of the opening), a crown type (cathode electrode having the crown-shaped electron-emitting part located at the bottom of the opening) Electron-emitting device formed on the part), flat (electron-emitting device formed on the part of the cathode electrode having an approximately flat electron-emitting part located at the bottom of the opening), planar electron-emitting device emitting electrons from the surface of the flat cathode electrode, unevenness And a crater type electron emitting device and an edge type electron emitting device for emitting electrons from the convex portion of the formed cathode electrode surface.

이하, 먼저, 크라운형 전자방출소자 및 그 제조방법을 설명한다.Hereinafter, first, a crown type electron emitting device and a manufacturing method thereof will be described.

크라운형 전자방출소자의 개략적인 일부 단면도를 도 29 (A)에 나타내고, 일부를 절결(切缺)한 개략적인 사시도를 도 29 (B)에 나타냈다. 크라운형 전자방출소자는 지지체(10) 상에 형성된 캐소드 전극(11)과, 지지체(10) 및 캐소드 전극(11) 상에 형성된 절연층(12)과, 절연층(12) 상에 형성된 게이트 전극(313) 및 절연층(12)을 관통하는 개구부(14)와, 개구부(14)의 저부에 위치하는 캐소드 전극(11) 부분의 위에 형성된 크라운(왕관)형의 전자 방출부(15A)로 구성되어 있다.A schematic partial cross-sectional view of the crown electron-emitting device is shown in Fig. 29A, and a schematic perspective view in which part of the crown is cut out is shown in Fig. 29B. The crown type electron-emitting device includes a cathode electrode 11 formed on the support 10, an insulating layer 12 formed on the support 10 and the cathode electrode 11, and a gate electrode formed on the insulating layer 12. 313 and an opening 14 penetrating through the insulating layer 12 and a crown-shaped electron emitting portion 15A formed on the portion of the cathode electrode 11 located at the bottom of the opening 14. It is.

이하, 크라운형 전자방출소자의 제조방법을 지지체 등의 개략적인 일부 단면도 등인 도 27~도 29를 참조하여 설명한다.Hereinafter, a method of manufacturing a crown type electron emitting device will be described with reference to FIGS. 27 to 29 which are schematic partial cross-sectional views of a support and the like.

[공정-1300][Step-1300]

먼저, 예를 들면, 유리로 이루어지는 지지체(10) 상에, 스트라이프형의 캐소드 전극용 도전 재료층으로 구성된 캐소드 전극(11)을 형성한다. 그리고, 캐소드 전극(11)은 도면의 지면 좌우 방향으로 연장되어 있다. 스트라이프형의 캐소드 전극용 도전 재료층은, 예를 들면, 지지체(10) 상에 ITO막을 스퍼터링법에 의해 약 0.2㎛의 두께로 전면에 걸쳐 성막한 후, ITO막을 패터닝함으로써 형성할 수 있다. 캐소드 전극(11)은 단일의 재료층이라도 되고, 복수의 재료층을 적층함으로써 구성할 수도 있다.예를 들면, 나중의 공정으로 형성되는 각 전자 방출부의 전자 방출 특성의 불균일을 커버하기 위해, 캐소드 전극(11)의 표층부를 잔부보다 전기 저항률이 높은 재료로 구성할 수 있다. 다음에, 전면에, 구체적으로는, 지지체(10) 및 캐소드 전극(11) 상에 절연층(12)을 형성한다. 여기에서는, 일예로서 유리 페이스트를 전면에 약 3㎛의 두께로 스크린인쇄한다. 다음에, 절연층(12)에 함유되는 수분이나 용제를 제거하고, 또한 절연층(12)을 평탄화하기 위해, 예를 들면 100℃, 10분간의 가소성, 및 500℃, 20분간의 본소성이라고 하는 2단계의 소성을 행한다. 그리고, 전술한 바와 같은 유리 페이스트를 사용한 스크린인쇄로 바꾸어, 예를 들면, 플라스마 CVD법에 의해 SiO2막을 형성해도 된다.First, for example, on the support 10 made of glass, a cathode electrode 11 composed of a conductive material layer for a striped cathode electrode is formed. The cathode electrode 11 extends in the left and right directions of the drawing of the drawing. The stripe cathode electrode conductive material layer can be formed by, for example, depositing an ITO film on the support 10 with a thickness of about 0.2 μm by a sputtering method and then patterning the ITO film. The cathode electrode 11 may be a single material layer or may be constituted by stacking a plurality of material layers. For example, in order to cover the non-uniformity of electron emission characteristics of each electron emission portion formed by a later process, the cathode The surface layer portion of the electrode 11 can be made of a material having a higher electrical resistivity than the remainder. Next, specifically, the insulating layer 12 is formed on the support body 10 and the cathode electrode 11 on the whole surface. Here, as an example, the glass paste is screen printed on the entire surface with a thickness of about 3 μm. Next, in order to remove the water | moisture content and the solvent contained in the insulating layer 12, and to planarize the insulating layer 12, for example, it is 100 degreeC, 10 minutes of plasticity, and 500 degreeC, 20 minutes of main baking. The baking of two steps is performed. The SiO 2 film may be formed by, for example, plasma CVD, instead of screen printing using the glass paste as described above.

다음에, 절연층(12) 상에 게이트 전극(313)을 형성한다(도 27 (A) 참조). 그리고, 게이트 전극(313)은 도면의 지면 수직 방향으로 연장되어 있다. 게이트 전극(313)을 구성하는 가스 포착재료는 앞서 설명한 스핀트형 전자방출소자와 동일하게 할 수 있다. 게이트 전극(313)의 투사 영상이 연장되는 방향은 스트라이프형의 캐소드 전극(11)의 투사 영상이 연장되는 방향과 90°를 이룬다.Next, a gate electrode 313 is formed on the insulating layer 12 (see Fig. 27A). The gate electrode 313 extends in the vertical direction in the drawing plane. The gas trapping material constituting the gate electrode 313 can be the same as the spin type electron-emitting device described above. The direction in which the projection image of the gate electrode 313 extends is 90 ° with the direction in which the projection image of the striped cathode electrode 11 extends.

[공정-1310][Step-1310]

다음에, 예를 들면, 포토레지스트 재료로 이루어지는 에칭용 마스크(EM)를 사용하여 게이트 전극(313) 및 절연층(12)을 RIE법에 따라 에칭하고, 게이트 전극(313) 및 절연층(12)에 개구부(14)를 형성하여, 개구부(14)의 저부에 캐소드 전극(11)을 노출시킨다(도 27 (B) 참조). 개구부(14)의 직경을 약 2~50㎛로 한다.Next, the gate electrode 313 and the insulating layer 12 are etched according to the RIE method using, for example, an etching mask EM made of a photoresist material, and the gate electrode 313 and the insulating layer 12 are etched. ), An opening 14 is formed to expose the cathode electrode 11 at the bottom of the opening 14 (see FIG. 27B). The diameter of the opening part 14 shall be about 2-50 micrometers.

[공정-1320][Step-1320]

다음에, 에칭용 마스크(EM)를 제거하고, 게이트 전극(313), 절연층(12) 상, 및 개구부(14)의 측벽면 상에 박리층(51)을 형성한다(도 28 (A) 참조). 이러한 박리층(51)을 형성하는 데는, 예를 들면, 포토레지스트 재료를 스핀 코팅법에 의해 전면에 도포하고, 개구부(14) 저부의 일부분만 제거하는 패터닝을 행한다. 이 시점에서, 개구부(14)의 실질적인 직경은 약 1~20㎛로 직경이 축소된다.Next, the etching mask EM is removed, and a release layer 51 is formed on the gate electrode 313, the insulating layer 12, and on the sidewall surface of the opening 14 (FIG. 28A). Reference). In forming such a peeling layer 51, the photoresist material is apply | coated to the whole surface by a spin coating method, for example, and patterning which removes only a part of bottom part of the opening part 14 is performed. At this point, the diameter of the opening 14 is reduced to about 1 to 20 mu m.

[공정-1330][Step-1330]

다음에, 도 28 (B)에 나타낸 바와 같이, 전면에 조성물 원료로 이루어지는 도전성 조성물층(52)을 형성한다. 여기에서 사용하는 조성물 원료는, 예를 들면, 도전성 입자로서 평균 입경 약 0.1㎛의 흑연입자를 60중량%, 바인더로서 4호의 물유리를 40중량% 함유한다. 이 조성물 원료를, 예를 들면, 1400rpm, 10초간의 조건으로 전면에 스핀 코트한다. 개구부(14) 내에서의 도전성 조성물층(52) 표면은 조성물 원료의 표면 장력에 기인하여, 개구부(14)의 측벽면에 따라, 상승하고, 개구부(14)의 중앙부로 향해 오목하게 들어간다. 그 후, 도전성 조성물층(52)에 함유되는 수분을 제거하기 위한 가소성을, 예를 들면 대기 중 400℃로 30분간 행한다.Next, as shown to FIG. 28 (B), the electroconductive composition layer 52 which consists of a composition raw material is formed in the whole surface. The composition raw material used here contains 60 weight% of graphite particles with an average particle diameter of about 0.1 micrometer as electroconductive particle, and 40 weight% of water glass of No. 4 as a binder. This composition raw material is spin-coated to the whole surface, for example on 1400 rpm and 10 second conditions. The surface of the conductive composition layer 52 in the opening 14 rises along the side wall surface of the opening 14 due to the surface tension of the composition raw material, and concave toward the center of the opening 14. Thereafter, plasticity for removing moisture contained in the conductive composition layer 52 is performed at 400 ° C. for 30 minutes in the air, for example.

조성물 원료에 있어서, 바인더는 (1) 그 자체가 도전성 입자의 분산매라도 되며, (2) 도전성 입자를 피복하고 있어도 되고, (3) 적당한 용매로 분산 또는 용해됨으로써, 도전성 입자의 분산매를 구성해도 된다. (3)의 케이스의 전형예는 물유리이며, 일본 공업 규격(JIS) K1408에 규정되는 1호 내지 4호, 또는 이들의 동등품을 사용할 수 있다. 1호 내지 4호는 물유리의 구성 성분인 산화 나트륨(Na2O) 1몰(mol)에 대한 산화 규소(SiO2)의 몰 수(數)(약 2~4몰)의 상위에 따른 4단계의 등급이며, 각각 점도가 크게 상이하다. 따라서, 리프트오프 프로세스에서 물유리를 사용할 때에는, 물유리에 분산시키는 도전성 입자의 종류나 함유량, 박리층(51)의 친화성, 개구부(14)의 아스펙트비 등의 제조건을 고려하여, 최적 등급의 유리를 선택하거나, 또는 이들의 등급과 동일한 물유리를 조제하여 사용하는 것이 바람직하다.In the composition raw material, the binder (1) itself may be a dispersion medium of electroconductive particles, (2) may coat the electroconductive particle, and (3) may disperse | distribute or melt | dissolve in a suitable solvent, and may comprise the dispersion medium of electroconductive particle. . A typical example of the case of (3) is water glass, and Nos. 1 to 4 or equivalents thereof specified in Japanese Industrial Standard (JIS) K1408 can be used. Nos. 1 to 4 show four steps according to the difference between the number of moles of silicon oxide (SiO 2) (about 2 to 4 moles) with respect to 1 mole of sodium oxide (Na 2 O) which is a component of water glass. It is a grade, and each differs greatly in viscosity. Therefore, when using the water glass in the lift-off process, considering the type and content of the conductive particles to be dispersed in the water glass, the affinity of the release layer 51, the aspect ratio of the opening 14, etc. It is preferable to select glass or to prepare and use water glass which is the same as these grades.

바인더는 일반적으로 도전성이 떨어지므로, 도전성 조성물 중의 도전성 입자의 함유량에 대하여 바인더의 함유량이 과다하면, 형성되는 전자 방출부(15A)의 전기 저항값이 상승하여, 전자 방출이 원활하게 행해지지 않게 될 우려가 있다. 따라서, 예를 들면, 물유리 중에 도전성 입자로서 카본계 재료 입자를 분산시켜 이루는 조성물 원료를 예로 들면, 조성물 원료의 전 중량에 차지하는 카본계 재료 입자의 비율은 전자 방출부(15A)의 전가 저항값, 조성물 원료의 점도, 도전성 입자끼리의 접착성 등의 특성을 고려하여, 대개 30~95중량%의 범위로 선택하는 것이 바람직하다. 카본계 재료 입자의 비율을 이러한 범위 내에 선택함으로써, 형성되는 전자 방출부(15A)의 전기 저항값을 충분히 내리는 동시에, 카본계 재료 입자끼리의 접착성을 양호하게 유지하는 것이 가능하게 된다. 단, 도전성 입자로서 카본계 재료 입자에 알루미나 입자를 혼합하여 사용한 경우에는, 도전성 입자끼리의 접착성이 저하되는 경향이 있으므로, 알루미나 입자의 함유량에 따라 카본계 재료 입자의 비율을 높이는 것이 바람직하고, 60중량% 이상으로 하는 것이 특히 바람직하다. 그리고, 조성물 원료에는, 도전성 입자의 분산 상태를 안정화시키기 위한 분산제나, pH 조정제, 건조제, 경화제, 방부제 등의 첨가제가 함유되어 있어도 된다. 그리고, 도전성 입자를 결합제(바인더)의 피막으로 피복한 분체(粉體)를 적당한 분산매 중에 분산시켜 이루는 조성물 원료를 사용해도 된다.Since the binder is generally inferior in conductivity, when the content of the binder is excessive with respect to the content of the conductive particles in the conductive composition, the electrical resistance value of the electron emission portion 15A to be formed is increased, and the electron emission is not performed smoothly. There is concern. Thus, for example, for example, a composition raw material obtained by dispersing carbon-based material particles as conductive particles in water glass, the ratio of the carbon-based material particles to the total weight of the composition raw material is the transfer resistance value of the electron emitting portion 15A, It is preferable to select in the range of 30 to 95 weight% in consideration of characteristics, such as the viscosity of a composition raw material, adhesiveness of electroconductive particles, and the like. By selecting the proportion of the carbon-based material particles within such a range, it is possible to sufficiently lower the electric resistance value of the electron-emitting portion 15A to be formed and to maintain good adhesion between the carbon-based material particles. However, in the case where alumina particles are mixed with the carbon-based material particles as the conductive particles, the adhesion between the conductive particles tends to decrease, so that the proportion of the carbon-based material particles is preferably increased in accordance with the content of the alumina particles. It is especially preferable to make it 60 weight% or more. And the composition raw material may contain additives, such as a dispersing agent for stabilizing the dispersion state of electroconductive particle, a pH adjuster, a drying agent, a hardening | curing agent, and an antiseptic | preservative. And you may use the composition raw material which disperse | distributes the powder which coat | covered electroconductive particle with the film of binder (binder) in a suitable dispersion medium.

일예로서, 왕관형의 전자 방출부(15A)의 직경을 대개 1~20㎛로 하고, 도전성 입자로서 카본계 재료 입자를 사용한 경우, 카본계 재료 입자의 입경은 대개 0.1㎛~1㎛의 범위로 하는 것이 바람직하다. 카본계 재료 입자의 입경을 이러한 범위로 선택함으로써, 왕관형 전자 방출부(15A)의 에지부에 충분히 높은 기계적 강도가 구비되고, 또한 캐소드 전극(11)에 대한 전자 방출부(15A)의 밀착성이 양호해 진다.As an example, when the diameter of the crown-shaped electron emitting portion 15A is usually 1 to 20 µm, and carbon-based material particles are used as the conductive particles, the particle diameter of the carbon-based material particles is usually in the range of 0.1 µm to 1 µm. It is desirable to. By selecting the particle diameter of the carbon-based material particles in this range, a sufficiently high mechanical strength is provided at the edge portion of the crown-shaped electron emission portion 15A, and the adhesion of the electron emission portion 15A to the cathode electrode 11 is improved. It becomes good.

[공정-1340][Step-1340]

다음에, 도 28 (C)에 나타낸 바와 같이, 박리층(51)을 제거한다. 박리는 2중량%의 수산화 나트륨 수용액 중에, 30초간 침지(浸漬)함으로써 행한다. 이 때, 초음파 진동을 가하면서 박리를 행해도 된다. 이에 따라, 박리층(51)과 함께 박리층(51) 상의 도전성 조성물층(52)의 부분이 제거되고, 개구부(14)의 저부에 노출된 캐소드 전극(11) 상의 도전성 조성물층(52) 부분만이 남는다. 이 잔존된 부분이 전자 방출부(15A)로 된다. 전자 방출부(15A)의 형상은 표면이 개구부(14)의 중앙부로 향해 오목하게 들어가 왕관형으로 된다. [공정-1340]이 종료된 시점에서의 상태를 도 29에 나타냈다. 도 29 (B)는 전자방출소자의 일부를 나타낸 개략적인 사시도이며, 도 29 (A)는 도 29 (B)의 선 A-A에 따른 개략적인 일부 단면도이다. 도 29 (B)에서는, 전자 방출부(15A)의 전체가 보이도록, 절연층(12)과 게이트 전극(313)의 일부를 절결하고 있다. 그리고, 하나의 전자 방출 영역(중복 영역)에는, 5~100개 정도의 전자 방출부(15A)를 형성함으로써 충분하다. 그리고, 도전성 입자의 입경이 전자 방출부(15A)의 표면에 확실하게 노출되도록, 전자 방출부(15A)의 표면에 노출된 바인더를 에칭에 의해 제거해도 된다.Next, as shown to FIG. 28 (C), the peeling layer 51 is removed. Peeling is performed by immersing in 2weight% of sodium hydroxide aqueous solution for 30 second. At this time, you may peel while applying an ultrasonic vibration. Accordingly, the portion of the conductive composition layer 52 on the release layer 51 together with the release layer 51 is removed, and the portion of the conductive composition layer 52 on the cathode electrode 11 exposed to the bottom of the opening 14 is removed. Only remains This remaining portion becomes the electron emitting portion 15A. The shape of the electron emitting portion 15A is concave and the surface is concave toward the center portion of the opening portion 14 to become a crown shape. The state at the time of [Process-1340] complete | finished is shown in FIG. FIG. 29B is a schematic perspective view of a part of the electron-emitting device, and FIG. 29A is a schematic partial cross-sectional view taken along the line A-A of FIG. 29B. In FIG. 29B, the insulating layer 12 and a part of the gate electrode 313 are cut out so that the entire electron emitting portion 15A is visible. In one electron emission region (duplicate region), it is sufficient to form about 5 to 100 electron emission portions 15A. And the binder exposed to the surface of the electron emission part 15A may be removed by etching so that the particle diameter of electroconductive particle may be reliably exposed to the surface of the electron emission part 15A.

[공정-1350][Step-1350]

다음에, 전자 방출부(15A)의 소성을 행한다. 소성 후, 건조 대기 중, 400℃, 30분간의 조건으로 행한다. 그리고, 소성 온도는 조성물 원료에 함유되는 바인더의 종류에 따라 선택하면 된다. 예를 들면, 바인더가 물유리와 같은 무기재료인 경우에는 무기재료를 소성할 수 있는 온도로 열처리를 행하면 된다. 바인더가 열경화성 수지인 경우에는, 열경화성 수지를 경화할 수 있는 온도로 열처리를 행하면 된다. 단, 도전성 입자끼리의 밀착성을 유지하기 위해, 열경화성 수지가 과도하게 분해되거나 탄화될 우려가 없는 온도로 열처리를 행하는 것이 바람직하다. 어느 바인더를 사용해도, 열처리 온도는 게이트 전극이나 캐소드 전극, 절연층에 손상이나 결함이 발생하지 않는 온도로 할 필요가 있다. 열처리 분위기는 게이트 전극이나 캐소드 전극의 전기 저항률이 산화에 의해 상승하거나, 또는 게이트 전극이나 캐소드 전극에 결함이나 손상이 발생하지 않도록, 불활성 가스 분위기로 하는 것이 바람직하다. 그리고, 바인더로서 열가소성 수지를 사용한 경우에는, 열처리를 필요로 하지 않는 경우가 있다.Next, the electron emitting portion 15A is fired. After baking, it performs on 400 degreeC and the conditions for 30 minutes in a drying atmosphere. In addition, what is necessary is just to select baking temperature according to the kind of binder contained in a composition raw material. For example, when the binder is an inorganic material such as water glass, the heat treatment may be performed at a temperature at which the inorganic material can be fired. What is necessary is just to heat-process at the temperature which can harden | cure a thermosetting resin, when a binder is a thermosetting resin. However, in order to maintain the adhesiveness of electroconductive particle, it is preferable to heat-process at the temperature which a thermosetting resin does not have to be excessively decomposed or carbonized. Even if any binder is used, the heat treatment temperature needs to be a temperature at which no damage or defect occurs to the gate electrode, the cathode electrode, and the insulating layer. The heat treatment atmosphere is preferably an inert gas atmosphere so that the electrical resistivity of the gate electrode and the cathode electrode is increased by oxidation, or defects or damages are not caused to the gate electrode or the cathode electrode. And when thermoplastic resin is used as a binder, heat processing may not be needed.

실시형태 14Embodiment 14

편평형 전자방출소자의 개략적인 일부 단면도를 도 30 (C)에 나타냈다. 편평형 전자방출소자는, 예를 들면, 유리로 이루어지는 지지체(10) 상에 형성된 캐소드 전극(11), 지지체(10) 및 캐소드 전극(11) 상에 형성된 절연층(12), 절연층(12) 상에 형성된 게이트 전극(313), 게이트 전극(313) 및 절연층(12)을 관통하는 개구부(14) 및 개구부(14)의 저부에 위치하는 캐소드 전극(11) 부분의 위에 형성된 편평한 전자 방출부(15B)로 이루어진다. 여기에서, 전자 방출부(15B)는 도 30 (C)의 지면 수직 방향으로 연장된 스트라이프형의 캐소드 전극(11) 상에 형성되어 있다. 또, 게이트 전극(313)은 도 30 (B)의 지면 좌우 방향으로 연장되어 있다. 캐소드 전극(11) 및 게이트 전극(313)은 크롬(Cr)으로 이루어진다. 전자 방출부(15B)는 구체적으로는, 흑연분말로 이루어지는 박층으로 구성되어 있다. 또, 전자방출소자의 동작 안정화, 전자 방출 특성의 균일화를 위해, 캐소드 전극(11)과 전자 방출부(15B) 사이에 SiC로 이루어지는 저항체층(60)이 형성되어 있다. 도 30 (C)에 나타낸 편평형 전자방출소자에 있어서는, 캐소드 전극(11) 표면의 전역에 걸쳐 저항체층(60) 및 전자 방출부(15B)가 형성되어 있지만, 이와 같은 구조에 한정되지 않고, 요는 최소한 개구부(14)의 저부에 전자 방출부(15B)가 형성되어 있으면 된다.A partial schematic cross sectional view of the flat electron-emitting device is shown in Fig. 30C. The flat electron-emitting device is, for example, the cathode electrode 11 formed on the support 10 made of glass, the insulating layer 12 formed on the support 10 and the cathode electrode 11, the insulating layer 12 A flat electron emission portion formed on an opening 14 penetrating through the gate electrode 313, the gate electrode 313 and the insulating layer 12 formed thereon, and a portion of the cathode electrode 11 positioned at the bottom of the opening 14. It consists of 15B. Here, the electron emission section 15B is formed on the stripe cathode electrode 11 extending in the vertical direction in the plane of Fig. 30C. In addition, the gate electrode 313 extends in the left and right directions of the paper in FIG. 30B. The cathode electrode 11 and the gate electrode 313 are made of chromium (Cr). The electron emission part 15B is specifically comprised by the thin layer which consists of graphite powder. In addition, a resistor layer 60 made of SiC is formed between the cathode electrode 11 and the electron emitting portion 15B for stabilizing the operation of the electron emitting device and for uniformizing the electron emission characteristics. In the flat electron-emitting device shown in Fig. 30C, the resistor layer 60 and the electron emission section 15B are formed over the entire surface of the cathode electrode 11, but are not limited to such a structure. At least, the electron emission part 15B should just be formed in the bottom part of the opening part 14. As shown in FIG.

이하, 지지체 등의 개략적인 일부 단면도인 도 30을 참조하여 편평형 전자방출소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a flat electron emission device will be described with reference to FIG. 30 which is a schematic partial cross-sectional view of a support or the like.

[공정-1400][Process-1400]

먼저, 지지체(10) 상에 크롬(Cr)으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한 후, 리소그래피 기술 및 에칭 기술에 따라 캐소드 전극용 도전 재료층을 패터닝한다. 이에 따라, 스트라이프형의 캐소드 전극용 도전 재료층으로 구성된 캐소드 전극(11)을 지지체(10) 상에 형성할 수 있다(도 30 (A) 참조). 그리고, 캐소드 전극(11)은 도 30의 지면 수직 방향으로 연장되어 있다.First, the cathode material conductive material layer which consists of chromium (Cr) is formed on the support body 10 by a sputtering method, and the cathode material conductive material layer is patterned according to a lithography technique and an etching technique. Thereby, the cathode electrode 11 comprised from the stripe-type cathode electrode conductive material layer can be formed on the support body 10 (refer FIG. 30 (A)). The cathode electrode 11 extends in the vertical direction of the page of FIG. 30.

[공정-1410][Process-1410]

다음에, 캐소드 전극(11) 상에 전자 방출부(15B)를 형성한다. 구체적으로는, 먼저 전면에 스퍼터법으로 SiC로 이루어지는 저항체층(60)을 형성하고, 이어서, 저항체층(60)의 위에 흑연분말 도료로 이루어지는 전자 방출부(15B)를 스핀 코팅법으로 형성하고, 전자 방출부(15B)를 건조시킨다. 그 후, 전자 방출부(15B) 및 저항체층(60)을 공지의 방법에 따라 패터닝한다(도 30 (B) 참조). 전자 방출부(15B)로부터 전자가 방출된다.Next, the electron emission portion 15B is formed on the cathode electrode 11. Specifically, first, a resistor layer 60 made of SiC is formed on the entire surface by a sputtering method, and then an electron emitting portion 15B made of graphite powder coating is formed on the resistor layer 60 by spin coating. The electron emission section 15B is dried. Thereafter, the electron emission section 15B and the resistor layer 60 are patterned according to a known method (see Fig. 30 (B)). Electrons are emitted from the electron emission unit 15B.

[공정-1420][Step-1420]

다음에, 전면에 절연층(12)을 형성한다. 구체적으로는, 전자 방출부(15B) 및 지지체(10) 상에, 예를 들면, 스퍼터법으로 SiO2로 이루어지는 절연층(12)을 형성한다. 그리고, 절연층(12)을 유리 페이스트를 스크린인쇄하는 방법이나, SiO2층을 CVD법으로 형성하는 방법에 따라 형성할 수 있다. 그 후, 스트라이프형의 게이트 전극(313)을 절연층(12) 상에 형성한다.Next, an insulating layer 12 is formed on the entire surface. Specifically, the insulating layer 12 made of SiO 2 is formed on the electron emitting portion 15B and the support 10 by, for example, a sputtering method. The insulating layer 12 can be formed by screen printing a glass paste or by forming a SiO 2 layer by CVD. Thereafter, a stripe gate electrode 313 is formed on the insulating layer 12.

[공정-1430][Step-1430]

다음에, 게이트 전극(313) 및 절연층(12)에 개구부(14)를 형성하고, 개구부(14)의 저부에 전자 방출부(15B)를 노출시킨다. 그 후, 에칭용 마스크를 제거하고, 전자 방출부(15B) 중의 유기 용제를 제거하기 위해, 400℃, 30분의 열처리를 실시한다. 이렇게 하여, 도 30 (C)에 나타낸 전자방출소자를 얻을 수 있다.Next, an opening 14 is formed in the gate electrode 313 and the insulating layer 12, and the electron emission portion 15B is exposed at the bottom of the opening 14. Thereafter, the mask for etching is removed and heat treatment is performed at 400 ° C. for 30 minutes in order to remove the organic solvent in the electron emission portion 15B. In this way, the electron-emitting device shown in Fig. 30C can be obtained.

실시형태 15Embodiment 15

실시형태 15는 실시형태 14의 변형이다. 실시형태 15에서의 편평형 전자방출소자의 개략적인 일부 단면도를 도 31 (C)에 나타냈다. 도 31 (C)에 나타낸 편평형 전자방출소자에 있어서는, 전자 방출부(15B)의 구조가 도 30 (C)에 나타낸 편평형 전자방출소자와 약간 상이하다. 이하, 지지체 등의 개략적인 일부 단면도인 도 31을 참조하여, 이러한 전자방출소자의 제조방법을 설명한다.Embodiment 15 is a variation of Embodiment 14. A partial schematic sectional view of the flat electron-emitting device in Embodiment 15 is shown in FIG. 31C. In the flat electron-emitting device shown in Fig. 31C, the structure of the electron emission section 15B is slightly different from the flat electron-emitting device shown in Fig. 30C. Hereinafter, with reference to FIG. 31 which is a schematic partial sectional drawing of a support body etc., the manufacturing method of such an electron emitting element is demonstrated.

[공정-1500][Process 1500]

먼저, 지지체(10) 상에 캐소드 전극용 도전 재료층을 형성한다. 구체적으로는, 지지체(10)의 전면에 레지스트 재료층(도시하지 않음)을 형성한 후, 캐소드 전극을 형성해야할 부분의 레지스트 재료층을 제거한다. 그 후, 전면에 크롬(Cr)으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한다. 또한, 전면에 스퍼터법으로 SiC로 이루어지는 저항체층(60)을 형성하고, 이어서, 저항체층(60)의 위에 흑연분말 도료층을 스핀 코팅법으로 형성하고, 흑연분말 도료층을 건조시킨다. 그 후, 박리액을 사용하여 레지스트 재료층을 제거하면, 레지스트 재료층 상에 형성된 캐소드 전극용 도전 재료층, 저항체층(60) 및 흑연분말 도료층도 제거된다. 이렇게 하여, 이른바 리프트오프법에 따라, 캐소드 전극(11), 저항체층(60) 및 전자 방출부(15B)가 적층된 구조를 얻을 수 있다(도 31 (A) 참조).First, the conductive material layer for the cathode electrode is formed on the support 10. Specifically, after forming a resist material layer (not shown) on the entire surface of the support 10, the resist material layer of the portion where the cathode electrode is to be formed is removed. Thereafter, a conductive material layer for a cathode electrode made of chromium (Cr) is formed on the entire surface by a sputtering method. Further, a resistor layer 60 made of SiC is formed on the entire surface by a sputtering method. Then, a graphite powder coating layer is formed on the resistor layer 60 by spin coating, and the graphite powder coating layer is dried. Thereafter, when the resist material layer is removed using a stripping solution, the conductive material layer for the cathode electrode, the resistor layer 60, and the graphite powder coating layer formed on the resist material layer are also removed. In this way, according to the so-called lift-off method, a structure in which the cathode electrode 11, the resistor layer 60, and the electron emitting portion 15B are stacked can be obtained (see FIG. 31A).

[공정-1510][Step-1510]

다음에, 전면에 절연층(12)을 형성한 후, 절연층(12) 상에 스트라이프형 게이트 전극(313)을 형성한다(도 31 (B) 참조). 그 후, 게이트 전극(313) 및 절연층(12)에 개구부(14)를 형성함으로써, 개구부(14)의 저부에 전자 방출부(15B)를 노출시킨다(도 31 (C) 참조). 개구부(14)의 저부에 노출된 캐소드 전극(11) 표면에 형성된 전자 방출부(15B)가 방출된다.Next, after the insulating layer 12 is formed on the entire surface, the stripe gate electrode 313 is formed on the insulating layer 12 (see Fig. 31B). Thereafter, the openings 14 are formed in the gate electrode 313 and the insulating layer 12 to expose the electron emission section 15B at the bottom of the opening 14 (see FIG. 31C). The electron emission portion 15B formed on the surface of the cathode electrode 11 exposed at the bottom of the opening 14 is emitted.

실시형태 16Embodiment 16

실시형태 16은 실시형태 11에서 설명한 평면형 전자방출소자의 변형이다. 도 32 (A)에 개략적인 일부 단면도를 나타낸 평면형 전자방출소자가 도 23에 나타낸 평면형 전자방출소자와 상위한 점은 개구부(14)의 저부에 노출된 캐소드 전극(211)의 표면(전자 방출부(15C)에 상당함)에, 미소 요철부(11A)가 형성되어 있는 점에 있다. 이와 같은 평면형 전자방출소자는 이하의 제조방법으로 제조할 수 있다.Embodiment 16 is a modification of the planar electron-emitting device described in Embodiment 11. The planar electron emitting device showing a partial cross-sectional view schematically in FIG. 32A differs from the planar electron emitting device shown in FIG. 23 in that the surface of the cathode electrode 211 exposed to the bottom of the opening 14 (electron emitting portion). (Corresponding to 15C), the minute uneven portion 11A is formed. Such a planar electron-emitting device can be manufactured by the following manufacturing method.

[공정-1600][Process-1600]

먼저, 지지체(10) 상에 전자 방출부(15C)로서 기능하는 캐소드 전극(211)(전자 방출층)을 형성한다. 구체적으로는, 지지체(10) 상에 텅스텐(W)으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한 후, 리소그래피 기술 및 드라이 에칭 기술에 따라 캐소드 전극용 도전 재료층을 패터닝한다. 이에 따라, 스트라이프형의 캐소드 전극용 도전 재료층으로 구성된 캐소드 전극(211)을 지지체(10) 상에 형성할 수 있다.First, the cathode electrode 211 (electron emission layer) which functions as the electron emission part 15C is formed on the support body 10. Specifically, after forming the cathode material conductive material layer which consists of tungsten (W) on the support body 10 by a sputtering method, the cathode material conductive material layer is patterned according to a lithography technique and a dry etching technique. Thereby, the cathode electrode 211 comprised from the stripe-type cathode electrode conductive material layer can be formed on the support body 10.

[공정-1610][Step-1610]

다음에, 예를 들면, CVD법으로 SiO2로 이루어지는 절연층(12)을 전면에, 구체적으로는, 지지체(10) 및 캐소드 전극(211) 상에 형성한다. 그리고, 절연층(12)을 스크린인쇄법에 따라 유리 페이스트로 형성할 수도 있다.Next, for example, an insulating layer 12 made of SiO 2 is formed on the entire surface of the support 10 and the cathode electrode 211 by, for example, CVD. And the insulating layer 12 can also be formed from glass paste by the screen printing method.

[공정-1620][Step-1620]

그 후, 리소그래피 기술 및 에칭 기술을 사용하여 절연층(12)에 개구부(14)를 형성한다. 또는, 예를 들면, 스크린인쇄법으로, 절연층(12)을 형성할 때, 아울러, 개구부(14)를 형성해도 된다. 이렇게 하여, 개구부(14)의 저부에 전자 방출부에 상당하는 캐소드 전극(211)의 표면을 노출시킬 수 있다. 여기에서, 절연층(12)이 스페이서에 상당한다.Thereafter, openings 14 are formed in insulating layer 12 using lithographic and etching techniques. Alternatively, for example, when the insulating layer 12 is formed by screen printing, the opening 14 may be formed. In this way, the surface of the cathode electrode 211 corresponding to the electron emission section can be exposed at the bottom of the opening 14. Here, the insulating layer 12 corresponds to a spacer.

[공정-1630][Step-1630]

이어서, 이 절연층(12) 상에 게이트 전극(313)을 형성한다.Subsequently, a gate electrode 313 is formed on this insulating layer 12.

[공정-1640][Process-1640]

그 후, 게이트 전극(313) 및 절연층(12)에 개구부(14)를 형성하고, 개구부(14)의 저부에 캐소드 전극(211)을 노출시킨다. 그 후, 개구부(14)의 저부에 노출된 캐소드 전극(211) 부분에 미소 요철부(11A)를 형성한다. 미소 요철부(11A)의 형성에 있어서는, 에칭 가스로서 SF6을 사용하고, 캐소드 전극(211)을 구성하는 텅스텐의 결정립과 입계 사이에서 에칭 속도의 차가 커지는 조건을 설정하여, RIE법에 따른 드리이 에칭을 행한다. 그 결과, 텅스텐의 결정입경을 거의 반영한 치수를 가지는 미소 요철부(11A)를 형성할 수 있다.Thereafter, the openings 14 are formed in the gate electrode 313 and the insulating layer 12, and the cathode electrode 211 is exposed at the bottom of the opening 14. Thereafter, the minute uneven portion 11A is formed in the portion of the cathode electrode 211 exposed at the bottom of the opening 14. In the formation of the minute uneven portions 11A, SF 6 is used as the etching gas, and the conditions under which the difference in etching rate increases between grains and grain boundaries of tungsten constituting the cathode electrode 211 are set, and the dry process according to the RIE method is performed. Etching is performed. As a result, the minute uneven portion 11A having a dimension almost reflecting the crystal grain size of tungsten can be formed.

이와 같은 평면형 전자방출소자의 구성에 있어서는, 캐소드 전극(211)의 미소 요철부(11A), 보다 구체적으로는 미소 요철부(11A)의 볼록부에, 게이트 전극(313)으로부터 큰 전계가 가해진다. 이 때, 볼록부에 집중되는 전계는 캐소드 전극(211)의 표면이 평활한 경우와 비교하여 크기 때문에, 볼록부로부터는 양자 터널효과에 의해 양자가 효율 양호하게 방출된다. 따라서, 개구부(14)의 저부에 단지 평활한 캐소드 전극(211)이 노출되어 있는 평면형 전자방출소자와 비교하여, 평면형 표시장치에 내장된 경우의 휘도 향상을 기대할 수 있다. 그러므로, 도 32 (A)에 나타낸 평면형 전자방출소자에 의하면, 게이트 전극(313)과 캐소드 전극(211) 사이의 전위차가 비교적 작아도, 충분한 방출전자 전류밀도를 얻을 수 있어, 평면형 표시장치의 고휘도화가 달성된다. 또는, 동일 휘도를 달성하기 위해 필요한 게이트 전압이 낮아도 되며, 따라서 저소지 전력화를 달성하는 것이 가능하다.In the structure of such a planar electron-emitting device, a large electric field is applied from the gate electrode 313 to the convex portions of the minute uneven portions 11A of the cathode electrode 211, and more specifically, the minute uneven portions 11A. . At this time, the electric field concentrated on the convex portion is larger than the case where the surface of the cathode electrode 211 is smooth, so that the quantum is efficiently emitted from the convex portion by the quantum tunnel effect. Therefore, as compared with the planar electron-emitting device in which only the smooth cathode electrode 211 is exposed at the bottom of the opening 14, it is possible to improve the brightness in the case of being incorporated in the flat display device. Therefore, according to the planar electron-emitting device shown in Fig. 32A, even if the potential difference between the gate electrode 313 and the cathode electrode 211 is relatively small, sufficient emission electron current density can be obtained, resulting in high luminance of the flat panel display device. Is achieved. Alternatively, the gate voltage required to achieve the same brightness may be low, and thus it is possible to achieve low power consumption.

그리고, 절연층(12)을 에칭함으로써 개구부(14)를 형성하고, 그러한 후에 이방성 에칭 기술에 따라 캐소드 전극(211)에 미소 요철부(11A)를 형성했지만, 개구부(14)를 형성하기 위한 에칭에 의해, 미소 요철부(11A)를 동시에 형성하는 것도 가능하다. 즉, 절연층(12)을 에칭할 때에, 어느 정도의 이온 스퍼터작용을 기대할 수 있는 이방성의 에칭조건을 채용하고, 수직벽을 가지는 개구부(14)가 형성된 후에도 에칭을 계속함으로써, 개구부(14)의 저부에 노출된 캐소드 전극(211)의 부분에 미소 요철부(11A)를 형성할 수 있다. 그 후, 절연층(12)의 등방성 에칭을 행하면 된다.And the opening part 14 was formed by etching the insulating layer 12, and after that, although the uneven part 11A was formed in the cathode electrode 211 according to the anisotropic etching technique, the etching for forming the opening part 14 was performed. By this, it is also possible to form the minute uneven portions 11A at the same time. That is, when etching the insulating layer 12, the anisotropic etching conditions which can expect some ion sputtering action are employ | adopted, and etching continues even after the opening part 14 which has a vertical wall is formed, and the opening part 14 is carried out. The minute uneven portion 11A can be formed in the portion of the cathode electrode 211 exposed at the bottom of the. After that, the isotropic etching of the insulating layer 12 may be performed.

또, [공정-1600]과 동일한 공정에 있어서, 지지체(10) 상에 텅스텐으로 이루어지는 게이트 전극용 도전 재료층을 스퍼터법으로 형성한 후, 리소그래피 기술 및 드라이 에칭 기술에 따라 캐소드 전극용 도전 재료층을 패터닝하고, 이어서 캐소드 전극용 도전 재료층의 표면에 미소 요철부(11A)를 형성한 후, [공정-1610] 이후와 동일한 공정을 실행함으로써, 도 32 (A)에 나타낸 것과 동일한 전자방출소자를 제작할 수도 있다.In the same process as in [Step-1600], after forming the gate electrode conductive material layer made of tungsten on the support 10 by the sputtering method, the conductive material layer for the cathode electrode is subjected to the lithography technique and the dry etching technique. Is formed, and then the minute uneven portions 11A are formed on the surface of the conductive material layer for the cathode electrode, and then the same electron emission device as shown in FIG. You can also make.

또한, [공정-1600]과 동일한 공정에 있어서, 지지체(10) 상에 텅스텐으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한 후, 캐소드 전극용 도전 재료층의 표면에 미소 요철부(11A)를 형성하고, 이어서, 리소그래피 기술 및 드라이 에칭 기술에 따라 캐소드 전극용 도전 재료층을 패터닝한 후, [공정-1610] 이후의 공정을 실행함으로써, 도 32 (A)에 나타낸 것과 동일한 전자방출소자를 제작할 수도 있다.In the same process as in [Step-1600], after forming the cathode electrode conductive material layer made of tungsten on the support 10 by the sputtering method, the minute uneven portion 11A is formed on the surface of the cathode electrode conductive material layer. ), And then patterning the conductive material layer for the cathode electrode in accordance with the lithography technique and the dry etching technique, and then carrying out the process subsequent to [Step-1610], the same electron-emitting device as shown in Fig. 32A. You can also make.

도 32 (B)에는, 도 32 (A)에 나타낸 전자방출소자의 변형예를 나타냈다. 도 32 (B)에 나타낸 전자방출소자에 있어서는, 미소 요철부(11A)의 선단부의 평균 높이위치가 절연층(12)의 하면위치보다도 지지체(10)측에 존재하고 있다(즉, 내려가 있음). 이러한 전자방출소자를 형성하는 데는, [공정-1600]과 동일한 공정에서의 드라이 에칭의 계속시간을 연장하면 된다. 이와 같은 구성에 의하면, 개구부(14)의 중앙부 부근의 전계강도를 한층 높일 수 있다.In FIG. 32B, a modification of the electron-emitting device shown in FIG. 32A is shown. In the electron-emitting device shown in FIG. 32B, the average height position of the tip end portion of the minute uneven portion 11A is present on the support 10 side rather than the lower surface position of the insulating layer 12 (that is, is lowered). . To form such an electron-emitting device, the duration of dry etching in the same process as in [Step-1600] may be extended. According to such a structure, the electric field strength near the center part of the opening part 14 can be raised further.

도 33에는, 전자 방출부(15C)에 상당하는 캐소드 전극(11)의 표면(보다 구체적으로는, 최소한 미소 요철부(11A) 상)에 피복층(11B)이 형성되어 있는 평면형 전자방출소자를 나타낸다.33 shows a planar electron-emitting device in which the coating layer 11B is formed on the surface of the cathode electrode 11 (more specifically, on at least the minute uneven portion 11A) corresponding to the electron emission portion 15C. .

이 피복층(11B)은 캐소드 전극(211)을 구성하는 재료보다 일의 함수(φ)가 작은 재료로 구성하는 것이 바람직하고, 어떠한 재료를 선택하는가는 캐소드 전극(211)을 구성하는 재료의 일의 함수, 게이트 전극(313)과 캐소드 전극(211) 사이의 전위차, 요구되는 방출전자 전류밀도의 크기 등에 따라 결정하면 된다. 피복층(11B)의 구성재료로서, 아몰퍼스 다이아몬드를 예시할 수 있다. 피복층(11B)을 아몰퍼스 다이아몬드를 사용하여 구성한 경우에는, 5 ×107V/m 이하의 전계강도로 평면형 표시장치에 필요한 방출전자 전류밀도를 얻을 수 있다.The coating layer 11B is preferably made of a material having a smaller work function φ than the material constituting the cathode electrode 211. Which material is selected is unique to the material constituting the cathode electrode 211. It may be determined according to the function, the potential difference between the gate electrode 313 and the cathode electrode 211, the magnitude of the required emission electron current density, and the like. Amorphous diamond can be illustrated as a constituent material of the coating layer 11B. When the coating layer 11B is formed using amorphous diamond, the emission electron current density required for the flat panel display device can be obtained with an electric field strength of 5 x 10 7 V / m or less.

피복층(11B)의 두께는 미소 요철부(11A)를 반영할 수 있을 정도로 선택한다. 이는 피복층(11B)에 의해 미소 요철부(11A)의 오목부가 매입되어, 전자 방출부의 표면이 평활화되어 버리면, 미소 요철부(11A)를 형성한 의미가 없어지기 때문이다. 따라서, 미소 요철부(11A)의 치수에도 따르지만, 예를 들면 미소 요철부(11A)가 전자 방출부의 결정입경을 반영하여 형성되어 있는 경우에는, 피복층(11B)의 두께를 대개 30~100nm 정도로 선택하는 것이 바람직하다. 또, 미소 요철부(11A)의 선단부의 평균 높이위치를 절연층의 하면위치보다 낮추는 경우에는, 엄밀하게는, 피복층(11B)의 선단부의 평균 높이위치를 절연층의 하면위치보다도 낮추는 것이 한층 바람직하다.The thickness of the coating layer 11B is selected to the extent that the minute uneven portions 11A can be reflected. This is because the concave portion of the minute uneven portion 11A is embedded by the coating layer 11B, and the surface of the electron emitting portion is smoothed, so that the meaning of forming the minute uneven portion 11A is lost. Therefore, although it also depends on the dimension of 11 A of uneven | corrugated parts, for example, when 11 A of uneven | corrugated parts are formed reflecting the crystal grain diameter of an electron emission part, the thickness of the coating layer 11B is generally selected about 30-100 nm. It is desirable to. In addition, when lowering the average height position of the tip end portion of the minute uneven portion 11A than the lower surface position of the insulating layer, it is more preferable to lower the average height position of the tip end portion of the coating layer 11B than the lower surface position of the insulating layer. Do.

구체적으로는, [공정-1600] 후, 전면에, 예를 들면 CVD법에 의해 아몰퍼스 다이아몬드로 이루어지는 피복층(11B)을 형성하면 된다. 그리고, 피복층(11B)은 게이트 전극(313) 및 절연층(12)의 위에 형성된 에칭용 마스크(도시하지 않음)의 위에도 퇴적하지만, 이 퇴적부분은 에칭용 마스크의 제거 시, 동시에 제거된다. 원료가스로서, 예를 들면 CH4/H2혼합가스나 CO/H2혼합가스를 사용한 CVD법에 따라 피복층(11B)을 형성할 수 있어, 각각 탄소를 함유하는 화합물의 열분해에 의해 아몰퍼스 다이아몬드로 이루어지는 피복층(11B)이 형성된다.Specifically, after [Step-1600], the coating layer 11B made of amorphous diamond may be formed on the entire surface by, for example, CVD. The coating layer 11B is also deposited on the etching mask (not shown) formed on the gate electrode 313 and the insulating layer 12, but this deposition portion is removed at the same time when the etching mask is removed. As the source gas, for example, the coating layer 11B can be formed by a CVD method using a CH 4 / H 2 mixed gas or a CO / H 2 mixed gas, and each is thermally decomposed to amorphous diamond by thermal decomposition of a compound containing carbon. The coating layer 11B which consists of is formed.

또한, [공정-1600]과 동일한 공정에 있어서, 지지체(10) 상에 텅스텐으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한 후, 리소그래피 기술 및 드라이 에칭 기술에 따라 캐소드 전극용 도전 재료층을 패터닝하고, 그 후 캐소드 전극용 도전 재료층의 표면에 미소 요철부(11A)를 형성하고, 이어서, 피복층(11B)을 형성한 후, [공정-1610] 이후의 공정을 실행함으로써, 도 33에 나타낸 전자방출소자를 제작할 수도 있다.In the same process as in [Step-1600], after forming the cathode electrode conductive material layer made of tungsten on the support 10 by the sputtering method, the cathode electrode conductive material layer is subjected to the lithography technique and the dry etching technique. Patterning, after that, the minute uneven portion 11A was formed on the surface of the cathode electrode conductive material layer, and then the coating layer 11B was formed. The electron emitting device shown in FIG.

또한, [공정-1600]과 동일한 공정에 있어서, 지지체(10) 상에 텅스텐으로 이루어지는 캐소드 전극용 도전 재료층을 스퍼터법으로 형성한 후, 캐소드 전극용 도전 재료층의 표면에 미소 요철부(11A)를 형성하고, 이어서, 피복층(11B)을 형성한 후, 리소그래피 기술 및 드라이 에칭 기술에 따라 피복층(11B), 캐소드 전극용 도전 재료층을 패터닝한 후, [공정-1610] 이후의 공정을 실행함으로써, 도 32에 나타낸 전자방출소자를 제작할 수도 있다.In the same process as in [Step-1600], after forming the cathode electrode conductive material layer made of tungsten on the support 10 by the sputtering method, the minute uneven portion 11A is formed on the surface of the cathode electrode conductive material layer. ), Then the coating layer 11B is formed, and then the coating layer 11B and the conductive material layer for the cathode electrode are patterned according to the lithography technique and the dry etching technique, and then the steps following [Step-1610] are executed. By doing so, the electron-emitting device shown in Fig. 32 can also be manufactured.

또한, 피복층을 구성하는 재료로서, 이러한 재료의 2차 전자이득(δ)이 캐소드 전극을 구성하는 도전성 재료의 2차 전자이득(δ)보다 커지는 재료를 적당히 선택할 수도 있다.Moreover, as a material which comprises a coating layer, you may select suitably the material from which the secondary electron gain (delta) of such material becomes larger than the secondary electron gain (delta) of the conductive material which comprises a cathode electrode.

그리고, 도 23에 나타낸 평면형 전자방출소자의 전자 방출부(15C)(캐소드 전극(211)의 표면)에 피복층을 형성해도 된다. 이 경우에는, [공정-1120] 후, 개구부(14)의 저부에 노출된 캐소드 전극(211)의 표면에 피복층(11B)을 형성하면 되고, 또한, [공정-1100]에서, 예를 들면, 지지체(10) 상에 캐소드 전극용 도전 재료층을 형성한 후, 캐소드 전극용 도전 재료층 상에 피복층(11B)을 형성하고, 이어서, 리소그래피 기술 및 드라이 에칭 기술에 따라 이들의 층을 패터닝하면 된다.Incidentally, a coating layer may be formed on the electron emission portion 15C (the surface of the cathode electrode 211) of the planar electron emission device shown in FIG. In this case, what is necessary is just to form the coating layer 11B on the surface of the cathode electrode 211 exposed to the bottom part of the opening part 14 after [step-1120], and in [step-1100], for example, After forming the cathode electrode conductive material layer on the support 10, the coating layer 11B may be formed on the cathode electrode conductive material layer, and then, these layers may be patterned according to a lithography technique and a dry etching technique. .

실시형태 17Embodiment 17

크레이터형(crater-type) 전자방출소자의 개략적인 일부 단면도를 도 37 (B)에 나타냈다. 크레이터형 전자방출소자는 전자를 방출하는 복수의 융기부(411A)와, 각 융기부(411A)에 에워싸인 오목부(411B)를 가지는 캐소드 전극(411)이 지지체(10) 상에 구비되어 있다. 그리고, 절연층(12) 및 게이트 전극(313)을 제거한 개략적인 사시도를 도 36 (B)에 나타냈다.A partial schematic cross-sectional view of a crater-type electron emitting device is shown in FIG. 37 (B). The crater type electron-emitting device is provided with a cathode electrode 411 having a plurality of raised portions 411A for emitting electrons and a recessed portion 411B surrounded by each raised portion 411A on the support 10. . And the schematic perspective view which removed the insulating layer 12 and the gate electrode 313 is shown to FIG. 36 (B).

오목부의 형상은 특히 한정되지 않으나, 전형적으로는 대략 구면(球面)을 이룬다. 이는 이러한 크레이터형 전자방출소자의 제조방법에 있어서 구체(球體)가 사용되고, 오목부(411B)가 구체 형상의 일부를 반영하여 형성되는 것과 관련되어 있다. 따라서, 오목부(411B)가 대략 구면을 이루는 경우, 오목부(411B)를 에워싸는 융기부(411A)는 원환형(圓環形)이 되고, 이 경우의 오목부(411B)와 융기부(411A)는 전체로서 크레이터 또는 칼데라(caldera)와 같은 형상을 나타낸다. 융기부(411A)는 전자를 방출하는 부분이기 때문에, 전자 방출 효율을 높이는 관점에서는, 그 선단부(411C)가 끝이 예리한 것이 특히 바람직하다. 융기부(411A)의 선단부(411C)의 프로파일은 불규칙한 요철을 가지고 있어도, 또는 매끈해도 된다. 1화소 내에서의 융기부(411A)의 배치는 규칙적이라도 랜덤이라도 된다. 그리고, 오목부(411B)는 오목부(411B)의 주위 방향에 따라 연속된 융기부(411A)에 의해 에워싸여 있어도 되고, 경우에 따라서는, 오목부(411B)의 주위 방향에 따라 불연속의 융기부(411A)에 의해 에워싸여 있어도 된다.The shape of the recess is not particularly limited, but is typically approximately spherical. This is related to the use of spheres in the method of manufacturing such cratered electron-emitting devices, and the concave portion 411B being formed to reflect a part of the sphere shape. Therefore, when the recessed part 411B has a substantially spherical surface, the raised part 411A which encloses the recessed part 411B becomes annular, and in this case, the recessed part 411B and the raised part 411A. Denotes a crater or caldera as a whole. Since the 411 A is a part which emits electrons, it is especially preferable that the tip part 411 C is sharp at the point of an electron emission efficiency. The profile of the tip portion 411C of the raised portion 411A may have irregular irregularities or may be smooth. The arrangement of the raised portions 411A in one pixel may be regular or random. And the recessed part 411B may be enclosed by the continuous ridge part 411A along the circumferential direction of the recessed part 411B, and in some cases, discontinuous melting along the circumferential direction of the recessed part 411B. It may be surrounded by the base 411A.

이와 같은 크레이터형 전자방출소자의 제조방법에 있어서, 지지체 상에 스트라이프형의 캐소드 전극을 형성하는 공정은 보다 구체적으로는,In the method for manufacturing a crater type electron-emitting device as described above, the step of forming the striped cathode electrode on the support is more specifically,

복수의 구체를 피복한 스트라이프형의 캐소드 전극용 도전 재료층을 지지체 상에 형성하는 공정과,Forming a stripe-type conductive material layer for cathode electrode coated with a plurality of spheres on a support;

구체를 제거함으로써, 구체를 피복한 캐소드 전극용 도전 재료층의 부분을 제거하고, 따라서, 전자를 방출하는 복수의 융기부와, 각 융기부에 에워싸이고, 또한 구체 형상의 일부를 반영한 오목부를 가지는 캐소드 전극을 형성하는 공정으로 이루어진다.By removing the sphere, the portion of the conductive material layer for the cathode electrode coated with the sphere is removed, and thus has a plurality of ridges for emitting electrons and a recess surrounded by each ridge and reflecting a part of the shape of the sphere. It consists of a process of forming a cathode electrode.

구체의 상태 변화 및/또는 화학 변화에 의해, 구체를 제거하는 것이 바람직하다. 여기에서, 구체의 상태 변화 및/또는 화학 변화란, 팽창, 승화, 발포, 가스 발생, 분해, 연소, 탄화 등의 변화 또는 이들의 조합을 의미한다. 예를 들면, 구체가 유기재료로 이루어지는 경우, 구체를 연소시킴으로써 제거하는 것이 한층 바람직하다. 그리고, 구체의 제거와 구체를 피복하는 캐소드 전극용 도전 재료층 부분의 제거, 또는 구체의 제거와 구체를 피복하는 캐소드 전극요 도전 재료층, 절연층 및 게이트 전극을 구성하는 층 부분의 제거는 반드시 동시에 일어나지 않아도 된다. 예를 들면, 구체를 피복하는 캐소드 전극용 도전 재료층의 부분, 또는 이것에 더하여 절연층이나 게이트 전극을 구성하는 층의 부분을 제거한 후에 구체의 일부가 잔존되어 있는 경우, 잔존된 구체의 제거를 나중에 행하면 된다.It is desirable to remove the spheres by state changes and / or chemical changes of the spheres. Here, the state change and / or chemical change of the sphere means a change, such as expansion, sublimation, foaming, gas generation, decomposition, combustion, carbonization, or a combination thereof. For example, when a sphere consists of organic materials, it is more preferable to remove it by burning a sphere. The removal of the spheres and the removal of the portion of the conductive material layer for the cathode electrode covering the spheres, or the removal of the spheres and the removal of the portion of the cathode electrode-conductive material layer, the insulating layer and the gate electrode covering the spheres must be performed. It doesn't have to happen at the same time. For example, if a part of the sphere remains after removing the portion of the conductive material layer for the cathode electrode covering the sphere, or in addition to the portion constituting the insulating layer or the gate electrode, removal of the remaining sphere You can do it later.

특히, 구체가 유기재료로 이루어지는 경우, 구체를 예를 들면 연소시키면, 예를 들면, 일산화 탄소, 이산화 탄소, 수증기가 발생하여 구체 근방의 폐쇄공간의 압력이 높아지고, 구체 근방의 캐소드 전극용 도전 재료층은 어느 내압한계를 초과한 시점에서 파열된다. 이 파열의 기세에 의해, 구체를 피복하는 캐소드 전극요 도전 재료층의 부분이 비산되어, 융기부 및 오목부가 형성되고, 나아가, 구체가 제거된다. 또한, 구체를 예를 들면 연소시키면, 동일한 기구에 따라, 캐소드 전극용 도전 재료층과 절연층과 게이트 전극을 구성하는 층은 어느 내압한계를 초과한 시점에서 파열된다. 이 파열의 기세에 의해, 구체를 피복하는 캐소드 전극용 도전 재료층과 절연층과 게이트 전극을 구성하는 층의 부분이 비산(飛散)되어, 융기부 및 오목부와 동시에 개구부가 형성되고, 나아가 구체가 제거된다. 즉, 구체를 제거하기 이전에는 절연층 및 게이트 전극을 구성하는 층에는 개구부가 존재하지 않고, 구체의 제거에 따라 개구부가 형성된다. 이 때, 구체 연소의 초기과정은 폐쇄공간 내에서 진행되기 때문에, 구체의 일부는 탄화될 가능성도 있다. 구체를 피복하는 캐소드 전극용 도전 재료층 부분의 두께를 파열에 의해 비산될 수 있을 정도로 얇게 하는 것이 바람직하다. 또한, 구체를 피복하는 캐소드 전극용 도전 재료층, 절연층 및 게이트 전극을 구성하는 층 부분의 두께를, 파열에 의해 비산될 정도로 얇게 하는 것이 바람직하고, 특히, 절연층에 대해서는 구체를 피복하지 않은 부분의 두께를 구체의 직경과 동일한 정도로 하는 것이 바람직하다.In particular, in the case where the sphere is made of an organic material, for example, the sphere is burned, for example, carbon monoxide, carbon dioxide, and water vapor are generated to increase the pressure in the enclosed space near the sphere, and thus the cathode material for the cathode electrode near the sphere. The layer ruptures at a point exceeding a certain breakdown limit. By the force of this rupture, the part of the cathode electrode and conductive material layer which covers a sphere is scattered, a ridge and a recess are formed, and a sphere is removed further. When the sphere is burned, for example, according to the same mechanism, the layer constituting the cathode electrode conductive material layer, the insulating layer and the gate electrode is ruptured at a time point exceeding a certain breakdown voltage limit. Due to the rupture force, portions of the conductive material layer for the cathode electrode covering the sphere, the layer constituting the insulating layer and the gate electrode are scattered to form an opening simultaneously with the raised portion and the recessed portion. Is removed. That is, before removing the sphere, no opening is present in the insulating layer and the layer constituting the gate electrode, and the opening is formed by removing the sphere. At this time, since the initial process of the combustion of the sphere proceeds in the closed space, a part of the sphere may be carbonized. It is preferable to make the thickness of the portion of the conductive material layer for the cathode electrode covering the sphere so thin that it can be scattered by rupture. In addition, it is preferable to make the thickness of the conductive material layer for the cathode electrode covering the sphere, the insulating layer, and the layer portions constituting the gate electrode thin enough to be scattered by rupture, and in particular, the sphere is not covered with the insulating layer. It is preferable to make the thickness of the portion approximately equal to the diameter of the sphere.

후술하는 실시형태 19의 전자방출소자에서도, 구체의 상태 변화 및/또는 화학 변화에 의해 구체를 제거할 수 있지만, 캐소드 전극용 도전 재료층의 파열을 수반하지 않으므로, 외력(外力)에 의해 제거하는 쪽이 간편한 경우도 있다. 또, 후술하는 실시형태 20의 전자방출소자에서는, 구체를 제거하기 전의 시점에서 이미 개구부가 완성되어 있지만, 개구부의 크기가 구체의 직경보다 큰 경우에는, 구체를 외력에 의해 제거할 수 있다. 여기에서, 외력이란 공기 또는 불활성 가스의 송풍압력, 세정액의 송풍압력, 자기흡인력, 정전기력(靜電氣力), 원심력 등의 물리적인 힘이다. 그리고, 실시형태 19 또는 실시형태 20의 전자방출소자에서는, 실시형태 17의 전자방출소자와 달리, 구체를 피복하는 부분의 캐소드 전극용 도전 재료층, 또는 경우에 따라서는, 다시 절연층이나 게이트 전극을 구성하는 층을 비산시킬 필요가 없으므로, 캐소드 전극용 도전 재료층, 절연층 또는 게이트 전극을 구성하는 층의 찌꺼기가 발생하기 어렵다고 하는 이점이 있다.In the electron-emitting device of Embodiment 19 described later, although the sphere can be removed by the state change and / or chemical change of the sphere, it is not accompanied by the rupture of the conductive material layer for the cathode electrode, and therefore, it is removed by external force. Sometimes it's easy. In the electron-emitting device of Embodiment 20 described later, the opening is already completed at the time point before the removal of the sphere. However, when the size of the opening is larger than the diameter of the sphere, the sphere can be removed by an external force. Here, the external force is a physical force such as blowing pressure of air or inert gas, blowing pressure of cleaning liquid, magnetic attraction force, electrostatic force, centrifugal force. In the electron-emitting device of Embodiment 19 or Embodiment 20, unlike the electron-emitting device of Embodiment 17, the conductive material layer for the cathode electrode of the portion covering the sphere, or in some cases, the insulating layer or the gate electrode again Since there is no need to scatter the layers constituting the electrode, there is an advantage that debris of the layers constituting the conductive material layer, the insulating layer, or the gate electrode for the cathode electrode is less likely to occur.

후술하는 실시형태 19 또는 실시형태 20에서의 전자방출소자로 사용되는 구체는 최소한 표면이 캐소드 전극용 도전 재료층, 구성에 따라서는 절연층이나 게이트 전극을 구성하는 층을 구성하는 재료의 각 계면장력(표면장력)과 비교하여, 큰 계면장력을 가지는 재료로 구성되어 있는 것이 바람직하다. 이에 따라, 실시형태 20에서의 전자방출소자에서는, 캐소드 전극용 도전 재료층, 절연층 및 게이트 전극을 구성하는 층은 구체의 최소한 정상부를 피복하지 않고, 개구부가 최초부터 절연층 및 게이트 전극을 구성하는 층에 형성된 상태가 얻어진다. 개구부의 직경이 어느 정도로 되는가는, 예를 들면, 캐소드 전극용 도전 재료층, 절연층이나 게이트 전극을 구성하는 층을 구성하는 재료의 두께와 구체의 직경과의 관계나, 캐소드 전극용 도전 재료층, 절연층이나 게이트 전극을 구성하는층의 형성방법, 캐소드 전극용 도전 재료층, 절연층이나 게이트 전극욜 구성하는 층을 구성하는 재료의 계면장력(표면장력)에 의존한다.In the sphere used as the electron-emitting device in Embodiment 19 or Embodiment 20 described later, at least the surface tension of each material of the material constituting the conductive material layer for the cathode electrode, and depending on the configuration, the layer constituting the insulating layer or the gate electrode It is preferable that it is comprised from the material which has a big interfacial tension compared with (surface tension). Accordingly, in the electron-emitting device of Embodiment 20, the layer constituting the cathode electrode conductive material layer, the insulating layer, and the gate electrode does not cover at least the top of the sphere, and the openings constitute the insulating layer and the gate electrode from the beginning. A state formed in the layer to be obtained is obtained. To what extent the diameter of the opening is, for example, the relationship between the thickness of the material constituting the conductive material layer for the cathode electrode, the insulating layer or the layer constituting the gate electrode and the diameter of the sphere, or the conductive material layer for the cathode electrode And the interfacial tension (surface tension) of the material constituting the layer constituting the insulating layer or the gate electrode, the conductive material layer for the cathode electrode, and the layer constituting the insulating layer or the gate electrode.

후술하는 실시형태 19 또는 실시형태 20의 전자방출소자에 있어서, 구체는 최소한 표면이 계면장력에 관한 전술한 조건을 충족시키고 있으면 된다. 즉, 캐소드 전극용 도전 재료층, 절연층 및 게이트 전극을 구성하는 층의 각 계면장력보다 큰 계면장력을 가지고 있는 부분은, 구체의 표면만이라도 전체라도 되며, 또 구체의 표면 및/또는 전체의 구성재료는 무기재료, 유기재료, 또는 무기재료와 유기재료의 조합 이느 것이라도 된다. 실시형태 19 또는 실시형태 20의 전자방출소자에 있어서, 캐소드 전극용 도전 재료층이 통상의 금속계 재료로 구성되고, 절연층이 유리 등의 산화 실리콘계 재료로 구성되는 경우, 금속계 재료의 표면에는 흡착수분에 유래하는 수산기, 절연층의 표면에는 Si-O 결합의 댕글링 본드와 흡착수분에 유래하는 수산기가 존재하여, 친수성(親水性)이 높은 상태에 있는 것이 보통이다. 따라서, 소수성(疎水性)의 표면 처리층을 가지는 구체를 사용하는 것이 특히 유효하다. 소수성의 표면 처리층의 구성재료로서, 불소계 수지, 예를 들면, 폴리테트라플루오로에틸렌을 들 수 있다. 구체가 소수성의 표면 처리층을 가지는 경우, 소수성의 표면 처리층의 내측 부분을 코어재(core material)라고 하면, 코어재의 구성재료는 유리, 세라믹스, 불소계 수지 이외의 고분자 재료 어느 것이라도 된다.In the electron-emitting device of Embodiment 19 or Embodiment 20, which will be described later, the sphere may have at least the surface satisfying the above-described conditions relating to the interfacial tension. That is, the part which has an interface tension larger than each interface tension of the conductive material layer for insulating electrodes, an insulating layer, and the layer which comprises a gate electrode may be whole only the surface of a sphere, and the surface and / or the whole structure of a sphere The material may be an inorganic material, an organic material, or a combination of inorganic and organic materials. In the electron-emitting device of Embodiment 19 or Embodiment 20, when the conductive material layer for the cathode electrode is made of an ordinary metal material, and the insulating layer is made of a silicon oxide material such as glass, the surface of the metal material is adsorbed moisture. On the surface of the hydroxyl group derived from and the insulating layer, a dangling bond of Si—O bond and a hydroxyl group derived from the adsorbed water are present, and it is usually in a state of high hydrophilicity. Therefore, it is particularly effective to use a sphere having a hydrophobic surface treatment layer. Examples of the constituent material of the hydrophobic surface treatment layer include fluorine resins such as polytetrafluoroethylene. In the case where the sphere has a hydrophobic surface treatment layer, if the inner portion of the hydrophobic surface treatment layer is a core material, the constituent material of the core material may be any polymer material other than glass, ceramics, and fluorine resin.

구체를 구성하는 유기재료는 특히 한정되지 않으나, 범용(汎用)의 고분자 재료가 바람직하다. 단, 중합도가 극히 크거나, 다중결합 함유량이 극히 많은 고분자 재료에서는, 연소온도가 너무 높아져, 연소에 의한 구체의 제거 시, 캐소드 전극용 도전 재료층이나 절연층, 게이트 전극을 구성하는 층에 악영향이 미칠 우려가 있다. 그러므로, 이들에 대한 악영향이 발생할 우려가 없는 온도로 연소 또는 탄화시키는 것이 가능한 고분자 재료를 선택하는 것이 바람직하다. 특히, 절연층을 유리 페이스트와 같은, 후공정에서 소성을 요하는 재료를 사용하여 형성하는 경우에는, 공정수를 될수 있는 한 감소시키는 관점에서, 유리 페이스트의 소성온도로 연소 또는 탄화 가능한 고분자 재료를 선택하는 것이 바람직하다. 유리 페이스트의 전형적인 소성온도는 약 530℃이므로, 이러한 고분자 재료의 연소온도는 350~500℃ 정도인 것이 바람직하다. 대표적인 고분자 재료로서, 스티렌계, 우레탄계, 아크릴계, 비닐계, 비닐벤젠계, 멜라민계, 포름알데이드계, 폴리메틸렌계의 호모폴리머 또는 공중합체(共重合體)를 들 수 있다. 또한, 구체로서, 지지체 상에서의 확실한 배치를 확보하기 위해, 부착력을 가지는 고착 타입의 구체를 사용할 수도 있다. 고착 타입의 구체로서, 아크릴계 수지로 이루어지는 구체를 예시할 수 있다.Although the organic material which comprises a sphere is not specifically limited, General purpose polymeric material is preferable. However, in polymer materials having an extremely high degree of polymerization or extremely high content of multiple bonds, the combustion temperature becomes too high and adversely affects the conductive material layer, the insulating layer, and the layer constituting the gate electrode when the sphere is removed by combustion. There is concern about this. Therefore, it is desirable to select a polymer material capable of burning or carbonizing at a temperature at which there is no possibility of adverse effects on them. In particular, when the insulating layer is formed using a material that requires firing in a post-process, such as glass paste, a polymer material that can be burned or carbonized at the firing temperature of the glass paste is reduced in terms of reducing the number of steps as much as possible. It is desirable to choose. Since the typical firing temperature of the glass paste is about 530 ° C, the combustion temperature of such a polymer material is preferably about 350 to 500 ° C. Typical polymer materials include styrene, urethane, acrylic, vinyl, vinylbenzene, melamine, formaldehyde, and polymethylene homopolymers or copolymers. In addition, as a sphere, in order to ensure reliable arrangement on a support body, the sticking type sphere which has adhesive force can also be used. As a sticking type sphere, the sphere which consists of acrylic resin can be illustrated.

또한, 예를 들면, 염화 비닐리덴-아크릴로니트릴 공중합체를 외각(外殼)으로 하고, 발포제로서 이소부탄을 내포하고, 캡슐와한 가열팽창형 마이크로스피어를 구체로서 사용할 수 있다. 실시형태 17의 전자방출소자에 있어서, 이러한 가열팽창형 마이크로스피어를 사용하여, 열팽창형 마이크로스피어를 가열하면, 외각의 폴리머가 연화되고, 나아가, 내포된 이소부탄이 가스화되어 팽창하는 결과, 입경이 팽창전과 비교하여 약 4배 정도의 진구(眞球)인 중공체(中空體)가 형성된다. 그 결과, 실시형태 17의 전자방출소자에 있어서, 전자를 방출하는 융기부, 및 융기부에 에워싸이고, 또한 구체 형상의 일부를 반영한 오목부를 캐소드 전극용 도전 재료층으로 형성할 수 있다. 또, 이러한 오목부나 융기부에 더하여, 게이트 전극을 구성하는 층 및 절연층을 관통한 개구부를 형성할 수도 있다. 그리고, 열팽창형 마이크로스피어의 가열에 의한 팽창도 본 명세서에서는, 구체의 제거라고 하는 개념에 포함한다. 그 후, 열팽창형 마이크로스피어를 적절한 용제를 사용하여 제거하면 된다.In addition, for example, a vinylidene chloride-acrylonitrile copolymer may be used as the outer shell, isobutane is contained as a blowing agent, and a heat-expandable microsphere with a capsule may be used as a sphere. In the electron-emitting device of Embodiment 17, when the heat-expandable microsphere is heated using such a heat-expandable microsphere, the outer polymer is softened, and further, the contained isobutane is gasified to expand, resulting in a particle size. The hollow body, which is about 4 times as large as a spherical body than before expansion, is formed. As a result, in the electron-emitting device of Embodiment 17, it is possible to form the raised portion for emitting electrons and the recessed portion surrounded by the raised portion and reflecting a part of the spherical shape as the conductive material layer for the cathode electrode. In addition to these recesses and raised portions, openings penetrating the layers constituting the gate electrode and the insulating layer may be formed. In addition, in this specification, expansion | swelling by heating of a thermally expandable microsphere is also included in the concept of removal of a sphere. Thereafter, the thermally expandable microspheres may be removed using an appropriate solvent.

실시형태 17의 전자방출소자에서는, 지지체 상에 복수의 구체를 배치한 후, 구체를 피복하는 캐소드 전극용 도전 재료층을 형성하면 된다. 이 경우에 있어서는, 또는 후술하는 실시형태 19 또는 실시형태 20의 전자방출소자에 있어서는, 지지체 상에의 복수 구체의 배치방법으로서, 구체를 지지체 상에 산포(散布)하는 건식법(乾式法)을 들 수 있다. 구체의 산포에는, 예를 들면, 액정표시장치의 제조분야에서, 패널 간격을 일정하게 유지하기 위한 스페이서를 산포하는 기술을 응용할 수 있다. 구체적으로는, 압착기체(壓搾氣體)로 구체를 노즐로부터 분사하는, 이른바 스프레이 건을 사용할 수 있다. 그리고, 구체를 노즐로부터 분사할 때, 구체를 휘발성의 용제 중에 분산시킨 상태로 해도 된다. 또는, 정전분체도장(靜電粉體塗裝)의 분야에서 통상 사용되고 있는 장치나 방법을 이용하여 구체를 산포할 수도 있다. 예를 들면, 코로나 방전을 이용한 정전분체 스프레이 건(apray gun)에 의해 네거티브로 대전(帶電)시킨 구체를 접지(接地)한 지지체로 향해 스프레이할 수 있다. 사용하는 구체는 후술하는 바와 같이 매우 작기 때문에, 지지체 상에 산포되면 지지체의 표면에, 예를 들면 정전기력에 의해 부착되어, 이후의 공정에서도 용이하게 지지체로부터 탈락되지 않는다. 지지체 상에 복수의 구체를 배치한 후, 구체를 가압하면, 지지체 상의 복수 구체의 겹침을 해소할 수 있어, 구체를 지지체 상에서 단층으로 촘촘하게 배치할 수 있다.In the electron-emitting device of Embodiment 17, after disposing a plurality of spheres on the support, a cathode electrode conductive material layer covering the sphere may be formed. In this case, or in the electron-emitting device of Embodiment 19 or Embodiment 20 described later, as a method of arranging a plurality of spheres on a support, a dry method in which spheres are dispersed on a support is mentioned. Can be. For the dispersion of the sphere, for example, in the field of manufacturing a liquid crystal display device, a technique of distributing a spacer for keeping a panel interval constant can be applied. Specifically, what is called a spray gun which sprays a sphere from a nozzle with a pressurized gas can be used. And when spraying a sphere from a nozzle, you may make it the state disperse | distributed in the volatile solvent. Alternatively, the spheres may be dispersed by using an apparatus or a method which is usually used in the field of electrostatic powder coating. For example, a negatively charged sphere can be sprayed toward a grounded support by an electrostatic powder spray gun using corona discharge. Since the sphere to be used is very small as will be described later, when dispersed on the support, it is adhered to the surface of the support by, for example, electrostatic force, and does not easily fall off from the support even in a subsequent step. After arranging a plurality of spheres on the support, pressing the spheres can eliminate the overlap of the plurality of spheres on the support, so that the spheres can be densely arranged in a single layer on the support.

또는, 후술하는 실시형태 18에서의 전자방출소자와 같이, 구체와 캐소드 전극재료를 분산매 중에 분산시켜 이루어지는 조성물로 이루어지는 조성물층을 지지체 상에 형성하고, 따라서, 지지체 상에 복수의 구체를 배치하고, 캐소드 전극재료로 이루어지는 캐소드 전극으로 구체를 피복한 후, 분산매를 제거할 수도 있다. 조성물의 성상(性狀)으로서는 슬러리나 페이스트가 가능하고, 이들 원하는 성상에 따라, 분산매의 조성이나 점도를 적당히 선택하면 된다. 조성물층을 지지체 상에 형성하는 방법으로서는, 스크린인쇄법이 바람직하다. 캐소드 전극재료는 전형적으로는, 분산매 중에서의 침강(沈降)속도가 구체보다 느린 미립자인 것이 바람직하다. 이러한 미립자를 구성하는 재료로서, 카본, 바륨, 스트론튬 및 철을 들 수 있다. 분산매를 제거한 후, 필요에 따라 캐소드 전극의 소성을 행한다. 조성물층을 지지체 상에 형성하는 방법으로서는, 분무법, 적하법(滴下法), 스핀 코팅법 및 스크린인쇄법을 들 수 있다. 그리고, 구체가 배치되는 동시에 캐소드 전극재료로 이루어지는 캐소드 전극용 도전 재료층으로 구체가 피복되지만, 조성물층의 형성방법에 따라서는, 이러한 캐소드 전극용 도전 재료층의 패터닝을 행할 필요가 있다.Alternatively, as in the electron-emitting device of Embodiment 18 described later, a composition layer made of a composition obtained by dispersing a sphere and a cathode electrode material in a dispersion medium is formed on a support, and thus a plurality of spheres are disposed on the support. After covering a sphere with the cathode electrode which consists of a cathode electrode material, you may remove a dispersion medium. As a property of a composition, a slurry and a paste are possible, What is necessary is just to select the composition and viscosity of a dispersion medium suitably according to these desired properties. As a method of forming a composition layer on a support body, the screen printing method is preferable. It is preferable that the cathode electrode material is typically fine particles whose settling velocity in the dispersion medium is slower than that of the sphere. Carbon, barium, strontium, and iron are mentioned as a material which comprises such microparticles | fine-particles. After removing the dispersion medium, the cathode is fired as necessary. As a method of forming a composition layer on a support body, the spraying method, the dropping method, the spin coating method, and the screen printing method are mentioned. And although a sphere is arrange | positioned and a sphere is coat | covered with the cathode electrode conductive material layer which consists of a cathode electrode material, it is necessary to pattern this cathode electrode conductive material layer according to the formation method of a composition layer.

또는 후술하는 실시형태 19 또는 실시형태 20에서의 전자방출소자에 있어서는, 구체를 분산매 중에 분산시켜 이루는 조성물로 이루어지는 조성물층을 지지체 상에 형성하고, 따라서, 지지체 상에 복수의 구체를 배치한 후, 분산매를 제거할 수 있다. 조성물의 성상으로서는, 슬러리나 페이스트가 가능하며, 이들 원하는 성상에 따라, 분산매의 조성이나 점도를 적당히 선택하면 된다. 전형적으로는, 이소프로필 알콜 등의 유기용매를 분산매로서 사용하고, 증발에 의해 분산매를 제거할 수 있다. 조성물층을 지지체 상에 형성하는 방법으로서는, 분무법, 적하법, 스핀 코팅법, 스크린인쇄법을 들 수 있다.Or in the electron emission element in Embodiment 19 or Embodiment 20 mentioned later, after forming the composition layer which consists of a composition which disperse | distributes a sphere in a dispersion medium on a support body, Therefore, after arrange | positioning several spheres on a support body, The dispersion medium can be removed. As a property of a composition, a slurry and a paste are possible, What is necessary is just to select the composition and viscosity of a dispersion medium suitably according to these desired properties. Typically, an organic solvent such as isopropyl alcohol can be used as the dispersion medium, and the dispersion medium can be removed by evaporation. As a method of forming a composition layer on a support body, the spraying method, the dropping method, the spin coating method, the screen printing method is mentioned.

그런데, 게이트 전극을 구성하는 층과 캐소드 전극용 도전 재료층은 서로 상이한 방향(예를 들면, 스트라이프형의 게이트 전극을 구성하는 층의 투사 영상과 스트라이프형의 캐소드 전극용 도전 재료층의 투사 영상이 이루는 각도가 90°)으로 연장되어 있으며, 또한 예를 들면 스트라이프형으로 패터닝되어 있으며, 전자방출영역에 위치하는 융기부로부터 전자가 방출된다. 따라서, 융기부는 기능 상, 전자방출영역에만 존재하면 된다. 단, 가령 전자방출영역 이외의 영역에 융기부 및 오목부가 존재하고 있다고 해도, 이와 같은 융기부 및 오목부는 절연층에 피복된 채, 하등 전자를 방출한다고 하는 기능을 완수하지 못한다. 따라서, 구체를 전면에 배치해도 하등 문제는 생기지 않는다.However, the layer constituting the gate electrode and the conductive material layer for the cathode electrode are different from each other (for example, the projection image of the layer constituting the striped gate electrode and the projection image of the conductive material layer for the striped cathode electrode are different from each other). The angle formed is extended by 90 °, and is patterned, for example, in a stripe shape, and electrons are emitted from the ridges located in the electron emission region. Therefore, the ridges need to exist only in the electron-emitting region in function. However, even if the ridges and the concave portions exist in regions other than the electron emission region, such ridges and the concave portions do not fulfill the function of emitting lower electrons while being covered with the insulating layer. Therefore, even if the sphere is placed on the front surface, no problem occurs.

이에 대하여, 구체를 피복한 캐소드 전극용 도전 재료층, 절연층 및 게이트 전극을 구성하는 층의 각 부분을 제거하는 경우, 개개의 구체의 배치위치와 개구부의 형성위치가 1대1로 대응하기 때문에, 전자방출영역 이외의 영역에도 개구부가 형성된다. 이하, 전자방출영역 이외의 영역에 형성되는 개구부를 "무효 개구부"라고 부르고, 전자 방출에 기여하는 본래의 개구부와 구별한다. 그런데, 전자방출영역 이외의 영역에 무효 개구부가 형성되었다고 해도, 이 무효 개구부는 전자방출소자로서 하등 기능하지 않고, 전자방출영역에 형성되는 전자방출소자의 동작에 하등 악영향을 미치지 않는다. 왜냐 하면, 무효 개구부의 저부에 융기부 및 오목부가 노출되어 있어도, 무효 개구부의 상단부에 게이트 전극이 형성되어 있지 않기 때문이며, 또한 무효 개구부의 상단부에 게이트 전극이 형성되어 있어도 저부에 융기부 및 오목부가 노출되어 있지 않거나, 또는 무효 개구부의 저부에 융기부 및 오목부가 노출되어 있지 않고, 나아가 상단부에 게이트 전극이 형성되어 있지 않고, 단지 지지체의 표면이 노출되어 있거나 중 어느 하나이기 때문이다. 따라서, 구체를 전면에 배치해도 하등 문제는 발생하지 않는다. 그리고, 전자방출영역과 그 이외의 영역과의 경계선 상에 형성된 구멍은 개구부에 포함된다.On the other hand, in the case of removing the respective parts of the conductive material layer, the insulating layer, and the layer constituting the gate electrode covering the spheres, the arrangement positions of the individual spheres and the formation positions of the openings correspond one-to-one. The openings are formed in regions other than the electron emission region. Hereinafter, openings formed in regions other than the electron emission region are called " invalid openings " and are distinguished from original openings that contribute to electron emission. By the way, even if an invalid opening is formed in the area | regions other than an electron emission area | region, this invalid opening part does not function as an electron emission element at all, and does not adversely affect the operation | movement of the electron emission element formed in an electron emission area | region. This is because even if the ridge and the recess are exposed at the bottom of the invalid opening, the gate electrode is not formed at the upper end of the invalid opening, and even if the gate electrode is formed at the upper end of the invalid opening, the ridge and the recess are at the bottom. This is because it is not exposed, or the ridges and recesses are not exposed at the bottom of the ineffective opening, the gate electrodes are not formed at the upper ends, and only the surface of the support is exposed. Therefore, even if the sphere is placed on the front surface, no problem occurs. The hole formed on the boundary line between the electron emission region and the other region is included in the opening.

구체의 직경은 원하는 개구부의 직경, 오목부의 직경, 전자방출소자를 사용하여 구성되는 평면형 표시장치의 표시화면 치수, 화소수, 전자방출영역(중복영역)의 치수, 1화소를 구성해야 할 전자방출소자의 개수에 따라 선택할 수 있지만, 0.1~10㎛의 범위에서 선택하는 것이 바람직하다. 예를 들면, 액정표시장치의 스페이서로서 시판되고 있는 구체는 입경 분포가 1~3%로 양호하므로, 이것을 이용하는 것이 바람직하다. 구체의 형상은 진구(眞球)인 것이 이상적이지만, 반드시 진구일 필요는 없다. 또, 전자방출소자의 제조방법에 따라서는, 전술한 바와 같이, 구체가 배치된 장소에 개구부이거나 무효 개구부의 어느 하나가 형성될 수 있지만, 지지체 상에는 구체를 100~5000개/㎟ 정도의 밀도로 배치하는 것이 바람직하다. 예를 들면, 구체를 약 1000개/㎟의 밀도로 지지체 상에 배치하면, 예를 들면 전자방출영역의 치수를 가령 0.5mm ×0.2mm로 한 경우, 이 전자방출영역 내에 약 100개의 구체가 존재하고, 약 100개의 융기부가 형성되게 된다. 하나의 전자방출영역에 이 정도 개수의 융기부가 형성되어 있으면, 구체의 입경 분포나 진구도(眞球度)의 불균일에 기인하는 오목부의 직경의 불균일은 거의 평균화되어, 실용 상, 1화소(또는 1서브픽셀)당 방출전자 전류밀도나 휘도는 거의 균일하게 된다.The diameter of the sphere is the diameter of the desired opening, the diameter of the concave portion, the size of the display screen of the flat panel display device constructed using the electron-emitting device, the number of pixels, the size of the electron-emitting region (redundant region), and the electron-emission that should constitute one pixel. Although it can select according to the number of elements, it is preferable to select in 0.1-10 micrometers. For example, since the sphere marketed as a spacer of a liquid crystal display device has a favorable particle size distribution of 1-3%, it is preferable to use this. The shape of the sphere is ideally a spherical shape, but not necessarily a spherical shape. In addition, depending on the method of manufacturing the electron-emitting device, as described above, either the openings or the invalid openings may be formed at the place where the spheres are arranged, but on the support, the spheres may have a density of about 100 to 5000 / mm2. It is preferable to arrange. For example, if a sphere is placed on a support at a density of about 1000 / mm 2, for example, if the size of the electron emission region is 0.5 mm × 0.2 mm, about 100 spheres exist in this electron emission region. And about 100 ridges are formed. If the number of ridges of this number is formed in one electron emission region, the nonuniformity of the diameter of the recess due to the nonuniformity of the particle size distribution and the sphericity of the sphere is almost averaged, and practically, one pixel (or The emission electron current density and luminance per subpixel) become almost uniform.

실시형태 17에서의 전자방출소자 또는 후술하는 실시형태 18~실시형태 20의 전자방출소자에 있어서는, 구체 형상의 일부가 전자 방출부를 구성하는 오목부 형상에 반영된다. 융기부의 선단부의 프로파일은 불규칙한 요철을 가지고 있어도, 또는 매끈해도 되지만, 특히 실시형태 17에서의 전자방출소자나 실시형태 18에서의 전자방출소자에 있어서는, 이 선단부는 캐소드 전극용 도전 재료층의 파단에 의해 형성되기 때문에, 융기부의 선단부가 불규칙 형상으로 되기 쉽다. 파단에 의해 융기부에 선단부가 선예화(先銳化)되면, 선단부가 고효율의 전자 방출부로서 기능할 수 있으므로, 바람직하다. 실시형태 17~실시형태 20에서의 전자방출소자에 있어서는, 오목부를 에워싸는 융기부는 모두 대개 원환형으로 되며, 이 경우의 오목부와 융기부는 전체로서 크레이터 또는 칼데라와 같은 형상을 나타낸다.In the electron-emitting device of Embodiment 17 or the electron-emitting device of Embodiments 18 to 20, which will be described later, a part of the spherical shape is reflected in the concave portion constituting the electron emission portion. The profile of the tip of the ridge may have irregular irregularities or may be smooth. In particular, in the electron-emitting device of Embodiment 17 or the electron-emitting device of Embodiment 18, the tip is formed at the break of the conductive material layer for the cathode electrode. Because of this, the tip end of the ridge is likely to be irregular. If the tip portion is sharpened by the fracture, the tip portion can function as a highly efficient electron emitting portion, which is preferable. In the electron-emitting device of Embodiment 17 to Embodiment 20, all the ridges surrounding the recesses are generally annular, and the recesses and the ridges in this case exhibit the same shape as the crater or caldera as a whole.

지지체 상에서의 융기부의 배치는 규칙적이라도 랜덤이라도 되며, 구체의 배치방법에 의존한다. 전술한 건식법 또는 습식법을 채용한 경우, 지지체 상에서의 융기부의 배치는 랜덤으로 된다. 그리고, 오목부의 주위 방향에 따라 연속된 융기부에 의해 오목부가 에워싸여 있어도 되고, 경우에 따라서는, 오목부의 주위 방향에 따라 불연속의 융기부에 의해 오목부가 에워싸여 있어도 된다.The arrangement of the ridges on the support may be regular or random, depending on the arrangement method of the sphere. When the dry method or wet method described above is adopted, the arrangement of the ridges on the support is random. The concave portion may be surrounded by the continuous ridges along the circumferential direction of the concave portion, and in some cases, the concave portion may be surrounded by the discontinuous ridges along the circumferential direction of the concave portion.

실시형태 17~실시형태 20에서의 전자방출소자에 있어서는, 절연층의 형성 후, 절연층에 개구부를 형성하는 경우, 융기부의 선단부에 손상이 생기지 않도록 융기부를 얻은 후, 보호층을 형성하고, 개구부의 형성 후, 보호층을 제거하는 구성으로 할 수도 있다. 보호층을 구성하는 재료로서, 크롬을 예시할 수 있다.In the electron-emitting device of Embodiment 17 to Embodiment 20, in the case where an opening is formed in the insulating layer after formation of the insulating layer, the protective layer is formed after obtaining the ridge so that no damage occurs at the tip of the ridge. After the formation, the protective layer may be removed. Chromium can be mentioned as a material which comprises a protective layer.

이하, 도 34~도 37을 참조하여, 실시형태 17에서의 전자방출소자의 제조방법을 설명하지만, 도 34 (A), 도 35 (A), 도 36 (A)는 개략적인 일부 단면도이며, 도 37 (A) 및 (B)는 개략적인 일부 단면도이며, 도 34 (B), 도 35 (B) 및 도 36 (B)는 도 34 (A), 도 35 (A) 및 도 36 (A)보다 넓은 범위를 개략적으로 나타낸 일부 사시도이다.Hereinafter, with reference to FIGS. 34-37, the manufacturing method of the electron-emitting device in Embodiment 17 is demonstrated, However, FIG. 34 (A), FIG. 35 (A), FIG. 36 (A) is a schematic partial sectional drawing, 37 (A) and (B) are schematic partial cross-sectional views, and FIGS. 34 (B), 35 (B) and 36 (B) are FIGS. 34 (A), 35 (A) and 36 (A). Some perspective views schematically showing a wider range.

[공정-1700][Step-1700]

먼저, 복수의 구체(80)를 피복한 캐소드 전극(411)을 지지체(10) 상에 형성한다. 구체적으로는, 먼저, 예를 들면 유리로 이루어지는 지지체(10) 상의 전면에, 구체(80)를 배치한다. 구체(80)는, 예를 들면 폴리메틸렌계의 고분자 재료로 이루어지고, 평균 직경 약 5㎛, 입경 분포 1% 미만이다. 구체(80)를 스프레이 건을 사용하여, 지지체(10) 상에 대략 1000개/㎟ 정도로 랜덤으로 배치한다. 스프레이 건을 사용한 산포는 구체를 휘발성 용제와 혼합하여 분무하는 방식, 또는 분말상태인 채 노즐로부터 분사하는 방식 중 어느 것이라도 된다. 배치된 구체(80)는 정전기력으로 지지체(10) 상에 지지되고 있다. 이 상태를 도 34 (A) 및 (B)에 나타냈다.First, a cathode electrode 411 covering a plurality of spheres 80 is formed on the support 10. Specifically, first, the sphere 80 is disposed on the entire surface of the support 10 made of glass, for example. The sphere 80 is made of, for example, a polymethylene polymer material, and has an average diameter of about 5 µm and a particle size distribution of less than 1%. The spheres 80 are randomly placed on the support 10 on the support 10 using a spray gun. The spray gun may be sprayed by mixing a sphere with a volatile solvent or spraying it from a nozzle in a powder state. The arranged sphere 80 is supported on the support 10 by electrostatic force. This state is shown to FIG. 34 (A) and (B).

[공정-1710][Step-1710]

다음에, 구체(80) 및 지지체(10) 상에 캐소드 전극용 도전 재료층(411')을 형성한다. 캐소드 전극용 도전 재료층(411')을 형성한 상태를 도 35 (A) 및 (B)에 나타냈다. 캐소드 전극용 도전 재료층(411')을, 예를 들면 카본 페이스트를 스트라이프형으로 스크린 인쇄함으로써 형성할 수 있다. 이 때, 구체(80)는 지지체(10) 상의 전면에 배치되어 있으므로, 구체(80) 중에는 도 35 (B)에 나타낸 바와 같이, 캐소드 전극용 도전 재료층(411')으로 피복되지 않은 것도 당연히 존재한다. 다음에, 캐소드 전극용 도전 재료층(411')에 함유되는 수분이나 용제를 제거하고, 또한 캐소드 전극용 도전 재료층(411')을 평탄화하기 위해, 예를 들면 150℃로 캐소드 전극용 도전 재료층(411')을 건조한다. 이 온도에서는, 구체(80)는 하등 상태 변화 및/또는 화학 변화를 일으키지 않는다. 그리고, 전술한 바와 같은 카본 페이스트를 사용한 스크린 인쇄로 바꿔, 캐소드 전극용 도전 재료층(411')을 전면에 형성하고, 캐소드 전극용 도전 재료층(411')을 통상의 리소그래피 기술과 드라이 에칭 기술을 사용하여 패터닝하여, 스트라이프형의 캐소드 전극용 도전 재료층(411')을 형성할 수도 있다. 리소그래피 기술을 적용하는 경우, 통상, 레지스트층을 스핀 코팅법에 의해 형성하지만, 스핀 코팅 시의 지지체(10)의 회전수가 5000rpm 정도, 회전시간이 수초 간 정도이면, 구체(80)는 탈락되거나 변위되지 않고, 지지체(10) 상에 지지될 수 있다.Next, the conductive material layer 411 ′ for the cathode electrode is formed on the sphere 80 and the support 10. 35A and 35B show a state in which the conductive material layer 411 'for the cathode electrode is formed. The conductive material layer 411 'for the cathode electrode can be formed by, for example, screen printing carbon paste in a stripe pattern. At this time, since the sphere 80 is disposed on the entire surface on the support 10, the sphere 80 is not naturally covered with the conductive material layer 411 'for the cathode electrode, as shown in Fig. 35B. exist. Next, to remove the moisture and the solvent contained in the cathode electrode conductive material layer 411 'and to planarize the cathode electrode conductive material layer 411', for example, the cathode electrode conductive material at 150 ° C. Dry layer 411 '. At this temperature, the sphere 80 does not cause inferior state changes and / or chemical changes. In addition to screen printing using the carbon paste as described above, the cathode electrode conductive material layer 411 'is formed on the entire surface, and the cathode electrode conductive material layer 411' is formed using conventional lithography and dry etching techniques. Patterning may be performed to form a stripe-type conductive material layer for cathode electrode 411 '. In the case of applying the lithography technique, the resist layer is usually formed by spin coating, but if the rotation speed of the support 10 during spin coating is about 5000 rpm and the rotation time is about several seconds, the sphere 80 is dropped or displaced. Can be supported on the support 10.

[공정-1720][Step-1720]

다음에, 구체(80)를 제거함으로써, 구체(80)를 피복한 캐소드 전극용 도전 재료층(411')의 부분을 제거하고, 따라서, 전자를 방출하는 복수의 융기부(411A)와, 각 융기부(411A)에 에워싸이고, 또한 구체(80) 형상의 일부를 반영한 오목부(411B)를 가지는 캐소드 전극(411)을 형성한다. 이 상태를 도 36 (A) 및 (B)에 나타냈다. 구체적으로는, 캐소드 전극용 도전 재료층(411')의 소성을 겸해, 약 530℃로 가열함으로써 구체(80)를 연소시킨다. 구체(80)의 연소에 따라 구체(80)가 갇혀 있던 폐쇄공간의 압력이 상승하고, 구체(80)를 피복하는 캐소드 전극용 도전 재료층(411')의 부분이 어느 내압한계를 초과한 시점에서 파열되어 제거된다. 그 결과, 지지체(10) 상에 형성된 캐소드 전극(411)의 일부분에 융기부(411A) 및 오목부(411B)가 형성된다. 그리고, 구체를 제거한 후에, 구체의 일부분이 찌꺼기로서 남는 경우에는, 사용하는 구체를 구성하는 재료에도 따르지만, 적절한 세정액을 사용하여 찌꺼기를 제거하면 된다.Next, by removing the sphere 80, the portion of the cathode electrode conductive material layer 411 'covering the sphere 80 is removed, and thus, a plurality of raised portions 411A for emitting electrons, A cathode electrode 411 is formed, which is surrounded by the raised portion 411A and has a recess 411B reflecting a part of the shape of the sphere 80. This state is shown to FIG. 36 (A) and (B). Specifically, the sphere 80 is combusted by sintering the conductive material layer 411 'for the cathode electrode and heating to about 530 ° C. The pressure of the closed space in which the sphere 80 is trapped increases due to the combustion of the sphere 80, and the portion of the cathode material conductive material layer 411 'covering the sphere 80 exceeds a certain breakdown voltage limit. Ruptured at and removed. As a result, the raised portions 411A and the recessed portions 411B are formed in a portion of the cathode electrode 411 formed on the support 10. And when a part of sphere is left as dregs after removal of a sphere, it depends also on the material which comprises the sphere to be used, What is necessary is just to remove a dreg using an appropriate washing | cleaning liquid.

[공정-1730][Step-1730]

그 후, 캐소드 전극(411) 및 지지체(10) 상에 절연층(12)을 형성한다. 구체적으로는, 예를 들면, 유리 페이스트를 전면에 약 5㎛의 두께로 스크린 인쇄한다. 다음에, 절연층(12)에 함유되는 수분이나 용제를 제거하고, 또한 절연층(12)을 평탄화하기 위해, 예를 들면, 150℃로 절연층(12)을 건조한다. 전술한 바와 같은 유리 페이스트를 사용한 스크린 인쇄로 바꿔, 예를 들면 플라스마 CVD법에 의해 SiO2막을 형성해도 된다.Thereafter, the insulating layer 12 is formed on the cathode electrode 411 and the support 10. Specifically, for example, the glass paste is screen printed on the entire surface with a thickness of about 5 μm. Next, in order to remove the water | moisture content and the solvent contained in the insulating layer 12, and to planarize the insulating layer 12, the insulating layer 12 is dried at 150 degreeC, for example. Instead of screen printing using the glass paste as described above, an SiO 2 film may be formed by, for example, plasma CVD.

[공정-1740][Step-1740]

다음에, 절연층(12) 상에 스트라이프형의 게이트 전극(313)을 형성한다(도 37 (A) 참조). 스트라이프형의 게이트 전극을 구성하는 층의 투사 영상이 연장되는 방향은 스트라이프형의 캐소드 전극용 도전 재료층의 투사 영상이 연장되는 방향과 90°의 각도를 이루고 있다.Next, a stripe gate electrode 313 is formed on the insulating layer 12 (see Fig. 37A). The direction in which the projection image of the layer constituting the stripe gate electrode extends has an angle of 90 ° with the direction in which the projection image of the conductive material layer for the stripe cathode electrode extends.

[공정-1750][Step-1750]

그 후, 게이트 전극(313)의 투사 영상과 캐소드 전극(411)의 투사 영상이 중복되는 전자방출영역에서, 게이트 전극(313) 및 절연층(12)에 개구부(14)를 형성하고, 따라서, 개구부(14)의 저부에 복수의 융기부(411A) 및 오목부(411B)를 노출시킨다. 개구부(14)의 형성은 통상의 리소그래피 기술에 의한 레지스트 마스크의 형성과, 레지스트 마스크를 사용한 에칭에 의해 행할 수 있다. 단, 캐소드 전극(411)에 대하여 충분히 높은 에칭 선택비를 확보할 수 있는 조건으로 에칭하는 것이 바람직하다. 또한, 융기부(411A)를 형성한 후, 예를 들면, 크롬으로 이루어지는 보호층을 형성해 두고, 개구부(14)를 형성한 후, 보호층을 제거하는 것이 바람직하다. 그 후, 레지스트 마스크를 제거한다. 이렇게 하여, 도 37 (B)에 나타낸 전자방출소자를 얻을 수 있다.Thereafter, in the electron emission region where the projection image of the gate electrode 313 and the projection image of the cathode electrode 411 overlap, an opening 14 is formed in the gate electrode 313 and the insulating layer 12, and thus, A plurality of raised portions 411A and recessed portions 411B are exposed at the bottom of the opening 14. Formation of the opening 14 can be performed by formation of a resist mask by a conventional lithography technique and etching using a resist mask. However, it is preferable to etch on the conditions which can ensure a sufficiently high etching selectivity with respect to the cathode electrode 411. In addition, after forming the ridge part 411A, it is preferable to form the protective layer which consists of chromium, for example, and to form the opening part 14, and to remove a protective layer. Thereafter, the resist mask is removed. In this way, the electron-emitting device shown in Fig. 37B can be obtained.

그리고, 실시형태 17에서의 전자방출소자 제조방법의 변형예로서, [공정-1710] 후, [공정-1730]~[공정-1750]을 실행하고, 이어서 [공정-1720]을 실행해도 된다. 이 경우, 구체의 연소와 절연층(12)을 구성하는 재료의 소성을 동시에 행하면 된다.As a modification of the electron emitting device manufacturing method of Embodiment 17, after [Step-1710], [Step-1730] to [Step-1750] may be performed, followed by [Step-1720]. In this case, the combustion of a sphere and the baking of the material which comprises the insulating layer 12 may be performed simultaneously.

또한, [공정-1710] 후, [공정-1730]을 실행하고, 또한 [공정-1740]과 동일한 공정에 있어서, 개구부를 가지고 있지 않은 스트라이프형의 게이트 전극을 구성하는 층을 절연층 상에 형성한 후, [공정-1720]을 실행한다. 이에 따라, 구체(80)를 피복한 캐소드 전극용 도전 재료층(411'), 절연층(12) 및 게이트 전극을 구성하는 층의 각 부분이 제거되고, 따라서, 게이트 전극(313) 및 절연층(12)을 관통한 개구부가 형성되는 동시에, 전자를 방출하는 융기부(411A)와, 융기부(411A)에 에워싸이고, 또한 구체(80) 형상의 일부를 반영한 오목부(411B)로 이루어지는 전자 방출부를 개구부의 저부에 위치하는 캐소드 전극(411)에 형성할 수 있다. 즉, 구체(80)의 연소에 따라 구체(80)가 갇혀 있는 폐쇄공간의 압력이 상승하고, 구체를 피복하는 부분의 캐소드 전극용 도전 재료층(411')과 절연층(12)과 게이트 전극을 구성하는 층이 어느 내압한계를 초과한 시점에서 파열되어, 융기부(411A) 및 오목부(411B)와 동시에 개구부가 형성되고, 나아가 구체(80)가 제거된다. 개구부는 게이트 전극(313) 및 절연층(12)을 관통하고, 또한 구체(80) 형상의 일부를 반영하고 있다. 또, 개구부의 저부에는 전자를 방출하는 융기부(411A), 및 융기부(411A)에 에워싸이고, 또한 구체(80) 형상의 일부를 반영한 오목부(411B)가 남는다.In addition, after [Step-1710], [Step-1730] is performed, and in the same step as [Step-1740], a layer constituting a stripe type gate electrode having no opening is formed on the insulating layer. After that, [Step-1720] is executed. As a result, the portions of the cathode electrode conductive material layer 411 'covering the sphere 80, the insulating layer 12, and the layers constituting the gate electrode are removed, and thus the gate electrode 313 and the insulating layer are removed. The opening which penetrates through 12 is formed, and the electron which consists of 411A of discharge | emissions which discharge | releases an electron, and the recessed part 411B enclosed by ridge 411A and reflecting a part of spherical 80 shape is reflected. The discharge portion may be formed in the cathode electrode 411 positioned at the bottom of the opening. That is, the pressure of the closed space in which the sphere 80 is trapped increases with combustion of the sphere 80, and the conductive material layer 411 ', the insulating layer 12, and the gate electrode for the cathode electrode of the portion covering the sphere The layer constituting the rupture becomes ruptured when the pressure limit exceeds a certain pressure limit, and an opening is formed at the same time as the raised portions 411A and the recessed portions 411B, and the sphere 80 is further removed. The opening passes through the gate electrode 313 and the insulating layer 12 and reflects a part of the shape of the sphere 80. Moreover, the bottom part of the opening part is left by the 411 A of bulge part which discharge | releases an electron, and the recessed part 411 B which enclosed the bulge part 411 A and reflecting a part of spherical-80 shape.

실시형태 18Embodiment 18

실시형태 18은 실시형태 17의 변형이다. 실시형태 18의 크레이터형 전자방출소자의 제조방법을 도 38을 참조하여 설명하지만, 지지체(10) 상에 복수의 구체(80)를 배치하는 공정과, 구체(80)와 캐소드 전극재료를 분산매 중에 분산시켜 이루어지는 조성물로 이루어지는 조성물층(81)을 지지체(10) 상에 형성하고, 따라서, 지지체(10) 상에 복수의 구체(80)를 배치하여, 캐소드 전극재료로 이루어지는 캐소드 전극(411)으로 구체를 피복한 후, 분산매를 제거하는 공정으로 이루어지는, 즉 습식법으로 이루어지는 점이 실시형태 17에서의 전자방출소자의 제조방법과 상위하다.Embodiment 18 is a variation of Embodiment 17. Although the manufacturing method of the crater type electron emitting element of Embodiment 18 is demonstrated with reference to FIG. 38, the process of arrange | positioning the several sphere 80 on the support body 10, and the sphere 80 and the cathode electrode material in a dispersion medium The composition layer 81 which consists of a composition which disperse | distributes is formed on the support body 10, Therefore, the some sphere 80 is arrange | positioned on the support body 10, and the cathode electrode 411 which consists of a cathode electrode material After coating a sphere, the point which consists of a process of removing a dispersion medium, ie, a wet method, differs from the manufacturing method of the electron-emitting device in Embodiment 17.

[공정-1800][Process-1800]

먼저, 지지체(10) 상에 복수의 구체(80)를 배치한다. 구체적으로는, 구체(80)와 캐소드 전극재료(81B)를 분산매(81A) 중에 분산시켜 이루어지는 조성물로 이루어지는 조성물층(81)을 지지체(10) 상에 형성한다. 즉, 예를 들면, 이소프로필 알콜을 분산매(81A)로서 사용하고, 평균 직경 약 5㎛의 폴리메틸렌계의 고분자 재료로 이루어지는 구체(80)와, 평균 직경 약 0.05㎛의 카본 입자를 캐소드 전극재료(81B)로서 분산매(81A) 중에 분산시켜 이루어지는 조성물을 지지체(10) 상에 스트라이프형으로 스크린 인쇄하여, 조성물층(81)을 형성한다. 도 38 (A)에는, 조성물층(81)의 형성 직후의 상태를 나타냈다.First, the plurality of spheres 80 are disposed on the support 10. Specifically, a composition layer 81 made of a composition obtained by dispersing the sphere 80 and the cathode electrode material 81B in the dispersion medium 81A is formed on the support 10. That is, for example, using isopropyl alcohol as the dispersion medium 81A, a sphere 80 made of a polymethylene polymer material having an average diameter of about 5 μm and carbon particles having an average diameter of about 0.05 μm are used as the cathode electrode material. The composition obtained by dispersing in 81 A of dispersion mediums as 81B is screen-printed on the support body 10 in stripe form, and the composition layer 81 is formed. 38 (A), the state immediately after formation of the composition layer 81 was shown.

[공정-1810][Step-1810]

지지체(10)에 지지된 조성물층(81) 중에서는, 이윽고 구체(80)가 침강(沈降)하여 지지체(10) 상에 배치되는 동시에, 구체(80)로부터 지지체(10) 상에 걸쳐 캐소드 전극재료(81B)가 침강하여, 캐소드 전극재료(81B)로 이루어지는 캐소드 전극용 구성층(411')이 형성된다. 이에 따라, 지지체(10) 상에 복수의 구체(80)를 배치하고, 캐소드 전극재료로 이루어지는 캐소드 전극용 도전 재료층(411')으로 구체(80)를 피복할 수 있다. 이 상태를 도 38 (B)에 나타냈다.Among the composition layers 81 supported by the support 10, the spheres 80 are sedimented and disposed on the support 10, and at the same time, the cathode electrode extends from the sphere 80 onto the support 10. The material 81B is settled, and the cathode electrode constituent layer 411 'made of the cathode electrode material 81B is formed. As a result, the plurality of spheres 80 may be disposed on the support 10, and the spheres 80 may be covered with a cathode electrode conductive material layer 411 ′ made of a cathode electrode material. This state is shown to FIG. 38 (B).

[공정-1820][Process-1820]

그 후, 분산매(81A)를, 예를 들면 증발시킴으로써 제거한다. 이 상태를 도 38 (C)에 나타냈다.Thereafter, 81 A of dispersion mediums are removed by evaporation. This state is shown in FIG. 38 (C).

[공정-1830][Step-1830]

이어서, 실시형태 17에서의 전자방출소자의 [공정-1720]~[공정-1750]과 동일한 공정, 또는 실시형태 17에서의 전자방출소자 제조방법의 변형예를 실행함으로써, 도 37 (B)에 나타낸 것과 동일한 전자방출소자를 완성할 수 있다.Subsequently, the same steps as [Step-1720] to [Step-1750] of the electron-emitting device according to the seventeenth embodiment, or a modification of the method for manufacturing the electron-emitting device according to the seventeenth embodiment are carried out to Fig. 37B. The same electron emitting device as shown can be completed.

실시형태 19Embodiment 19

실시형태 19도 실시형태 17의 변형이다. 실시형태 19의 크레이터형 전자방출소자 제조방법의 변형에 있어서, 지지체 상에 스트라이프형의 캐소드 전극을 형성하는 공정은 보다 구체적으로는,Embodiment 19 is also a modification of Embodiment 17. In the modification of the crater type electron-emitting device manufacturing method of Embodiment 19, the step of forming the striped cathode electrode on the support is more specifically,

지지체 상에 복수의 구체를 배치하는 공정과,Disposing a plurality of spheres on a support;

전자를 방출하는 복수의 융기부와, 각 융기부에 에워싸이고, 또한 구체 형상의 일부를 반영한 오목부를 가지고, 각 융기부가 구체의 주위에 형성된 캐소드 전극을 지지체 상에 형성하는 공정과,A step of forming a cathode electrode on the support having a plurality of raised portions for emitting electrons and a recessed portion surrounded by each raised portion and reflecting a part of the spherical shape, wherein each raised portion is formed around the sphere;

구체를 제거하는 공정Process of removing spheres

으로 이루어진다. 지지체 상에의 복수의 구체의 배치는 구체의 산포에 의해 행한다. 또, 구체는 소수성의 표면 처리층을 가진다. 이하, 이러한 전자방출소자의 제조방법을 도 39를 참조하여 설명한다.Is done. Arrangement of the several spheres on a support body is performed by the dispersion | distribution of a sphere. In addition, the sphere has a hydrophobic surface treatment layer. Hereinafter, a method of manufacturing the electron emitting device will be described with reference to FIG. 39.

[공정-1900][Step-1900]

먼저, 지지체(10) 상에 복수의 구체(180)를 배치한다. 구체적으로는, 유리로 이루어지는 지지체(10) 상의 전면에, 복수의 구체(180)를 배치한다. 이 구체(180)는, 예를 들면 디비닐벤젠계의 고분자 재료로 이루어지는 코어재(180A)를 폴리테트라플루오로에틸렌계 수지로 이루어지는 표면 처리층(180B)으로 피복하여 이루어지고, 평균 직경 약 5㎛, 입경 분포 1% 미만이다. 구체(180)를 스프레이 건을 사용하여, 지지체(10) 상에 대략 1000개/㎟의 밀도로 랜덤으로 배치한다. 배치된 구체(180)는 정전기력으로 지지체(10) 상에 흡착되어 있다. 여기까지의 공정이 종료된 상태를 도 39 (A)에 나타냈다.First, the plurality of spheres 180 are disposed on the support 10. Specifically, the some sphere 180 is arrange | positioned at the whole surface on the support body 10 which consists of glass. The sphere 180 is formed by, for example, coating a core material 180A made of a divinylbenzene polymer material with a surface treatment layer 180B made of polytetrafluoroethylene resin, and having an average diameter of about 5 It is less than 1% in particle size distribution. The spheres 180 are randomly placed on the support 10 at a density of approximately 1000 pieces / mm 2 using a spray gun. The disposed spheres 180 are adsorbed onto the support 10 by electrostatic force. The state which the process to here is complete | finished is shown to FIG. 39 (A).

[공정-1910][Step-1910]

다음에, 전자를 방출하는 복수의 융기부(411A)와, 각 융기부(411A)에 에워싸이고, 또한 구체(180) 형상의 일부를 반영한 오목부(411B)를 가지고, 각 융기부(411A)가 구체(180)의 주위에 형성된 캐소드 전극(411)(캐소드 전극용 도전 재료층으로 이루어짐)을 지지체(10) 상에 형성한다. 구체적으로는, 실시형태 17에서의 전자방출소자에서 설명한 것과 동일하게, 예를 들면 페이스트를 스트라이프형으로 스크린 인쇄하지만, 실시형태 19에서의 전자방출소자에서는, 구체(180)의 표면이 표면 처리층(180B)에 의해 소수성을 띠고 있기 때문에, 구체(180) 위에 스크린 인쇄된 페이스트는 바로 튀어 낙하되고, 구체(180)의 주위에 퇴적되어 융기부(411A)가 형성된다. 융기부(411A)의 선단부(411C)는 실시형태 17에서의 전자방출소자의 경우만큼 끝이 예리하게 되지는 않는다. 구체(180)와 지지체(10) 사이로 들어간 캐소드 전극용 도전 재료층의 부분이 오목부(411B)로 된다. 도 39 (B)에서는, 캐소드 전극(411)과 구체(180) 사이에 간극이 존재하도록 도시되어 있지만, 캐소드 전극(411)과 구체(180)는 접촉되어 있는 경우도 있다. 그 후, 캐소드 전극(411)을 예를 들면 150℃로 건조시킨다. 여기까지의 공정이 종료된 상태를 도 39 (B)에 나타냈다.Next, each of the ridges 411A which emits electrons and a recess 411B which is surrounded by each of the ridges 411A and reflects a part of the spherical 180 shape, each of the ridges 411A A cathode electrode 411 (composed of a conductive material layer for the cathode electrode) formed around the sphere 180 is formed on the support 10. Specifically, in the same manner as described in the electron-emitting device in Embodiment 17, for example, the paste is screen printed in a stripe shape, but in the electron-emitting device in Embodiment 19, the surface of the sphere 180 has a surface treatment layer. Since it is hydrophobic by 180B, the screen-printed paste immediately bounces off the sphere 180, and is deposited around the sphere 180 to form a ridge 411A. The tip portion 411C of the raised portion 411A is not as sharp as the edge of the electron-emitting device in the seventeenth embodiment. The portion of the conductive material layer for the cathode electrode that enters between the sphere 180 and the support 10 becomes the recess 411B. In FIG. 39B, although the gap is present between the cathode electrode 411 and the sphere 180, the cathode electrode 411 and the sphere 180 may be in contact with each other. Thereafter, the cathode electrode 411 is dried at, for example, 150 ° C. The state which the process to here is complete | finished is shown in FIG. 39 (B).

[공정-1920][Process-1920]

다음에, 구체(180)에 외력을 부여함으로써, 지지체(10) 상으로부터 구체(180)를 제거한다. 구체적인 제거방법으로서는, 세정이나 압착기체의 송풍을 들 수 있다. 여기까지의 공정이 종료된 상태를 도 39 (C)에 나타냈다. 그리고, 구체의 제거는 구체의 상태 변화 및/또는 화학 변화에 따라, 보다 구체적으로는, 예를 들면, 연소에 의해 구체를 제거하는 것도 가능하다. 이하 설명하는 실시형태(20)에서의 전자방출소자에 있어서도 동일하다.Next, the sphere 180 is removed from the support 10 by applying an external force to the sphere 180. As a specific removal method, washing | cleaning and blowing of a compressed gas are mentioned. The state which the process to here is complete | finished is shown to FIG. 39 (C). And the removal of a sphere can also remove a sphere more specifically, for example by combustion, according to the state change and / or chemical change of a sphere. The same applies to the electron-emitting device in Embodiment 20 described below.

[공정-1930][Process-1930]

그 후, 실시형태 17에서의 전자방출소자의 [공정-1730]~[공정-1750]을 실행함으로써, 도 37 (B)에 나타낸 것과 대략 동일한 전자방출소자를 얻을 수 있다.Subsequently, by performing [Step-1730] to [Step-1750] of the electron-emitting device in Embodiment 17, an electron-emitting device substantially the same as that shown in Fig. 37B can be obtained.

그리고, 실시형태 19에서의 전자방출소자 제조방법의 변형예로서, [공정-1910] 후, 실시형태 17에서의 전자방출소자의 [공정-1730]~[공정-1750]을 실행하고, 이어서, [공정-1920]을 실행해도 된다.Then, as a modification of the electron emitting device manufacturing method of Embodiment 19, after [Step-1910], [Step-1730] to [Step-1750] of the electron emitting device according to Embodiment 17 are performed, and then, [Step-1920] may be performed.

실시형태 20Embodiment 20

실시형태 20의 크레이터형 전자방출소자의 제조방법에 있어서, 지지체 상에 스트라이프형의 캐소드 전극을 형성하는 공정은 보다 구체적으로는,In the manufacturing method of the crater type electron emission element of Embodiment 20, the process of forming a stripe type cathode electrode on a support body is more specifically,

지지체 상에 복수의 구체를 배치하는 공정과,Disposing a plurality of spheres on a support;

전자를 방출하는 복수의 융기부와, 각 융기부에 에워싸이고, 또한 구체 형상의 일부를 반영한 오목부를 가지고, 각 융기부가 구체의 주위에 형성된 캐소드 전극을 지지체 상에 형성하는 공정A step of forming a cathode electrode on a support, each of which has a plurality of raised portions for emitting electrons and a recessed portion surrounded by each raised portion and reflecting a part of a spherical shape, wherein each raised portion is formed around the sphere.

으로 이루어진다. 그리고, 전면에 절연층을 형성할 때, 구체의 상방에 개구부가 형성된 절연층을 캐소드 전극 및 지지체 상에 형성한다. 구체의 제거는 개구부의 형성 후에 행한다. 실시형태 20에서의 전자방출소자의 제조방법에서는 지지체 상에의 복수의 구체의 배치는 구체의 산포에 의해 행한다. 또, 구체는 소수성의 표면 처리층을 가진다. 이하, 실시형태 20의 전자방출소자의 제조방법을 도 40 및 도 41을 참조하여 설명한다.Is done. And when forming an insulating layer in the whole surface, the insulating layer in which the opening part was formed above the sphere is formed on a cathode electrode and a support body. The removal of the spheres is performed after the formation of the openings. In the manufacturing method of the electron-emitting device in Embodiment 20, the arrangement of the plurality of spheres on the support is performed by the dispersion of the spheres. In addition, the sphere has a hydrophobic surface treatment layer. Hereinafter, the manufacturing method of the electron-emitting device of Embodiment 20 will be described with reference to FIGS. 40 and 41.

[공정-2000][Process-2000]

먼저, 지지체(10) 상에 복수의 구체(180)를 배치한다. 구체적으로는, 실시형태 19에서의 전자방출소자의 [공정-1900]과 동일한 공정을 실행한다.First, the plurality of spheres 180 are disposed on the support 10. Specifically, the same process as that of [step-1900] of the electron-emitting device in Embodiment 19 is performed.

[공정-2010][Process-2010]

그 후, 전자를 방출하는 복수의 융기부(411A)에 에워싸이고, 또한 구체(180) 형상의 일부를 반영한 오목부(411B)를 가지고, 각 융기부(411A)가 구체(180)의 주위에 형성된 캐소드 전극(411)을 지지체(10) 상에 형성한다. 구체적으로는, 실시형태 19에서의 전자방출소자의 [공정-1910]과 동일한 공정을 실행한다.Then, it has the recessed part 411B which enclosed the some 411 A of emitting electrons, and reflected a part of the shape of the sphere 180, and each ridge 411A is surrounding the sphere 180. As shown in FIG. The formed cathode electrode 411 is formed on the support 10. Specifically, the same steps as in [Step-1910] of the electron-emitting device in Embodiment 19 are performed.

[공정-2020][Process-2020]

다음에, 구체의 상방에 개구부(14A)가 형성된 절연층(12)을 캐소드 전극(411) 및 지지체(10) 상에 형성한다. 구체적으로는, 예를 들면, 유리 페이스트를 전면에 약 5㎛의 두께로 스크린 인쇄한다. 유리 페이스트를 사용한 스크린 인쇄는 실시형태 17에서의 전자방출소자와 동일하게 행할 수 있지만, 구체(180)의 표면이 표면 처리층(180B)에 의해 소수성을 띠고 있기 때문에, 구체(180)의 위에 스크린 인쇄된 유리 페이스트는 바로 튀어 낙하되고, 스스로의 표면장력에 의해 절연층(12)의 구체(180) 위의 부분은 수축된다. 그 결과, 구체(180)의 정상부는 절연층(12)에 덮이지 않고, 개구부(14A) 내에 노출된다. 이 상태를 도 40 (A)에 나타냈다. 도시한 예에서는, 개구부(14A) 상단부의 직경은 구체(180)의 직경보다 크지만, 표면 처리층(180B)의 계면 장력이 유리 페이스트의 계면장력보다 작은 경우에는, 개구부(14A)의 직경이 작아지는 경향이 있다. 반대로, 표면 처리층(180B)의 계면 장력이 유리 페이스트의 계면장력보다 현저하게 큰 경우에는, 개구부(14A)의 직경은 커지기 쉽다. 그 후, 절연층(12)을 예를 들면 150℃로 건조시킨다.Next, an insulating layer 12 having an opening 14A formed above the sphere is formed on the cathode electrode 411 and the support 10. Specifically, for example, the glass paste is screen printed on the entire surface with a thickness of about 5 μm. Screen printing using the glass paste can be carried out in the same manner as the electron-emitting device in Embodiment 17, but since the surface of the sphere 180 is hydrophobic by the surface treatment layer 180B, the screen is formed on the sphere 180. The printed glass paste immediately bounces off and the portion on the sphere 180 of the insulating layer 12 is contracted by its surface tension. As a result, the top of the sphere 180 is not covered with the insulating layer 12 and is exposed in the opening 14A. This state is shown to FIG. 40 (A). In the illustrated example, the diameter of the upper end portion of the opening portion 14A is larger than the diameter of the sphere 180, but when the interface tension of the surface treatment layer 180B is smaller than the interface tension of the glass paste, the diameter of the opening portion 14A is It tends to be small. In contrast, when the interfacial tension of the surface treatment layer 180B is significantly greater than the interfacial tension of the glass paste, the diameter of the opening 14A tends to be large. Then, the insulating layer 12 is dried at 150 degreeC, for example.

[공정-2030][Process-2030]

다음에, 개구부(14A)와 연이어 통하는 개구부(14B)를 가지는 게이트 전극(313)을 절연층(12) 상에 형성한다. 구체적으로는, 예를 들면, 페이스트를 스트라이프형으로 스크린 인쇄한다. 페이스트를 사용한 스크린 인쇄는 실시형태 17에서의 전자방출소자와 동일하게 행하면 되지만, 구체(180)의 표면이 표면 처리층(180B)에 의해 소수성을 띠고 있기 때문에, 구체(180)의 위에 스크린 인쇄된 페이스트는 바로 튀어, 스스로의 표면장력에 의해 수축되고, 절연층(12)의 표면에만 부착된 상태로 된다. 이 때, 게이트 전극(313)은 도시하는 바와 같이, 절연층(12)의 개구 단부로부터 개구부(14A) 내로 약간 돌아서 들어가도록 형성되는 것도 있다. 그 후, 게이트 전극(313)을, 예를 들면, 150℃로 건조시킨다. 여기까지의 공정이 종료된 상태를 도 40 (B)에 나타냈다. 그리고, 표면 처리층(180B)의 계면장력이 페이스트의 계면장력보다 작은 경우에는, 개구부(14A)의 직경이 작아지는 경향이 있다. 반대로, 표면 처리층(180B)의 계면장력이 페이스트의 계면장력보다 현저하게 큰 경우에는, 개구부(14A)의 직경은 커지기 쉽다.Next, a gate electrode 313 having an opening 14B communicating with the opening 14A is formed on the insulating layer 12. Specifically, for example, the paste is screen printed in a stripe shape. Screen printing using a paste may be performed in the same manner as the electron-emitting device in Embodiment 17, but since the surface of the sphere 180 is hydrophobic by the surface treatment layer 180B, the screen is printed on the sphere 180. The paste immediately bounces and contracts by its own surface tension, leaving only the surface of the insulating layer 12 attached. At this time, the gate electrode 313 may be formed so as to turn slightly into the opening 14A from the opening end of the insulating layer 12 as shown. Thereafter, the gate electrode 313 is dried at 150 ° C., for example. The state which the process to here is complete | finished is shown in FIG. 40 (B). And when the interfacial tension of the surface treatment layer 180B is smaller than the interfacial tension of the paste, the diameter of the opening 14A tends to decrease. In contrast, when the interfacial tension of the surface treatment layer 180B is significantly greater than the interfacial tension of the paste, the diameter of the opening 14A tends to be large.

[공정-2040][Process-2040]

다음에, 개구부(14B, 14A)의 저부에 노출된 구체(180)를 제거한다. 구체적으로는, 캐소드 전극(411)과 절연층(12)과의 소성을 겸해, 유리 페이스트의 전형적인 소성온도인 약 530℃로 가열을 행함으로써, 구체(180)를 연소시킨다. 이 때, 실시형태 17에서의 전자방출소자와 달리, 절연층(12) 및 게이트 전극(313)에는 개구부(14A, 14B)가 최초부터 형성되어 있으므로, 캐소드 전극(411)이나 절연층(12), 게이트 전극(313)의 일부가 비산되지는 않고, 구체(180)는 신속하게 제거된다. 그리고, 개구부(14A, 14B) 상단부의 직경이 구체(180)의 직경보다 큰 경우, 구체(180)를 연소시키지 않고도, 예를 들면, 세정이나 압착기체의 송풍 등의 외력에 의해 구체(180)를 제거하는 것이 가능하다. 여기까지의 공정이 종료된 상태를 도 41 (A)에 나타냈다.Next, the sphere 180 exposed to the bottom of the openings 14B and 14A is removed. Specifically, the sphere 180 is combusted by simultaneously firing the cathode electrode 411 and the insulating layer 12 and heating to about 530 ° C. which is a typical firing temperature of the glass paste. At this time, unlike the electron-emitting device in Embodiment 17, since the openings 14A and 14B are formed in the insulating layer 12 and the gate electrode 313 from the beginning, the cathode electrode 411 or the insulating layer 12 Part of the gate electrode 313 is not scattered, and the sphere 180 is quickly removed. When the diameters of the upper end portions of the openings 14A and 14B are larger than the diameters of the spheres 180, the spheres 180 may be formed by external force such as cleaning or blowing of compressed gas without burning the spheres 180, for example. It is possible to remove it. The state which the process to here is complete | finished is shown in FIG. 41 (A).

[공정-2050][Process-2050]

그 후, 개구부(14A)의 측벽면에 상당하는 절연층(12)의 일부를 등방적으로 에칭하면, 도 41 (B)에 나타낸 전자방출소자를 완성할 수 있다. 여기에서는, 게이트 전극(313)의 단부가 하방을 향하고 있지만, 이것은 개구부(14) 내의 전계강도를 높이는 데에 바람직하다.Thereafter, a portion of the insulating layer 12 corresponding to the side wall surface of the opening 14A is isotropically etched to complete the electron-emitting device shown in Fig. 41B. Here, the end portion of the gate electrode 313 faces downward, but this is preferable for increasing the electric field strength in the opening 14.

실시형태 21Embodiment 21

에지형 전자방출소자의 개략적인 일부 단면도를 도 42 (A)에 나타냈다. 이 에지형 전자방출소자는 지지체(10) 상에 형성된 스트라이프형의 캐소드 전극(전자 방출층)(111)과, 지지체(10) 및 캐소드 전극(111) 상에 형성된 절연층(12)과, 절연층(12) 상에 형성된 스트라이프형의 게이트 전극(313)으로 구성되어 있고, 개구부(14)가 게이트 전극(313) 및 절연층(12)에 형성되어 있다.개구부(14)의 저부에는 캐소드 전극(111)의 에지부(111A)가 노출되어 있다. 캐소드 전극(111) 및 게이트 전극(313)에 전압을 인가함으로써, 캐소드 전극(111)의 에지부(111A)로부터 전자가 방출된다.A partial schematic cross sectional view of the edge type electron-emitting device is shown in Fig. 42A. The edge type electron-emitting device comprises a stripe cathode electrode (electron emission layer) 111 formed on the support 10, an insulation layer 12 formed on the support 10 and the cathode electrode 111, and insulation. A stripe-shaped gate electrode 313 formed on the layer 12 is formed, and an opening 14 is formed in the gate electrode 313 and the insulating layer 12. A cathode is formed at the bottom of the opening 14. The edge part 111A of 111 is exposed. By applying a voltage to the cathode electrode 111 and the gate electrode 313, electrons are emitted from the edge portion 111A of the cathode electrode 111.

그리고, 도 42 (B)에 나타낸 바와 같이, 개구부(14) 내의 캐소드 전극(111) 아래의 지지체(10)에 오목부(10A)가 형성되어 있어도 된다. 또한, 개략적인 일부 단면도를 도 42 (C)에 나타낸 바와 같이, 지지체(10) 상에 형성된 제1 게이트 전극(13A)과, 지지체(10) 및 제1 게이트 전극(13A) 상에 형성된 하부 절연층(12A)과, 하부 절연층(12A) 상에 형성된 캐소드 전극(111)과, 하부 절연층(12A) 및 캐소드 전극(111)에 형성된 상부 절연층(12B)과, 상부 절연층(12B) 상에 형성된 제2 게이트 전극(313B)으로 구성할 수도 있다. 그리고, 개구부(14)가 제2 게이트 전극(313B), 상부 절연층(12B), 캐소드 전극(111) 및 하부 절연층(12A)에 형성되어 있고, 개구부(14)의 측벽에는 캐소드 전극(111)의 에지부(111A)가 노출되어 있다. 캐소드 전극(111) 및 제1 게이트 전극(13A), 제2 게이트 전극(313B)에 전압을 인가함으로써, 전자 방출부에 상당하는 캐소드 전극(111)의 에지부(111A)로부터 전자가 방출된다.And as shown to FIG. 42 (B), the recessed part 10A may be formed in the support body 10 under the cathode electrode 111 in the opening part 14. As shown to FIG. In addition, as shown in FIG. 42C, a schematic cross-sectional view of the first gate electrode 13A formed on the support 10 and the lower insulation formed on the support 10 and the first gate electrode 13A is shown. The layer 12A, the cathode electrode 111 formed on the lower insulating layer 12A, the upper insulating layer 12B formed on the lower insulating layer 12A and the cathode electrode 111, and the upper insulating layer 12B. It may also be configured as the second gate electrode 313B formed thereon. The opening 14 is formed in the second gate electrode 313B, the upper insulating layer 12B, the cathode electrode 111 and the lower insulating layer 12A, and the cathode electrode 111 is formed on the sidewall of the opening 14. 111A of edges are exposed. By applying a voltage to the cathode electrode 111, the first gate electrode 13A, and the second gate electrode 313B, electrons are emitted from the edge portion 111A of the cathode electrode 111 corresponding to the electron emission portion.

예를 들면, 도 42 (C)에 나타낸 에지형 전자방출소자의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 43을 참조하여, 이하, 설명한다.For example, a method of manufacturing the edge type electron-emitting device shown in FIG. 42C will be described below with reference to FIG. 43 which is a schematic partial cross-sectional view of a support or the like.

[공정-2100][Step-2100]

먼저, 예를 들면 유리로 이루어지는 지지체(10) 위에, 스퍼터링에 의해 두께 약 0.2㎛의 텅스텐막을 성막하고, 포토리소그래피 기술 및 드라이 에칭 기술에 의해 이 텅스텐막을 패터닝하여, 제1 게이트 전극(13A)을 형성하나. 다음에, 전면에 SiO2로 이루어지는 막 0.3㎛의 하부 절연층(12A)을 형성한 후, 하부 절연층(12A) 위에 텅스텐으로 이루어지는 스트라이프형의 캐소드 전극용 도전 재료층으로 구성된 캐소드 전극(111)을 형성한다(도 43 (A) 참조).First, a tungsten film having a thickness of about 0.2 µm is formed on the support 10 made of glass, for example, by sputtering. The tungsten film is patterned by photolithography and dry etching to form the first gate electrode 13A. Form. Next, after forming the film of the front 0.3㎛ lower insulating layer (12A) made of SiO 2 on the lower insulating layer (12A), the cathode electrode 111 composed of the cathode electrode for a stripe-shaped conductive material layer formed on the tungsten (See FIG. 43 (A)).

[공정-2110][Step-2110]

그 후, 전면에, 예를 들면, SiO2로 이루어지는 두께 0.7㎛의 상부 절연층(12B)을 형성하고, 이어서, 상부 절연층(12B) 상에 스트라이프형의 제2 게이트 전극(313B)을 형성한다(도 43 (B) 참조). 제2 게이트 전극(313B)은 가스 포착재료로 구성되어 있다.Thereafter, an upper insulating layer 12B having a thickness of 0.7 μm, for example, made of SiO 2 is formed on the entire surface, and then a stripe-shaped second gate electrode 313B is formed on the upper insulating layer 12B. (See FIG. 43 (B)). The second gate electrode 313B is made of a gas trapping material.

[공정-2120][Step-2120]

다음에, 전면에 레지스트층(90)을 형성한 후, 레지스트층(90)에 제2 게이트 전극(313B)의 표면을 일부 노출시키도록 레지스트 개구부(90A)를 형성한다. 레지스트 개구부(90A)의 평면 형상은 직사각형이다. 직사각형의 장변은 대략 100㎛, 단변은 수㎛~10㎛이다. 계속해서, 레지스트 개구부(90A)의 저면에 노출된 제2 게이트 전극(313B)을, 예를 들면, RIE법에 의해 이방적으로 에칭하여 개구부를 형성한다. 다음에, 개구부의 저면에 노출된 상부 절연층(12B)을 등방적으로 에칭하여 개구부를 형성한다(도 43 (C) 참조). 상부 절연층(12B)을 SiO2를 사용하여 형성하고 있으므로, 완충화(緩衝化) 불산 수용액을 사용한 웨트 에칭을 행한다. 상부 절연층(12B)에 형성된 개구부의 벽면은 제2 게이트 전극(313B)에 형성된 개구부의 개구 단면보다 후퇴하지만, 이 때의 후퇴량은 에칭 시간의 장단에 의해 제어할 수 있다. 여기에서는, 상부 절연층(12B)에 형성된 개구부의 하단이 제2 게이트 전극(313B)에 형성된 개구부의 개구 단면보다 후퇴할 때까지 웨트 에칭을 행한다.Next, after the resist layer 90 is formed on the entire surface, a resist opening 90A is formed to partially expose the surface of the second gate electrode 313B on the resist layer 90. The planar shape of the resist opening 90A is rectangular. The long side of a rectangle is about 100 micrometers, and the short side is several micrometers-10 micrometers. Subsequently, the second gate electrode 313B exposed on the bottom surface of the resist opening 90A is anisotropically etched, for example, by the RIE method to form the opening. Next, the upper insulating layer 12B exposed at the bottom of the opening is isotropically etched to form the opening (see FIG. 43C). Since the upper insulating layer 12B is formed using SiO 2 , wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the opening formed in the upper insulating layer 12B retreats from the opening end surface of the opening formed in the second gate electrode 313B, but the amount of retreat at this time can be controlled by the long and short etching time. Here, wet etching is performed until the lower end of the opening formed in the upper insulating layer 12B retreats from the opening end face of the opening formed in the second gate electrode 313B.

다음에, 개구부의 저면에 노출된 캐소드 전극(111)을, 이온을 주(主)에칭종(種)으로 하는 조건에 의해 드라이 에칭한다. 이온을 주에칭종으로 하는 드라이 에칭에서는, 피(被)에칭물에의 바이어스 전압의 인가나 플라스마와 자계와의 상호작용을 이용하여 하전(荷電)입자인 이온을 가속할 수 있기 때문에, 일반적으로는 이방성 에칭이 진행되고, 피에칭물의 가공면은 수직벽으로 된다. 그러나, 이 공정에서는, 플라스마 중의 주에칭종 중에도 수직 이외의 각도를 가지는 입사성분이 약간 존재하는 것 및 개구부의 단부에서의 산란에 의해서도 이 경사 입사성분이 발생함으로써, 캐소드 전극(111)의 노출면 중에서, 본래라면 개구부에 의해 차폐되어 이온이 도달하지 않을 영역에도, 어느 정도의 확률로 주에칭종이 입사된다. 이 때, 지지체(10)의 법선에 대한 입사각이 작은 주에칭종만큼 입사 확률은 높고, 입사각이 큰 주에칭종만큼 입사 확률은 낮다.Next, the cathode electrode 111 exposed to the bottom surface of the opening portion is dry-etched under the condition that ions are the main etching species. In dry etching, in which ions are the main etching species, ions that are charged particles can generally be accelerated by applying a bias voltage to an etched object or by interacting with a plasma and a magnetic field. Anisotropic etching advances, and the process surface of a to-be-etched object turns into a vertical wall. However, in this step, the inclined incidence component is also generated due to the presence of a slight incident component having an angle other than vertical even in the main etching species in the plasma, and the inclined incidence component also occurs by the exposure surface of the cathode electrode 111. Among them, the main etching species is incident to the region which is shielded by the openings and will not reach the ions. At this time, the probability of incidence is as high as that of the main etching species having a small incidence angle with respect to the normal of the support 10, and the probability of incidence is as low as that of the main etching species having a large incident angle.

따라서, 캐소드 전극(111)에 형성된 개구부의 상단부의 위치는 상부 절연층(12B)에 형성된 개구부의 하단부와 일치되고 있지만, 캐소드 전극(111)에 형성된 개구부의 하단부의 위치는 그 상단부보다 돌출된 상태로 된다. 즉, 캐소드 전극(111)의 에지부(111A)의 두께가 돌출 방향의 선단부로 향해 얇아져, 에지부(111A)가 선예화(先銳化)된다. 예를 들면, 에칭 가스로서 SF6을 사용함으로써, 캐소드 전극(111)의 양호한 가공을 행할 수 있다.Therefore, the position of the upper end of the opening formed in the cathode electrode 111 coincides with the lower end of the opening formed in the upper insulating layer 12B, but the position of the lower end of the opening formed in the cathode electrode 111 protrudes from the upper end thereof. It becomes That is, the thickness of the edge part 111A of the cathode electrode 111 becomes thin toward the tip end part of the protrusion direction, and the edge part 111A is sharpened. For example, by using SF 6 as the etching gas, good processing of the cathode electrode 111 can be performed.

다음에, 캐소드 전극(111)에 형성된 개구부의 저면에 노출된 하부 절연층(12A)을 등방적으로 에칭하고, 하부 절연층(12A)에 개구부를 형성하여, 개구부를 완성시킨다. 여기에서는, 완충화 불산 수용액을 사용한 웨트 에칭을 행한다. 하부 절연층(12A)에 형성된 개구부의 벽면은 캐소드 전극(111)에 형성된 개구부의 하단부보다 후퇴한다. 이 때의 후퇴량은 에칭 시간의 장단에 의해 제어 가능하다. 개구부(14)의 완성 후에 레지스트층(90)을 제거하면, 도 42 (C)에 나타낸 구성을 얻을 수 있다.Next, the lower insulating layer 12A exposed on the bottom surface of the opening formed in the cathode electrode 111 is isotropically etched, and an opening is formed in the lower insulating layer 12A to complete the opening. Here, wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the opening formed in the lower insulating layer 12A retreats from the lower end of the opening formed in the cathode electrode 111. The amount of retreat at this time can be controlled by the length of the etching time. If the resist layer 90 is removed after completion of the openings 14, the structure shown in Fig. 42C can be obtained.

실시형태 22Embodiment 22

실시형태 22는 실시형태 1과는 상이한 스핀트형 전자방출소자의 제조방법에 관한 것이다. 이하, 이러한 스핀트형 전자방출소자의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 44~도 46을 참조하여 설명하지만, 이 스핀트형 전자방출소자는 기본적으로는, 이하의 공정에 따라 제작된다. 즉,Embodiment 22 relates to a method for manufacturing a spin type electron-emitting device different from Embodiment 1. Hereinafter, a method of manufacturing such a spin type electron emitting device will be described with reference to FIGS. 44 to 46 which are schematic partial cross-sectional views of a support body and the like. However, this spin type electron emitting device is basically manufactured according to the following steps. In other words,

(a') 지지체(510) 상에 캐소드 전극(511)을 형성하는 공정,(a ') forming a cathode electrode 511 on the support 510,

(b') 캐소드 전극(511) 상을 포함하는 지지체(510) 상에 절연층(512)을 형성하는 공정,(b ') forming an insulating layer 512 on the support 510 including the cathode electrode 511,

(c') 절연층(512) 상에 게이트 전극(313)을 형성하는 공정,(c ') forming a gate electrode 313 on the insulating layer 512,

(d') 저부에 캐소드 전극(511)이 노출된 개구부(514)를 최소한 절연층(512)에 형성하는 공정,(d ') forming an opening 514 in which the cathode electrode 511 is exposed at the bottom of the insulating layer 512 at least;

(e') 개구부(514) 내를 포함하는 전면에 전자 방출부 형성용의 도전 재료층(521)을 형성하는 공정,(e ') forming a conductive material layer 521 for forming electron emission portions on the entire surface including the opening 514;

(f') 개구부(514)의 중앙부에 위치하는 도전 재료층(521)의 영역을 차폐하도록 마스크 재료층(522)을 도전 재료층(521) 상에 형성하는 공정,(f ') forming a mask material layer 522 on the conductive material layer 521 so as to shield an area of the conductive material layer 521 located at the central portion of the opening 514,

(g') 도전 재료층(521)의 지지체(510)에 대하여 수직 방향에서의 에칭 속도가 마스크 재료층(522)의 지지체(510)에 대하여 수직 방향에서의 에칭 속도보다 빨라지는 이방성 에칭조건 하에서 도전 재료층(521)과 마스크 재료층(522)을 에칭함으로써, 도전 재료층(521)으로 이루어지고, 선단부가 원뿔 형상을 가지는 전자 방출부(15D)를 개구부(514) 내에 노출된 캐소드 전극(511) 상에 형성하는 공정.(g ') Under anisotropic etching conditions in which the etching rate in the direction perpendicular to the support 510 of the conductive material layer 521 is faster than the etching rate in the direction perpendicular to the support 510 of the mask material layer 522. By etching the conductive material layer 521 and the mask material layer 522, the cathode electrode (which is made of the conductive material layer 521 and whose tip is conical in the electron emitting portion 15D) is exposed in the opening 514. 511).

[공정-2200][Step-2200]

먼저, 예를 들면, 유리기판 상에 두께 약 0.6㎛의 SiO2층을 형성하여 이루어지는 지지체(510) 상에, 크롬(Cr)으로 이루어지는 캐소드 전극(511)을 형성한다. 구체적으로는, 지지체(510) 상에, 예를 들면, 스퍼터법이나 CVD법으로 크롬으로 이루어지는 캐소드 전극용 도전 재료층을 퇴적시키고, 이러한 캐소드 전극용 도전 재료층을 패터닝함으로써, 복수의 캐소드 전극(511)을 포함하는, 열 방향으로 평행으로 연장되는 스트라이프형의 캐소드 전극용 도전 재료층을 형성할 수 있다. 캐소드 전극용 도전 재료층의 폭을, 예를 들면 50㎛, 캐소드 전극용 도전 재료층 간 스페이스를, 예를 들면 30㎛로 한다. 그 후, 전면에 구체적으로는, 캐소드 전극(511) 및 지지체(510) 상에 원료가스로서 TEOS(테트라에톡시실란)를 사용하는 플라스마 CVD법으로 SiO2로 이루어지는 절연층(512)을 형성한다. 절연층(512)의 두께를 약 1㎛로 한다. 다음에, 절연층(512) 상의 전면에 캐소드 전극용 도전 재료층과 직교하는 방향으로 평행으로 연장되는 스트라이프형의 게이트 전극을 구성하는 층으로 이루어지는 게이트 전극(313)을 형성한다.First, for example, a cathode electrode 511 made of chromium (Cr) is formed on a support 510 formed by forming a SiO 2 layer having a thickness of about 0.6 μm on a glass substrate. Specifically, the cathode electrode conductive material layer made of chromium is deposited on the support 510 by, for example, a sputtering method or a CVD method, and the cathode material conductive material layer is patterned to form a plurality of cathode electrodes ( A stripe-shaped conductive material layer for the cathode electrode, including 511, extending in parallel in the column direction can be formed. The width of the conductive material layer for the cathode electrode is, for example, 50 µm, and the space between the conductive material layer for the cathode electrode is, for example, 30 µm. Thereafter, an insulating layer 512 made of SiO 2 is formed on the cathode electrode 511 and the support 510 by a plasma CVD method using TEOS (tetraethoxysilane) as the source gas. . The thickness of the insulating layer 512 is about 1 micrometer. Next, a gate electrode 313 made of a layer constituting a stripe type gate electrode extending in parallel to the direction orthogonal to the cathode electrode conductive material layer is formed over the insulating layer 512.

다음에, 캐소드 전극용 도전 재료층과 게이트 전극을 구성하는 층과의 중복되는 전자방출영역, 즉 1화소 영역에 있어서, 게이트 전극을 구성하는 층과 절연층(512)을 관통하는 개구부(514)를 형성한다. 개구부(514)의 평면 형상은, 예를 들면, 직경 0.3㎛의 원형이다. 개구부(514)는 통상 1화소 영역(1전자 방출영역)에 수백 내지 천개 정도 형성된다. 개구부(514)를 형성하는 데는, 통상의 포토리소그래피 기술에 의해 형성된 레지스트층을 마스크로 하고, 먼저 게이트 전극을 구성하는 층에 개구부(514)를 형성하고, 계속해서, 절연층(512)에 개구부(514)를 형성한다. RIE 종료 후, 레지스트층을 애싱(ashing)에 의해 제거한다(도 44 (A) 참조).Next, an opening 514 penetrating through the layer constituting the gate electrode and the insulating layer 512 in the electron emission region overlapping the layer constituting the gate electrode and the layer constituting the gate electrode. To form. The planar shape of the opening 514 is, for example, circular with a diameter of 0.3 μm. The openings 514 are usually formed in hundreds to one thousand in one pixel region (one electron emission region). To form the openings 514, a resist layer formed by a conventional photolithography technique is used as a mask, and an opening 514 is formed first in a layer constituting the gate electrode, and then an opening in the insulating layer 512. 514 is formed. After completion of the RIE, the resist layer is removed by ashing (see FIG. 44 (A)).

[공정-2210][Step-2210]

다음에, 전면에 밀착층(520)을 스퍼터법으로 형성한다(도 44 (B) 참조). 이 밀착층(520)은 게이트 전극을 구성하는 층의 비형성부나 개구부(514)의 측벽면에 노출되어 있는 절연층(512)과, 다음의 공정으로 전면적으로 성막되는 도전 재료층(521) 사이의 밀착성을 높이기 위해 형성되는 층이다. 도전 재료층(521)을 텅스텐으로 형성하는 것을 전제로 하고, 텅스텐으로 이루어지는 밀착층(520)을 DC 스퍼터법에 의해 0.07㎛의 두께로 형성한다.Next, the adhesion layer 520 is formed in the whole surface by sputtering method (refer FIG. 44 (B)). The adhesion layer 520 is formed between the insulating layer 512 exposed to the non-formed portion of the layer constituting the gate electrode or the sidewall surface of the opening 514 and the conductive material layer 521 formed entirely in the following process. It is a layer formed to increase the adhesiveness of the. Assuming that the conductive material layer 521 is formed of tungsten, the adhesion layer 520 made of tungsten is formed to a thickness of 0.07 μm by the DC sputtering method.

[공정-2220][Step-2220]

다음에, 개구부(514) 내를 포함하는 전면에 두께 약 0.6㎛의 텅스텐으로 이루어지는 전자 방출부 형성용의 도전 재료층(521)을 수소환원감압 CVD법에 의해 형성한다(도 45 (A) 참조). 성막된 도전 재료층(521)의 표면에는, 개구부(514)의 상단면과 저면 사이의 단차를 반영한 오목부(521A)가 형성된다.Next, a conductive material layer 521 for forming an electron emission portion made of tungsten having a thickness of about 0.6 mu m is formed on the entire surface including the opening 514 by a hydrogen reduction pressure reduction CVD method (see Fig. 45A). ). The concave portion 521A reflecting the step between the top surface and the bottom surface of the opening 514 is formed on the surface of the formed conductive material layer 521.

[공정-2230][Step-2230]

다음에, 개구부(514)의 중앙부에 위치하는 도전 재료층(521)의 영역(구체적으로는 오목부(521A))을 차폐하도록 마스크 재료층(522)을 형성한다. 구체적으로는, 먼저, 스핀코트법에 의해 두께 0.35㎛의 레지스트층을 마스크 재료층(522)으로서 도전 재료층(521) 위에 형성한다(도 45 (B) 참조). 마스크 재료층(522)은 도전 재료층(521)의 오목부(521A)를 흡수하여, 거의 평탄한 표면으로 된다. 다음에, 마스크 재료층(522)을 산소계 가스를 사용한 RIE법에 의해 에칭한다. 이 에칭을 도전 재료층(521)의 평탄면이 노출된 시점에서 종료된다. 이에 따라, 도전 재료층(521)의 오목부(521A)를 평탄하게 매입하도록 마스크 재료층(522)이 남는다(도 46 (A) 참조).Next, a mask material layer 522 is formed so as to shield a region of the conductive material layer 521 (specifically, the recessed portion 521A) located at the center portion of the opening 514. Specifically, first, a resist layer having a thickness of 0.35 mu m is formed on the conductive material layer 521 as the mask material layer 522 by the spin coating method (see FIG. 45 (B)). The mask material layer 522 absorbs the concave portion 521A of the conductive material layer 521, resulting in an almost flat surface. Next, the mask material layer 522 is etched by the RIE method using an oxygen-based gas. This etching ends when the flat surface of the conductive material layer 521 is exposed. Thereby, the mask material layer 522 remains so that the recessed part 521A of the conductive material layer 521 can be flattened (refer FIG. 46 (A)).

[공정-2240][Step-2240]

다음에, 도전 재료층(521)과 마스크 재료층(522)과 밀착층(520)을 에칭하여, 원뿔 형상의 전자 방출부(15D)를 형성한다(도 46 (B) 참조). 이들 층의 에칭은 도전 재료층(521)의 에칭속도가 마스크 재료층(522)의 에칭속도보다 빨라지는 이방성 에칭조건 하에서 행한다. 에칭조건을 이하의 표 4에 예시한다.Next, the conductive material layer 521, the mask material layer 522, and the adhesion layer 520 are etched to form a conical electron emitting portion 15D (see FIG. 46 (B)). The etching of these layers is performed under anisotropic etching conditions in which the etching rate of the conductive material layer 521 is faster than the etching rate of the mask material layer 522. Etching conditions are illustrated in Table 4 below.

[도전 재료층(521) 등의 에칭조건][Etching Conditions of the Conductive Material Layer 521] SF6 유량SF6 flow rate 150SCCM150SCCM O2 유량O2 flow rate 30SCCM30SCCM Ar 유량Ar flow 90SCCM90SCCM 압력pressure 35Pa35 Pa RF 파워RF power 0.7kW(13.56MHz)0.7 kW (13.56 MHz)

[공정-2250][Step-2250]

그 후, 등방적인 에칭조건으로 개구부(514)의 내부에서 절연층(512)에 형성된 개구부(514)의 측벽면을 후퇴시키면, 도 47에 나타낸 전자방출소자가 완성된다. 등방적인 에칭은 케미컬 드라이 에칭과 같이 래디컬을 주에칭종으로서 이용하는 드라이 에칭, 또는 에칭액을 이용하는 웨트 에칭에 의해 행할 수 있다. 에칭액으로서, 예를 들면, 49% 불산 수용액과 순수의 1 : 100(용적비) 혼합액을 사용할 수 있다.Thereafter, when the sidewall surface of the opening 514 formed in the insulating layer 512 is retracted in the opening 514 under isotropic etching conditions, the electron-emitting device shown in Fig. 47 is completed. Isotropic etching can be performed by dry etching which uses radical as a main etching species like chemical dry etching, or wet etching which uses etching liquid. As the etching solution, for example, a 1: 100 (volume ratio) mixed solution of 49% hydrofluoric acid aqueous solution and pure water can be used.

여기에서, [공정-2240]에 있어서, 전자 방출부(15D)가 형성되는 기구에 대하여, 도 48을 참조하여 설명한다. 도 48 (A)는 에칭의 진행에 따라, 피에칭물의 표면 프로파일이 일정 시간마다 어떻게 변화되는가를 나타내는 개략도이며, 도 48 (B)는 에칭시간과 개구부(514)의 중심에서의 피에칭물의 두께와의 관계를 나타내는 그래프이다. 개구부(514)의 중심에서의 마스크 재료층의 두께를 hp, 개구부(514)의 중심에서의 전자 방출부(15D)의 높이를 he로 한다.Here, the mechanism in which the electron emission section 15D is formed in [Step-2240] will be described with reference to FIG. 48. FIG. 48 (A) is a schematic diagram showing how the surface profile of an object to be etched changes over time as the etching progresses, and FIG. 48 (B) is the thickness of the object to be etched at the center of the opening time 514 and the etching time. This graph shows the relationship with. The thickness of the mask material layer at the center of the opening 514 is h p , and the height of the electron emitting part 15D at the center of the opening 514 is h e .

표 4에 나타낸 에칭조건에서는, 레지스트 재료로 이루어지는 마스크 재료층(522)의 에칭속도보다 도전 재료층(521)의 에칭속도 쪽이 당연히 빠르다. 마스크 재료층(522)이 존재하지 않는 영역에서는, 도전 재료층(521)이 바로 에칭되기 시작하여, 피에칭물의 표면이 신속하게 하강해 간다. 이에 대하여, 마스크 재료층(522)이 존재하는 영역에서는, 맨처음 마스크 재료층(522)이 제거되지 않으면 그 아래의 도전 재료층(521)의 에칭이 시작되지 않으므로, 마스크 재료층(522)이 에칭되고 있는 동안은 피에칭물 두께의 감소속도는 느리고(hp감소구간), 마스크 재료층(522)이 소실된 시점에서 비로서 피에칭물 두께의 감소속도가 마스크 재료층(522)이 존재하지 않는 영역과 동일하게 빨라진다(he감소구간). hp감소구간의 개시시기는 마스크 재료층(522)이 두께가 최대로 되는 개구부(514)의 중심에서 가장 느리고, 마스크 재료층(522)의 얇은 개구부(514)의 주변으로 향해 빨라진다. 이와 같이 하여, 원뿔 형상의 전자 방출부(15D)가 형성된다.Under the etching conditions shown in Table 4, the etching rate of the conductive material layer 521 is naturally faster than the etching rate of the mask material layer 522 made of the resist material. In the region where the mask material layer 522 does not exist, the conductive material layer 521 immediately begins to be etched, and the surface of the etched object descends quickly. In contrast, in the region where the mask material layer 522 exists, etching of the conductive material layer 521 below does not start unless the mask material layer 522 is first removed, so that the mask material layer 522 is formed. as long as the etching is reduced in the etched water thickness speed is slow, (h p decreasing interval), the mask material layer 522 is a non-reduced speed of the etched water thick mask material layer 522 in the lost point is present The same speed as the area not to be used (h e reduction period). The start time of the h p reduction interval is the slowest at the center of the opening 514 where the mask material layer 522 is at its maximum thickness, and accelerates toward the periphery of the thin opening 514 of the mask material layer 522. In this way, a cone-shaped electron emitting portion 15D is formed.

레지스트 재료로 이루어지는 마스크 재료층(522)의 에칭속도에 대한 도전 재료층(521)의 에칭속도의 비(比)를 "대(對)레지스트 선택비"라고 부르기로 한다. 이 대레지스트 선택비가 전자 방출부(15D)의 높이와 형상을 결정하는 중요한 인자인 것을 도 49를 참조하여 설명한다. 도 49 (A)는 대레지스트 선택비가 상대적으로 작은 경우, 도 49 (C)는 대레지스트 선택비가 상대적으로 큰 경우, 도 49 (B)는 이들의 중간인 경우의 전자 방출부(15D)의 형상을 나타내고 있다. 대레지스트 선택비가 클 수록, 마스크 재료층(522)의 막 감소와 비교하여 도전 재료층(521)의 막 감소가 심해지므로, 전자 방출부(15D)는 보다 높고, 또한 보다 예리하게 되는 것을 알 수 있다. 대레지스트 선택비는 SF6유량에 대한 O2유량의 비율을 높이면 저하된다. 또, 기판 바이어스를 병용하여 이온의 입사 에너지를 변화시키는 것이 가능한 에칭장치를 사용하는 경우에는, RF 바이어스 파워를 높이거나, 바이어스 인가용 교류전원의주파수를 내림으로써, 대레지스트 선택비를 내릴 수 있다. 대레지스트 선택비의 값은 1.5 이상, 바람직하게는 2 이상, 보다 바람직하게는 3 이상으로 선택된다.The ratio of the etching rate of the conductive material layer 521 to the etching rate of the mask material layer 522 made of resist material is referred to as " to resist selection ratio. &Quot; This large resist selectivity ratio will be explained with reference to FIG. 49 as an important factor for determining the height and shape of the electron emission section 15D. FIG. 49A shows the case where the resistivity selection ratio is relatively small, FIG. 49C shows the case where the resistivity selection ratio is relatively large, and FIG. 49B shows the shape of the electron emitting portion 15D in the middle thereof. Indicates. It can be seen that the larger the resistivity selection ratio, the greater the decrease in film thickness of the conductive material layer 521 as compared to the decrease in film thickness of the mask material layer 522, resulting in a higher and sharper electron emission portion 15D. have. The resistivity selection ratio decreases when the ratio of the O 2 flow rate to the SF 6 flow rate is increased. In addition, when using an etching apparatus capable of changing the incident energy of ions by using a substrate bias in combination, a large resist selection ratio can be lowered by increasing the RF bias power or lowering the frequency of the AC power supply for bias application. . The value of the resist ratio is selected to 1.5 or more, preferably 2 or more, more preferably 3 or more.

그리고, 상기 에칭에 있어서 당연히 게이트 전극(313)이나 캐소드 전극(511)에 대하여 높은 선택비를 확보할 필요가 있지만, 표 4에 나타낸 조건으로 전혀 문제는 없다. 왜냐 하면, 게이트 전극(313)이나 캐소드 전극(511)을 구성하는 재료는 재료만 적절히 선택하면, 불소계의 에칭종에서는 거의 에칭되지 않고, 상기 조건이면, 대개 10 이상의 에칭 선택비가 얻어지기 때문이다.In addition, although it is necessary to ensure high selectivity with respect to the gate electrode 313 and the cathode electrode 511 in the said etching, on the conditions shown in Table 4, there is no problem at all. This is because the material constituting the gate electrode 313 or the cathode electrode 511 is hardly etched in the fluorine-based etching species if only the material is appropriately selected, and in this condition, an etching selectivity of 10 or more is usually obtained.

실시형태 23Embodiment 23

실시형태 23은 실시형태 22의 변형이다. 실시형태 23의 제조방법에서는, 마스크 재료층에 의해 차단되는 도전 재료층의 영역을 실시형태 22에서의 제조방법보다 좁게 할 수 있다. 즉, 실시형태 23에서의 스핀트형 전자방출소자의 제조방법에서는, 개구부의 상단면과 저면 사이의 단차를 반영하여, 주형부(柱形部)와 이 주형부의 상단에 연이어 통하는 확대부로 이루어지는 대략 깔때기 모양의 오목부를 도전 재료층의 표면에 생성시키고, 공정(f')에서 도전 재료층의 전면에 마스크 재료층을 형성한 후, 마스크 재료층과 도전 재료층을 지지체의 표면에 대하여 평행의 면 내에서 제거함으로써, 주형부에 마스크 재료층을 남긴다.Embodiment 23 is a variation of Embodiment 22. In the manufacturing method of Embodiment 23, the region of the conductive material layer blocked by the mask material layer can be made narrower than the manufacturing method in Embodiment 22. That is, in the manufacturing method of the spin type electron-emitting device according to the twenty-third embodiment, an approximately funnel comprising a mold part and an enlarged part connected to the upper end of the mold part by reflecting a step between the upper end face and the bottom face of the opening part. After the recess was formed on the surface of the conductive material layer and the mask material layer was formed on the entire surface of the conductive material layer in step (f '), the mask material layer and the conductive material layer were in-plane parallel to the surface of the support. By removing from, the mask material layer is left in the mold portion.

이하, 실시형태 23에서의 스핀트형 전자방출소자의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 50~도 52를 참조하여 설명한다.Hereinafter, the manufacturing method of the spin type electron emission element in Embodiment 23 is demonstrated with reference to FIGS. 50-52 which is schematic partial sectional drawing of a support body.

[공정-2300][Step-2300]

먼저, 지지체(510) 상에 캐소드 전극(511)을 형성한다. 캐소드 전극(511)을 포함하는 캐소드 전극용 도전 재료층은, 예를 들면, DC 스퍼터법에 의해, TiN층(두께 0.1㎛), Ti층(두께 5nm), Al-Cu층(두께 0.4㎛), Ti층(두께 5nm), TiN층(두께 0.02㎛) 및 Ti층(두께 0.02㎛)을 이 순서로 적층하여 적층막을 형성하고, 계속해서 이 적층막을 스트라이프형으로 패터닝하여 형성한다. 그리고, 도면에서는 캐소드 전극(511)을 단층으로 표시했다. 다음에, 전면에 구체적으로는, 지지체(510)와 캐소드 전극(511)의 위에 두께 0.7㎛의 절연층(512)을, TEOS(테트라에톡시실란)를 원료가스로 하는 플라스마 CVD법에 따라 형성한다. 이어서, 절연층(512)의 위에 게이트 전극(313)을 포함하는 스트라이프형의 게이트 전극을 구성하는 층을 형성한다.First, the cathode electrode 511 is formed on the support 510. The conductive material layer for the cathode electrode including the cathode electrode 511 is, for example, a TiN layer (0.1 μm thick), a Ti layer (5 nm thick), and an Al—Cu layer (0.4 μm thick) by a DC sputtering method. , A Ti layer (thickness 5 nm), a TiN layer (thickness 0.02 μm), and a Ti layer (thickness 0.02 μm) are laminated in this order to form a laminated film, and then the laminated film is patterned to form a stripe. In the figure, the cathode electrode 511 is shown as a single layer. Next, on the front surface, specifically, the insulating layer 512 of 0.7 micrometers in thickness is formed on the support body 510 and the cathode electrode 511 by plasma CVD method which uses TEOS (tetraethoxysilane) as a source gas. do. Subsequently, a layer constituting a stripe type gate electrode including the gate electrode 313 is formed on the insulating layer 512.

또한, 전면에, 예를 들면, SiO2로 이루어지는 두께 0.2㎛의 에칭 정지층(523)을 형성한다. 에칭 정지층(523)은 전자방출소자의 기능 상 불가결한 부재는 아니며, 후공정에서 행해지는 도전 재료층(521)의 에칭 시에, 게이트 전극(313)을 보호하는 역할을 완수한다. 그리고, 도전 재료층(521)의 에칭조건에 대하여 게이트 전극(313)이 충분히 높은 에칭 내성을 가질 수 있는 경우에는, 에칭 정치층(523)을 생략해도 괜찮다. 그 후, RIE법에 의해, 에칭 정지층(523), 게이트 전극(313), 절연층(512)을 관통하여, 저부에 캐소드 전극(511)이 노출된 개구부(514)를 형성한다. 이와 같이 하여, 도 50 (A)에 나타낸 상태가 얻어진다.Further, an etching stop layer 523 having a thickness of, for example, SiO 2 , formed of SiO 2 is formed on the entire surface. The etch stop layer 523 is not an indispensable member in the function of the electron-emitting device, and serves to protect the gate electrode 313 during the etching of the conductive material layer 521 performed in a later step. In addition, when the gate electrode 313 can have sufficiently high etching tolerance with respect to the etching conditions of the conductive material layer 521, the etching stop layer 523 may be omitted. Thereafter, an opening 514 through which the cathode electrode 511 is exposed is formed through the etching stop layer 523, the gate electrode 313, and the insulating layer 512 by the RIE method. In this way, the state shown in FIG. 50 (A) is obtained.

[공정-2310][Step-2310]

다음에, 개구부(514) 내를 포함하는 전면에, 예를 들면, 두께 0.03㎛의 텅스텐으로 이루어지는 밀착층(520)을 형성한다(도 50 (B) 참조). 이어서, 개구부(514) 내를 포함하는 전면에 전자 방출부 형성용의 도전 재료층(521)을 형성한다. 단, 실시형태 23에서의 도전 재료층(521)은 실시형태 22의 제조방법에서 설명한 오목부(521A)보다 깊은 오목부(521A)가 표면에 생성되도록, 도전 재료층(521)의 두께를 선택한다. 즉, 도전 재료층(521)의 두께를 적절히 설정함으로써, 개구부(514)의 상단면과 저면 사이의 단차를 반영하여, 주형부(521B)와 이 주형부(521B)의 상단에 연이어 통하는 확대부(521C)로 이루어지는 대략 깔때기 모양의 오목부(521A)를 도전 재료층(521)의 표면에 생성시킬 수 있다.Next, an adhesion layer 520 made of, for example, tungsten having a thickness of 0.03 µm is formed on the entire surface including the inside of the opening 514 (see FIG. 50 (B)). Subsequently, a conductive material layer 521 for forming an electron emission portion is formed on the entire surface including the inside of the opening 514. However, in the conductive material layer 521 of the twenty-third embodiment, the thickness of the conductive material layer 521 is selected so that the concave portion 521A deeper than the concave portion 521A described in the manufacturing method of the twenty-second embodiment is formed on the surface. do. That is, by setting the thickness of the conductive material layer 521 appropriately, the enlarged part which connects to the mold part 521B and the upper end of this mold part 521B reflects the step | step difference between the top surface and the bottom surface of the opening part 514. An approximately funnel-shaped recess 521A made of 521C can be formed on the surface of the conductive material layer 521.

[공정-2320][Step-2320]

다음에, 도전 재료층(521)의 전면에, 예를 들면, 무전해 도금법에 의해, 두께 약0.5㎛의 동(Cu)으로 이루어지는 마스크 재료층(522)을 형성한다(도 51 (A) 참조). 무전해 도금조건을 이하의 표 5에 예시한다.Next, a mask material layer 522 made of copper (Cu) having a thickness of about 0.5 μm is formed on the entire surface of the conductive material layer 521 by, for example, electroless plating (see FIG. 51A). ). Electroless plating conditions are shown in Table 5 below.

도금액Plating amount 유산동(CuSO4·5H2O) 7g/리터 포르마린(37%HCHO) 20ml/리터 수산화 나트륨(NaOH) 10g/리터 주석산 나트륨 칼륨 20g/리터Copper lactate (CuSO 4 · 5H 2 O) 7 g / liter formaline (37% HCHO) 20 ml / liter sodium hydroxide (NaOH) 10 g / liter sodium tartrate 20 g / liter 도금욕 온도Plating bath temperature 50℃50 ℃

[공정-2330][Step-2330]

그 후, 마스크 재료층(522)과 도전 재료층(521)을 지지체(510)의 표면에 대하여 평행하는 면 내에서 제거함으로써, 주형부(521B)에 마스크 재료층(522)을 남긴다(도 51 (B) 참조). 이 제거는, 예를 들면 화학적 기계적 연마법(CMP법)에 의해 행할 수 있다.Thereafter, the mask material layer 522 and the conductive material layer 521 are removed in a plane parallel to the surface of the support 510, thereby leaving the mask material layer 522 in the mold portion 521B (FIG. 51). (B)). This removal can be performed, for example by chemical mechanical polishing (CMP method).

[공정-2340][Step-2340]

다음에, 도전 재료층(521)과 밀착층(520)의 에칭속도가 마스크 재료층(522)의 에칭속도보다 빨라지는 이방성 에칭조건 하에서, 도전 재료층(521)과 마스크 재료층(522)과 밀착층(520)을 에칭한다. 그 결과, 개구부(514) 내에 원뿔 형상을 가지는 전자 방출부(15D)가 형성된다(도 52 (A) 참조). 그리고, 전자 방출부(15D)의 선단부에 마스크 재료층(522)이 잔존하는 경우에는, 희(稀)불산 수용액을 사용한 웨트 에칭에 의해 마스크 재료층(522)을 제거할 수 있다.Next, under the anisotropic etching conditions in which the etching rate of the conductive material layer 521 and the adhesion layer 520 is faster than the etching rate of the mask material layer 522, the conductive material layer 521 and the mask material layer 522 The adhesion layer 520 is etched. As a result, an electron emission portion 15D having a conical shape is formed in the opening 514 (see Fig. 52A). And when the mask material layer 522 remains in the front-end | tip of the electron emission part 15D, the mask material layer 522 can be removed by the wet etching using a dilute hydrofluoric acid aqueous solution.

[공정-2350][Step-2350]

다음에, 등방적인 에칭조건으로 개구부(514)의 내부에서 절연층(512)에 형성된 개구부(514)의 측벽면을 후퇴시키면, 도 52 (B)에 나타낸 전자방출소자가 완성된다. 등방적인 에칭에 대해서는, 실시형태 22의 제조방법에서 설명한 것과 동일하게 하면 된다.Next, when the sidewall surface of the opening portion 514 formed in the insulating layer 512 is retracted inside the opening portion 514 under isotropic etching conditions, the electron-emitting device shown in Fig. 52B is completed. The isotropic etching may be the same as that described in the manufacturing method of Embodiment 22.

그런데, 실시형태 23의 제조방법에서 형성된 전자 방출부(15D)에서는, 실시형태 22의 제조방법으로 형성된 전자 방출부(15D)와 비교하여, 보다 예리한 원뿔 형상이 달성되고 있다. 이것은, 마스크 재료층(522)의 형상과, 마스크 재료층(522)의 에칭속도에 대한 도전 재료층(521)의 에칭속도의 비의 차이에 기인한다. 이 차이에 대하여, 도 53을 참조하면서 설명한다. 도 53은 피에칭물의 표면 프로파일이 일정 시간마다 어떻게 변화되는가를 나타내는 도면이다. 도 53 (A)는 동으로 이루어지는 마스크 재료층(522)을 사용한 경우, 도 53 (B)는 레지스트 재료로 이루어지는 마스크 재료층(522)을 사용한 경우를 각각 나타낸다. 그리고, 간략화를 위해 도전 재료층(521)의 에칭속도와 밀착층(520)의 에칭속도를 각각 동일한 것으로 가정하고, 도 53에서는 밀착층(520)의 도시를 생략한다.By the way, in the electron emission part 15D formed by the manufacturing method of Embodiment 23, compared with the electron emission part 15D formed by the manufacturing method of Embodiment 22, a sharper cone shape is achieved. This is due to the difference between the shape of the mask material layer 522 and the ratio of the etching rate of the conductive material layer 521 to the etching rate of the mask material layer 522. This difference will be described with reference to FIG. 53. Fig. 53 shows how the surface profile of an object to be etched changes over time. FIG. 53A shows a case where a mask material layer 522 made of copper is used, and FIG. 53B shows a case where a mask material layer 522 made of a resist material is used. For simplicity, it is assumed that the etching rate of the conductive material layer 521 and the etching rate of the adhesion layer 520 are the same, and the illustration of the adhesion layer 520 is omitted in FIG. 53.

동으로 이루어지는 마스크 재료층(522)을 사용한 경우(도 53 (A) 참조)에는, 마스크 재료층(522)의 에칭속도가 도전 재료층(521)의 에칭속도와 비교하여 충분히 느리기 때문에, 에칭 중에 마스크 재료층(522)이 소실되지 않고, 따라서, 선단부가 예리한 전자 방출부(15D)를 형성할 수 있다. 이에 대하여, 레지스트 재료로 이루어지는 마스크 재료층(522)을 사용한 경우(도 53 (B) 참조)에는, 마스크 재료층(522)의 에칭속도가 도전 재료층(521)의 에칭속도와 비교하여 그다지 느리지 않기 때문에, 에칭 중에 마스크 재료층(522)이 소실되기 쉽고, 따라서, 마스크 재료층 소실 후의 전자 방출부(15D)의 원뿔 형상이 둔화되는 경향이 있다.In the case where the mask material layer 522 made of copper is used (see FIG. 53 (A)), since the etching rate of the mask material layer 522 is sufficiently slow compared with the etching rate of the conductive material layer 521, during etching The mask material layer 522 is not lost, and therefore, the tip portion can form the sharp electron emission portion 15D. On the other hand, when the mask material layer 522 made of resist material is used (see FIG. 53B), the etching rate of the mask material layer 522 is not very slow compared to the etching rate of the conductive material layer 521. Since the mask material layer 522 is easily lost during etching, the conical shape of the electron emission portion 15D after the mask material layer disappears tends to be slowed down.

또, 주형부(521B)에 남은 마스크 재료층(522)에는, 주형부(521B)의 깊이가 다소 변화해도, 전자 방출부(15D)의 형상은 변화되기 어렵다고 하는 메리트도 있다. 즉, 주형부(521B)의 깊이는 도전 재료층(521)의 깊이나 스텝 커버리지의 불균일에 의해 변화될 수 있지만, 주형부( 521B)의 폭은 깊이에 의하지 않고 거의 일정하므로, 마스크 재료층(522)의 폭도 거의 일정하게 되어, 최종적으로 형성되는 전자 방출부(15D)의 형상에는 큰 차가 생기지 않는다. 이에 대하여, 오목부(521A)에 남는 마스크 재료층(522)에 있어서는, 오목부(521A)가 얕은 경우와 깊은 경우에서 마스크 재료층의 폭도 변화되어 버리기 때문에, 오목부(521A)가 얕고 마스크 재료층(522)의 두께가 얇은 경우, 보다 조기에 전자 방출부(15D)의 원뿔 형상의 둔화가 시작된다. 전자방출소자의 전자방출 효율은 게이트 전극과 캐소드 전극 사이의 전위차, 게이트 전극과 캐소드 전극 사이의 거리, 전자 방출부의 구성재료의 일의 함수 외에, 전자 방출부의 선단부의 형상에 따라서도 변화된다. 이 때문에, 필요에 따라 전술한 바와 같이, 마스크 재료층의 형상이나 에칭속도를 선택하는 것이 바람직하다.In addition, the mask material layer 522 remaining in the mold part 521B has a merit that the shape of the electron emitting part 15D is hard to change even if the depth of the mold part 521B changes slightly. That is, the depth of the mold part 521B may be changed by the depth of the conductive material layer 521 or the nonuniformity of the step coverage, but the width of the mold part 521B is almost constant regardless of the depth, so that the mask material layer ( The width of 522 is also substantially constant, and no big difference occurs in the shape of the finally formed electron-emitting part 15D. In contrast, in the mask material layer 522 remaining in the concave portion 521A, the width of the mask material layer also changes in the shallow and deep portions of the concave portion 521A, so that the concave portion 521A is shallow and the mask material. If the thickness of the layer 522 is thin, the cone-shaped slowing of the electron emission portion 15D starts earlier. The electron emission efficiency of the electron-emitting device also varies depending on the potential difference between the gate electrode and the cathode electrode, the distance between the gate electrode and the cathode electrode, and the shape of the tip of the electron-emitting part, in addition to a function of the work material of the electron-emitting part. For this reason, it is preferable to select the shape and etching rate of a mask material layer as mentioned above as needed.

실시형태 24Embodiment 24

실시형태 24의 제조방법은 실시형태 23의 스핀트형 전자방출소자의 제조방법의 변형이다. 실시형태 24의 제조방법에서는, 공정(e')에서, 개구부의 상단면과 저면 사이의 단차를 반영하여, 주형부와 이 주형부의 상단에 연이어 통하는 확대부로 이루어지는 대략 깔때기 모양의 오목부를 도전 재료층의 표면에 생성시키고, 공정(f')에서, 도전 재료층의 전면에 마스크 재료층을 형성한 후, 도전 재료층 상과 확대부 내의 마스크 재료층을 제거함으로써, 주형부에 마스크 재료층을 남긴다. 이하, 실시형태 24에서의 스핀트형 전자방출소자의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 54 및 도 55를 참조하여 설명한다.The manufacturing method of Embodiment 24 is a modification of the manufacturing method of the spin type electron-emitting device of Embodiment 23. In the manufacturing method of the twenty-fourth embodiment, in the step (e '), the substantially funnel-shaped recess consisting of the mold portion and the enlarged portion connected to the upper end of the mold portion, reflecting the step between the top surface and the bottom surface of the opening, is a conductive material layer The mask material layer is left on the mold by removing the mask material layer on the conductive material layer and in the enlarged portion after forming the mask material layer on the entire surface of the conductive material layer in the step (f '). . Hereinafter, a method of manufacturing the spin type electron-emitting device in Embodiment 24 will be described with reference to FIGS. 54 and 55 which are schematic partial cross-sectional views of a support body and the like.

[공정-2400][Step-2400]

먼저, 도 51 (A)에 나타낸 마스크 재료층(522)의 형성까지를 실시형태 23의 제조방법의 [공정-2300]~[공정-2320]과 동일하게 행한 후, 도전 재료층(521) 상과 확대부(521C) 내의 마스크 재료층(522)만을 제거함으로써, 주형부(521B)에 마스크 재료층(522)을 남긴다(도 54 (A) 참조). 이때, 예를 들면 희불산 수용액을 사용한 웨트 에칭을 행함으로써, 텅스텐으로 이루어지는 도전 재료층(521)을 제거하지 않고, 동으로 이루어지는 마스크 재료층(522)만을 선택적으로 제거할 수 있다. 주형부(521B) 내에 남는 마스크 재료층(522)의 높이는 에칭시간에 의존하지만, 이 에칭시간은 확대부(521C)에 매입(埋入)된 마스크 재료층(522)의 부분이 충분히 제거되는 한에 있어서, 그다지 엄밀함을 요하지 않는다. 왜냐하면, 마스크 재료층(522)의 고저에 관한 논의는 도 53 (A)를 참조하면서 전술한 주형부(521B)의 얕고 깊음에 관한 논의와 실질적으로 동일하며, 마스크 재료층(522)의 고저는 최종적으로 형성되는 전자 방출부(15D)의 형상에 큰 영향을 미치지 않기 때문이다.First, the formation of the mask material layer 522 shown in FIG. 51A is performed in the same manner as in [Step-2300] to [Step-2320] of the manufacturing method of Embodiment 23, and then on the conductive material layer 521. By removing only the mask material layer 522 in the enlarged portion 521C, the mask material layer 522 is left in the mold portion 521B (see FIG. 54 (A)). At this time, for example, by performing wet etching using an aqueous solution of difluoric acid, only the mask material layer 522 made of copper can be selectively removed without removing the conductive material layer 521 made of tungsten. The height of the mask material layer 522 remaining in the mold portion 521B depends on the etching time, but this etching time is so long as the portion of the mask material layer 522 embedded in the enlarged portion 521C is sufficiently removed. As for, it doesn't require much rigidity. Because the discussion of the height of the mask material layer 522 is substantially the same as the discussion of the shallow and depth of the mold 521B described above with reference to Fig. 53A, the height of the mask material layer 522 is This is because the shape of the electron emitting portion 15D finally formed is not significantly affected.

[공정-2410][Step-2410]

다음에, 도전 재료층(521)과 마스크 재료층(522)과 밀착층(520)의 에칭을 실시형태 23의 제조방법과 동일하게 행하여, 도 54 (B)에 나타낸 바와 같은 전자 방출부(15D)를 형성한다. 이 전자 방출부(15D)는 도 52 (A)에 나타낸 바와 같이 전체가 원뿔 형상을 가지고 있어도 물론 괜찮지만, 도 54 (B)에는 선단부만이 원뿔 형상을 가지는 변형예를 나타냈다. 이러한 형상은, 주형부(521B)에 매입된 마스크 재료층(522)의 높이가 낮거나, 또는 마스크 재료층(522)의 에칭속도가 비교적 빠른 경우에 생길 수 있지만, 전자 방출부(15D)로서의 기능 하등 지장은 없다.Next, the conductive material layer 521, the mask material layer 522, and the adhesion layer 520 are etched in the same manner as in the manufacturing method of the twenty-third embodiment, and the electron emission portion 15D as shown in FIG. 54 (B). ). Although the electron emission part 15D may have a conical shape as a whole as shown in FIG. 52 (A), of course, a modification is shown in FIG. 54 (B) in which only the tip portion has a conical shape. Such a shape may occur when the height of the mask material layer 522 embedded in the mold part 521B is low, or when the etching rate of the mask material layer 522 is relatively high, but as the electron emission part 15D. There is no lower function.

[공정-2420][Step-2420]

그 후, 등방적인 에칭조건으로 개구부(514)의 내부에서 절연층(512)에 형성된 개구부(514)의 측벽면을 후퇴시키면, 도 55에 나타낸 전자방출소자가 완성된다. 등방적인 에칭에 대해서는, 실시형태 22의 제작방법에서 설명한 것과 동일하게 하면 된다.Thereafter, when the sidewall surface of the opening 514 formed in the insulating layer 512 is retracted in the opening 514 under isotropic etching conditions, the electron-emitting device shown in Fig. 55 is completed. The isotropic etching may be the same as that described in the manufacturing method of Embodiment 22.

실시형태 25Embodiment 25

실시형태 25의 제조방법은 실시형태 22의 제조방법의 변형이다. 실시형태 25의 개략적인 일부 단면도를 도 56에 나타냈다. 실시형태 25가 실시형태 22와 상이한 점은 전자 방출부가 기부(530)와, 기부(530) 상에 적층된 원뿔 형상의 전자 방출부(15D)로 구성되어 있는 점에 있다. 여기에서, 기부(530)와 전자 방출부(15D)는 상이한 도전재료로 구성되어 있다. 구체적으로는, 기부(530)는 전자 방출부(15D)와 게이트 전극(313)의 개구 단부 사이의 거리를 조절하기 위한 부재이며, 또한 저항체층으로서의 기능을 가지며, 불순물을 함유하는 폴리실리콘층으로 구성되어 있다. 전자 방출부(15D)는 텅스텐으로 구성되어 있고, 원뿔 형상, 보다 구체적으로는 원형의 원뿔 형상을 가진다. 그리고, 기부(基部)(530)와 전자 방출부(15D) 사이에는, TiN으로 이루어지는 밀착층(520)이 형성되어 있다. 그리고, 밀착층(520)은 전자 방출부의 기능 상 불가결한 구성요소는 아니고, 제조 상의 이유로 형성되어 있다. 절연층(512)이 게이트 전극(313)의 바로 아래로부터 기부(530)의 상단부에 걸쳐 도려내짐으로써, 개구부(514)가 형성되어 있다.The manufacturing method of Embodiment 25 is a modification of the manufacturing method of Embodiment 22. Some schematic cross-sectional view of Embodiment 25 is shown in FIG. 56. Embodiment 25 differs from Embodiment 22 in that an electron emission part is comprised from the base 530 and the cone-shaped electron emission part 15D laminated | stacked on the base 530. Here, the base 530 and the electron emitting portion 15D are made of different conductive materials. Specifically, the base 530 is a member for adjusting the distance between the electron emission section 15D and the opening end of the gate electrode 313, and has a function as a resistor layer and is a polysilicon layer containing impurities. Consists of. The electron emission section 15D is made of tungsten and has a cone shape, more specifically, a circular cone shape. An adhesion layer 520 made of TiN is formed between the base 530 and the electron emission portion 15D. The adhesion layer 520 is not an indispensable component in the function of the electron emission unit, and is formed for manufacturing reasons. An opening 514 is formed by the insulating layer 512 being cut out from directly under the gate electrode 313 over the upper end of the base 530.

이하, 실시형태 25의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 57~도 59를 참조하여 설명한다.Hereinafter, the manufacturing method of Embodiment 25 is demonstrated with reference to FIGS. 57-59 which is schematic partial sectional drawing of a support body.

[공정-2500][Step-2500]

먼저, 개구부(514)의 형성까지를, 실시형태 22의 제조방법의 [공정-2200]과 동일하게 행한다. 계속해서, 개구부(514) 내를 포함하는 전면에 기부 형성용의 도전 재료층(530A)을 형성한다. 도전 재료층(530A)은 저항체층으로서도 기능하며, 폴리실리콘층으로 구성되고, 플라스마 CVD법에 의해 형성할 수 있다. 이어서, 전면에 스핀코트법으로 레지스트층으로 이루어지는 평탄화층(531)을 표면이 대략 평탄해지도록 형성한다(도 57 (A) 참조). 다음에, 평탄화층(531)과 도전 재료층(530A)의 에칭속도가 모두 거의 동일해지는 조건으로 양층을 에칭하고, 개구부(514)의 저부를 상면이 평탄한 기부(530)로 매입한다(도 57 (B) 참조). 에칭은 염소계 가스와 산소계 가스를 함유하는 에칭가스를 사용한 RIE법에 의해 행할 수 있다. 도전 재료층(530A)의 표면을 평탄화층(531)으로 일단 평탄화하고 난 다음 에칭을 행하고 있으므로, 기부(530)의 상면이 평탄하게 된다.First, the formation of the opening 514 is performed in the same manner as in [Step-2200] of the manufacturing method of the twenty-second embodiment. Subsequently, a conductive material layer 530A for base formation is formed on the entire surface including the inside of the opening 514. The conductive material layer 530A also functions as a resistor layer, is composed of a polysilicon layer, and can be formed by plasma CVD. Subsequently, a planarization layer 531 made of a resist layer is formed on the entire surface of the resist layer so as to have a substantially flat surface (see Fig. 57A). Next, both layers are etched under the condition that the etching rates of the planarization layer 531 and the conductive material layer 530A are substantially the same, and the bottom of the opening 514 is embedded into the base 530 having a flat top surface (FIG. 57). (B)). Etching can be performed by the RIE method using the etching gas containing a chlorine gas and oxygen type gas. Since the surface of the conductive material layer 530A is first flattened with the flattening layer 531 and then etched, the upper surface of the base 530 is flattened.

[공정-2510][Step 2510]

다음에, 개구부(514)의 잔부를 포함하는 전면에 밀착층(520)을 성막하고, 또한 개구부(514)의 잔부를 포함하는 전자 방출부 형성용의 도전 재료층(521)을 성막하고, 개구부(514)의 잔부를 도전 재료층(521)으로 매입한다(도 58 (A) 참조). 밀착층(520)은 스퍼터법에 의해 형성되는 두께 0.07㎛의 TiN층이며, 도전 재료층(521)은 감압 CVD법에 의해 형성되는 두께 0.6㎛의 텅스텐층이다. 도전 재료층(521)의 표면에는, 개구부(514)의 상단면과 저면 사이의 단차를 반영하여 오목부(521A)가 형성되어 있다.Next, an adhesion layer 520 is formed on the entire surface including the remainder of the opening 514, and a conductive material layer 521 for forming an electron emission portion including the remainder of the opening 514 is formed. The remainder of 514 is embedded in the conductive material layer 521 (see FIG. 58 (A)). The adhesion layer 520 is a TiN layer having a thickness of 0.07 µm formed by the sputtering method, and the conductive material layer 521 is a 0.6 µm thick tungsten layer formed by the reduced pressure CVD method. The concave portion 521A is formed on the surface of the conductive material layer 521 to reflect the level difference between the top surface and the bottom surface of the opening 514.

[공정-2510][Step 2510]

다음에, 도전 재료층(521)의 전면에, 스핀코트법에 의해 레지스트층으로 이루어지는 마스크 재료층(522)을 표면이 거의 평탄하게 되도록 형성한다(도 58 (B) 참조). 마스크 재료층(522)은 도전 재료층(521) 표면의 오목부(521A)를 흡수하여 평탄한 표면으로 되어 있다. 다음에, 마스크 재료층(522)을 산소계 가스를 사용한 RIE법에 의해 에칭한다(도 59 (A) 참조). 이 에칭은 도전 재료층(521)의 평탄면이 노출된 시점에서 종료된다. 이에 따라, 도전 재료층(521)의 오목부(521A)에 마스크 재료층(522)이 평탄하게 남고, 마스크 재료층(522)은 개구부(514)의 중앙부에 위치하는 도전 재료층(521)의 영역을 차폐하도록 형성되어 있다.Next, a mask material layer 522 made of a resist layer is formed on the entire surface of the conductive material layer 521 so as to have a substantially flat surface (see FIG. 58 (B)). The mask material layer 522 absorbs the recessed portions 521A of the surface of the conductive material layer 521 to form a flat surface. Next, the mask material layer 522 is etched by the RIE method using an oxygen-based gas (see FIG. 59 (A)). This etching ends when the flat surface of the conductive material layer 521 is exposed. Accordingly, the mask material layer 522 remains flat in the concave portion 521A of the conductive material layer 521, and the mask material layer 522 is formed of the conductive material layer 521 positioned at the center of the opening 514. It is formed to shield the area.

[공정-2350][Step-2350]

다음에, 실시형태 22의 제조방법의 [공정-2240]과 동일하게 하여, 도전 재료층(521), 마스크 재료층(522) 및 밀착층(520)을 함께 에칭하면, 전술한 기구에 따라 대레지스트 선택비의 크기에 따른 원뿔 형상을 가지는 전자 방출부(15D)와 밀착층(520)이 형성되어, 전자 방출부가 완성된다(도 59 (B) 참조). 그 후, 개구부(514)의 내부에서 절연층(512)에 형성된 개구부(514)의 측벽면을 후퇴시키면, 도 56에 나타낸 전자방출소자를 얻을 수 있다.Next, the conductive material layer 521, the mask material layer 522, and the adhesion layer 520 are etched together in the same manner as in [Step-2240] of the manufacturing method of Embodiment 22. An electron emission portion 15D and an adhesion layer 520 having a conical shape corresponding to the size of the resist selectivity are formed, thereby completing the electron emission portion (see FIG. 59 (B)). Thereafter, if the sidewall surface of the opening 514 formed in the insulating layer 512 is retracted inside the opening 514, the electron-emitting device shown in Fig. 56 can be obtained.

실시형태 26Embodiment 26

실시형태 26의 제조방법은 실시형태 23의 제조방법의 변형이다. 실시형태 26의 개략적인 일부 단면도를 도 61 (B)에 나타냈다. 실시형태 26이 실시형태 23과 상이한 점은 전자 방출부가 실시형태 24와 동일하게, 기부(530)와, 기부(530) 상에 적층된 원뿔 형의 전자 방출부(15D)로 구성되어 있는 점에 있다. 여기에서, 기부(530)와 전자 방출부(15D)는 상이한 도전재료로 구성되어 있다. 구체적으로는, 기부(530)는 전자 방출부(15D)와 게이트 전극(313)의 개구 단부 사이의 거리를 조절하기 위한 부재이며, 또한 저항체층으로서의 기능을 가지며, 불순물을 함유하는 폴리실리콘층으로 구성되어 있다. 전자 방출부(15D)는 텅스텐으로 구성되어 있고, 원뿔 형상, 보다 구체적으로는 원형의 원뿔 형상을 가진다. 그리고, 기부(530)와 전자 방출부(15D) 사이에는, TiN으로 이루어지는 밀착층(520)이 형성되어 있다. 그리고, 밀착층(520)은 전자 방출부의 기능 상 불가결한 구성요소는 아니고, 제조 상의 이유로 형성되어 있다. 절연층(512)이 게이트 전극(313)의 바로 아래로부터 기부(530)의 상단면에 걸쳐 도려내짐으로써 개구부(514)가 형성되어 있다.The manufacturing method of Embodiment 26 is a modification of the manufacturing method of Embodiment 23. Some schematic cross section of Embodiment 26 is shown to FIG. 61 (B). Embodiment 26 differs from Embodiment 23 in that the electron emitting portion is constituted of the base 530 and the conical electron emitting portion 15D stacked on the base 530 in the same manner as in Embodiment 24. have. Here, the base 530 and the electron emitting portion 15D are made of different conductive materials. Specifically, the base 530 is a member for adjusting the distance between the electron emission section 15D and the opening end of the gate electrode 313, and has a function as a resistor layer and is a polysilicon layer containing impurities. Consists of. The electron emission section 15D is made of tungsten and has a cone shape, more specifically, a circular cone shape. An adhesion layer 520 made of TiN is formed between the base 530 and the electron emission portion 15D. The adhesion layer 520 is not an indispensable component in the function of the electron emission unit, and is formed for manufacturing reasons. An opening 514 is formed by the insulating layer 512 being cut out from directly under the gate electrode 313 over the top surface of the base 530.

이하, 실시형태 26의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 60 및 도 61을 참조하여 설명한다.Hereinafter, the manufacturing method of Embodiment 26 is demonstrated with reference to FIG. 60 and 61 which are schematic partial sectional views of a support body.

[공정-2600][Step-2600]

먼저, 개구부(514)의 형성까지를 실시형태 22의 제조방법의 [공정-2200]과 동일하게 행한다. 다음에, 개구부(514) 내를 포함하는 전면에 기부 형성용의 도전 재료층을 형성하고, 도전 재료층을 에칭함으로써, 개구부(514)의 저부를 매입하는 기부(530)를 형성할 수 있다. 그리고, 도시되는 기부(530)는 평탄화된 표면을 가지고 있지만, 표면이 오목하게 들어가 있어도 된다. 그리고, 평탄화된 표면을 가지는 기부(530)는 실시형태 25의 제조방법의 [공정-2500]과 동일한 공정에 의해 형성 가능하다. 또한, 개구부(514)의 잔부를 포함하는 전면에 밀착층(520), 및 전자 방출부 형성용의 도전 재료층(521)을 차례로 형성한다. 이 때, 개구부(514) 잔부의 상단면과 저부 사이의 단차를 반영한 주형부(521B)과 이 주형부(521B)의 상단에 연이어 통하는 확대부(521C)로 이루어지는 대략 깔때기 모양의 오목부(521A)가 도전 재료층(521)의 표면에 생성되도록, 도전 재료층(521)의 두께를 선택한다. 다음에, 도전 재료층(521) 상에 마스크 재료층(522)을 형성한다. 이 마스크 재료층(522)은, 예를 들면, 동을 사용하여 형성한다. 도 60 (A)는 여기까지의 공정이 종료된 상태를 나타내고 있다.First, the formation up to the opening 514 is performed in the same manner as in [Step-2200] of the manufacturing method of the twenty-second embodiment. Next, the base material 530 which embeds the bottom part of the opening part 514 can be formed by forming the base material conductive material layer in the whole surface containing the inside of the opening part 514, and etching a conductive material layer. And although the base 530 shown has the planarized surface, the surface may be recessed. The base 530 having the flattened surface can be formed by the same process as that of [Step-2500] of the manufacturing method of the 25th embodiment. Further, the adhesion layer 520 and the conductive material layer 521 for forming the electron emission portion are sequentially formed on the entire surface including the remainder of the opening 514. At this time, the substantially funnel-shaped recess 521A which consists of the mold part 521B which reflected the step | step difference between the upper end surface and the bottom part of the remainder of the opening part 514, and the enlarged part 521C which connects to the upper end of this mold part 521B. The thickness of the conductive material layer 521 is selected so that) is generated on the surface of the conductive material layer 521. Next, a mask material layer 522 is formed on the conductive material layer 521. This mask material layer 522 is formed using copper, for example. 60 (A) has shown the state to which the process to here is complete | finished.

[공정-2610][Step-2610]

다음에, 마스크 재료층(522)과 도전 재료층(521)과 지지체(510)의 표면에 대하여 평행하는 면 내에서 제거함으로써, 주형부(521B)에 마스크 재료층(522)을 남긴다(도 60 (B) 참조). 이 제거는 실시형태 23의 [공정-2330]과 동일하게, 화학적기계적연마법(CMP법)에 의해 행할 수 있다.Next, the mask material layer 522 is left in the mold portion 521B by removing the mask material layer 522, the conductive material layer 521, and the surface parallel to the surfaces of the support 510 (FIG. 60). (B)). This removal can be performed by chemical mechanical polishing (CMP method) similarly to [Step-2330] of the twenty-third embodiment.

[공정-2620][Step-2620]

다음에, 도전 재료층(521)과 마스크 재료층(522)과 밀착층(520)을 에칭하면, 전술한 기구에 따라 대레지스트 선택비의 크기에 따른 원뿔 형상을 가지는 전자 방출부(15D)가 형성된다. 이들 층의 에칭은 실시형태 23의 제조방법의 [공정-2340]과 동일하게 행할 수 있다. 전자 방출부(15D)와 기부(530), 및 전자 방출부(15D)와 기부(530) 사이에 잔존하는 밀착층(520)에 의해, 전자 방출부가 형성된다. 전자 방출부는 전체가 원뿔 형상을 가지고 있어도 물론 괜찮지만, 도 61 (A)에는 기부(530)의 일부가 개구부(514)의 저부를 매입하도록 잔존된 상태를 나타냈다. 이러한 형상은 주형부(521B)에 매입된 마스크 재료층(522)의 높이가 낮거나, 또는 마스크 재료층(522)의 에칭속도가 비교적 빠른 경우에 생길 수 있지만, 전자 방출부로서의 기능에 하등 지장은 없다.Next, when the conductive material layer 521, the mask material layer 522, and the adhesion layer 520 are etched, the electron emission portion 15D having a conical shape corresponding to the size of the large resist selectivity is formed according to the above-described mechanism. Is formed. Etching of these layers can be performed similarly to [Step-2340] of the manufacturing method of the twenty-third embodiment. The electron emission portion is formed by the electron emission portion 15D and the base 530 and the adhesion layer 520 remaining between the electron emission portion 15D and the base 530. Although the electron emission part may have a conical shape as a whole, of course, it is OK, but FIG. 61 (A) showed a state in which a part of the base 530 remained so as to embed the bottom of the opening 514. Such a shape may occur when the height of the mask material layer 522 embedded in the mold part 521B is low, or when the etching rate of the mask material layer 522 is relatively high, but it is inferior in function as an electron emission part. There is no.

[공정-2630][Step-2630]

그 후, 등방적인 에칭조건으로 개구부(514)의 내부에서 절연층(512)의 측벽면을 후퇴시키면, 도 61 (B)에 나타낸 전자방출소자가 완성된다. 등방적인 에칭조건은 실시형태 22의 제조방법에서 설명한 것과 동일하게 하면 된다.Thereafter, when the sidewall surface of the insulating layer 512 is retracted in the opening 514 under isotropic etching conditions, the electron-emitting device shown in Fig. 61B is completed. The isotropic etching conditions may be the same as those described in the manufacturing method of Embodiment 22.

실시형태 27Embodiment 27

실시형태 27의 제조방법은 실시형태 24의 스핀트형 전자방출소자의 제조방법의 변형이다. 실시형태 27이 실시형태 24와 상이한 점은 전자 방출부가 실시형태 24와 동일하게, 기부(530)와, 기부(530) 상에 적층된 원뿔 형상의 전자 방출부(15D)로 구성되어 있는 점에 있다. 이하, 실시형태 27의 스핀트형 전자방출소자의 제조방법을 지지체 등의 개략적인 일부 단면도인 도 62를 참조하여 설명한다.The manufacturing method of Embodiment 27 is a modification of the manufacturing method of the spin type electron-emitting device of Embodiment 24. Embodiment 27 differs from Embodiment 24 in that the electron emitting portion is constituted of the base 530 and the conical electron emitting portion 15D stacked on the base 530 in the same manner as in Embodiment 24. have. Hereinafter, a method of manufacturing the spin type electron-emitting device of Embodiment 27 will be described with reference to FIG. 62 which is a schematic partial sectional view of a support or the like.

[공정-2700][Step-2700]

마스크 재료층(522)의 형성까지를 실시형태 26의 제조방법의 [공정-2600]과 동일하게 행한다. 그 후, 도전 재료층(521) 상과 확대부(521C) 내의 마스크 재료층(522)만을 제거함으로써, 주형부(521B)에 마스크 재료층(522)을 남긴다(도 62 참조). 예를 들면 희불산 수용액을 사용한 웨트 에칭을 행하고, 텅스텐으로 이루어지는 도전 재료층(521)을 제거하지 않고, 동으로 이루어지는 마스크 재료층(522)만을 선택적으로 제거할 수 있다. 이 후의 도전 재료층(521)과 마스크 재료층(522)의 에칭, 절연층(512)의 등방적인 에칭 등의 공정은 모두 실시형태 26의 제조방법과 동일하게 행할 수 있다.The formation of the mask material layer 522 is performed in the same manner as in [Step-2600] of the manufacturing method of Embodiment 26. FIG. Thereafter, only the mask material layer 522 on the conductive material layer 521 and in the enlarged portion 521C is removed, leaving the mask material layer 522 in the mold portion 521B (see FIG. 62). For example, only the mask material layer 522 made of copper can be selectively removed without performing wet etching using an aqueous solution of difluoric acid, without removing the conductive material layer 521 made of tungsten. Subsequent etching of the conductive material layer 521 and the mask material layer 522 and isotropic etching of the insulating layer 512 can be performed in the same manner as in the manufacturing method of the 26th embodiment.

이상, 본 발명을 발명의 실시형태에 따라 설명했지만, 본 발명은 이에 한정되지 않는다. 발명의 실시형태에서 설명한 전자방출소자나 평면형 표시장치의 구성의 세부는 예시에 불과하고, 적당히 변경이 가능하다.As mentioned above, although this invention was demonstrated according to embodiment of this invention, this invention is not limited to this. The details of the configuration of the electron-emitting device and the flat panel display device described in the embodiment of the present invention are only examples and can be changed as appropriate.

또한, 전자방출소자의 제조에서 사용한 각종 재료도 예시이며, 적당히 변경할 수 있다. 전자방출소자에 있어서는, 오로지 하나의 개구부에 하나의 전자 방출부가 대응하는 형태를 설명했지만, 전자방출소자의 구조에 따라서는, 하나의 개구부에 복수의 전자 방출부가 대응한 형태, 또는 복수의 개구부에 하나의 전자 방출부가 대응하는 형태로 할 수도 있다. 또, 게이트 전극을 구성하는 층에 복수의 개구부를 형성하고, 절연층에 이러한 복수의 개구부에 연이어 통하는 하나의 개구부를 형성하고, 하나 또는 복수의 전자 방출부를 형성하는 형태로 할 수도 있다.In addition, various materials used in the manufacture of the electron-emitting device are also illustrative and can be changed as appropriate. In the electron-emitting device, only one opening has been described in which one electron-emitting part corresponds to one opening. However, depending on the structure of the electron-emitting device, a plurality of electron-emitting parts correspond to one opening or a plurality of openings. One electron emission section may be in a corresponding form. It is also possible to form a plurality of openings in the layers constituting the gate electrode, to form one opening in communication with the plurality of openings in the insulating layer, and to form one or a plurality of electron emission portions.

평면형 표시장치의 구동방법은 발명의 실시형태에서 설명한 방법에 한정되지 않는다. 또, 예를 들면, 게이트 전극 또는 게이트 전극용 도전 재료층의 형상은 스트라이프형에 한정되지 않는다. 평면형 표시장치에서의 제1 패널(P1)을 구성하는 모든 게이트 전극이 하나의 평판형(시트)의 전극 구성층(예를 들면, 가스 포착재료로 이루어지는 단층 구조, 또는 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층(가스 포착층)과의 적층 구조)으로 구성되어 있는 구성으로 할 수도 있다. 그리고, 이와 같은 구성에 있어서는, 캐소드 전극은 화소에 대응하여, 예를 들면, 직사각형의 평면 형상을 가진다. 그리고, 경우에 따라서는, 냉음극 전계전자 방출소자마다 스페이서를 형성할 필요는 없다.The driving method of the flat panel display device is not limited to the method described in the embodiment of the invention. For example, the shape of the gate electrode or the conductive material layer for the gate electrode is not limited to the stripe type. In the flat panel display, all the gate electrodes constituting the first panel P 1 are formed of a single plate type (sheet) electrode constituent layer (for example, a single layer structure made of a gas trapping material, or a conductive material or an insulating material). It can also be set as the structure comprised by the 1st layer which consists of a laminated structure of the 2nd layer (gas capture layer) which consists of a gas trapping material. In such a configuration, the cathode electrode has a rectangular planar shape, for example, corresponding to the pixel. In some cases, it is not necessary to form a spacer for each cold cathode field emission device.

이와 같은 구성의 평면형 표시장치를 구동하기 위한 회로를 도 63에 나타냈다. 이 회로는 전자 방출부(보다 구체적으로는, 캐소드 전극(11))에 전기적으로 접속된 제어회로(30), 및 게이트 전극(313)에 전기적으로 접속된 주사회로(도시하지 않음)로 구성되어 있다. 그리고, 제어회로(30)는 데이터회로(130A)와 스캔회로(130B)로 구성되어 있다. 각 캐소드 전극(11)은 MOS 트랜지스터로 이루어지는 스위칭소자(130C)를 통해 데이터회로(130A)에 접속되어 있다. 또, MOS 트랜지스터의 게이트부는 스캔회로(130B)에 접속되어 있다. MOS 트랜지스터는, 예를 들면, N 채널형의 MOS 트랜지스터이며, 스캔회로(130B) 및 데이터회로(130A)로부터 인가된 제어신호에 따라 온/오프 제어가 이루어지는 스위칭소자로서 기능한다. 그리고, 스위칭소자(130C)가 도통상태로 되었을 때, 스위칭소자(130C)에 접속된 캐소드 전극(11)에 스캔회로(130B) 및 데이터회로(130A)로부터 가해진 제어신호에 따라 전압이 인가된다. MOS 트랜지스터를 P 채널형의 MOS 트랜지스터에 의해 구성해도 된다. 또, MOS 트랜지스터를 MOS 트랜지스터와 동일한 스위칭 기능을 가지는 다른 스위칭수단으로 치환(置換)하여 구성해도 된다.63 shows a circuit for driving a flat panel display having such a configuration. This circuit is composed of a control circuit 30 electrically connected to an electron emission section (more specifically, a cathode electrode 11), and a scanning circuit (not shown) electrically connected to the gate electrode 313. It is. The control circuit 30 is composed of a data circuit 130A and a scan circuit 130B. Each cathode electrode 11 is connected to the data circuit 130A through a switching element 130C made of a MOS transistor. The gate portion of the MOS transistor is connected to the scan circuit 130B. The MOS transistor is, for example, an N-channel MOS transistor, and functions as a switching element in which on / off control is performed in accordance with control signals applied from the scan circuit 130B and the data circuit 130A. When the switching element 130C is brought into a conductive state, a voltage is applied to the cathode electrode 11 connected to the switching element 130C in accordance with a control signal applied from the scan circuit 130B and the data circuit 130A. You may comprise a MOS transistor by a P-channel MOS transistor. Alternatively, the MOS transistor may be replaced with another switching means having the same switching function as the MOS transistor.

그리고, 행 방향(X 방향)으로 배열된 전자방출영역을 열 방향(Y 방향)으로 차례로 작동시킨다. 구체적으로는, 게이트 전극(313)이 형성된 하나의 평판형(시트)의 전극 구성층에 게이트 전극 제어회로로부터 일정한 전압(VG)을 인가해 둔다. 한편, 제어회로(30)에 의해 원하는 스위칭소자(130C)를 도통상태로 함으로써, 캐소드 전극(11)의 각각에 0 ≤[VC-MAX내지 VC-MIN](〈VG)의 전압을 인가한다. 이에 따라, 전압(VG)이 인가된 게이트 전극(313)과 전압(VC-MAX내지 VC-MIN)이 인가된 각각의 캐소드 전극(11)으로 구성된 전자방출영역에 있어서는, (VG-VC-MIN)인 때, 전위차(△V)가 최대로 되어, 전자방출영역으로부터의 전자 방출량이 최대로 되며, 이 전자가 애노드 전극(23)으로 끌어당겨져 형광체층(21)에 충돌한다. 그 결과, 이러한 전자방출영역에 대응한 형광체층의 발광 휘도가 최고로 된다. 한편, (VG-VC-MAX)인 때, 전위차(△V)가 최소로 되어, 전자방출영역으로부터는 전자가 방출되지 않고, 이러한 전자방출영역에 대응한 형광체층은 발광하지 않는다. 캐소드 전극용 도전 재료층이 각각에 VC-MAX내지 VC-MIN의 전압을 인가함으로써, 형광체층의 발광 휘도의 제어를 행할 수 있다.Then, the electron emission regions arranged in the row direction (X direction) are sequentially operated in the column direction (Y direction). Specifically, a constant voltage V G is applied from the gate electrode control circuit to one flat plate (sheet) electrode constituent layer on which the gate electrode 313 is formed. On the other hand, by setting the desired switching element 130C in the conductive state by the control circuit 30, the voltage of 0 ≦ [V C-MAX to V C-MIN ] (<V G ) is applied to each of the cathode electrodes 11. Is authorized. Accordingly, in the electron emission region consisting of the gate electrode 313 to which the voltage V G is applied and the respective cathode electrode 11 to which the voltages V C -MAX to V C -MIN are applied, (V G In the case of -V C-MIN , the potential difference ΔV is maximized, and the amount of electron emission from the electron emission region is maximized, and these electrons are attracted to the anode electrode 23 and collide with the phosphor layer 21. . As a result, the light emission luminance of the phosphor layer corresponding to the electron emission region is the highest. On the other hand, when (V G -V C-MAX ), the potential difference ΔV becomes minimum, electrons are not emitted from the electron emission region, and the phosphor layer corresponding to the electron emission region does not emit light. The emission material of the phosphor layer can be controlled by applying a voltage of V C -MAX to V C -MIN to the conductive material layer for the cathode electrode, respectively.

또한, 평면형 표시장치에서의 제1 패널(P1)을 구성하는 모든 캐소드 전극이 하나의 평판형(시트)의 도전성 재료로 형성되고, 게이트 전극(313)은 스트라이프형의 게이트 전극용 도전 재료층으로 이루어지는 구성으로 할 수도 있다. 즉, 게이트 전극(313)은 화소에 대응하여, 예를 들면, 직사각형의 평면 형상을 가진다. 평면형 표시장치를 구동하기 위한 회로를 도 64에 나타낸 바와 같이, 전자 방출부(구체적으로는, 캐소드 전극)에 전기적으로 접속된 제어(도시하지 않음), 게이트 전극(313)에전기적으로 접속된 제어회로(31)로 구성할 수 있다. 그리고, 제어회로(31)는 데이터회로(131)와 스캔회로(131B)로 구성되어 있다. 게이트 전극(313)은 MOS 트랜지스터로 이루어지는 스위칭소자(131C)를 통해 데이터회로(131A)에 접속되어 있다. 또, MOS 트랜지스터의 게이트부는 스캔회로(131B)에 접속되어 있다. MOS 트랜지스터는, 예를 들면, N 채널형의 MOS 트랜지스터이며, 스캔회로(131B) 및 데이터회로(131A)로부터 인가된 주사신호에 따라 온/오프 제어가 이루어지는 스위칭소자로서 기능한다. 그리고, 스위칭소자(131C)가 도통상태로 되었을 때에, 스위칭소자(131C)에 접속된 게이트 전극(313)에 스캔회로(131B) 및 데이터회로(131A)로부터 가해진 제어신호에 따라 전압이 인가된다. MOS 트랜지스터를 P 채널형의 MOS 트랜지스터에 의해 구성해도 된다. 또, MOS 트랜지스터를 MOS 트랜지스터와 동일한 스위칭 기능을 가지는 다른 스위칭수단으로 치환하여 구성해도 된다.In addition, all the cathode electrodes constituting the first panel P 1 of the flat panel display device are formed of one flat sheet (sheet) conductive material, and the gate electrode 313 is a stripe type conductive material layer for the gate electrode. It can also be set as the structure which consists of. That is, the gate electrode 313 has a planar shape of, for example, a rectangle corresponding to the pixel. As shown in FIG. 64, a circuit for driving a flat panel display device is controlled electrically connected to an electron emission unit (specifically, a cathode electrode) (not shown), and electrically connected to a gate electrode 313. FIG. The circuit 31 can be comprised. The control circuit 31 is composed of a data circuit 131 and a scan circuit 131B. The gate electrode 313 is connected to the data circuit 131A through a switching element 131C made of a MOS transistor. The gate portion of the MOS transistor is connected to the scan circuit 131B. The MOS transistor is, for example, an N-channel MOS transistor, and functions as a switching element in which on / off control is performed in accordance with scan signals applied from the scan circuit 131B and the data circuit 131A. When the switching element 131C is brought into a conductive state, a voltage is applied to the gate electrode 313 connected to the switching element 131C in accordance with a control signal applied from the scan circuit 131B and the data circuit 131A. You may comprise a MOS transistor by a P-channel MOS transistor. Alternatively, the MOS transistor may be replaced with another switching means having the same switching function as the MOS transistor.

이 표면형 표시장치에 있어서도, 행 방향(X 방향)으로 배열된 전자방출영역을 열 방향(Y 방향)으로 차례로 작동시킨다. 구체적으로는, 캐소드 전극(11)이 형성된 하나의 평판형(시트)의 전극 구성층에 캐소드 전극 제어회로로부터 일정한 전압(VG)을 인가해 둔다. 한편, 제어회로(31)에 의해 원하는 스위칭소자(130C)를 도통상태로 함으로써, 게이트 전극(313)의 각각에 VC〈 [VG-MAX내지 VG-MIN]의 전압을 인가한다. 이에 따라, 전압(VC)이 인가된 캐소드 전극(11)과 전압(VG-MAX내지 VG-MIN)이 인가된 각각의 게이트 전극(313)으로 구성된 전자방출영역에 있어서는, (VG-MAX-VC)인 때, 전위차(△V)가 최대로 되어, 전자방출영역으로부터의 전자 방출량이 최대로 되며, 이 전자가 애노드 전극(23)으로 끌어당겨져 형광체층(21)에 충돌한다. 그 결과, 이러한 전자방출영역에 대응한 형광체층의 발광 휘도가 최고로 된다. 한편, (VG-MIN-VC)인 때, 전위차(△V)가 최소로 되어, 전자방출영역으로부터는 전자가 방출되지 않고, 이러한 전자방출영역에 대응한 형광체층은 발광하지 않는다. 게이트 전극(13)의 각각에 VG-MAX내지 VG-MIN의 전압을 인가함으로써, 형광체층의 발광 휘도의 제어를 행할 수 있다.Also in this surface type display device, the electron emission regions arranged in the row direction (X direction) are sequentially operated in the column direction (Y direction). Specifically, a constant voltage V G is applied from the cathode electrode control circuit to one flat plate (sheet) electrode constituent layer on which the cathode electrode 11 is formed. On the other hand, by setting the desired switching element 130C in the conductive state by the control circuit 31, a voltage of V C &lt; [V G-MAX to V G-MIN ] is applied to each of the gate electrodes 313. Accordingly, in the electron emission region composed of the cathode electrode 11 to which the voltage V C is applied and the respective gate electrode 313 to which the voltages V G-MAX to V G-MIN are applied, (V G) When -MAX -V C ), the potential difference ΔV is maximized, and the amount of electron emission from the electron emission region is maximized, and these electrons are attracted to the anode electrode 23 and collide with the phosphor layer 21. . As a result, the light emission luminance of the phosphor layer corresponding to the electron emission region is the highest. On the other hand, when (V G-MIN -V C ), the potential difference DELTA V is minimized, and electrons are not emitted from the electron emission region, and the phosphor layer corresponding to the electron emission region does not emit light. By applying a voltage of V G-MAX to V G-MIN to each of the gate electrodes 13, the light emission luminance of the phosphor layer can be controlled.

또한, 표면전도형 전자방출소자로 통칭되는 소자로부터 전자방출영역을 구성할 수도 있다. 이 표면전도형 전자방출소자는, 예를 들면 유리로 이루어지는 기판 상에 산화석(SnO2), 금(Au), 산화 인듐(In2O3)/산화석(SnO2), 카본, 산화 팔라듐(PdO) 등의 도전재료로 이루어지고, 미소 면적을 가지며, 소정의 간격(갭)을 두고 배치된 한 쌍의 전극이 매트릭스형으로 형성되어 이루어진다. 각각의 전극의 위에는 탄소박막이 형성되어 있다. 그리고, 한 쌍의 전극 내의 한쪽 전극에 행 방향 배선이 접속되고, 한 쌍의 전극 내의 다른 쪽 전극에 열 방향 배선이 접속된 구성을 가진다. 한 쌍의 전극에 전압을 인가함으로써, 갭을 사이에 두고 마주 대한 탄소박막에 전계가 가해져, 탄소박막으로부터 전자가 방출된다. 이러한 전자를 제2 패널(애노드 패널) 상의 형광체층에 충돌시킴으로써, 형광체층이 여기(勵起)되어 발광하여, 원하는 화상을 얻을 수 있다.Further, the electron emission region can be formed from a device commonly referred to as a surface conduction electron emission device. This surface conduction electron-emitting device is, for example, on a substrate made of glass (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / stone oxide (SnO 2 ), carbon, palladium oxide A pair of electrodes made of a conductive material such as (PdO) and having a small area and arranged at a predetermined interval (gap) is formed in a matrix. On each electrode, a carbon thin film is formed. The row direction wiring is connected to one electrode in the pair of electrodes, and the column direction wiring is connected to the other electrode in the pair of electrodes. By applying a voltage to the pair of electrodes, an electric field is applied to the opposite carbon thin films with a gap therebetween, and electrons are emitted from the carbon thin films. By impinging these electrons on the phosphor layer on the second panel (anode panel), the phosphor layer is excited to emit light, thereby obtaining a desired image.

발명의 실시형태에서는, 게이트 전극의 상방에 제2 절연층(46)을 통해 수속 전극(47, 147)을 형성했지만, 도 65에 나타낸 바와 같이, 게이트 전극의 상방에 진공층을 통해 수속 전극(247)을 형성해도 된다. 이 경우에는, 수속 전극(247)의 구조를 실시형태 10에서의 수속 전극(147)과 동일한 구조로 할 수 있다. 또, 게이트 전극(313)도, 발명의 실시형태에서 설명한 것과 동일한 구조로 할 수 있고, 경우에 따라서는, 종래의 구조로 해도 된다. 수속 전극(247)은, 예를 들면, 1장의 평판형(시트)의 재료로 구성할 수 있다. 이러한 수속 전극(247)은, 예를 들면, 제2 패널(P2)의 주변부에 형성된 지지부재(248)를 통해 제2 패널(P2)에 고정되어 있다. 수속 전극(247)도 가스 포착재료로 이루어지는 단층 구조(예를 들면, 두께 50㎛의 티탄합금으로 이루어짐), 또는 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 구성으로 할 수 있다. 후자의 구체적인 구성은, 도 19 및 도 20에서 설명한 게이트 전극과 동일한 구성으로 하면 된다. 단, 수속 전극(274)을 적층 구조로 하는 경우, 가스 포착재료로 이루어지는 제2층을 캐소드 전극(11)측으로 하는 것이 캐소드 전극(11) 주변의 진공 배기상태를 보다 양호한 상태로 유지한다고 하는 관점에서 바람직하다. 즉, 도 19 (A), 도 20 (A), (B) 및 (C)에서의 제1층(113A)과 제2층(113B)의 적층순을 거꾸로 하는 것이 바람직하다. 수속 전극(247)에는, 전자방출소자마다 개구부가 형성되어 있어도 되고, 복수(예를 들면, 1화소마다)의 전자방출소자에 하나의 개구부가 형성되어 있어도 된다.In the embodiment of the present invention, the converging electrodes 47 and 147 are formed above the gate electrode through the second insulating layer 46, but as shown in FIG. 65, the converging electrode (through the vacuum layer above the gate electrode) 247) may be formed. In this case, the structure of the converging electrode 247 can be made the same structure as the converging electrode 147 in Embodiment 10. FIG. The gate electrode 313 can also have the same structure as described in the embodiment of the present invention, and in some cases, the gate electrode 313 may be a conventional structure. The convergence electrode 247 can be comprised, for example with one sheet-like (sheet | sheet) material. These procedures electrode 247 is, for example, is fixed to the second panel (P 2), the second panel (P 2) through a support member 248 formed on the periphery of the. The converging electrode 247 also has a single layer structure made of a gas trapping material (for example, made of titanium alloy having a thickness of 50 µm), or at least a first layer made of a conductive material or an insulating material, and a second layer made of a gas trapping material. It can be set as the structure which has a laminated structure with. The latter specific configuration may be the same as the gate electrode described with reference to FIGS. 19 and 20. However, in the case where the converging electrode 274 has a laminated structure, it is a viewpoint that the second layer made of the gas trapping material toward the cathode electrode 11 maintains the vacuum exhaust state around the cathode electrode 11 in a better state. Preferred at That is, it is preferable to reverse the stacking order of the first layer 113A and the second layer 113B in FIGS. 19A, 20A, B, and C. FIG. An opening may be formed in each of the electron-emitting devices in the converging electrode 247, and one opening may be formed in a plurality of electron-emitting devices (for example, one pixel).

이상의 설명에서 명백한 바와 같이, 본 발명의 게터는 가스 포착 효과를 발휘하는 유효면적이 커, 종래의 게터와 비교하여 우수한 가스 포착 효율을 달성 가능하다. 본 발명의 평면형 표시장치에 있어서는, 제1 패널 및 제2 패널의 최소한 한쪽의 유효영역에 게터가 형성되어 있으므로, 게터가 무효영역의 1개소에만 형성되어 있던 종래의 평면형 표시장치와 비교하여 가스 포착 효율이 향상되는 결과, 평면형 표시장치의 수명과 화질이 대폭 개선된다. 그리고, 진공층 내에서 발생한 가스 등이 게이트 전극이나 수속 전극 또는 게터에 포착되어, 진공층을 고진공 분위기로 유지하는 것이 가능하게 된다. 그러므로, 예를 들면, 형광체층으로부터 가스분자나 이온 등이 방출되었다고 해도, 이들이 게이트 전극이나 수속 전극 또는 게터에 포착되는 결과, 전자 방출부에 충돌하는 것을 방지할 수 있다. 그 결과, 국소 방전의 발생을 방지할 수 있고, 또한 전자 방출부의 표면에서의 일의 함수의 변화나 전자 방출부의 열화를 방지할 수 있으므로, 전자 방출부의 장수명화를 도모할 수 있는 동시에, 화상 표시의 열화를 방지하여 동작의 안정화를 도모할 수 있다. 또한, 종래와 같이 게터재료 설치실을 형성할 필요가 없으므로, 구조의 간략화를 도모할 수 있다. 그리고, 본 발명의 제3 구성 또는 제4 구성에 관한 제조방법에 있어서, 냉음극 전계전자 방출표시장치의 게이트 전극 또는 수속 전극과 게터를 상이한 패턴으로 형성하면, 게터의 유효면적의 일층 증가를 도모하는 것이 가능하게 된다.As apparent from the above description, the getter of the present invention has a large effective area that exhibits a gas trapping effect, and can achieve excellent gas trapping efficiency as compared with a conventional getter. In the flat display device of the present invention, since the getter is formed in at least one effective area of the first panel and the second panel, the gas is captured in comparison with the conventional flat display device in which the getter is formed only in one area of the invalid area. As a result of the improved efficiency, the lifespan and image quality of the flat panel display device are greatly improved. The gas generated in the vacuum layer is captured by the gate electrode, the convergence electrode, or the getter, and the vacuum layer can be maintained in a high vacuum atmosphere. Therefore, for example, even if gas molecules, ions, or the like are emitted from the phosphor layer, they can be prevented from colliding with the electron emitting portion as a result of being captured by the gate electrode, the converging electrode, or the getter. As a result, the occurrence of local discharge can be prevented, and the change in the function of work on the surface of the electron emission section and the deterioration of the electron emission section can be prevented, so that the life of the electron emission section can be extended and the image display can be achieved. This prevents deterioration and can stabilize the operation. In addition, since there is no need to form a getter material installation chamber as in the prior art, the structure can be simplified. In the manufacturing method according to the third or fourth aspect of the present invention, when the gate electrode or the convergent electrode of the cold cathode field emission display device and the getter are formed in different patterns, the effective area of the getter can be further increased. It becomes possible to do it.

Claims (85)

기체(基體) 상에 형성되고, 표면에 요철(凹凸)을 가지며, 또는 다공질체로 이루어지는 지지부재와, 지지부재의 표면에 따라 지지부재 상에 형성된 가스 포착층으로 구성되어 있는 게터(getter).A getter formed on a base and having a concave-convex or uneven surface or formed of a porous body and a gas trapping layer formed on the support member along the surface of the support member. 제1항에 있어서,The method of claim 1, 표면에 요철을 가지는 지지부재는 대략 반구형(半球形)의 실리콘 입자로 이루어지는 게터.A support member having irregularities on its surface is a getter composed of substantially hemispherical silicon particles. 제1항에 있어서,The method of claim 1, 다공질체로 이루어지는 지지부재는 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군(群)으로부터 선택된 최소한 1종류의 재료로 이루어지는 게터.A support member made of a porous body is a getter made of at least one material selected from the group consisting of silicon oxide, silicon nitride and silicon oxynitride. 제1 패널과 제2 패널이 진공층을 사이에 두고 대향 배치되고, 화소가 배열되어 이루어지는 유효영역을 가지는 평면형 표시장치로서, 제1 패널 및 제2 패널의 최소한 한쪽의 유효영역에, 진공층의 진공도를 유지하기 위한 게터가 형성되어 있는 평면형 표시장치.A flat panel display device having an effective area in which a first panel and a second panel are disposed to face each other with a vacuum layer interposed therebetween, and in which pixels are arranged, wherein at least one effective area of the first panel and the second panel includes a vacuum layer. A flat panel display device having a getter for maintaining a degree of vacuum. 제4항에 있어서,The method of claim 4, wherein 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,The first panel has a cold cathode field emission device in the effective area, the second panel has an anode electrode and a phosphor layer in the effective area, the cold cathode field emission device, (A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support, (B) 절연층 상에 형성된 게이트 전극,(B) a gate electrode formed on the insulating layer, (C) 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부, 및(C) an opening penetrating the gate electrode and formed in the insulating layer, and (D) 개구부 내에 형성된 전자 방출부(D) an electron emission portion formed in the opening 로 이루어지고,Made up of 상기 게터는 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 형성되어 있는 평면형 표시장치.And the getter is formed on an insulating layer between the gate electrode and / or between adjacent gate electrodes. 제5항에 있어서,The method of claim 5, 게터는 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재와, 지지부재의 표면에 따라 지지부재 상에 형성된 가스 포착층으로 구성되고, 지지부재는 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 형성되어 있는 평면형 표시장치.The getter is composed of a support member having irregularities on the surface or made of a porous body and a gas trapping layer formed on the support member along the surface of the support member, wherein the support member is insulated between the gate electrode and / or the adjacent gate electrode. Flat display device formed on the layer. 제6항에 있어서,The method of claim 6, 표면에 요철을 가지는 지지부재는 대략 반구형의 실리콘 입자로 이루어지는 평면형 표시장치.A flat display device having an uneven surface on the surface is formed of substantially hemispherical silicon particles. 제6항에 있어서,The method of claim 6, 다공질체로 이루어지는 지지부재는 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료로 이루어지는 평면형 표시장치.A support member made of a porous body is a flat display device comprising at least one material selected from the group consisting of silicon oxide, silicon nitride, and silicon oxynitride. 제5항에 있어서,The method of claim 5, 지지체 상에 캐소드 전극이 형성되고; 절연층은 캐소드 전극 및 지지체 상에 형성되고; 전자 방출부는 개구부의 저부(底部)에 위치하는 캐소드 전극 상에 형성되어 있는 평면형 표시장치.A cathode electrode is formed on the support; An insulating layer is formed on the cathode electrode and the support; A flat display device wherein an electron emission portion is formed on a cathode electrode positioned at a bottom portion of an opening. 제5항에 있어서,The method of claim 5, 지지체 상에 전자 방출층이 형성되고; 절연층은 전자 방출층 및 지지체 상에 형성되고; 개구부의 저부에 위치하는 전자 방출층이 전자 방출부에 상당하는 평면형 표시장치.An electron emission layer is formed on the support; An insulating layer is formed on the electron emission layer and the support; A flat display device wherein the electron emission layer located at the bottom of the opening corresponds to the electron emission portion. 제5항에 있어서,The method of claim 5, 절연층은 전자 방출층을 피복하고 있으며; 개구부는 전자 방출층을 관통하고 있으며; 전자 방출부는 개구부의 측벽면에 노출된 전자 방출층의 단부(端部)로 이루어지는 평면형 표시장치.The insulating layer covers the electron emission layer; The opening penetrates the electron emitting layer; The flat display device of which an electron emission part comprises an end portion of an electron emission layer exposed on a sidewall surface of the opening. 제4항에 있어서,The method of claim 4, wherein 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,The first panel has a cold cathode field emission device in the effective area, the second panel has an anode electrode and a phosphor layer in the effective area, the cold cathode field emission device, (A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support, (B) 절연층 상에 형성된 게이트 전극,(B) a gate electrode formed on the insulating layer, (C) 게이트 전극 및 절연층 상에 형성된 제2 절연층,(C) a second insulating layer formed on the gate electrode and the insulating layer, (D) 제2 절연층 상에 형성된 수속(收束)전극,(D) a converging electrode formed on the second insulating layer, (E) 수속 전극, 제2 절연층 및 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부,(E) an opening penetrating through the converging electrode, the second insulating layer and the gate electrode, and formed in the insulating layer, (F) 개구부 내에 형성된 전자 방출부(F) an electron emission portion formed in the opening 로 이루어지고,Made up of 상기 게터는 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 형성되어 있는 평면형 표시장치.And the getter is formed on the condensation electrode and / or on the second insulating layer between adjacent condensation electrodes. 제12항에 있어서,The method of claim 12, 게터는 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재와, 지지부재의 표면에 따라 지지부재 상에 형성된 가스 포착층으로 구성되고, 지지부재는 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 형성되어 있는 평면형 표시장치.The getter is composed of a support member having irregularities on the surface or made of a porous body, and a gas trapping layer formed on the support member according to the surface of the support member, wherein the support member is formed on the convergence electrode and / or between adjacent convergence electrodes. 2 Flat display device formed on an insulating layer. 제13항에 있어서,The method of claim 13, 표면에 요철을 가지는 지지부재는 대략 반구형의 실리콘 입자로 이루어지는 평면형 표시장치.A flat display device having an uneven surface on the surface is formed of substantially hemispherical silicon particles. 제13항에 있어서,The method of claim 13, 다공질체로 이루어지는 지지부재는 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료로 이루어지는 평면형 표시장치.A support member made of a porous body is a flat display device comprising at least one material selected from the group consisting of silicon oxide, silicon nitride, and silicon oxynitride. 제12항에 있어서,The method of claim 12, 지지체 상에 캐소드 전극이 형성되고; 절연층은 캐소드 전극 및 지지체 상에 형성되고; 전자 방출부는 개구부의 저부에 위치하는 캐소드 전극 상에 형성되어 있는 평면형 표시장치.A cathode electrode is formed on the support; An insulating layer is formed on the cathode electrode and the support; The electron emission unit is formed on the cathode electrode positioned at the bottom of the opening. 제12항에 있어서,The method of claim 12, 지지체 상에 전자 방출층이 형성되고; 절연층은 전자 방출층 및 지지체 상에 형성되고; 개구부의 저부에 위치하는 전자 방출층이 전자 방출부에 상당하는 평면형 표시장치.An electron emission layer is formed on the support; An insulating layer is formed on the electron emission layer and the support; A flat display device wherein the electron emission layer located at the bottom of the opening corresponds to the electron emission portion. 제12항에 있어서,The method of claim 12, 절연층은 전자 방출층을 피복하고 있으며; 개구부는 전자 방출층을 관통하고 있으며; 전자 방출부는 개구부의 측벽면에 노출된 전자 방출층의 단부로 이루어지는 평면형 표시장치.The insulating layer covers the electron emission layer; The opening penetrates the electron emitting layer; The flat display device of claim 1, wherein the electron emission unit comprises an end portion of the electron emission layer exposed on the sidewall surface of the opening. 제4항에 있어서,The method of claim 4, wherein 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,The first panel has a cold cathode field emission device in the effective area, the second panel has an anode electrode and a phosphor layer in the effective area, the cold cathode field emission device, (A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support, (B) 절연층 상에 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 게이트 전극,(B) a gate electrode formed on the insulating layer, at least a portion of which is made of a gas trapping material, (C) 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부, 및(C) an opening penetrating the gate electrode and formed in the insulating layer, and (D) 개구부 내에 형성된 전자 방출부(D) an electron emission portion formed in the opening 로 이루어지고,Made up of 상기 게이트 전극은 상기 게터로서 기능하는 평면형 표시장치.And the gate electrode functions as the getter. 제19항에 있어서,The method of claim 19, 게이트 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 평면형 표시장치.A flat panel display device having a single layer structure made of a gas trapping material. 제19항에 있어서,The method of claim 19, 게이트 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층의 적층 구조를 가지는 평면형 표시장치.A flat panel display device having a stacked structure of at least a first layer made of a conductive material or an insulating material and a second layer made of a gas trapping material. 제19항에 있어서,The method of claim 19, 지지체 상에 캐소드 전극이 형성되고; 절연층은 캐소드 전극 및 지지체 상에 형성되고; 전자 방출부는 개구부의 저부에 위치하는 캐소드 전극 상에 형성되어 있는 평면형 표시장치.A cathode electrode is formed on the support; An insulating layer is formed on the cathode electrode and the support; The electron emission unit is formed on the cathode electrode positioned at the bottom of the opening. 제19항에 있어서,The method of claim 19, 지지체 상에 전자 방출층이 형성되고; 절연층은 전자 방출층 및 지지체 상에 형성되고; 개구부의 저부에 위치하는 전자 방출층이 전자 방출부에 상당하는 평면형 표시장치.An electron emission layer is formed on the support; An insulating layer is formed on the electron emission layer and the support; A flat display device wherein the electron emission layer located at the bottom of the opening corresponds to the electron emission portion. 제19항에 있어서,The method of claim 19, 절연층은 전자 방출층을 피복하고 있으며; 개구부는 전자 방출층을 관통하고 있으며; 전자 방출부는 개구부의 측벽면에 노출된 전자 방출층의 단부로 이루어지는 평면형 표시장치.The insulating layer covers the electron emission layer; The opening penetrates the electron emitting layer; The flat display device of claim 1, wherein the electron emission unit comprises an end portion of the electron emission layer exposed on the sidewall surface of the opening. 제4항에 있어서,The method of claim 4, wherein 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,The first panel has a cold cathode field emission device in the effective area, the second panel has an anode electrode and a phosphor layer in the effective area, the cold cathode field emission device, (A) 지지체 상에 형성된 절연층,(A) an insulating layer formed on the support, (B) 절연층 상에 형성된 게이트 전극,(B) a gate electrode formed on the insulating layer, (C) 게이트 전극 및 절연층 상에 형성된 제2 절연층,(C) a second insulating layer formed on the gate electrode and the insulating layer, (D) 제2 절연층 상에 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 수속 전극,(D) a converging electrode formed on the second insulating layer, the at least part of which is made of a gas trapping material, (E) 수속 전극, 제2 절연층 및 게이트 전극을 관통하고, 또한 절연층에 형성된 개구부,(E) an opening penetrating through the converging electrode, the second insulating layer and the gate electrode, and formed in the insulating layer, (F) 개구부 내에 형성된 전자 방출부(F) an electron emission portion formed in the opening 로 이루어지고,Made up of 상기 수속 전극은 상기 게터로서 기능하는 평면형 표시장치.And the converging electrode functions as the getter. 제25항에 있어서,The method of claim 25, 수속 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 평면형 표시장치.The converging electrode has a single layer structure made of a gas trapping material. 제25항에 있어서,The method of claim 25, 수속 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 평면형 표시장치.The converging electrode has a stacked structure of at least a first layer made of a conductive material or an insulating material and a second layer made of a gas trapping material. 제25항에 있어서,The method of claim 25, 지지체 상에 캐소드 전극이 형성되고; 절연층은 캐소드 전극 및 지지체 상에 형성되고; 전자 방출부는 개구부의 저부에 위치하는 캐소드 전극 상에 형성되어 있는 평면형 표시장치.A cathode electrode is formed on the support; An insulating layer is formed on the cathode electrode and the support; The electron emission unit is formed on the cathode electrode positioned at the bottom of the opening. 제25항에 있어서,The method of claim 25, 지지체 상에 전자 방출층이 형성되고; 절연층은 전자 방출층 및 지지체 상에 형성되고; 개구부의 저부에 위치하는 전자 방출층이 전자 방출부에 상당하는 평면형 표시장치.An electron emission layer is formed on the support; An insulating layer is formed on the electron emission layer and the support; A flat display device wherein the electron emission layer located at the bottom of the opening corresponds to the electron emission portion. 제25항에 있어서,The method of claim 25, 절연층은 전자 방출층을 피복하고 있으며; 개구부는 전자 방출층을 관통하고 있으며 전자 방출부는 개구부의 측벽면에 노출된 전자 방출층의 단부로 이루어지는 평면형 표시장치.The insulating layer covers the electron emission layer; The opening penetrates through the electron emission layer, and the electron emission portion includes an end portion of the electron emission layer exposed on the sidewall surface of the opening. 제4항에 있어서,The method of claim 4, wherein 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 냉음극 전계전자 방출소자는,The first panel has a cold cathode field emission device in the effective area, the second panel has an anode electrode and a phosphor layer in the effective area, the cold cathode field emission device, (A) 지지체 상에 배치된 절연재료로 이루어지는 스페이서,(A) a spacer made of an insulating material disposed on a support, (B) 복수의 개구부가 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 가스 포착재료층으로 구성된 게이트 전극, 및(B) a gate electrode formed of a gas trapping material layer in which a plurality of openings are formed, and at least part of which is made of a gas trapping material, and (C) 지지체 상에 형성된 전자 방출부(C) an electron emission portion formed on the support 로 이루어지고,Made up of 스페이서의 정상면에 접하도록, 또한 전자 방출부의 상방에 개구부가 위치하도록 가스 포착재료층이 고정되어 있는 평면형 표시장치.A flat display device in which a gas trapping material layer is fixed so as to contact a top surface of a spacer and an opening is located above an electron emission portion. 화소가 배열되어 이루어지는 유효영역을 가지는 제1 패널과 제2 패널이 진공층을 사이에 두고 대향 배치되고, 제1 패널과 제2 패널이 주변부에서 접합된 평면형 표시장치의 제조방법으로서, 제1 패널 및 제2 패널의 최소한 한쪽의 유효영역에 게터를 형성하는 공정을 포함하는 평면형 표시장치의 제조방법.A method of manufacturing a flat panel display device in which a first panel and a second panel having an effective area in which pixels are arranged are disposed to face each other with a vacuum layer interposed therebetween, and the first panel and the second panel joined at a peripheral portion thereof. And forming a getter in at least one effective region of the second panel. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support, (b) 절연층 상에 게이트 전극 형성용의 도전 재료층을 형성하는 공정,(b) forming a conductive material layer for forming a gate electrode on the insulating layer, (c) 도전 재료층 상에 게터 형성층을 형성하는 공정,(c) forming a getter forming layer on the conductive material layer, (d) 게터 형성층과 도전 재료층을 패터닝함으로써, 게터가 상면에 형성된 게이트 전극을 형성하는 공정,(d) forming a gate electrode with a getter formed on the upper surface by patterning the getter formation layer and the conductive material layer; (e) 최소한 절연층에 개구부를 형성하는 공정, 및(e) forming openings in at least an insulating layer, and (f) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법.(f) A method of manufacturing a flat panel display device, which is formed through a process of forming or exposing an electron emission portion in an opening portion. 제33항에 있어서,The method of claim 33, wherein 공정 (c)의 게터 형성층을 형성하는 공정은, (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 게이트 전극 형성용 도전 재료층 상에 형성하는 공정 및 (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming the getter forming layer of step (c) includes the steps of (1) forming a support member having irregularities on the surface or a porous body on the conductive material layer for forming the gate electrode, and (2) the surface of the support member. And forming a gas trapping layer on the support member. 제34항에 있어서,The method of claim 34, wherein 공정 (1)에서는, 표면에 요철을 가지는 지지부재를 대략 반구형의 실리콘 입자를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat display device which forms the support member which has unevenness | corrugation on the surface using substantially hemispherical silicon particle. 제34항에 있어서,The method of claim 34, wherein 공정 (1)에서는, 다공질체로 이루어지는 지지부재를 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat panel display device which forms a support member which consists of porous bodies using at least 1 sort (s) of material chosen from the group which consists of a silicon oxide, silicon nitride, and silicon oxynitride. 제36항에 있어서,The method of claim 36, 다공질체로 이루어지는 지지부재를 형성하는 공정은 열분해기(熱分解基)를 가지고, 또는 용매를 함유한 지지부재 형성막을 형성하는 공정과, 지지부재 형성막의 열처리에 의해, 연분해기를 분해하고, 또는 용매를 기화시키는 공정으로 이루어지는 평면형 표시장치의 제조방법,The step of forming a support member made of a porous body has a pyrolyzer or a step of forming a support member forming film containing a solvent, and a heat decomposition of the support member forming film to decompose the soft cracker or the solvent. Method of manufacturing a flat panel display device comprising a process of vaporizing 제36항에 있어서,The method of claim 36, 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정, 지지부재 형성막의 열처리에 의해 복수의 성분을 상(相)분리시키는 공정 및 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The process of forming the support member made of porous material includes the steps of forming a support member forming film containing a plurality of components having different etching rates, the process of phase separating the plurality of components by heat treatment of the support member forming film, and the etching rate A method of manufacturing a flat panel display device, which comprises a step of etching away a component of a relatively faster one. 제36항에 있어서,The method of claim 36, 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정과 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The method of forming a support member made of a porous body includes a step of forming a support member forming film containing a plurality of components having different etching rates and a step of etching away components having a relatively higher etching rate. . 제33항에 있어서,The method of claim 33, wherein 공정 (a)에서는, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 공정 (f)에서는 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), after forming the cathode on the support, an insulating layer is formed on the cathode and the support, and in the step (f), an electron emission portion is formed on the cathode located at the bottom of the opening. Method of manufacturing the device. 제33항에 있어서,The method of claim 33, wherein 공정 (a)에서는, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 공정 (f)에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키는 평면형 표시장치의 제조방법.In the step (a), after the electron emission layer is formed on the support, an insulating layer is formed on the electron emission layer and the support, and in the step (f), the electron emission layer located at the bottom of the opening is exposed. A method of manufacturing a flat panel display device to expose an electron emission unit in an opening. 제33항에 있어서,The method of claim 33, wherein 공정 (a)에서는, 전자 방출층을 피복한 절연층을 형성하고, 공정 (f)에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), an insulating layer covering the electron emission layer is formed, and in the step (f), an end of the electron emission layer is exposed on the sidewall surface of the opening to form an electron emission portion. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support, (b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer, (c) 절연층 및 게이트 전극 상에 제2 절연층을 형성하는 공정,(c) forming a second insulating layer on the insulating layer and the gate electrode; (d) 제2 절연층 상에 수속 전극 형성용의 도전 재료층을 형성하는 공정,(d) forming a conductive material layer for forming a converging electrode on the second insulating layer, (e) 도전 재료층 상에 게터 형성층을 형성하는 공정,(e) forming a getter forming layer on the conductive material layer, (f) 게터 형성층과 도전 재료층을 패터닝함으로써, 게터가 상면에 형성된 수속 전극을 형성하는 공정,(f) process of forming a convergent electrode in which a getter was formed in the upper surface by patterning a getter formation layer and a conductive material layer, (g) 최소한 제2 절연층과 절연층에 개구부를 형성하는 공정, 및(g) forming openings in at least the second insulating layer and the insulating layer, and (h) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법.(h) A method of manufacturing a flat panel display device, which is formed through a process of forming or exposing an electron emission portion in an opening portion. 제43항에 있어서,The method of claim 43, 공정 (e)의 게터 형성층을 형성하는 공정은 (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 수속 전극 형성용 도전 재료층 상에 형성하는 공정 및 (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming the getter forming layer of step (e) comprises the steps of (1) forming a support member having unevenness on the surface or a porous body on the conductive material layer for forming a converging electrode, and (2) the surface of the support member. A method of manufacturing a flat panel display device comprising the step of forming a gas trapping layer on a support member. 제44항에 있어서,The method of claim 44, 공정 (1)에서는, 표면에 요철을 가지는 지지부재를 대략 반구형의 실리콘 입자를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat display device which forms the support member which has unevenness | corrugation on the surface using substantially hemispherical silicon particle. 제44항에 있어서,The method of claim 44, 공정 (1)에서는, 다공질체로 이루어지는 지지부재를 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat panel display device which forms a support member which consists of porous bodies using at least 1 sort (s) of material chosen from the group which consists of a silicon oxide, silicon nitride, and silicon oxynitride. 제46항에 있어서,47. The method of claim 46 wherein 다공질체로 이루어지는 지지부재를 형성하는 공정은 열분해기를 가지고, 또는 용매를 함유한 지지부재 형성막을 형성하는 공정과, 지지부재 형성막의 열처리에 의해, 연분해기를 분해하고, 또는 용매를 기화시키는 공정으로 이루어지는 평면형 표시장치의 제조방법,The step of forming a support member made of a porous body includes a step of forming a support member forming film having a pyrolysis or containing a solvent, and a step of decomposing a soft cracker or vaporizing a solvent by heat treatment of the support member forming film. Manufacturing method of a flat panel display device, 제46항에 있어서,47. The method of claim 46 wherein 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정, 지지부재 형성막의 열처리에 의해 복수의 성분을 상분리시키는 공정 및 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The process of forming a support member made of porous material includes forming a support member formation film containing a plurality of components having different etching rates, phase separating the plurality of components by heat treatment of the support member formation film, and a relatively faster etching speed. A method of manufacturing a flat panel display device, the method comprising the step of etching away the components of the film. 제46항에 있어서,47. The method of claim 46 wherein 다공질체로 이루어지는 지지부재를 형성하는 공정은, 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정과, 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming a support member made of a porous body includes a step of forming a support member forming film containing a plurality of components having different etching rates, and a step of etching away components having a relatively higher etching rate. Manufacturing method. 제43항에 있어서,The method of claim 43, 공정 (a)에서는, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 공정 (h)에서는 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), after forming the cathode on the support, an insulating layer is formed on the cathode and the support, and in the step (h), an electron emission portion is formed on the cathode located at the bottom of the opening. Method of manufacturing the device. 제43항에 있어서,The method of claim 43, 공정 (a)에서는, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 공정 (h)에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키는 평면형 표시장치의 제조방법.In the step (a), after the electron emission layer is formed on the support, an insulating layer is formed on the electron emission layer and the support, and in step (h), the electron emission layer located at the bottom of the opening is exposed. A method of manufacturing a flat panel display device to expose an electron emission unit in an opening. 제43항에 있어서,The method of claim 43, 공정 (a)에서는, 전자 방출층을 피복한 절연층을 형성하고, 공정 (h)에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In step (a), an insulating layer covering the electron emission layer is formed, and in step (h), an end of the electron emission layer is exposed on the sidewall surface of the opening to form an electron emission portion. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support, (b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer, (c) 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 게터를 형성하는 공정,(c) forming a getter on the gate electrode and / or on an insulating layer between adjacent gate electrodes, (d) 최소한 절연층에 개구부를 형성하는 공정, 및(d) forming openings in at least the insulating layer, and (e) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법.(e) A method of manufacturing a flat panel display device, which is formed through a process of forming or exposing an electron emission portion in an opening portion. 제53항에 있어서,The method of claim 53, 공정 (c)의 게터를 형성하는 공정은, (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 게이트 전극 상 및/또는 인접하는 게이트 전극 사이의 절연층 상에 형성하는 공정 및 (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming the getter of the step (c) includes the steps of (1) forming a support member having irregularities on the surface or made of a porous body on the insulating layer between the gate electrode and / or adjacent gate electrodes; and (2 ) A method of manufacturing a flat panel display device, comprising forming a gas trapping layer on a surface of a support member. 제54항에 있어서,55. The method of claim 54, 공정 (1)에서는, 표면에 요철을 가지는 지지부재를 대략 반구형의 실리콘 입자를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat display device which forms the support member which has unevenness | corrugation on the surface using substantially hemispherical silicon particle. 제54항에 있어서,55. The method of claim 54, 공정 (1)에서는, 다공질체로 이루어지는 지지부재를 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat panel display device which forms a support member which consists of porous bodies using at least 1 sort (s) of material chosen from the group which consists of a silicon oxide, silicon nitride, and silicon oxynitride. 제56항에 있어서,The method of claim 56, wherein 다공질체로 이루어지는 지지부재를 형성하는 공정은 열분해기를 가지고, 또는 용매를 함유한 지지부재 형성막을 형성하는 공정과, 지지부재 형성막의 열처리에 의해, 연분해기를 분해하고, 또는 용매를 기화시키는 공정으로 이루어지는 평면형 표시장치의 제조방법,The step of forming a support member made of a porous body includes a step of forming a support member forming film having a pyrolysis or containing a solvent, and a step of decomposing a soft cracker or vaporizing a solvent by heat treatment of the support member forming film. Manufacturing method of a flat panel display device, 제56항에 있어서,The method of claim 56, wherein 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정, 지지부재 형성막의 열처리에 의해 복수의 성분을 상분리시키는 공정 및 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming a support member made of porous material includes forming a support member forming film containing a plurality of components having different etching rates, phase separating the plurality of components by heat treatment of the supporting member forming film, and a relatively high etching rate. A method of manufacturing a flat panel display device, the method comprising the step of etching away the components of the film. 제56항에 있어서,The method of claim 56, wherein 다공질체로 이루어지는 지지부재를 형성하는 공정은, 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정과, 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming a support member made of a porous body includes a step of forming a support member forming film containing a plurality of components having different etching rates, and a step of etching away components having a relatively higher etching rate. Manufacturing method. 제53항에 있어서,The method of claim 53, 공정 (a)에서는, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 공정 (e)에서는 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), the cathode is formed on the support, and then an insulating layer is formed on the cathode and the support, and in the step (e), the planar display is formed on the cathode electrode located at the bottom of the opening. Method of manufacturing the device. 제53항에 있어서,The method of claim 53, 공정 (a)에서는, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 공정 (e)에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키는 평면형 표시장치의 제조방법.In the step (a), after the electron emission layer is formed on the support, an insulating layer is formed on the electron emission layer and the support, and in the step (e), the electron emission layer located at the bottom of the opening is exposed. A method of manufacturing a flat panel display device to expose an electron emission unit in an opening. 제53항에 있어서,The method of claim 53, 공정 (a)에서는, 전자 방출층을 피복한 절연층을 형성하고, 공정 (e)에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In step (a), an insulating layer covering the electron emission layer is formed, and in step (e), an end of the electron emission layer is exposed on the sidewall surface of the opening to form an electron emission portion. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support, (b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer, (c) 절연층 및 게이트 전극 상에 제2 절연층을 형성하는 공정,(c) forming a second insulating layer on the insulating layer and the gate electrode; (d) 제2 절연층 상에 수속 전극을 형성하는 공정,(d) forming a converging electrode on the second insulating layer, (e) 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 게터를 형성하는 공정,(e) forming a getter on the convergence electrode and / or on the second insulating layer between adjacent convergence electrodes, (f) 최소한 제2 절연층과 절연층에 개구부를 형성하는 공정, 및(f) forming openings in at least the second insulating layer and the insulating layer, and (g) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법.(g) A method of manufacturing a flat panel display device, which is formed through a process of forming or exposing an electron emission portion in an opening portion. 제63항에 있어서,The method of claim 63, wherein 공정 (e)의 게터를 형성하는 공정은, (1) 표면에 요철을 가지고, 또는 다공질체로 이루어지는 지지부재를 수속 전극 상 및/또는 인접하는 수속 전극 사이의 제2 절연층 상에 형성하는 공정 및 (2) 지지부재의 표면에 따른 가스 포착층을 지지부재 상에 형성하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming the getter of the step (e) includes the steps of (1) forming a support member having unevenness on the surface or made of a porous body on the second electrode and between the adjacent electrode and / or the adjacent electrode; (2) A method of manufacturing a flat panel display device, which comprises forming a gas trapping layer along a surface of a support member on a support member. 제64항에 있어서,65. The method of claim 64, 공정 (1)에서는, 표면에 요철을 가지는 지지부재를 대략 반구형의 실리콘 입자를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat display device which forms the support member which has unevenness | corrugation on the surface using substantially hemispherical silicon particle. 제64항에 있어서,65. The method of claim 64, 공정 (1)에서는, 다공질체로 이루어지는 지지부재를 산화 실리콘, 질화 실리콘 및 산질화 실리콘으로 이루어지는 군으로부터 선택된 최소한 1종류의 재료를 사용하여 형성하는 평면형 표시장치의 제조방법.In the step (1), the manufacturing method of the flat panel display device which forms a support member which consists of porous bodies using at least 1 sort (s) of material chosen from the group which consists of a silicon oxide, silicon nitride, and silicon oxynitride. 제66항에 있어서,The method of claim 66, 다공질체로 이루어지는 지지부재를 형성하는 공정은 열분해기를 가지고, 또는 용매를 함유한 지지부재 형성막을 형성하는 공정과, 지지부재 형성막의 열처리에 의해, 연분해기를 분해하고, 또는 용매를 기화시키는 공정으로 이루어지는 평면형 표시장치의 제조방법,The step of forming a support member made of a porous body includes a step of forming a support member forming film having a pyrolysis or containing a solvent, and a step of decomposing a soft cracker or vaporizing a solvent by heat treatment of the support member forming film. Manufacturing method of a flat panel display device, 제66항에 있어서,The method of claim 66, 다공질체로 이루어지는 지지부재를 형성하는 공정은 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정, 지지부재 형성막의 열처리에 의해 복수의 성분을 상분리시키는 공정 및 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The process of forming a support member made of porous material includes forming a support member formation film containing a plurality of components having different etching rates, phase separating the plurality of components by heat treatment of the support member formation film, and a relatively faster etching speed. A method of manufacturing a flat panel display device, the method comprising the step of etching away the components of the film. 제66항에 있어서,The method of claim 66, 다공질체로 이루어지는 지지부재를 형성하는 공정은, 에칭 속도가 상이한 복수의 성분을 함유한 지지부재 형성막을 형성하는 공정과, 에칭 속도가 상대적으로 빠른 쪽의 성분을 에칭 제거하는 공정으로 이루어지는 평면형 표시장치의 제조방법.The step of forming a support member made of a porous body includes a step of forming a support member forming film containing a plurality of components having different etching rates, and a step of etching away components having a relatively higher etching rate. Manufacturing method. 제63항에 있어서,The method of claim 63, wherein 공정 (a)에서는, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 공정 (g)에서는 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), after forming the cathode on the support, an insulating layer is formed on the cathode and the support, and in the step (g), a flat display in which the electron emission portion is formed on the cathode electrode located at the bottom of the opening. Method of manufacturing the device. 제63항에 있어서,The method of claim 63, wherein 공정 (a)에서는, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 공정 (g)에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키는 평면형 표시장치의 제조방법.In the step (a), after the electron emission layer is formed on the support, an insulating layer is formed on the electron emission layer and the support. In step (g), the electron emission layer located at the bottom of the opening is exposed. A method of manufacturing a flat panel display device to expose an electron emission unit in an opening. 제63항에 있어서,The method of claim 63, wherein 공정 (a)에서는, 전자 방출층을 피복한 절연층을 형성하고, 공정 (g)에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In step (a), an insulating layer covering the electron emission layer is formed, and in step (g), an end of the electron emission layer is exposed on the sidewall surface of the opening to form an electron emission portion. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support, (b) 절연층 상에 최소한 일부분이 가스 포착재료로 이루어지고, 게터로서 기능하는 게이트 전극을 형성하는 공정,(b) forming a gate electrode at least partially formed of a gas trapping material on the insulating layer, and functioning as a getter; (c) 최소한 절연층에 개구부를 형성하는 공정, 및(c) forming an opening in at least an insulating layer, and (d) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법.(d) A method of manufacturing a flat panel display device, which is formed through a process of forming or exposing an electron emission portion in an opening portion. 제73항에 있어서,The method of claim 73, 게이트 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 평면형 표시장치의 제조방법.A method of manufacturing a flat panel display device having a single layer structure comprising a gate electrode made of a gas trapping material. 제73항에 있어서,The method of claim 73, 게이트 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 평면형 표시장치의 제조방법.A method of manufacturing a flat panel display device having a stacked structure of at least a gate electrode having a first layer made of a conductive material or an insulating material and a second layer made of a gas trapping material. 제73항에 있어서,The method of claim 73, 공정 (a)에서는, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 공정 (d)에서는 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), after forming the cathode electrode on the support, an insulating layer is formed on the cathode and the support, and in the step (d), the flat display in which the electron emission portion is formed on the cathode electrode located at the bottom of the opening. Method of manufacturing the device. 제73항에 있어서,The method of claim 73, 공정 (a)에서는, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 공정 (d)에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키는 평면형 표시장치의 제조방법,In the step (a), after the electron emission layer is formed on the support, an insulating layer is formed on the electron emission layer and the support, and in the step (d), the electron emission layer located at the bottom of the opening is exposed. A method of manufacturing a flat panel display device exposing an electron emission unit in an opening; 제73항에 있어서,The method of claim 73, 공정 (a)에서는, 전자 방출층을 피복한 절연층을 형성하고, 공정 (d)에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In step (a), an insulating layer covering the electron emission layer is formed, and in step (d), an end of the electron emission layer is exposed on the sidewall surface of the opening to form an electron emission portion. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연층을 형성하는 공정,(a) forming an insulating layer on a support, (b) 절연층 상에 게이트 전극을 형성하는 공정,(b) forming a gate electrode on the insulating layer, (c) 절연층 및 게이트 전극 상에 제2 절연층을 형성하는 공정,(c) forming a second insulating layer on the insulating layer and the gate electrode; (d) 제2 절연층 상에 최소한 일부분이 가스 포착재료로 이루어지고, 게터로서 기능하는 수속 전극을 형성하는 공정,(d) forming a converging electrode at least partially formed of a gas trapping material on the second insulating layer and functioning as a getter; (e) 최소한 제2 절연층과 절연층에 개구부를 형성하는 공정, 및(e) forming openings in at least the second insulating layer and the insulating layer, and (f) 개구부 내에 전자 방출부를 형성하고, 또는 노출시키는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법.(f) A method of manufacturing a flat panel display device, which is formed through a process of forming or exposing an electron emission portion in an opening portion. 제79항에 있어서,The method of claim 79, 수속 전극은 가스 포착재료로 이루어지는 단층 구조를 가지는 평면형 표시장치의 제조방법.A method of manufacturing a flat panel display device having a single layer structure made of a gas capturing material. 제79항에 있어서,The method of claim 79, 수속 전극은 최소한 도전성 재료 또는 절연성 재료로 이루어지는 제1층과, 가스 포착재료로 이루어지는 제2층과의 적층 구조를 가지는 평면형 표시장치의 제조방법.The converging electrode has a laminated structure of at least a first layer made of a conductive material or an insulating material and a second layer made of a gas trapping material. 제79항에 있어서,The method of claim 79, 공정 (a)에서는, 지지체 상에 캐소드 전극을 형성한 후, 캐소드 전극 및 지지체 상에 절연층을 형성하고, 공정 (f)에서는 개구부의 저부에 위치하는 캐소드 전극 상에 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), after forming the cathode on the support, an insulating layer is formed on the cathode and the support, and in the step (f), an electron emission portion is formed on the cathode located at the bottom of the opening. Method of manufacturing the device. 제79항에 있어서,The method of claim 79, 공정 (a)에서는, 지지체 상에 전자 방출층을 형성한 후, 전자 방출층 및 지지체 상에 절연층을 형성하고, 공정 (f)에서는, 개구부의 저부에 위치하는 전자 방출층을 노출시키고, 따라서 개구부 내에 전자 방출부를 노출시키는 평면형 표시장치의 제조방법,In the step (a), after the electron emission layer is formed on the support, an insulating layer is formed on the electron emission layer and the support, and in the step (f), the electron emission layer located at the bottom of the opening is exposed. A method of manufacturing a flat panel display device exposing an electron emission unit in an opening; 제79항에 있어서,The method of claim 79, 공정 (a)에서는, 전자 방출층을 피복한 절연층을 형성하고, 공정 (f)에서는, 개구부의 측벽면에 전자 방출층의 단부를 노출시켜 전자 방출부를 형성하는 평면형 표시장치의 제조방법.In the step (a), an insulating layer covering the electron emission layer is formed, and in the step (f), an end of the electron emission layer is exposed on the sidewall surface of the opening to form an electron emission portion. 제32항에 있어서,33. The method of claim 32, 제1 패널은 유효영역에 냉음극 전계전자 방출소자를 구비하고, 제2 패널은 유효영역에 애노드 전극과 형광체층을 구비하고, 제1 패널을The first panel includes a cold cathode field emission device in the effective region, the second panel includes an anode electrode and a phosphor layer in the effective region, and the first panel is provided. (a) 지지체 상에 절연재료로 이루어지는 스페이서를 배치하고, 지지체 상에 전자 방출부를 형성하는 공정, 및(a) disposing a spacer made of an insulating material on the support, and forming an electron emission portion on the support; (b) 복수의 개구부가 형성되고, 최소한 일부분이 가스 포착재료로 이루어지는 가스 포착재료층으로 구성된 게이트 전극을 스페이서의 정상면에 접하도록, 또한 전자 방출부의 상방에 개구부가 위치하도록 고정하는 공정을 거쳐 형성하는 평면형 표시장치의 제조방법(b) a plurality of openings are formed, and at least a portion thereof is formed through a process of fixing a gate electrode composed of a gas trapping material layer made of a gas trapping material to be in contact with the top surface of the spacer and to be positioned above the electron emission section. Method of manufacturing a flat panel display device
KR1020000066693A 1999-11-12 2000-11-10 Getter, flat-panel display and method of production thereof KR20010051595A (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP99-323301 1999-11-12
JP32330199 1999-11-12
JP99-324088 1999-11-15
JP32408899 1999-11-15
JP2000-262754 2000-08-31
JP2000262754A JP2001210225A (en) 1999-11-12 2000-08-31 Getter, flat display and method for manufacturing the flat display

Publications (1)

Publication Number Publication Date
KR20010051595A true KR20010051595A (en) 2001-06-25

Family

ID=27339968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066693A KR20010051595A (en) 1999-11-12 2000-11-10 Getter, flat-panel display and method of production thereof

Country Status (5)

Country Link
EP (1) EP1100107A3 (en)
JP (1) JP2001210225A (en)
KR (1) KR20010051595A (en)
CN (1) CN1298196A (en)
TW (1) TW476974B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041956A (en) * 2000-11-29 2002-06-05 김영남 Getter mounting method of a field emission display

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315115B1 (en) * 2000-10-27 2008-01-01 Canon Kabushiki Kaisha Light-emitting and electron-emitting devices having getter regions
US6673130B2 (en) * 2001-06-15 2004-01-06 The Regents Of The University Of California Method of fabrication of electrodes and electrolytes
JP2003068235A (en) * 2001-08-23 2003-03-07 Canon Inc Non-evaporative getter, manufacture thereof, and display device
JP2003068237A (en) 2001-08-24 2003-03-07 Toshiba Corp Image display device and manufacture thereof
ITMI20012010A1 (en) * 2001-09-27 2003-03-27 Getters Spa SYSTEMS FOR THE CONVERSION OF WATER INTO HYDROGEN AND THE ABSORPTION OF HYDROGEN IN ELECTRONIC DEVICES AND PRODUCTION PROCESS
KR100446623B1 (en) 2002-01-30 2004-09-04 삼성에스디아이 주식회사 Field emission display and manufacturing method thereof
KR20060019845A (en) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 Electron emission device
JP4817641B2 (en) * 2004-10-26 2011-11-16 キヤノン株式会社 Image forming apparatus
KR20060095318A (en) * 2005-02-28 2006-08-31 삼성에스디아이 주식회사 Electron emission device and method for manufacturing the same
JP2006338966A (en) * 2005-05-31 2006-12-14 Rohm Co Ltd Electronic device, display device using it and sensor
JP4490901B2 (en) * 2005-10-21 2010-06-30 日信工業株式会社 Method for producing electron-emitting thin film, electrode substrate and electron-emitting device
US8173995B2 (en) 2005-12-23 2012-05-08 E. I. Du Pont De Nemours And Company Electronic device including an organic active layer and process for forming the electronic device
US8866068B2 (en) 2012-12-27 2014-10-21 Schlumberger Technology Corporation Ion source with cathode having an array of nano-sized projections
US10692692B2 (en) * 2015-05-27 2020-06-23 Kla-Tencor Corporation System and method for providing a clean environment in an electron-optical system
WO2020026624A1 (en) * 2018-07-31 2020-02-06 パナソニックIpマネジメント株式会社 Method for producing glass panel unit
CN111257475B (en) * 2020-03-31 2022-07-12 西北核技术研究院 Chromatographic detection method capable of simultaneously detecting contents of various rare gases and chromatograph

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201540B (en) * 1986-12-22 1989-02-02 Getters Spa NON-EVAPORABLE GETTER DEVICE INCLUDING A CERAMIC SUPPORT AND METHOD FOR ITS MANUFACTURE
JPS63181248A (en) * 1987-01-23 1988-07-26 Matsushita Electric Ind Co Ltd Manufacture of electron tube
JPH02100242A (en) * 1988-10-07 1990-04-12 Matsushita Electric Ind Co Ltd Electron tube
JPH0412436A (en) * 1990-04-28 1992-01-17 Sony Corp Image display device
JP2793702B2 (en) * 1990-07-31 1998-09-03 双葉電子工業株式会社 Field emission cathode
CA2070478A1 (en) * 1991-06-27 1992-12-28 Wolfgang M. Feist Fabrication method for field emission arrays
KR0139489B1 (en) * 1993-07-08 1998-06-01 호소야 레이지 Electric field radiate type display equipment
JPH07140906A (en) * 1993-11-15 1995-06-02 Canon Inc Picture display device
IT1273349B (en) * 1994-02-28 1997-07-08 Getters Spa FIELD EMISSION FLAT DISPLAY CONTAINING A GETTER AND PROCEDURE FOR ITS OBTAINING
US5453659A (en) * 1994-06-10 1995-09-26 Texas Instruments Incorporated Anode plate for flat panel display having integrated getter
JPH0817365A (en) * 1994-06-30 1996-01-19 Fujitsu Ltd Field emission device and its manufacture
US5689151A (en) * 1995-08-11 1997-11-18 Texas Instruments Incorporated Anode plate for flat panel display having integrated getter
US5606225A (en) * 1995-08-30 1997-02-25 Texas Instruments Incorporated Tetrode arrangement for color field emission flat panel display with barrier electrodes on the anode plate
US5865658A (en) * 1995-09-28 1999-02-02 Micron Display Technology, Inc. Method for efficient positioning of a getter
US5578900A (en) * 1995-11-01 1996-11-26 Industrial Technology Research Institute Built in ion pump for field emission display
JP3139375B2 (en) * 1996-04-26 2001-02-26 日本電気株式会社 Method of manufacturing field emission cold cathode
IT1290471B1 (en) * 1997-03-25 1998-12-04 Getters Spa PROCESS FOR THE PRODUCTION OF GRIDS FOR FLAT SCREENS COVERED WITH NON-EVAPORABLE GETTER MATERIALS AND GRIDS SO OBTAINED
JPH10269973A (en) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp Display using electron emission element
US5945780A (en) * 1997-06-30 1999-08-31 Motorola, Inc. Node plate for field emission display
JP3235652B2 (en) * 1997-07-08 2001-12-04 日本電気株式会社 Field emission cold cathode and method of manufacturing the same
JPH11204067A (en) * 1998-01-19 1999-07-30 Futaba Corp Field emission device
JP3518855B2 (en) * 1999-02-26 2004-04-12 キヤノン株式会社 Getter, hermetic container having getter, image forming apparatus, and method of manufacturing getter
JP2000268703A (en) * 1999-03-17 2000-09-29 Futaba Corp Field emission device
JP3601374B2 (en) * 1999-09-30 2004-12-15 株式会社日立製作所 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041956A (en) * 2000-11-29 2002-06-05 김영남 Getter mounting method of a field emission display

Also Published As

Publication number Publication date
EP1100107A3 (en) 2004-06-02
EP1100107A2 (en) 2001-05-16
CN1298196A (en) 2001-06-06
TW476974B (en) 2002-02-21
JP2001210225A (en) 2001-08-03

Similar Documents

Publication Publication Date Title
US6580223B2 (en) Flat-type display
US6819041B2 (en) Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display
JP4976344B2 (en) Electron emission device and flat panel display
KR20010051595A (en) Getter, flat-panel display and method of production thereof
JP2002265942A (en) Phosphor powder and its production method, display panel, and flat display
US6945838B2 (en) Knocking processing method in flat-type display device, and knocking processing method in flat-panel display device-use substrate
JP2002208346A (en) Manufacturing method of cold cathode field electron emission element
JP2001256884A (en) Cold cathode electric field electron emission element and its production method and display of cold cathode electric field electron emission and its production method
JP2002175764A (en) Display panel and display device using the same
JP4670154B2 (en) Cold cathode field emission device and cold cathode field emission display
US6379572B1 (en) Flat panel display with spaced apart gate emitter openings
JP2004285363A (en) Phosphor powder, method for producing the same, display panel and flat-screen display device
JP2002124199A (en) Display panel, display device and their manufacturing method
JP2003151456A (en) Cathode panel for cold cathode electric field electron emission display device, cold cathode electric field electron emission display device and method for manufacturing cathode panel for cold cathode electric field electron emission display device
JP2003086080A (en) Cold cathode field electron emission element and cold cathode field electron emission display device
JP2000285796A (en) Cold-cathode filed electron emitting element, manufacture thereof, and cold-cathode field electron emitting display device
JP2002270087A (en) Method of manufacturing cold cathode field electron emission element and method of manufacturing cold cathode field electron emission display device
JP2003217468A (en) Cathode panel for cold cathode field electron emission display device and cold cathode field electron emission display device
JP2001332199A (en) Display panel, plane display device and plane display device driving method
JP2004307869A (en) Phosphor powder and its preparation process,display panel, and flat-panel display apparatus
JP2003007234A (en) Anode panel for cold cathode field electron emission display, manufacturing method of the same, cathode panel for the cold cathode field electron emission display device, manufacturing method of the same, the cold cathode field electron emission display and manufacturing method of the same
JP2003197087A (en) Cathode panel for cold cathode field electron emission display device, and cold cathode field electron emission display device
JP2001345042A (en) Manufacturing method of cold cathode field electron emission element, and manufacturing method of display device of cold cathode field electron emission
JP2003197132A (en) Cathode panel for cold cathode field electron emission display, and cold cathode field electron emission display
JP2002343254A (en) Conditioning method of cold-cathode filed electron emission display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid