JP2002343254A - Conditioning method of cold-cathode filed electron emission display device - Google Patents

Conditioning method of cold-cathode filed electron emission display device

Info

Publication number
JP2002343254A
JP2002343254A JP2001144156A JP2001144156A JP2002343254A JP 2002343254 A JP2002343254 A JP 2002343254A JP 2001144156 A JP2001144156 A JP 2001144156A JP 2001144156 A JP2001144156 A JP 2001144156A JP 2002343254 A JP2002343254 A JP 2002343254A
Authority
JP
Japan
Prior art keywords
electrode
voltage
field emission
gate electrode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001144156A
Other languages
Japanese (ja)
Inventor
Kazuto Kimura
和人 木村
Morikazu Konishi
守一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001144156A priority Critical patent/JP2002343254A/en
Publication of JP2002343254A publication Critical patent/JP2002343254A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a conditioning method of a cold-cathode field electron emission display device. SOLUTION: In this conditioning method of the cold-cathode field electron emission display device, consisting of a cathode panel 10 having a cathode field electron emission element provided with a cathode electrode 12 and a gate electrode 14, and anode panel 20 having an anode electrode 24, current- detecting breaking means 40, 41, R connected to the cathode electrode 12, and a conditioning means consisting of a high-voltage circuit 42 are used, the cathode electrode 12 and the gate electrode 14 are kept in a short-circuit state, the voltage applied from the high-voltage circuit 42 to the anode electrode 24 is increased gradually, and the electrical connection of the high-voltage circuit 42 and the anode electrode 24 is broken during a predetermined time by the action of the current detecting braking means in a case, when the discharge current flowing in the current detecting breaking means caused by the generation of the discharge between the anode electrode 24 and the gate electrode 14 exceeds a prescribed value.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電界電子放
出表示装置のコンディショニング方法に関する。
The present invention relates to a method for conditioning a cold cathode field emission display.

【0002】[0002]

【従来の技術】現在主流の陰極線管(CRT)に代わる
画像表示装置として、平面型(フラットパネル形式)の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置(LCD)、エレクトロル
ミネッセンス表示装置(ELD)、プラズマ表示装置
(PDP)を例示することができる。また、熱的励起に
よらず、固体から真空中に電子を放出することが可能な
冷陰極電界電子放出型の表示装置、所謂フィールドエミ
ッションディスプレイ(FED)も提案されており、画
面の明るさ及び低消費電力の観点から注目を集めてい
る。
2. Description of the Related Art Various types of flat-panel (flat-panel) display devices have been studied as image display devices to replace the current mainstream cathode ray tube (CRT). Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). In addition, a cold cathode field emission display device capable of emitting electrons from a solid into a vacuum without using thermal excitation, a so-called field emission display (FED), has been proposed. Attention is drawn from the viewpoint of low power consumption.

【0003】冷陰極電界電子放出表示装置(以下、表示
装置と略称する場合がある)の代表的な構成例を図12
に示し、図13に、カソードパネル10及びアノードパ
ネル20の一部分の模式的な分解斜視図を示す。この表
示装置においては、カソードパネル10とアノードパネ
ル20とが対向配置され、カソードパネル10とアノー
ドパネル20とは、各々の周縁部において枠体25を介
して互いに接着され、両パネル10,20の間の閉鎖空
間が真空空間とされている。カソードパネル10は、電
子放出体として冷陰極電界電子放出素子(以下、電界放
出素子と略称する場合がある)を、複数、備えている。
図12には、電界放出素子の一例として、円錐形の電子
放出電極16Aから構成された電子放出部16を有す
る、所謂スピント(Spindt)型電界放出素子を示
す。スピント型電界放出素子は、支持体11上に形成さ
れたストライプ状のカソード電極12と、絶縁層13
と、絶縁層13上に形成されたストライプ状のゲート電
極14と、ゲート電極14及び絶縁層13に設けられた
開口部15内に形成された円錐形の電子放出電極16A
とから構成されている。通常、複数の電子放出電極16
Aが、後述する蛍光体層22の1つに対応付けられてい
る。電子放出電極16Aには、カソード電極制御回路3
0からカソード電極12を通じて相対的に負電圧(走査
信号)が印加され、ゲート電極14にはゲート電極制御
回路31から相対的に正電圧(ビデオ信号)が印加され
る。これらの電圧印加によって生じた電界に応じて、電
子放出電極16Aの先端から電子が量子トンネル効果に
基づき放出される。尚、電界放出素子としては、上述の
ようなスピント型電界放出素子に限られず、所謂エッジ
型や平面型等、他のタイプの電界放出素子が用いられる
場合もある。
FIG. 12 shows a typical configuration example of a cold cathode field emission display (hereinafter, may be abbreviated as a display).
FIG. 13 is a schematic exploded perspective view of a part of the cathode panel 10 and the anode panel 20. In this display device, the cathode panel 10 and the anode panel 20 are arranged opposite to each other, and the cathode panel 10 and the anode panel 20 are bonded to each other via a frame 25 at each peripheral edge. The enclosed space between them is a vacuum space. The cathode panel 10 includes a plurality of cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices) as electron emitters.
FIG. 12 shows a so-called Spindt-type field emission device having an electron emission portion 16 composed of a conical electron emission electrode 16A as an example of the field emission device. The Spindt-type field emission device includes a stripe-shaped cathode electrode 12 formed on a support 11 and an insulating layer 13.
And a striped gate electrode 14 formed on the insulating layer 13, and a conical electron emitting electrode 16 </ b> A formed in the opening 15 provided in the gate electrode 14 and the insulating layer 13.
It is composed of Usually, a plurality of electron emitting electrodes 16
A is associated with one of the phosphor layers 22 described later. The electron emission electrode 16A has a cathode electrode control circuit 3
From 0, a relatively negative voltage (scanning signal) is applied through the cathode electrode 12, and a relatively positive voltage (video signal) is applied to the gate electrode 14 from the gate electrode control circuit 31. Electrons are emitted from the tip of the electron emission electrode 16A based on the quantum tunnel effect according to the electric field generated by the application of these voltages. The field emission device is not limited to the Spindt-type field emission device described above, and other types of field emission devices such as a so-called edge type and a planar type may be used.

【0004】一方、アノードパネル20は、ガラス等か
ら成る基板21上にマトリクス状あるいはストライプ状
に形成された複数の蛍光体層22(蛍光体層22R,2
2G,22B)と、蛍光体層22の間を埋めるブラック
マトリクス23と、蛍光体層22及びブラックマトリク
ス23上の全面に形成されたアノード電極24とから構
成されている。アノード電極24には、ゲート電極14
に印加される正電圧よりも高い正電圧がアノード電極制
御回路32から印加される。アノード電極24は、電子
放出電極16Aから真空空間中へ放出された電子を蛍光
体層22に向かって誘導する役割を果たす。また、アノ
ード電極24は、蛍光体層22を構成する蛍光体粒子を
イオン等の粒子によるスパッタから保護すると共に、電
子励起によって生じた蛍光体層22の発光を基板側へ反
射させ、基板21の外側から観察される表示画面の輝度
を向上させる機能も有する。アノード電極24は、例え
ば、アルミニウム薄膜から構成されている。
On the other hand, the anode panel 20 is composed of a plurality of phosphor layers 22 (phosphor layers 22R and 22R) formed in a matrix or stripes on a substrate 21 made of glass or the like.
2G, 22B), a black matrix 23 filling the space between the phosphor layers 22, and an anode electrode 24 formed on the entire surface of the phosphor layer 22 and the black matrix 23. The anode electrode 24 has a gate electrode 14
Are applied from the anode electrode control circuit 32. The anode electrode 24 plays a role of guiding electrons emitted from the electron emission electrode 16A into the vacuum space toward the phosphor layer 22. In addition, the anode electrode 24 protects the phosphor particles constituting the phosphor layer 22 from sputtering by particles such as ions, reflects light emitted from the phosphor layer 22 generated by electronic excitation toward the substrate side, It also has a function of improving the brightness of the display screen viewed from the outside. The anode electrode 24 is made of, for example, an aluminum thin film.

【0005】一般に、カソード電極12とゲート電極1
4とは、これらの両電極12,14の射影像が互いに直
交する方向に各々ストライプ状に形成されており、これ
らの両電極12,14の射影像が重複する重複領域(単
色表示装置の1画素分の領域、あるいは又、カラー表示
装置の1画素を構成する3つのサブピクセルの内の1つ
のサブピクセル分の領域に相当する)に、通常、複数の
電界放出素子が設けられている。更に、かかる重複領域
が、カソードパネル10の有効領域(実際の表示画面と
して機能する領域)内に2次元マトリクス状に配列され
ている。1画素は、カソードパネル側のカソード電極1
2とゲート電極14との重複領域に複数設けられた電界
放出素子の一群と、これらの電界放出素子の一群に対面
したアノードパネル側の蛍光体層22とによって構成さ
れている。有効領域には、かかる画素が、例えば数十万
〜数百万個ものオーダーにて配列されている。
Generally, the cathode electrode 12 and the gate electrode 1
Reference numeral 4 denotes that the projected images of the two electrodes 12 and 14 are formed in stripes in directions orthogonal to each other, and that the projected images of the two electrodes 12 and 14 overlap each other. Usually, a plurality of field emission devices are provided in a pixel area or an area corresponding to one of three sub-pixels constituting one pixel of the color display device). Further, such overlapping areas are arranged in a two-dimensional matrix in an effective area (area functioning as an actual display screen) of the cathode panel 10. One pixel is a cathode electrode 1 on the cathode panel side.
A plurality of field emission devices provided in a region where the gate electrode 2 and the gate electrode 14 overlap, and a phosphor layer 22 on the anode panel side facing the group of these field emission devices. In the effective area, such pixels are arranged, for example, in the order of several hundred thousand to several million.

【0006】[0006]

【発明が解決しようとする課題】カソードパネル10と
アノードパネル20との間のギャップは0.1mm〜1
mm程度である。アノード電極24には高電圧(例え
ば、6kV)が印加される。このような表示装置におい
ては、カソードパネル10に設けられたゲート電極14
とアノードパネル20に設けられたアノード電極24と
の間で放電が発生することがあり、画像表示の品質が著
しく損なわれる虞がある。また、放電が発生する結果、
表示装置の構成要素からのガス放出が生じ、表示装置の
寿命が短縮するといった問題も生じる。真空空間中にお
ける放電の発生機構においては、先ず、強電界下におけ
る電子放出電極16Aからの電子やイオンの放出が放電
のトリガーとなり、アノード電極制御回路32からアノ
ード電極24へエネルギーが供給されてアノード電極2
4の温度が局所的に上昇し、アノード電極24の内部の
吸蔵ガスの放出、あるいはアノード電極24を構成する
材料そのものの蒸発が生じ、小規模な放電が大規模な放
電(例えば、アーク放電)へ成長すると考えられる。
The gap between the cathode panel 10 and the anode panel 20 is 0.1 mm to 1 mm.
mm. A high voltage (for example, 6 kV) is applied to the anode electrode 24. In such a display device, the gate electrode 14 provided on the cathode panel 10 is provided.
In some cases, discharge may occur between the anode and the anode electrode 24 provided on the anode panel 20, and the quality of image display may be significantly impaired. Also, as a result of the occurrence of discharge,
There is also a problem that gas is emitted from the components of the display device and the life of the display device is shortened. In the discharge generation mechanism in the vacuum space, first, the emission of electrons and ions from the electron emission electrode 16A under a strong electric field triggers the discharge, and energy is supplied from the anode electrode control circuit 32 to the anode electrode 24, and Electrode 2
4, the occluded gas inside the anode electrode 24 is released, or the material constituting the anode electrode 24 evaporates, so that a small-scale discharge becomes a large-scale discharge (for example, arc discharge). It is thought to grow to.

【0007】表示装置における放電現象は真空中で発生
するので、グロー放電を越えて一気にアーク放電に移行
する。アーク放電は負の電圧−電流特性を示すが故に、
保護抵抗を設けてもその効果が殆ど無く、保護抵抗によ
る放電の制御、抑制は困難である。また、一旦放電が収
まったとしても、放電によって生じたガスが残留してい
る間に、再びアノード電極に高圧が印加されると、同じ
場所あるいはその近傍で放電が再び生じ、見掛け上、放
電が連続して生じることになる。
[0007] Since the discharge phenomenon in the display device occurs in a vacuum, it transits beyond the glow discharge to the arc discharge at once. Because arc discharge shows negative voltage-current characteristics,
Even if a protection resistor is provided, the effect is hardly obtained, and it is difficult to control and suppress discharge by the protection resistor. Further, even if the discharge is stopped, if a high voltage is applied again to the anode electrode while the gas generated by the discharge remains, the discharge occurs again at or near the same location, and apparently the discharge is It will occur continuously.

【0008】このような表示装置の動作時の放電は、表
示装置の構成要素に存在する突起部から、あるいは又、
表示装置の構成要素に付着した異物から主に生じる。従
って、例えば、表示装置の製造過程において、これらの
突起部や異物を除去しなければならない。
[0008] Such a discharge during operation of the display device is generated from a projection existing in a component of the display device, or
It is mainly generated from foreign substances attached to components of the display device. Therefore, for example, in the manufacturing process of the display device, it is necessary to remove these protrusions and foreign matter.

【0009】そのために、所謂コンディショニングを行
う。具体的には、例えば、カソードパネル10とアノー
ドパネル20との間の空間を排気しながら、アノード電
極24に電圧を印加し、かかる電圧を徐々に増加させて
いく。これによって、ゲート電極14とアノード電極2
4との間で放電が発生し、その結果、突起部や異物が除
去される。従来のコンディショニング方法にあっては、
アノード電極24に電圧を段階的に、且つ、連続して印
加する。
For this purpose, so-called conditioning is performed. Specifically, for example, a voltage is applied to the anode electrode 24 while evacuating the space between the cathode panel 10 and the anode panel 20, and the voltage is gradually increased. Thereby, the gate electrode 14 and the anode electrode 2
A discharge is generated between the semiconductor device and the semiconductor device 4, and as a result, the protrusions and foreign matter are removed. In conventional conditioning methods,
A voltage is applied to the anode electrode 24 stepwise and continuously.

【0010】ところが、このような従来のコンディショ
ニング方法では、大規模な放電が生じると、あるいは
又、放電の規模の大小に拘わらず同一箇所で放電が長時
間継続すると、電界放出素子に損傷が生じ、画像表示の
品質が著しく損なわれる場合がある。
However, in such a conventional conditioning method, if a large-scale discharge occurs, or if the discharge continues for a long time at the same location regardless of the magnitude of the discharge, the field emission element is damaged. In some cases, the quality of image display is significantly impaired.

【0011】従って、本発明の目的は、冷陰極電界電子
放出素子に損傷が生じ、画像表示の品質が著しく損なわ
れるといった問題を確実に回避することができる冷陰極
電界電子放出表示装置のコンディショニング方法を提供
することにある。
Therefore, an object of the present invention is to provide a method of conditioning a cold cathode field emission display device which can reliably avoid the problem that the cold cathode field emission device is damaged and the quality of image display is significantly impaired. Is to provide.

【0012】[0012]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第1の態様に係る冷陰極電界電子放出表示
装置のコンディショニング方法(以下、本発明の第1の
態様に係るコンディショニング方法と呼ぶ場合がある)
は、カソード電極とゲート電極と電子放出部から成る冷
陰極電界電子放出素子が複数設けられたカソードパネ
ル、及び、蛍光体層とアノード電極とを備えたアノード
パネルが、それらの周縁部で接合されて成る冷陰極電界
電子放出表示装置のコンディショニング方法である。
尚、このような構成の冷陰極電界電子放出表示装置を、
便宜上、第1の構成に係る冷陰極電界電子放出表示装置
と呼ぶ。
To achieve the above object, a method of conditioning a cold cathode field emission display according to a first aspect of the present invention (hereinafter, a conditioning method according to a first aspect of the present invention) May be called)
A cathode panel provided with a plurality of cold cathode field emission devices including a cathode electrode, a gate electrode, and an electron emission portion, and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions. This is a method for conditioning a cold cathode field emission display device.
Incidentally, the cold cathode field emission display having such a configuration is
For convenience, it is referred to as a cold cathode field emission display according to the first configuration.

【0013】そして、本発明の第1の態様に係るコンデ
ィショニング方法は、(A)カソード電極に接続された
電流検出遮断手段と、(B)アノード電極に電気的に接
続され、且つ、かかる電気的接続状態が該電流検出遮断
手段によって制御される高圧回路、から成るコンディシ
ョニング手段を用い、カソード電極とゲート電極とを短
絡状態にしておき、(a)高圧回路とアノード電極とを
電気的に接続して、高圧回路からアノード電極に印加す
る高圧回路供給電圧を、徐々に、所定の値まで上昇さ
せ、(b)高圧回路供給電圧を該所定の値まで上昇させ
る間に、アノード電極とゲート電極との間の放電の発生
に起因して電流検出遮断手段に流れる放電電流を検出
し、かかる放電電流が規定値を超えた場合、電流検出遮
断手段の作動によって、所定の時間の間、高圧回路とア
ノード電極との間の電気的な接続を遮断することを特徴
とする。
[0013] The conditioning method according to the first aspect of the present invention comprises: (A) a current detection cut-off means connected to a cathode electrode; and (B) an electrical connection to an anode electrode. Using a conditioning means consisting of a high voltage circuit whose connection state is controlled by the current detection cutoff means, the cathode electrode and the gate electrode are short-circuited, and (a) the high voltage circuit is electrically connected to the anode electrode. And gradually increasing the high-voltage circuit supply voltage applied from the high-voltage circuit to the anode electrode to a predetermined value. (B) While increasing the high-voltage circuit supply voltage to the predetermined value, the anode electrode and the gate electrode The discharge current flowing through the current detection and interruption means due to the occurrence of discharge during the period is detected. During the predetermined time, characterized by interrupting the electrical connection between the high-voltage circuit and the anode electrode.

【0014】上記の目的を達成するための本発明の第2
の態様に係る冷陰極電界電子放出表示装置のコンディシ
ョニング方法(以下、本発明の第2の態様に係るコンデ
ィショニング方法と呼ぶ場合がある)は、前述の第1の
構成に係る冷陰極電界電子放出表示装置のコンディショ
ニング方法である。本発明の第2の態様に係るコンディ
ショニング方法が、本発明の第1の態様に係るコンディ
ショニング方法と相違する点は、本発明の第1の態様に
係るコンディショニング方法においては、電子放出部か
ら電子を放出させずにコンディショニングを行うのに対
して、本発明の第2の態様に係るコンディショニング方
法においては、電子放出部から電子を放出させながらコ
ンディショニングを行う点にある。
The second object of the present invention to achieve the above object.
The conditioning method of the cold cathode field emission display according to the aspect (hereinafter, sometimes referred to as the conditioning method according to the second aspect of the present invention) is the cold cathode field emission display according to the first configuration described above. This is a method for conditioning the device. The difference between the conditioning method according to the second aspect of the present invention and the conditioning method according to the first aspect of the present invention is that the conditioning method according to the first aspect of the present invention uses The conditioning method according to the second aspect of the present invention is that the conditioning is performed while emitting electrons from the electron-emitting portion, whereas the conditioning is performed without emitting the electrons.

【0015】即ち、本発明の第2の態様に係るコンディ
ショニング方法は、(A)カソード電極に接続された電
流検出遮断手段と、(B)アノード電極に電気的に接続
され、且つ、かかる電気的接続状態が該電流検出遮断手
段によって制御される高圧回路と、(C)ゲート電極に
電気的に接続されたゲート電圧供給回路と、(D)カソ
ード電極とゲート電極との間に配設されたコンデンサ、
から成るコンディショニング手段を用い、ゲート電圧供
給回路からゲート電極に電圧を印加した状態にて、
(a)高圧回路とアノード電極とを電気的に接続して、
高圧回路からアノード電極に印加する高圧回路供給電圧
を、徐々に、所定の値まで上昇させ、(b)高圧回路供
給電圧を該所定の値まで上昇させる間に、アノード電極
とゲート電極との間の放電の発生に起因してコンデンサ
を介して電流検出遮断手段に流れる放電電流を検出し、
かかる放電電流が規定値を超えた場合、電流検出遮断手
段の作動によって、所定の時間の間、高圧回路とアノー
ド電極との間の電気的な接続を遮断することを特徴とす
る。
That is, in the conditioning method according to the second aspect of the present invention, there are provided (A) a current detection interrupting means connected to the cathode electrode, and (B) an electrical connection to the anode electrode. A high-voltage circuit whose connection state is controlled by the current detection / interruption means, (C) a gate voltage supply circuit electrically connected to the gate electrode, and (D) a circuit disposed between the cathode electrode and the gate electrode. Capacitors,
In the state where a voltage is applied to the gate electrode from the gate voltage supply circuit,
(A) electrically connecting the high voltage circuit and the anode electrode,
The high-voltage circuit supply voltage applied from the high-voltage circuit to the anode electrode is gradually increased to a predetermined value. Detecting the discharge current flowing to the current detection and interruption means via the capacitor due to the occurrence of the discharge of
When the discharge current exceeds a specified value, the electric connection between the high voltage circuit and the anode electrode is cut off for a predetermined time by operating the current detection cutoff means.

【0016】上記の目的を達成するための本発明の第3
の態様に係る冷陰極電界電子放出表示装置のコンディシ
ョニング方法(以下、本発明の第3の態様に係るコンデ
ィショニング方法と呼ぶ場合がある)は、カソード電極
とゲート電極と電子放出部から成る冷陰極電界電子放出
素子が複数設けられたカソードパネル、及び、蛍光体層
とアノード電極とを備えたアノードパネルが、それらの
周縁部で接合されて成り、ゲート電極とアノード電極と
の間に収束電極が配設された冷陰極電界電子放出表示装
置のコンディショニング方法である。尚、このような構
成の冷陰極電界電子放出表示装置を、便宜上、第2の構
成に係る冷陰極電界電子放出表示装置と呼ぶ。
The third object of the present invention to achieve the above object.
The conditioning method for a cold cathode field emission display according to the aspect (hereinafter, may be referred to as the conditioning method according to the third aspect of the present invention) comprises a cold cathode electric field comprising a cathode electrode, a gate electrode, and an electron emission portion. A cathode panel provided with a plurality of electron-emitting devices and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral edges, and a focusing electrode is arranged between the gate electrode and the anode electrode. This is a conditioning method for the cold cathode field emission display device provided. The cold cathode field emission display having such a configuration is referred to as a cold cathode field emission display according to the second configuration for convenience.

【0017】そして、本発明の第3の態様に係るコンデ
ィショニング方法は、(A)カソード電極に接続された
電流検出遮断手段と、(B)アノード電極に電気的に接
続され、且つ、かかる電気的接続状態が該電流検出遮断
手段によって制御される高圧回路、から成るコンディシ
ョニング手段を用い、カソード電極とゲート電極と収束
電極とを短絡状態にしておき、(a)高圧回路とアノー
ド電極とを電気的に接続して、高圧回路からアノード電
極に印加する高圧回路供給電圧を、徐々に、所定の値ま
で上昇させ、(b)高圧回路供給電圧を該所定の値まで
上昇させる間に、アノード電極と収束電極との間の放電
の発生に起因して電流検出遮断手段に流れる放電電流を
検出し、かかる放電電流が規定値を超えた場合、電流検
出遮断手段の作動によって、所定の時間の間、高圧回路
とアノード電極との間の電気的な接続を遮断することを
特徴とする。
The conditioning method according to the third aspect of the present invention is characterized in that (A) a current detection interrupting means connected to a cathode electrode, and (B) an electrical connection to an anode electrode. Using a conditioning means comprising a high voltage circuit whose connection state is controlled by the current detection and interruption means, the cathode electrode, the gate electrode and the focusing electrode are short-circuited, and (a) the high voltage circuit and the anode electrode are electrically connected. And (b) gradually increasing the high-voltage circuit supply voltage applied from the high-voltage circuit to the anode electrode to a predetermined value, and (b) increasing the high-voltage circuit supply voltage to the predetermined value. Detecting a discharge current flowing through the current detection and interruption means due to occurrence of discharge between the focusing electrode and the operation of the current detection and interruption means when the discharge current exceeds a specified value. Therefore, for a predetermined time, characterized by interrupting the electrical connection between the high-voltage circuit and the anode electrode.

【0018】上記の目的を達成するための本発明の第4
の態様に係る冷陰極電界電子放出表示装置のコンディシ
ョニング方法(以下、本発明の第4の態様に係るコンデ
ィショニング方法と呼ぶ場合がある)は、第2の構成に
係る冷陰極電界電子放出表示装置のコンディショニング
方法である。本発明の第4の態様に係るコンディショニ
ング方法が、本発明の第3の態様に係るコンディショニ
ング方法と相違する点は、本発明の第3の態様に係るコ
ンディショニング方法においては電子放出部から電子を
放出させずにコンディショニングを行うのに対して、本
発明の第4の態様に係るコンディショニング方法におい
ては電子放出部から電子を放出させながらコンディショ
ニングを行う点にある。
The fourth object of the present invention to achieve the above object.
The conditioning method of the cold cathode field emission display device according to the aspect (hereinafter, may be referred to as the conditioning method according to the fourth aspect of the present invention) is the method of the cold cathode field emission display device according to the second configuration. This is a conditioning method. The difference between the conditioning method according to the fourth aspect of the present invention and the conditioning method according to the third aspect of the present invention is that the conditioning method according to the third aspect of the present invention emits electrons from the electron-emitting portion. While the conditioning is performed without performing the conditioning, the conditioning method according to the fourth aspect of the present invention lies in that the conditioning is performed while emitting electrons from the electron emission unit.

【0019】即ち、本発明の第4の態様に係るコンディ
ショニング方法は、本発明の第3の態様に係るコンディ
ショニング方法において、コンディショニング手段が、
更に、ゲート電極に電気的に接続されたゲート電圧供給
回路を備え、カソード電極とゲート電極と収束電極とを
短絡状態とする代わりに、カソード電極と収束電極とを
短絡状態にしておき、且つ、ゲート電圧供給回路からゲ
ート電極に電圧を印加した状態にて、前記工程(a)及
び工程(b)を実行することを特徴とする。
That is, a conditioning method according to a fourth aspect of the present invention is the conditioning method according to the third aspect of the present invention, wherein the conditioning means comprises:
Furthermore, a gate voltage supply circuit electrically connected to the gate electrode is provided. The step (a) and the step (b) are performed in a state where a voltage is applied to the gate electrode from the gate voltage supply circuit.

【0020】尚、本発明の第1の態様に係るコンディシ
ョニング方法を実行した後、本発明の第2の態様に係る
コンディショニング方法を実行してもよいし、本発明の
第3の態様に係るコンディショニング方法を実行した
後、本発明の第4の態様に係るコンディショニング方法
を実行してもよい。
After executing the conditioning method according to the first aspect of the present invention, the conditioning method according to the second aspect of the present invention may be executed, or the conditioning according to the third aspect of the present invention may be executed. After performing the method, the conditioning method according to the fourth aspect of the present invention may be performed.

【0021】また、本発明の第1の態様〜第4の態様に
係るコンディショニング方法にあっては、カソードパネ
ルとアノードパネルとの間の空間を排気しながら、前記
工程(a)及び工程(b)を実行することが望ましい。
更には、その後、カソードパネルとアノードパネルとの
間の空間を封止し、次いで、前記工程(a)及び工程
(b)を実行してもよい。本発明の第1の態様及び第2
の態様に係るコンディショニング方法の組合せを、以下
の表1に示すが、本発明の第3の態様及び第4の態様に
係るコンディショニング方法の組合せにあっては、表1
中の「第1の態様」及び「第2の態様」を「第3の態
様」及び「第4の態様」と読み替えればよい。また、表
1中の、「1」、「2」、「3」、「4」の数字は実行
の順番を示す。
In the conditioning method according to the first to fourth aspects of the present invention, the steps (a) and (b) are performed while exhausting a space between the cathode panel and the anode panel. ) Is desirable.
Furthermore, after that, the space between the cathode panel and the anode panel may be sealed, and then the steps (a) and (b) may be performed. First aspect and second aspect of the present invention
Table 1 below shows combinations of the conditioning methods according to the aspects of the present invention, and Table 1 shows the combinations of the conditioning methods according to the third and fourth aspects of the present invention.
What is necessary is just to read "1st aspect" and "2nd aspect" in this as "3rd aspect" and "4th aspect". The numbers “1”, “2”, “3”, and “4” in Table 1 indicate the order of execution.

【0022】[表1] [Table 1]

【0023】本発明の第1の態様〜第4の態様に係るコ
ンディショニング方法において、排気中にコンディショ
ニングを実施する場合、冷陰極電界電子放出表示装置と
別個にコンディショニング手段を用意して、コンディシ
ョニング方法を実施することができる。また、封止後で
あって、冷陰極電界電子放出表示装置を最終製品として
完成させる前にコンディショニングを実施する場合に
も、冷陰極電界電子放出表示装置と別個にコンディショ
ニング手段を用意して、コンディショニング方法を実施
することができる。但し、次に述べるような構成とする
こともできる。
In the conditioning method according to the first to fourth aspects of the present invention, when the conditioning is performed during the exhaust, conditioning means is provided separately from the cold cathode field emission display, and the conditioning method is performed. Can be implemented. Also, in the case where conditioning is performed after sealing and before completing the cold cathode field emission display device as a final product, a conditioning means is provided separately from the cold cathode field emission display device, and the conditioning is performed. The method can be performed. However, the following configuration may be adopted.

【0024】冷陰極電界電子放出表示装置を最終製品と
して完成させた後に、コンディショニングを実施するこ
とも可能である。但し、この場合、本発明の第1の態様
に係るコンディショニング方法にあっては、カソード電
極とゲート電極とを短絡状態とする必要があるので、例
えば、全てのカソード電極及びゲート電極を接地して短
絡状態とすることができるような回路構成としておく必
要がある。また、本発明の第3の態様に係るコンディシ
ョニング方法にあっては、カソード電極とゲート電極と
収束電極とを短絡状態とする必要があるので、例えば、
全てのカソード電極とゲート電極と収束電極を接地して
短絡状態とすることができるような回路構成としておく
必要がある。更には、本発明の第4の態様に係るコンデ
ィショニング方法にあっては、カソード電極と収束電極
とを短絡状態とする必要があるので、例えば、全てのカ
ソード電極及び収束電極を接地して短絡状態とすること
ができるような回路構成としておく必要がある。本発明
の第2の態様に係るコンディショニング方法にあって
は、コンデンサを冷陰極電界電子放出表示装置に組み込
んでおく必要がある。また、第4の態様に係るコンディ
ショニング方法にあっては、収束電極とゲート電極との
間にバイパスコンデンサを配設しておくことが好まし
い。そして、本発明の第1の態様〜第4の態様に係るコ
ンディショニング方法にあっては、電流検出遮断手段を
冷陰極電界電子放出表示装置に組み込んでおく必要があ
る。高圧回路は、アノード電極制御回路を用いればよい
が、かかるアノード電極制御回路の出力電圧を可変とす
ることができる構成とする必要がある。また、本発明の
第2の態様及び第4の態様に係るコンディショニング方
法にあっては、ゲート電圧供給回路として、冷陰極電界
電子放出表示装置に組み込まれたゲート電極制御回路を
用いればよい。
After the cold cathode field emission display device is completed as a final product, conditioning can be performed. However, in this case, in the conditioning method according to the first aspect of the present invention, it is necessary to make the cathode electrode and the gate electrode short-circuited. It is necessary to have a circuit configuration that can be in a short-circuit state. In the conditioning method according to the third aspect of the present invention, it is necessary to short-circuit the cathode electrode, the gate electrode, and the focusing electrode.
It is necessary to provide a circuit configuration in which all cathode electrodes, gate electrodes, and focusing electrodes can be grounded and short-circuited. Furthermore, in the conditioning method according to the fourth aspect of the present invention, it is necessary to make the cathode electrode and the focusing electrode short-circuited. It is necessary to have a circuit configuration that allows the following. In the conditioning method according to the second aspect of the present invention, it is necessary to incorporate a capacitor into the cold cathode field emission display. In the conditioning method according to the fourth aspect, it is preferable to dispose a bypass capacitor between the focusing electrode and the gate electrode. Then, in the conditioning methods according to the first to fourth aspects of the present invention, it is necessary to incorporate the current detection cutoff means into the cold cathode field emission display. As the high-voltage circuit, an anode electrode control circuit may be used, but it is necessary that the output voltage of the anode electrode control circuit be variable. In the conditioning methods according to the second and fourth aspects of the present invention, a gate electrode control circuit incorporated in a cold cathode field emission display may be used as the gate voltage supply circuit.

【0025】本発明の第1の態様〜第4の態様に係るコ
ンディショニング方法にあっては、電流検出遮断手段の
作動によって、所定の時間の間、高圧回路とアノード電
極との間の電気的な接続を遮断した後に、高圧回路とア
ノード電極とを電気的に接続して、高圧回路からアノー
ド電極に高圧回路供給電圧を印加するために、コンディ
ショニング手段は、高圧回路とアノード電極との間の電
気的接続の遮断時間を制御するための手段を備えている
ことが好ましく、かかる手段として、例えば、タイマー
回路を挙げることができる。
In the conditioning method according to the first to fourth aspects of the present invention, the electric current between the high-voltage circuit and the anode electrode is maintained for a predetermined time by the operation of the current detection cutoff means. After disconnecting the connection, the conditioning means electrically connects the high-voltage circuit to the anode electrode and applies a high-voltage circuit supply voltage from the high-voltage circuit to the anode electrode. It is preferable to provide a means for controlling the disconnection time of the electrical connection, and such a means includes, for example, a timer circuit.

【0026】上記の目的を達成するための本発明の第5
の態様に係る冷陰極電界電子放出表示装置のコンディシ
ョニング方法(以下、本発明の第5の態様に係るコンデ
ィショニング方法と呼ぶ場合がある)は、カソード電極
とゲート電極と電子放出部から成る冷陰極電界電子放出
素子が複数設けられたカソードパネル、及び、蛍光体層
とアノード電極とを備えたアノードパネルが、それらの
周縁部で接合されて成る冷陰極電界電子放出表示装置に
おいて、高圧回路からアノード電極に印加する高圧回路
供給電圧を階段状に所定の値まで上昇させて、アノード
電極と冷陰極電界電子放出素子との間に放電を生じさせ
る冷陰極電界電子放出表示装置のコンディショニング方
法であって、パルス状の高圧回路供給電圧のパルス幅を
PW1、パルス周期をPW0、パルス電圧値をPVとした
とき、(a)パルス電圧値PV及びパルス周期PW0
一定とし、パルス幅PW1を逐次延長させながら、アノ
ード電極にパルス電圧値PVのパルス状の高圧回路供給
電圧を印加し、(b)パルス幅PW1>パルス周期PW0
となったならば、パルス電圧値PVを増加させ、パルス
電圧値PVが前記所定の値に達するまで、工程(a)及
び工程(b)を繰り返すことを特徴とする。
According to the fifth aspect of the present invention, there is provided the above-mentioned object.
The conditioning method of the cold cathode field emission display according to the aspect (hereinafter, may be referred to as the conditioning method according to the fifth aspect of the present invention) comprises a cold cathode electric field comprising a cathode electrode, a gate electrode, and an electron emission portion. In a cold cathode field emission display device in which a cathode panel provided with a plurality of electron-emitting devices and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions, A method for conditioning a cold cathode field emission display device in which a high-voltage circuit supply voltage applied to is stepwise raised to a predetermined value to cause a discharge between an anode electrode and a cold cathode field emission device, PW 1 the pulse width of the pulsed high voltage circuit supply voltage, when the pulse period PW 0, a pulse voltage value and a PV, (a) Pas The scan voltage PV and the pulse period PW 0 is constant, while successively to extend the pulse width PW 1, a pulsed high voltage circuit supply voltage of the pulse voltage PV is applied to the anode electrode, (b) a pulse width PW 1> Pulse period PW 0
Then, the pulse voltage value PV is increased, and the steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value.

【0027】尚、この場合、アノード電極と冷陰極電界
電子放出素子との間に放電を生じさせるが、この放電
は、具体的には、主に、アノード電極とゲート電極との
間で生じる。
In this case, a discharge is generated between the anode electrode and the cold cathode field emission device. Specifically, the discharge mainly occurs between the anode electrode and the gate electrode.

【0028】また、ゲート電極とアノード電極との間に
収束電極が配設されている構成とすることもできる。こ
の場合にも、アノード電極と冷陰極電界電子放出素子と
の間に放電を生じさせるが、この放電は、具体的には、
主に、アノード電極と収束電極との間で生じる。
Further, a configuration in which a focusing electrode is provided between the gate electrode and the anode electrode may be adopted. Also in this case, a discharge is generated between the anode electrode and the cold cathode field emission device, and this discharge is, specifically,
It mainly occurs between the anode electrode and the focusing electrode.

【0029】ここで、パルス状の高圧回路供給電圧のパ
ルス幅PW1を0.1ミリ秒乃至1秒、好ましくは1ミ
リ秒乃至100ミリ秒とすることが望ましく、パルス周
期PW0を1ミリ秒乃至1秒、好ましくは10ミリ秒乃
至100ミリ秒とすることが望ましく、更には、階段状
のパルス電圧値の変化量ΔPVを1ボルト乃至0.1キ
ロボルト、好ましくは10ボルト乃至0.1キロボルト
とすることが望ましい。尚、パルス幅PW1の延長時間
ΔPW1を0.1ミリ秒乃至100ミリ秒、好ましくは
1ミリ秒乃至10ミリ秒とすることが望ましい。1回の
パルス状の高圧回路供給電圧の供給の後、パルス幅PW
1の延長を行ってもよいし、複数回のパルス状の高圧回
路供給電圧の供給の後、パルス幅PW1の延長を行って
もよい。階段状のパルス電圧値におけるパルス状の高圧
回路供給電圧の供給回数は6×10回乃至6×10
5回、好ましくは6×102回乃至6×104回とするこ
とが望ましい。
Here, it is desirable that the pulse width PW 1 of the pulsed high-voltage circuit supply voltage is 0.1 ms to 1 second, preferably 1 ms to 100 ms, and the pulse period PW 0 is 1 mm. It is desirable to set the change amount ΔPV of the step-like pulse voltage value to 1 to 0.1 kV, preferably 10 to 0.1 kV, and more preferably 10 to 0.1 kV. Desirably, kilovolts. Note that extra time? Pw 1 to 0.1 msec to 100 msec pulse width PW 1, preferably it is desirable that the 1 millisecond to 10 milliseconds. After one supply of the pulsed high voltage circuit supply voltage, the pulse width PW
It may be carried out first extension, after the supply of the plurality of pulsed high voltage circuit supply voltage, may be performed to extend the pulse width PW 1. The number of supply times of the pulse-like high-voltage circuit supply voltage at the step-like pulse voltage value is from 6 × 10 to 6 × 10
The number of times is preferably 5 times, preferably 6 × 10 2 times to 6 × 10 4 times.

【0030】収束電極が配設された構成を含む本発明の
第5の態様に係るコンディショニング方法においては、
カソードパネルとアノードパネルとの間の空間を排気し
ながら、パルス電圧値PVが前記所定の値に達するま
で、前記工程(a)及び工程(b)を繰り返す形態とす
ることができる。
In a conditioning method according to a fifth aspect of the present invention including a configuration in which a focusing electrode is provided,
Steps (a) and (b) may be repeated until the pulse voltage value PV reaches the predetermined value while evacuating the space between the cathode panel and the anode panel.

【0031】あるいは又、収束電極が配設された構成を
含む本発明の第5の態様に係るコンディショニング方法
においては、カソードパネルとアノードパネルとの間の
空間を封止した後、パルス電圧値PVが前記所定の値に
達するまで、前記工程(a)及び工程(b)を繰り返す
形態とすることができる。
Alternatively, in the conditioning method according to the fifth aspect of the present invention including the configuration in which the focusing electrode is provided, after the space between the cathode panel and the anode panel is sealed, the pulse voltage value PV Step (a) and Step (b) may be repeated until the value reaches the predetermined value.

【0032】あるいは又、収束電極が配設された構成を
含む本発明の第5の態様に係るコンディショニング方法
においては、カソードパネルとアノードパネルとの間の
空間を排気しながら、パルス電圧値PVが前記所定の値
に達するまで、前記工程(a)及び工程(b)を繰り返
し、次いで、カソードパネルとアノードパネルとの間の
空間を封止した後、パルス電圧値PVが前記所定の値に
達するまで、前記工程(a)及び工程(b)を繰り返す
形態とすることができる。
Alternatively, in the conditioning method according to the fifth aspect of the present invention including the configuration in which the focusing electrode is provided, the pulse voltage value PV is increased while the space between the cathode panel and the anode panel is evacuated. The steps (a) and (b) are repeated until the predetermined value is reached, and then, after sealing the space between the cathode panel and the anode panel, the pulse voltage value PV reaches the predetermined value. Until the step (a) and the step (b) are repeated.

【0033】あるいは又、収束電極が配設された構成を
含む本発明の第5の態様に係るコンディショニング方法
においては、ゲート電極はゲート電圧供給回路に電気的
に接続されており、ゲート電圧供給回路からゲート電極
に電圧を印加しない状態で、パルス電圧値PVが前記所
定の値に達するまで、前記工程(a)及び工程(b)を
繰り返した後、ゲート電圧供給回路からゲート電極に電
圧を印加した状態で、パルス電圧値PVが前記所定の値
に達するまで、前記工程(a)及び工程(b)を再び繰
り返す形態とすることができる。
Alternatively, in the conditioning method according to the fifth aspect of the present invention including the configuration in which the focusing electrode is provided, the gate electrode is electrically connected to the gate voltage supply circuit, and After the steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value in a state where no voltage is applied to the gate electrode, a voltage is applied to the gate electrode from the gate voltage supply circuit. In this state, the step (a) and the step (b) may be repeated again until the pulse voltage value PV reaches the predetermined value.

【0034】そして、この場合、カソードパネルとアノ
ードパネルとの間の空間を排気しながら、ゲート電圧供
給回路からゲート電極に電圧を印加しない状態で、パル
ス電圧値PVが前記所定の値に達するまで、前記工程
(a)及び工程(b)を繰り返した後、ゲート電圧供給
回路からゲート電極に電圧を印加した状態で、パルス電
圧値PVが前記所定の値に達するまで、前記工程(a)
及び工程(b)を再び繰り返す形態とすることができ
る。
In this case, while the space between the cathode panel and the anode panel is evacuated, while the voltage is not applied to the gate electrode from the gate voltage supply circuit, until the pulse voltage value PV reaches the predetermined value. After the steps (a) and (b) are repeated, the step (a) is performed while the voltage is applied to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value.
And step (b) may be repeated again.

【0035】あるいは又、この場合、カソードパネルと
アノードパネルとの間の空間を封止した後、ゲート電圧
供給回路からゲート電極に電圧を印加しない状態で、パ
ルス電圧値PVが前記所定の値に達するまで、前記工程
(a)及び工程(b)を繰り返した後、ゲート電圧供給
回路からゲート電極に電圧を印加した状態で、パルス電
圧値PVが前記所定の値に達するまで、前記工程(a)
及び工程(b)を再び繰り返す形態とすることができ
る。
Alternatively, in this case, after sealing the space between the cathode panel and the anode panel, the pulse voltage value PV is set to the predetermined value in a state where no voltage is applied to the gate electrode from the gate voltage supply circuit. After the steps (a) and (b) are repeated until the pulse voltage value reaches the predetermined value, the voltage is applied to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value. )
And step (b) may be repeated again.

【0036】あるいは又、この場合、カソードパネルと
アノードパネルとの間の空間を排気しながら、ゲート電
圧供給回路からゲート電極に電圧を印加しない状態で、
パルス電圧値PVが前記所定の値に達するまで、前記工
程(a)及び工程(b)を繰り返した後、ゲート電圧供
給回路からゲート電極に電圧を印加した状態で、パルス
電圧値PVが前記所定の値に達するまで、前記工程
(a)及び工程(b)を再び繰り返し、次いで、カソー
ドパネルとアノードパネルとの間の空間を封止した後、
ゲート電圧供給回路からゲート電極に電圧を印加しない
状態で、パルス電圧値PVが前記所定の値に達するま
で、前記工程(a)及び工程(b)を繰り返した後、ゲ
ート電圧供給回路からゲート電極に電圧を印加した状態
で、パルス電圧値PVが前記所定の値に達するまで、前
記工程(a)及び工程(b)を再び繰り返す形態とする
ことができる。
Alternatively, in this case, while evacuating the space between the cathode panel and the anode panel, while applying no voltage to the gate electrode from the gate voltage supply circuit,
After the steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value, the pulse voltage value becomes the predetermined value while the voltage is applied to the gate electrode from the gate voltage supply circuit. And the above steps (a) and (b) are repeated again until the space between the cathode panel and the anode panel is sealed.
The steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value in a state where no voltage is applied to the gate electrode from the gate voltage supply circuit. And step (b) may be repeated until the pulse voltage value PV reaches the predetermined value.

【0037】収束電極が配設された構成を含む本発明の
第5の態様に係るコンディショニング方法においては、
前記工程(a)において、アノード電極と冷陰極電界電
子放出素子との間での放電頻度及び/又は放電電流に応
じて、パルス幅PW1を、一旦、短縮する形態とするこ
とができる。また、前記工程(a)において、アノード
電極と冷陰極電界電子放出素子との間での放電頻度及び
/又は放電電流に応じて、パルス電圧値PVを、一旦、
低下させる形態とすることができる。あるいは又、前記
工程(a)において、アノード電極と冷陰極電界電子放
出素子との間での放電頻度及び/又は放電電流に応じ
て、パルス幅PW1の延長を中断する形態とすることが
できる。尚、これらの各形態を組み合わせてもよい。更
には、これらの形態を、上述の各種の形態と組み合わせ
ることもできる。
In a conditioning method according to a fifth aspect of the present invention including a configuration in which a focusing electrode is provided,
Wherein in step (a), the depending on the discharge frequency and / or the discharge current between the anode electrode and the cold cathode field emission device, the pulse width PW 1, once can be in the form of shortening. Further, in the step (a), the pulse voltage value PV is temporarily set according to the discharge frequency and / or discharge current between the anode electrode and the cold cathode field emission device.
It can be in the form of lowering. Alternatively, in the step (a), it is possible in accordance with the discharge frequency and / or the discharge current between the anode electrode and the cold cathode field emission device, and interrupting the form to extend the pulse width PW 1 . In addition, you may combine these each form. Furthermore, these forms can be combined with the various forms described above.

【0038】本発明の第5の態様に係るコンディショニ
ング方法は、排気中に実施してもよいし、封止後であっ
て、冷陰極電界電子放出表示装置を最終製品として完成
させる前に実施してもよい。更には、場合によっては、
冷陰極電界電子放出表示装置を最終製品として完成させ
た後に、実施してもよい。
The conditioning method according to the fifth aspect of the present invention may be carried out during exhaustion, or after sealing and before completing the cold cathode field emission display as a final product. You may. Further, in some cases,
This may be performed after the cold cathode field emission display device is completed as a final product.

【0039】尚、本発明の第1の態様〜第4の態様に係
るコンディショニング方法と、各種の形態を含む本発明
の第5の態様に係るコンディショニング方法とを組み合
わせてもよい。即ち、本発明の第1の態様と第5の態様
に係るコンディショニング方法とを組み合わせてもよい
し、本発明の第2の態様と第5の態様に係るコンディシ
ョニング方法とを組み合わせてもよいし、本発明の第1
の態様、第2の態様、第5の態様に係るコンディショニ
ング方法とを組み合わせてもよいし、本発明の第3の態
様と第5の態様に係るコンディショニング方法とを組み
合わせてもよいし、本発明の第4の態様と第5の態様に
係るコンディショニング方法とを組み合わせてもよい
し、本発明の第3の態様、第4の態様、第5の態様に係
るコンディショニング方法とを組み合わせてもよい。
It is to be noted that the conditioning method according to the first to fourth aspects of the present invention may be combined with the conditioning method according to the fifth aspect of the present invention including various modes. That is, the conditioning method according to the first and fifth aspects of the present invention may be combined, or the conditioning method according to the second and fifth aspects of the present invention may be combined, First of the present invention
The conditioning method according to the second, fifth, and fifth aspects may be combined, the conditioning method according to the third and fifth aspects of the present invention may be combined, and the present invention may be combined. May be combined with the conditioning method according to the fifth and fifth aspects, or may be combined with the conditioning method according to the third, fourth, and fifth aspects of the present invention.

【0040】本発明の第1の構成あるいは第2の構成に
係る冷陰極電界電子放出表示装置における冷陰極電界電
子放出素子は、(イ)支持体と、(ロ)支持体上に設け
られたカソード電極と、(ハ)支持体及びカソード電極
上に形成された絶縁層と、(ニ)絶縁層上に設けられた
ゲート電極と、(ホ)ゲート電極及び絶縁層を貫通する
開口部と、(ヘ)開口部の底部に位置するカソード電極
の部分の上に設けられた電子放出電極、から成り、開口
部の底部に露出した電子放出電極が電子放出部に相当す
る構造とすることができる。
The cold cathode field emission device in the cold cathode field emission display according to the first or second configuration of the present invention is provided on (a) a support and (b) a support. A cathode electrode, (c) an insulating layer formed on the support and the cathode electrode, (d) a gate electrode provided on the insulating layer, (e) an opening penetrating the gate electrode and the insulating layer, (F) An electron emission electrode provided on a portion of the cathode electrode located at the bottom of the opening, and the electron emission electrode exposed at the bottom of the opening can have a structure corresponding to the electron emission portion. .

【0041】尚、このような構造を、便宜上、第1の構
造を有する冷陰極電界電子放出素子と呼ぶ。かかる冷陰
極電界電子放出素子の形式として、スピント型(円錐形
の電子放出電極が、開口部の底部に位置するカソード電
極の部分の上に設けられた冷陰極電界電子放出素子)、
クラウン型(王冠状の電子放出電極が、開口部の底部に
位置するカソード電極の部分の上に設けられた冷陰極電
界電子放出素子)、扁平型(略平面の電子放出電極が、
開口部の底部に位置するカソード電極の部分の上に設け
られた冷陰極電界電子放出素子)を挙げることができ
る。
Incidentally, such a structure is referred to as a cold cathode field emission device having the first structure for convenience. As a type of such a cold cathode field emission device, a Spindt type (a cold cathode field emission device in which a conical electron emission electrode is provided on a portion of the cathode electrode located at the bottom of the opening),
Crown type (cold cathode field emission device in which a crown-shaped electron emission electrode is provided on a portion of a cathode electrode located at the bottom of an opening), flat type (a substantially flat electron emission electrode is
(A cold cathode field emission device provided on the portion of the cathode electrode located at the bottom of the opening).

【0042】あるいは又、本発明の第1の構成あるいは
第2の構成に係る冷陰極電界電子放出表示装置における
冷陰極電界電子放出素子は、(イ)支持体と、(ロ)支
持体上に設けられたカソード電極と、(ハ)支持体及び
カソード電極上に形成された絶縁層と、(ニ)絶縁層上
に設けられたゲート電極と、(ホ)ゲート電極及び絶縁
層を貫通し、底部にカソード電極が露出した開口部、か
ら成り、開口部の底部に露出したカソード電極の部分が
電子放出部に相当する構造とすることができる。
Alternatively, the cold cathode field emission device in the cold cathode field emission display according to the first or second configuration of the present invention comprises: (a) a support; A cathode electrode provided, (c) an insulating layer formed on the support and the cathode electrode, (d) a gate electrode provided on the insulating layer, and (e) a gate electrode and the insulating layer, An opening in which the cathode electrode is exposed at the bottom portion may be provided, and the portion of the cathode electrode exposed at the bottom portion of the opening portion may have a structure corresponding to the electron emission portion.

【0043】尚、このような構造を、便宜上、第2の構
造を有する冷陰極電界電子放出素子と呼ぶ。かかる冷陰
極電界電子放出素子の形式として、平坦なカソード電極
の表面から電子を放出する平面型冷陰極電界電子放出素
子、凹凸が形成されたカソード電極の表面の凸部から電
子を放出するクレータ型冷陰極電界電子放出素子を挙げ
ることができる。
Incidentally, such a structure is referred to as a cold cathode field emission device having the second structure for convenience. As a type of such a cold cathode field emission device, a flat type cold cathode field emission device which emits electrons from a flat cathode electrode surface, and a crater type which emits electrons from a projection on the surface of the cathode electrode having irregularities are formed. A cold cathode field emission device can be mentioned.

【0044】更には、本発明の本発明の第1の構成ある
いは第2の構成に係る冷陰極電界電子放出表示装置にお
ける冷陰極電界電子放出素子は、(イ)支持体と、
(ロ)支持体の上方に設けられ、エッジ部を有するカソ
ード電極と、(ハ)少なくともカソード電極上に形成さ
れた絶縁層と、(ニ)絶縁層上に設けられたゲート電極
と、(ホ)少なくともゲート電極及び絶縁層を貫通する
開口部、から成り、開口部の底部若しくは側壁に露出し
たカソード電極のエッジ部が電子放出部に相当する構造
とすることができる。
Further, the cold cathode field emission device in the cold cathode field emission display according to the first or second configuration of the present invention comprises: (a) a support;
(B) a cathode electrode provided above the support and having an edge portion; (c) an insulating layer formed on at least the cathode electrode; (d) a gate electrode provided on the insulating layer; A) an opening that penetrates at least the gate electrode and the insulating layer, and the edge of the cathode electrode exposed at the bottom or the side wall of the opening may correspond to the electron emission portion.

【0045】尚、このような構造を、便宜上、第3の構
造を有する冷陰極電界電子放出素子、あるいはエッジ型
冷陰極電界電子放出素子と呼ぶ。
For convenience, such a structure is referred to as a cold cathode field emission device having the third structure or an edge type cold cathode field emission device.

【0046】更には、本発明の第1の構成あるいは第2
の構成に係る冷陰極電界電子放出表示装置における冷陰
極電界電子放出素子は、(イ)支持体上に配設された、
絶縁材料から成る帯状のスペーサ、(ロ)複数の開口部
が形成された帯状材料層から成るゲート電極、並びに、
(ハ)電子放出部、から成り、スペーサの頂面に接する
ように、且つ、電子放出部の上方に開口部が位置するよ
うに帯状材料層が張架された構造とすることもできる。
Further, the first configuration or the second configuration of the present invention
The cold cathode field emission device in the cold cathode field emission display device according to the above configuration, (a) disposed on a support,
A strip spacer made of an insulating material, (b) a gate electrode made of a strip material layer having a plurality of openings formed therein, and
(C) An electron emission portion, and a structure in which a band-shaped material layer is stretched so as to be in contact with the top surface of the spacer and to have an opening above the electron emission portion.

【0047】尚、このような構造を、便宜上、第4の構
造を有する冷陰極電界電子放出素子と呼ぶ。第4の構造
を有する冷陰極電界電子放出素子における電子放出部と
して、第1の構造〜第3の構造を有する冷陰極電界電子
放出素子における各種電子放出電極や電子放出部を適用
することができる。
Incidentally, such a structure is referred to as a cold cathode field emission device having the fourth structure for convenience. As the electron emitting portion in the cold cathode field emission device having the fourth structure, various electron emission electrodes and electron emission portions in the cold cathode field emission devices having the first to third structures can be applied. .

【0048】第1の構造、第2の構造若しくは第3の構
造を有する冷陰極電界電子放出素子におけるゲート電極
を構成する材料として、あるいは又、収束電極を構成す
る材料として、タングステン(W)、ニオブ(Nb)、
タンタル(Ta)、チタン(Ti)、モリブデン(M
o)、クロム(Cr)、アルミニウム(Al)、銅(C
u)、金(Au)、銀(Ag)、ニッケル(Ni)、コ
バルト(Co)、ジルコニウム(Zr)、鉄(Fe)、
白金(Pt)及び亜鉛(Zn)から成る群から選択され
た少なくとも1種類の金属;これらの金属元素を含む合
金あるいは化合物(例えばTiN等の窒化物や、WSi
2、MoSi2、TiSi2、TaSi2等のシリサイ
ド);あるいはシリコン(Si)等の半導体;ITO
(インジウム錫酸化物)、酸化インジウム、酸化亜鉛等
の導電性金属酸化物を例示することができる。ゲート電
極を作製するには、CVD法、スパッタリング法、蒸着
法、イオンプレーティング法、電解メッキ法、無電解メ
ッキ法、スクリーン印刷法、レーザーアブレーション
法、ゾル−ゲル法等の公知の薄膜形成技術により、上述
の構成材料から成る薄膜を絶縁層上に形成する。尚、薄
膜を絶縁層の全面に形成した場合には、公知のパターニ
ング技術を用いて薄膜をパターニングし、ストライプ状
のゲート電極を形成する。ストライプ状のゲート電極の
形成後、ゲート電極に開口部を形成してもよいし、スト
ライプ状のゲート電極の形成と同時に、ゲート電極に開
口部を形成してもよい。また、ゲート電極用導電材料層
を形成する前の絶縁層上に予めレジストパターンを形成
しておけば、リフトオフ法によるゲート電極の形成が可
能である。更には、ゲート電極の形状に応じた開口部を
有するマスクを用いて蒸着を行ったり、かかる開口部を
有するスクリーンを用いてスクリーン印刷を行えば、成
膜後のパターニングは不要となる。また、開口部を有す
る帯状材料層を予め作製しておき、かかる帯状材料層を
スペーサ上に固定することによって、ゲート電極を設け
ることもでき、これによって第4の構造を有する冷陰極
電界電子放出素子を得ることができる。
Tungsten (W), as a material forming a gate electrode in a cold cathode field emission device having the first structure, the second structure or the third structure, or as a material forming a focusing electrode, Niobium (Nb),
Tantalum (Ta), titanium (Ti), molybdenum (M
o), chromium (Cr), aluminum (Al), copper (C
u), gold (Au), silver (Ag), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe),
At least one metal selected from the group consisting of platinum (Pt) and zinc (Zn); alloys or compounds containing these metal elements (eg, nitrides such as TiN, WSi
2 , a silicide such as MoSi 2 , TiSi 2 , TaSi 2 ); or a semiconductor such as silicon (Si); ITO
(Indium tin oxide), conductive metal oxides such as indium oxide and zinc oxide. To form a gate electrode, a known thin film forming technique such as a CVD method, a sputtering method, an evaporation method, an ion plating method, an electrolytic plating method, an electroless plating method, a screen printing method, a laser ablation method, and a sol-gel method. As a result, a thin film made of the above constituent material is formed on the insulating layer. When a thin film is formed on the entire surface of the insulating layer, the thin film is patterned using a known patterning technique to form a gate electrode in a stripe shape. After the formation of the stripe-shaped gate electrode, an opening may be formed in the gate electrode, or an opening may be formed in the gate electrode at the same time as the formation of the stripe-shaped gate electrode. If a resist pattern is formed in advance on the insulating layer before the formation of the gate electrode conductive material layer, the gate electrode can be formed by a lift-off method. Furthermore, if vapor deposition is performed using a mask having an opening corresponding to the shape of the gate electrode or screen printing is performed using a screen having such an opening, patterning after film formation becomes unnecessary. Alternatively, a gate electrode can be provided by preparing a strip-shaped material layer having an opening in advance and fixing the strip-shaped material layer on a spacer, whereby a cold cathode field emission device having a fourth structure can be provided. An element can be obtained.

【0049】スピント型冷陰極電界電子放出素子から成
る第1の構造を有する冷陰極電界電子放出素子にあって
は、電子放出電極を構成する材料として、タングステ
ン、タングステン合金、モリブデン、モリブデン合金、
チタン、チタン合金、ニオブ、ニオブ合金、タンタル、
タンタル合金、クロム及びクロム合金、不純物を含有す
るシリコン(ポリシリコンやアモルファスシリコン)か
ら成る群から選択された少なくとも1種類の材料を挙げ
ることができる。
In the cold cathode field emission device having the first structure including the Spindt-type cold cathode field emission device, as a material constituting the electron emission electrode, tungsten, a tungsten alloy, molybdenum, a molybdenum alloy,
Titanium, titanium alloy, niobium, niobium alloy, tantalum,
At least one material selected from the group consisting of a tantalum alloy, chromium and a chromium alloy, and silicon containing impurities (polysilicon or amorphous silicon) can be given.

【0050】クラウン型冷陰極電界電子放出素子から成
る第1の構造を有する冷陰極電界電子放出素子にあって
は、電子放出電極を構成する材料として、導電性粒子、
あるいは、導電性粒子とバインダの組合せを挙げること
ができる。導電性粒子として、黒鉛等のカーボン系材
料;タングステン(W)、ニオブ(Nb)、タンタル
(Ta)、チタン(Ti)、モリブデン(Mo)、クロ
ム(Cr)等の高融点金属;あるいはITO(インジウ
ム錫酸化物)等の透明導電材料を挙げることができる。
バインダとして、例えば水ガラスといったガラスや汎用
樹脂を使用することができる。汎用樹脂として、塩化ビ
ニル系樹脂、ポリオレフィン系樹脂、ポリアミド系樹
脂、セルロースエステル系樹脂、フッ素系樹脂等の熱可
塑性系樹脂や、エポキシ系樹脂、アクリル系樹脂、ポリ
エステル系樹脂等の熱硬化性樹脂を例示することができ
る。電子放出効率の向上のためには、導電性粒子の粒径
が電子放出電極の寸法に比べて十分に小さいことが好ま
しい。導電性粒子の形状は、球形、多面体、板状、針
状、柱状、不定形等、特に限定されないが、導電性粒子
の露出部が鋭い突起となり得るような形状であることが
好ましい。寸法や形状の異なる導電性粒子を混合して使
用してもよい。
In the cold cathode field emission device having the first structure including the crown type cold cathode field emission device, conductive particles,
Alternatively, a combination of conductive particles and a binder can be used. As the conductive particles, carbon-based materials such as graphite; refractory metals such as tungsten (W), niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), and chromium (Cr); or ITO ( And a transparent conductive material such as indium tin oxide.
As the binder, for example, glass such as water glass or a general-purpose resin can be used. General-purpose resins include thermoplastic resins such as vinyl chloride resin, polyolefin resin, polyamide resin, cellulose ester resin, and fluorine resin, and thermosetting resins such as epoxy resin, acrylic resin, and polyester resin. Can be exemplified. In order to improve the electron emission efficiency, it is preferable that the particle size of the conductive particles is sufficiently smaller than the size of the electron emission electrode. The shape of the conductive particles is not particularly limited, such as a sphere, a polyhedron, a plate, a needle, a column, and an irregular shape. However, it is preferable that the shape is such that the exposed portions of the conductive particles can be sharp projections. Conductive particles having different dimensions and shapes may be mixed and used.

【0051】扁平型冷陰極電界電子放出素子から成る第
1の構造を有する冷陰極電界電子放出素子にあっては、
電子放出電極を構成する材料として、カソード電極を構
成する材料よりも仕事関数Φの小さい材料から構成する
ことが好ましく、どのような材料を選択するかは、カソ
ード電極を構成する材料の仕事関数、ゲート電極とカソ
ード電極との間の電位差、要求される放出電子電流密度
の大きさ等に基づいて決定すればよい。冷陰極電界電子
放出素子におけるカソード電極を構成する代表的な材料
として、タングステン(Φ=4.55eV)、ニオブ
(Φ=4.02〜4.87eV)、モリブデン(Φ=
4.53〜4.95eV)、アルミニウム(Φ=4.2
8eV)、銅(Φ=4.6eV)、タンタル(Φ=4.
3eV)、クロム(Φ=4.5eV)、シリコン(Φ=
4.9eV)を例示することができる。電子放出電極
は、これらの材料よりも小さな仕事関数Φを有している
ことが好ましく、その値は概ね3eV以下であることが
好ましい。かかる材料として、炭素(Φ<1eV)、セ
シウム(Φ=2.14eV)、LaB6(Φ=2.66
〜2.76eV)、BaO(Φ=1.6〜2.7e
V)、SrO(Φ=1.25〜1.6eV)、Y2
3(Φ=2.0eV)、CaO(Φ=1.6〜1.86
eV)、BaS(Φ=2.05eV)、TiN(Φ=
2.92eV)、ZrN(Φ=2.92eV)を例示す
ることができる。仕事関数Φが2eV以下である材料か
ら電子放出電極を構成することが、一層好ましい。尚、
電子放出電極を構成する材料は、必ずしも導電性を備え
ている必要はない。
In a cold cathode field emission device having a first structure comprising a flat type cold cathode field emission device,
As a material forming the electron emission electrode, it is preferable to configure a material having a work function Φ smaller than that of the material forming the cathode electrode.What kind of material is selected is a work function of the material forming the cathode electrode, What is necessary is just to determine based on the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of required emission electron current density, etc. As representative materials constituting the cathode electrode in the cold cathode field emission device, tungsten (Φ = 4.55 eV), niobium (Φ = 4.02 to 4.87 eV), molybdenum (Φ =
4.53-4.95 eV), aluminum (Φ = 4.2)
8 eV), copper (Φ = 4.6 eV), tantalum (Φ = 4.
3 eV), chromium (Φ = 4.5 eV), silicon (Φ =
4.9 eV). The electron emission electrode preferably has a work function Φ smaller than these materials, and its value is preferably about 3 eV or less. Such materials include carbon (Φ <1 eV), cesium (Φ = 2.14 eV), LaB 6 (Φ = 2.66).
22.76 eV), BaO (Φ = 1.6 to 2.7 e)
V), SrO (Φ = 1.25-1.6 eV), Y 2 O
3 (Φ = 2.0 eV), CaO (Φ = 1.6-1.86)
eV), BaS (Φ = 2.05 eV), TiN (Φ =
2.92 eV) and ZrN (Φ = 2.92 eV). More preferably, the electron emission electrode is made of a material having a work function Φ of 2 eV or less. still,
The material constituting the electron emission electrode does not necessarily need to have conductivity.

【0052】特に好ましい電子放出電極の構成材料とし
て、炭素、より具体的にはダイヤモンド、中でもアモル
ファスダイヤモンドを挙げることができる。電子放出電
極をアモルファスダイヤモンドから構成する場合、5×
107V/m以下の電界強度にて、冷陰極電界電子放出
表示装置に必要な放出電子電流密度を得ることができ
る。また、アモルファスダイヤモンドは電気抵抗体であ
るため、各電子放出電極から得られる放出電子電流を均
一化することができ、よって、冷陰極電界電子放出表示
装置の輝度ばらつきの抑制が可能となる。更に、アモル
ファスダイヤモンドは、冷陰極電界電子放出表示装置内
の残留ガスのイオンによるスパッタ作用に対して極めて
高い耐性を有するので、冷陰極電界電子放出素子の長寿
命化を図ることができる。
Particularly preferred materials for the electron-emitting electrode include carbon, more specifically diamond, and among others, amorphous diamond. 5 × when the electron emission electrode is composed of amorphous diamond
At an electric field strength of 10 7 V / m or less, an emission electron current density required for a cold cathode field emission display can be obtained. In addition, since amorphous diamond is an electric resistor, the emission electron current obtained from each electron emission electrode can be made uniform, and therefore, it is possible to suppress the luminance variation of the cold cathode field emission display. Further, since amorphous diamond has extremely high resistance to the sputtering action of the residual gas ions in the cold cathode field emission display, the life of the cold cathode field emission device can be extended.

【0053】あるいは又、扁平型冷陰極電界電子放出素
子から成る第1の構造を有する冷陰極電界電子放出素子
にあっては、電子放出電極を構成する材料として、かか
る材料の2次電子利得δがカソード電極を構成する導電
性材料の2次電子利得δよりも大きくなるような材料か
ら適宜選択してもよい。即ち、銀(Ag)、アルミニウ
ム(Al)、金(Au)、コバルト(Co)、銅(C
u)、モリブデン(Mo)、ニオブ(Nb)、ニッケル
(Ni)、白金(Pt)、タンタル(Ta)、タングス
テン(W)、ジルコニウム(Zr)等の金属;シリコン
(Si)、ゲルマニウム(Ge)等の半導体;炭素やダ
イヤモンド等の無機単体;及び酸化アルミニウム(Al
23)、酸化バリウム(BaO)、酸化ベリリウム(B
eO)、酸化カルシウム(CaO)、酸化マグネシウム
(MgO)、酸化錫(SnO2)、フッ化バリウム(B
aF2)、フッ化カルシウム(CaF2)等の化合物の中
から、適宜選択することができる。尚、電子放出電極を
構成する材料は、必ずしも導電性を備えている必要はな
い。
Alternatively, in a cold cathode field emission device having a first structure comprising a flat type cold cathode field emission device, a secondary electron gain δ of such a material is used as a material constituting the electron emission electrode. May be appropriately selected from materials that are larger than the secondary electron gain δ of the conductive material forming the cathode electrode. That is, silver (Ag), aluminum (Al), gold (Au), cobalt (Co), copper (C
u), molybdenum (Mo), niobium (Nb), nickel (Ni), platinum (Pt), tantalum (Ta), tungsten (W), zirconium (Zr) and other metals; silicon (Si), germanium (Ge) Such as semiconductors; inorganic simple substances such as carbon and diamond; and aluminum oxide (Al
2 O 3 ), barium oxide (BaO), beryllium oxide (B
eO), calcium oxide (CaO), magnesium oxide (MgO), tin oxide (SnO 2 ), barium fluoride (B
aF 2 ) and calcium fluoride (CaF 2 ). The material constituting the electron emission electrode does not necessarily need to have conductivity.

【0054】第2の構造を有する冷陰極電界電子放出素
子(平面型冷陰極電界電子放出素子あるいはクレータ型
冷陰極電界電子放出素子)、若しくは第3の構造を有す
る冷陰極電界電子放出素子(エッジ型冷陰極電界電子放
出素子)にあっては、電子放出部に相当するカソード電
極を構成する材料として、タングステン(W)やタンタ
ル(Ta)、ニオブ(Nb)、チタン(Ti)、モリブ
デン(Mo)、クロム(Cr)、アルミニウム(A
l)、銅(Cu)、金(Au)、銀(Ag)等の金属、
あるいはこれらの合金や化合物(例えばTiN等の窒化
物や、WSi2、MoSi2、TiSi2、TaSi2等の
シリサイド)、あるいはダイヤモンド等の半導体、炭素
薄膜を例示することができる。かかるカソード電極の厚
さは、おおよそ0.05〜0.5μm、好ましくは0.
1〜0.3μmの範囲とすることが望ましいが、かかる
範囲に限定するものではない。カソード電極の形成方法
として、例えば電子ビーム蒸着法や熱フィラメント蒸着
法といった蒸着法、スパッタリング法、CVD法やイオ
ンプレーティング法とエッチング法との組合せ、スクリ
ーン印刷法、メッキ法等を挙げることができる。スクリ
ーン印刷法やメッキ法によれば、直接、ストライプ状の
カソード電極を形成することが可能である。
A cold cathode field emission device having the second structure (a flat cold cathode field emission device or a crater type cold cathode field emission device) or a cold cathode field emission device having the third structure (edge In the case of a cold cathode field emission device, a material constituting a cathode electrode corresponding to an electron emission portion is tungsten (W), tantalum (Ta), niobium (Nb), titanium (Ti), molybdenum (Mo). ), Chrome (Cr), aluminum (A
l), metals such as copper (Cu), gold (Au), silver (Ag),
Alternatively, examples thereof include alloys and compounds thereof (for example, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , and TaSi 2 ), semiconductors such as diamond, and carbon thin films. The thickness of such a cathode electrode is approximately 0.05 to 0.5 μm, preferably 0.1 to 0.5 μm.
It is desirable that the thickness be in the range of 1 to 0.3 μm, but it is not limited to such a range. Examples of the method for forming the cathode electrode include a vapor deposition method such as an electron beam vapor deposition method and a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method, a screen printing method, and a plating method. . According to the screen printing method or the plating method, it is possible to directly form a striped cathode electrode.

【0055】あるいは又、第2の構造(平面型冷陰極電
界電子放出素子あるいはクレータ型冷陰極電界電子放出
素子)、第3の構造を有する冷陰極電界電子放出素子
(エッジ型冷陰極電界電子放出素子)、あるいは、扁平
型冷陰極電界電子放出素子から成る第1の構造を有する
冷陰極電界電子放出素子にあっては、カソード電極や電
子放出電極を、導電性微粒子を分散させた導電性ペース
トを用いて形成することもできる。導電性微粒子として
は、グラファイト粉末;酸化バリウム粉末、酸化ストロ
ンチウム粉末、金属粉末の少なくとも一種を混合したグ
ラファイト粉末;窒素、リン、ホウ素、トリアゾール等
の不純物を含むダイヤモンド粒子又はダイヤモンドライ
ク・カーボン粉末;カーボン・ナノ・チューブ粉末;
(Sr,Ba,Ca)CO3粉末;シリコン・カーバイ
ド粉末を例示することができる。特に、導電性微粒子と
してグラファイト粉末を選択することが、閾値電界の低
減や電子放出部の耐久性の観点から好ましい。導電性微
粒子の形状を、球状、鱗片状の他、任意の定形形状や不
定形形状とすることができる。また、導電性微粒子の粒
径は、カソード電極や電子放出電極の厚さやパターン幅
以下であればよい。粒径が小さい方が、単位面積当たり
の放出電子数を増大させることができるが、あまり小さ
過ぎるとカソード電極や電子放出電極の導電性が劣化す
る虞がある。よって、好ましい粒径の範囲はおおよそ
0.01〜4.0μmである。かかる導電性微粒子をガ
ラス成分その他の適当なバインダと混合して導電性ペー
ストを調製し、この導電性ペースを用いてスクリーン印
刷法により所望のパターンを形成した後、パターンを焼
成することによって電子放出部として機能するカソード
電極や電子放出電極を形成することができる。あるい
は、スピンコーティング法とエッチング技術の組み合わ
せ、リフトオフ法により、電子放出部として機能するカ
ソード電極や電子放出電極を形成することもできる。
Alternatively, a second structure (a flat cold cathode field emission device or a crater type cold cathode field emission device), and a cold cathode field emission device having a third structure (an edge type cold cathode field emission device). Element) or a cold cathode field emission device having a first structure comprising a flat cold cathode field emission device, wherein the cathode electrode and the electron emission electrode are formed of a conductive paste in which conductive fine particles are dispersed. Can also be used. Examples of conductive fine particles include graphite powder; graphite powder obtained by mixing at least one of barium oxide powder, strontium oxide powder, and metal powder; diamond particles or diamond-like carbon powder containing impurities such as nitrogen, phosphorus, boron, and triazole;・ Nano tube powder;
(Sr, Ba, Ca) CO 3 powder; silicon carbide powder can be exemplified. In particular, it is preferable to select graphite powder as the conductive fine particles from the viewpoint of reduction of the threshold electric field and durability of the electron emitting portion. The shape of the conductive fine particles can be any of a regular shape and an irregular shape in addition to the spherical shape and the scale shape. The particle size of the conductive fine particles may be equal to or less than the thickness or pattern width of the cathode electrode or the electron emission electrode. The smaller the particle size, the more the number of emitted electrons per unit area can be increased. However, if the particle size is too small, the conductivity of the cathode electrode and the electron emission electrode may be deteriorated. Therefore, a preferable range of the particle size is approximately 0.01 to 4.0 μm. Such conductive fine particles are mixed with a glass component or other suitable binder to prepare a conductive paste, a desired pattern is formed by a screen printing method using the conductive paste, and then the pattern is fired to emit electrons. A cathode electrode or an electron emission electrode functioning as a part can be formed. Alternatively, a cathode electrode or an electron emission electrode functioning as an electron emission portion can be formed by a combination of a spin coating method and an etching technique or a lift-off method.

【0056】また、スピント型冷陰極電界電子放出素子
やクラウン型冷陰極電界電子放出素子から成る第1の構
造を有する冷陰極電界電子放出素子にあっては、カソー
ド電極を構成する材料として、タングステン(W)、ニ
オブ(Nb)、タンタル(Ta)、モリブデン(M
o)、クロム(Cr)、アルミニウム(Al)、銅(C
u)等の金属;これらの金属元素を含む合金あるいは化
合物(例えばTiN等の窒化物や、WSi2、MoS
2、TiSi2、TaSi2等のシリサイド);シリコ
ン(Si)等の半導体;あるいはITO(インジウム錫
酸化物)を例示することができる。カソード電極の形成
方法として、例えば電子ビーム蒸着法や熱フィラメント
蒸着法といった蒸着法、スパッタリング法、CVD法や
イオンプレーティング法とエッチング法との組合せ、ス
クリーン印刷法、メッキ法、リフトオフ法等を挙げるこ
とができる。スクリーン印刷法やメッキ法によれば、直
接、ストライプ状のカソード電極を形成することが可能
である。
In the cold cathode field emission device having the first structure including the Spindt-type cold cathode field emission device and the crown type cold cathode field emission device, tungsten is used as a material for forming the cathode electrode. (W), niobium (Nb), tantalum (Ta), molybdenum (M
o), chromium (Cr), aluminum (Al), copper (C
u) and the like; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoS
i 2, TiSi 2, TaSi silicide such as 2); a semiconductor such as silicon (Si); or ITO (indium tin oxide) can be exemplified. Examples of the method for forming the cathode electrode include a vapor deposition method such as an electron beam vapor deposition method and a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method, a screen printing method, a plating method, and a lift-off method. be able to. According to the screen printing method or the plating method, it is possible to directly form a striped cathode electrode.

【0057】第1の構成及び第2の構成に係る冷陰極電
界電子放出表示装置、あるいは第1の構造〜第3の構造
を有する冷陰極電界電子放出素子を備えた冷陰極電界電
子放出表示装置において、アノードパネルは、基板と蛍
光体層とアノード電極とから成ることが好ましい。電子
照射面は、アノードパネルの構造に依るが、蛍光体層か
ら構成され、あるいは又、アノード電極から構成され
る。
The cold cathode field emission display according to the first and second configurations, or the cold cathode field emission display including the cold cathode field emission devices having the first to third structures. Preferably, the anode panel includes a substrate, a phosphor layer, and an anode electrode. The electron irradiation surface depends on the structure of the anode panel, and is formed of a phosphor layer, or alternatively, is formed of an anode electrode.

【0058】アノード電極の構成材料は、冷陰極電界電
子放出表示装置の構成によって適宜選択すればよい。即
ち、冷陰極電界電子放出表示装置が透過型(アノードパ
ネルが表示面に相当する)であって、且つ、基板上にア
ノード電極と蛍光体層がこの順に積層されている場合に
は、基板は元より、アノード電極自身も透明である必要
があり、ITO(インジウム錫酸化物)等の透明導電材
料を用いる。一方、冷陰極電界電子放出表示装置が反射
型(カソードパネルが表示面に相当する)である場合、
及び、透過型であっても基板上に蛍光体層とアノード電
極とがこの順に積層されている場合には、ITOの他、
カソード電極やゲート電極に関連して上述した材料を適
宜選択して用いることができる。
The constituent material of the anode electrode may be appropriately selected depending on the structure of the cold cathode field emission display. That is, when the cold cathode field emission display is a transmission type (an anode panel corresponds to a display surface) and an anode electrode and a phosphor layer are laminated on the substrate in this order, the substrate is Originally, the anode electrode itself must be transparent, and a transparent conductive material such as ITO (indium tin oxide) is used. On the other hand, when the cold cathode field emission display is of a reflection type (the cathode panel corresponds to the display surface),
And, when the phosphor layer and the anode electrode are laminated on the substrate in this order even in the transmission type, in addition to ITO,
The materials described above in relation to the cathode electrode and the gate electrode can be appropriately selected and used.

【0059】蛍光体層を構成する蛍光体として、高速電
子励起用蛍光体や低速電子励起用蛍光体を用いることが
できる。冷陰極電界電子放出表示装置が単色表示装置で
ある場合、蛍光体層は特にパターニングされていなくと
もよい。また、冷陰極電界電子放出表示装置がカラー表
示装置である場合、ストライプ状又はドット状にパター
ニングされた赤(R)、緑(G)、青(B)の三原色に
対応する蛍光体層を交互に配置することが好ましい。
尚、パターニングされた蛍光体層間の隙間は、表示画面
のコントラスト向上を目的としたブラックマトリクスで
埋め込まれていてもよい。
As the phosphor constituting the phosphor layer, a phosphor for high-speed electron excitation or a phosphor for low-speed electron excitation can be used. When the cold cathode field emission display is a monochromatic display, the phosphor layer may not be particularly patterned. When the cold cathode field emission display is a color display, phosphor layers corresponding to the three primary colors of red (R), green (G), and blue (B) patterned in stripes or dots are alternately arranged. It is preferable to arrange them in
The gap between the patterned phosphor layers may be filled with a black matrix for the purpose of improving the contrast of the display screen.

【0060】アノード電極と蛍光体層の構成例として、
(1)基板上に、アノード電極を形成し、アノード電極
の上に蛍光体層を形成する構成、(2)基板上に、蛍光
体層を形成し、蛍光体層上にアノード電極を形成する構
成、を挙げることができる。尚、(1)の構成におい
て、蛍光体層の上に、アノード電極と導通した所謂メタ
ルバック膜を形成してもよい。また、(2)の構成にお
いて、アノード電極の上にメタルバック膜を形成しても
よい。
As an example of the configuration of the anode electrode and the phosphor layer,
(1) An anode electrode is formed on a substrate, and a phosphor layer is formed on the anode electrode. (2) A phosphor layer is formed on the substrate, and an anode electrode is formed on the phosphor layer. Configuration. In the configuration of (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration of (2), a metal back film may be formed on the anode electrode.

【0061】ストライプ状のゲート電極の射影像とスト
ライプ状のカソード電極の射影像とが直交する方向に延
びていることが、冷陰極電界電子放出表示装置の構造の
簡素化の観点から好ましい。尚、ストライプ状のカソー
ド電極とストライプ状のゲート電極の射影像が重複する
重複領域(1画素分の領域あるいは1サブピクセル分の
領域に相当する)に電子放出部(1又は複数の冷陰極電
界電子放出素子)が設けられており、かかる重複領域
が、カソードパネルの有効領域内に、通常、2次元マト
リクス状に配列されている。
It is preferable from the viewpoint of simplifying the structure of the cold cathode field emission display that the projected image of the striped gate electrode and the projected image of the striped cathode electrode extend in a direction orthogonal to each other. Note that an electron emission portion (one or a plurality of cold cathode electric fields) is provided in an overlapping region (corresponding to a region for one pixel or a region for one subpixel) where projected images of the stripe-shaped cathode electrode and the stripe-shaped gate electrode overlap. An electron-emitting device is provided, and such overlapping regions are usually arranged in a two-dimensional matrix in the effective region of the cathode panel.

【0062】第1の構造〜第3の構造を有する冷陰極電
界電子放出素子において、開口部の平面形状(支持体表
面と平行な仮想平面で開口部を切断したときの形状)
は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、
丸みを帯びた多角形等、任意の形状とすることができ
る。開口部の形成は、例えば、等方性エッチング、異方
性エッチングと等方性エッチングの組合せによって行う
ことができる。ゲート電極に1つの開口部を設け、かか
るゲート電極に設けられた1つの開口部と連通する1つ
の開口部を絶縁層に設け、かかる絶縁層に設けられた開
口部内に1つあるいは複数の電子放出電極を設けてもよ
いし、ゲート電極に複数の開口部を設け、かかるゲート
電極に設けられた複数の開口部と連通する1つの開口部
を絶縁層に設け、かかる絶縁層に設けられた1つの開口
部内に1つあるいは複数の電子放出電極を設けてもよ
い。
In the cold cathode field emission device having the first to third structures, the planar shape of the opening (the shape when the opening is cut along a virtual plane parallel to the surface of the support)
Is a circle, ellipse, rectangle, polygon, rounded rectangle,
Any shape such as a rounded polygon can be used. The opening can be formed by, for example, isotropic etching, or a combination of anisotropic etching and isotropic etching. One opening is provided in the gate electrode, one opening communicating with one opening provided in the gate electrode is provided in the insulating layer, and one or a plurality of electrons are provided in the opening provided in the insulating layer. An emission electrode may be provided, a plurality of openings are provided in the gate electrode, one opening communicating with the plurality of openings provided in the gate electrode is provided in the insulating layer, and the opening is provided in the insulating layer. One or a plurality of electron-emitting electrodes may be provided in one opening.

【0063】絶縁層の構成材料として、SiO2、Si
N、SiON、SOG(スピンオングラス)、低融点ガ
ラス、ガラスペーストを、単独あるいは適宜組み合わせ
て使用することができる。絶縁層の形成には、CVD
法、塗布法、スパッタリング法、スクリーン印刷法等の
公知のプロセスが利用できる。
As the constituent material of the insulating layer, SiO 2 , Si
N, SiON, SOG (spin on glass), low melting point glass, and glass paste can be used alone or in appropriate combination. CVD is used for forming the insulating layer.
Known processes such as a method, a coating method, a sputtering method, and a screen printing method can be used.

【0064】絶縁層を隔壁状に形成してもよい。この場
合、隔壁状の絶縁層を、隣り合うストライプ状のカソー
ド電極の間の領域、あるいは、複数のカソード電極を一
群のカソード電極群としたとき、隣り合うカソード電極
群の間の領域に形成すればよい。隔壁状の絶縁層を構成
する材料として、従来公知の絶縁材料を使用することが
でき、例えば、広く用いられている低融点ガラスにアル
ミナ等の金属酸化物を混合した材料を用いることができ
る。隔壁状の絶縁層の形成方法として、スクリーン印刷
法、サンドブラスト法、ドライフィルム法、感光法を例
示することができる。ドライフィルム法とは、支持体上
に感光性フィルムをラミネートし、露光及び現像によっ
て隔壁状の絶縁層を形成すべき部位の感光性フィルムを
除去し、除去によって生じた開口部に絶縁層材料を埋め
込み、焼成する方法である。感光性フィルムは焼成によ
って燃焼、除去され、開口部に埋め込まれた隔壁形成用
の絶縁層材料が残り、隔壁状の絶縁層となる。感光法と
は、支持体上に感光性を有する隔壁形成用の絶縁層材料
を形成し、露光及び現像によってこの絶縁層材料をパタ
ーニングした後、焼成を行う方法である。第4の構造を
有する冷陰極電界電子放出素子における絶縁材料から成
る帯状のスペーサも、同様の方法で形成することができ
る。
The insulating layer may be formed in a partition shape. In this case, the partition-like insulating layer may be formed in a region between adjacent stripe-shaped cathode electrodes, or in a region between adjacent cathode electrode groups when a plurality of cathode electrodes constitute a group of cathode electrodes. Just fine. As a material for forming the partition-like insulating layer, a conventionally known insulating material can be used. For example, a material in which a metal oxide such as alumina is mixed with widely used low-melting glass can be used. As a method for forming the partition-like insulating layer, a screen printing method, a sand blast method, a dry film method, and a photosensitive method can be exemplified. With the dry film method, a photosensitive film is laminated on a support, the photosensitive film is removed from a portion where a partition-like insulating layer is to be formed by exposure and development, and an insulating layer material is applied to an opening formed by the removal. It is a method of embedding and firing. The photosensitive film is burned and removed by baking, so that the insulating layer material for forming the partition embedded in the opening remains, forming a partition-shaped insulating layer. The photosensitive method is a method in which an insulating layer material for forming a partition having photosensitivity is formed on a support, and the insulating layer material is patterned by exposure and development, followed by baking. A strip spacer made of an insulating material in the cold cathode field emission device having the fourth structure can be formed in a similar manner.

【0065】カソード電極と電子放出電極との間に抵抗
体層を設けてもよい。あるいは又、カソード電極の表面
あるいはそのエッジ部が電子放出部に相当している場
合、カソード電極を導電材料層、抵抗体層、電子放出部
に相当する電子放出層の3層構成としてもよい。抵抗体
層を設けることによって、冷陰極電界電子放出素子の動
作安定化、電子放出特性の均一化を図ることができる。
抵抗体層を構成する材料として、シリコンカーバイド
(SiC)といったカーボン系材料、SiN、アモルフ
ァスシリコン等の半導体材料、酸化ルテニウム(RuO
2)、酸化タンタル、窒化タンタル等の高融点金属酸化
物を例示することができる。抵抗体層の形成方法とし
て、スパッタリング法や、CVD法やスクリーン印刷法
を例示することができる。抵抗値は、概ね1×105
1×107Ω、好ましくは数MΩとすればよい。
A resistor layer may be provided between the cathode electrode and the electron emission electrode. Alternatively, when the surface of the cathode electrode or its edge portion corresponds to the electron emission portion, the cathode electrode may have a three-layer structure of a conductive material layer, a resistor layer, and an electron emission layer corresponding to the electron emission portion. By providing the resistor layer, the operation of the cold cathode field emission device can be stabilized and the electron emission characteristics can be made uniform.
As a material for forming the resistor layer, a carbon-based material such as silicon carbide (SiC), a semiconductor material such as SiN or amorphous silicon, ruthenium oxide (RuO)
2 ), high melting point metal oxides such as tantalum oxide and tantalum nitride. Examples of the method for forming the resistor layer include a sputtering method, a CVD method, and a screen printing method. The resistance value is about 1 × 10 5 ~
It may be 1 × 10 7 Ω, preferably several MΩ.

【0066】カソードパネルを構成する支持体あるいは
アノードパネルを構成する基板は、少なくとも表面が絶
縁性部材より構成されていればよく、ガラス基板、表面
に絶縁膜が形成されたガラス基板、石英基板、表面に絶
縁膜が形成された石英基板、表面に絶縁膜が形成された
半導体基板を挙げることができる。
The support constituting the cathode panel or the substrate constituting the anode panel only needs to have at least the surface made of an insulating member. A quartz substrate having an insulating film formed on its surface and a semiconductor substrate having an insulating film formed on its surface can be given.

【0067】カソードパネルとアノードパネルとを周縁
部において接合する場合、接合は接着層を用いて行って
もよいし、あるいはガラスやセラミックス等の絶縁剛性
材料から成る枠体と接着層とを併用して行ってもよい。
枠体と接着層とを併用する場合には、枠体の高さを適宜
選択することにより、接着層のみを使用する場合に比
べ、カソードパネルとアノードパネルとの間の対向距離
をより長く設定することが可能である。尚、接着層の構
成材料としては、フリットガラスが一般的であるが、融
点が120〜400゜C程度の所謂低融点金属材料を用
いてもよい。かかる低融点金属材料としては、In(イ
ンジウム:融点157゜C);インジウム−金系の低融
点合金;Sn80Ag20(融点220〜370゜C)、S
95Cu5(融点227〜370゜C)等の錫(Sn)
系高温はんだ;Pb97.5Ag2.5(融点304゜C)、
Pb94.5Ag5.5(融点304〜365゜C)、Pb
97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)
系高温はんだ;Zn95Al5(融点380゜C)等の亜
鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜
314゜C)、Sn2Pb98(融点316〜322゜
C)等の錫−鉛系標準はんだ;Au88Ga12(融点38
1゜C)等のろう材(以上の添字は全て原子%を表す)
を例示することができる。
When the cathode panel and the anode panel are joined at the peripheral portion, the joining may be performed using an adhesive layer, or a combination of a frame made of an insulating rigid material such as glass or ceramics and an adhesive layer. You may go.
When the frame and the adhesive layer are used together, by appropriately selecting the height of the frame, the facing distance between the cathode panel and the anode panel is set longer than when using only the adhesive layer. It is possible to In addition, as a constituent material of the adhesive layer, frit glass is generally used, but a so-called low melting point metal material having a melting point of about 120 to 400 ° C. may be used. Examples of such low melting point metal materials include In (indium: melting point: 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point: 220 to 370 ° C.);
n 95 Cu 5 (melting point 227 to 370 ° C) such as tin (Sn)
High-temperature solder: Pb 97.5 Ag 2.5 (melting point 304 ° C),
Pb 94.5 Ag 5.5 (melting point 304-365 ° C), Pb
Lead (Pb) such as 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C)
-Based high-temperature solder; zinc (Zn) -based high-temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to
314 ° C.), Sn 2 Pb 98 (melting point 316-322 ° C.), etc .; tin-lead based solder; Au 88 Ga 12 (melting point 38
1 ° C) brazing filler metal (All subscripts above represent atomic%)
Can be exemplified.

【0068】カソードパネルとアノードパネルと枠体の
三者を接合する場合、三者を同時に接合してもよいし、
あるいは、第1段階でカソードパネル又はアノードパネ
ルのいずれか一方と枠体とを接合し、第2段階でカソー
ドパネル又はアノードパネルの他方と枠体とを接合して
もよい。三者同時接合や第2段階における接合を高真空
雰囲気中で行えば、カソードパネルとアノードパネルと
枠体と接着層とにより囲まれた空間は、接合と同時に真
空となる。あるいは、三者の接合終了後、カソードパネ
ルとアノードパネルと枠体と接着層とによって囲まれた
空間を排気し、真空とすることもできる。接合後に排気
を行う場合、接合時の雰囲気の圧力は常圧/減圧のいず
れであってもよく、また、雰囲気を構成する気体は、大
気であっても、あるいは窒素ガスや周期律表0族に属す
るガス(例えばArガス)を含む不活性ガスであっても
よい。
When the cathode panel, the anode panel and the frame are joined together, the three may be joined simultaneously,
Alternatively, one of the cathode panel and the anode panel may be joined to the frame in the first stage, and the other of the cathode panel and the anode panel may be joined to the frame in the second stage. If the three-member simultaneous bonding and the bonding in the second stage are performed in a high vacuum atmosphere, the space surrounded by the cathode panel, the anode panel, the frame, and the adhesive layer is evacuated simultaneously with the bonding. Alternatively, after the joining of the three members, the space surrounded by the cathode panel, the anode panel, the frame, and the adhesive layer may be evacuated to a vacuum. When evacuation is performed after the bonding, the pressure of the atmosphere at the time of the bonding may be either normal pressure or reduced pressure. The gas constituting the atmosphere may be air, nitrogen gas, or group 0 of the periodic table. May be an inert gas containing a gas belonging to (for example, Ar gas).

【0069】接合後に排気を行う場合、排気は、カソー
ドパネル及び/又はアノードパネルに予め接続されたチ
ップ管を通じて行うことができる。チップ管は、典型的
にはガラス管を用いて構成され、カソードパネル及び/
又はアノードパネルの無効領域に設けられた貫通部の周
囲に、フリットガラス又は上述の低融点金属材料を用い
て接合され、空間が所定の真空度に達した後、熱融着に
よって封じ切られる。尚、封じ切りを行う前に、冷陰極
電界電子放出表示装置全体を一旦加熱してから降温させ
ると、空間に残留ガスを放出させることができ、この残
留ガスを排気により空間外へ除去することができるので
好適である。
In the case where exhaust is performed after the bonding, the exhaust can be performed through a chip tube previously connected to the cathode panel and / or the anode panel. The tip tube is typically configured using a glass tube, and has a cathode panel and / or
Alternatively, frit glass or the above-mentioned low-melting metal material is used to join the periphery of the through-hole provided in the ineffective area of the anode panel, and after the space reaches a predetermined degree of vacuum, the space is sealed off by thermal fusion. Note that if the entire cold cathode field emission display is once heated and then cooled before the sealing is performed, the residual gas can be released into the space, and the residual gas can be removed to the outside by exhaust. This is preferable because

【0070】本発明の第1の態様〜第4の態様に係るコ
ンディショニング方法においては、放電電流が規定値を
超えた場合、電流検出遮断手段の作動によって、所定の
時間の間、高圧回路とアノード電極との間の電気的な接
続を遮断するので、冷陰極電界電子放出素子に損傷が生
じ、画像表示の品質が著しく損なわれるといった問題を
回避することができる。また、本発明の第5の態様に係
るコンディショニング方法においては、高圧回路からア
ノード電極にパルス状の高圧回路供給電圧を印加するの
で、放電がパルス幅以上に継続することが無く、冷陰極
電界電子放出素子に損傷が生じ、画像表示の品質が著し
く損なわれるといった問題を回避することができる。
In the conditioning method according to the first to fourth aspects of the present invention, when the discharge current exceeds a specified value, the high voltage circuit and the anode are connected for a predetermined time by the operation of the current detection cutoff means. Since the electrical connection with the electrodes is cut off, it is possible to avoid the problem that the cold cathode field emission device is damaged and the quality of image display is significantly impaired. Further, in the conditioning method according to the fifth aspect of the present invention, since the pulsed high-voltage supply voltage is applied from the high-voltage circuit to the anode electrode, the discharge does not continue beyond the pulse width, and the cold cathode electric field It is possible to avoid the problem that the emission element is damaged and the quality of image display is significantly impaired.

【0071】[0071]

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings based on embodiments of the invention (hereinafter abbreviated as embodiments).

【0072】(実施の形態1)実施の形態1は、本発明
の第1の態様に係るコンディショニング方法に関する。
実施の形態1の冷陰極電界電子放出表示装置(以下、単
に表示装置と呼ぶ)の概念図を図1の(A)に示し、電
流検出遮断手段の構成例の回路図を図1の(B)に示
し、コンディショニングを実施しているときの表示装置
の模式的な一部端面図を図2及び図3に示す。尚、表示
装置完成品の模式的な一部端面図は図12に示したと同
様であり、カソードパネル及びアノードパネルの一部分
の模式的な分解斜視図は図13に示したと同様である。
(Embodiment 1) Embodiment 1 relates to a conditioning method according to the first aspect of the present invention.
FIG. 1A is a conceptual diagram of a cold cathode field emission display (hereinafter simply referred to as a display) according to the first embodiment, and FIG. 2) and 3) are schematic partial end views of the display device when the conditioning is being performed. The schematic partial end view of the completed display device is the same as that shown in FIG. 12, and the schematic exploded perspective view of a part of the cathode panel and the anode panel is the same as that shown in FIG.

【0073】この表示装置は第1の構成に係る表示装置
であり、冷陰極電界電子放出素子(以下、電界放出素子
と略称する)は第1の構造を有する。即ち、この表示装
置は、カソード電極12とゲート電極14と電子放出部
16から成る電界放出素子が複数設けられたカソードパ
ネル10、及び、蛍光体層22とアノード電極24とを
備えたアノードパネル20が、それらの周縁部で枠体2
5を介して接合されている。実施の形態1における電界
放出素子を、円錐形の電子放出電極16Aから構成され
た電子放出部16を有する、所謂スピント(Spind
t)型電界放出素子とした。より具体的には、スピント
型電界放出素子は、支持体11上に形成されたストライ
プ状のカソード電極12と、絶縁層13と、絶縁層13
上に形成されたストライプ状のゲート電極14と、ゲー
ト電極14及び絶縁層13に設けられた開口部15内に
形成された円錐形の電子放出電極16Aとから構成され
ている。電子放出部16は、ストライプ状のゲート電極
14の射影像と、ストライプ状のカソード電極12の射
影像の重複する重複領域に位置している。電子放出部1
6あるいはスピント型電界放出素子の構造の詳細につい
ては後述する。通常、複数の電界放出素子が、後述する
蛍光体層22の1つに対応付けられている。
This display device is a display device according to the first configuration, and a cold cathode field emission device (hereinafter abbreviated as a field emission device) has a first structure. That is, the display device includes a cathode panel 10 provided with a plurality of field emission elements including a cathode electrode 12, a gate electrode 14, and an electron emission section 16, and an anode panel 20 provided with a phosphor layer 22 and an anode electrode 24. However, the frame 2
5 are joined. The field emission device according to the first embodiment has a so-called Spind (Spind) having an electron emission portion 16 constituted by a conical electron emission electrode 16A.
A t) type field emission device was used. More specifically, the Spindt-type field emission device includes a stripe-shaped cathode electrode 12 formed on a support 11, an insulating layer 13, and an insulating layer 13.
The gate electrode 14 has a stripe-shaped gate electrode 14 formed thereon, and a conical electron emission electrode 16 </ b> A formed in an opening 15 provided in the gate electrode 14 and the insulating layer 13. The electron emission section 16 is located in an overlapping area where the projected image of the striped gate electrode 14 and the projected image of the striped cathode electrode 12 overlap. Electron emission unit 1
6 or the structure of the Spindt-type field emission device will be described later in detail. Usually, a plurality of field emission devices are associated with one of the phosphor layers 22 described later.

【0074】一方、アノードパネル20は、ガラス等か
ら成る基板21上にマトリクス状あるいはストライプ状
に形成された複数の蛍光体層22(赤色発光蛍光体層2
2R,緑色発光蛍光体層22G,青色発光蛍光体層22
B)と、蛍光体層22の間を埋めるブラックマトリクス
23と、蛍光体層22及びブラックマトリクス23上の
全面に形成されたアノード電極24とから構成されてい
る。
On the other hand, the anode panel 20 is composed of a plurality of phosphor layers 22 (red light-emitting phosphor layers 2) formed in a matrix or stripes on a substrate 21 made of glass or the like.
2R, green light emitting phosphor layer 22G, blue light emitting phosphor layer 22
B), a black matrix 23 filling the space between the phosphor layers 22, and an anode electrode 24 formed on the entire surface of the phosphor layer 22 and the black matrix 23.

【0075】一般に、カソード電極12とゲート電極1
4とは、これらの両電極12,14の射影像が互いに直
交する方向に各々ストライプ状に形成されており、これ
らの両電極12,14の射影像が重複する重複領域(単
色表示装置の1画素分の領域、あるいは又、カラー表示
装置の1画素を構成する3つのサブピクセルの内の1つ
のサブピクセル分の領域に相当する)に、通常、複数の
電界放出素子が配列されている。更に、かかる重複領域
が、カソードパネル10の有効領域内に2次元マトリク
ス状に配列されている。1画素は、カソードパネル側の
カソード電極12とゲート電極14との重複領域に複数
設けられた電界放出素子の一群と、これらの電界放出素
子の一群に対面したアノードパネル側の蛍光体層22と
によって構成されている。有効領域には、かかる画素
が、例えば数十万〜数百万個ものオーダーにて配列され
ている。
Generally, the cathode electrode 12 and the gate electrode 1
Reference numeral 4 denotes that the projected images of these two electrodes 12 and 14 are formed in stripes in directions orthogonal to each other, and that the projected images of these two electrodes 12 and 14 overlap each other. Usually, a plurality of field emission elements are arranged in a pixel area or an area corresponding to one of three sub-pixels constituting one pixel of the color display device). Further, such overlapping areas are arranged in a two-dimensional matrix in the effective area of the cathode panel 10. One pixel includes a group of a plurality of field emission elements provided in an overlapping region of the cathode electrode 12 and the gate electrode 14 on the cathode panel side, and a phosphor layer 22 on the anode panel side facing the group of these field emission elements. It is constituted by. In the effective area, such pixels are arranged, for example, in the order of several hundred thousand to several million.

【0076】表示装置において画像表示を行う場合、電
子放出電極16Aには、図12に示したように、カソー
ド電極制御回路30からカソード電極12を通じて相対
的に負電圧(走査信号)が印加され、ゲート電極14に
はゲート電極制御回路31から相対的に正電圧(ビデオ
信号)が印加される。これらの電圧印加によって生じた
電界に応じて、電子放出電極16Aの先端から電子が量
子トンネル効果に基づき放出される。一方、アノード電
極24には、ゲート電極14に印加される正電圧よりも
高い正電圧がアノード電極制御回路32から印加され、
アノード電極24は、電子放出電極16Aから真空空間
中へ放出された電子を蛍光体層22に向かって誘導する
役割を果たす。また、アノード電極24は、蛍光体層2
2を構成する蛍光体粒子をイオン等の粒子によるスパッ
タから保護すると共に、電子励起によって生じた蛍光体
層22の発光を基板側へ反射させ、基板21の外側から
観察される表示画面の輝度を向上させる機能も有する。
アノード電極24は、例えば、アルミニウム薄膜から構
成されている。
When an image is displayed on the display device, a relatively negative voltage (scanning signal) is applied to the electron emission electrode 16A from the cathode electrode control circuit 30 through the cathode electrode 12, as shown in FIG. A relatively positive voltage (video signal) is applied to the gate electrode 14 from the gate electrode control circuit 31. Electrons are emitted from the tip of the electron emission electrode 16A based on the quantum tunnel effect according to the electric field generated by the application of these voltages. On the other hand, a positive voltage higher than the positive voltage applied to the gate electrode 14 is applied to the anode electrode 24 from the anode electrode control circuit 32,
The anode electrode 24 plays a role of guiding electrons emitted from the electron emission electrode 16A into the vacuum space toward the phosphor layer 22. In addition, the anode electrode 24 is
2 is protected from spattering by particles such as ions, and the light emission of the phosphor layer 22 generated by the electronic excitation is reflected toward the substrate to reduce the brightness of the display screen observed from outside the substrate 21. It also has the function of improving.
The anode electrode 24 is made of, for example, an aluminum thin film.

【0077】実施の形態1のコンディショニング方法に
おけるコンディショニング手段は、(A)カソード電極
12に接続された電流検出遮断手段と、(B)アノード
電極24に電気的に接続され、且つ、かかる電気的接続
状態が電流検出遮断手段によって制御される高圧回路4
2、から構成されている。
The conditioning means in the conditioning method according to the first embodiment includes (A) a current detection cut-off means connected to the cathode electrode 12 and (B) an electrical connection to the anode electrode 24. High-voltage circuit 4 whose state is controlled by current detection and interruption means
2.

【0078】電流検出遮断手段は、電流検出遮断回路4
0と、抵抗素子R(抵抗値:例えば0.1Ω)と、スイ
ッチング回路41から構成されている。ここで、抵抗素
子Rの一端はカソード電極12に接続され、他端は接地
されている。また、抵抗素子Rに電流検出遮断回路40
が接続されている。スイッチング回路41は、高圧回路
42の一端とアノード電極24との間に配設されてお
り、高圧回路42の他端は接地されている。スイッチン
グ回路41及び高圧回路42は周知の回路から構成する
ことができる。
The current detecting and interrupting means includes a current detecting and interrupting circuit 4
0, a resistance element R (resistance value: for example, 0.1Ω), and a switching circuit 41. Here, one end of the resistance element R is connected to the cathode electrode 12, and the other end is grounded. Further, the current detection cutoff circuit 40 is connected to the resistance element R.
Is connected. The switching circuit 41 is provided between one end of the high voltage circuit 42 and the anode electrode 24, and the other end of the high voltage circuit 42 is grounded. The switching circuit 41 and the high-voltage circuit 42 can be configured by known circuits.

【0079】電流検出遮断回路40は、比較器50と、
比較値発生手段51と、ラッチ回路52と、タイマー回
路53と、オフ時間設定手段54と、NAND回路55
と、アイソレーション回路56と、オン/オフドライバ
ー57から構成されている。比較器50の一方の入力端
子部には、抵抗素子Rの両端において発生した電圧が入
力され、他方の入力端子部には、比較値(参照電圧)発
生手段51から出力された比較値(参照電圧)が入力さ
れ、比較器50の出力はラッチ回路52に入力される。
ラッチ回路52の出力は、NAND回路55及びタイマ
ー回路53に入力される。タイマー回路53は、オフ時
間設定手段54によって制御され、高圧回路42とアノ
ード電極24との間の電気的な接続を遮断する際の所定
の時間(tOFF)が決定される。タイマー回路53の出
力は、NAND回路55に入力される。NAND回路5
5の出力はオン/オフドライバー57に入力され、NA
ND回路55からの出力によって、オン/オフドライバ
ー57が制御され、オン/オフドライバー57によって
スイッチング回路41のオン/オフ動作が制御される。
尚、NAND回路55とオン/オフドライバー57との
間にはアイソレーション回路56が設けられており、そ
の上流(抵抗素子R側)に配置された各種の回路(高圧
が加わり得る回路)と、下流に配置された各種の回路
(低圧が加わる回路)とを電気的に分離する。
The current detection cutoff circuit 40 includes a comparator 50,
Comparison value generating means 51, latch circuit 52, timer circuit 53, off time setting means 54, NAND circuit 55
, An isolation circuit 56, and an on / off driver 57. The voltage generated at both ends of the resistance element R is input to one input terminal of the comparator 50, and the comparison value (reference voltage) output from the comparison value (reference voltage) generating means 51 is input to the other input terminal. ), And the output of the comparator 50 is input to the latch circuit 52.
The output of the latch circuit 52 is input to the NAND circuit 55 and the timer circuit 53. The timer circuit 53 is controlled by the off-time setting means 54, and a predetermined time (t OFF ) at which the electrical connection between the high-voltage circuit 42 and the anode electrode 24 is cut off is determined. The output of the timer circuit 53 is input to the NAND circuit 55. NAND circuit 5
5 is input to an on / off driver 57,
The on / off driver 57 is controlled by the output from the ND circuit 55, and the on / off operation of the switching circuit 41 is controlled by the on / off driver 57.
Note that an isolation circuit 56 is provided between the NAND circuit 55 and the on / off driver 57, and various circuits (circuits to which high voltage can be applied) arranged upstream (on the resistance element R side), Various circuits (circuits to which low pressure is applied) arranged downstream are electrically separated.

【0080】実施の形態1のコンディショニング方法に
おいては、全てのカソード電極12とゲート電極14と
を短絡状態としておく。カソード電極12とゲート電極
14との間には、意図的な抵抗は設けない。カソード電
極12とゲート電極14との間に抵抗を設けると、アノ
ード電極24とゲート電極14との間、あるいは、アノ
ード電極24と電子放出電極16Aとの間で放電が生じ
た場合、ゲート電極14とカソード電極12との間で電
位の上昇が生じ、電界放出素子に損傷が発生する虞があ
るからである。具体的には、例えば、カソード電極12
から延びる配線の全てを導電性テープ等によって短絡さ
せ、ゲート電極14から延びる配線の全てを導電性テー
プ等によって短絡させ、これらの導電性テープ等を電気
的に接続すればよいが、このような方法に限定するもの
ではない。
In the conditioning method of the first embodiment, all cathode electrodes 12 and gate electrodes 14 are short-circuited. No intentional resistance is provided between the cathode electrode 12 and the gate electrode 14. When a resistor is provided between the cathode electrode 12 and the gate electrode 14, when a discharge occurs between the anode electrode 24 and the gate electrode 14, or between the anode electrode 24 and the electron emission electrode 16A, the gate electrode 14 This is because there is a possibility that the potential may increase between the electrode and the cathode electrode 12 and damage to the field emission device may occur. Specifically, for example, the cathode electrode 12
All of the wiring extending from the gate electrode 14 may be short-circuited by a conductive tape or the like, and all of the wiring extending from the gate electrode 14 may be short-circuited by a conductive tape or the like, and these conductive tapes and the like may be electrically connected. It is not limited to the method.

【0081】実施の形態1のコンディショニング方法の
実施においては、先ず、電界放出素子が多数形成された
カソードパネル10とアノードパネル20とを組み立て
る。具体的には、例えば、セラミックスやガラスから作
製された高さ約1mmの枠体25を用意し、枠体25と
カソードパネル10とアノードパネル20とを例えばフ
リットガラスを用いて貼り合わせ、フリットガラスを乾
燥した後、約450゜Cで10〜30分焼成する。その
後、表示装置全体を加熱して、カソードパネル10の構
成要素とアノードパネル20の構成要素からガスを放出
させ、カソードパネル10に設けられた貫通孔26に取
り付けられたチップ管27から排気する。そして、表示
装置の内部が10-5Pa〜10-6Pa程度の真空度とな
るまで排気した後、表示装置を真空排気しながら室温ま
で冷却する。
In the implementation of the conditioning method of the first embodiment, first, a cathode panel 10 and an anode panel 20 on which a number of field emission devices are formed are assembled. Specifically, for example, a frame 25 made of ceramics or glass and having a height of about 1 mm is prepared, and the frame 25, the cathode panel 10, and the anode panel 20 are bonded together using, for example, frit glass. After drying, baking is performed at about 450 ° C. for 10 to 30 minutes. Thereafter, the entire display device is heated, gas is released from the components of the cathode panel 10 and the components of the anode panel 20, and the gas is exhausted from the chip tube 27 attached to the through hole 26 provided in the cathode panel 10. Then, after the inside of the display device is evacuated to a degree of vacuum of about 10 -5 Pa to 10 -6 Pa, the display device is cooled to room temperature while evacuating the display device.

【0082】その後、実施の形態1のコンディショニン
グ方法を実施する。コンディショニングを実施している
ときの表示装置の模式的な一部端面図を図2に示す。具
体的には、電流検出遮断回路40を作動させて、スイッ
チング回路41をオン状態とし、高圧回路42とアノー
ド電極24とを電気的に接続する。そして、高圧回路4
2からアノード電極24に印加する高圧回路供給電圧V
Aを、徐々に(例えば、階段状に)、所定の値VMAXまで
上昇させる。実施の形態1においては、カソードパネル
10とアノードパネル20との間のギャップが1mmの
表示装置を用い、高圧回路供給電圧VAの初期値を5キ
ロボルト、階段状に高圧回路42から印加する高圧回路
供給電圧VAの1回の上昇分ΔVAを0.1キロボルト、
所定の値VMAX(最終到達電圧)を10キロボルトとし
た。また、5キロボルトから10キロボルトに高圧回路
供給電圧VAを上昇させるのに要したトータル時間を1
00分、高圧回路42とアノード電極24との間の電気
的な接続を遮断する所定の時間(tOFF)を10ナノ秒
とした。また、放電電流の規定値を10ミリアンペア
(比較値発生手段51における比較値(参照電圧)を1
ミリボルト)とした。
Thereafter, the conditioning method of the first embodiment is performed. FIG. 2 is a schematic partial end view of the display device when the conditioning is being performed. Specifically, the current detection cutoff circuit 40 is operated, the switching circuit 41 is turned on, and the high voltage circuit 42 and the anode electrode 24 are electrically connected. And the high voltage circuit 4
2 to the anode electrode 24
A is gradually increased (for example, stepwise) to a predetermined value VMAX . In the first embodiment, high-pressure gap between the cathode panel 10 and the anode panel 20 using the display device of 1 mm, is applied from the high voltage circuit 42 to the initial value of the high voltage circuit supply voltage V A 5 kilovolts, stepwise once the rise [Delta] V a of the circuit supply voltage V a 0.1 kV,
The predetermined value V MAX (final voltage reached) was set to 10 kV. Also, the total time required to increase the high-voltage circuit supply voltage VA from 5 kV to 10 kV is 1 unit.
For 00 minutes, the predetermined time (t OFF ) for interrupting the electrical connection between the high voltage circuit 42 and the anode electrode 24 was set to 10 nanoseconds. The specified value of the discharge current is set to 10 mA (the comparison value (reference voltage) in the comparison value generation means 51 is set to 1).
Millivolt).

【0083】高圧回路供給電圧VAを、所定の値VMAX
で、上述の条件にて上昇させていく。このとき、或る高
圧回路供給電圧VAにおいて、アノード電極24とゲー
ト電極14との間で放電が発生する。尚、放電が発生し
ていないときには、抵抗素子Rには電流が流れていない
ので、比較器50からの出力は「L」である。また、タ
イマー回路53からの出力も「L」である。それ故、N
AND回路55からの出力は「H」であり、オン/オフ
ドライバー57によって、スイッチング回路41はオン
状態にある。即ち、高圧回路42からアノード電極24
に高圧回路供給電圧VAが印加されている。
The high-voltage circuit supply voltage V A is increased to a predetermined value V MAX under the above conditions. At this time, a discharge occurs between the anode electrode 24 and the gate electrode 14 at a certain high-voltage circuit supply voltage VA . Note that when no discharge occurs, no current flows through the resistance element R, and the output from the comparator 50 is “L”. The output from the timer circuit 53 is also "L". Therefore, N
The output from the AND circuit 55 is "H", and the switching circuit 41 is on by the on / off driver 57. That is, from the high voltage circuit 42 to the anode electrode 24
Is supplied with the high-voltage circuit supply voltage VA .

【0084】放電に起因して電流検出遮断手段を構成す
る抵抗素子Rに放電電流が流れる。尚、放電電流は、通
常、百ミリアンペア程度である。抵抗素子Rに放電電流
が流れることによって、抵抗素子Rの両端に電圧が生じ
る。放電電流が規定値を超えた場合、即ち、この電圧の
値が、比較値発生手段51における比較値(参照電圧)
よりも高くなると、比較器50から信号「H」がラッチ
回路52に出力され、ラッチ回路52の出力「H」がN
AND回路55に入力される。更に、ラッチ回路52の
出力「H」がタイマー回路53に入力され、タイマー回
路53が動作し、タイマー回路53から信号「H」が出
力される。その結果、NAND回路55からの出力は
「L」となり、オン/オフドライバー57によって、ス
イッチング回路41はオフ状態となる。以上によって、
アノード電極24とゲート電極14との間の放電の発生
に起因して電流検出遮断手段に流れる放電電流を検出
し、かかる放電電流が規定値を超えた場合、電流検出遮
断手段の作動によって、高圧回路42とアノード電極2
4との間の電気的な接続が遮断される。
The discharge current causes the discharge current to flow through the resistance element R constituting the current detection cutoff means. Incidentally, the discharge current is usually about 100 milliamps. When the discharge current flows through the resistance element R, a voltage is generated across the resistance element R. When the discharge current exceeds the specified value, that is, when the value of this voltage is equal to the comparison value (reference voltage)
Is higher than the threshold value, the signal “H” is output from the comparator 50 to the latch circuit 52, and the output “H” of the latch circuit 52 becomes N
The signal is input to the AND circuit 55. Further, the output “H” of the latch circuit 52 is input to the timer circuit 53, the timer circuit 53 operates, and the signal “H” is output from the timer circuit 53. As a result, the output from the NAND circuit 55 becomes “L”, and the switching circuit 41 is turned off by the on / off driver 57. By the above,
A discharge current flowing through the current detection and cutoff means is detected due to generation of a discharge between the anode electrode 24 and the gate electrode 14, and when the discharge current exceeds a specified value, the high voltage is detected by the operation of the current detection and cutoff means. Circuit 42 and anode electrode 2
4 is cut off.

【0085】オフ時間設定手段54によって制御される
所定の時間(tOFF)が経過した後、タイマー回路53
の出力は「L」となる。その結果、NAND回路55か
らの出力は「H」となり、オン/オフドライバー57に
よって、スイッチング回路41はオン状態となる。即
ち、高圧回路42からアノード電極24に高圧回路供給
電圧VAが印加される。一方、ラッチ回路52はリセッ
トされる。こうして、所定の時間(tOFF)の間、高圧
回路42とアノード電極24との間の電気的な接続が遮
断された後、高圧回路42とアノード電極24との電気
的な接続が自動的に復帰し、高圧回路42からアノード
電極24に高圧回路供給電圧VAが印加される。尚、コ
ンディショニングを実施しているときの、放電電流によ
って生じる抵抗素子Rの両端における電圧と、アノード
電極24に印加される高圧回路供給電圧VAとの時間的
変化を模式的に図4に示す。
After a predetermined time (t OFF ) controlled by the off-time setting means 54 has elapsed, the timer circuit 53
Is "L". As a result, the output from the NAND circuit 55 becomes “H”, and the switching circuit 41 is turned on by the on / off driver 57. That is, the high voltage circuit supply voltage VA is applied from the high voltage circuit 42 to the anode electrode 24. On the other hand, the latch circuit 52 is reset. In this way, after the electrical connection between the high voltage circuit 42 and the anode electrode 24 is cut off for a predetermined time (t OFF ), the electrical connection between the high voltage circuit 42 and the anode electrode 24 is automatically set. Then, the high voltage circuit 42 applies the high voltage circuit supply voltage VA to the anode electrode 24. FIG. 4 schematically shows a temporal change in the voltage at both ends of the resistance element R caused by the discharge current and the high-voltage circuit supply voltage VA applied to the anode electrode 24 when the conditioning is performed. .

【0086】このように、所定の時間(tOFF)の間、
高圧回路42とアノード電極24との間の電気的な接続
が遮断されるので、コンディショニングの実施におい
て、電界放出素子に損傷が生じ、画像表示の品質が著し
く損なわれるといった問題を回避することができる。ま
た、高圧回路42とアノード電極24との間の電気的な
接続が自動的に復帰する。
Thus, for a predetermined time (t OFF ),
Since the electrical connection between the high-voltage circuit 42 and the anode electrode 24 is cut off, in the implementation of the conditioning, the problem that the field emission element is damaged and the quality of image display is significantly impaired can be avoided. . Further, the electrical connection between the high voltage circuit 42 and the anode electrode 24 is automatically restored.

【0087】コンディショニングの終了後、チップ管2
7を熱融着によって封じ切り、カソードパネル10とア
ノードパネル20との間の空間を封止し、表示装置を完
成させる。尚、チップ管27を封じ切る前に、表示装置
全体を再び加熱して、カソードパネル10の構成要素と
アノードパネル20の構成要素からガスを放出させ、カ
ソードパネル10に設けられた貫通孔26に取り付けら
れたチップ管27から排気し、表示装置を真空排気しな
がら室温まで冷却することが好ましい。
After the completion of the conditioning, the tip tube 2
7 is sealed off by heat fusion to seal the space between the cathode panel 10 and the anode panel 20 to complete the display device. Before the chip tube 27 is completely closed, the entire display device is heated again to release gas from the components of the cathode panel 10 and the components of the anode panel 20, and the gas is discharged to the through holes 26 provided in the cathode panel 10. It is preferable to exhaust air from the attached chip tube 27 and cool the display device to room temperature while evacuating the display device.

【0088】その後、図3に模式的な一部端面図を示す
ように、即ち、カソードパネル10とアノードパネル2
0との間の空間を封止した後に、上述したコンディショ
ニング方法を再び実行してもよい。この場合には、カソ
ードパネル10の構成要素とアノードパネル20の構成
要素から放出されたガスは、カソードパネル10とアノ
ードパネル20との間の空間内に配置されたゲッター
(図示せず)によって吸収される。尚、このような操作
を、実施の形態2〜実施の形態4にて説明するコンディ
ショニング方法に適用することもできる。
Then, as shown in FIG. 3, a schematic partial end view, that is, the cathode panel 10 and the anode panel 2
After sealing the space between zeros, the conditioning method described above may be performed again. In this case, the gas released from the components of the cathode panel 10 and the components of the anode panel 20 is absorbed by a getter (not shown) arranged in the space between the cathode panel 10 and the anode panel 20. Is done. Note that such an operation can be applied to the conditioning method described in the second to fourth embodiments.

【0089】(実施の形態2)実施の形態2は、本発明
の第2の態様に係るコンディショニング方法に関する。
実施の形態2の表示装置の概念図を図5に示す。尚、実
施の形態2における表示装置は、実施の形態1と同様
に、第1の構造を有する電界放出素子を備えた第1の構
成に係る表示装置とすることができるので、詳細な説明
は省略する。
(Embodiment 2) Embodiment 2 relates to a conditioning method according to the second aspect of the present invention.
FIG. 5 is a conceptual diagram of the display device according to the second embodiment. The display device according to the second embodiment can be the display device according to the first configuration including the field emission element having the first structure, similarly to the first embodiment. Omitted.

【0090】実施の形態2の表示装置におけるコンディ
ショニング手段は、(A)カソード電極12に接続され
た電流検出遮断手段と、(B)アノード電極24に電気
的に接続され、且つ、かかる電気的接続状態が電流検出
遮断手段によって制御される高圧回路42と、(C)ゲ
ート電極14に、ゲートドライバー44を介して電気的
に接続されたゲート電圧供給回路43と、(D)カソー
ド電極12とゲート電極14との間に配設されたコンデ
ンサC、から構成されている。
The conditioning means in the display device according to the second embodiment includes (A) a current detection interrupting means connected to the cathode electrode 12, and (B) an electrical connection to the anode electrode 24, and the electrical connection. A high-voltage circuit 42 whose state is controlled by the current detection cutoff means; (C) a gate voltage supply circuit 43 electrically connected to the gate electrode 14 via a gate driver 44; (D) a cathode electrode 12 and a gate. And a capacitor C disposed between the electrodes 14.

【0091】電流検出遮断手段は、実施の形態1にて説
明した電流検出遮断手段と同様とすればよいし、高圧回
路42、ゲートドライバー44、ゲート電圧供給回路4
3、コンデンサCは、周知の回路、ドライバー、コンデ
ンサとすればよいので、詳細な説明は省略する。
The current detecting and interrupting means may be the same as the current detecting and interrupting means described in the first embodiment.
3. Since the capacitor C may be a well-known circuit, driver, and capacitor, a detailed description is omitted.

【0092】実施の形態2のコンディショニング方法の
実施においては、ゲート電圧供給回路43からゲートド
ライバー44を介してゲート電極14に電圧を印加した
状態とする。このとき、ゲート電極14への電圧印加に
よって生じた電界に応じて、電子放出電極16Aの先端
から電子が量子トンネル効果に基づき放出される。具体
的には、コンデンサCの一端はゲート電圧供給回路43
に接続され、他端はカソード電極12に接続されてい
る。
In the implementation of the conditioning method according to the second embodiment, a voltage is applied from the gate voltage supply circuit 43 to the gate electrode 14 via the gate driver 44. At this time, electrons are emitted from the tip of the electron emission electrode 16A based on the quantum tunnel effect according to the electric field generated by applying a voltage to the gate electrode 14. Specifically, one end of the capacitor C is connected to the gate voltage supply circuit 43.
, And the other end is connected to the cathode electrode 12.

【0093】そして、高圧回路42とアノード電極24
とをスイッチング回路41によって電気的に接続して、
高圧回路42からアノード電極24に印加する高圧回路
供給電圧VAを、徐々に、所定の値VMAXまで上昇させ
る。具体的には、実施の形態1と同様の条件にて、高圧
回路供給電圧VAを、徐々に、所定の値VMAXまで上昇さ
せればよい。
Then, the high voltage circuit 42 and the anode electrode 24
Are electrically connected by a switching circuit 41,
The high-voltage circuit supply voltage VA applied from the high-voltage circuit 42 to the anode electrode 24 is gradually increased to a predetermined value VMAX . Specifically, under the same conditions as in the first embodiment, the high voltage circuit supply voltage V A, gradually, it is sufficient to increase to a predetermined value V MAX.

【0094】高圧回路供給電圧VAを所定の値VMAXまで
上昇させる間に、アノード電極24とゲート電極14と
の間の放電の発生に起因してコンデンサCを介して電流
検出遮断手段に流れる放電電流(より具体的には、放電
電流の交流成分)を検出し、かかる放電電流が規定値を
超えた場合、電流検出遮断手段の作動によって、所定の
時間(tOFF)の間、高圧回路42とアノード電極24
との間の電気的な接続を遮断する。具体的には、実施の
形態1と同様の動作が行なわれる。尚、アノード電極2
4と電子放出部との間には、電子放出部から放出され、
アノード電極24に衝突した電子によって、微小電流
(数マイクロアンペア)が流れるので、抵抗素子Rの両
端に電圧が生じるが、かかる電圧は放電電流に起因した
電圧よりも極めて小さい値である。
While the high-voltage circuit supply voltage VA is raised to the predetermined value VMAX , the current flows through the capacitor C through the capacitor C due to the occurrence of discharge between the anode electrode 24 and the gate electrode 14. The discharge current (more specifically, the AC component of the discharge current) is detected, and when the discharge current exceeds a specified value, the high voltage circuit is activated for a predetermined time (t OFF ) by the operation of the current detection cutoff means. 42 and anode electrode 24
Cuts off the electrical connection between Specifically, the same operation as in the first embodiment is performed. The anode electrode 2
Between the electron emission part 4 and the electron emission part,
Since a minute current (several microamps) flows due to the electrons that collide with the anode electrode 24, a voltage is generated at both ends of the resistance element R. The voltage is extremely smaller than the voltage caused by the discharge current.

【0095】(実施の形態3)実施の形態3は、本発明
の第3の態様に係るコンディショニング方法に関する。
実施の形態3の表示装置(第2の構成に係る表示装置)
の概念図を図6に示す。尚、実施の形態3における表示
装置は、収束電極60が配設されていることを除き、実
施の形態1と同様に、第1の構造を有する電界放出素子
を備えた第1の構成に係る表示装置とすることができる
ので、詳細な説明は省略する。収束電極に関しては、後
述する。
(Embodiment 3) Embodiment 3 relates to a conditioning method according to the third aspect of the present invention.
Display device of Embodiment 3 (display device according to second configuration)
Is shown in FIG. Note that the display device according to the third embodiment has a first configuration including a field emission element having a first structure, as in the first embodiment, except that the focusing electrode 60 is provided. Since it can be a display device, detailed description is omitted. The focusing electrode will be described later.

【0096】また、実施の形態3におけるコンディショ
ニング手段も、実施の形態1にて説明したコンディショ
ニング手段と同様とすることができるので、詳細な説明
は省略する。
Further, the conditioning means in the third embodiment can be the same as the conditioning means described in the first embodiment, so that the detailed description is omitted.

【0097】実施の形態3のコンディショニング方法の
実施においては、カソード電極12とゲート電極14と
収束電極60とを短絡状態としておく。カソード電極1
2とゲート電極14との間やゲート電極14と収束電極
60との間には、意図的な抵抗は設けない。このような
抵抗を設けると、アノード電極24と収束電極60、ゲ
ート電極14、あるいは、電子放出電極16Aとの間で
放電が生じた場合、ゲート電極14とカソード電極12
との間、あるいは、収束電極60とゲート電極14との
間で電位の上昇が生じ、電界放出素子に損傷が発生する
虞があるからである。
In the implementation of the conditioning method of the third embodiment, the cathode electrode 12, the gate electrode 14, and the focusing electrode 60 are short-circuited. Cathode electrode 1
No intentional resistance is provided between the gate electrode 14 and the gate electrode 14 or between the gate electrode 14 and the focusing electrode 60. When such a resistor is provided, when a discharge occurs between the anode electrode 24 and the focusing electrode 60, the gate electrode 14, or the electron emission electrode 16A, the gate electrode 14 and the cathode electrode 12
Or between the focusing electrode 60 and the gate electrode 14, which may cause damage to the field emission device.

【0098】そして、高圧回路42とアノード電極24
とをスイッチング回路41によって電気的に接続して、
高圧回路42からアノード電極24に印加する高圧回路
供給電圧VAを、徐々に、所定の値VMAXまで上昇させ
る。具体的には、実施の形態1と同様の条件にて、高圧
回路供給電圧VAを、徐々に、所定の値VMAXまで上昇さ
せればよい。
Then, the high voltage circuit 42 and the anode 24
Are electrically connected by a switching circuit 41,
The high-voltage circuit supply voltage VA applied from the high-voltage circuit 42 to the anode electrode 24 is gradually increased to a predetermined value VMAX . Specifically, under the same conditions as in the first embodiment, the high voltage circuit supply voltage V A, gradually, it is sufficient to increase to a predetermined value V MAX.

【0099】高圧回路供給電圧VAを所定の値VMAXまで
上昇させる間に、アノード電極24と収束電極60との
間の放電の発生に起因して電流検出遮断手段に流れる放
電電流を検出し、かかる放電電流が規定値を超えた場
合、電流検出遮断手段の作動によって、所定の時間(t
OFF)の間、高圧回路42とアノード電極24との間の
電気的な接続を遮断する。具体的には、実施の形態1と
同様の動作が行なわれる。
While the high-voltage circuit supply voltage VA is raised to a predetermined value VMAX , a discharge current flowing through the current detection cut-off means due to generation of a discharge between the anode electrode 24 and the focusing electrode 60 is detected. When the discharge current exceeds a specified value, the predetermined time (t
During OFF ), the electrical connection between the high voltage circuit 42 and the anode electrode 24 is cut off. Specifically, the same operation as in the first embodiment is performed.

【0100】(実施の形態4)実施の形態4は、本発明
の第4の態様に係るコンディショニング方法に関する。
実施の形態4の表示装置の概念図を図7に示す。尚、実
施の形態4における表示装置は、収束電極60が配設さ
れていることを除き、実施の形態2と同様に、第1の構
造を有する電界放出素子を備えた第1の構成に係る表示
装置とすることができるので、詳細な説明は省略する。
(Embodiment 4) Embodiment 4 relates to a conditioning method according to a fourth aspect of the present invention.
FIG. 7 shows a conceptual diagram of the display device of the fourth embodiment. Note that the display device according to the fourth embodiment relates to the first configuration including the field emission element having the first structure, similarly to the second embodiment, except that the focusing electrode 60 is provided. Since it can be a display device, detailed description is omitted.

【0101】実施の形態4におけるコンディショニング
手段は、実施の形態1にて説明したコンディショニング
手段に、実施の形態2にて説明したゲート電極に電気的
に接続されたゲート電圧供給回路43を更に備えた構成
を有する。また、放電によってゲート電極14が損傷す
ることを防止するために、ゲート電極14と収束電極6
0との間にバイパスコンデンサCBが配設されている。
The conditioning means according to the fourth embodiment further includes a gate voltage supply circuit 43 electrically connected to the gate electrode described in the second embodiment, in addition to the conditioning means described in the first embodiment. Having a configuration. Further, in order to prevent the gate electrode 14 from being damaged by the discharge, the gate electrode 14 and the focusing electrode 6 are formed.
0 bypass capacitor C B is disposed between the.

【0102】実施の形態4のコンディショニング方法の
実施においては、実施の形態3のようにカソード電極1
2とゲート電極14と収束電極60とを短絡状態とする
代わりに、カソード電極14と収束電極60とを短絡状
態にしておき、且つ、ゲート電圧供給回路43からゲー
トドライバー44を介してゲート電極14に電圧を印加
した状態とする。このとき、ゲート電極14への電圧印
加によって生じた電界に応じて、電子放出電極16Aの
先端から電子が量子トンネル効果に基づき放出される。
In the implementation of the conditioning method of the fourth embodiment, as in the third embodiment,
2, the gate electrode 14 and the focusing electrode 60 are short-circuited, and the cathode electrode 14 and the focusing electrode 60 are short-circuited. Is in a state where a voltage is applied. At this time, electrons are emitted from the tip of the electron emission electrode 16A based on the quantum tunnel effect according to the electric field generated by applying a voltage to the gate electrode 14.

【0103】そして、高圧回路42とアノード電極24
とをスイッチング回路41によって電気的に接続して、
高圧回路42からアノード電極24に印加する高圧回路
供給電圧VAを、徐々に、所定の値VMAXまで上昇させ
る。具体的には、実施の形態1と同様の条件にて、高圧
回路供給電圧VAを、徐々に、所定の値VMAXまで上昇さ
せればよい。
Then, the high voltage circuit 42 and the anode 24
Are electrically connected by a switching circuit 41,
The high-voltage circuit supply voltage VA applied from the high-voltage circuit 42 to the anode electrode 24 is gradually increased to a predetermined value VMAX . Specifically, under the same conditions as in the first embodiment, the high voltage circuit supply voltage V A, gradually, it is sufficient to increase to a predetermined value V MAX.

【0104】高圧回路供給電圧VAを所定の値VMAXまで
上昇させる間に、アノード電極24と収束電極60との
間の放電の発生に起因して電流検出遮断手段に流れる放
電電流を検出し、かかる放電電流が規定値を超えた場
合、電流検出遮断手段の作動によって、所定の時間(t
OFF)の間、高圧回路42とアノード電極24との間の
電気的な接続を遮断する。具体的には、実施の形態1と
同様の動作が行なわれる。
During the time when the high-voltage circuit supply voltage VA is raised to a predetermined value VMAX , a discharge current flowing through the current detection cut-off means due to generation of a discharge between the anode electrode 24 and the focusing electrode 60 is detected. When the discharge current exceeds a specified value, the predetermined time (t
During OFF ), the electrical connection between the high voltage circuit 42 and the anode electrode 24 is cut off. Specifically, the same operation as in the first embodiment is performed.

【0105】(実施の形態5)実施の形態5は、本発明
の第5の態様に係るコンディショニング方法に関する。
実施の形態5の表示装置の概念図を図8の(A)に示
す。尚、表示装置完成品の模式的な一部端面図は図12
に示したと同様であり、カソードパネル及びアノードパ
ネルの一部分の模式的な分解斜視図は図13に示したと
同様である。
(Embodiment 5) Embodiment 5 relates to a conditioning method according to the fifth aspect of the present invention.
FIG. 8A is a conceptual diagram of the display device of the fifth embodiment. FIG. 12 is a schematic partial end view of the completed display device.
And a schematic exploded perspective view of a part of the cathode panel and the anode panel is the same as that shown in FIG.

【0106】この表示装置は第1の構成に係る表示装置
であり、電界放出素子は第1の構造を有する。これら
は、実施の形態1と同様とすることができるので、詳細
な説明は省略する。実施の形態5においては、実施の形
態1と異なり、電流検出遮断手段は不要であり、高圧回
路42は、アノード電極24に電気的に直接接続されて
いる。高圧回路42は周知の回路から構成することがで
きる。尚、高圧回路42には、高圧回路制御装置45が
接続されており、高圧回路42からアノード電極24に
印加するパルス状の高圧回路供給電圧の各種の制御を行
う。かかる高圧回路制御装置45は周知の装置すること
ができる。
This display device is the display device according to the first configuration, and the field emission element has the first structure. Since these can be the same as those in Embodiment 1, detailed description will be omitted. In the fifth embodiment, unlike the first embodiment, no current detection / interruption means is required, and the high voltage circuit 42 is electrically directly connected to the anode electrode 24. The high voltage circuit 42 can be constituted by a known circuit. The high-voltage circuit 42 is connected to a high-voltage circuit controller 45, which performs various controls of a pulsed high-voltage circuit supply voltage applied from the high-voltage circuit 42 to the anode electrode 24. The high-voltage circuit control device 45 can be a known device.

【0107】実施の形態5のコンディショニング方法に
おいては、全てのカソード電極12とゲート電極14と
を短絡状態としておく。カソード電極12とゲート電極
14との間には、意図的な抵抗は設けない。カソード電
極12とゲート電極14との間に抵抗を設けると、アノ
ード電極24とゲート電極14との間、あるいは、アノ
ード電極24と電子放出電極16Aとの間で放電が生じ
た場合、ゲート電極14とカソード電極12との間で電
位の上昇が生じ、電界放出素子に損傷が発生する虞があ
るからである。具体的には、例えば、カソード電極12
から延びる配線の全てを導電性テープ等によって短絡さ
せ、ゲート電極14から延びる配線の全てを導電性テー
プ等によって短絡させ、これらの導電性テープ等を電気
的に接続すればよいが、このような方法に限定するもの
ではない。
In the conditioning method according to the fifth embodiment, all cathode electrodes 12 and gate electrodes 14 are short-circuited. No intentional resistance is provided between the cathode electrode 12 and the gate electrode 14. When a resistor is provided between the cathode electrode 12 and the gate electrode 14, when a discharge occurs between the anode electrode 24 and the gate electrode 14, or between the anode electrode 24 and the electron emission electrode 16A, the gate electrode 14 This is because there is a possibility that the potential may increase between the electrode and the cathode electrode 12 and damage to the field emission device may occur. Specifically, for example, the cathode electrode 12
All of the wiring extending from the gate electrode 14 may be short-circuited by a conductive tape or the like, and all of the wiring extending from the gate electrode 14 may be short-circuited by a conductive tape or the like, and these conductive tapes and the like may be electrically connected. It is not limited to the method.

【0108】実施の形態5のコンディショニング方法の
実施においては、先ず、電界放出素子が多数形成された
カソードパネル10とアノードパネル20とを、実施の
形態1と同様にして組み立てる。その後、表示装置全体
を加熱して、カソードパネル10の構成要素とアノード
パネル20の構成要素からガスを放出させ、カソードパ
ネル10に設けられた貫通孔26に取り付けられたチッ
プ管27から排気する。そして、表示装置の内部が10
-5Pa〜10-6Pa程度の真空度となるまで排気した
後、表示装置を真空排気しながら室温まで冷却する。
In the implementation of the conditioning method of the fifth embodiment, first, a cathode panel 10 and an anode panel 20 on which a number of field emission devices are formed are assembled in the same manner as in the first embodiment. Thereafter, the entire display device is heated, gas is released from the components of the cathode panel 10 and the components of the anode panel 20, and the gas is exhausted from the chip tube 27 attached to the through hole 26 provided in the cathode panel 10. And the inside of the display device is 10
After evacuating to a degree of vacuum of about -5 Pa to 10 -6 Pa, the display device is cooled to room temperature while evacuating the display device.

【0109】その後、実施の形態5のコンディショニン
グ方法を実施する。即ち、高圧回路42からアノード電
極に印加するパルス状の高圧回路供給電圧を階段状に所
定の値PVMAXまで上昇させて、アノード電極24と冷
陰極電界電子放出素子(具体的には、ゲート電極14)
との間に放電を生じさせる。実施の形態5においては、
パルス状の高圧回路供給電圧のパルス幅(パルス幅初期
値)PW10を100ミリ秒、パルス幅PW1の延長時間
ΔPW1を10ミリ秒、パルス周期PW0を1秒、パルス
電圧値PVの初期値を5キロボルト、パルス電圧値の所
定の値PVMAX(最終到達電圧)を10キロボルト、段
階的なパルス電圧値の変化量ΔPVを0.1キロボルト
とし、階段状のパルス電圧値におけるパルス状の高圧回
路供給電圧の総供給回数を600回とし、600回のパ
ルス状の高圧回路供給電圧の供給の後にパルス幅PW1
の延長を行う。実施の形態5においては、カソードパネ
ル10とアノードパネル20との間のギャップが1mm
の表示装置を用いた。
Thereafter, the conditioning method of the fifth embodiment is performed. That, is raised from the high pressure circuit 42 to a predetermined value PV MAX pulsed high voltage circuit supply voltage applied to the anode electrode stepwise, the anode electrode 24 and the cold cathode field emission device (specifically, a gate electrode 14)
And a discharge is caused between them. In the fifth embodiment,
Pulsed pulse width (pulse width initial value) of the high pressure circuit supply voltage PW 10 to 100 ms, extended time? Pw 1 to 10 msec pulse width PW 1, a pulse period PW 0 1 second, a pulse voltage PV The initial value is 5 kV, the predetermined value of the pulse voltage value PV MAX (final voltage reached) is 10 kV, the stepwise change amount of the pulse voltage value ΔPV is 0.1 kV, and the pulse shape in the step-like pulse voltage value is set. The total number of supply of the high-voltage circuit supply voltage is 600 times, and after the supply of the 600 pulse-like high-voltage circuit supply voltage, the pulse width PW 1
Extension of In the fifth embodiment, the gap between cathode panel 10 and anode panel 20 is 1 mm.
Was used.

【0110】そして、カソードパネル10とアノードパ
ネル20との間の空間を、貫通孔26、チップ管27を
介して排気しながら、パルス電圧値PV及びパルス周期
PW 0を一定とし、パルス幅PW1を逐次延長させなが
ら、アノード電極にパルス電圧値PVのパルス状の高圧
回路供給電圧を印加する[工程(a)]。この状態を、
図8の(B)に模式的に示す。即ち、或るパルス電圧の
パルス幅をPW1、パルスの立ち下がりから次のパルス
の立ち上がりまでの時間をPW2とし、延長されたパル
ス電圧のパルス幅をPW’1、パルスの立ち下がりから
次のパルスの立ち上がりまでの時間をPW’2としたと
き、以下の関係が成り立つ。
Then, the cathode panel 10 and the anode panel
The space between the tunnel 20 and the through-hole 26 and the tip tube 27
Pulse voltage value PV and pulse period while exhausting through
PW 0And the pulse width PW1While extending
The pulse voltage of the pulse voltage value PV is applied to the anode electrode.
A circuit supply voltage is applied [Step (a)]. This state,
FIG. 8B schematically shows this. That is, a certain pulse voltage
PW pulse width1From the falling edge of the pulse to the next pulse
The time until the rise of PWTwoAnd extended pal
Pulse width of PW '1From the falling edge of the pulse
The time until the next pulse rises is PW 'TwoAnd
Then, the following relationship is established.

【0111】 PW0 =PW1+PW2 PW0 =PW’1+PW’2 PW’1=PW1+ΔPW1 PW’2=PW2−ΔPW1 PW 0 = PW 1 + PW 2 PW 0 = PW ′ 1 + PW ′ 2 PW ′ 1 = PW 1 + ΔPW 1 PW ′ 2 = PW 2 −ΔPW 1

【0112】ここで、パルス幅PW1>パルス周期PW0
となったならば、パルス電圧値PVをΔPV増加させる
[工程(b)]。そして、パルス電圧値PVが所定の値
PV MAXに達するまで、工程(a)及び工程(b)を繰
り返す。
Here, the pulse width PW1> Pulse period PW0
, The pulse voltage value PV is increased by ΔPV.
[Step (b)]. Then, the pulse voltage value PV becomes a predetermined value.
PV MAXSteps (a) and (b) are repeated until
Return.

【0113】パルス状の高圧回路供給電圧を、階段状に
所定の値PVMAXまで、上述の条件にて上昇させてい
く。このとき、或るパルス状の高圧回路供給電圧におい
て、アノード電極24とゲート電極14との間で放電が
発生する。
The pulse-like high-voltage circuit supply voltage is increased stepwise to a predetermined value PV MAX under the above-mentioned conditions. At this time, a discharge occurs between the anode electrode 24 and the gate electrode 14 at a certain pulsed high-voltage circuit supply voltage.

【0114】実施の形態5のコンディショニング方法に
あっては、アノード電極にパルス電圧値PVのパルス状
の高圧回路供給電圧を印加するので、放電の継続を抑制
し、単発的に終息させることができ、電子放出部の損傷
発生を防ぐことができるし、一度に発生する放出ガス量
を少なくすることができる。そして、パルス幅PW1
逐次ΔPW1だけ延長させるが、このとき、放電が発生
しても、やはり、アノード電極にパルス電圧値PVのパ
ルス状の高圧回路供給電圧を印加するので、放電の継続
を抑制し、単発的に終息させることができ、電子放出部
の損傷発生を防ぐことができるし、一度に発生する放出
ガス量を少なくすることができる。
In the conditioning method according to the fifth embodiment, since the pulse-like high voltage supply voltage of the pulse voltage value PV is applied to the anode electrode, the continuation of the discharge can be suppressed, and the discharge can be terminated spontaneously. In addition, it is possible to prevent the occurrence of damage to the electron-emitting portion, and to reduce the amount of emitted gas generated at one time. Then, the pulse width PW 1 is sequentially extended by ΔPW 1. At this time, even if a discharge occurs, the pulse-like high-voltage circuit supply voltage of the pulse voltage value PV is applied to the anode electrode. Can be suppressed, spontaneous termination can be achieved, damage to the electron-emitting portion can be prevented, and the amount of released gas generated at one time can be reduced.

【0115】尚、パルス状の高圧回路供給電圧のパルス
幅初期値PW10において、高圧回路42からアノード電
極に印加するパルス状の高圧回路供給電圧を複数回供給
し、パルス幅初期値PW10を変えずに、高圧回路供給電
圧をΔPVだけ増加させ、放電が発生した時点で、工程
(a)を開始し、その後、パルス電圧値PVが所定の値
PVMAXに達するまで、工程(a)及び工程(b)を繰
り返す方法を採用してもよい。以下に説明する実施の形
態6〜実施の形態8においても同様とすることができ
る。このような方法を採用すれば、無駄な時間を省くこ
とができ、コンディショニングに要する時間の短縮化を
図ることができる。
[0115] Incidentally, the pulse width initial value PW 10 of the pulsed high voltage circuit supply voltage, a pulsed high voltage circuit supply voltage applied to the anode electrode from the high voltage circuit 42 supplies a plurality of times, a pulse width initial value PW 10 without changing, increasing the high voltage circuit supplying voltage by Pv, when the discharge is generated, starts the process (a), then, until the pulse voltage PV reaches a predetermined value PV MAX, step (a) and A method of repeating step (b) may be employed. The same applies to Embodiments 6 to 8 described below. By employing such a method, useless time can be omitted, and the time required for conditioning can be reduced.

【0116】コンディショニングの完了後、表示装置全
体を加熱して、カソードパネル10の構成要素とアノー
ドパネル20の構成要素からガスを再び放出させ、カソ
ードパネル10に設けられた貫通孔26に取り付けられ
たチップ管27から排気し、表示装置の内部が10-5
a〜10-6Pa程度の真空度となった後、表示装置を真
空排気しながら室温まで冷却してもよい。これによっ
て、コンディショニングにて発生し、カソードパネル1
0とアノードパネル20との間の空間内に残存したガス
を確実に系外に除去することができる。その後、チップ
管27を熱融着によって封じ切り、カソードパネル10
とアノードパネル20との間の空間を封止し、表示装置
を完成させる。
After the completion of the conditioning, the entire display device was heated to release the gas from the components of the cathode panel 10 and the components of the anode panel 20 again. The gas is exhausted from the chip tube 27 and the inside of the display device is 10 -5 P
After reaching a degree of vacuum of about a −10 −6 Pa, the display device may be cooled to room temperature while evacuating the display device. As a result, the cathode panel 1
The gas remaining in the space between 0 and the anode panel 20 can be reliably removed from the system. Thereafter, the tip tube 27 is sealed off by heat fusion, and the cathode panel 10
The space between the anode and the anode panel 20 is sealed to complete the display device.

【0117】また、カソードパネル10とアノードパネ
ル20との間の空間を排気しながら、パルス電圧値PV
が所定の値PVMAXに達するまで、上述した工程(a)
及び工程(b)を繰り返し、次いで、カソードパネル1
0とアノードパネル20との間の空間を封止した後、表
示装置の完成後、出荷前に、パルス電圧値PVが所定の
値PVMAXに達するまで、上述した工程(a)及び工程
(b)を繰り返し実行してもよい。尚、このような方法
は、以下に説明する各種の実施の形態におけるコンディ
ショニング方法にも適用することができる。
While the space between the cathode panel 10 and the anode panel 20 is evacuated, the pulse voltage PV
Until the predetermined value PV MAX is reached,
And step (b) are repeated, and then the cathode panel 1
0 and after sealing the space between the anode panel 20, after completion of the display device, prior to shipment, until the pulse voltage PV reaches a predetermined value PV MAX, the above-mentioned steps (a) and (b ) May be repeatedly executed. Note that such a method can also be applied to the conditioning methods in various embodiments described below.

【0118】あるいは又、カソードパネルとアノードパ
ネルとの間の空間を封止した後、即ち、表示装置の完成
後、表示装置の長時間の使用等によって表示装置の輝度
低下が生じた場合にも、パルス電圧値PVが所定の値P
MAXに達するまで、上述の工程(a)及び工程(b)
を繰り返し実行してもよい。このような方法は、以下に
説明する各種の実施の形態におけるコンディショニング
方法にも適用することができる。
Alternatively, after the space between the cathode panel and the anode panel is sealed, that is, when the luminance of the display device is reduced due to long-time use of the display device after completion of the display device, , The pulse voltage value PV is a predetermined value P
Steps (a) and (b) described above until V MAX is reached
May be repeatedly executed. Such a method can also be applied to the conditioning methods in various embodiments described below.

【0119】尚、この場合には、高圧回路制御装置45
を冷陰極電界電子放出表示装置に組み込んでおく必要が
ある。高圧回路42は、アノード電極制御回路を用いれ
ばよいが、かかるアノード電極制御回路の出力電圧を可
変とすることができる構成とする必要がある。また、後
述する実施の形態6及び実施の形態8のコンディショニ
ング方法にあっては、ゲート電圧供給回路として、冷陰
極電界電子放出表示装置に組み込まれたゲート電極制御
回路を用いればよい。また、実施の形態5のコンディシ
ョニング方法にあっては、カソード電極とゲート電極と
を短絡状態とする必要があるので、例えば、全てのカソ
ード電極とゲート電極を接地して短絡状態とすることが
できるような回路構成としておく必要がある。更には、
後述する実施の形態7のコンディショニング方法にあっ
ては、カソード電極とゲート電極と収束電極とを短絡状
態とする必要があるので、例えば、全てのカソード電極
とゲート電極と収束電極とを接地して短絡状態とするこ
とができるような回路構成としておく必要がある。ま
た、実施の形態8のコンディショニング方法にあって
は、カソード電極と収束電極とを短絡状態とする必要が
あるので、例えば、全てのカソード電極と収束電極とを
接地して短絡状態とすることができるような回路構成と
しておく必要がある。更には、後述する実施の形態6あ
るいは実施の形態8においては、バイパスコンデンサを
冷陰極電界電子放出表示装置に組み込んでおく必要があ
る。
In this case, the high-voltage circuit controller 45
Must be incorporated in a cold cathode field emission display. As the high-voltage circuit 42, an anode electrode control circuit may be used, but it is necessary that the output voltage of the anode electrode control circuit be variable. In the conditioning methods according to Embodiments 6 and 8 described below, a gate electrode control circuit incorporated in a cold cathode field emission display may be used as a gate voltage supply circuit. In the conditioning method according to the fifth embodiment, since the cathode electrode and the gate electrode need to be in a short-circuit state, for example, all the cathode electrodes and the gate electrode can be short-circuited by grounding. It is necessary to have such a circuit configuration. Furthermore,
In the conditioning method according to the seventh embodiment to be described later, it is necessary to short-circuit the cathode electrode, the gate electrode, and the focusing electrode. It is necessary to have a circuit configuration that can be in a short-circuit state. In the conditioning method according to the eighth embodiment, since the cathode electrode and the focusing electrode need to be short-circuited, for example, all the cathode electrodes and the focusing electrode may be grounded to be short-circuited. It is necessary to have a circuit configuration that can be used. Furthermore, in Embodiment 6 or Embodiment 8 to be described later, it is necessary to incorporate a bypass capacitor into a cold cathode field emission display.

【0120】また、工程(a)において、アノード電極
と冷陰極電界電子放出素子との間での放電頻度及び/又
は放電電流に応じて、即ち、放電が多く発生し、あるい
は又、放電電流の値が高い場合、パルス幅PW1を、一
旦、短縮してもよい。これによって、放電頻度の減少、
放電電流の値の低下を図ることができ、電界放出素子に
損傷が発生することを確実に防止することができる。
尚、放電頻度及び/又は放電電流の検出を自動的に行う
ことで、パルス幅PW1の短縮を自動的に行うことがで
きるが、手動でパルス幅PW1の短縮を行ってもよい。
このような処理は、以下に説明する各種の実施の形態に
おけるコンディショニング方法にも適用することができ
る。
Further, in the step (a), in accordance with the discharge frequency and / or discharge current between the anode electrode and the cold cathode field emission device, that is, a large amount of discharge occurs, or If the value is high, the pulse width PW 1, once may be shortened. This reduces the frequency of discharge,
The value of the discharge current can be reduced, and damage to the field emission device can be reliably prevented.
The discharge frequency and / or discharging current of detection performed automatically by things, can be performed to shorten the pulse width PW 1 automatically may be performed to shorten the pulse width PW 1 manually.
Such processing can also be applied to the conditioning methods in various embodiments described below.

【0121】あるいは又、工程(a)において、アノー
ド電極と冷陰極電界電子放出素子との間での放電頻度及
び/又は放電電流に応じて、即ち、放電が多く発生し、
あるいは又、放電電流の値が高い場合、パルス電圧値P
Vを、一旦、低下させてもよい。これによっても、放電
頻度の減少、放電電流の値の低下を図ることができ、電
界放出素子に損傷が発生することを確実に防止すること
ができる。尚、放電頻度及び/又は放電電流の検出を自
動的に行うことで、パルス電圧値PVの低下を自動的に
行うことができるが、手動でパルス電圧値PVの低下を
行ってもよい。このような処理は、以下に説明する各種
の実施の形態におけるコンディショニング方法にも適用
することができる。
Alternatively, in the step (a), in accordance with the discharge frequency and / or discharge current between the anode electrode and the cold cathode field emission device, that is, a large amount of discharge occurs,
Alternatively, if the value of the discharge current is high, the pulse voltage value P
V may be temporarily reduced. This can also reduce the frequency of discharge and the value of discharge current, and can reliably prevent the field emission device from being damaged. The pulse voltage value PV can be automatically reduced by automatically detecting the discharge frequency and / or the discharge current. However, the pulse voltage value PV may be manually reduced. Such processing can also be applied to the conditioning methods in various embodiments described below.

【0122】あるいは又、工程(a)において、アノー
ド電極と冷陰極電界電子放出素子との間での放電頻度及
び/又は放電電流に応じて、即ち、放電が多く発生し、
あるいは又、放電電流の値が高い場合、パルス幅PW1
の延長を中断してもよい。あるいは又、階段状のパルス
電圧値におけるパルス状の高圧回路供給電圧の供給回数
を増加させ、あるいは供給トータル時間を延長してもよ
い。これによっても、放電頻度の減少、放電電流の値の
低下を図ることができ、電界放出素子に損傷が発生する
ことを確実に防止することができる。尚、放電頻度及び
/又は放電電流の検出を自動的に行うことで、これらの
処理を自動的に行うことができるが、手動でこれらの処
理を行ってもよい。これらの処理は、以下に説明する各
種の実施の形態におけるコンディショニング方法にも適
用することができる。
Alternatively, in the step (a), in accordance with the discharge frequency and / or discharge current between the anode electrode and the cold cathode field emission device, ie, a large amount of discharge occurs,
Alternatively, when the value of the discharge current is high, the pulse width PW 1
May be suspended. Alternatively, the number of times of supplying the pulse-like high voltage circuit supply voltage at the step-like pulse voltage value may be increased, or the total supply time may be extended. This can also reduce the frequency of discharge and the value of discharge current, and can reliably prevent the field emission device from being damaged. Note that these processes can be automatically performed by automatically detecting the discharge frequency and / or discharge current, but these processes may be performed manually. These processes can also be applied to the conditioning methods in various embodiments described below.

【0123】(実施の形態6)実施の形態6は、実施の
形態5のコンディショニング方法の変形である。実施の
形態6の表示装置の概念図を図9に示す。尚、実施の形
態6における表示装置は、実施の形態1と同様に、第1
の構成に係る表示装置、第1の構造を有する電界放出素
子であり、詳細な説明は省略する。実施の形態6におけ
るコンディショニング方法にあっては、ゲート電極14
に、ゲートドライバー44を介して電気的に接続された
ゲート電圧供給回路43を使用する。ゲート電極14と
カソード電極12との間にはバイパスコンデンサCB
配設されている。これによって、放電によりゲート電極
14が損傷することを防止することができる。その他の
構成は、実施の形態5と同様とすることができるので、
詳細な説明は省略する。尚、ゲートドライバー44、ゲ
ート電圧供給回路43、バイパスコンデンサCBは、周
知のドライバー、回路、コンデンサとすればよいので、
詳細な説明は省略する。
(Embodiment 6) Embodiment 6 is a modification of the conditioning method of Embodiment 5. FIG. 9 shows a conceptual diagram of the display device of the sixth embodiment. Note that the display device according to the sixth embodiment has the first
The display device according to the above configuration is a field emission device having the first structure, and detailed description is omitted. In the conditioning method according to the sixth embodiment, the gate electrode 14
A gate voltage supply circuit 43 electrically connected via a gate driver 44 is used. Bypass capacitor C B is disposed between the gate electrode 14 and the cathode electrode 12. Thus, it is possible to prevent the gate electrode 14 from being damaged by the discharge. Other configurations can be the same as those in the fifth embodiment.
Detailed description is omitted. The gate driver 44, the gate voltage supply circuit 43, a bypass capacitor C B is well-known driver circuit, it is only necessary to a capacitor,
Detailed description is omitted.

【0124】実施の形態6のコンディショニング方法の
実施においては、ゲート電圧供給回路43からゲートド
ライバー44を介してゲート電極14に電圧を印加した
状態とする。このとき、ゲート電極14への電圧印加に
よって生じた電界に応じて、電子放出電極16Aの先端
から電子が量子トンネル効果に基づき放出される。尚、
ゲート電圧供給回路43からゲート電極14に印加され
る電圧は、一定であってもよいし、段階的に増加させて
もよい。後述する実施の形態8においても同様である。
In the implementation of the conditioning method of the sixth embodiment, a state is assumed in which a voltage is applied from the gate voltage supply circuit 43 to the gate electrode 14 via the gate driver 44. At this time, electrons are emitted from the tip of the electron emission electrode 16A based on the quantum tunnel effect according to the electric field generated by applying a voltage to the gate electrode 14. still,
The voltage applied from the gate voltage supply circuit 43 to the gate electrode 14 may be constant or may be increased stepwise. The same applies to an eighth embodiment described later.

【0125】実施の形態6のコンディショニング方法の
実施においては、具体的には、実施の形態5と同様の操
作を行えばよいので、詳細な説明は省略する。
In the implementation of the conditioning method of the sixth embodiment, the same operation as that of the fifth embodiment may be specifically performed, and therefore a detailed description is omitted.

【0126】(実施の形態7)実施の形態7も、実施の
形態5のコンディショニング方法の変形である。実施の
形態7の表示装置(第2の構成に係る表示装置)の概念
図を図10に示す。尚、実施の形態7における表示装置
は、収束電極60が配設されていることを除き、実施の
形態5と同様に、第1の構造を有する電界放出素子を備
えた第1の構成に係る表示装置とすることができるの
で、詳細な説明は省略する。
(Embodiment 7) Embodiment 7 is also a modification of the conditioning method of Embodiment 5. FIG. 10 shows a conceptual diagram of the display device of Embodiment 7 (the display device according to the second configuration). Note that the display device according to the seventh embodiment relates to the first configuration including the field emission element having the first structure, similarly to the fifth embodiment, except that the focusing electrode 60 is provided. Since it can be a display device, detailed description is omitted.

【0127】実施の形態7のコンディショニング方法の
実施においては、カソード電極12とゲート電極14と
収束電極60とを短絡状態としておく。カソード電極1
2とゲート電極14との間やゲート電極14と収束電極
60との間には、意図的な抵抗は設けない。このような
抵抗を設けると、アノード電極24と収束電極60、ゲ
ート電極14、あるいは、電子放出電極16Aとの間で
放電が生じた場合、ゲート電極14とカソード電極12
との間、あるいは、収束電極60とゲート電極14との
間で電位の上昇が生じ、電界放出素子に損傷が発生する
虞があるからである。
In the implementation of the conditioning method of the seventh embodiment, the cathode electrode 12, the gate electrode 14, and the focusing electrode 60 are short-circuited. Cathode electrode 1
No intentional resistance is provided between the gate electrode 14 and the gate electrode 14 or between the gate electrode 14 and the focusing electrode 60. When such a resistor is provided, when a discharge occurs between the anode electrode 24 and the focusing electrode 60, the gate electrode 14, or the electron emission electrode 16A, the gate electrode 14 and the cathode electrode 12
Or between the focusing electrode 60 and the gate electrode 14, which may cause damage to the field emission device.

【0128】実施の形態7のコンディショニング方法の
実施においては、具体的には、実施の形態5と同様の操
作を行えばよいので、詳細な説明は省略する。
In the implementation of the conditioning method of the seventh embodiment, the same operation as that of the fifth embodiment may be performed, and a detailed description thereof will be omitted.

【0129】(実施の形態8)実施の形態8も、実施の
形態5のコンディショニング方法の変形である。実施の
形態8の表示装置の概念図を図11に示す。尚、実施の
形態8における表示装置は、収束電極60が配設されて
いることを除き、実施の形態6と同様に、第1の構造を
有する電界放出素子を備えた第1の構成に係る表示装置
とすることができるので、詳細な説明は省略する。
(Eighth Embodiment) The eighth embodiment is also a modification of the conditioning method of the fifth embodiment. FIG. 11 shows a conceptual diagram of the display device of the eighth embodiment. Note that the display device according to Embodiment 8 relates to the first configuration including the field emission element having the first structure, similarly to Embodiment 6, except that the focusing electrode 60 is provided. Since the display device can be used, a detailed description is omitted.

【0130】実施の形態8におけるコンディショニング
手段は、実施の形態5にて説明した高圧回路42、高圧
回路制御装置45に、実施の形態6にて説明したゲート
電極に電気的に接続されたゲート電圧供給回路43を更
に備えた構成を有する。また、放電によってゲート電極
14が損傷することを防止するために、ゲート電極14
と収束電極60との間にバイパスコンデンサCBが配設
されている。
The conditioning means according to the eighth embodiment includes a high-voltage circuit 42 and a high-voltage circuit control device 45 described in the fifth embodiment, and a gate voltage electrically connected to the gate electrode described in the sixth embodiment. The configuration further includes a supply circuit 43. Further, in order to prevent the gate electrode 14 from being damaged by the discharge,
Bypass capacitor C B is disposed between the focusing electrode 60 and.

【0131】実施の形態8のコンディショニング方法の
実施においては、実施の形態7のようにカソード電極1
2とゲート電極14と収束電極60とを短絡状態とする
代わりに、カソード電極14と収束電極60とを短絡状
態にしておき、且つ、ゲート電圧供給回路43からゲー
トドライバー44を介してゲート電極14に電圧を印加
した状態とする。このとき、ゲート電極14への電圧印
加によって生じた電界に応じて、電子放出電極16Aの
先端から電子が量子トンネル効果に基づき放出される。
In the implementation of the conditioning method of the eighth embodiment, the cathode electrode 1
2, the gate electrode 14 and the focusing electrode 60 are short-circuited, and the cathode electrode 14 and the focusing electrode 60 are short-circuited. Is in a state where a voltage is applied. At this time, electrons are emitted from the tip of the electron emission electrode 16A based on the quantum tunnel effect according to the electric field generated by applying a voltage to the gate electrode 14.

【0132】実施の形態8のコンディショニング方法の
実施においては、具体的には、実施の形態5と同様の操
作を行えばよいので、詳細な説明は省略する。
In the implementation of the conditioning method of the eighth embodiment, the same operation as that of the fifth embodiment may be performed, and a detailed description thereof will be omitted.

【0133】(実施の形態9)以下、各種の電界放出素
子について説明するが、これらの電界放出素子を用いた
表示装置の構成は、第1の構成及び第2の構成とすれば
よい。
(Embodiment 9) Various field emission devices will be described below, and the configuration of a display device using these field emission devices may be the first configuration and the second configuration.

【0134】[スピント型電界放出素子]スピント型電
界放出素子から成る第1の構造を有する電界放出素子の
模式的な一部端面図を、図15の(B)に示す。スピン
ト型電界放出素子は、支持体11上に形成されたカソー
ド電極12と、支持体11及びカソード電極12上に形
成された絶縁層13と、絶縁層13上に形成されたゲー
ト電極14と、ゲート電極14及び絶縁層13を貫通す
る開口部15と、開口部15の底部に位置するカソード
電極12上に設けられた円錐形の電子放出電極16Aか
ら構成されている。開口部15の底部に露出した円錐形
の電子放出電極16Aが電子放出部16に相当する。
[Spindt Field Emission Device] FIG. 15B is a schematic partial end view of a field emission device having the first structure including the Spindt field emission device. The Spindt-type field emission device includes a cathode electrode 12 formed on a support 11, an insulating layer 13 formed on the support 11 and the cathode electrode 12, a gate electrode 14 formed on the insulating layer 13, An opening 15 penetrating through the gate electrode 14 and the insulating layer 13 and a conical electron emission electrode 16A provided on the cathode electrode 12 located at the bottom of the opening 15 are formed. The conical electron emission electrode 16 </ b> A exposed at the bottom of the opening 15 corresponds to the electron emission portion 16.

【0135】スピント型電界放出素子の製造方法は、基
本的には、円錐形の電子放出電極16Aを金属材料の垂
直蒸着により形成する方法である。即ち、開口部15に
対して蒸着粒子は垂直に入射するが、開口部15の付近
に形成されるオーバーハング状の堆積物による遮蔽効果
を利用して、開口部15の底部に到達する蒸着粒子の量
を漸減させ、円錐形の堆積物である電子放出電極16A
を自己整合的に形成する。ここでは、不要なオーバーハ
ング状の堆積物の除去を容易とするために、ゲート電極
14上に剥離層17を予め形成しておく方法について、
支持体等の模式的な一部端面図である図14〜図15を
参照して説明する。
The manufacturing method of the Spindt-type field emission device is basically a method of forming the conical electron emission electrode 16A by vertical vapor deposition of a metal material. That is, the vapor deposition particles vertically enter the opening 15, but the vapor deposition particles reach the bottom of the opening 15 by utilizing the shielding effect of the overhang-like deposit formed near the opening 15. Of the electron emission electrode 16A which is a conical deposit.
Are formed in a self-aligned manner. Here, in order to facilitate removal of unnecessary overhang-like deposits, a method of forming a peeling layer 17 on the gate electrode 14 in advance is described.
This will be described with reference to FIGS. 14 and 15 which are schematic partial end views of the support and the like.

【0136】[工程−100]先ず、例えばガラス基板
から成る支持体11上にニオブ(Nb)から成るストラ
イプ状のカソード電極12を形成した後、全面にSiO
2から成る絶縁層13を形成し、更に、ゲート電極14
を絶縁層13上に形成する。ゲート電極14の形成は、
例えば、スパッタリング法、リソグラフィ技術及びドラ
イエッチング技術に基づき行うことができる。次に、ゲ
ート電極14及び絶縁層13に開口部15をRIE(反
応性イオン・エッチング)法にて形成し、開口部15の
底部にカソード電極12を露出させる(図14の(A)
参照)。尚、カソード電極12は、単一の材料層であっ
てもよく、複数の材料層を積層することによって構成す
ることもできる。例えば、後の工程で形成される各電子
放出電極の電子放出特性のばらつきを少なくするため
に、カソード電極12の表層部を残部よりも電気抵抗率
の高い材料で構成することができる。
[Step-100] First, a striped cathode electrode 12 made of niobium (Nb) is formed on a support 11 made of, for example, a glass substrate.
2 is formed, and further, a gate electrode 14 is formed.
Is formed on the insulating layer 13. The formation of the gate electrode 14
For example, it can be performed based on a sputtering method, a lithography technique, and a dry etching technique. Next, an opening 15 is formed in the gate electrode 14 and the insulating layer 13 by RIE (reactive ion etching), and the cathode electrode 12 is exposed at the bottom of the opening 15 (FIG. 14A).
reference). Note that the cathode electrode 12 may be a single material layer, or may be configured by laminating a plurality of material layers. For example, the surface layer of the cathode electrode 12 can be made of a material having a higher electrical resistivity than the remaining portion in order to reduce the variation in the electron emission characteristics of each electron emission electrode formed in a later step.

【0137】[工程−110]次に、開口部15の底部
に露出したカソード電極12上に、電子放出電極16A
を形成する。具体的には、先ず、アルミニウムを斜め蒸
着することにより、剥離層17を形成する。このとき、
支持体11の法線に対する蒸着粒子の入射角を十分に大
きく選択することにより、開口部15の底部にアルミニ
ウムを殆ど堆積させることなく、ゲート電極14及び絶
縁層13上に剥離層17を形成することができる。この
剥離層17は、開口部15の開口端部から庇状に張り出
しており、これにより開口部15が実質的に縮径される
(図14の(B)参照)。
[Step-110] Next, the electron emission electrode 16A is placed on the cathode electrode 12 exposed at the bottom of the opening 15.
To form Specifically, first, the release layer 17 is formed by obliquely depositing aluminum. At this time,
By selecting a sufficiently large incident angle of the deposited particles with respect to the normal of the support 11, the peeling layer 17 is formed on the gate electrode 14 and the insulating layer 13 without depositing aluminum almost at the bottom of the opening 15. be able to. The release layer 17 protrudes like an eave from the opening end of the opening 15, whereby the diameter of the opening 15 is substantially reduced (see FIG. 14B).

【0138】[工程−120]次に、全面に例えばモリ
ブデン(Mo)を垂直蒸着する。このとき、図15の
(A)に示すように、剥離層17上でオーバーハング形
状を有するモリブデンから成る導電体層18が成長する
に伴い、開口部15の実質的な直径が次第に縮小される
ので、開口部15の底部において堆積に寄与する蒸着粒
子は、次第に開口部15の中央付近を通過するものに限
られるようになる。その結果、開口部15の底部には円
錐形の堆積物が形成され、この円錐形のモリブデンから
成る堆積物が電子放出電極16Aとなる。
[Step-120] Next, for example, molybdenum (Mo) is vertically deposited on the entire surface. At this time, as shown in FIG. 15A, as the conductor layer 18 made of molybdenum having an overhang shape grows on the release layer 17, the substantial diameter of the opening 15 is gradually reduced. Therefore, the vapor deposition particles contributing to the deposition at the bottom of the opening 15 are gradually limited to those passing near the center of the opening 15. As a result, a conical deposit is formed at the bottom of the opening 15, and the conical deposit of molybdenum becomes the electron emission electrode 16A.

【0139】その後、電気化学的プロセス及び湿式プロ
セスによって剥離層17を絶縁層13及びゲート電極1
4の表面から剥離し、絶縁層13及びゲート電極14の
上方の導電体層18を選択的に除去する。その結果、図
15の(B)に示すように、開口部15の底部に位置す
るカソード電極12上に円錐形の電子放出電極16Aを
残すことができる。
After that, the peeling layer 17 is formed by the electrochemical process and the wet process to form the insulating layer 13 and the gate electrode 1.
4, the conductive layer 18 above the insulating layer 13 and the gate electrode 14 is selectively removed. As a result, as shown in FIG. 15B, the conical electron emission electrode 16A can be left on the cathode electrode 12 located at the bottom of the opening 15.

【0140】アノードパネル20の製造方法の一例を、
以下、図16を参照して説明する。先ず、発光性結晶粒
子組成物を調製する。そのために、例えば、純水に分散
剤を分散させ、ホモミキサーを用いて3000rpmに
て1分間、撹拌を行う。次に、発光性結晶粒子を分散剤
が分散した純水中に投入し、ホモミキサーを用いて50
00rpmにて5分間、撹拌を行う。その後、例えば、
ポリビニルアルコール及び重クロム酸アンモニウムを添
加して、十分に撹拌し、濾過する。
One example of a method for manufacturing the anode panel 20 is as follows.
Hereinafter, description will be made with reference to FIG. First, a luminescent crystal particle composition is prepared. For this purpose, for example, a dispersant is dispersed in pure water, and the mixture is stirred for 1 minute at 3000 rpm using a homomixer. Next, the luminescent crystal particles are put into pure water in which a dispersant is dispersed, and 50
Stir at 00 rpm for 5 minutes. Then, for example,
Add polyvinyl alcohol and ammonium bichromate, stir well and filter.

【0141】アノードパネル20の製造においては、例
えばガラスから成る基板21上の全面に感光性被覆70
を形成(塗布)する。そして、露光光源(図示せず)か
ら射出され、マスク73に設けられた開口74を通過し
た露光光によって、基板21上に形成された感光性被覆
70を露光して感光領域71を形成する(図16の
(A)参照)。その後、感光性被覆70を現像して選択
的に除去し、感光性被膜の残部(露光、現像後の感光性
被膜)72を基板21上に残す(図16の(B)参
照)。次に、全面にカーボン剤(カーボンスラリー)を
塗布し、乾燥、焼成した後、リフトオフ法にて感光性被
膜の残部72及びその上のカーボン剤を除去することに
よって、露出した基板21上にカーボン剤から成るブラ
ックマトリクス23とを形成し、併せて、感光性被膜の
残部72を除去する(図16の(C)参照)。その後、
露出した基板21上に、赤、緑、青の各蛍光体層22
(22R,22G,22B)を形成する(図16の
(D)参照)。具体的には、各発光性結晶粒子(蛍光体
粒子)から調製された発光性結晶粒子組成物を使用し、
例えば、赤色の感光性の発光性結晶粒子組成物(蛍光体
スラリー)を全面に塗布し、露光、現像し、次いで、緑
色の感光性の発光性結晶粒子組成物(蛍光体スラリー)
を全面に塗布し、露光、現像し、更に、青色の感光性の
発光性結晶粒子組成物(蛍光体スラリー)を全面に塗布
し、露光、現像すればよい。その後、蛍光体層22及び
ブラックマトリクス23上にスパッタリング法にて厚さ
約0.07μmのアルミニウム薄膜から成るアノード電
極24を形成する。尚、スクリーン印刷法等により各蛍
光体層22を形成することもできる。
In the manufacture of the anode panel 20, a photosensitive coating 70 is formed on the entire surface of the substrate 21 made of, for example, glass.
Is formed (applied). Then, the photosensitive coating 70 formed on the substrate 21 is exposed by exposure light emitted from an exposure light source (not shown) and passing through an opening 74 provided in the mask 73 to form a photosensitive region 71 ( FIG. 16A). Thereafter, the photosensitive coating 70 is developed and selectively removed to leave the remaining photosensitive coating (the exposed and developed photosensitive coating) 72 on the substrate 21 (see FIG. 16B). Next, a carbon agent (carbon slurry) is applied to the entire surface, dried and baked, and then the remaining portion 72 of the photosensitive film and the carbon agent thereon are removed by a lift-off method, so that the carbon on the exposed substrate 21 is removed. A black matrix 23 made of an agent is formed, and at the same time, the remaining portion 72 of the photosensitive film is removed (see FIG. 16C). afterwards,
On the exposed substrate 21, red, green, and blue phosphor layers 22
(22R, 22G, 22B) are formed (see FIG. 16D). Specifically, using a luminescent crystal particle composition prepared from each luminescent crystal particles (phosphor particles),
For example, a red photosensitive luminescent crystal particle composition (phosphor slurry) is applied to the entire surface, exposed and developed, and then a green photosensitive luminescent crystal particle composition (phosphor slurry)
May be applied over the entire surface, exposed and developed, and further, a blue photosensitive luminescent crystal particle composition (phosphor slurry) may be applied over the entire surface, exposed and developed. Thereafter, an anode electrode 24 made of an aluminum thin film having a thickness of about 0.07 μm is formed on the phosphor layer 22 and the black matrix 23 by a sputtering method. Note that the respective phosphor layers 22 can also be formed by a screen printing method or the like.

【0142】尚、アノード電極は、有効領域を1枚のシ
ート状の導電材料で被覆した形式のアノード電極として
もよいし、1又は複数の電子放出部、あるいは、1又は
複数の画素に対応するアノード電極ユニットが集合した
形式のアノード電極としてもよい。
The anode electrode may be a type in which the effective area is covered with one sheet of conductive material, or may correspond to one or a plurality of electron-emitting portions or one or a plurality of pixels. An anode electrode of a type in which anode electrode units are assembled may be used.

【0143】[クラウン型電界放出素子]クラウン型電
界放出素子から成る第1の構造を有する電界放出素子の
模式的な一部端面図を図19の(A)に示し、一部を切
り欠いた模式的な斜視図を図19の(B)に示す。クラ
ウン型電界放出素子は、支持体11上に形成されたカソ
ード電極12と、支持体11及びカソード電極12上に
形成された絶縁層13と、絶縁層13上に形成されたゲ
ート電極14と、ゲート電極14及び絶縁層13を貫通
する開口部15と、開口部15の底部に位置するカソー
ド電極12の部分の上に設けられたクラウン(王冠)型
の電子放出電極16Bから構成されている。開口部15
の底部に露出したクラウン(王冠)型の電子放出電極1
6Bが電子放出部16に相当する。
[Crown Field Emission Element] FIG. 19A is a schematic partial end view of a field emission element having a first structure composed of a crown field emission element, and is partially cut away. FIG. 19B is a schematic perspective view. The crown type field emission device includes a cathode electrode 12 formed on a support 11, an insulating layer 13 formed on the support 11 and the cathode electrode 12, a gate electrode 14 formed on the insulating layer 13, An opening 15 penetrating through the gate electrode 14 and the insulating layer 13, and a crown-type electron emission electrode 16 </ b> B provided on a portion of the cathode electrode 12 located at the bottom of the opening 15. Opening 15
(Crown) type electron emission electrode 1 exposed at the bottom
6B corresponds to the electron emission section 16.

【0144】以下、クラウン型電界放出素子の製造方法
を、支持体等の模式的な一部端面図等である図17〜図
19を参照して説明する。
Hereinafter, a method for manufacturing a crown type field emission device will be described with reference to FIGS. 17 to 19 which are schematic partial end views of a support and the like.

【0145】[工程−200]先ず、例えばガラス基板
から成る支持体11上に、ストライプのカソード電極1
2を形成する。尚、カソード電極12は、図面の紙面左
右方向に延びている。ストライプ状のカソード電極12
は、例えば支持体11上にITO膜をスパッタリング法
により約0.2μmの厚さに全面に亙って成膜した後、
ITO膜をパターニングすることによって形成すること
ができる。尚、カソード電極12は、単一の材料層であ
ってもよく、複数の材料層を積層することによって構成
することもできる。例えば、後の工程で形成される各電
子放出電極の電子放出特性のばらつきを少なくするため
に、カソード電極12の表層部を残部よりも電気抵抗率
の高い材料で構成することができる。次に、支持体11
及びカソード電極12上に絶縁層13を形成する。ここ
では、一例としてガラスペーストを全面に約3μmの厚
さにスクリーン印刷する。次に、絶縁層13に含まれる
水分や溶剤を除去し、且つ、絶縁層13を平坦化するた
めに、例えば100゜C、10分間の仮焼成、及び50
0゜C、20分間の本焼成といった2段階の焼成を行
う。尚、上述のようなガラスペーストを用いたスクリー
ン印刷に替えて、例えばプラズマCVD法によりSiO
2膜を形成してもよい。
[Step-200] First, a striped cathode electrode 1 is placed on a support 11 made of, for example, a glass substrate.
Form 2 Note that the cathode electrode 12 extends in the left-right direction on the drawing sheet. Striped cathode electrode 12
For example, after an ITO film is formed on the support 11 over the entire surface to a thickness of about 0.2 μm by a sputtering method,
It can be formed by patterning an ITO film. Note that the cathode electrode 12 may be a single material layer, or may be configured by laminating a plurality of material layers. For example, the surface layer of the cathode electrode 12 can be made of a material having a higher electrical resistivity than the remaining portion in order to reduce the variation in the electron emission characteristics of each electron emission electrode formed in a later step. Next, the support 11
Then, an insulating layer 13 is formed on the cathode electrode 12. Here, as an example, a glass paste is screen-printed on the entire surface to a thickness of about 3 μm. Next, in order to remove moisture and a solvent contained in the insulating layer 13 and to planarize the insulating layer 13, for example, calcination at 100 ° C. for 10 minutes, and 50 ° C.
Two-stage firing such as main firing at 0 ° C. for 20 minutes is performed. Instead of the screen printing using the glass paste as described above, for example, the SiO
Two films may be formed.

【0146】次に、絶縁層13上に、ストライプ状のゲ
ート電極14を形成する(図17の(A)参照)。尚、
ゲート電極14は、図面の紙面垂直方向に延びている。
ゲート電極14は、例えば、絶縁層13上に厚さ約20
nmのクロム(Cr)膜と厚さ0.2μmの金(Au)
膜を電子ビーム蒸着法によりこの順に全面成膜し、続い
てこの積層膜をパターニングすることにより形成するこ
とができる。尚、クロム膜は、絶縁層13に対する金膜
の密着性の不足を補うために形成される。ゲート電極1
4の射影像の延びる方向は、ストライプ状のカソード電
極12の射影像の延びる方向と90度を成す。
Next, a gate electrode 14 in the form of a stripe is formed on the insulating layer 13 (see FIG. 17A). still,
The gate electrode 14 extends in a direction perpendicular to the plane of the drawing.
The gate electrode 14 has, for example, a thickness of about 20
nm chrome (Cr) film and 0.2 μm thick gold (Au)
A film can be formed by forming a film over the entire surface in this order by an electron beam evaporation method, and then patterning the laminated film. Note that the chromium film is formed to compensate for the lack of adhesion of the gold film to the insulating layer 13. Gate electrode 1
The direction in which the projected image of FIG. 4 extends is 90 degrees with the direction in which the projected image of the striped cathode electrode 12 extends.

【0147】[工程−210]次に、例えばフォトレジ
スト材料から成るエッチング用マスクを用いてゲート電
極14及び絶縁層13をRIE法に基づきエッチング
し、ゲート電極14及び絶縁層13に開口部15を形成
し、開口部15の底部にカソード電極12を露出させる
(図17の(B)参照)。開口部15の直径を約2〜5
0μmとする。
[Step-210] Next, the gate electrode 14 and the insulating layer 13 are etched by an RIE method using an etching mask made of, for example, a photoresist material, and an opening 15 is formed in the gate electrode 14 and the insulating layer 13. Then, the cathode electrode 12 is exposed at the bottom of the opening 15 (see FIG. 17B). The diameter of the opening 15 is about 2 to 5
0 μm.

【0148】[工程−220]次に、エッチング用マス
クを除去し、ゲート電極14上、絶縁層13上、及び開
口部15の側壁面上に剥離層80を形成する(図18の
(A)参照)。かかる剥離層80を形成するには、例え
ば、フォトレジスト材料をスピンコーティング法により
全面に塗布し、開口部15の底部の一部分(中央部)の
みを除去するようなパターニングを行えばよい。この時
点で、開口部15の実質的な直径は、約1〜20μmに
縮径される。
[Step-220] Next, the etching mask is removed, and a peeling layer 80 is formed on the gate electrode 14, the insulating layer 13, and the side wall surface of the opening 15 (FIG. 18A). reference). In order to form the release layer 80, for example, a photoresist material may be applied to the entire surface by a spin coating method, and patterning may be performed so as to remove only a part (central part) of the bottom of the opening 15. At this point, the substantial diameter of the opening 15 is reduced to about 1-20 μm.

【0149】[工程−230]次に、図18の(B)に
示すように、全面に組成物原料から成る導電性組成物層
81を形成する。ここで使用する組成物原料は、例え
ば、導電性粒子として平均粒径約0.1μmの黒鉛粒子
を60重量%、バインダとして4号の水ガラスを40重
量%含む。この組成物原料を、例えば1400rpm、
10秒間の条件で全面にスピンコートする。開口部15
内における導電性組成物層81の表面は、組成物原料の
表面張力に起因して、開口部15の側壁面に沿って迫り
上がり、開口部15の中央部に向かって窪む。その後、
導電性組成物層81に含まれる水分を除去するための仮
焼成を、例えば大気中、400゜Cで30分間行う。
[Step-230] Next, as shown in FIG. 18B, a conductive composition layer 81 made of a composition material is formed on the entire surface. The composition raw material used here contains, for example, 60% by weight of graphite particles having an average particle size of about 0.1 μm as conductive particles, and 40% by weight of No. 4 water glass as a binder. This composition raw material is, for example, 1400 rpm,
Spin coating is performed on the entire surface for 10 seconds. Opening 15
The inside surface of the conductive composition layer 81 rises along the side wall surface of the opening 15 due to the surface tension of the composition raw material, and becomes concave toward the center of the opening 15. afterwards,
Preliminary baking for removing moisture contained in the conductive composition layer 81 is performed, for example, in the air at 400 ° C. for 30 minutes.

【0150】組成物原料において、バインダは、(1)
それ自身が導電性粒子の分散媒であってもよいし、
(2)導電性粒子を被覆していてもよいし、(3)適当
な溶媒に分散あるいは溶解されることによって、導電性
粒子の分散媒を構成してもよい。(3)のケースの典型
例は水ガラスであり、日本工業規格(JIS)K140
8に規定される1号乃至4号、又はこれらの同等品を使
用することができる。1号乃至4号は、水ガラスの構成
成分である酸化ナトリウム(Na2O)1モルに対する
酸化珪素(SiO2)のモル数(約2〜4モル)の違い
に基づく4段階の等級であり、それぞれ粘度が大きく異
なる。従って、リフトオフ・プロセスで水ガラスを使用
する際には、水ガラスに分散させる導電性粒子の種類や
含有量、剥離層80との親和性、開口部15のアスペク
ト比等の諸条件を考慮して、最適な等級の水ガラスを選
択するか、又は、これらの等級と同等の水ガラスを調製
して使用することが好ましい。
In the raw materials for the composition, the binder is (1)
It may itself be a dispersion medium of conductive particles,
(2) The conductive particles may be coated, or (3) a dispersion medium of the conductive particles may be formed by being dispersed or dissolved in an appropriate solvent. A typical example of the case (3) is water glass, which is a Japanese Industrial Standard (JIS) K140.
Nos. 1 to 4 specified in No. 8 or equivalents thereof can be used. Nos. 1 to 4 are four-grade grades based on the difference in the number of moles (about 2 to 4 moles) of silicon oxide (SiO 2 ) with respect to 1 mole of sodium oxide (Na 2 O) as a constituent of water glass. , Each greatly differ in viscosity. Therefore, when using water glass in the lift-off process, various conditions such as the type and content of the conductive particles dispersed in the water glass, affinity with the release layer 80, and the aspect ratio of the opening 15 are taken into consideration. It is preferred to select the optimal grade of water glass or to prepare and use water glass equivalent to these grades.

【0151】バインダは一般に導電性に劣るので、組成
物原料中の導電性粒子の含有量に対してバインダの含有
量が多過ぎると、形成される電子放出電極16Bの電気
抵抗値が上昇し、電子放出が円滑に行われなくなる虞が
ある。従って、例えば水ガラス中に導電性粒子としてカ
ーボン系材料粒子を分散させて成る組成物原料を例にと
ると、組成物原料の全重量に占めるカーボン系材料粒子
の割合は、電子放出電極16Bの電気抵抗値、組成物原
料の粘度、導電性粒子同士の接着性等の特性を考慮し、
概ね30〜95重量%の範囲に選択することが好まし
い。カーボン系材料粒子の割合をかかる範囲内に選択す
ることにより、形成される電子放出電極16Bの電気抵
抗値を十分に下げると共に、カーボン系材料粒子同士の
接着性を良好に保つことが可能となる。但し、導電性粒
子としてカーボン系材料粒子にアルミナ粒子を混合して
用いた場合には、導電性粒子同士の接着性が低下する傾
向があるので、アルミナ粒子の含有量に応じてカーボン
系材料粒子の割合を高めることが好ましく、60重量%
以上とすることが特に好ましい。尚、組成物原料には、
導電性粒子の分散状態を安定化させるための分散剤や、
pH調整剤、乾燥剤、硬化剤、防腐剤等の添加剤が含ま
れていてもよい。また、導電性粒子を結合剤(バイン
ダ)の被膜で覆った粉体を、適当な分散媒中に分散させ
て成る組成物原料を用いてもよい。
Since the binder is generally inferior in conductivity, if the content of the binder is too large relative to the content of the conductive particles in the composition raw material, the electric resistance of the formed electron emission electrode 16B increases, There is a concern that electron emission may not be performed smoothly. Therefore, for example, in the case of a composition raw material obtained by dispersing carbon-based material particles as conductive particles in water glass, for example, the ratio of the carbon-based material particles to the total weight of the composition raw material is determined by the ratio of the electron emission electrode 16B. Considering properties such as electric resistance, viscosity of the composition raw material, and adhesion between conductive particles,
It is preferable to select approximately in the range of 30 to 95% by weight. By selecting the ratio of the carbon-based material particles within such a range, it becomes possible to sufficiently reduce the electric resistance of the formed electron-emitting electrode 16B and to maintain good adhesion between the carbon-based material particles. . However, when the alumina particles are mixed with the carbon-based material particles as the conductive particles, the adhesiveness between the conductive particles tends to decrease. It is preferable to increase the proportion of
It is particularly preferable to set the above. In addition, the composition raw materials include
Dispersant for stabilizing the dispersed state of the conductive particles,
Additives such as a pH adjuster, a desiccant, a hardener, and a preservative may be included. Alternatively, a composition raw material obtained by dispersing a powder in which conductive particles are covered with a coating of a binder (binder) in an appropriate dispersion medium may be used.

【0152】一例として、王冠状の電子放出電極16B
の直径を概ね1〜20μmとし、導電性粒子としてカー
ボン系材料粒子を使用した場合、カーボン系材料粒子の
粒径は概ね0.1μm〜1μmの範囲とすることが好ま
しい。カーボン系材料粒子の粒径をかかる範囲に選択す
ることにより、王冠状の電子放出電極16Bの縁部に十
分に高い機械的強度が備わり、且つ、カソード電極12
に対する電子放出電極16Bの密着性が良好となる。
As an example, a crown-shaped electron emission electrode 16B
Is approximately 1 to 20 μm, and when carbon-based material particles are used as the conductive particles, the particle size of the carbon-based material particles is preferably in the range of approximately 0.1 μm to 1 μm. By selecting the particle diameter of the carbon-based material particles in such a range, a sufficiently high mechanical strength is provided at the edge of the crown-shaped electron emission electrode 16B, and the cathode electrode 12
The adhesion of the electron emission electrode 16B to the electrode becomes good.

【0153】[工程−240]次に、図18の(C)に
示すように、剥離層80を除去する。剥離は、2重量%
の水酸化ナトリウム水溶液中に、30秒間浸漬すること
により行う。このとき、超音波振動を加えながら剥離を
行ってもよい。これにより、剥離層80と共に剥離層8
0上の導電性組成物層81の部分が除去され、開口部1
5の底部に露出したカソード電極12上の導電性組成物
層81の部分のみが残される。この残存した部分が電子
放出電極16Bとなる。電子放出電極16Bの形状は、
表面が開口部15の中央部に向かって窪み、王冠状とな
る。[工程−240]が終了した時点における状態を、
図19に示す。図19の(B)は、電界放出素子の一部
を示す模式的な斜視図であり、図19の(A)は図19
の(B)の線A−Aに沿った模式的な一部端面図であ
る。図19の(B)では、電子放出電極16Bの全体が
見えるように、絶縁層13とゲート電極14との一部を
切り欠いている。尚、1つの重複領域には、5〜100
個程度の電子放出電極16Bを設けることで十分であ
る。尚、導電性粒子が電子放出電極16Bの表面に確実
に露出するように、電子放出電極16Bの表面に露出し
たバインダをエッチングによって除去してもよい。
[Step-240] Next, as shown in FIG. 18C, the release layer 80 is removed. Peeling is 2% by weight
In sodium hydroxide aqueous solution for 30 seconds. At this time, the peeling may be performed while applying ultrasonic vibration. Thereby, together with the release layer 80, the release layer 8
0 is removed, and the opening 1
Only the portion of the conductive composition layer 81 on the cathode electrode 12 exposed at the bottom of the layer 5 is left. The remaining portion becomes the electron emission electrode 16B. The shape of the electron emission electrode 16B is
The surface is depressed toward the center of the opening 15 to form a crown. The state at the end of [Step-240] is
As shown in FIG. FIG. 19B is a schematic perspective view showing a part of the field emission device, and FIG.
FIG. 3B is a schematic partial end view taken along line AA of FIG. In FIG. 19B, a part of the insulating layer 13 and a part of the gate electrode 14 are cut away so that the entire electron emission electrode 16B can be seen. In addition, 5 to 100
It is sufficient to provide about two electron emission electrodes 16B. Note that the binder exposed on the surface of the electron emission electrode 16B may be removed by etching so that the conductive particles are reliably exposed on the surface of the electron emission electrode 16B.

【0154】[工程−250]次に、電子放出電極16
Bの焼成を行う。焼成は、乾燥大気中、400゜C、3
0分間の条件で行う。尚、焼成温度は、組成物原料に含
まれるバインダの種類に応じて選択すればよい。例え
ば、バインダが水ガラスのような無機材料である場合に
は、無機材料を焼成し得る温度で熱処理を行えばよい。
バインダが熱硬化性樹脂である場合には、熱硬化性樹脂
を硬化し得る温度で熱処理を行えばよい。但し、導電性
粒子同士の密着性を保つために、熱硬化性樹脂が過度に
分解したり炭化する虞のない温度で熱処理を行うことが
好適である。いずれのバインダを用いるにしても、熱処
理温度は、ゲート電極やカソード電極、絶縁層に損傷や
欠陥が生じない温度とする必要がある。熱処理雰囲気
は、ゲート電極やカソード電極の電気抵抗率が酸化によ
って上昇したり、あるいはゲート電極やカソード電極に
欠陥や損傷が生ずることがないように、不活性ガス雰囲
気とすることが好ましい。尚、バインダとして熱可塑性
樹脂を使用した場合には、熱処理を必要としない場合が
ある。
[Step-250] Next, the electron emission electrode 16
B is fired. The firing is performed at 400 ° C. in a dry atmosphere at 3 ° C.
Perform under the condition of 0 minutes. In addition, what is necessary is just to select a baking temperature according to the kind of binder contained in a composition raw material. For example, when the binder is an inorganic material such as water glass, heat treatment may be performed at a temperature at which the inorganic material can be fired.
When the binder is a thermosetting resin, the heat treatment may be performed at a temperature at which the thermosetting resin can be cured. However, in order to maintain the adhesion between the conductive particles, it is preferable to perform the heat treatment at a temperature at which the thermosetting resin does not excessively decompose or carbonize. Whichever binder is used, the heat treatment temperature needs to be a temperature at which no damage or defects occur in the gate electrode, the cathode electrode, and the insulating layer. The heat treatment atmosphere is preferably an inert gas atmosphere so that the electrical resistivity of the gate electrode or the cathode electrode does not increase due to oxidation or a defect or damage does not occur in the gate electrode or the cathode electrode. When a thermoplastic resin is used as a binder, heat treatment may not be required.

【0155】[扁平型電界放出素子(その1)]扁平型
電界放出素子から成る第1の構造を有する電界放出素子
の模式的な一部断面図を、図20の(C)に示す。扁平
型電界放出素子は、例えばガラスから成る支持体11上
に形成されたカソード電極12、支持体11及びカソー
ド電極12上に形成された絶縁層13、絶縁層13上に
形成されたゲート電極14、ゲート電極14及び絶縁層
13を貫通する開口部15、並びに、開口部15の底部
に位置するカソード電極12の部分の上に設けられた扁
平の電子放出電極16Cから成る。ここで、電子放出電
極16Cは、図20の(C)の紙面垂直方向に延びたス
トライプ状のカソード電極12上に形成されている。ま
た、ゲート電極14は、図20の(C)の紙面左右方向
に延びている。カソード電極12及びゲート電極14は
クロムから成る。電子放出電極16Cは、具体的には、
グラファイト粉末から成る薄層から構成されている。ま
た、電界放出素子の動作安定化、電子放出特性の均一化
のために、カソード電極12と電子放出電極16Cとの
間にSiCから成る抵抗体層82が設けられている。図
20の(C)に示した扁平型電界放出素子においては、
カソード電極12の表面の全域に亙って、抵抗体層82
及び電子放出電極16Cが形成されているが、このよう
な構造に限定するものではなく、要は、少なくとも開口
部15の底部に電子放出電極16Cが設けられていれば
よい。
[Flat Field Emission Element (Part 1)] FIG. 20C is a schematic partial sectional view of a field emission element having a first structure composed of a flat field emission element. The flat field emission device includes a cathode electrode 12 formed on a support 11 made of, for example, glass, an insulating layer 13 formed on the support 11 and the cathode electrode 12, and a gate electrode 14 formed on the insulating layer 13. , An opening 15 penetrating through the gate electrode 14 and the insulating layer 13, and a flat electron emission electrode 16 </ b> C provided on a portion of the cathode electrode 12 located at the bottom of the opening 15. Here, the electron emission electrode 16C is formed on the striped cathode electrode 12 extending in the direction perpendicular to the paper surface of FIG. The gate electrode 14 extends in the left-right direction on the paper of FIG. The cathode electrode 12 and the gate electrode 14 are made of chromium. The electron emission electrode 16C is, specifically,
It consists of a thin layer of graphite powder. Further, a resistor layer 82 made of SiC is provided between the cathode electrode 12 and the electron emission electrode 16C in order to stabilize the operation of the field emission device and make the electron emission characteristics uniform. In the flat field emission device shown in FIG.
A resistor layer 82 is formed over the entire surface of the cathode electrode 12.
Although the electron emission electrode 16C is formed, the present invention is not limited to such a structure. The point is that the electron emission electrode 16C is provided at least at the bottom of the opening 15.

【0156】以下、支持体等の模式的な一部断面図であ
る図20を参照して、扁平型電界放出素子の製造方法を
説明する。
Hereinafter, a method for manufacturing a flat field emission device will be described with reference to FIG. 20, which is a schematic partial cross-sectional view of a support and the like.

【0157】[工程−300]先ず、支持体11上に、
クロム(Cr)から成るカソード電極用導電材料層をス
パッタリング法にて形成した後、リソグラフィ技術及び
ドライエッチング技術に基づきカソード電極用導電材料
層をパターニングする。これによって、ストライプ状の
カソード電極12を支持体11上に形成することができ
る(図20の(A)参照)。尚、カソード電極12は、
図20の紙面垂直方向に延びている。
[Step-300] First, on the support 11,
After a cathode electrode conductive material layer made of chromium (Cr) is formed by a sputtering method, the cathode electrode conductive material layer is patterned based on a lithography technique and a dry etching technique. Thus, the striped cathode electrode 12 can be formed on the support 11 (see FIG. 20A). The cathode electrode 12 is
It extends in the direction perpendicular to the plane of FIG.

【0158】[工程−310]次に、カソード電極12
上に、電子放出電極16Cを形成する。具体的には、先
ず、全面にスパッタリング法にてSiCから成る抵抗体
層82を形成し、次いで、抵抗体層82の上にグラファ
イト粉末塗料から成る電子放出電極16Cをスピンコー
ティング法にて形成し、電子放出電極16Cを乾燥させ
る。その後、電子放出電極16C及び抵抗体層82を公
知の方法に基づきパターニングする(図20の(B)参
照)。電子放出部は電子放出電極16Cから構成され
る。
[Step-310] Next, the cathode electrode 12
The electron emission electrode 16C is formed thereon. Specifically, first, a resistor layer 82 made of SiC is formed on the entire surface by sputtering, and then an electron emission electrode 16C made of graphite powder paint is formed on the resistor layer 82 by spin coating. Then, the electron emission electrode 16C is dried. After that, the electron emission electrode 16C and the resistor layer 82 are patterned based on a known method (see FIG. 20B). The electron emission section is constituted by an electron emission electrode 16C.

【0159】[工程−320]次に、全面に絶縁層13
を形成する。具体的には、電子放出電極16C及び支持
体11上に、例えば、スパッタリング法にてSiO2
ら成る絶縁層13を形成する。尚、絶縁層13を、ガラ
スペーストをスクリーン印刷する方法や、SiO2層を
CVD法にて形成する方法に基づき形成することもでき
る。その後、ストライプ状のゲート電極14を絶縁層1
3上に形成する。
[Step-320] Next, the insulating layer 13 is formed on the entire surface.
To form Specifically, the insulating layer 13 made of SiO 2 is formed on the electron emission electrode 16C and the support 11 by, for example, a sputtering method. The insulating layer 13 can be formed based on a method of screen printing a glass paste or a method of forming an SiO 2 layer by a CVD method. Then, the stripe-shaped gate electrode 14 is
3 is formed.

【0160】[工程−330]次に、エッチング用マス
クを設けた後、ゲート電極14及び絶縁層13に開口部
15を形成し、開口部15の底部に電子放出電極16C
を露出させる。その後、エッチング用マスクを除去し、
電子放出電極16C中の有機溶剤を除去するために、4
00゜C、30分の熱処理を施す。こうして、図20の
(C)に示した電界放出素子を得ることができる。
[Step-330] Next, after providing an etching mask, an opening 15 is formed in the gate electrode 14 and the insulating layer 13, and the electron emission electrode 16 C is formed at the bottom of the opening 15.
To expose. After that, the etching mask is removed,
In order to remove the organic solvent in the electron emission electrode 16C, 4
A heat treatment is performed at 00 ° C. for 30 minutes. Thus, the field emission device shown in FIG. 20C can be obtained.

【0161】[扁平型電界放出素子(その2)]扁平型
電界放出素子から成る第1の構造を有する電界放出素子
の変形例の模式的な一部断面図を、図21の(C)に示
す。図21の(C)に示す扁平型電界放出素子において
は、電子放出電極16Cの構造が、図20の(C)に示
した扁平型電界放出素子と若干異なっている。以下、支
持体等の模式的な一部断面図である図21を参照して、
かかる電界放出素子の製造方法を説明する。
[Flat-Type Field Emission Element (No. 2)] FIG. 21C is a schematic partial sectional view of a modification of the field-emission element having the first structure including the flat-type field emission element. Show. In the flat field emission device shown in FIG. 21C, the structure of the electron emission electrode 16C is slightly different from the flat field emission device shown in FIG. Hereinafter, with reference to FIG. 21 which is a schematic partial cross-sectional view of a support and the like,
A method for manufacturing such a field emission device will be described.

【0162】[工程−400]先ず、支持体11上にカ
ソード電極用導電材料層を形成する。具体的には、支持
体11の全面にレジスト材料層(図示せず)を形成した
後、カソード電極を形成すべき部分のレジスト材料層を
除去する。その後、全面にクロム(Cr)から成るカソ
ード電極用導電材料層をスパッタリング法にて形成す
る。更に、全面にスパッタリング法にてSiCから成る
抵抗体層82を形成し、次いで、抵抗体層82の上にグ
ラファイト粉末塗料層をスピンコーティング法にて形成
し、グラファイト粉末塗料層を乾燥させる。その後、剥
離液を用いてレジスト材料層を除去すると、レジスト材
料層上に形成されたカソード電極用導電材料層、抵抗体
層82及びグラファイト粉末塗料層も除去される。こう
して、カソード電極12、抵抗体層82及び電子放出電
極16Cが積層された構造を得ることができる(図21
の(A)参照)。
[Step-400] First, a conductive material layer for a cathode electrode is formed on the support 11. Specifically, after forming a resist material layer (not shown) on the entire surface of the support 11, the resist material layer where the cathode electrode is to be formed is removed. Thereafter, a cathode electrode conductive material layer made of chromium (Cr) is formed on the entire surface by a sputtering method. Further, a resistor layer 82 made of SiC is formed on the entire surface by a sputtering method, and then a graphite powder coating layer is formed on the resistor layer 82 by a spin coating method, and the graphite powder coating layer is dried. Thereafter, when the resist material layer is removed using a stripping solution, the cathode electrode conductive material layer, the resistor layer 82 and the graphite powder paint layer formed on the resist material layer are also removed. Thus, a structure in which the cathode electrode 12, the resistor layer 82, and the electron emission electrode 16C are stacked can be obtained (FIG. 21).
(A)).

【0163】[工程−410]次に、全面に絶縁層13
を形成した後、絶縁層13上にストライプ状のゲート電
極14を形成する(図21の(B)参照)。その後、ゲ
ート電極14及び絶縁層13に開口部15を形成するこ
とによって、開口部15の底部に電子放出電極16Cを
露出させる(図21の(C)参照)。開口部15の底部
に露出したカソード電極12の表面に設けられた電子放
出電極16Cが電子放出部に相当する。
[Step-410] Next, the insulating layer 13 is formed on the entire surface.
Is formed, a gate electrode 14 having a stripe shape is formed on the insulating layer 13 (see FIG. 21B). After that, an opening 15 is formed in the gate electrode 14 and the insulating layer 13 to expose the electron emission electrode 16C at the bottom of the opening 15 (see FIG. 21C). The electron emission electrode 16C provided on the surface of the cathode electrode 12 exposed at the bottom of the opening 15 corresponds to an electron emission portion.

【0164】[扁平型電界放出素子(その3)]扁平型
電界放出素子から成る第1の構造を有する電界放出素子
の別の変形例の模式的な一部端面図を、図23の(B)
に示す。この扁平型電界放出素子においては、電子放出
電極16Dは、CVD法に基づき形成された炭素薄膜か
ら構成されている。
[Flat Field Emission Element (No. 3)] A schematic partial end view of another modification of the field emission element having the first structure composed of the flat field emission element is shown in FIG. )
Shown in In this flat type field emission device, the electron emission electrode 16D is formed of a carbon thin film formed based on a CVD method.

【0165】電子放出部を炭素薄膜から構成すること
は、炭素(C)の仕事関数が低く、高い放出電子電流を
達成することができるので、好ましい。炭素薄膜から電
子を放出させるためには、炭素薄膜が適切な電界(例え
ば、106ボルト/cm程度の強度を有する電界)中に
置かれた状態とすればよい。
It is preferable to form the electron emission portion from a carbon thin film because the work function of carbon (C) is low and a high emission electron current can be achieved. In order to emit electrons from the carbon thin film, the carbon thin film may be placed in an appropriate electric field (for example, an electric field having an intensity of about 10 6 volt / cm).

【0166】ところで、レジスト層をエッチング用マス
クとして使用し、酸素ガスを用いてダイヤモンド薄膜の
ような炭素薄膜のプラズマエッチングを行った場合、エ
ッチング反応系における反応副生成物として(CHx
系あるいは(CFx)系等の炭素系ポリマーが堆積性物
質として生成する。一般に、プラズマエッチングにおい
て堆積性物質がエッチング反応系に生成した場合、この
堆積性物質はイオン入射確率の低いレジスト層の側壁
面、あるいは被エッチング物の加工端面に堆積して所謂
側壁保護膜を形成し、被エッチング物の異方性加工によ
って得られる形状の達成に寄与する。しかしながら、酸
素ガスをエッチング用ガスとして使用した場合には、炭
素系ポリマーから成る側壁保護膜は、生成しても、直ち
に酸素ガスによって除去されてしまう。また、酸素ガス
をエッチング用ガスとして使用した場合には、レジスト
層の消耗も激しい。これらの理由により、従来のダイヤ
モンド薄膜の酸素プラズマ加工においては、ダイヤモン
ド薄膜のマスクの寸法に対する寸法変換差が大きく、異
方性加工も困難な場合が多い。
When a carbon thin film such as a diamond thin film is subjected to plasma etching using an oxygen gas using the resist layer as an etching mask, (CH x ) is a reaction by-product in an etching reaction system.
A carbon-based polymer such as a polymer or (CF x ) is generated as a depositable substance. Generally, when a depositable substance is generated in an etching reaction system in plasma etching, this depositable substance is deposited on a side wall surface of a resist layer having a low probability of ion incidence or a processed end surface of an etching target to form a so-called side wall protective film. This contributes to achieving a shape obtained by anisotropic processing of the object to be etched. However, when an oxygen gas is used as an etching gas, the sidewall protective film made of a carbon-based polymer is immediately removed by the oxygen gas even if formed. Further, when oxygen gas is used as an etching gas, the resist layer is greatly consumed. For these reasons, in the conventional oxygen plasma processing of a diamond thin film, the dimensional conversion difference with respect to the mask dimension of the diamond thin film is large, and anisotropic processing is often difficult.

【0167】このような問題を解決するためには、例え
ば、カソード電極の表面に炭素薄膜選択成長領域を形成
し、炭素薄膜選択成長領域上に炭素薄膜から成る電子放
出部を形成する構成とすればよい。即ち、この電界放出
素子の製造においては、支持体上にカソード電極を形成
した後、カソード電極の表面に炭素薄膜選択成長領域を
形成し、その後、炭素薄膜選択成長領域上に炭素薄膜
(電子放出部に相当する)を形成する。尚、カソード電
極の表面に炭素薄膜選択成長領域を形成する工程を、炭
素薄膜選択成長領域形成工程と呼ぶ。
In order to solve such a problem, for example, a structure in which a carbon thin film selective growth region is formed on the surface of the cathode electrode and an electron emission portion made of a carbon thin film is formed on the carbon thin film selective growth region may be adopted. I just need. That is, in the manufacture of this field emission device, a cathode electrode is formed on a support, a carbon thin film selective growth region is formed on the surface of the cathode electrode, and then a carbon thin film (electron emission region) is formed on the carbon thin film selective growth region. (Corresponding to a part). The step of forming a carbon thin film selective growth region on the surface of the cathode electrode is referred to as a carbon thin film selective growth region forming step.

【0168】ここで、炭素薄膜選択成長領域は、表面に
金属粒子が付着したカソード電極の部分、若しくは、表
面に金属薄膜が形成されたカソード電極の部分であるこ
とが好ましい。尚、炭素薄膜選択成長領域における炭素
薄膜の選択成長を一層確実なものとするために、炭素薄
膜選択成長領域の表面には、硫黄(S)、ホウ素(B)
又はリン(P)が付着していることが望ましく、これら
の物質は一種の触媒としての作用を果たすと考えられ、
これによって、炭素薄膜の選択成長性を一層向上させる
ことができる。尚、炭素薄膜選択成長領域は、開口部の
底部に位置するカソード電極の部分の表面に形成されて
いればよく、開口部の底部に位置するカソード電極の部
分から開口部の底部以外のカソード電極の部分の表面に
延在するように形成されていてもよい。また、炭素薄膜
選択成長領域は、開口部の底部に位置するカソード電極
の部分の表面の全面に形成されていても、部分的に形成
されていてもよい。
Here, the carbon thin film selective growth region is preferably a portion of the cathode electrode having metal particles adhered on the surface or a portion of the cathode electrode having a metal thin film formed on the surface. In order to further secure the selective growth of the carbon thin film in the carbon thin film selective growth region, sulfur (S), boron (B)
Or it is desirable that phosphorus (P) is attached, and these substances are considered to act as a kind of catalyst,
Thereby, the selective growth of the carbon thin film can be further improved. The carbon thin film selective growth region may be formed on the surface of the portion of the cathode electrode located at the bottom of the opening. May be formed to extend to the surface of the portion. Further, the carbon thin film selective growth region may be formed on the entire surface of the portion of the cathode electrode located at the bottom of the opening, or may be formed partially.

【0169】炭素薄膜選択成長領域形成工程は、炭素薄
膜選択成長領域を形成すべきカソード電極の部分の表面
(以下、単にカソード電極表面と呼ぶ場合がある)に、
金属粒子を付着させ、若しくは、金属薄膜を形成する工
程から成り、以て、表面に金属粒子が付着し、若しく
は、表面に金属薄膜が形成されたカソード電極の部分か
ら成る炭素薄膜選択成長領域を得ることが好ましい。ま
た、この場合、炭素薄膜選択成長領域における炭素薄膜
の選択成長を一層確実なものとするために、炭素薄膜選
択成長領域の表面に、硫黄(S)、ホウ素(B)又はリ
ン(P)を付着させることが望ましく、これによって、
炭素薄膜の選択成長性を一層向上させることができる。
炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリンを
付着させる方法としては、例えば、硫黄、ホウ素又はリ
ンを含む化合物から成る化合物層を炭素薄膜選択成長領
域の表面に形成し、次いで、例えば加熱処理を化合物層
に施すことによって化合物層を構成する化合物を分解さ
せ、炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリ
ンを残す方法を挙げることができる。硫黄を含む化合物
としてチオナフテン、チオフテン、チオフェンを例示す
ることができる。ホウ素を含む化合物として、トリフェ
ニルボロンを例示することができる。リンを含む化合物
として、トリフェニルフォスフィンを例示することがで
きる。
The step of forming the carbon thin film selective growth region is performed on the surface of the portion of the cathode electrode where the carbon thin film selective growth region is to be formed (hereinafter, simply referred to as the cathode electrode surface).
A step of depositing metal particles or forming a metal thin film, thereby forming a carbon thin film selective growth region comprising a portion of a cathode electrode having metal particles attached to the surface or a metal thin film formed on the surface. It is preferable to obtain. In this case, in order to further ensure the selective growth of the carbon thin film in the carbon thin film selective growth region, sulfur (S), boron (B) or phosphorus (P) is added to the surface of the carbon thin film selective growth region. It is desirable to attach
The selective growth of the carbon thin film can be further improved.
As a method of attaching sulfur, boron or phosphorus to the surface of the carbon thin film selective growth region, for example, a compound layer made of a compound containing sulfur, boron or phosphorus is formed on the surface of the carbon thin film selective growth region, and then, for example, heating is performed. By subjecting the compound layer to treatment, the compound constituting the compound layer is decomposed to leave sulfur, boron, or phosphorus on the surface of the carbon thin film selective growth region. Examples of the compound containing sulfur include thionaphthene, thiophthene, and thiophene. Examples of the compound containing boron include triphenylboron. Examples of the phosphorus-containing compound include triphenylphosphine.

【0170】あるいは又、炭素薄膜選択成長領域におけ
る炭素薄膜の選択成長を一層確実なものとするために、
カソード電極表面に、金属粒子を付着させ、若しくは、
金属薄膜を形成した後、金属粒子の表面若しくは金属薄
膜の表面の金属酸化物(所謂、自然酸化膜)を除去する
ことが望ましい。金属粒子の表面若しくは金属薄膜の表
面の金属酸化物の除去を、例えば、水素ガス雰囲気にお
けるマイクロ波プラズマ法、トランス結合型プラズマ
法、誘導結合型プラズマ法、電子サイクロトロン共鳴プ
ラズマ法、RFプラズマ法等に基づくプラズマ還元処
理、アルゴンガス雰囲気におけるスパッタ処理、若しく
は、例えばフッ酸等の酸や塩基を用いた洗浄処理によっ
て行うことが望ましい。尚、炭素薄膜選択成長領域の表
面に硫黄、ホウ素又はリンを付着させる工程、あるいは
又、金属粒子の表面若しくは金属薄膜の表面の金属酸化
物を除去する工程を含む場合、絶縁層に開口部を設けた
後、炭素薄膜選択成長領域上に炭素薄膜を形成する前に
これらの工程を実行することが好ましい。
Alternatively, in order to further ensure the selective growth of the carbon thin film in the carbon thin film selective growth region,
Attach metal particles to the cathode electrode surface, or
After forming the metal thin film, it is desirable to remove the metal oxide (so-called natural oxide film) on the surface of the metal particles or the surface of the metal thin film. The removal of the metal oxide on the surface of the metal particles or the surface of the metal thin film can be performed by, for example, a microwave plasma method, a trans-coupled plasma method, an inductively-coupled plasma method, an electron cyclotron resonance plasma method, an RF plasma method or the like in a hydrogen gas atmosphere. It is preferable to perform the plasma reduction process based on the above, a sputtering process in an argon gas atmosphere, or a cleaning process using an acid or a base such as hydrofluoric acid. In the case where a step of adhering sulfur, boron or phosphorus to the surface of the carbon thin film selective growth region, or a step of removing metal oxide on the surface of the metal particles or the surface of the metal thin film, an opening is formed in the insulating layer. It is preferable to perform these steps after the provision and before the formation of the carbon thin film on the carbon thin film selective growth region.

【0171】炭素薄膜選択成長領域を得るためにカソー
ド電極表面に金属粒子を付着させる方法として、例え
ば、炭素薄膜選択成長領域を形成すべきカソード電極の
領域以外の領域を適切な材料(例えば、マスク層)で被
覆した状態で、溶媒と金属粒子から成る層を炭素薄膜選
択成長領域を形成すべきカソード電極の部分の表面に形
成した後、溶媒を除去し、金属粒子を残す方法を挙げる
ことができる。あるいは又、カソード電極表面に金属粒
子を付着させる工程として、例えば、炭素薄膜選択成長
領域を形成すべきカソード電極の領域以外の領域を適切
な材料(例えば、マスク層)で被覆した状態で、金属粒
子を構成する金属原子を含む金属化合物粒子をカソード
電極表面に付着させた後、金属化合物粒子を加熱するこ
とによって分解し、以て、表面に金属粒子が付着したカ
ソード電極の部分から成る炭素薄膜選択成長領域を得る
方法を挙げることができる。この場合、具体的には、溶
媒と金属化合物粒子から成る層を炭素薄膜選択成長領域
を形成すべきカソード電極の部分の表面に形成した後、
溶媒を除去し、金属化合物粒子を残す方法を例示するこ
とができる。金属化合物粒子は、金属粒子を構成する金
属のハロゲン化物(例えば、ヨウ化物、塩化物、臭化物
等)、酸化物、水酸化物及び有機金属から成る群から選
択された少なくとも1種類の材料から成ることが好まし
い。尚、これらの方法においては、適切な段階で、炭素
薄膜選択成長領域を形成すべきカソード電極の領域以外
の領域を被覆した材料(例えば、マスク層)を除去す
る。
As a method of attaching metal particles to the cathode electrode surface to obtain a carbon thin film selective growth region, for example, a region other than the cathode electrode region where the carbon thin film selective growth region is to be formed is made of an appropriate material (for example, a mask). After forming a layer composed of a solvent and metal particles on the surface of the portion of the cathode electrode where the carbon thin film selective growth region is to be formed in a state covered with the layer, the solvent is removed to leave the metal particles. it can. Alternatively, as a step of attaching metal particles to the surface of the cathode electrode, for example, in a state where a region other than the region of the cathode electrode where the carbon thin film selective growth region is to be formed is covered with an appropriate material (for example, a mask layer), After the metal compound particles containing metal atoms constituting the particles are attached to the surface of the cathode electrode, the metal compound particles are decomposed by heating, thereby forming a carbon thin film comprising a portion of the cathode electrode having the metal particles attached to the surface. A method for obtaining a selective growth region can be given. In this case, specifically, after forming a layer comprising a solvent and metal compound particles on the surface of the portion of the cathode electrode where the carbon thin film selective growth region is to be formed,
A method of removing the solvent and leaving the metal compound particles can be exemplified. The metal compound particles are made of at least one material selected from the group consisting of metal halides (e.g., iodides, chlorides, bromides, etc.), oxides, hydroxides, and organic metals that constitute the metal particles. Is preferred. In these methods, at an appropriate stage, a material (for example, a mask layer) covering a region other than the region of the cathode electrode where the carbon thin film selective growth region is to be formed is removed.

【0172】炭素薄膜選択成長領域を得るためにカソー
ド電極表面に金属薄膜を形成する方法として、例えば、
炭素薄膜選択成長領域を形成すべきカソード電極の領域
以外の領域を適切な材料で被覆した状態での、電解メッ
キ法、無電解メッキ法、MOCVD法を含むCVD法
(化学的気相成長法)、物理的気相成長法(PVD法、
Physical Vapor Deposition 法)等の公知の方法を挙げ
ることができる。尚、物理的気相成長法として、(a)
電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各
種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパ
ッタリング法、直流スパッタリング法、直流マグネトロ
ンスパッタリング法、高周波スパッタリング法、マグネ
トロンスパッタリング法、イオンビームスパッタリング
法、バイアススパッタリング法等の各種スパッタリング
法、(d)DC(direct current)法、RF法、多陰極
法、活性化反応法、電界蒸着法、高周波イオンプレーテ
ィング法、反応性イオンプレーティング法等の各種イオ
ンプレーティング法を挙げることができる。
As a method for forming a metal thin film on the cathode electrode surface in order to obtain a carbon thin film selective growth region, for example,
CVD (chemical vapor deposition) including electrolytic plating, electroless plating, and MOCVD, with the area other than the area of the cathode electrode where the carbon thin film selective growth area is to be formed covered with an appropriate material. , Physical vapor deposition (PVD,
Publicly known methods such as Physical Vapor Deposition method). In addition, (a)
Electron beam heating method, resistance heating method, various vacuum evaporation methods such as flash evaporation, (b) plasma evaporation method, (c) bipolar sputtering method, DC sputtering method, DC magnetron sputtering method, high frequency sputtering method, magnetron sputtering method, Various sputtering methods such as ion beam sputtering method and bias sputtering method, (d) DC (direct current) method, RF method, multi-cathode method, activation reaction method, electric field deposition method, high-frequency ion plating method, reactive ion plating And various ion plating methods such as a plating method.

【0173】ここで、金属粒子あるいは金属薄膜は、モ
リブデン(Mo)、ニッケル(Ni)、チタン(T
i)、クロム(Cr)、コバルト(Co)、タングステ
ン(W)、ジルコニウム(Zr)、タンタル(Ta)、
鉄(Fe)、銅(Cu)、白金(Pt)及び亜鉛(Z
n)から成る群から選択された少なくとも1種類の金属
から構成されていることが好ましい。
Here, the metal particles or metal thin films are made of molybdenum (Mo), nickel (Ni), titanium (T
i), chromium (Cr), cobalt (Co), tungsten (W), zirconium (Zr), tantalum (Ta),
Iron (Fe), copper (Cu), platinum (Pt) and zinc (Z
Preferably, it is composed of at least one metal selected from the group consisting of n).

【0174】炭素薄膜として、グラファイト薄膜、アモ
ルファスカーボン薄膜、ダイヤモンドライクカーボン薄
膜、あるいはフラーレン薄膜を挙げることができる。炭
素薄膜の形成方法として、マイクロ波プラズマ法、トラ
ンス結合型プラズマ法、誘導結合型プラズマ法、電子サ
イクロトロン共鳴プラズマ法、RFプラズマ法等に基づ
くCVD法、平行平板型CVD装置を用いたCVD法を
例示することができる。炭素薄膜の形態には、薄膜状は
もとより、炭素のウィスカー、炭素のナノチューブ(中
空及び中実を含む)が包含される。
Examples of the carbon thin film include a graphite thin film, an amorphous carbon thin film, a diamond-like carbon thin film, and a fullerene thin film. As a method of forming a carbon thin film, a microwave plasma method, a trans-coupled plasma method, an inductively-coupled plasma method, an electron cyclotron resonance plasma method, a CVD method based on an RF plasma method, etc., and a CVD method using a parallel plate type CVD apparatus are used. Examples can be given. The form of the carbon thin film includes not only a thin film but also carbon whiskers and carbon nanotubes (including hollow and solid).

【0175】尚、カソード電極の構造としては、導電材
料層の1層構成とすることもできるし、下層導電材料
層、下層導電材料層上に形成された抵抗体層、抵抗体層
上に形成された上層導電材料層の3層構成とすることも
できる。後者の場合、上層導電材料層の表面に炭素薄膜
選択成長領域を形成する。このように、抵抗体層を設け
ることによって、電子放出電極における電子放出特性の
均一化を図ることができる。
The structure of the cathode electrode may be a single layer structure of a conductive material layer, a lower conductive material layer, a resistor layer formed on the lower conductive material layer, and a resistor layer formed on the resistor layer. It is also possible to have a three-layer structure of the upper conductive material layer formed. In the latter case, a carbon thin film selective growth region is formed on the surface of the upper conductive material layer. Thus, by providing the resistor layer, the electron emission characteristics of the electron emission electrode can be made uniform.

【0176】以下、支持体等の模式的な一部端面図であ
る図22及び図23を参照して、扁平型電界放出素子の
製造方法の一例を説明する。
Hereinafter, an example of a method for manufacturing a flat field emission device will be described with reference to FIGS. 22 and 23 which are schematic partial end views of a support and the like.

【0177】[工程−500]先ず、例えばガラス基板
から成る支持体11上にカソード電極用導電材料層を形
成し、次いで、周知のリソグラフィ技術及びRIE法に
基づきカソード電極用導電材料層をパターニングするこ
とによって、ストライプ状のカソード電極12を支持体
11上に形成する。ストライプ状のカソード電極12
は、図面の紙面左右方向に延びている。カソード電極1
2は、例えばスパッタリング法により形成された厚さ約
0.2μmのクロム(Cr)層から成る。
[Step-500] First, a conductive material layer for a cathode electrode is formed on a support 11 made of, for example, a glass substrate, and then the conductive material layer for a cathode electrode is patterned by a known lithography technique and RIE method. Thus, the striped cathode electrode 12 is formed on the support 11. Striped cathode electrode 12
Extend in the left-right direction of the drawing. Cathode electrode 1
2 is a chromium (Cr) layer having a thickness of about 0.2 μm formed by, for example, a sputtering method.

【0178】[工程−510]その後、全面に、具体的
には、支持体11上及びカソード電極12上に絶縁層1
3を形成する。
[Step-510] Thereafter, the insulating layer 1 is formed on the entire surface, specifically, on the support 11 and the cathode 12.
Form 3

【0179】[工程−520]次いで、ストライプ状の
ゲート電極14を絶縁層13上に形成した後、ゲート電
極14及び絶縁層13に開口部15を形成し、開口部1
5の底部にカソード電極12を露出させる(図22の
(A)参照)。ストライプ状のゲート電極14は図面の
紙面垂直方向に延びている。開口部15の平面形状は、
例えば直径1μm〜30μmの円形である。開口部15
を、例えば、1画素分の領域(重複領域)に1個〜30
00個程度形成すればよい。
[Step-520] Next, after forming a gate electrode 14 in the form of a stripe on the insulating layer 13, an opening 15 is formed in the gate electrode 14 and the insulating layer 13.
The cathode electrode 12 is exposed at the bottom of the substrate 5 (see FIG. 22A). The striped gate electrode 14 extends in the direction perpendicular to the plane of the drawing. The planar shape of the opening 15 is
For example, it is a circle having a diameter of 1 μm to 30 μm. Opening 15
Is, for example, one to 30 in an area (overlap area) for one pixel.
About 00 pieces may be formed.

【0180】[工程−530]次に、開口部15の底部
に露出したカソード電極12上に、電子放出電極16D
を形成する。具体的には、先ず、開口部15の底部に位
置するカソード電極12の表面に炭素薄膜選択成長領域
83を形成する。そのために、先ず、開口部15の底部
の中央部にカソード電極12の表面が露出したマスク層
84を形成する(図22の(B)参照)。具体的には、
レジスト材料層をスピンコーティング法にて開口部15
内を含む全面に成膜した後、リソグラフィ技術に基づ
き、開口部15の底部の中央部に位置するレジスト材料
層に孔部を形成することによって、マスク層84を得る
ことができる。マスク層84は、開口部15の底部に位
置するカソード電極12の一部分、開口部15の側壁、
ゲート電極14及び絶縁層13を被覆している。これに
よって、次の工程で、開口部15の底部の中央部に位置
するカソード電極12の表面に炭素薄膜選択成長領域を
形成するが、カソード電極12とゲート電極14とが金
属粒子によって短絡することを確実に防止し得る。
[Step-530] Next, the electron emission electrode 16D is placed on the cathode electrode 12 exposed at the bottom of the opening 15.
To form Specifically, first, a carbon thin film selective growth region 83 is formed on the surface of the cathode electrode 12 located at the bottom of the opening 15. For this purpose, first, a mask layer 84 in which the surface of the cathode electrode 12 is exposed is formed at the center of the bottom of the opening 15 (see FIG. 22B). In particular,
The opening 15 is formed by spin coating the resist material layer.
After the film is formed on the entire surface including the inside, the mask layer 84 can be obtained by forming a hole in the resist material layer located at the center of the bottom of the opening 15 based on the lithography technique. The mask layer 84 includes a portion of the cathode electrode 12 located at the bottom of the opening 15, a side wall of the opening 15,
The gate electrode 14 and the insulating layer 13 are covered. As a result, in the next step, a carbon thin film selective growth region is formed on the surface of the cathode electrode 12 located at the center of the bottom of the opening 15, but the cathode electrode 12 and the gate electrode 14 are short-circuited by metal particles. Can be reliably prevented.

【0181】次に、露出したカソード電極12の表面を
含むマスク層84上に、金属粒子を付着させる。具体的
には、ニッケル(Ni)微粒子をポリシロキサン溶液中
に分散させた溶液(溶媒としてイソプロピルアルコール
を使用)をスピンコーティング法にて全面に塗布し、炭
素薄膜選択成長領域83を形成すべきカソード電極12
の部分の表面に溶媒と金属粒子から成る層を形成する。
その後、マスク層84を除去し、400゜C程度に加熱
することによって溶媒を除去し、露出したカソード電極
12の表面に金属粒子85を残すことで、炭素薄膜選択
成長領域83を得ることができる(図23の(A)参
照)。尚、ポリシロキサンは、露出したカソード電極1
2の表面に金属粒子85を固定させる機能(所謂、接着
機能)を有する。
Next, metal particles are adhered on the mask layer 84 including the exposed surface of the cathode electrode 12. Specifically, a solution in which nickel (Ni) fine particles are dispersed in a polysiloxane solution (using isopropyl alcohol as a solvent) is applied to the entire surface by spin coating to form a cathode thin film selective growth region 83 to be formed. Electrode 12
A layer composed of a solvent and metal particles is formed on the surface of the portion.
Thereafter, the mask layer 84 is removed, the solvent is removed by heating to about 400 ° C., and the metal particles 85 are left on the exposed surface of the cathode electrode 12, so that the carbon thin film selective growth region 83 can be obtained. (See FIG. 23A). The polysiloxane is exposed on the exposed cathode electrode 1.
2 has a function of fixing the metal particles 85 to the surface (so-called adhesive function).

【0182】[工程−540]その後、炭素薄膜選択成
長領域83上に、厚さ約0.2μmの炭素薄膜86を形
成し、電子放出電極16Dを得る。この状態を図23の
(B)に示す。マイクロ波プラズマCVD法に基づく炭
素薄膜86の成膜条件を、以下の表2に例示する。
[Step-540] Thereafter, a carbon thin film 86 having a thickness of about 0.2 μm is formed on the carbon thin film selective growth region 83 to obtain the electron emission electrode 16D. This state is shown in FIG. Table 2 below shows conditions for forming the carbon thin film 86 based on the microwave plasma CVD method.

【0183】[表2] [炭素薄膜の成膜条件] 使用ガス :CH4/H2=100/10SCCM 圧力 :1.3×103Pa マイクロ波パワー:500W(13.56MHz) 成膜温度 :500゜C[Table 2] [Film formation conditions for carbon thin film] Gas used: CH 4 / H 2 = 100/10 SCCM Pressure: 1.3 × 10 3 Pa Microwave power: 500 W (13.56 MHz) Film formation temperature: 500 ゜ C

【0184】[平面型電界放出素子(その1)]平面型
電界放出素子から成る第2の構造を有する電界放出素子
の模式的な一部断面図を、図24の(C)に示す。この
平面型電界放出素子は、例えばガラスから成る支持体1
1上に形成されたストライプ状のカソード電極12、支
持体11及びカソード電極12上に形成された絶縁層1
3、絶縁層13上に形成されたストライプ状のゲート電
極14、並びに、ゲート電極14及び絶縁層13を貫通
し、底部にカソード電極12が露出した開口部15から
成る。カソード電極12は、図24の(C)の紙面垂直
方向に延び、ゲート電極14は、図24の(C)の紙面
左右方向に延びている。カソード電極12及びゲート電
極14はクロム(Cr)から成り、絶縁層13はSiO
2から成る。ここで、開口部15の底部に露出したカソ
ード電極12の部分が電子放出部16に相当する。
[Flat-Type Field Emission Element (Part 1)] FIG. 24C is a schematic partial cross-sectional view of a field-emission element having a second structure composed of a flat-type field emission element. This flat type field emission device includes a support 1 made of, for example, glass.
, A stripe-shaped cathode electrode formed on the support electrode, a support, and an insulating layer formed on the cathode electrode
3. A stripe-shaped gate electrode 14 formed on the insulating layer 13, and an opening 15 penetrating the gate electrode 14 and the insulating layer 13 and exposing the cathode electrode 12 at the bottom. The cathode electrode 12 extends in the direction perpendicular to the plane of FIG. 24C, and the gate electrode 14 extends in the horizontal direction of the plane of FIG. 24C. The cathode electrode 12 and the gate electrode 14 are made of chromium (Cr), and the insulating layer 13 is made of SiO.
Consists of two . Here, the portion of the cathode electrode 12 exposed at the bottom of the opening 15 corresponds to the electron emitting portion 16.

【0185】以下、支持体等の模式的な一部断面図であ
る図24を参照して、平面型電界放出素子の製造方法を
説明する。
Hereinafter, a method of manufacturing a flat field emission device will be described with reference to FIG. 24 which is a schematic partial cross-sectional view of a support and the like.

【0186】[工程−600]先ず、支持体11上に電
子放出部16として機能するカソード電極12を形成す
る。具体的には、支持体11上に、クロム(Cr)から
成るカソード電極用導電材料層をスパッタリング法にて
形成した後、リソグラフィ技術及びドライエッチング技
術に基づきカソード電極用導電材料層をパターニングす
る。これによって、ストライプ状のカソード電極12を
支持体11上に形成することができる(図24の(A)
参照)。尚、カソード電極12は、図24の紙面垂直方
向に延びている。
[Step-600] First, the cathode electrode 12 functioning as the electron emitting portion 16 is formed on the support 11. Specifically, after a cathode electrode conductive material layer made of chromium (Cr) is formed on the support 11 by a sputtering method, the cathode electrode conductive material layer is patterned based on a lithography technique and a dry etching technique. Thereby, a striped cathode electrode 12 can be formed on the support 11 (FIG. 24A).
reference). The cathode electrode 12 extends in the direction perpendicular to the plane of FIG.

【0187】[工程−610]次に、例えばCVD法に
てSiO2から成る絶縁層13を、支持体11及びカソ
ード電極12の上に形成する。尚、絶縁層13を、スク
リーン印刷法に基づきガラスペーストから形成すること
もできる。
[Step-610] Next, an insulating layer 13 made of SiO 2 is formed on the support 11 and the cathode electrode 12 by, for example, a CVD method. In addition, the insulating layer 13 can also be formed from a glass paste based on a screen printing method.

【0188】[工程−620]その後、ストライプ状の
ゲート電極14を絶縁層13上に形成する。具体的に
は、先ず、全面にクロムから成る導電材料層をスパッタ
リング法にて形成した後、リソグラフィ技術及びドライ
エッチング技術に基づき導電材料層をパターニングす
る。これによって、ストライプ状のゲート電極14を形
成することができる(図24の(B)参照)。尚、ゲー
ト電極14は、図24の紙面左右方向に延びている。例
えばスクリーン印刷法にて、ストライプ状のゲート電極
14を絶縁層13上に、直接形成することもできる。
[Step-620] Thereafter, a gate electrode 14 in the form of a stripe is formed on the insulating layer 13. Specifically, first, a conductive material layer made of chromium is formed on the entire surface by a sputtering method, and then the conductive material layer is patterned based on a lithography technique and a dry etching technique. Thus, the stripe-shaped gate electrode 14 can be formed (see FIG. 24B). The gate electrode 14 extends in the left-right direction on the paper of FIG. For example, the gate electrode 14 in a stripe shape can be directly formed on the insulating layer 13 by a screen printing method.

【0189】[工程−630]次に、ゲート電極14及
び絶縁層13に開口部15を形成し、開口部15の底部
に電子放出部16として機能するカソード電極12を露
出させる(図24の(C)参照)。
[Step-630] Next, an opening 15 is formed in the gate electrode 14 and the insulating layer 13, and the cathode electrode 12 functioning as the electron-emitting portion 16 is exposed at the bottom of the opening 15 ((FIG. 24) C)).

【0190】[平面型電界放出素子(その2)]図25
の(A)に模式的な一部断面図を示す平面型電界放出素
子が図24の(C)に示した平面型電界放出素子と相違
する点は、開口部15の底部に露出したカソード電極1
2の表面(電子放出部16に相当する)に、微小凹凸部
12Aが形成されている点にある。このような平面型電
界放出素子は、以下の製造方法にて製造することができ
る。
[Flat field emission device (No. 2)] FIG.
24A is different from the flat field emission device shown in FIG. 24C in that the cathode electrode exposed at the bottom of the opening 15 is different from the flat field emission device shown in FIG. 1
The second embodiment is characterized in that minute irregularities 12A are formed on the surface (corresponding to the electron-emitting portion 16). Such a flat field emission device can be manufactured by the following manufacturing method.

【0191】[工程−700]先ず、[工程−600]
〜[工程−620]と略同様にして、支持体11上にス
トライプ状のカソード電極12を形成し、全面に絶縁層
13を形成した後、ストライプ状のゲート電極14を絶
縁層13上に形成する。即ち、例えばガラス基板から成
る支持体11の上に、スパッタリング法により厚さ約
0.2μmのタングステン層を成膜し、通常の手順に従
ってこのタングステン層をストライプ状にパターニング
し、カソード電極12を形成する。次に、支持体11及
びカソード電極12上に絶縁層13を形成する。絶縁層
13は、TEOS(テトラエトキシシラン)を原料ガス
として用いるCVD法により形成することができる。更
に、この絶縁層13の上に、例えば厚さ約0.2μmの
クロムから成る導電材料層を成膜し、ストライプ状にパ
ターニングして、ゲート電極14を形成する。ここまで
のプロセスが終了した状態は、実質的に、図24の
(B)に示したと同様である。
[Step-700] First, [Step-600]
To [Step-620], a striped cathode electrode 12 is formed on the support 11, an insulating layer 13 is formed on the entire surface, and a striped gate electrode 14 is formed on the insulating layer 13. I do. That is, a tungsten layer having a thickness of about 0.2 μm is formed on a support 11 made of, for example, a glass substrate by a sputtering method, and the tungsten layer is patterned in a stripe shape according to an ordinary procedure to form a cathode electrode 12. I do. Next, the insulating layer 13 is formed on the support 11 and the cathode electrode 12. The insulating layer 13 can be formed by a CVD method using TEOS (tetraethoxysilane) as a source gas. Further, a conductive material layer made of, for example, chromium having a thickness of about 0.2 μm is formed on the insulating layer 13 and patterned in a stripe shape to form the gate electrode 14. The state in which the process up to this point has been completed is substantially the same as that shown in FIG.

【0192】[工程−710]次に、[工程−630]
と同様にして、ゲート電極14及び絶縁層13に開口部
15を形成し、開口部15の底部にカソード電極12を
露出させる。その後、開口部15の底部に露出したカソ
ード電極12の部分に、微小凹凸部12Aを形成する。
微小凹凸部12Aの形成に際しては、エッチングガスと
してSF6を用い、カソード電極12を構成するタング
ステンの結晶粒のエッチング速度よりも粒界とエッチン
グ速度の方が早くなるようなエッチング条件を設定して
RIE法に基づくドライエッチングを行う。その結果、
タングステンの結晶粒径をほぼ反映した寸法を有する微
小凹凸部12Aを形成することができる。
[Step-710] [Step-630]
Similarly, the opening 15 is formed in the gate electrode 14 and the insulating layer 13, and the cathode electrode 12 is exposed at the bottom of the opening 15. Thereafter, a minute uneven portion 12A is formed on the portion of the cathode electrode 12 exposed at the bottom of the opening 15.
In forming the minute irregularities 12A, SF 6 is used as an etching gas, and etching conditions are set such that the grain boundary and the etching rate are faster than the etching rate of the tungsten crystal grains constituting the cathode electrode 12. Dry etching based on the RIE method is performed. as a result,
The minute uneven portion 12A having a size substantially reflecting the crystal grain size of tungsten can be formed.

【0193】このような平面型電界放出素子の構成にお
いては、カソード電極12の微小凹凸部12A、より具
体的には微小凹凸部12Aの凸部に、ゲート電極14か
ら大きな電界が加わる。このとき、凸部に集中する電界
は、カソード電極12の表面が平滑である場合に比べて
大きいため、凸部からは量子トンネル効果によって電子
が効率良く放出される。従って、開口部15の底部に単
に平滑なカソード電極12が露出している平面型電界放
出素子に比べて、表示装置に組み込まれた場合の輝度の
向上が期待できる。それ故、図25の(A)に示した平
面型電界放出素子によれば、ゲート電極14とカソード
電極12との間の電位差が比較的小さくても、十分な放
出電子電流密度を得ることができ、表示装置の高輝度化
が達成される。あるいは、同じ輝度を達成するために必
要なゲート電圧が低くて済み、以て、低消費電力化を達
成することが可能である。
In such a structure of the flat field emission device, a large electric field is applied from the gate electrode 14 to the minute uneven portion 12A of the cathode electrode 12, more specifically, the convex portion of the minute uneven portion 12A. At this time, since the electric field concentrated on the convex portion is larger than when the surface of the cathode electrode 12 is smooth, electrons are efficiently emitted from the convex portion by the quantum tunnel effect. Therefore, an improvement in luminance when incorporated in a display device can be expected as compared with a flat field emission device in which the smooth cathode electrode 12 is simply exposed at the bottom of the opening 15. Therefore, according to the flat field emission device shown in FIG. 25A, a sufficient emission electron current density can be obtained even if the potential difference between the gate electrode 14 and the cathode electrode 12 is relatively small. As a result, high luminance of the display device is achieved. Alternatively, the gate voltage required to achieve the same luminance may be low, so that low power consumption can be achieved.

【0194】尚、絶縁層13をエッチングすることによ
って開口部15を形成し、その後に異方性エッチング技
術に基づきカソード電極12に微小凹凸部12Aを形成
したが、開口部15を形成するためのエッチングによっ
て、微小凹凸部12Aを同時に形成することも可能であ
る。即ち、絶縁層13をエッチングする際に、ある程度
のイオンスパッタ作用が期待できる異方的なエッチング
条件を採用し、垂直壁を有する開口部15が形成された
後もエッチングを継続することにより、開口部15の底
部に露出したカソード電極12の部分に微小凹凸部12
Aを形成することができる。その後、絶縁層13の等方
性エッチングを行えばよい。
The opening 15 was formed by etching the insulating layer 13, and then the fine irregularities 12 A were formed in the cathode electrode 12 based on the anisotropic etching technique. It is also possible to form the minute uneven portions 12A simultaneously by etching. That is, when the insulating layer 13 is etched, anisotropic etching conditions under which a certain degree of ion sputtering action can be expected are employed, and the etching is continued even after the opening 15 having the vertical wall is formed. The minute uneven portion 12 is formed on the portion of the cathode electrode 12 exposed at the bottom of the portion 15.
A can be formed. After that, isotropic etching of the insulating layer 13 may be performed.

【0195】また、[工程−600]と同様の工程にお
いて、支持体11上に、タングステンから成るカソード
電極用導電材料層をスパッタリング法にて形成した後、
リソグラフィ技術及びドライエッチング技術に基づきカ
ソード電極用導電材料層をパターニングし、次いで、カ
ソード電極用導電材料層の表面に微小凹凸部12Aを形
成した後、[工程−610]〜[工程−630]と同様
の工程を実行することによって、図25の(A)に示し
たと同様の電界放出素子を作製することもできる。
In the same step as [Step-600], after forming a cathode conductive material layer made of tungsten on the support 11 by a sputtering method,
After patterning the conductive material layer for a cathode electrode based on a lithography technique and a dry etching technique, and then forming minute uneven portions 12A on the surface of the conductive material layer for a cathode electrode, [Step-610] to [Step-630] By performing the same steps, a field emission device similar to that shown in FIG. 25A can be manufactured.

【0196】あるいは又、[工程−600]と同様の工
程において、支持体11上に、タングステンから成るカ
ソード電極用導電材料層をスパッタリング法にて形成し
た後、カソード電極用導電材料層の表面に微小凹凸部1
2Aを形成し、次いで、リソグラフィ技術及びドライエ
ッチング技術に基づきカソード電極用導電材料層をパタ
ーニングした後、[工程−610]〜[工程−630]
と同様の工程を実行することによって、図25の(A)
に示したと同様の電界放出素子を作製することもでき
る。
Alternatively, in the same step as [Step-600], a cathode conductive material layer made of tungsten is formed on the support 11 by a sputtering method, and then the cathode electrode conductive material layer is formed on the surface of the cathode electrode conductive material layer. Small irregularities 1
After forming 2A, and then patterning the cathode electrode conductive material layer based on the lithography technique and the dry etching technique, [Step-610] to [Step-630]
By performing the same steps as in (A) of FIG.
A field emission device similar to that shown in FIG.

【0197】図25の(B)には、図25の(A)に示
した電界放出素子の変形例を示す。図25の(B)に示
す電界放出素子においては、微小凹凸部12Aの先端部
の平均高さ位置が、絶縁層13の下面位置よりも支持体
11側に存在している(即ち、下がっている)。かかる
電界放出素子を形成するには、[工程−710]におけ
るドライエッチングの継続時間を延長すればよい。この
ような構成によれば、開口部15の中央部近傍の電界強
度を一層高めることができる。
FIG. 25B shows a modification of the field emission device shown in FIG. In the field emission device shown in FIG. 25B, the average height position of the tip portion of the minute uneven portion 12A is closer to the support 11 than the lower surface position of the insulating layer 13 (that is, it is lowered). Is). To form such a field emission device, the duration of dry etching in [Step-710] may be extended. According to such a configuration, the electric field intensity near the center of the opening 15 can be further increased.

【0198】図26には、電子放出部16に相当するカ
ソード電極12の表面(より具体的には、少なくとも微
小凹凸部12A上)に被覆層12Bが形成されている平
面型電界放出素子を示す。
FIG. 26 shows a flat-type field emission device in which a coating layer 12B is formed on the surface of the cathode electrode 12 corresponding to the electron emission portion 16 (more specifically, on at least the minute uneven portion 12A). .

【0199】この被覆層12Bは、カソード電極12を
構成する材料よりも仕事関数Φの小さい材料から構成す
ることが好ましく、どのような材料を選択するかは、カ
ソード電極12を構成する材料の仕事関数、ゲート電極
14とカソード電極12との間の電位差、要求される放
出電子電流密度の大きさ等に基づいて決定すればよい。
被覆層12Bの構成材料として、アモルファスダイヤモ
ンドを例示することができる。被覆層12Bをアモルフ
ァスダイヤモンドを用いて構成した場合には、5×10
7V/m以下の電界強度にて、表示装置に必要な放出電
子電流密度を得ることができる。
The coating layer 12B is preferably made of a material having a work function Φ smaller than that of the material forming the cathode electrode 12, and which material is selected depends on the work It may be determined based on the function, the potential difference between the gate electrode 14 and the cathode electrode 12, the required magnitude of the emitted electron current density, and the like.
As a constituent material of the coating layer 12B, amorphous diamond can be exemplified. When the coating layer 12B is formed using amorphous diamond, 5 × 10
An emission electron current density required for a display device can be obtained at an electric field strength of 7 V / m or less.

【0200】被覆層12Bの厚さは、微小凹凸部12A
を反映し得る程度に選択する。これは、被覆層12Bに
よって微小凹凸部12Aの凹部が埋め込まれ、電子放出
部の表面が平滑化されてしまっては、微小凹凸部12A
を設けた意味が無くなるからである。従って、微小凹凸
部12Aの寸法にも依るが、例えば微小凹凸部12Aが
電子放出部の結晶粒径を反映して形成されている場合に
は、被覆層12Bの厚さを概ね30〜100nm程度に
選択することが好ましい。また、微小凹凸部12Aの先
端部の平均高さ位置を絶縁層の下面位置よりも下げる場
合には、厳密には、被覆層12Bの先端部の平均高さ位
置を絶縁層の下面位置よりも下げることが、一層好まし
い。
[0200] The thickness of the coating layer 12B is
Should be selected to reflect the This is because the concave portion of the minute uneven portion 12A is buried by the coating layer 12B, and the surface of the electron emission portion is smoothed.
This is because the meaning of providing is lost. Therefore, depending on the size of the minute uneven portion 12A, for example, when the minute uneven portion 12A is formed to reflect the crystal grain size of the electron-emitting portion, the thickness of the coating layer 12B is approximately 30 to 100 nm. Is preferably selected. When the average height position of the tip portion of the minute uneven portion 12A is lower than the lower surface position of the insulating layer, strictly speaking, the average height position of the tip portion of the coating layer 12B is lower than the lower surface position of the insulating layer. Lowering is more preferable.

【0201】具体的には、[工程−710]の後、全面
に例えばCVD法によりアモルファスダイヤモンドから
成る被覆層12Bを形成すればよい。尚、被覆層12B
は、ゲート電極14及び絶縁層13の上に形成されたエ
ッチング用マスク(図示せず)の上にも堆積するが、こ
の堆積部分はエッチング用マスクの除去時、同時に除去
される。原料ガスとして例えばCH4/H2混合ガスや、
CO/H2混合ガスを使用したCVD法に基づき被覆層
12Bを形成することができ、それぞれ炭素を含む化合
物の熱分解によってアモルファスダイヤモンドから成る
被覆層12Bが形成される。
Specifically, after [Step-710], a coating layer 12B made of amorphous diamond may be formed on the entire surface by, eg, CVD. The coating layer 12B
Is also deposited on an etching mask (not shown) formed on the gate electrode 14 and the insulating layer 13, but this deposited portion is removed at the same time when the etching mask is removed. As a raw material gas, for example, a CH 4 / H 2 mixed gas,
The coating layer 12B can be formed based on a CVD method using a CO / H 2 mixed gas, and the coating layer 12B made of amorphous diamond is formed by thermal decomposition of a compound containing carbon.

【0202】あるいは又、[工程−600]と同様の工
程において、支持体11上に、タングステンから成るカ
ソード電極用導電材料層をスパッタリング法にて形成し
た後、リソグラフィ技術及びドライエッチング技術に基
づきカソード電極用導電材料層をパターニングし、その
後、カソード電極用導電材料層の表面に微小凹凸部12
Aを形成し、次いで、被覆層12Bを形成した後、[工
程−610]〜[工程−630]と同様の工程を実行す
ることによって、図26に示す電界放出素子を作製する
こともできる。
Alternatively, in the same step as in [Step-600], a cathode conductive material layer made of tungsten is formed on the support 11 by a sputtering method, and then the cathode is formed based on a lithography technique and a dry etching technique. The conductive material layer for the electrode is patterned, and then the fine irregularities 12 are formed on the surface of the conductive material layer for the cathode electrode.
After forming A and then forming the coating layer 12B, the same steps as [Step-610] to [Step-630] are performed, whereby the field emission device shown in FIG. 26 can also be manufactured.

【0203】あるいは又、[工程−600]と同様の工
程において、支持体11上に、タングステンから成るカ
ソード電極用導電材料層をスパッタリング法にて形成し
た後、カソード電極用導電材料層の表面に微小凹凸部1
2Aを形成し、次いで、被覆層12Bを形成した後、リ
ソグラフィ技術及びドライエッチング技術に基づき被覆
層12B、カソード電極用導電材料層をパターニングし
た後、[工程−610]〜[工程−630]と同様の工
程を実行することによって、図26に示す電界放出素子
を作製することもできる。
Alternatively, in the same step as [Step-600], a cathode conductive material layer made of tungsten is formed on the support 11 by a sputtering method, and then the surface of the cathode electrode conductive material layer is formed. Small irregularities 1
After forming 2A and then forming the coating layer 12B, after patterning the coating layer 12B and the conductive material layer for the cathode electrode based on the lithography technique and the dry etching technique, [Step-610] to [Step-630] By performing similar steps, the field emission device shown in FIG. 26 can be manufactured.

【0204】あるいは又、被覆層を構成する材料とし
て、かかる材料の2次電子利得δがカソード電極を構成
する導電性材料の2次電子利得δよりも大きくなるよう
な材料を適宜選択することもできる。
Alternatively, as a material constituting the coating layer, a material may be appropriately selected such that the secondary electron gain δ of such a material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode. it can.

【0205】尚、図24の(C)に示した平面型電界放
出素子の電子放出部16(カソード電極12の表面)に
被覆層を形成してもよい。この場合には、[工程−63
0]の後、開口部15の底部に露出したカソード電極1
2の表面に被覆層12Bを形成すればよく、あるいは
又、[工程−600]において、例えば、支持体11上
にカソード電極用導電材料層を形成した後、カソード電
極用導電材料層上に被覆層12Bを形成し、次いで、リ
ソグラフィ技術及びドライエッチング技術に基づき、こ
れらの層をパターニングすればよい。
Incidentally, a coating layer may be formed on the electron-emitting portion 16 (the surface of the cathode electrode 12) of the flat field emission device shown in FIG. In this case, [Step-63
0], the cathode electrode 1 exposed at the bottom of the opening 15
2, a coating layer 12B may be formed on the surface of the substrate 2, or in [Step-600], for example, after forming a cathode electrode conductive material layer on the support 11, cover the cathode electrode conductive material layer. After forming the layer 12B, these layers may be patterned based on the lithography technique and the dry etching technique.

【0206】[クレータ型電界放出素子(その1)]ク
レータ型電界放出素子の模式的な一部断面図を、図30
の(B)に示す。クレータ型電界放出素子においては、
電子を放出する複数の隆起部112Aと、各隆起部11
2Aに囲まれた凹部112Bとを有するカソード電極1
12が、支持体11上に備えられている。尚、絶縁層1
3及びゲート電極14を取り除いた模式的な斜視図を図
29の(B)に示す。
[Crater type field emission device (No. 1)] FIG. 30 is a schematic partial sectional view of the crater type field emission device.
(B) of FIG. In a crater type field emission device,
A plurality of raised portions 112A for emitting electrons, and a plurality of raised portions 11A;
Cathode electrode 1 having a recess 112B surrounded by 2A
12 is provided on the support 11. The insulating layer 1
FIG. 29B is a schematic perspective view in which the gate electrode 3 and the gate electrode 14 are removed.

【0207】凹部の形状は特に限定されないが、典型的
には略球面を成す。これは、かかるクレータ型電界放出
素子の製造方法において球体が使用され、凹部112B
が球体の形状の一部を反映して形成されることと関連し
ている。従って、凹部112Bが略球面を成す場合、凹
部112Bを囲む隆起部112Aは円環状となり、この
場合の凹部112Bと隆起部112Aとは、全体として
クレータあるいはカルデラのような形状を呈する。隆起
部112Aは電子を放出する部分であるため、電子放出
効率を高める観点からは、その先端部112Cが先鋭で
あることが特に好ましい。隆起部112Aの先端部11
2Cのプロファイルは、不規則な凹凸を有していても、
あるいは滑らかであってもよい。1画素内における隆起
部112Aの配置は規則的であってもランダムであって
もよい。尚、凹部112Bは、凹部112Bの周方向に
沿って連続した隆起部112Aにより囲まれていてもよ
いし、場合によっては、凹部112Bの周方向に沿って
不連続な隆起部112Aにより囲まれていてもよい。
The shape of the concave portion is not particularly limited, but typically forms a substantially spherical surface. This is because a sphere is used in the method for manufacturing the crater type field emission device, and the concave portion 112B is used.
Is formed to reflect a part of the shape of the sphere. Therefore, when the concave portion 112B forms a substantially spherical surface, the raised portion 112A surrounding the concave portion 112B has an annular shape. In this case, the concave portion 112B and the raised portion 112A have a shape like a crater or a caldera as a whole. Since the raised portion 112A is a portion that emits electrons, it is particularly preferable that the tip portion 112C is sharp from the viewpoint of increasing the electron emission efficiency. Tip 11 of raised portion 112A
Even if the profile of 2C has irregular irregularities,
Alternatively, it may be smooth. The arrangement of the protrusions 112A in one pixel may be regular or random. The concave portion 112B may be surrounded by a raised portion 112A that is continuous along the circumferential direction of the concave portion 112B, or may be surrounded by a discontinuous raised portion 112A along the circumferential direction of the concave portion 112B in some cases. You may.

【0208】このようなクレータ型電界放出素子の製造
方法において、支持体上にストライプ状のカソード電極
を形成する工程は、より具体的には、複数の球体を被覆
したストライプ状のカソード電極を支持体上に形成する
工程と、球体を除去することによって、球体を被覆した
カソード電極の部分を除去し、以て、電子を放出する複
数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の
一部を反映した凹部とを有するカソード電極を形成する
工程、から成る。
In such a method of manufacturing a crater-type field emission device, the step of forming a striped cathode electrode on a support is more specifically performed by supporting the striped cathode electrode covering a plurality of spheres. Forming on the body and removing the sphere to remove a portion of the cathode electrode covering the sphere, thereby forming a plurality of ridges for emitting electrons, and being surrounded by each ridge, Forming a cathode electrode having a concave portion reflecting a part of the shape.

【0209】球体の状態変化及び/又は化学変化によっ
て、球体を除去することが好ましい。ここで、球体の状
態変化及び/又は化学変化とは、膨張、昇華、発泡、ガ
ス発生、分解、燃焼、炭化等の変化若しくはこれらの組
合せを意味する。例えば、球体が有機材料から成る場
合、球体を燃焼させることによって除去することが一層
好ましい。尚、球体の除去と球体を被覆するカソード電
極の部分の除去、あるいは、球体の除去と球体を被覆す
るカソード電極、絶縁層及びゲート電極の部分の除去
は、必ずしも同時に起こらなくてもよい。例えば、球体
を被覆するカソード電極の部分、あるいはこれに加えて
絶縁層やゲート電極の部分を除去した後に球体の一部が
残存している場合、残存した球体の除去を後から行えば
よい。
It is preferable to remove the sphere by a change in state and / or chemical change of the sphere. Here, the state change and / or chemical change of the sphere means a change such as expansion, sublimation, foaming, gas generation, decomposition, combustion, and carbonization, or a combination thereof. For example, when the sphere is made of an organic material, it is more preferable to remove the sphere by burning it. The removal of the sphere and the removal of the portion of the cathode electrode that covers the sphere, or the removal of the sphere and the removal of the portion of the cathode electrode, the insulating layer, and the gate electrode that cover the sphere do not necessarily need to occur simultaneously. For example, if a part of the sphere remains after removing the part of the cathode electrode covering the sphere or the insulating layer or the gate electrode part in addition to the part, the remaining sphere may be removed later.

【0210】特に、球体が有機材料から成る場合、球体
を例えば燃焼させると、例えば、一酸化炭素、二酸化炭
素、水蒸気が発生し、球体近傍の閉鎖空間の圧力が高ま
り、球体近傍のカソード電極は或る耐圧限界を超えた時
点で破裂する。この破裂の勢いによって、球体を被覆す
るカソード電極の部分が飛散し、隆起部及び凹部が形成
され、しかも、球体が除去される。あるいは又、球体を
例えば燃焼させると、同様の機構に基づき、カソード電
極と絶縁層とゲート電極は或る耐圧限界を超えた時点で
破裂する。この破裂の勢いによって、球体を被覆するカ
ソード電極と絶縁層とゲート電極の部分が飛散し、隆起
部及び凹部と同時に開口部が形成され、しかも、球体が
除去される。即ち、球体を除去する以前には絶縁層及び
ゲート電極には開口部が存在せず、球体の除去に伴って
開口部が形成される。このとき、球体の燃焼の初期過程
は閉鎖空間内で進行するため、球体の一部は炭化する可
能性もある。球体を被覆するカソード電極の部分の厚さ
を、破裂によって飛散し得る程度に薄くすることが好ま
しい。また、球体を被覆するカソード電極、絶縁層及び
ゲート電極の部分の厚さを、破裂によって飛散し得る程
度に薄くすることが好ましく、特に、絶縁層について
は、球体を被覆していない部分の厚さを球体の直径と同
程度にすることが好適である。
In particular, when the sphere is made of an organic material, when the sphere is burned, for example, carbon monoxide, carbon dioxide, and water vapor are generated, the pressure in the closed space near the sphere increases, and the cathode electrode near the sphere is Explodes when a certain pressure limit is exceeded. Due to the force of the rupture, the portion of the cathode electrode covering the sphere is scattered to form a raised portion and a concave portion, and the sphere is removed. Alternatively, for example, when the sphere is burned, the cathode electrode, the insulating layer, and the gate electrode explode when a certain breakdown voltage limit is exceeded, based on a similar mechanism. Due to the force of the burst, the portions of the cathode electrode, the insulating layer, and the gate electrode covering the sphere are scattered, an opening is formed at the same time as the protrusion and the recess, and the sphere is removed. That is, there is no opening in the insulating layer and the gate electrode before the sphere is removed, and the opening is formed with the removal of the sphere. At this time, since the initial process of burning the sphere proceeds in the closed space, a part of the sphere may be carbonized. It is preferable that the thickness of the portion of the cathode electrode covering the sphere be thin enough to be scattered by bursting. In addition, it is preferable that the thickness of the portion of the cathode electrode, the insulating layer, and the gate electrode covering the sphere be thin enough to be scattered by rupture. Particularly, regarding the insulating layer, the thickness of the portion not covering the sphere is preferable. Preferably, the height is approximately the same as the diameter of the sphere.

【0211】後述する[クレータ型電界放出素子(その
3)]においても、球体の状態変化及び/又は化学変化
によって球体を除去することができるが、カソード電極
の破裂を伴わないので、外力によって除去を行う方が簡
便な場合もある。また、後述する[クレータ型電界放出
素子(その4)]では、球体を除去する前の時点で既に
開口部が完成されているが、開口部の大きさが球体の直
径よりも大きい場合には、球体を外力によって除去する
ことができる。ここで、外力とは、空気又は不活性ガス
の吹付け圧力、洗浄液の吹付け圧力、磁気吸引力、静電
気力、遠心力等の物理的な力である。尚、[クレータ型
電界放出素子(その3)]あるいは[クレータ型電界放
出素子(その4)]においては、[クレータ型電界放出
素子(その1)]と異なり、球体を被覆する部分のカソ
ード電極、あるいは、場合によっては、更に絶縁層やゲ
ート電極を飛散させる必要がないので、カソード電極、
絶縁層あるいはゲート電極の残渣が発生し難いという利
点がある。
In [Crater-type field emission device (Part 3)] described below, the sphere can be removed by a change in state and / or chemical change of the sphere. Sometimes it is easier to do In [Crater-type field emission device (No. 4)] described later, the opening is already completed before the sphere is removed. However, when the size of the opening is larger than the diameter of the sphere, The sphere can be removed by external force. Here, the external force is a physical force such as a blowing pressure of air or an inert gas, a blowing pressure of a cleaning liquid, a magnetic attraction force, an electrostatic force, a centrifugal force, or the like. [Crater-type field emission device (Part 3)] or [Crater-type field emission device (Part 4)] is different from [Crater-type field emission device (Part 1)] in that a portion of the cathode electrode that covers the sphere is different. Or, in some cases, there is no need to further scatter the insulating layer or the gate electrode, so the cathode electrode,
There is an advantage that residues of the insulating layer or the gate electrode are hardly generated.

【0212】後述する[クレータ型電界放出素子(その
3)]あるいは[クレータ型電界放出素子(その4)]
で使用される球体は、少なくとも表面が、カソード電
極、構成に依っては絶縁層やゲート電極を構成する材料
の各界面張力(表面張力)に比べて、大きな界面張力を
有する材料から構成されていることが好ましい。これに
より、[クレータ型電界放出素子(その4)]では、カ
ソード電極、絶縁層及びゲート電極は球体の少なくとも
頂部を被覆することがなく、開口部が最初から絶縁層及
びゲート電極に形成された状態が得られる。開口部の直
径がどの程度になるかは、例えば、カソード電極、絶縁
層やゲート電極を構成する材料の厚さと球体の直径との
関係や、カソード電極、絶縁層やゲート電極の形成方
法、カソード電極、絶縁層やゲート電極を構成する材料
の界面張力(表面張力)に依存する。
[Crater-type field emission device (No. 3)] or [Crater-type field emission device (No. 4)]
In the sphere used in the above, at least the surface is made of a material having a large interfacial tension as compared with the interfacial tension (surface tension) of the material constituting the cathode electrode, the insulating layer and the gate electrode depending on the constitution. Is preferred. Thereby, in [Crater type field emission device (No. 4)], the cathode electrode, the insulating layer and the gate electrode did not cover at least the top of the sphere, and the opening was formed in the insulating layer and the gate electrode from the beginning. The state is obtained. How large the diameter of the opening is, for example, the relationship between the thickness of the material constituting the cathode electrode, the insulating layer or the gate electrode and the diameter of the sphere, the method of forming the cathode electrode, the insulating layer or the gate electrode, the cathode It depends on the interfacial tension (surface tension) of the material constituting the electrode, the insulating layer and the gate electrode.

【0213】後述する[クレータ型電界放出素子(その
3)]あるいは[クレータ型電界放出素子(その4)]
において、球体は、少なくとも表面が界面張力に関する
上述の条件を満たしていればよい。つまり、カソード電
極、絶縁層及びゲート電極の各界面張力よりも大きな界
面張力を有している部分は、球体の表面のみであっても
全体であってもよく、また、球体の表面及び/又は全体
の構成材料は、無機材料、有機材料、あるいは無機材料
と有機材料の組合せのいずれであってもよい。[クレー
タ型電界放出素子(その3)]あるいは[クレータ型電
界放出素子(その4)]において、カソード電極やゲー
ト電極が通常の金属系材料から構成され、絶縁層がガラ
ス等の酸化シリコン系材料から構成される場合、金属系
材料の表面には吸着水分に由来する水酸基、絶縁層の表
面にはSi−O結合のダングリング・ボンドと吸着水分
とに由来する水酸基が存在し、親水性の高い状態にある
のが普通である。従って、疎水性の表面処理層を有する
球体を用いることが、特に有効である。疎水性の表面処
理層の構成材料として、フッ素系樹脂、例えばポリテト
ラフルオロエチレンを挙げることができる。球体が疎水
性の表面処理層を有する場合、疎水性の表面処理層の内
側の部分を芯材と称することにすると、芯材の構成材料
は、ガラス、セラミックス、フッ素系樹脂以外の高分子
材料のいずれであってもよい。
[Crater-type field emission device (No. 3)] or [Crater-type field emission device (No. 4)]
In the above, the sphere only has to have at least the surface satisfying the above-mentioned condition regarding interfacial tension. That is, the portion having an interfacial tension higher than the interfacial tension of each of the cathode electrode, the insulating layer, and the gate electrode may be only the surface of the sphere or the entire surface, or the surface of the sphere and / or The whole constituent material may be any of an inorganic material, an organic material, and a combination of an inorganic material and an organic material. In [Crater-type field emission device (No. 3)] or [Crater-type field emission device (No. 4)], the cathode electrode and the gate electrode are made of a normal metal-based material, and the insulating layer is a silicon oxide-based material such as glass. In the case of being composed of, a hydroxyl group derived from adsorbed moisture is present on the surface of the metal-based material, and a hydroxyl group derived from dangling bonds of Si—O bonds and adsorbed moisture is present on the surface of the insulating layer, and the It is usually high. Therefore, it is particularly effective to use a sphere having a hydrophobic surface treatment layer. As a constituent material of the hydrophobic surface treatment layer, a fluorine-based resin, for example, polytetrafluoroethylene can be used. When the sphere has a hydrophobic surface treatment layer, the inside of the hydrophobic surface treatment layer is referred to as a core material, and the core material is made of a polymer material other than glass, ceramics, and fluororesin. Any of these may be used.

【0214】球体を構成する有機材料は特に限定されな
いが、汎用の高分子材料が好適である。但し、重合度が
極端に大きかったり、多重結合含有量が極端に多い高分
子材料では、燃焼温度が高くなり過ぎ、燃焼による球体
の除去時、カソード電極や絶縁層、ゲート電極に悪影響
が及ぶ虞がある。それ故、これらに対する悪影響が生じ
る虞のない温度にて燃焼若しくは炭化させることが可能
な高分子材料を選択することが好ましい。特に、絶縁層
をガラスペーストのような、後工程において焼成を要す
る材料を用いて形成する場合には、工数をなるべく減少
させる観点から、ガラスペーストの焼成温度にて燃焼若
しくは炭化可能な高分子材料を選択することが好適であ
る。ガラスペーストの典型的な焼成温度は約530゜C
なので、かかる高分子材料の燃焼温度は350〜500
゜C程度であることが好ましい。代表的な高分子材料と
して、スチレン系、ウレタン系、アクリル系、ビニル
系、ジビニルベンゼン系、メラミン系、ホルムアルデヒ
ド系、ポリメチレン系のホモポリマー又は共重合体を挙
げることができる。あるいは又、球体として、支持体上
での確実な配置を確保するために、付着力を有する固着
タイプの球体を使用することもできる。固着タイプの球
体として、アクリル系樹脂から成る球体を例示すること
ができる。
The organic material constituting the sphere is not particularly limited, but a general-purpose polymer material is preferable. However, in the case of a polymer material having an extremely high degree of polymerization or an extremely high content of multiple bonds, the combustion temperature becomes too high, and the cathode electrode, the insulating layer, and the gate electrode may be adversely affected when the sphere is removed by combustion. There is. Therefore, it is preferable to select a polymer material that can be burned or carbonized at a temperature at which there is no risk of adversely affecting these materials. In particular, when the insulating layer is formed using a material that needs to be fired in a later step, such as a glass paste, a polymer material that can be burned or carbonized at the firing temperature of the glass paste from the viewpoint of reducing the number of steps as much as possible. It is preferable to select Typical firing temperature for glass paste is about 530 ° C
Therefore, the combustion temperature of such a polymer material is 350 to 500
It is preferable to be about ΔC. Representative polymer materials include styrene, urethane, acrylic, vinyl, divinylbenzene, melamine, formaldehyde, and polymethylene homopolymers and copolymers. Alternatively, a fixed-type sphere having an adhesive force may be used as the sphere in order to secure a reliable arrangement on the support. As the fixed type sphere, a sphere made of an acrylic resin can be exemplified.

【0215】あるいは又、例えば、塩化ビニリデン・ア
クリロニトリル共重合体を外殻とし、発泡材としてイソ
ブタンを内包し、カプセル化した加熱膨張型マイクロス
フェアを球体として使用することができる。[クレータ
型電界放出素子(その1)]において、かかる加熱膨張
型マイクロスフェアを用い、熱膨張型マイクロスフェア
を加熱すると、外殻のポリマーが軟化し、しかも、内包
されたイソブタンがガス化して膨張する結果、粒径が膨
張前と比較して約4倍程度の真球の中空体が形成され
る。その結果、[クレータ型電界放出素子(その1)]
において、電子を放出する隆起部、及び、隆起部に囲ま
れ、且つ、球体の形状の一部を反映した凹部を、カソー
ド電極に形成することができる。また、かかる凹部や隆
起部に加え、ゲート電極及び絶縁層を貫通した開口部を
形成することもできる。尚、熱膨張型マイクロスフェア
の加熱による膨張も、本明細書においては、球体の除去
という概念に包含する。その後、熱膨張型マイクロスフ
ェアを適切な溶剤を用いて取り除けばよい。
Alternatively, for example, a heat-expandable microsphere encapsulated with a vinylidene chloride-acrylonitrile copolymer as an outer shell, isobutane as a foam material, and encapsulated can be used as a sphere. In the [crater-type field emission device (No. 1)], when the heat-expandable microspheres are heated using such heat-expandable microspheres, the polymer of the outer shell is softened, and the contained isobutane is gasified and expanded. As a result, a true spherical hollow body having a particle size of about four times as large as that before the expansion is formed. As a result, [Crater type field emission device (No. 1)]
In the first aspect, a raised portion that emits electrons and a concave portion that is surrounded by the raised portion and reflects a part of the shape of a sphere can be formed in the cathode electrode. Further, in addition to the concave portion and the raised portion, an opening penetrating the gate electrode and the insulating layer can be formed. In this specification, the expansion of the heat-expandable microsphere due to heating is also included in the concept of the removal of the sphere. Thereafter, the thermal expansion type microspheres may be removed using an appropriate solvent.

【0216】[クレータ型電界放出素子(その1)]に
おいては、支持体上に複数の球体を配置した後、球体を
被覆するカソード電極を形成すればよい。この場合にお
いては、あるいは又、後述する[クレータ型電界放出素
子(その3)]あるいは[クレータ型電界放出素子(そ
の4)]においては、支持体上への複数の球体の配置方
法として、球体を支持体上に散布する乾式法を挙げるこ
とができる。球体の散布には、例えば、液晶表示装置の
製造分野において、パネル間隔を一定に維持するための
スペーサを散布する技術を応用することができる。具体
的には、圧搾気体で球体をノズルから噴射する、所謂ス
プレーガンを用いることができる。尚、球体をノズルか
ら噴射する際、球体を揮発性の溶剤中に分散させた状態
としてもよい。あるいは、静電粉体塗装の分野で通常使
用されている装置や方法を利用して球体を散布すること
もできる。例えば、コロナ放電を利用して、静電粉体吹
付けガンにより負に帯電させた球体を、接地した支持体
に向かって吹き付けることができる。使用する球体は、
後述するように非常に小さいため、支持体上に散布され
ると支持体の表面に例えば静電気力によって付着し、以
降の工程においても容易に支持体から脱落することはな
い。支持体上に複数の球体の配置した後、球体を加圧す
れば、支持体上の複数の球体の重なりを解消することが
でき、球体を支持体上で単層に密に配置することができ
る。
In [Crater-type field emission device (No. 1)], after arranging a plurality of spheres on a support, a cathode electrode covering the spheres may be formed. In this case, or alternatively, in [Crater-type field emission device (No. 3)] or [Crater-type field emission device (No. 4)] described below, as a method of arranging a plurality of spheres on a support, On a support. For example, in the field of manufacturing a liquid crystal display device, a technique of spraying spacers for maintaining a constant panel interval can be applied to the spraying of spheres. Specifically, a so-called spray gun that sprays a sphere from a nozzle with compressed gas can be used. When the sphere is ejected from the nozzle, the sphere may be dispersed in a volatile solvent. Alternatively, the spheres can be sprinkled using a device or method commonly used in the field of electrostatic powder coating. For example, using a corona discharge, a sphere negatively charged by an electrostatic powder spray gun can be sprayed toward a grounded support. The sphere used is
Since it is very small as described later, when it is sprayed on the support, it adheres to the surface of the support by, for example, electrostatic force, and does not easily fall off the support in the subsequent steps. After arranging a plurality of spheres on the support, if the spheres are pressurized, overlapping of the plurality of spheres on the support can be eliminated, and the spheres can be densely arranged in a single layer on the support. it can.

【0217】あるいは、後述する[クレータ型電界放出
素子(その2)]のように、球体とカソード電極材料と
を分散媒中に分散させて成る組成物から成る組成物層を
支持体上に形成し、以て、支持体上に複数の球体を配置
し、カソード電極材料から成るカソード電極で球体を被
覆した後、分散媒を除去することもできる。組成物の性
状としては、スラリーやペーストが可能であり、これら
の所望の性状に応じ、分散媒の組成や粘度を適宜選択す
ればよい。組成物層を支持体上に形成する方法として
は、スクリーン印刷法が好適である。カソード電極材料
は、典型的には、分散媒中における沈降速度が球体より
も遅い微粒子であることが好適である。かかる微粒子を
構成する材料として、カーボン、バリウム、ストロンチ
ウム、鉄を挙げることができる。分散媒を除去した後、
必要に応じてカソード電極の焼成を行う。組成物層を支
持体上に形成する方法としては、噴霧法、滴下法、スピ
ンコーティング法、スクリーン印刷法を挙げることがで
きる。尚、球体が配置されると共に、カソード電極材料
から成るカソード電極で球体が被覆されるが、組成物層
の形成方法に依っては、かかるカソード電極のパターニ
ングを行う必要がある。
Alternatively, a composition layer composed of a composition obtained by dispersing a sphere and a cathode electrode material in a dispersion medium is formed on a support, as in [Crater-type field emission device (2)] described later. Thus, after disposing a plurality of spheres on the support and coating the spheres with the cathode electrode made of the cathode electrode material, the dispersion medium can be removed. The composition may be in the form of a slurry or a paste, and the composition and viscosity of the dispersion medium may be appropriately selected according to the desired properties. As a method for forming the composition layer on the support, a screen printing method is suitable. Typically, the cathode electrode material is preferably fine particles whose sedimentation speed in the dispersion medium is lower than that of a sphere. Examples of a material constituting such fine particles include carbon, barium, strontium, and iron. After removing the dispersion medium,
If necessary, the cathode electrode is fired. Examples of the method for forming the composition layer on the support include a spraying method, a dropping method, a spin coating method, and a screen printing method. It should be noted that the sphere is arranged and the sphere is covered with a cathode electrode made of a cathode electrode material. Depending on the method of forming the composition layer, it is necessary to pattern the cathode electrode.

【0218】あるいは、後述する[クレータ型電界放出
素子(その3)]あるいは[クレータ型電界放出素子
(その4)]にあっては、球体を分散媒中に分散させて
成る組成物から成る組成物層を支持体上に形成し、以
て、支持体上に複数の球体を配置した後、分散媒を除去
することができる。組成物の性状としては、スラリーや
ペーストが可能であり、これらの所望の性状に応じ、分
散媒の組成や粘度を適宜選択すればよい。典型的には、
イソプロピルアルコール等の有機溶媒を分散媒として用
い、蒸発により分散媒を除去することができる。組成物
層を支持体上に形成する方法としては、噴霧法、滴下
法、スピンコーティング法、スクリーン印刷法を挙げる
ことができる。
Alternatively, in [Crater-type field emission device (No. 3)] or [Crater-type field emission device (No. 4)] described later, a composition comprising a composition in which a sphere is dispersed in a dispersion medium is used. After the material layer is formed on the support, and the plurality of spheres are arranged on the support, the dispersion medium can be removed. The composition may be in the form of a slurry or a paste, and the composition and viscosity of the dispersion medium may be appropriately selected according to the desired properties. Typically,
By using an organic solvent such as isopropyl alcohol as a dispersion medium, the dispersion medium can be removed by evaporation. Examples of the method for forming the composition layer on the support include a spraying method, a dropping method, a spin coating method, and a screen printing method.

【0219】ところで、ゲート電極とカソード電極は互
いに異なる方向(例えば、ストライプ状のゲート電極の
射影像とストライプ状のカソード電極の射影像とが成す
角度が90度)に延びており、且つ、例えばストライプ
状にパターニングされており、重複領域に位置する隆起
部から電子が放出される。従って、隆起部は、機能上、
重複領域にのみ存在すればよい。但し、たとえ重複領域
以外の領域に隆起部及び凹部が存在していたとしても、
このような隆起部及び凹部は絶縁層に被覆されたまま、
何ら電子を放出するといった機能を果たさない。従っ
て、球体を全面に配置しても何ら問題は生じない。
By the way, the gate electrode and the cathode electrode extend in directions different from each other (for example, the angle formed by the projected image of the striped gate electrode and the projected image of the striped cathode electrode is 90 degrees). It is patterned in a stripe shape, and electrons are emitted from the ridges located in the overlap region. Therefore, the raised portion is functionally
It only has to exist in the overlapping area. However, even if the ridges and recesses exist in an area other than the overlapping area,
Such ridges and recesses remain covered with the insulating layer,
It does not perform any function of emitting electrons. Therefore, no problem occurs even if the sphere is arranged on the entire surface.

【0220】これに対して、球体を被覆したカソード電
極、絶縁層及びゲート電極(ゲート電極)の各部分を除
去する場合、個々の球体の配置位置と開口部の形成位置
とが一対一に対応するため、重複領域以外の領域にも開
口部が形成される。以下、重複領域以外の領域に形成さ
れる開口部を「無効開口部」と呼び、電子放出に寄与す
る本来の開口部と区別する。ところで、重複領域以外の
領域に無効開口部が形成されたとしても、この無効開口
部は電界放出素子として何ら機能せず、重複領域に形成
される電界放出素子の動作に何ら悪影響を及ぼさない。
なぜなら、無効開口部の底部に隆起部及び凹部が露出し
ていても、無効開口部の上端部にゲート電極が形成され
ていないからであり、あるいは又、無効開口部の上端部
にゲート電極が形成されていても底部に隆起部及び凹部
が露出していないか、あるいは、無効開口部の底部に隆
起部及び凹部が露出しておらず、しかも、上端部にゲー
ト電極が形成されておらず、単に支持体の表面が露出し
ているか、のいずれかであるからである。従って、球体
を全面に配置しても何ら問題は生じない。尚、重複領域
とそれ以外の領域との境界線上に形成された孔は、開口
部に含まれる。
On the other hand, when removing the portions of the cathode electrode, the insulating layer and the gate electrode (gate electrode) covering the sphere, the arrangement position of each sphere and the formation position of the opening correspond one to one. Therefore, an opening is formed in a region other than the overlapping region. Hereinafter, an opening formed in a region other than the overlapping region is referred to as an “ineffective opening” and is distinguished from an original opening that contributes to electron emission. By the way, even if an invalid opening is formed in a region other than the overlapping region, the invalid opening does not function as a field emission device at all, and does not adversely affect the operation of the field emission device formed in the overlapping region.
This is because the gate electrode is not formed at the upper end of the invalid opening even if the protrusion and the concave portion are exposed at the bottom of the invalid opening, or the gate electrode is formed at the upper end of the invalid opening. Even if it is formed, the raised portion and the concave portion are not exposed at the bottom, or the raised portion and the concave portion are not exposed at the bottom of the invalid opening, and the gate electrode is not formed at the upper end. This is simply because the surface of the support is exposed. Therefore, no problem occurs even if the sphere is arranged on the entire surface. The hole formed on the boundary between the overlapping area and the other area is included in the opening.

【0221】球体の直径は、所望の開口部の直径、凹部
の直径、電界放出素子を用いて構成される表示装置の表
示画面寸法、画素数、重複領域の寸法、1画素を構成す
べき電界放出素子の個数に応じて選択することができる
が、0.1〜10μmの範囲で選択することが好まし
い。例えば、液晶表示装置のスペーサとして市販されて
いる球体は、粒径分布が1〜3%と良好なので、これを
利用することが好適である。球体の形状は真球であるこ
とが理想的ではあるが、必ずしも真球である必要はな
い。また、電界放出素子の製造方法に依っては、上述し
たように、球体の配置された場所に開口部か無効開口部
のいずれかが形成され得るが、支持体上には球体を10
0〜5000個/mm2程度の密度で配置することが好
適である。例えば球体を約1000個/mm2の密度で
支持体上に配置すると、例えば重複領域の寸法を仮に
0.5mm×0.2mmとした場合、この重複領域内に
約100個の球体が存在し、約100個の隆起部が形成
されることになる。1つの重複領域にこの程度の個数の
隆起部が形成されていれば、球体の粒径分布や真球度の
ばらつきに起因する凹部の直径のばらつきはほぼ平均化
され、実用上、1画素(又は1サブピクセル)当たりの
放出電子電流密度や輝度はほぼ均一となる。
The diameter of the sphere is determined by the desired diameter of the opening, the diameter of the recess, the size of the display screen of the display device using the field emission element, the number of pixels, the size of the overlapping area, and the electric field to form one pixel. The selection can be made in accordance with the number of the emitting elements, but it is preferable to select in the range of 0.1 to 10 μm. For example, a sphere that is commercially available as a spacer for a liquid crystal display device has a favorable particle size distribution of 1 to 3%, and it is preferable to use this. Ideally, the shape of the sphere is a true sphere, but it need not be. In addition, depending on the method of manufacturing the field emission device, as described above, either the opening or the ineffective opening may be formed at the place where the sphere is arranged.
It is preferable to arrange at a density of about 0 to 5000 pieces / mm 2 . For example, if spheres are arranged on the support at a density of about 1000 spheres / mm 2 , for example, if the size of the overlapping area is 0.5 mm × 0.2 mm, about 100 spheres exist in this overlapping area. , About 100 ridges will be formed. If such a number of protrusions are formed in one overlapping region, the variation in the diameter of the concave portion due to the variation in the particle size distribution and the sphericity of the sphere is almost averaged, and in practice, one pixel ( (Or one sub-pixel), and the emission electron current density and luminance per pixel become substantially uniform.

【0222】[クレータ型電界放出素子(その1)]あ
るいは後述する[クレータ型電界放出素子(その2)]
〜[クレータ型電界放出素子(その4)]においては、
球体の形状の一部が電子放出部を構成する凹部の形状に
反映される。隆起部の先端部のプロファイルは、不規則
な凹凸を有していても、あるいは滑らかであってもよい
が、特に、[クレータ型電界放出素子(その1)]や
[クレータ型電界放出素子(その2)]においては、こ
の先端部はカソード電極の破断により形成されるため、
隆起部の先端部が不規則形状となり易い。破断により隆
起部に先端部が先鋭化すると、先端部が高効率の電子放
出部として機能し得るので、好都合である。[クレータ
型電界放出素子(その1)]〜[クレータ型電界放出素
子(その4)]においては、凹部を囲む隆起部はいずれ
も概ね円環状となり、この場合の凹部と隆起部とは、全
体としてクレータあるいはカルデラのような形状を呈す
る。
[Crater-type field emission device (No. 1)] or [Crater-type field emission device (No. 2) described later)
~ [Crater type field emission device (No. 4)]
A part of the shape of the sphere is reflected in the shape of the concave portion forming the electron emitting portion. The profile of the tip portion of the raised portion may have irregular irregularities or may be smooth. In 2)], since this tip is formed by breaking the cathode electrode,
The tip of the raised portion is likely to have an irregular shape. If the tip is sharpened to the ridge due to the breakage, the tip can function as a highly efficient electron-emitting portion, which is advantageous. In [Crater type field emission device (No. 1)] to [Crater type field emission device (No. 4)], each of the raised portions surrounding the concave portion is substantially annular, and the concave portion and the raised portion in this case are formed as a whole. As a crater or caldera.

【0223】支持体上における隆起部の配置は規則的で
あってもランダムであってもよく、球体の配置方法に依
存する。上述の乾式法あるいは湿式法を採用した場合、
支持体上における隆起部の配置はランダムとなる。
The arrangement of the ridges on the support may be regular or random, depending on the method of arranging the spheres. When the above-mentioned dry method or wet method is adopted,
The arrangement of the ridges on the support is random.

【0224】[クレータ型電界放出素子(その1)]〜
[クレータ型電界放出素子(その4)]において、絶縁
層の形成後、絶縁層に開口部を形成する場合、隆起部の
先端部に損傷が生じないように、隆起部を得た後、保護
層を形成し、開口部の形成後、保護層を取り除く構成と
することもできる。保護層を構成する材料として、クロ
ムを例示することができる。
[Crater type field emission device (No. 1)]
In [Crater type field emission device (No. 4)], when an opening is formed in the insulating layer after the formation of the insulating layer, protection is performed after obtaining the raised portion so that the tip of the raised portion is not damaged. A structure in which a protective layer is removed after forming a layer and forming an opening can also be employed. Chromium can be exemplified as a material forming the protective layer.

【0225】以下、図27〜図30を参照して、[クレ
ータ型電界放出素子(その1)]の電界放出素子の製造
方法を説明するが、図27の(A)、図28の(A)、
図29の(A)模式的な一部端面図であり、図30の
(A)及び(B)は模式的な一部断面図であり、図27
の(B)、図28の(B)及び図29の(B)は、図2
7の(A)、図28の(A)及び図29の(A)よりも
広い範囲を模式的に示す一部斜視図である。
Hereinafter, a method of manufacturing the field emission device of [Crater type field emission device (No. 1)] will be described with reference to FIGS. 27 to 30. FIGS. ),
FIG. 29A is a schematic partial end view, FIG. 30A and FIG. 30B are schematic partial cross-sectional views, and FIG.
(B), (B) of FIG. 28 and (B) of FIG.
30 is a partial perspective view schematically showing a wider range than (A) of FIG. 7, (A) of FIG. 28, and (A) of FIG.

【0226】[工程−800]先ず、複数の球体87を
被覆したカソード電極112を支持体11上に形成す
る。具体的には、先ず、例えばガラス基板から成る支持
体11上の全面に、球体87を配置する。球体87は、
例えばポリメチレン系の高分子材料から成り、平均直径
約5μm、粒径分布1%未満である。球体87を、スプ
レーガンを用い、支持体11上におおよそ1000個/
mm2の密度でランダムに配置する。スプレーガンを用
いた散布は、球体を揮発性溶剤と混合して噴霧する方
式、あるいは粉末状態のままノズルから噴射する方式の
いずれでもよい。配置された球体87は、静電気力で支
持体11上に保持されている。この状態を図27の
(A)及び(B)に示す。
[Step-800] First, the cathode electrode 112 covering the plurality of spheres 87 is formed on the support 11. Specifically, first, the sphere 87 is arranged on the entire surface of the support 11 made of, for example, a glass substrate. The sphere 87 is
For example, it is made of a polymethylene-based polymer material, has an average diameter of about 5 μm, and has a particle size distribution of less than 1%. Approximately 1000 spheres 87 were placed on the support 11 using a spray gun.
Place randomly at a density of mm 2 . Spraying using a spray gun may be carried out by a method in which spheres are mixed with a volatile solvent and sprayed, or a method in which the spheres are sprayed from a nozzle in a powder state. The placed sphere 87 is held on the support 11 by electrostatic force. This state is shown in FIGS. 27A and 27B.

【0227】[工程−810]次に、球体87及び支持
体11上にカソード電極112を形成する。カソード電
極112を形成した状態を、図28の(A)及び(B)
に示す。カソード電極112は、例えばカーボンペース
トをストライプ状にスクリーン印刷することによって形
成することができる。このとき、球体87は支持体11
上の全面に配置されているので、球体87の中には、図
28の(B)に示すように、カソード電極112で被覆
されないものも当然存在する。次に、カソード電極11
2に含まれる水分や溶剤を除去し、且つ、カソード電極
112を平坦化するために、例えば150゜Cにてカソ
ード電極112を乾燥する。この温度では、球体87は
何ら状態変化及び/又は化学変化を起こさない。尚、上
述のようなカーボンペーストを用いたスクリーン印刷に
替えて、カソード電極112を構成するカソード電極用
導電材料層を全面に形成し、このカソード電極用導電材
料層を通常のリソグラフィ技術とドライエッチング技術
を用いてパターニングし、ストライプ状のカソード電極
112を形成することもできる。リソグラフィ技術を適
用する場合、通常、レジスト層をスピンコーティング法
により形成するが、スピンコーティング時の支持体11
の回転数が500rpm程度、回転時間が数秒間程度で
あれば、球体87は脱落したり変位することなく、支持
体11上に保持され得る。
[Step-810] Next, the cathode electrode 112 is formed on the sphere 87 and the support 11. FIGS. 28A and 28B show a state in which the cathode electrode 112 is formed.
Shown in The cathode electrode 112 can be formed, for example, by screen-printing a carbon paste in a stripe shape. At this time, the sphere 87 is
Since they are arranged on the entire upper surface, some of the spheres 87 are not covered with the cathode electrode 112 as shown in FIG. 28B. Next, the cathode electrode 11
The cathode electrode 112 is dried at, for example, 150 ° C. in order to remove moisture and a solvent contained in 2 and flatten the cathode electrode 112. At this temperature, the sphere 87 does not undergo any state change and / or chemical change. Instead of the screen printing using a carbon paste as described above, a conductive material layer for the cathode electrode constituting the cathode electrode 112 is formed on the entire surface, and the conductive material layer for the cathode electrode is formed by ordinary lithography and dry etching. The stripe-shaped cathode electrode 112 can also be formed by patterning using a technique. When a lithography technique is applied, a resist layer is usually formed by a spin coating method.
If the number of rotations is about 500 rpm and the rotation time is about several seconds, the sphere 87 can be held on the support 11 without falling off or displacing.

【0228】[工程−820]次に、球体87を除去す
ることによって、球体87を被覆したカソード電極11
2の部分を除去し、以て、電子を放出する複数の隆起部
112Aと、各隆起部112Aに囲まれ、且つ、球体8
7の形状の一部を反映した凹部112Bとを有するカソ
ード電極112を形成する。この状態を、図29の
(A)及び(B)に示す。具体的には、カソード電極1
12の焼成を兼ね、約530゜Cにて加熱を行うことに
より球体87を燃焼させる。球体87の燃焼に伴って球
体87が閉じ込められていた閉鎖空間の圧力が上昇し、
球体87を被覆するカソード電極112の部分が或る耐
圧限界を超えた時点で破裂して除去される。その結果、
支持体11上に形成されたカソード電極112の一部分
に、隆起部112A及び凹部112Bが形成される。
尚、球体を除去した後に、球体の一部分が残渣として残
る場合には、使用する球体を構成する材料にも依るが、
適切な洗浄液を用いて残渣を除去すればよい。
[Step-820] Next, by removing the sphere 87, the cathode electrode 11 covered with the sphere 87 is removed.
2 is removed, a plurality of raised portions 112A for emitting electrons, and the sphere 8 surrounded by each raised portion 112A.
A cathode electrode 112 having a concave portion 112B that reflects a part of the shape of the cathode 7 is formed. This state is shown in FIGS. 29 (A) and (B). Specifically, the cathode electrode 1
The sphere 87 is burned by heating at about 530 ° C., also serving as firing of No. 12. As the sphere 87 burns, the pressure in the enclosed space in which the sphere 87 is trapped increases,
When the portion of the cathode electrode 112 covering the sphere 87 exceeds a certain withstand pressure limit, it is ruptured and removed. as a result,
A raised portion 112A and a concave portion 112B are formed in a part of the cathode electrode 112 formed on the support 11.
When a part of the sphere remains as a residue after the sphere is removed, it depends on the material constituting the sphere to be used.
The residue may be removed using an appropriate cleaning solution.

【0229】[工程−830]その後、カソード電極1
12及び支持体11上に絶縁層13を形成する。具体的
には、例えば、ガラスペーストを全面に約5μmの厚さ
にスクリーン印刷する。次に、絶縁層13に含まれる水
分や溶剤を除去し、且つ、絶縁層13を平坦化するため
に、例えば150゜Cにて絶縁層13を乾燥する。上述
のようなガラスペーストを用いたスクリーン印刷に替え
て、例えばプラズマCVD法によりSiO2膜を形成し
てもよい。
[Step-830] Then, the cathode electrode 1
An insulating layer 13 is formed on the support 12 and the support 11. Specifically, for example, a glass paste is screen-printed on the entire surface to a thickness of about 5 μm. Next, the insulating layer 13 is dried at, for example, 150 ° C. in order to remove moisture and a solvent contained in the insulating layer 13 and to flatten the insulating layer 13. Instead of screen printing using a glass paste as described above, an SiO 2 film may be formed by, for example, a plasma CVD method.

【0230】[工程−840]次に、絶縁層13上に、
ストライプ状のゲート電極14を形成する(図30の
(A)参照)。ゲート電極14は、例えばカーボンペー
ストをストライプ状にスクリーン印刷することによって
形成することができる。このときのストライプ状のゲー
ト電極14の射影像の延びる方向は、ストライプ状のカ
ソード電極112の射影像の延びる方向と90度の角度
を成している。次に、ゲート電極14に含まれる水分や
溶剤を除去し、且つ、ゲート電極14を平坦化するため
に、例えば150゜Cにてゲート電極14を乾燥した
後、ゲート電極14及び絶縁層13を構成する材料を焼
成する。尚、カーボンペーストを用いたスクリーン印刷
に替えて、ゲート電極14を構成するゲート電極を絶縁
層13の全面に形成し、次いで、ゲート電極を通常のリ
ソグラフィ技術とドライエッチング技術を用いてパター
ニングしてもよい。
[Step-840] Next, on the insulating layer 13,
A stripe-shaped gate electrode 14 is formed (see FIG. 30A). The gate electrode 14 can be formed, for example, by screen-printing a carbon paste in a stripe shape. The direction in which the projected image of the striped gate electrode 14 extends at this time forms an angle of 90 degrees with the direction in which the projected image of the striped cathode electrode 112 extends. Next, the gate electrode 14 and the insulating layer 13 are removed after drying the gate electrode 14 at, for example, 150 ° C. in order to remove moisture and a solvent contained in the gate electrode 14 and planarize the gate electrode 14. The constituent material is fired. Instead of screen printing using carbon paste, a gate electrode constituting the gate electrode 14 is formed on the entire surface of the insulating layer 13, and then the gate electrode is patterned by using a normal lithography technique and a dry etching technique. Is also good.

【0231】[工程−850]その後、ゲート電極14
の射影像とカソード電極112の射影像とが重複する重
複領域において、ゲート電極14及び絶縁層13に開口
部15を形成し、以て、開口部15の底部に複数の複数
の隆起部112A及び凹部112Bを露出させる。開口
部15の形成は、通常のリソグラフィ技術によるレジス
トマスクの形成と、レジストマスクを用いたエッチング
により行うことができる。但し、カソード電極112に
対して十分に高いエッチング選択比が確保できる条件で
エッチングを行うことが好ましい。あるいは又、隆起部
112Aを形成した後、例えば、クロムから成る保護層
を形成しておき、開口部15を形成した後、保護層を取
り除くことが好ましい。その後、レジストマスクを除去
する。こうして、図30の(B)に示した電界放出素子
を得ることができる。
[Step-850] After that, the gate electrode 14
Is formed in the gate electrode 14 and the insulating layer 13 in an overlapping region where the projected image of the cathode electrode 112 and the projected image of the cathode electrode 112 overlap with each other. The recess 112B is exposed. The opening 15 can be formed by forming a resist mask by a usual lithography technique and by etching using the resist mask. However, it is preferable to perform etching under a condition that a sufficiently high etching selectivity with respect to the cathode electrode 112 can be secured. Alternatively, it is preferable that a protective layer made of, for example, chromium is formed after forming the protruding portion 112A, and the protective layer is removed after the opening 15 is formed. After that, the resist mask is removed. Thus, the field emission device shown in FIG. 30B can be obtained.

【0232】尚、[クレータ型電界放出素子(その
1)]の製造方法の変形例として、[工程−810]の
後、[工程−830]〜[工程−850]を実行し、次
いで、[工程−820]を実行してもよい。この場合、
球体の燃焼とゲート電極14及び絶縁層13を構成する
材料の焼成を同時に行えばよい。
As a modification of the method for manufacturing [Crater type field emission device (No. 1)], after [Step-810], [Step-830] to [Step-850] are executed, and then [ Step-820] may be performed. in this case,
The burning of the sphere and the firing of the material forming the gate electrode 14 and the insulating layer 13 may be performed simultaneously.

【0233】あるいは又、[工程−810]の後、[工
程−830]を実行し、更に、[工程−840]と同様
の工程において、開口部を有していないストライプ状の
ゲート電極を絶縁層上に形成した後、[工程−820]
を実行する。これによって、球体87を被覆したカソー
ド電極112、絶縁層13及びゲート電極14の各部分
が除去され、以て、ゲート電極14及び絶縁層13を貫
通した開口部が形成されると共に、電子を放出する隆起
部112Aと、隆起部112Aに囲まれ、且つ、球体8
7の形状の一部を反映した凹部112Bとから成る電子
放出部を、開口部の底部に位置するカソード電極112
に形成することができる。即ち、球体87の燃焼に伴っ
て球体87が閉じ込められている閉鎖空間の圧力が上昇
し、球体を被覆する部分のカソード電極112と絶縁層
13とゲート電極14とが或る耐圧限界を超えた時点で
破裂し、隆起部112A及び凹部112Bと同時に開口
部が形成され、しかも、球体87が除去される。開口部
は、ゲート電極14及び絶縁層13を貫通し、且つ、球
体87の形状の一部を反映している。また、開口部の底
部には、電子を放出する隆起部112A、及び、隆起部
112Aに囲まれ、且つ、球体87の形状の一部を反映
した凹部112Bが残る。
Alternatively, after [Step-810], [Step-830] is performed, and in the same step as [Step-840], the striped gate electrode having no opening is insulated. After forming on the layer, [Step-820]
Execute As a result, the portions of the cathode electrode 112, the insulating layer 13, and the gate electrode 14 that cover the sphere 87 are removed, thereby forming an opening penetrating the gate electrode 14 and the insulating layer 13 and emitting electrons. 112A, and the sphere 8 surrounded by the protrusion 112A
And a concave portion 112B reflecting a part of the shape of the cathode electrode 7 in the cathode electrode 112 located at the bottom of the opening.
Can be formed. That is, the pressure in the closed space in which the sphere 87 is confined increases with the burning of the sphere 87, and the cathode electrode 112, the insulating layer 13, and the gate electrode 14 in the portion covering the sphere exceed a certain withstand voltage limit. At this point, it ruptures, an opening is formed at the same time as the protrusion 112A and the recess 112B, and the sphere 87 is removed. The opening penetrates the gate electrode 14 and the insulating layer 13 and reflects a part of the shape of the sphere 87. At the bottom of the opening, a raised portion 112A that emits electrons and a concave portion 112B that is surrounded by the raised portion 112A and reflects a part of the shape of the sphere 87 remain.

【0234】[クレータ型電界放出素子(その2)]次
に、[クレータ型電界放出素子(その2)]の製造方法
を図31を参照して説明するが、支持体11上に複数の
球体87を配置する工程が、球体87とカソード電極材
料とを分散媒中に分散させて成る組成物から成る組成物
層88を支持体11上に形成し、以て、支持体11上に
複数の球体87を配置し、カソード電極材料から成るカ
ソード電極112で球体を被覆した後、分散媒を除去す
る工程から成る、即ち、湿式法から成る点が、[クレー
タ型電界放出素子(その1)]の製造方法と相違する。
[Crater type field emission device (No. 2)] Next, a method of manufacturing [Crater type field emission device (No. 2)] will be described with reference to FIG. The step of arranging 87 forms a composition layer 88 made of a composition obtained by dispersing the sphere 87 and the cathode electrode material in a dispersion medium on the support 11. The crater-type field emission device (No. 1) has a step of disposing a sphere 87 and covering the sphere with the cathode electrode 112 made of a cathode electrode material, and then removing the dispersion medium, that is, a wet method. Is different from the manufacturing method.

【0235】[工程−900]先ず、支持体11上に複
数の球体87を配置する。具体的には、球体87とカソ
ード電極材料88Bとを分散媒88A中に分散させて成
る組成物から成る組成物層88を支持体11上に形成す
る。即ち、例えば、イソプロピルアルコールを分散媒8
8Aとして使用し、平均直径約5μmのポリメチレン系
の高分子材料から成る球体87と、平均直径約0.05
μmのカーボン粒子をカソード電極材料88Bとして分
散媒88A中に分散させて成る組成物を支持体11上に
ストライプ状にスクリーン印刷し、組成物層88を形成
する。図31の(A)には、組成物層88の形成直後の
状態を示す。
[Step-900] First, a plurality of spheres 87 are arranged on the support 11. Specifically, a composition layer 88 made of a composition in which the sphere 87 and the cathode electrode material 88B are dispersed in a dispersion medium 88A is formed on the support 11. That is, for example, isopropyl alcohol is added to the dispersion medium 8.
8A, a sphere 87 made of a polymethylene polymer material having an average diameter of about 5 μm;
A composition formed by dispersing carbon particles of μm as a cathode electrode material 88B in a dispersion medium 88A is screen-printed in stripes on the support 11 to form a composition layer 88. FIG. 31A shows a state immediately after the formation of the composition layer 88.

【0236】[工程−910]支持体11に保持された
組成物層88中では、間もなく球体87が沈降して支持
体11上に配置されると共に、球体87から支持体11
上に亙ってカソード電極材料88Bが沈降し、カソード
電極材料88Bから成るカソード電極112が形成され
る。これによって、支持体11上に複数の球体87を配
置し、カソード電極材料から成るカソード電極112で
球体87を被覆することができる。この状態を、図31
の(B)に示す。
[Step-910] In the composition layer 88 held by the support 11, the sphere 87 is soon settled down and placed on the support 11, and the sphere 87 is separated from the support 11 by the support.
The cathode electrode material 88B is settled thereon, and the cathode electrode 112 made of the cathode electrode material 88B is formed. Thus, the plurality of spheres 87 can be arranged on the support 11 and the spheres 87 can be covered with the cathode electrode 112 made of the cathode electrode material. This state is shown in FIG.
(B) of FIG.

【0237】[工程−920]その後、分散媒88Aを
例えば蒸発させることによって除去する。この状態を、
図31の(C)に示す。
[Step-920] Thereafter, the dispersion medium 88A is removed, for example, by evaporation. This state,
This is shown in FIG.

【0238】[工程−930]次いで、[クレータ型電
界放出素子(その1)]の[工程−820]〜[工程−
850]と同様の工程、あるいは、[クレータ型電界放
出素子(その1)]の製造方法の変形例を実行すること
によって、図30の(B)に示したと同様の電界放出素
子を完成することができる。
[Step-930] [Step-820] to [Step-930] of [Crater type field emission device (1)]
850] or a modification of the method for manufacturing [Crater type field emission device (1)] to complete a field emission device similar to that shown in FIG. Can be.

【0239】[クレータ型電界放出素子(その3)]次
に、[クレータ型電界放出素子(その3)]の製造方法
を説明するが、支持体上にストライプ状のカソード電極
を形成する工程は、より具体的には、支持体上に複数の
球体を配置する工程と、電子を放出する複数の隆起部
と、各隆起部に囲まれ、且つ、球体の形状の一部を反映
した凹部とを有し、各隆起部が球体の周囲に形成された
カソード電極を、支持体上に設ける工程と、球体を除去
する工程、から成る。支持体上への複数の球体の配置
は、球体の散布によって行う。また、球体は疎水性の表
面処理層を有する。以下、[クレータ型電界放出素子
(その3)]を、図32を参照して説明する。
[Crater-Type Field Emission Device (Part 3)] Next, a method for manufacturing [Crater-type field emission device (Part 3)] will be described. The step of forming a striped cathode electrode on a support is as follows. More specifically, a step of arranging a plurality of spheres on a support, a plurality of ridges emitting electrons, and a recess surrounded by each ridge and reflecting a part of the shape of the sphere. And a step of providing, on a support, a cathode electrode in which each protrusion is formed around a sphere, and a step of removing the sphere. The arrangement of the plurality of spheres on the support is performed by scattering the spheres. The sphere has a hydrophobic surface treatment layer. Hereinafter, [Crater type field emission device (No. 3)] will be described with reference to FIG.

【0240】[工程−1000]先ず、支持体11上に
複数の球体187を配置する。具体的には、ガラス基板
から成る支持体11上の全面に、複数の球体187を配
置する。この球体187は、例えばジビニルベンゼン系
の高分子材料から成る芯材187Aをポリテトラフルオ
ロエチレン系樹脂から成る表面処理層187Bで被覆し
て成り、平均直径約5μm、粒径分布1%未満である。
球体187を、スプレーガンを用い、支持体11上にお
およそ1000個/mm2の密度でランダムに配置す
る。配置された球体187は、静電気力で支持体11上
に吸着されている。ここまでのプロセスが終了した状態
を、図32の(A)に示す。
[Step-1000] First, a plurality of spheres 187 are arranged on the support 11. Specifically, a plurality of spheres 187 are arranged on the entire surface of the support 11 made of a glass substrate. The sphere 187 is formed by coating a core material 187A made of, for example, a divinylbenzene polymer material with a surface treatment layer 187B made of a polytetrafluoroethylene resin, and has an average diameter of about 5 μm and a particle size distribution of less than 1%. .
The spheres 187 are randomly arranged on the support 11 at a density of about 1000 / mm 2 using a spray gun. The arranged sphere 187 is adsorbed on the support 11 by electrostatic force. FIG. 32A shows a state in which the processes up to this point have been completed.

【0241】[工程−1010]次に、電子を放出する
複数の隆起部112Aと、各隆起部112Aに囲まれ、
且つ、球体187の形状の一部を反映した凹部112B
とを有し、各隆起部112Aが球体187の周囲に形成
されたカソード電極112を、支持体11上に設ける。
具体的には、[クレータ型電界放出素子(その1)]で
述べたと同様に、例えばカーボンペーストをストライプ
状にスクリーン印刷するが、[クレータ型電界放出素子
(その3)]では、球体187の表面が表面処理層18
7Bにより疎水性を帯びているために、球体187の上
にスクリーン印刷されたカーボンペーストは直ちに弾か
れて落下し、球体187の周囲に堆積して隆起部112
Aが形成される。隆起部112Aの先端部112Cは、
[クレータ型電界放出素子(その1)]の場合ほど先鋭
とはならない。球体187と支持体11との間に入り込
んだカソード電極112の部分が、凹部112Bとな
る。図32の(B)では、カソード電極112と球体1
87との間に隙間が存在するように図示されているが、
カソード電極112と球体187とは接触している場合
もある。その後、カソード電極112を例えば150゜
Cにて乾燥させる。ここまでのプロセスが終了した状態
を、図32の(B)に示す。
[Step-1010] Next, a plurality of raised portions 112A for emitting electrons, and each of the raised portions 112A are surrounded by the raised portions 112A.
And a concave portion 112B reflecting a part of the shape of the sphere 187
The cathode electrode 112 having the raised portions 112A formed around the spherical body 187 is provided on the support 11.
Specifically, in the same manner as described in [Crater-type field emission device (Part 1)], for example, carbon paste is screen-printed in a stripe shape. The surface is the surface treatment layer 18
7B, the carbon paste screen-printed on the sphere 187 is immediately flipped and dropped, and is deposited around the sphere 187 to form the raised portion 112B.
A is formed. The tip 112C of the raised portion 112A is
It is not as sharp as in the case of [Crater type field emission device (1)]. The portion of the cathode electrode 112 that enters between the sphere 187 and the support 11 serves as a recess 112B. In FIG. 32B, the cathode electrode 112 and the sphere 1
Although it is illustrated so that there is a gap between it and 87,
The cathode electrode 112 and the sphere 187 may be in contact with each other. Thereafter, the cathode electrode 112 is dried at, for example, 150 ° C. FIG. 32B shows a state in which the processes up to this point have been completed.

【0242】[工程−1020]次に、球体187に外
力を与えることによって、支持体11上から球体187
を除去する。具体的な除去方法としては、洗浄や圧搾気
体の吹付けを挙げることができる。ここまでのプロセス
が終了した状態を、図32の(C)に示す。尚、球体の
除去は、球体の状態変化及び/又は化学変化に基づい
て、より具体的には、例えば、燃焼によって球体を除去
することも可能である。以下に説明する[クレータ型電
界放出素子(その4)]においても同様である。
[Step-1020] Next, by applying an external force to the sphere 187, the sphere 187
Is removed. As a specific removing method, cleaning and blowing of compressed gas can be mentioned. FIG. 32C shows a state in which the processes up to this point have been completed. The removal of the sphere can be based on the state change and / or the chemical change of the sphere, and more specifically, for example, the sphere can be removed by combustion. The same applies to [Crater type field emission device (No. 4)] described below.

【0243】[工程−1030]その後、[クレータ型
電界放出素子(その1)]の[工程−830]〜[工程
−850]を実行することによって、図30の(B)に
示したと略同様の電界放出素子を得ることができる。
[Step-1030] Thereafter, [Step-830] to [Step-850] of [Crater type field emission device (1)] are executed, thereby obtaining substantially the same as shown in FIG. Can be obtained.

【0244】尚、[クレータ型電界放出素子(その
3)]の製造方法の変形例として、[工程−1010]
の後、[クレータ型電界放出素子(その1)]の[工程
−830]〜[工程−850]を実行し、次いで、[工
程−1020]を実行してもよい。
As a modification of the method for manufacturing [Crater type field emission device (No. 3)], [Step-1010]
Thereafter, [Step-830] to [Step-850] of [Crater type field emission device (1)] may be executed, and then [Step-1020] may be executed.

【0245】[クレータ型電界放出素子(その4)]次
に、[クレータ型電界放出素子(その4)]の製造方法
を説明するが、この電界放出素子の製造方法において、
支持体上にストライプ状のカソード電極を形成する工程
は、より具体的には、支持体上に複数の球体を配置する
工程と、電子を放出する複数の隆起部と、各隆起部に囲
まれ、且つ、球体の形状の一部を反映した凹部とを有
し、各隆起部が球体の周囲に形成されたカソード電極を
支持体上に設ける工程、から成る。尚、全面に絶縁層を
設ける際、球体の上方に開口部が形成された絶縁層を、
カソード電極及び支持体上に設ける。球体の除去は、開
口部の形成後に行う。[クレータ型電界放出素子(その
4)]の電界放出素子の製造方法においては、支持体上
への複数の球体の配置は、球体の散布によって行う。ま
た、球体は疎水性の表面処理層を有する。以下、[クレ
ータ型電界放出素子(その4)]を、図33及び図34
を参照して説明する。
[Crater-type field emission device (No. 4)] Next, a method of manufacturing [Crater-type field emission device (No. 4)] will be described.
More specifically, the step of forming a striped cathode electrode on the support includes a step of arranging a plurality of spheres on the support, a plurality of ridges for emitting electrons, and each ridge. And a concave portion reflecting a part of the shape of the sphere, and each protuberance is provided on the support with a cathode electrode formed around the sphere. In addition, when providing the insulating layer on the entire surface, the insulating layer having an opening formed above the sphere,
Provided on the cathode electrode and the support. The removal of the sphere is performed after the formation of the opening. In the method for manufacturing the field emission device of [Crater type field emission device (No. 4)], the plurality of spheres are arranged on the support by scattering the spheres. The sphere has a hydrophobic surface treatment layer. Hereinafter, [Crater type field emission device (No. 4)] will be described with reference to FIGS.
This will be described with reference to FIG.

【0246】[工程−1100]先ず、支持体11上に
複数の球体187を配置する。具体的には、[クレータ
型電界放出素子(その3)]の[工程−1000]と同
様の工程を実行する。
[Step-1100] First, a plurality of spheres 187 are arranged on the support 11. Specifically, the same step as [Step-1000] of [Crater type field emission device (No. 3)] is executed.

【0247】[工程−1110]その後、電子を放出す
る複数の隆起部112Aと、各隆起部112Aに囲ま
れ、且つ、球体187の形状の一部を反映した凹部11
2Bとを有し、各隆起部112Aが球体187の周囲に
形成されたカソード電極112を、支持体11上に設け
る。具体的には、[クレータ型電界放出素子(その
3)]の[工程−1010]と同様の工程を実行する。
[Step-1110] Thereafter, the plurality of raised portions 112A for emitting electrons and the concave portion 11 which is surrounded by each raised portion 112A and reflects a part of the shape of the spherical body 187.
2B, and the cathode electrode 112 in which each raised portion 112 </ b> A is formed around the sphere 187 is provided on the support 11. Specifically, the same step as [Step-1010] of [Crater type field emission device (No. 3)] is performed.

【0248】[工程−1120]次に、球体の上方に開
口部15Aが形成された絶縁層113を、カソード電極
112及び支持体11上に設ける。具体的には、例え
ば、ガラスペーストを全面に約5μmの厚さにスクリー
ン印刷する。ガラスペーストを用いたスクリーン印刷
は、[クレータ型電界放出素子(その1)]と同様に行
うことができるが、球体187の表面が表面処理層18
7Bにより疎水性を帯びているために、球体187の上
にスクリーン印刷されたガラスペーストは直ちに弾かれ
て落下し、自らの表面張力により絶縁層113の球体1
87の上の部分は収縮する。その結果、球体187の頂
部は絶縁層113に覆われることなく、開口部15A内
に露出する。この状態を図33の(A)に示す。図示し
た例では、開口部15Aの上端部の直径は球体187の
直径よりも大きいが、表面処理層187Bの界面張力
が、ガラスペーストの界面張力よりも小さい場合には、
開口部15Aの直径が小さくなる傾向にある。逆に、表
面処理層187Bの界面張力が、ガラスペーストの界面
張力よりも著しく大きい場合には、開口部15Aの直径
は大きくなり易い。その後、絶縁層113を例えば15
0゜Cにて乾燥させる。
[Step-1120] Next, an insulating layer 113 having an opening 15A formed above the sphere is provided on the cathode electrode 112 and the support 11. Specifically, for example, a glass paste is screen-printed on the entire surface to a thickness of about 5 μm. Screen printing using a glass paste can be performed in the same manner as in [Crater-type field emission device (No. 1)], except that the surface of the spherical body 187 has the surface treatment layer 18.
7B, the glass paste screen-printed on the sphere 187 is immediately flipped and dropped, and the sphere 1 of the insulating layer 113 is dropped by its own surface tension.
The upper part of 87 contracts. As a result, the top of the sphere 187 is exposed in the opening 15A without being covered by the insulating layer 113. This state is shown in FIG. In the illustrated example, the diameter of the upper end of the opening 15A is larger than the diameter of the sphere 187, but when the interfacial tension of the surface treatment layer 187B is smaller than the interfacial tension of the glass paste,
The diameter of the opening 15A tends to decrease. Conversely, when the interfacial tension of the surface treatment layer 187B is significantly higher than the interfacial tension of the glass paste, the diameter of the opening 15A tends to increase. Then, the insulating layer 113 is
Dry at 0 ° C.

【0249】[工程−1130]次に、開口部15Aと
連通する開口部15Bを有するゲート電極114を絶縁
層113上に形成する。具体的には、例えば、カーボン
ペーストをストライプ状にスクリーン印刷する。カーボ
ンペーストを用いたスクリーン印刷は、[クレータ型電
界放出素子(その1)]と同様に行えばよいが、球体1
87の表面が表面処理層187Bにより疎水性を帯びて
いるために、球体187の上にスクリーン印刷されたカ
ーボンペーストは直ちに弾かれて、自らの表面張力によ
り収縮し、絶縁層113の表面のみに付着した状態とな
る。このとき、ゲート電極114は、図示するように、
絶縁層113の開口端部から開口部15A内へ若干回り
込むように形成されることもある。その後、ゲート電極
114を例えば150゜Cにて乾燥させる。ここまでの
プロセスが終了した状態を、図33の(B)に示す。
尚、表面処理層187Bの界面張力が、カーボンペース
トの界面張力よりも小さい場合には、開口部15Aの直
径が小さくなる傾向にある。逆に、表面処理層187B
の界面張力が、カーボンペーストの界面張力よりも著し
く大きい場合には、開口部15Aの直径は大きくなり易
い。
[Step-1130] Next, a gate electrode 114 having an opening 15B communicating with the opening 15A is formed on the insulating layer 113. Specifically, for example, a carbon paste is screen-printed in a stripe shape. The screen printing using the carbon paste may be performed in the same manner as in [Crater type field emission device (No. 1)].
Because the surface of 87 is hydrophobic due to the surface treatment layer 187B, the carbon paste screen-printed on the sphere 187 is immediately repelled and contracts due to its own surface tension, and only on the surface of the insulating layer 113. It is in a state of attachment. At this time, the gate electrode 114 is
In some cases, the insulating layer 113 is formed so as to slightly extend from the opening end of the insulating layer 113 into the opening 15A. Thereafter, the gate electrode 114 is dried at, for example, 150 ° C. FIG. 33B shows a state in which the processes up to this point have been completed.
If the interfacial tension of the surface treatment layer 187B is smaller than the interfacial tension of the carbon paste, the diameter of the opening 15A tends to be smaller. Conversely, the surface treatment layer 187B
Is significantly larger than the interfacial tension of the carbon paste, the diameter of the opening 15A tends to increase.

【0250】[工程−1140]次に、開口部15B,
15Aの底部に露出した球体187を除去する。具体的
には、カソード電極112と絶縁層113とゲート電極
114の焼成を兼ね、ガラスペーストの典型的な焼成温
度である約530゜Cにて加熱を行うことにより、球体
187を燃焼させる。このとき、[クレータ型電界放出
素子(その1)]と異なり、絶縁層113及びゲート電
極114には開口部15A,15Bが最初から形成され
ているので、カソード電極112や絶縁層113、ゲー
ト電極114の一部が飛散することはなく、球体187
は速やかに除去される。尚、開口部15A,15Bの上
端部の直径が球体187の直径よりも大きい場合、球体
187を燃焼させなくとも、例えば、洗浄や圧搾気体の
吹付け等の外力によって球体187を除去することが可
能である。ここまでのプロセスが終了した状態を、図3
4の(A)に示す。
[Step-1140] Next, the opening 15B,
The sphere 187 exposed at the bottom of the 15A is removed. Specifically, the sphere 187 is burned by heating at about 530 ° C., which is a typical firing temperature of a glass paste, also serving as firing of the cathode electrode 112, the insulating layer 113, and the gate electrode 114. At this time, unlike the [crater type field emission device (No. 1)], the openings 15A and 15B are formed in the insulating layer 113 and the gate electrode 114 from the beginning, so that the cathode electrode 112, the insulating layer 113, and the gate electrode Part of 114 does not scatter, and sphere 187
Is quickly removed. When the diameters of the upper ends of the openings 15A and 15B are larger than the diameter of the sphere 187, the sphere 187 can be removed without burning the sphere 187 by an external force such as washing or blowing compressed gas. It is possible. FIG. 3 shows a state in which the processes up to this point have been completed.
4 (A).

【0251】[工程−1150]その後、開口部15A
の側壁面に相当する絶縁層113の一部を等方的にエッ
チングすると、図34の(B)に示す電界放出素子を完
成することができる。ここでは、ゲート電極114の端
部が下方を向いているが、このことは、開口部15内の
電界強度を高める上で好ましい。
[Step-1150] Then, the opening 15A
When a part of the insulating layer 113 corresponding to the side wall surface is isotropically etched, the field emission device shown in FIG. 34B can be completed. Here, the end of the gate electrode 114 faces downward, which is preferable in order to increase the electric field intensity in the opening 15.

【0252】[エッジ型電界放出素子]エッジ型電界放
出素子の模式的な一部断面図を図35の(A)に示す。
このエッジ型電界放出素子は、支持体11上に形成され
たストライプ状のカソード電極212と、支持体11及
びカソード電極212上に形成された絶縁層13と、絶
縁層13上に形成されたストライプ状のゲート電極14
から構成されており、開口部15がゲート電極14及び
絶縁層13に設けられている。開口部15の底部にはカ
ソード電極212のエッジ部212Aが露出している。
カソード電極212及びゲート電極14に電圧を印加す
ることによって、カソード電極212のエッジ部212
Aから電子が放出される。
[Edge-type field emission device] FIG. 35A is a schematic partial sectional view of an edge-type field emission device.
The edge type field emission device includes a stripe-shaped cathode electrode 212 formed on the support 11, an insulating layer 13 formed on the support 11 and the cathode electrode 212, and a stripe formed on the insulating layer 13. Gate electrode 14
The opening 15 is provided in the gate electrode 14 and the insulating layer 13. An edge portion 212A of the cathode electrode 212 is exposed at the bottom of the opening 15.
By applying a voltage to the cathode electrode 212 and the gate electrode 14, an edge 212
A emits electrons.

【0253】尚、図35の(B)に示すように、開口部
15内のカソード電極212の下の支持体11に凹部1
1Aが形成されていてもよい。あるいは又、模式的な一
部断面図を図35の(C)に示すように、支持体11上
に形成された第1のゲート電極14Aと、支持体11及
び第1のゲート電極14A上に形成された第1の絶縁層
13Aと、第1の絶縁層13A上に形成されたカソード
電極212と、第1の絶縁層13A及びカソード電極2
12に形成された第2の絶縁層13Bと、第2の絶縁層
13B上に形成された第2のゲート電極14Bから構成
することもできる。そして、開口部15が、第2のゲー
ト電極14B、第2の絶縁層13B、カソード電極21
2及び第1の絶縁層13Aに設けられており、開口部1
5の側壁にはカソード電極212のエッジ部212Aが
露出している。カソード電極212並びに第1のゲート
電極14A、第2のゲート電極14Bに電圧を印加する
ことによって、カソード電極212のエッジ部212A
から電子が放出される。
As shown in FIG. 35B, the concave portion 1 is formed in the support 11 below the cathode electrode 212 in the opening 15.
1A may be formed. Alternatively, as shown in a schematic partial cross-sectional view of FIG. 35C, the first gate electrode 14A formed on the support 11 and the first gate electrode 14A The formed first insulating layer 13A, the cathode electrode 212 formed on the first insulating layer 13A, the first insulating layer 13A and the cathode electrode 2
12 and a second gate electrode 14B formed on the second insulating layer 13B. The opening 15 is formed by the second gate electrode 14B, the second insulating layer 13B, and the cathode electrode 21.
2 and the first insulating layer 13A.
The edge portion 212A of the cathode electrode 212 is exposed on the side wall 5. By applying a voltage to the cathode electrode 212, the first gate electrode 14A, and the second gate electrode 14B, the edge portion 212A of the cathode electrode 212
The electrons are emitted from.

【0254】例えば、図35の(C)に示したエッジ型
電界放出素子の製造方法を、支持体等の模式的な一部端
面図である図36を参照して、以下、説明する。
For example, a method of manufacturing the edge type field emission device shown in FIG. 35C will be described below with reference to FIG. 36 which is a schematic partial end view of a support.

【0255】[工程−1200]先ず、例えばガラス基
板から成る支持体11の上に、スパッタリング法により
厚さ約0.2μmのタングステン膜を成膜し、通常の手
順に従ってフォトリソグラフィ技術及びドライエッチン
グ技術によりこのタングステン膜をパターニングし、第
1のゲート電極14Aを形成する。次に、全面に、Si
2から成る厚さ0.3μmの第1の絶縁層13Aを形
成した後、第1の絶縁層13Aの上にタングステンから
成るストライプ状のカソード電極212を形成する(図
36の(A)参照)。
[Step-1200] First, a tungsten film having a thickness of about 0.2 μm is formed on a support 11 made of, for example, a glass substrate by a sputtering method. This tungsten film is patterned to form a first gate electrode 14A. Next, over the entire surface,
After forming a 0.3 μm thick first insulating layer 13A made of O 2, a striped cathode electrode 212 made of tungsten is formed on the first insulating layer 13A (see FIG. 36A). ).

【0256】[工程−1210]その後、全面に、例え
ばSiO2から成る厚さ0.7μmの第2の絶縁層13
Bを形成し、次いで、第2の絶縁層13B上にストライ
プ状の第2のゲート電極14Bを形成する(図36の
(B)参照)。第2のゲート電極14Bの構成材料や厚
さについては、第1のゲート電極14Aと同じであって
もよいし、異なっていてもよい。
[Step-1210] Thereafter, a second insulating layer 13 of, eg, SiO 2 and having a thickness of 0.7 μm is formed on the entire surface.
B, and then a stripe-shaped second gate electrode 14B is formed over the second insulating layer 13B (see FIG. 36B). The constituent material and thickness of the second gate electrode 14B may be the same as or different from those of the first gate electrode 14A.

【0257】[工程−1220]次に、全面にレジスト
層89を形成した後、レジスト層89に第2のゲート電
極14Bの表面を一部露出させるようにレジスト開口部
89Aを形成する。レジスト開口部89Aの平面形状は
矩形である。矩形の長辺はおおよそ100μm、短辺は
数μm〜10μmである。続いて、レジスト開口部89
Aの底面に露出した第2のゲート電極14Bを例えばR
IE法により異方的にエッチングし、開口部を形成す
る。次に、開口部の底面に露出した第2の絶縁層13B
を等方的にエッチングし、開口部を形成する(図36の
(C)参照)。第2の絶縁層13BをSiO2を用いて
形成しているので、緩衝化フッ酸水溶液を用いたウェッ
トエッチングを行う。第2の絶縁層13Bに形成された
開口部の壁面は、第2のゲート電極14Bに形成された
開口部の開口端面よりも後退するが、このときの後退量
はエッチング時間の長短により制御することができる。
ここでは、第2の絶縁層13Bに形成された開口部の下
端が、第2のゲート電極14Bに形成された開口部の開
口端面よりも後退するまで、ウェットエッチングを行
う。
[Step-1220] Next, after forming a resist layer 89 on the entire surface, a resist opening 89A is formed on the resist layer 89 so as to partially expose the surface of the second gate electrode 14B. The planar shape of the resist opening 89A is rectangular. The long side of the rectangle is approximately 100 μm, and the short side is several μm to 10 μm. Subsequently, the resist opening 89
A of the second gate electrode 14B exposed on the bottom of
An opening is formed by anisotropic etching by the IE method. Next, the second insulating layer 13B exposed at the bottom of the opening is formed.
Is isotropically etched to form an opening (see FIG. 36C). Since the second insulating layer 13B is formed using SiO 2 , wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the opening formed in the second insulating layer 13B recedes from the opening end surface of the opening formed in the second gate electrode 14B, and the amount of retreat at this time is controlled by the length of the etching time. be able to.
Here, wet etching is performed until the lower end of the opening formed in the second insulating layer 13B recedes from the opening end surface of the opening formed in the second gate electrode 14B.

【0258】次に、開口部の底面に露出したカソード電
極212を、イオンを主エッチング種とする条件により
ドライエッチングする。イオンを主エッチング種とする
ドライエッチングでは、被エッチング物へのバイアス電
圧の印加やプラズマと磁界との相互作用を利用して荷電
粒子であるイオンを加速することができるため、一般に
は異方性エッチングが進行し、被エッチング物の加工面
は垂直壁となる。しかし、この工程では、プラズマ中の
主エッチング種の中にも垂直以外の角度を有する入射成
分が若干存在すること、及び開口部の端部における散乱
によってもこの斜め入射成分が生ずることにより、カソ
ード電極212の露出面の中で、本来であれば開口部に
よって遮蔽されてイオンが到達しないはずの領域にも、
ある程度の確率で主エッチング種が入射する。このと
き、支持体11の法線に対する入射角の小さい主エッチ
ング種ほど入射確率は高く、入射角の大きい主エッチン
グ種ほど入射確率は低い。
Next, the cathode electrode 212 exposed on the bottom surface of the opening is dry-etched under the condition of using ions as a main etching species. In dry etching using ions as a main etching species, ions that are charged particles can be accelerated by applying a bias voltage to an object to be etched or by using an interaction between a plasma and a magnetic field. As the etching proceeds, the processed surface of the object to be etched becomes a vertical wall. However, in this process, the main etching species in the plasma have some incident components having an angle other than perpendicular, and the oblique incident components also occur due to scattering at the end of the opening, so that the cathode In the exposed surface of the electrode 212, even in a region where ions should not reach because it is originally shielded by the opening,
The main etching species enters with a certain probability. At this time, the incidence probability is higher for the main etching species having a smaller incident angle with respect to the normal line of the support 11, and the incidence probability is lower for the main etching species having a larger incidence angle.

【0259】従って、カソード電極212に形成された
開口部の上端部の位置は、第2の絶縁層13Bに形成さ
れた開口部の下端部とほぼ揃っているものの、カソード
電極212に形成された開口部の下端部の位置はその上
端部よりも突出した状態となる。つまり、カソード電極
212のエッジ部212Aの厚さが、突出方向の先端部
に向けて薄くなり、エッジ部212Aが先鋭化される。
例えば、エッチング・ガスとしてSF6を用いることに
より、カソード電極212の良好な加工を行うことがで
きる。
Therefore, although the position of the upper end of the opening formed in the cathode electrode 212 is almost aligned with the lower end of the opening formed in the second insulating layer 13B, the position of the upper end is formed in the cathode electrode 212. The position of the lower end of the opening protrudes from the upper end. That is, the thickness of the edge portion 212A of the cathode electrode 212 becomes thinner toward the front end portion in the protruding direction, and the edge portion 212A is sharpened.
For example, by using SF 6 as an etching gas, favorable processing of the cathode electrode 212 can be performed.

【0260】次に、カソード電極212に形成された開
口部の底面に露出した第1の絶縁層13Aを等方的にエ
ッチングし、第1の絶縁層13Aに開口部を形成し、開
口部15を完成させる。ここでは、緩衝化フッ酸水溶液
を用いたウェットエッチングを行う。第1の絶縁層13
Aに形成された開口部の壁面は、カソード電極212に
形成された開口部の下端部よりも後退する。このときの
後退量はエッチング時間の長短により制御可能である。
開口部15の完成後にレジスト層89を除去すると、図
35の(C)に示した構成を得ることができる。
Next, the first insulating layer 13A exposed at the bottom of the opening formed in the cathode electrode 212 is isotropically etched to form an opening in the first insulating layer 13A. To complete. Here, wet etching using a buffered hydrofluoric acid aqueous solution is performed. First insulating layer 13
The wall surface of the opening formed in A is recessed from the lower end of the opening formed in cathode electrode 212. The amount of retreat at this time can be controlled by the length of the etching time.
When the resist layer 89 is removed after the opening 15 is completed, the structure shown in FIG. 35C can be obtained.

【0261】[スピント型電界放出素子:製造方法の変
形−1]先に、[スピント型電界放出素子]にて説明し
たスピント型電界放出素子の製造方法の変形例を、以
下、支持体等の模式的な一部端面図である図37〜図3
9を参照して説明するが、このスピント型電界放出素子
(図40参照)は、基本的には、以下の工程に基づき作
製される。即ち、 (a)支持体11上にカソード電極12を形成する工程 (b)カソード電極12上を含む支持体11上に絶縁層
13を形成する工程 (c)絶縁層13上にゲート電極14を形成する工程 (d)底部にカソード電極12が露出した開口部15
を、少なくとも絶縁層13に形成する工程 (e)開口部15内を含む全面に電子放出部形成用の導
電材料層91を形成する工程 (f)開口部15の中央部に位置する導電材料層91の
領域を遮蔽するように、マスク材料層92を導電材料層
91上に形成する工程 (g)導電材料層91の支持体11に対して垂直な方向
におけるエッチング速度がマスク材料層92の支持体1
1に対して垂直な方向におけるエッチング速度よりも速
くなる異方性エッチング条件下で導電材料層91とマス
ク材料層92とをエッチングすることにより、導電材料
層91から成り、先端部が錐状形状を有する電子放出電
極16Eを開口部15内に露出したカソード電極12上
に形成する工程
[Spindt Field Emission Device: Modification of Manufacturing Method-1] A modification of the method of manufacturing a Spindt field emission device described in [Spindt Field Emission Device] is described below. 37 to 3 which are schematic partial end views.
9, the Spindt-type field emission device (see FIG. 40) is basically manufactured based on the following steps. That is, (a) a step of forming the cathode electrode 12 on the support 11 (b) a step of forming the insulating layer 13 on the support 11 including the cathode electrode 12 (c) forming the gate electrode 14 on the insulating layer 13 Step of Forming (d) Opening 15 with Cathode Electrode 12 Exposed at Bottom
(E) a step of forming a conductive material layer 91 for forming an electron emission portion on the entire surface including the inside of the opening 15 (f) a conductive material layer located at the center of the opening 15 Forming a mask material layer 92 on the conductive material layer 91 so as to shield the region 91; (g) the etching rate of the conductive material layer 91 in the direction perpendicular to the support 11 Body 1
The conductive material layer 91 and the mask material layer 92 are etched under an anisotropic etching condition in which the etching rate is higher than the etching rate in the direction perpendicular to the first direction. For forming an electron emission electrode 16E having a shape on the cathode electrode 12 exposed in the opening 15

【0262】[工程−1300]先ず、例えばガラス基
板上に厚さ約0.6μmのSiO2層を形成して成る支
持体11上に、クロム(Cr)から成るカソード電極1
2を設ける。具体的には、支持体11上に、例えばスパ
ッタリング法やCVD法にてクロムから成るカソード電
極用導電材料層を堆積させ、かかるカソード電極用導電
材料層をパターニングすることによって、複数のカソー
ド電極12を形成することができる。カソード電極12
の幅を例えば50μm、カソード電極12の間のスペー
スを例えば30μmとする。その後、全面に、具体的に
は、カソード電極12及び支持体11上に、原料ガスと
してTEOS(テトラエトキシシラン)を使用するプラ
ズマCVD法にてSiO2から成る絶縁層13を形成す
る。絶縁層13の厚さを約1μmとする。次に、絶縁層
13上の全面に、カソード電極12と直交する方向に平
行に延びるストライプ状のゲート電極14を形成する。
[Step-1300] First, a cathode electrode 1 made of chromium (Cr) is formed on a support 11 having a SiO 2 layer having a thickness of about 0.6 μm formed on a glass substrate, for example.
2 is provided. Specifically, a cathode conductive material layer made of chromium is deposited on the support body 11 by, for example, a sputtering method or a CVD method, and the cathode material conductive material layer is patterned to form a plurality of cathode electrodes 12. Can be formed. Cathode electrode 12
Is 50 μm, for example, and the space between the cathode electrodes 12 is, for example, 30 μm. Thereafter, an insulating layer 13 made of SiO 2 is formed on the entire surface, specifically, on the cathode electrode 12 and the support 11 by a plasma CVD method using TEOS (tetraethoxysilane) as a source gas. The thickness of the insulating layer 13 is about 1 μm. Next, a stripe-shaped gate electrode 14 extending in parallel to a direction orthogonal to the cathode electrode 12 is formed on the entire surface of the insulating layer 13.

【0263】次に、ストライプ状のカソード電極12と
ストライプ状のゲート電極14との重複領域、即ち、1
画素領域において、ゲート電極14と絶縁層13とを貫
通する開口部15を形成する。開口部15の平面形状
は、例えば、直径0.3μmの円形である。開口部15
は、通常、1画素領域(1重複領域)に数百乃至千個程
度形成される。開口部15を形成するには、通常のフォ
トリソグラフィ技術により形成されたレジスト層をマス
クとして、先ず、ゲート電極14に開口部15を形成
し、続いて、絶縁層13に開口部15を形成する。RI
E終了後、レジスト層をアッシングにより除去する(図
37の(A)参照)。
Next, the overlapping region of the striped cathode electrode 12 and the striped gate electrode 14, that is, 1
An opening 15 penetrating through the gate electrode 14 and the insulating layer 13 is formed in the pixel region. The planar shape of the opening 15 is, for example, a circle having a diameter of 0.3 μm. Opening 15
Are generally formed in one pixel region (one overlapping region) in the order of hundreds to thousands. To form the opening 15, first, the opening 15 is formed in the gate electrode 14, and then, the opening 15 is formed in the insulating layer 13 using a resist layer formed by a normal photolithography technique as a mask. . RI
After the completion of E, the resist layer is removed by ashing (see FIG. 37A).

【0264】[工程−1310]次に、全面に密着層9
0をスパッタリング法にて形成する(図37の(B)参
照)。この密着層90は、ゲート電極が形成されていな
い領域や開口部15の側壁面に露出している絶縁層13
と、次の工程で全面的に成膜される導電材料層91との
間の密着性を高めるために設けられる層である。導電材
料層91をタングステンで形成することを前提とし、タ
ングステンから成る密着層90を、DCスパッタリング
法により0.07μmの厚さに形成する。
[Step-1310] Next, the adhesion layer 9 is formed on the entire surface.
0 is formed by a sputtering method (see FIG. 37B). The adhesion layer 90 is formed on the insulating layer 13 exposed on the region where the gate electrode is not formed or on the side wall surface of the opening 15.
And a conductive material layer 91 formed on the entire surface in the next step. Assuming that the conductive material layer 91 is formed of tungsten, the adhesion layer 90 made of tungsten is formed to a thickness of 0.07 μm by DC sputtering.

【0265】[工程−1320]次に、開口部15内を
含む全面に、厚さ約0.6μmのタングステンから成る
電子放出部形成用の導電材料層91を水素還元減圧CV
D法により形成する(図38の(A)参照)。成膜され
た導電材料層91の表面には、開口部15の上端面と底
面との間の段差を反映した凹部91Aが形成される。
[Step-1320] Next, a conductive material layer 91 for forming an electron emission portion made of tungsten having a thickness of about 0.6 μm is formed on the entire surface including the inside of the opening 15 by hydrogen reduction pressure reduction CV.
It is formed by Method D (see FIG. 38A). On the surface of the conductive material layer 91 on which the film is formed, a concave portion 91A reflecting a step between the upper end surface and the bottom surface of the opening 15 is formed.

【0266】[工程−1330]次に、開口部15の中
央部に位置する導電材料層91の領域(具体的には凹部
91A)を遮蔽するようにマスク材料層92を形成す
る。具体的には、先ず、スピンコート法により厚さ0.
35μmのレジスト層をマスク材料層92として導電材
料層91の上に形成する(図38の(B)参照)。マス
ク材料層92は、導電材料層91の凹部91Aを吸収
し、ほぼ平坦な表面となる。次に、マスク材料層92を
酸素系ガスを用いたRIE法によりエッチングする。こ
のエッチングを、導電材料層91の平坦面が露出した時
点で終了する。これにより、導電材料層91の凹部91
Aを平坦に埋め込むようにマスク材料層92が残る(図
39の(A)参照)。
[Step-1330] Next, a mask material layer 92 is formed so as to shield the region of the conductive material layer 91 located at the center of the opening 15 (specifically, the concave portion 91A). Specifically, first, a thickness of 0.
A 35 μm resist layer is formed as a mask material layer 92 on the conductive material layer 91 (see FIG. 38B). The mask material layer 92 absorbs the concave portions 91A of the conductive material layer 91 and has a substantially flat surface. Next, the mask material layer 92 is etched by RIE using an oxygen-based gas. This etching is completed when the flat surface of the conductive material layer 91 is exposed. Thereby, the concave portions 91 of the conductive material layer 91 are formed.
The mask material layer 92 remains so that A is buried flat (see FIG. 39A).

【0267】[工程−1340]次に、導電材料層91
とマスク材料層92と密着層90とをエッチングし、円
錐形状の電子放出電極16Eを形成する(図39の
(B)参照)。これらの層のエッチングは、導電材料層
91のエッチング速度がマスク材料層92のエッチング
速度よりも速くなる異方性エッチング条件下で行う。エ
ッチング条件を以下の表3に例示する。
[Step-1340] Next, the conductive material layer 91
Then, the mask material layer 92 and the adhesion layer 90 are etched to form a conical electron emission electrode 16E (see FIG. 39B). The etching of these layers is performed under anisotropic etching conditions in which the etching rate of the conductive material layer 91 is higher than the etching rate of the mask material layer 92. The etching conditions are illustrated in Table 3 below.

【0268】[表3] [導電材料層91等のエッチング条件] SF6流量 :150SCCM O2流量 :30SCCM Ar流量 :90SCCM 圧力 :35Pa RFパワー:0.7kW(13.56MHz)[Table 3] [Etching conditions for conductive material layer 91 etc.] SF 6 flow rate: 150 SCCM O 2 flow rate: 30 SCCM Ar flow rate: 90 SCCM Pressure: 35 Pa RF power: 0.7 kW (13.56 MHz)

【0269】[工程−1350]その後、等方的なエッ
チング条件にて開口部15の内部において絶縁層13に
設けられた開口部15の側壁面を後退させると、図40
に示す電界放出素子が完成される。等方的なエッチング
は、ケミカルドライエッチングのようにラジカルを主エ
ッチング種として利用するドライエッチング、あるい
は、エッチング液を利用するウェットエッチングにより
行うことができる。エッチング液として、例えば49%
フッ酸水溶液と純水の1:100(容積比)混合液を用
いることができる。
[Step-1350] Thereafter, the side wall surface of the opening 15 provided in the insulating layer 13 inside the opening 15 is retreated under isotropic etching conditions.
Is completed. The isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or wet etching using an etchant. As an etching solution, for example, 49%
A 1: 100 (volume ratio) mixture of a hydrofluoric acid aqueous solution and pure water can be used.

【0270】ここで、[工程−1340]において、電
子放出電極16Eが形成される機構について、図41を
参照して説明する。図41の(A)は、エッチングの進
行に伴って、被エッチング物の表面プロファイルが一定
時間毎にどのように変化するかを示す模式図であり、図
41の(B)は、エッチング時間と開口部15の中心に
おける被エッチング物の厚さとの関係を示すグラフであ
る。開口部15の中心におけるマスク材料層の厚さをh
p、開口部15の中心における電子放出電極16Eの高
さをheとする。
Here, the mechanism for forming the electron emission electrode 16E in [Step-1340] will be described with reference to FIG. FIG. 41A is a schematic diagram showing how the surface profile of the object to be etched changes at regular time intervals with the progress of etching, and FIG. 5 is a graph showing a relationship between the center of an opening 15 and the thickness of an object to be etched. The thickness of the mask material layer at the center of the opening 15 is represented by h
p, the height of the electron emission electrode 16E at the center of the opening 15, h e.

【0271】表3に示したエッチング条件では、レジス
ト材料から成るマスク材料層92のエッチング速度より
も、導電材料層91のエッチング速度の方が当然速い。
マスク材料層92が存在しない領域では、導電材料層9
1が直ぐにエッチングされ始め、被エッチング物の表面
が速やかに下降してゆく。これに対して、マスク材料層
92が存在する領域では、最初にマスク材料層92が除
去されないとその下の導電材料層91のエッチングが始
まらないので、マスク材料層92がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く(hp
少区間)、マスク材料層92が消失した時点で初めて、
被エッチング物の厚さの減少速度がマスク材料層92の
存在しない領域と同様に速くなる(he減少区間)。he
減少区間の開始時期は、マスク材料層92が厚さが最大
となる開口部15の中心で最も遅く、マスク材料層92
の薄い開口部15の周辺に向かって早くなる。このよう
にして、円錐形状の電子放出電極16Eが形成される。
Under the etching conditions shown in Table 3, the etching rate of the conductive material layer 91 is naturally higher than the etching rate of the mask material layer 92 made of the resist material.
In a region where the mask material layer 92 does not exist, the conductive material layer 9
1 immediately starts to be etched, and the surface of the object to be etched quickly descends. On the other hand, in the region where the mask material layer 92 exists, the etching of the conductive material layer 91 thereunder does not start unless the mask material layer 92 is first removed. rate of decrease in the thickness of the object to be etched is slow (h p decreasing segment), the first time when the mask material layer 92 is lost,
Rate of decrease in the thickness of the object to be etched is similar to the nonexistent areas of the mask material layer 92 faster (h e decreasing segment). h e
The start time of the decreasing section is the latest at the center of the opening 15 where the thickness of the mask material layer 92 is maximum, and
Of the opening 15 having a small thickness. Thus, a conical electron emission electrode 16E is formed.

【0272】レジスト材料から成るマスク材料層92の
エッチング速度に対する導電材料層91のエッチング速
度の比を、「対レジスト選択比」と称することにする。
この対レジスト選択比が、電子放出電極16Eの高さと
形状を決定する重要な因子であることを、図42を参照
して説明する。図42の(A)は、対レジスト選択比が
相対的に小さい場合、図42の(C)は、対レジスト選
択比が相対的に大きい場合、図42の(B)はこれらの
中間である場合の、電子放出電極16Eの形状を示して
いる。対レジスト選択比が大きいほど、マスク材料層9
2の膜減りに比べて導電材料層91の膜減りが激しくな
るので、電子放出電極16Eはより高く、且つ鋭くなる
ことが判る。対レジスト選択比は、SF6流量に対する
2流量の割合を高めると低下する。また、基板バイア
スを併用してイオンの入射エネルギーを変化させること
が可能なエッチング装置を用いる場合には、RFバイア
スパワーを高めたり、バイアス印加用の交流電源の周波
数を下げることで、対レジスト選択比を下げることがで
きる。対レジスト選択比の値は1.5以上、好ましくは
2以上、より好ましくは3以上に選択される。
The ratio of the etching rate of the conductive material layer 91 to the etching rate of the mask material layer 92 made of the resist material is referred to as “resist selectivity”.
The fact that the selectivity to resist is an important factor in determining the height and shape of the electron-emitting electrode 16E will be described with reference to FIG. 42A shows the case where the resist selectivity is relatively small, and FIG. 42C shows the case where the resist selectivity is relatively large, and FIG. In this case, the shape of the electron emission electrode 16E is shown. The greater the selectivity to resist, the greater the mask material layer 9
Since the film thickness of the conductive material layer 91 becomes more severe than the film thickness of No. 2, the electron emission electrode 16E is found to be higher and sharper. The resist selectivity decreases as the ratio of O 2 flow to SF 6 flow increases. Also, when using an etching apparatus that can change the incident energy of ions by using a substrate bias, it is possible to increase the RF bias power or reduce the frequency of the AC power supply for bias application to select the resist. The ratio can be reduced. The value of the resist selectivity is selected to be 1.5 or more, preferably 2 or more, and more preferably 3 or more.

【0273】尚、上記のエッチングにおいては当然、ゲ
ート電極14やカソード電極12に対して高い選択比を
確保する必要があるが、表3に示した条件で全く問題は
ない。なぜなら、ゲート電極14やカソード電極12を
構成する材料は、フッ素系のエッチング種では殆どエッ
チングされず、上記の条件であれば、概ね10以上のエ
ッチング選択比が得られるからである。
In the above-described etching, it is naturally necessary to secure a high selectivity with respect to the gate electrode 14 and the cathode electrode 12, but there is no problem at all under the conditions shown in Table 3. This is because the material forming the gate electrode 14 and the cathode electrode 12 is hardly etched by the fluorine-based etching species, and an etching selectivity of about 10 or more can be obtained under the above conditions.

【0274】[スピント型電界放出素子:製造方法の変
形−2]スピント型電界放出素子の製造方法の変形−2
は、スピント型電界放出素子の製造方法の変形−1の変
形である。製造方法の変形−2においては、マスク材料
層により遮蔽される導電材料層の領域を、製造方法の変
形−1におけるよりも狭くすることが可能である。即
ち、製造方法の変形−2においては、開口部の上端面と
底面との間の段差を反映して、柱状部とこの柱状部の上
端に連通する拡大部とから成る略漏斗状の凹部を導電材
料層の表面に生成させ、工程(f)において、導電材料
層の全面にマスク材料層を形成した後、マスク材料層と
導電材料層とを支持体の表面に対して平行な面内で除去
することにより、柱状部にマスク材料層を残す。
[Spint Field Emission Device: Modification of Manufacturing Method-2] Modification of Manufacturing Method of Spindt Field Emission Device-2
Is a modification of Modification-1 of the manufacturing method of the Spindt-type field emission device. In Modification-2 of the manufacturing method, the region of the conductive material layer shielded by the mask material layer can be made narrower than in Modification-1 of Manufacturing Method. That is, in Modification-2 of the manufacturing method, reflecting a step between the upper end surface and the bottom surface of the opening, a substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed. After the mask material layer is formed on the entire surface of the conductive material layer in step (f), the mask material layer and the conductive material layer are formed in a plane parallel to the surface of the support. The removal leaves a mask material layer on the columnar portion.

【0275】以下、スピント型電界放出素子の製造方法
の変形−2を、支持体等の模式的な一部端面図である図
43〜図45を参照して説明する。
Hereinafter, Modification-2 of the manufacturing method of the Spindt-type field emission device will be described with reference to FIGS. 43 to 45 which are schematic partial end views of a support and the like.

【0276】[工程−1400]先ず、支持体11上に
カソード電極12を形成する。カソード電極12を含む
カソード電極用導電材料層は、例えばDCスパッタリン
グ法により、TiN層(厚さ0.1μm)、Ti層(厚
さ5nm)、Al−Cu層(厚さ0.4μm)、Ti層
(厚さ5nm)、TiN層(厚さ0.02μm)及びT
i層(0.02μm)をこの順に積層して積層膜を形成
し、続いてこの積層膜をストライプ状にパターニングし
て形成する。尚、図ではカソード電極12を単層で表し
た。次に、全面に、具体的には、支持体11とカソード
電極12の上に、厚さ0.7μmの絶縁層13を、TE
OS(テトラエトキシシラン)を原料ガスとするプラズ
マCVD法に基づき形成する。次いで、絶縁層13の上
にストライプ状のゲート電極14を形成する。
[Step-1400] First, the cathode electrode 12 is formed on the support 11. The conductive material layer for the cathode electrode including the cathode electrode 12 is made of, for example, a TiN layer (thickness 0.1 μm), a Ti layer (thickness 5 nm), an Al—Cu layer (thickness 0.4 μm), Layer (5 nm thick), TiN layer (0.02 μm thick) and T
An i-layer (0.02 μm) is laminated in this order to form a laminated film, and then the laminated film is formed by patterning in a stripe shape. In the drawing, the cathode electrode 12 is represented by a single layer. Next, an insulating layer 13 having a thickness of 0.7 μm is formed on the entire surface, specifically, on the support 11 and the cathode electrode 12 by TE
It is formed based on a plasma CVD method using OS (tetraethoxysilane) as a source gas. Next, a gate electrode 14 having a stripe shape is formed on the insulating layer 13.

【0277】更に、全面に例えば SiO2から成る厚さ
0.2μmのエッチング停止層93を形成する。エッチ
ング停止層93は、電界放出素子の機能上不可欠な部材
ではなく、後工程で行われる導電材料層91のエッチン
グ時に、ゲート電極14を保護する役割を果たす。尚、
導電材料層91のエッチング条件に対してゲート電極1
4が十分に高いエッチング耐性を持ち得る場合には、エ
ッチング停止層93を省略しても構わない。その後、R
IE法により、エッチング停止層93、ゲート電極1
4、絶縁層13を貫通し、底部にカソード電極12が露
出した開口部15を形成する。このようにして、図43
の(A)に示す状態が得られる。
Further, an etching stopper layer 93 made of, for example, SiO 2 and having a thickness of 0.2 μm is formed on the entire surface. The etching stop layer 93 is not an indispensable member for the function of the field emission device, and serves to protect the gate electrode 14 when the conductive material layer 91 is etched in a later step. still,
The gate electrode 1 for the etching conditions of the conductive material layer 91
If 4 can have a sufficiently high etching resistance, the etching stop layer 93 may be omitted. Then, R
Etching stop layer 93, gate electrode 1 by IE method
4. An opening 15 penetrating the insulating layer 13 and exposing the cathode electrode 12 at the bottom is formed. Thus, FIG.
(A) is obtained.

【0278】[工程−1410]次に、開口部15内を
含む全面に、例えば厚さ0.03μmのタングステンか
ら成る密着層90を形成する(図43の(B)参照)。
次いで、開口部15内を含む全面に電子放出部形成用の
導電材料層91を形成する。但し、製造方法の変形−2
における導電材料層91は、製造方法の変形−1で述べ
た凹部91Aよりも深い凹部91Aが表面に生成される
ように、導電材料層91の厚さを選択する。即ち、導電
材料層91の厚さを適切に設定することによって、開口
部15の上端面と底面との間の段差を反映して、柱状部
91Bとこの柱状部91Bの上端に連通する拡大部91
Cとから成る略漏斗状の凹部91Aを導電材料層91の
表面に生成させることができる。
[Step-1410] Next, an adhesion layer 90 made of tungsten, for example, having a thickness of 0.03 μm is formed on the entire surface including the inside of the opening 15 (see FIG. 43B).
Next, a conductive material layer 91 for forming an electron-emitting portion is formed on the entire surface including the inside of the opening 15. However, modification of manufacturing method-2
In the conductive material layer 91, the thickness of the conductive material layer 91 is selected such that a concave portion 91A deeper than the concave portion 91A described in the first modification of the manufacturing method is formed on the surface. That is, by appropriately setting the thickness of the conductive material layer 91, the stepped portion between the upper end surface and the bottom surface of the opening 15 is reflected, and the columnar portion 91B and the enlarged portion communicating with the upper end of the columnar portion 91B are reflected. 91
C can be formed on the surface of the conductive material layer 91.

【0279】[工程−1420]次に、導電材料層91
の全面に、例えば無電解メッキ法により、厚さ約0.5
μmの銅(Cu)から成るマスク材料層92を形成する
(図44の(A)参照)。無電解メッキ条件を以下の表
4に例示する。
[Step-1420] Next, the conductive material layer 91
Over the entire surface, for example, by electroless plating, a thickness of about 0.5
A mask material layer 92 of μm copper (Cu) is formed (see FIG. 44A). The electroless plating conditions are exemplified in Table 4 below.

【0280】 [表4] メッキ液 :硫酸銅(CuSO4・5H2O) 7g/リットル ホルマリン(37%HCHO) 20ml/リットル 水酸化ナトリウム(NaOH) 10g/リットル 酒石酸ナトリウムカリウム 20g/リットル メッキ浴温度:50゜C[0280] [Table 4] Plating liquid: copper sulfate (CuSO 4 · 5H 2 O) 7g / liter Formalin (37% HCHO) 20ml / l sodium hydroxide (NaOH) 10 g / l sodium potassium tartrate 20 g / l plating bath temperature : 50 ℃

【0281】[工程−1430]その後、マスク材料層
92と導電材料層91とを支持体11の表面に対して平
行な面内で除去することにより、柱状部91Bにマスク
材料層92を残す(図44の(B)参照)。この除去
は、例えば化学的機械的研磨法(CMP法)により行う
ことができる。
[Step-1430] After that, the mask material layer 92 and the conductive material layer 91 are removed in a plane parallel to the surface of the support 11 to leave the mask material layer 92 on the columnar portion 91B (step 1430). FIG. 44 (B)). This removal can be performed by, for example, a chemical mechanical polishing method (CMP method).

【0282】[工程−1440]次に、導電材料層91
と密着層90のエッチング速度がマスク材料層92のエ
ッチング速度よりも速くなる異方性エッチング条件下
で、導電材料層91とマスク材料層92と密着層90と
をエッチングする。その結果、開口部15内に錐状形状
を有する電子放出電極16Eが形成される(図45の
(A)参照)。尚、電子放出電極16Eの先端部にマス
ク材料層92が残存する場合には、希フッ酸水溶液を用
いたウェットエッチングによりマスク材料層92を除去
することができる。
[Step-1440] Next, the conductive material layer 91
The conductive material layer 91, the mask material layer 92, and the adhesion layer 90 are etched under anisotropic etching conditions in which the etching rate of the adhesion layer 90 is higher than the etching rate of the mask material layer 92. As a result, a conical electron emission electrode 16E is formed in the opening 15 (see FIG. 45A). When the mask material layer 92 remains at the tip of the electron emission electrode 16E, the mask material layer 92 can be removed by wet etching using a dilute hydrofluoric acid aqueous solution.

【0283】[工程−1450]次に、等方的なエッチ
ング条件で開口部15の内部において絶縁層13に設け
られた開口部15の側壁面を後退させると、図45の
(B)に示す電界放出素子が完成される。このとき、エ
ッチング停止層93も除去される。等方的なエッチング
については、製造方法の変形−1で説明したと同様とす
ればよい。
[Step-1450] Next, the side wall surface of the opening 15 provided in the insulating layer 13 inside the opening 15 is receded under isotropic etching conditions, as shown in FIG. The field emission device is completed. At this time, the etching stop layer 93 is also removed. The isotropic etching may be the same as that described in Modification-1 of Manufacturing Method.

【0284】ところで、製造方法の変形−2で形成され
た電子放出電極16Eにおいては、製造方法の変形−1
で形成された電子放出電極16Eに比べ、より鋭い錐状
形状が達成されている。これは、マスク材料層92の形
状と、マスク材料層92のエッチング速度に対する導電
材料層91のエッチング速度の比の違いに起因する。こ
の違いについて、図46を参照しながら説明する。図4
6は、被エッチング物の表面プロファイルが一定時間毎
にどのように変化するかを示す図であり、図46の
(A)は銅から成るマスク材料層92を用いた場合、図
46の(B)はレジスト材料から成るマスク材料層92
を用いた場合をそれぞれ示す。尚、簡略化のために導電
材料層91のエッチング速度と密着層90のエッチング
速度とをそれぞれ等しいものと仮定し、図46において
は密着層90の図示を省略する。
By the way, in the electron emission electrode 16E formed in the manufacturing method modification-2, the manufacturing method modification-1.
A sharper conical shape is achieved as compared with the electron-emitting electrode 16E formed by. This is due to the difference between the shape of the mask material layer 92 and the ratio of the etching rate of the conductive material layer 91 to the etching rate of the mask material layer 92. This difference will be described with reference to FIG. FIG.
6 is a diagram showing how the surface profile of the object to be etched changes at regular time intervals. FIG. 46A shows a case where a mask material layer 92 made of copper is used, and FIG. ) Is a mask material layer 92 made of a resist material.
Are respectively shown. For the sake of simplicity, it is assumed that the etching rate of the conductive material layer 91 is equal to the etching rate of the adhesion layer 90, and the illustration of the adhesion layer 90 is omitted in FIG.

【0285】銅から成るマスク材料層92を用いた場合
(図46の(A)参照)は、マスク材料層92のエッチ
ング速度が導電材料層91のエッチング速度に比べて十
分に遅いために、エッチング中にマスク材料層92が消
失することがなく、従って、先端部の鋭い電子放出電極
16Eを形成することができる。これに対して、レジス
ト材料から成るマスク材料層92を用いた場合(図46
の(B)参照)は、マスク材料層92のエッチング速度
が導電材料層91のエッチング速度に比べてそれ程遅く
ないために、エッチング中にマスク材料層92が消失し
易く、従って、マスク材料層消失後の電子放出電極16
Eの錐状形状が鈍化する傾向がある。
When the mask material layer 92 made of copper is used (see FIG. 46A), the etching rate of the mask material layer 92 is sufficiently lower than the etching rate of the conductive material layer 91. The mask material layer 92 does not disappear in the inside, so that the electron emission electrode 16E having a sharp tip can be formed. On the other hand, when a mask material layer 92 made of a resist material is used (FIG. 46).
(B) shows that the etching rate of the mask material layer 92 is not so slow as compared with the etching rate of the conductive material layer 91, so that the mask material layer 92 is liable to disappear during the etching. Later electron emission electrode 16
The conical shape of E tends to be dull.

【0286】また、柱状部91Bに残るマスク材料層9
2には、柱状部91Bの深さが多少変化しても、電子放
出電極16Eの形状は変化し難いというメリットもあ
る。即ち、柱状部91Bの深さは、導電材料層91の厚
さやステップカバレージのばらつきによって変化し得る
が、柱状部91Bの幅は深さによらずほぼ一定なので、
マスク材料層92の幅もほぼ一定となり、最終的に形成
される電子放出電極16Eの形状には大差が生じない。
これに対して、凹部91Aに残るマスク材料層92にお
いては、凹部91Aが浅い場合と深い場合とでマスク材
料層の幅も変化してしまうため、凹部91Aが浅くマス
ク材料層92の厚さが薄い場合ほど、より早期に電子放
出電極16Eの錐状形状の鈍化が始まる。電界放出素子
の電子放出効率は、ゲート電極とカソード電極との間の
電位差、ゲート電極とカソード電極との間の距離、電子
放出部の構成材料の仕事関数の他、電子放出部の先端部
の形状によっても変化する。このため、必要に応じて上
述のようにマスク材料層の形状やエッチング速度を選択
することが好ましい。
Also, the mask material layer 9 remaining on the columnar portion 91B
2 has an advantage that the shape of the electron emission electrode 16E is hard to change even if the depth of the columnar portion 91B slightly changes. In other words, the depth of the columnar portion 91B can change due to the thickness of the conductive material layer 91 and variations in step coverage, but since the width of the columnar portion 91B is substantially constant regardless of the depth,
The width of the mask material layer 92 is also substantially constant, and there is no great difference in the shape of the finally formed electron emission electrode 16E.
On the other hand, in the mask material layer 92 remaining in the concave portion 91A, the width of the mask material layer also changes depending on whether the concave portion 91A is shallow or deep, so that the concave portion 91A is shallow and the thickness of the mask material layer 92 is small. The thinner the thinner, the earlier the blunting of the conical shape of the electron emission electrode 16E starts. The electron emission efficiency of the field emission device is determined by the potential difference between the gate electrode and the cathode electrode, the distance between the gate electrode and the cathode electrode, the work function of the constituent materials of the electron emission portion, and the tip of the electron emission portion. It also changes depending on the shape. Therefore, it is preferable to select the shape of the mask material layer and the etching rate as described above as necessary.

【0287】[スピント型電界放出素子:製造方法の変
形−3]製造方法の変形−3は、製造方法の変形−2の
変形である。製造方法の変形−3においては、工程
(e)において、開口部の上端面と底面との間の段差を
反映して、柱状部とこの柱状部の上端に連通する拡大部
とから成る略漏斗状の凹部を導電材料層の表面に生成さ
せ、工程(f)において、導電材料層の全面にマスク材
料層を形成した後、導電材料層上と拡大部内のマスク材
料層を除去することにより、柱状部にマスク材料層を残
す。以下、スピント型電界放出素子の製造方法の変形−
3を、支持体等の模式的な一部端面図である図47及び
図48を参照して説明する。
[Spindt Field Emission Element: Modification-3 of Manufacturing Method] Modification-3 of the manufacturing method is a modification of Modification-2 of the manufacturing method. In a third modification of the manufacturing method, in the step (e), a substantially funnel including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion reflecting the step between the upper end surface and the bottom surface of the opening. By forming a mask-shaped concave portion on the surface of the conductive material layer and forming a mask material layer on the entire surface of the conductive material layer in step (f), the mask material layer on the conductive material layer and in the enlarged portion is removed. The mask material layer is left on the column. Hereinafter, a modification of the manufacturing method of the Spindt-type field emission device-
3 will be described with reference to FIGS. 47 and 48 which are schematic partial end views of the support and the like.

【0288】[工程−1500]先ず、図44の(A)
に示したマスク材料層92の形成までを製造方法の変形
−2の[工程−1400]〜[工程−1420]と同様
に行った後、導電材料層91上と拡大部91C内のマス
ク材料層92のみを除去することにより、柱状部91B
にマスク材料層92を残す(図47の(A)参照)。こ
のとき、例えば希フッ酸水溶液を用いたウェットエッチ
ングを行うことにより、タングステンから成る導電材料
層91を除去することなく、銅から成るマスク材料層9
2のみを選択的に除去することができる。柱状部91B
内に残るマスク材料層92の高さは、エッチング時間に
依存するが、このエッチング時間は、拡大部91Cに埋
め込まれたマスク材料層92の部分が十分に除去される
限りにおいて、それ程の厳密さを要しない。なぜなら、
マスク材料層92の高低に関する議論は、図46の
(A)を参照しながら前述した柱状部91Bの浅深に関
する議論と実質的に同じであり、マスク材料層92の高
低は最終的に形成される電子放出電極16Eの形状に大
きな影響を及ぼさないからである。
[Step-1500] First, FIG.
Are performed in the same manner as in [Step-1400] to [Step-1420] of Modification-2 of the manufacturing method up to the formation of the mask material layer 92 shown in (a), and then the mask material layer on the conductive material layer 91 and in the enlarged portion 91C. By removing only 92, the columnar portion 91B
The mask material layer 92 is left (see FIG. 47A). At this time, for example, by performing wet etching using a diluted hydrofluoric acid aqueous solution, the mask material layer 9 made of copper is removed without removing the conductive material layer 91 made of tungsten.
Only 2 can be selectively removed. Columnar part 91B
The height of the mask material layer 92 remaining inside depends on the etching time, and this etching time is not so severe as long as the portion of the mask material layer 92 embedded in the enlarged portion 91C is sufficiently removed. Does not require Because
The discussion regarding the height of the mask material layer 92 is substantially the same as the discussion regarding the shallow depth of the columnar portion 91B described above with reference to FIG. 46A, and the height of the mask material layer 92 is finally formed. This does not significantly affect the shape of the electron emission electrode 16E.

【0289】[工程−1510]次に、導電材料層91
とマスク材料層92と密着層90のエッチングを、製造
方法の変形−2と同様に行い、図47の(B)に示すよ
うな電子放出電極16Eを形成する。この電子放出電極
16Eは、図45の(A)に示したように全体が錐状形
状を有していても勿論構わないが、図47の(B)には
先端部のみが錐状形状を有する変形例を示した。かかる
形状は、柱状部91Bに埋め込まれたマスク材料層92
の高さが低いか、若しくは、マスク材料層92のエッチ
ング速度が比較的速い場合に生じ得るが、電子放出電極
16Eとしての機能に何ら支障はない。
[Step-1510] Next, the conductive material layer 91
The etching of the mask material layer 92 and the adhesion layer 90 is performed in the same manner as in the second modification of the manufacturing method to form the electron emission electrode 16E as shown in FIG. As a matter of course, the electron emission electrode 16E may have a conical shape as shown in FIG. 45A, but only the tip portion has a conical shape in FIG. 47B. Modified examples are shown. This shape corresponds to the mask material layer 92 embedded in the columnar portion 91B.
May be low or the etching rate of the mask material layer 92 is relatively high, but this does not hinder the function as the electron emission electrode 16E.

【0290】[工程−1520]その後、等方的なエッ
チング条件で開口部15の内部において絶縁層13に設
けられた開口部15の側壁面を後退させると、図48に
示す電界放出素子が完成される。等方的なエッチングに
ついては、製造方法の変形−1で説明したと同様とすれ
ばよい。
[Step-1520] Thereafter, the side wall surface of the opening 15 provided in the insulating layer 13 inside the opening 15 is retreated under isotropic etching conditions to complete the field emission device shown in FIG. Is done. The isotropic etching may be the same as that described in Modification-1 of Manufacturing Method.

【0291】[スピント型電界放出素子:製造方法の変
形−4]製造方法の変形−4は、製造方法の変形−1の
変形である。製造方法の変形−4にて製造されたスピン
ト型電界放出素子の模式的な一部端面図を図49に示
す。製造方法の変形−4が製造方法の変形−1と異なる
点は、電子放出部が、基部94と、基部94上に積層さ
れた錐状の電子放出電極16Eとから構成されている点
にある。ここで、基部94と電子放出電極16Eとは異
なる導電材料から構成されている。具体的には、基部9
4は、電子放出電極16Eとゲート電極14の開口端部
との間の距離を調節するための部材であり、且つ、抵抗
体層としての機能を有し、不純物を含有するポリシリコ
ン層から構成されている。電子放出電極16Eはタング
ステンから構成されており、錐状形状、より具体的には
円錐形状を有する。尚、基部94と電子放出電極16E
との間には、TiNから成る密着層90が形成されてい
る。尚、密着層90は、電子放出部の機能上不可欠な構
成要素ではなく、製造上の理由で形成されている。絶縁
層13がゲート電極14の直下から基部94の上端部に
かけてえぐられることにより、開口部15が形成されて
いる。
[Spindt Field Emission Element: Modification-4 of Manufacturing Method] Modification-4 of the manufacturing method is a modification of Modification-1 of the manufacturing method. FIG. 49 is a schematic partial end view of the Spindt-type field emission device manufactured by Manufacturing Method Modification-4. Modification-4 of the manufacturing method is different from Modification-1 of the manufacturing method in that the electron-emitting portion includes a base 94 and a conical electron-emitting electrode 16 </ b> E stacked on the base 94. . Here, the base 94 and the electron emission electrode 16E are made of different conductive materials. Specifically, the base 9
Reference numeral 4 denotes a member for adjusting the distance between the electron emission electrode 16E and the opening end of the gate electrode 14, and has a function as a resistor layer and is formed of a polysilicon layer containing impurities. Have been. The electron emission electrode 16E is made of tungsten, and has a conical shape, more specifically, a conical shape. In addition, the base 94 and the electron emission electrode 16E
Between them, an adhesion layer 90 made of TiN is formed. Note that the adhesion layer 90 is not a component essential for the function of the electron emission portion, but is formed for manufacturing reasons. The opening 15 is formed by digging the insulating layer 13 from immediately below the gate electrode 14 to the upper end of the base 94.

【0292】以下、製造方法の変形−4を、支持体等の
模式的な一部端面図である図50〜図52を参照して説
明する。
Hereinafter, Modification-4 of the manufacturing method will be described with reference to FIGS. 50 to 52 which are schematic partial end views of a support and the like.

【0293】[工程−1600]先ず、開口部15の形
成までを、製造方法の変形−1の[工程−1300]と
同様に行う。続いて、開口部15内を含む全面に基部形
成用の導電材料層94Aを形成する。導電材料層94A
は、抵抗体層としても機能し、ポリシリコン層から構成
され、プラズマCVD法により形成することができる。
次いで、全面に、スピンコート法にてレジスト層から成
る平坦化層95を表面が略平坦となるように形成する
(図50の(A)参照)。次に、平坦化層95と導電材
料層94Aのエッチング速度が共に略等しくなる条件で
両層をエッチングし、開口部15の底部を上面が平坦な
基部94で埋め込む(図50の(B)参照)。エッチン
グは、塩素系ガスと酸素系ガスとを含むエッチングガス
を用いたRIE法により行うことができる。導電材料層
94Aの表面を平坦化層95で一旦平坦化してからエッ
チングを行っているので、基部94の上面が平坦とな
る。
[Step-1600] First, the steps up to the formation of the opening 15 are performed in the same manner as in [Step-1300] of the first modification of the manufacturing method. Subsequently, a conductive material layer 94A for forming a base is formed on the entire surface including the inside of the opening 15. Conductive material layer 94A
Functions also as a resistor layer, is composed of a polysilicon layer, and can be formed by a plasma CVD method.
Next, a flattening layer 95 made of a resist layer is formed on the entire surface by a spin coating method so that the surface is substantially flat (see FIG. 50A). Next, both layers are etched under conditions that the etching rates of the planarizing layer 95 and the conductive material layer 94A are substantially equal to each other, and the bottom of the opening 15 is filled with a base 94 having a flat upper surface (see FIG. 50B). ). Etching can be performed by an RIE method using an etching gas containing a chlorine-based gas and an oxygen-based gas. Since the etching is performed after the surface of the conductive material layer 94A is once flattened by the flattening layer 95, the upper surface of the base 94 becomes flat.

【0294】[工程−1610]次に、開口部15の残
部を含む全面に密着層90を成膜し、更に、開口部15
の残部を含む全面に電子放出部形成用の導電材料層91
を成膜し、開口部15の残部を導電材料層91で埋め込
む(図51の(A)参照)。密着層90は、スパッタリ
ング法により形成される厚さ0.07μmのTiN層で
あり、導電材料層91は減圧CVD法により形成される
厚さ0.6μmのタングステン層である。導電材料層9
1の表面には、開口部15の上端面と底面との間の段差
を反映して凹部91Aが形成されている。
[Step-1610] Next, an adhesion layer 90 is formed on the entire surface including the remaining portion of the opening 15, and
A conductive material layer 91 for forming an electron emission portion is formed on the entire surface including the remainder of
Is formed, and the remaining portion of the opening 15 is buried with a conductive material layer 91 (see FIG. 51A). The adhesion layer 90 is a 0.07 μm thick TiN layer formed by a sputtering method, and the conductive material layer 91 is a 0.6 μm thick tungsten layer formed by a low pressure CVD method. Conductive material layer 9
A concave portion 91 </ b> A is formed on the surface of the first member 1 so as to reflect a step between the upper end surface and the bottom surface of the opening 15.

【0295】[工程−1620]次に、導電材料層91
の全面に、スピンコート法によりレジスト層から成るマ
スク材料層92を表面が略平坦となるように形成する
(図51の(B)参照)。マスク材料層92は、導電材
料層91の表面の凹部91Aを吸収して平坦な表面とな
っている。次に、マスク材料層92を酸素系ガスを用い
たRIE法によりエッチングする(図52の(A)参
照)。このエッチングは、導電材料層91の平坦面が露
出した時点で終了する。これにより、導電材料層91の
凹部91Aにマスク材料層92が平坦に残され、マスク
材料層92は、開口部15の中央部に位置する導電材料
層91の領域を遮蔽するように形成されている。
[Step-1620] Next, the conductive material layer 91
A mask material layer 92 made of a resist layer is formed on the entire surface of the substrate by spin coating so that the surface is substantially flat (see FIG. 51B). The mask material layer 92 has a flat surface by absorbing the concave portions 91A on the surface of the conductive material layer 91. Next, the mask material layer 92 is etched by an RIE method using an oxygen-based gas (see FIG. 52A). This etching ends when the flat surface of the conductive material layer 91 is exposed. As a result, the mask material layer 92 is left flat in the concave portions 91A of the conductive material layer 91, and the mask material layer 92 is formed so as to shield the region of the conductive material layer 91 located at the center of the opening 15. I have.

【0296】[工程−1630]次に、製造方法の変形
−1の[工程−1340]と同様にして、導電材料層9
1、マスク材料層92及び密着層90を共にエッチング
すると、前述の機構に基づき対レジスト選択比の大きさ
に応じた円錐形状を有する電子放出電極16Eと密着層
90とが形成され、電子放出部が完成される(図52の
(B)参照)。その後、開口部15の内部において絶縁
層13に設けられた開口部15の側壁面を後退させる
と、図49に示した電界放出素子を得ることができる。
[Step-1630] Next, the conductive material layer 9 is formed in the same manner as in [Step-1340] of Modification-1 of the manufacturing method.
1. When both the mask material layer 92 and the adhesion layer 90 are etched, the electron emission electrode 16E having a conical shape corresponding to the magnitude of the resist selectivity and the adhesion layer 90 are formed based on the above-described mechanism. Is completed (see FIG. 52B). Thereafter, when the side wall surface of the opening 15 provided in the insulating layer 13 inside the opening 15 is retreated, the field emission device shown in FIG. 49 can be obtained.

【0297】[スピント型電界放出素子:製造方法の変
形−5]製造方法の変形−5は、製造方法の変形−2の
変形である。製造方法の変形−5にて製造されるスピン
ト型電界放出素子の模式的な一部端面図を図54の
(B)に示す。製造方法の変形−5が製造方法の変形−
2と異なる点は、電子放出部が、製造方法の変形−4と
同様に、基部94と、基部94上に積層された錐状の電
子放出電極16Eとから構成されている点にある。ここ
で、基部94と電子放出電極16Eとは異なる導電材料
から構成されている。具体的には、基部94は、電子放
出電極16Eとゲート電極14の開口端部との間の距離
を調節するための部材であり、且つ、抵抗体層としての
機能を有し、不純物を含有するポリシリコン層から構成
されている。電子放出電極16Eはタングステンから構
成されており、錐状形状、より具体的には円錐形状を有
する。尚、基部94と電子放出電極16Eとの間には、
TiNから成る密着層90が形成されている。尚、密着
層90は、電子放出部の機能上不可欠な構成要素ではな
く、製造上の理由で形成されている。絶縁層13がゲー
ト電極14の直下から基部94の上端部にかけてえぐら
れることにより、開口部15が形成されている。
[Spindt Field Emission Device: Modification-5 of Manufacturing Method] Modification-5 of the manufacturing method is modification-2 of the manufacturing method. FIG. 54B is a schematic partial end view of the Spindt-type field emission device manufactured by Modification-5 of the manufacturing method. Modification of Manufacturing Method-5 is Modification of Manufacturing Method-
The difference from 2 is that the electron emission portion is composed of a base 94 and a conical electron emission electrode 16 </ b> E stacked on the base 94, as in Modification-4 of the manufacturing method. Here, the base 94 and the electron emission electrode 16E are made of different conductive materials. Specifically, the base 94 is a member for adjusting the distance between the electron emission electrode 16E and the opening end of the gate electrode 14, has a function as a resistor layer, and contains impurities. And a polysilicon layer. The electron emission electrode 16E is made of tungsten, and has a conical shape, more specifically, a conical shape. In addition, between the base 94 and the electron emission electrode 16E,
An adhesion layer 90 made of TiN is formed. Note that the adhesion layer 90 is not a component essential for the function of the electron emission portion, but is formed for manufacturing reasons. The opening 15 is formed by digging the insulating layer 13 from immediately below the gate electrode 14 to the upper end of the base 94.

【0298】以下、製造方法の変形−5を、支持体等の
模式的な一部端面図である図53及び図54を参照して
説明する。
Hereinafter, Modification-5 of the manufacturing method will be described with reference to FIGS. 53 and 54 which are schematic partial end views of a support and the like.

【0299】[工程−1700]先ず、開口部15の形
成までを、製造方法の変形−1の[工程−1300]と
同様に行う。次に、開口部15内を含む全面に基部形成
用の導電材料層を形成し、導電材料層をエッチングする
ことによって、開口部15の底部を埋め込む基部94を
形成することができる。尚、図示される基部94は平坦
化された表面を有しているが、表面が窪んでいてもよ
い。尚、平坦化された表面を有する基部94は、製造方
法の変形−4の[工程−1600]と同様のプロセスに
よって形成可能である。更に、開口部15の残部を含む
全面に、密着層90、及び電子放出部形成用の導電材料
層91を順次形成する。このとき、開口部15の残部の
上端面と底面との間の段差を反映した柱状部91Bとこ
の柱状部91Bの上端に連通する拡大部91Cとから成
る略漏斗状の凹部91Aが導電材料層91の表面に生成
されるように、導電材料層91の厚さを選択する。次
に、導電材料層91上にマスク材料層92を形成する。
このマスク材料層92は、例えば銅を用いて形成する。
図53の(A)は、ここまでのプロセスが終了した状態
を示している。
[Step-1700] First, the steps up to the formation of the opening 15 are performed in the same manner as in [Step-1300] of Modification-1 of the manufacturing method. Next, a conductive material layer for forming a base is formed on the entire surface including the inside of the opening 15, and the conductive material layer is etched, whereby a base 94 burying the bottom of the opening 15 can be formed. Although the illustrated base 94 has a flattened surface, the surface may be concave. The base 94 having a flattened surface can be formed by a process similar to [Step-1600] of the fourth modification of the manufacturing method. Further, an adhesive layer 90 and a conductive material layer 91 for forming an electron emitting portion are sequentially formed on the entire surface including the remaining portion of the opening 15. At this time, a substantially funnel-shaped concave portion 91A composed of a columnar portion 91B reflecting a step between the upper end surface and the bottom surface of the remaining portion of the opening 15 and an enlarged portion 91C communicating with the upper end of the columnar portion 91B is formed of a conductive material layer. The thickness of the conductive material layer 91 is selected so as to be generated on the surface of the conductive material layer 91. Next, a mask material layer 92 is formed over the conductive material layer 91.
This mask material layer 92 is formed using, for example, copper.
FIG. 53A shows a state in which the process up to this point has been completed.

【0300】[工程−1710]次に、マスク材料層9
2と導電材料層91とを支持体11の表面に対して平行
な面内で除去することにより、柱状部91Bにマスク材
料層92を残す(図53の(B)参照)。この除去は、
製造方法の変形−2の[工程−1430]と同様に、化
学的機械的研磨法(CMP法)により行うことができ
る。
[Step-1710] Next, the mask material layer 9
2 and the conductive material layer 91 are removed in a plane parallel to the surface of the support 11 to leave the mask material layer 92 on the columnar portion 91B (see FIG. 53B). This removal
It can be performed by a chemical mechanical polishing method (CMP method) in the same manner as in [Step-1430] of Modification-2 of the manufacturing method.

【0301】[工程−1720]次に、導電材料層91
とマスク材料層92と密着層90とをエッチングする
と、前述の機構に基づき対レジスト選択比の大きさに応
じた円錐形状を有する電子放出電極16Eが形成され
る。これらの層のエッチングは、製造方法の変形−2の
[工程−1440]と同様に行うことができる。電子放
出電極16Eと基部94、及び、電子放出電極16Eと
基部94の間に残存する密着層90とによって、電子放
出部が形成される。電子放出部は、全体が錐状形状を有
していても勿論構わないが、図54の(A)には基部9
4の一部が開口部15の底部を埋め込むように残存した
状態を示した。かかる形状は、柱状部91Bに埋め込ま
れたマスク材料層92の高さが低いか、若しくは、マス
ク材料層92のエッチング速度が比較的速い場合に生じ
得るが、電子放出部としての機能に何ら支障はない。
[Step-1720] Next, the conductive material layer 91
When the mask material layer 92 and the adhesion layer 90 are etched, the electron emission electrode 16E having a conical shape corresponding to the magnitude of the resist selectivity is formed based on the mechanism described above. The etching of these layers can be performed in the same manner as in [Step-1440] of Modification-2 of the manufacturing method. An electron emission portion is formed by the electron emission electrode 16E and the base 94, and the adhesion layer 90 remaining between the electron emission electrode 16E and the base 94. Of course, the electron emission portion may have a conical shape as a whole, but FIG.
4 shows a state where a part of 4 remains so as to bury the bottom of the opening 15. Such a shape can occur when the height of the mask material layer 92 buried in the columnar portion 91B is low or the etching rate of the mask material layer 92 is relatively high, but it does not hinder the function as the electron emission portion. There is no.

【0302】[工程−1730]その後、等方的なエッ
チング条件で開口部15の内部において絶縁層13の側
壁面を後退させると、図54の(B)に示した電界放出
素子が完成される。等方的なエッチング条件は、製造方
法の変形−1で説明したと同様とすればよい。
[Step-1730] Thereafter, the side wall surface of insulating layer 13 is recessed inside opening 15 under isotropic etching conditions, whereby the field emission device shown in FIG. 54B is completed. . The isotropic etching conditions may be the same as those described in Modification-1 of Manufacturing Method.

【0303】[スピント型電界放出素子:製造方法の変
形−6]製造方法の変形−6は、製造方法の変形−3の
変形である。製造方法の変形−6が製造方法の変形−3
と異なる点は、電子放出部が、製造方法の変形−4と同
様に、基部94と、基部94上に積層された錐状の電子
放出電極16Eとから構成されている点にある。以下、
製造方法の変形−6を、支持体等の模式的な一部端面図
である図55を参照して説明する。
[Spindt Field Emission Element: Modification-6 of Manufacturing Method] Modification-6 of the manufacturing method is a modification of Modification-3 of the manufacturing method. Modification-6 of Manufacturing Method is Modification-3 of Manufacturing Method
The different point from the first embodiment is that the electron emission portion is composed of a base 94 and a conical electron emission electrode 16 </ b> E stacked on the base 94, similarly to the manufacturing method-4. Less than,
Modification-6 of the manufacturing method will be described with reference to FIG. 55 which is a schematic partial end view of a support and the like.

【0304】[工程−1800]マスク材料層92の形
成までを製造方法の変形−5の[工程−1700]と同
様に行う。その後、導電材料層91上と拡大部91C内
のマスク材料層92のみを除去することにより、柱状部
91Bにマスク材料層92を残す(図55参照)。例え
ば希フッ酸水溶液を用いたウェットエッチングを行い、
タングステンから成る導電材料層91を除去することな
く、銅から成るマスク材料層92のみを選択的に除去す
ることができる。この後の導電材料層91とマスク材料
層92のエッチング、絶縁層13の等方的なエッチング
等のプロセスは、全て、製造方法の変形−5と同様に行
うことができる。
[Step-1800] Steps up to the formation of the mask material layer 92 are performed in the same manner as in [Step-1700] of Modification-5 of the manufacturing method. After that, only the mask material layer 92 on the conductive material layer 91 and in the enlarged portion 91C is removed to leave the mask material layer 92 on the columnar portion 91B (see FIG. 55). For example, wet etching using a diluted hydrofluoric acid aqueous solution is performed,
Only the mask material layer 92 made of copper can be selectively removed without removing the conductive material layer 91 made of tungsten. Subsequent processes such as the etching of the conductive material layer 91 and the mask material layer 92 and the isotropic etching of the insulating layer 13 can be all performed in the same manner as the manufacturing method modification-5.

【0305】[平面型電界放出素子(その3)]平面型
電界放出素子(その3)は、先に説明した平面型電界放
出素子(その1)の変形である。平面型電界放出素子
(その3)が平面型電界放出素子(その1)と相違する
点は、第4の構造を有している点にある。即ち、平面型
電界放出素子(その3)は、(A)支持体11上に配設
された、絶縁材料から成る帯状のスペーサ、(B)複数
の開口部315が形成された帯状材料層314Aから成
るゲート電極314、並びに、(C)電子放出部、から
成り、スペーサの頂面に接するように、且つ、電子放出
部の上方に開口部315が位置するように帯状材料層3
14Aが張架されている。帯状材料層314Aは、スペ
ーサの頂面に、熱硬化性接着剤(例えばエポキシ系接着
剤)にて固定されている。あるいは又、図56に、支持
体11の端部近傍の模式的な一部断面図を示すように、
ストライプ状の帯状材料層314Aの両端部は、支持体
11の周辺部に固定されている構造とすることもでき
る。より具体的には、例えば、支持体11の周辺部に突
起部316を予め形成しておき、この突起部316の頂
面に帯状材料層314Aを構成する材料と同じ材料の薄
膜317を形成しておく。そして、ストライプ状の帯状
材料層314Aを張架した状態で、かかる薄膜317
に、例えばレーザを用いて溶接する。尚、突起部316
は、例えば、スペーサの形成と同時に形成することがで
きる。
[Flat-type field emission device (No. 3)] The flat-type field emission device (No. 3) is a modification of the above-described flat-type field emission device (No. 1). The flat field emission device (No. 3) is different from the flat field emission device (No. 1) in that it has a fourth structure. That is, the planar type field emission device (No. 3) comprises (A) a band-shaped spacer made of an insulating material disposed on the support 11, and (B) a band-shaped material layer 314A in which a plurality of openings 315 are formed. , And (C) an electron-emitting portion, and the strip-shaped material layer 3 is in contact with the top surface of the spacer and the opening 315 is located above the electron-emitting portion.
14A is stretched. The belt-shaped material layer 314A is fixed to the top surface of the spacer with a thermosetting adhesive (for example, an epoxy-based adhesive). Alternatively, as shown in FIG. 56, a schematic partial cross-sectional view near the end of the support 11 is shown in FIG.
Both ends of the strip-shaped material layer 314A may be fixed to the periphery of the support 11. More specifically, for example, a protrusion 316 is formed in advance on the periphery of the support 11, and a thin film 317 of the same material as the material forming the belt-shaped material layer 314 </ b> A is formed on the top surface of the protrusion 316. Keep it. Then, in a state where the strip-shaped material layer 314A is stretched, the thin film 317 is formed.
Is welded using, for example, a laser. The protrusion 316
Can be formed simultaneously with the formation of the spacer, for example.

【0306】以下、平面型電界放出素子(その3)の製
造方法の一例を説明する。
Hereinafter, an example of a method for manufacturing the flat field emission device (No. 3) will be described.

【0307】[工程−1900]先ず、平面型電界放出
素子(その1)の[工程−600]と同様にして、支持
体11上に、第1の方向に延びるストライプ状のカソー
ド電極用導電材料層から構成されたカソード電極12
(Crから成る)を形成する。
[Step-1900] First, a striped conductive material for a cathode electrode extending in the first direction on the support 11 in the same manner as in [Step-600] of the flat field emission device (No. 1). Cathode electrode 12 composed of layers
(Comprising Cr).

【0308】[工程−1910]次いで、平面型電界放
出素子(その1)の[工程−610]と同様にして、全
面に絶縁層13を形成する。その後、リソグラフィ技術
及びエッチング技術を用いて絶縁層13に開口部15を
形成する。あるいは、例えば、スクリーン印刷法にて、
絶縁層13を形成する際、併せて、開口部15を形成し
てもよい。こうして、開口部15の底部に電子放出部に
相当するカソード電極12の表面を露出させることがで
きる。ここで、絶縁層13がスペーサに相当する。
[Step-1910] Next, the insulating layer 13 is formed on the entire surface in the same manner as in [Step-610] of the flat field emission device (No. 1). After that, an opening 15 is formed in the insulating layer 13 using a lithography technique and an etching technique. Alternatively, for example, by a screen printing method,
When the insulating layer 13 is formed, the opening 15 may be formed at the same time. Thus, the surface of the cathode electrode 12 corresponding to the electron emission portion can be exposed at the bottom of the opening 15. Here, the insulating layer 13 corresponds to a spacer.

【0309】[工程−1320]その後、複数の開口部
315が形成されたストライプ状の帯状材料層314A
を、開口部315が電子放出部の上方に位置するよう
に、ゲート電極支持部あるいはスペーサである絶縁層1
3によって支持された状態に配設し、しかも、第1の方
向とは異なる第2の方向にストライプ状の帯状材料層3
14Aを配置し、以て、ストライプ状の帯状材料層31
4Aから構成され、複数の開口部315を有するゲート
電極314を電子放出部の上方に位置させる。
[Step-1320] Thereafter, a strip-shaped material layer 314A having a plurality of openings 315 formed therein is formed.
The insulating layer 1 serving as a gate electrode support or a spacer such that the opening 315 is located above the electron-emitting portion.
3 and arranged in a second direction different from the first direction.
14A, so that a strip-shaped material layer 31 is formed.
4A, a gate electrode 314 having a plurality of openings 315 is located above the electron-emitting portion.

【0310】尚、このようなゲート電極の形成方法は、
上述した各種の電界放出素子の製造に対して適用するこ
とができる。
[0310] The method of forming such a gate electrode is as follows.
The present invention can be applied to the manufacture of the various field emission devices described above.

【0311】[平面型電界放出素子(その4)]平面型
電界放出素子(その4)は、平面型電界放出素子(その
3)の変形である。平面型電界放出素子(その4)は、
図57の(A)に模式的な一部断面図を示すように、平
面型電界放出素子(その3)と異なり、カソード電極1
2とカソード電極12との間に隔壁313(スペーサに
相当する)が設けられている。カソード電極12、帯状
材料層314A及びゲート電極314、並びに、隔壁3
13の模式的な配置図を、図57の(B)に示す。
[Flat-type field emission device (No. 4)] The flat-type field emission device (No. 4) is a modification of the flat-type field emission device (No. 3). The flat field emission device (No. 4)
As shown in a schematic partial cross-sectional view of FIG. 57A, the cathode electrode 1 is different from the planar type field emission device (No. 3).
A partition 313 (corresponding to a spacer) is provided between the second electrode 2 and the cathode electrode 12. Cathode electrode 12, strip-shaped material layer 314A and gate electrode 314, and partition wall 3
FIG. 57B shows a schematic layout view of the thirteenth embodiment.

【0312】そして、帯状材料層314Aは、隔壁31
3の頂面に、熱硬化性接着剤(例えばエポキシ系接着
剤)にて固定されている。あるいは又、図56に模式的
な一部断面図を示したと同様に、ストライプ状の帯状材
料層314Aの両端部は、支持体11の周辺部に固定さ
れている構造とすることもできる。より具体的には、例
えば、支持体11の周辺部に突起部316を予め形成し
ておき、この突起部316の頂面に帯状材料層314A
を構成する材料と同じ材料の薄膜317を形成してお
く。そして、ストライプ状の帯状材料層314Aを張架
した状態で、かかる薄膜317に、例えばレーザを用い
て溶接する。
[0312] The strip-shaped material layer 314A is formed on the partition wall 31.
3 is fixed to the top surface with a thermosetting adhesive (for example, an epoxy-based adhesive). Alternatively, similarly to the schematic partial cross-sectional view shown in FIG. 56, both ends of the strip-shaped band-shaped material layer 314A may be fixed to the peripheral portion of the support 11. More specifically, for example, a protrusion 316 is formed in advance on the periphery of the support 11, and a belt-shaped material layer 314 </ b> A is formed on the top surface of the protrusion 316.
Is formed in advance. Then, with the strip-shaped material layer 314A stretched, the thin film 317 is welded to the thin film 317 by using, for example, a laser.

【0313】平面型電界放出素子(その4)は、例え
ば、以下に説明する製造方法にて製造することができ
る。
The flat field emission device (No. 4) can be manufactured by, for example, a manufacturing method described below.

【0314】[工程−2000]先ず、支持体11上に
スペーサ(ゲート電極支持部)を構成する隔壁313
を、例えば、サンドブラスト法に基づき形成する。
[Step-2000] First, a partition 313 constituting a spacer (gate electrode support) on the support 11
Is formed based on, for example, a sandblast method.

【0315】[工程−2010]その後、支持体11上
に電子放出部を形成する。具体的には、全面に、スピン
コーティング法にてレジスト材料から成るマスク層を形
成し、隔壁313と隔壁313との間のカソード電極を
形成すべき領域の部分のマスク層を除去する。その後、
平面型電界放出素子(その1)の[工程−600]と同
様にして、クロム(Cr)から成るカソード電極用導電
材料層をスパッタリング法にて全面に形成した後、マス
ク層を除去する。これによって、マスク層上に形成され
たカソード電極用導電材料層も除去され、隔壁313と
隔壁313との間に、電子放出部として機能するカソー
ド電極12が残される。
[Step-2010] Thereafter, an electron-emitting portion is formed on the support 11. Specifically, a mask layer made of a resist material is formed on the entire surface by a spin coating method, and the mask layer in a region where a cathode electrode is to be formed between the partitions 313 is removed. afterwards,
In the same manner as in [Step-600] of the flat-type field emission device (No. 1), a cathode electrode conductive material layer made of chromium (Cr) is formed on the entire surface by a sputtering method, and then the mask layer is removed. As a result, the conductive material layer for the cathode electrode formed on the mask layer is also removed, and the cathode electrode 12 functioning as an electron emission portion is left between the partition walls 313.

【0316】[工程−2020]その後、複数の開口部
315が形成されたストライプ状の帯状材料層314A
を、複数の開口部315が電子放出部の上方に位置する
ように、スペーサである隔壁313によって支持された
状態に配設し、以て、ストライプ状の帯状材料層314
Aから構成され、複数の開口部315を有するゲート電
極314を電子放出部の上方に位置させる。ストライプ
状の帯状材料層314Aの配設方法は、上述のとおりと
すればよい。
[Step-2020] Thereafter, a strip-shaped band-shaped material layer 314A in which a plurality of openings 315 are formed.
Are arranged in such a manner that the plurality of openings 315 are positioned above the electron-emitting portions while being supported by the partition 313 serving as a spacer.
A, and a gate electrode 314 having a plurality of openings 315 is located above the electron-emitting portion. The disposing method of the strip-shaped material layer 314A may be as described above.

【0317】尚、このようなゲート電極の形成方法は、
上述した各種の電界放出素子の製造に対して適用するこ
とができる。
[0317] The method of forming such a gate electrode is as follows.
The present invention can be applied to the manufacture of the various field emission devices described above.

【0318】平面型電界放出素子(その3)あるいは平
面型電界放出素子(その4)における開口部315の平
面形状は円形に限定されない。帯状材料層314Aに設
けられた開口部315の形状の変形例を図58の
(A)、(B)、(C)及び(D)に例示する。
The planar shape of the opening 315 in the flat field emission device (No. 3) or the flat field emission device (No. 4) is not limited to a circle. Modification examples of the shape of the opening 315 provided in the belt-shaped material layer 314A are illustrated in FIGS. 58A, 58B, 58C, and 58D.

【0319】[収束電極を備えた電界放出素子]本発明
の第2の構成に係る表示装置における電子放出部16及
び収束電極60の模式的な一部端面図を図59に例示す
る。図59に示した例においては、ゲート電極14及び
絶縁層13の上に第2の絶縁層413が形成され、第2
の絶縁層413の上に収束電極60が形成されている。
収束電極60及び第2の絶縁層413には、開口部15
と連通した開口部415が設けられている。尚、スピン
ト型電界放出素子を例示したが、電界放出素子はこれに
限定するものではなく、上述した各種の電界放出素子を
用いることができる。
[Field Emission Element with Focusing Electrode] FIG. 59 is a schematic partial end view of the electron emitting portion 16 and the focusing electrode 60 in the display device according to the second configuration of the present invention. In the example shown in FIG. 59, a second insulating layer 413 is formed on the gate electrode 14 and the insulating layer 13 and the second
Focusing electrode 60 is formed on insulating layer 413.
In the focusing electrode 60 and the second insulating layer 413, the opening 15
There is provided an opening 415 communicating with the opening. Although the Spindt-type field emission device has been exemplified, the field emission device is not limited to this, and the various field emission devices described above can be used.

【0320】このような収束電極60が組み合わされた
電界放出素子は、実質的に、ゲート電極14及び絶縁層
13の上に第2の絶縁層413を形成した後、第2の絶
縁層413の上に収束電極60を形成し、次いで、収束
電極60及び第2の絶縁層413に開口部415を形成
する工程を、上述の各種の電界放出素子の製造方法の工
程に含ませることによって製造することができるので、
詳細な説明は省略する。尚、収束電極のパターニングに
依存して、1又は複数の電子放出部、あるいは、1又は
複数の画素に対応する収束電極ユニットが集合した形式
の収束電極とすることもでき、あるいは又、有効領域を
1枚のシート状の導電材料で被覆した形式の収束電極と
することもできる。
In the field emission device in which the focusing electrode 60 is combined, substantially, after the second insulating layer 413 is formed on the gate electrode 14 and the insulating layer 13, the second insulating layer 413 is formed. It is manufactured by including the step of forming the focusing electrode 60 thereon and then forming the opening 415 in the focusing electrode 60 and the second insulating layer 413 in the steps of the above-described various methods for manufacturing a field emission device. So you can
Detailed description is omitted. Incidentally, depending on the patterning of the focusing electrode, a focusing electrode of a type in which one or a plurality of electron-emitting portions or a focusing electrode unit corresponding to one or a plurality of pixels can be formed, or an effective area can be obtained. Can be formed as a focusing electrode of a type in which is covered with one sheet of conductive material.

【0321】尚、収束電極は、このような方法にて形成
するだけでなく、例えば、厚さ数十μmの42%Ni−
Feアロイから成る金属板の両面に、例えばSiO2
ら成る絶縁膜を形成した後、各画素に対応した領域にパ
ンチングやエッチングすることによって開口部415を
形成することで収束電極を作製することもできる。そし
て、カソードパネル、金属板、アノードパネルを積み重
ね、両パネルの外周部に枠体を配置し、加熱処理を施す
ことによって、金属板の一方の面形成された絶縁膜と絶
縁層13とを接着させ、金属板の他方の面に形成された
絶縁膜とアノードパネルとを接着し、これらの部材を一
体化させ、その後、真空封入することで、表示装置を完
成させることもできる。
The focusing electrode is formed not only by such a method but also by, for example, a 42% Ni—
After forming an insulating film made of, for example, SiO 2 on both surfaces of a metal plate made of an Fe alloy, a focusing electrode may be formed by forming an opening 415 by punching or etching a region corresponding to each pixel. it can. Then, the cathode panel, the metal plate, and the anode panel are stacked, and a frame is disposed on the outer peripheral portion of both panels, and a heat treatment is performed to bond the insulating film formed on one surface of the metal plate to the insulating layer 13. Then, the display device can be completed by bonding the insulating film formed on the other surface of the metal plate and the anode panel, integrating these members, and thereafter sealing them in a vacuum.

【0322】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明したコンディショニング
の条件、表示装置や電界放出素子の構成、構造、コンデ
ィショニング手段の構成、構造は例示であり、適宜変更
することができるし、表示装置や冷陰極電界電子放出素
子の製造方法も例示であり、適宜変更することができ
る。
Although the present invention has been described based on the embodiments of the present invention, the present invention is not limited to these embodiments. The conditioning conditions, the configurations and structures of the display device and the field emission device, and the configurations and structures of the conditioning means described in the embodiments of the invention are merely examples, and can be appropriately changed. The method of manufacturing the emission element is also an example, and can be appropriately changed.

【0323】更には、冷陰極電界電子放出素子の製造に
おいて使用した各種材料も例示であり、適宜変更するこ
とができる。冷陰極電界電子放出素子においては、専ら
1つの開口部に1つの電子放出部(電子放出電極)が対
応する形態を説明したが、冷陰極電界電子放出素子の構
造に依っては、1つの開口部に複数の電子放出部(電子
放出電極)が対応した形態、あるいは、複数の開口部に
1つの電子放出部(電子放出電極)が対応する形態とす
ることもできる。あるいは又、ゲート電極に複数の開口
部を設け、絶縁層にかかる複数の開口部に連通した1つ
の開口部を設け、1又は複数の電子放出部を設ける形態
とすることもできる。
Further, various materials used in the manufacture of the cold cathode field emission device are also examples, and can be appropriately changed. In the cold cathode field emission device, one electron emission portion (electron emission electrode) corresponds to one opening portion. However, depending on the structure of the cold cathode field emission device, one opening portion is provided. A configuration in which a plurality of electron emission portions (electron emission electrodes) correspond to the portion, or a configuration in which one electron emission portion (electron emission electrode) corresponds to the plurality of openings. Alternatively, a mode in which a plurality of openings are provided in the gate electrode, one opening communicating with the plurality of openings in the insulating layer is provided, and one or a plurality of electron emission portions can be provided.

【0324】ゲート電極を、有効領域を1枚のシート状
の導電材料(開口部を有する)で被覆した形式のゲート
電極とすることもできる。この場合には、かかるゲート
電極に正の電圧(例えば160ボルト)を印加する。そ
して、各画素を構成する電子放出部とカソード電極制御
回路との間に、例えば、TFTから成るスイッチング素
子を設け、かかるスイッチング素子の作動によって、各
画素を構成する電子放出部への印加状態を制御し、画素
の発光状態を制御する。
[0324] The gate electrode may be a gate electrode in which the effective area is covered with one sheet of conductive material (having an opening). In this case, a positive voltage (for example, 160 volts) is applied to the gate electrode. Then, for example, a switching element composed of a TFT is provided between the electron-emitting section constituting each pixel and the cathode electrode control circuit, and the state of application to the electron-emitting section constituting each pixel is changed by the operation of the switching element. Control to control the light emitting state of the pixel.

【0325】あるいは又、カソード電極を、有効領域を
1枚のシート状の導電材料で被覆した形式のカソード電
極とすることもできる。この場合には、かかるカソード
電極に電圧(例えば0ボルト)を印加する。そして、各
画素を構成する電子放出部とゲート電極制御回路との間
に、例えば、TFTから成るスイッチング素子を設け、
かかるスイッチング素子の作動によって、各画素を構成
する電子放出部への印加状態を制御し、画素の発光状態
を制御する。
Alternatively, the cathode electrode may be a cathode electrode in which the effective area is covered with one sheet of conductive material. In this case, a voltage (for example, 0 volt) is applied to the cathode electrode. And, for example, a switching element composed of a TFT is provided between the electron emission unit and the gate electrode control circuit constituting each pixel,
By the operation of the switching element, the state of application to the electron-emitting portion constituting each pixel is controlled, and the light-emitting state of the pixel is controlled.

【0326】[0326]

【発明の効果】本発明のコンディショニング方法におい
ては、放電を単発的に短時間にて終了させることが可能
となり、冷陰極電界電子放出素子に損傷が生じ、画像表
示の品質が著しく損なわれるといった問題を回避するこ
とができる。また、放電が生じ、高圧回路とアノード電
極との電気的な接続が遮断された後、高圧回路とアノー
ド電極との電気的な接続を自動的に復帰させることがで
きる。尚、本発明のコンディショニング方法の実施に際
しては、何ら特殊な部品や材料を使用する必要がないの
で、安価に実施することができる。また、収束電極の有
無に拘わらず、コンディショニングを実行することがで
きるし、コンディショニングのための各種の回路等を冷
陰極電界電子放出表示装置完成品に組み込んだままとす
ることもでき、これらの回路等は冷陰極電界電子放出表
示装置の画像表示の際に一種の安全回路として、そのま
ま使用することができる。また、冷陰極電界電子放出表
示装置の完成後、冷陰極電界電子放出表示装置の長時間
の使用等によって冷陰極電界電子放出表示装置の輝度低
下が生じた場合にも、コンディショニングを再び実施す
ることが可能である。
According to the conditioning method of the present invention, it is possible to end discharge in a short period of time in a short time, and to cause damage to the cold-cathode field-emission device, thereby significantly deteriorating the quality of image display. Can be avoided. Further, after a discharge occurs and the electrical connection between the high-voltage circuit and the anode electrode is cut off, the electrical connection between the high-voltage circuit and the anode electrode can be automatically restored. In the implementation of the conditioning method of the present invention, there is no need to use any special parts or materials, so that the implementation can be performed at low cost. In addition, conditioning can be performed regardless of the presence or absence of the focusing electrode, and various circuits for conditioning can be incorporated in the completed cold cathode field emission display device. Can be used as it is as a kind of safety circuit at the time of displaying an image of the cold cathode field emission display. In addition, after the completion of the cold cathode field emission display, if the brightness of the cold cathode field emission display decreases due to the long-term use of the cold cathode field emission display, etc., the conditioning should be performed again. Is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】発明の実施の形態1における第1の構成に係る
冷陰極電界電子放出表示装置の概念図、及び、電流検出
遮断手段の構成例の回路図である。
FIG. 1 is a conceptual diagram of a cold cathode field emission display according to a first configuration in Embodiment 1 of the present invention, and a circuit diagram of a configuration example of a current detection cutoff unit.

【図2】発明の実施の形態1における第1の構成に係る
冷陰極電界電子放出表示装置においてコンディショニン
グを実施しているときの冷陰極電界電子放出表示装置の
模式的な一部端面図である。
FIG. 2 is a schematic partial end view of the cold cathode field emission display device when conditioning is performed in the cold cathode field emission display device according to Embodiment 1 of the present invention. .

【図3】発明の実施の形態1における第1の構成に係る
冷陰極電界電子放出表示装置においてコンディショニン
グを実施しているときの冷陰極電界電子放出表示装置の
模式的な一部端面図である。
FIG. 3 is a schematic partial end view of the cold cathode field emission display device when conditioning is performed in the cold cathode field emission display device according to Embodiment 1 of the present invention; .

【図4】発明の実施の形態1における第1の構成に係る
冷陰極電界電子放出表示装置においてコンディショニン
グを実施しているときの、放電電流によって生じる抵抗
素子両端における電圧と、アノード電極に印加される電
圧Vとの時間的変化を模式的に示す図である。
FIG. 4 is a diagram showing a voltage applied to both ends of a resistance element generated by a discharge current and a voltage applied to an anode electrode when conditioning is performed in the cold cathode field emission display according to the first configuration in the first embodiment of the invention. FIG. 4 is a diagram schematically showing a temporal change with respect to a voltage V.

【図5】発明の実施の形態2における第1の構成に係る
冷陰極電界電子放出表示装置の概念図である。
FIG. 5 is a conceptual diagram of a cold cathode field emission display according to a first configuration in the second embodiment of the invention.

【図6】発明の実施の形態3における第2の構成に係る
冷陰極電界電子放出表示装置の概念図である。
FIG. 6 is a conceptual diagram of a cold cathode field emission display according to a second configuration in Embodiment 3 of the present invention.

【図7】発明の実施の形態4における第2の構成に係る
冷陰極電界電子放出表示装置の概念図である。
FIG. 7 is a conceptual diagram of a cold cathode field emission display according to a second configuration in Embodiment 4 of the present invention.

【図8】発明の実施の形態5における第1の構成に係る
冷陰極電界電子放出表示装置の概念図、及び、アノード
電極にパルス状の高圧回路供給電圧を印加手順を説明す
るための模式図である。
FIG. 8 is a conceptual diagram of a cold cathode field emission display according to a first configuration in Embodiment 5 of the present invention, and a schematic diagram for explaining a procedure for applying a pulsed high-voltage circuit supply voltage to an anode electrode. It is.

【図9】発明の実施の形態6における第1の構成に係る
冷陰極電界電子放出表示装置の概念図である。
FIG. 9 is a conceptual diagram of a cold cathode field emission display according to a first configuration in a sixth embodiment of the present invention.

【図10】発明の実施の形態7における第2の構成に係
る冷陰極電界電子放出表示装置の概念図である。
FIG. 10 is a conceptual diagram of a cold cathode field emission display according to a second configuration of the seventh embodiment of the present invention.

【図11】発明の実施の形態8における第2の構成に係
る冷陰極電界電子放出表示装置の概念図である。
FIG. 11 is a conceptual diagram of a cold cathode field emission display according to a second configuration of the eighth embodiment of the present invention.

【図12】冷陰極電界電子放出表示装置の代表的な構成
例を示す模式的な一部端面図である。
FIG. 12 is a schematic partial end view showing a typical configuration example of a cold cathode field emission display.

【図13】カソードパネル及びアノードパネルの一部分
の模式的な分解斜視図である。
FIG. 13 is a schematic exploded perspective view of a part of the cathode panel and the anode panel.

【図14】スピント型電界放出素子から成る第1の構造
を有する電界放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 14 is a schematic partial end view of a support and the like for explaining a method of manufacturing a field emission device having a first structure including a Spindt-type field emission device.

【図15】図14に引き続き、スピント型電界放出素子
から成る第1の構造を有する電界放出素子の製造方法を
説明するための支持体等の模式的な一部端面図である。
FIG. 15 is a schematic partial end view of a support and the like for explaining a method of manufacturing the field emission device having the first structure including the Spindt-type field emission device, following FIG. 14;

【図16】アノードパネルの製造方法の一例を説明する
ための基板等の模式的な一部端面図である。
FIG. 16 is a schematic partial end view of a substrate or the like for describing an example of a method for manufacturing an anode panel.

【図17】クラウン型電界放出素子から成る第1の構造
を有する電界放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
FIG. 17 is a schematic partial end view of a support and the like for explaining a method of manufacturing a field emission device having a first structure including a crown-type field emission device.

【図18】図17に引き続き、クラウン型電界放出素子
から成る第1の構造を有する電界放出素子の製造方法を
説明するための支持体等の模式的な一部端面図である。
FIG. 18 is a schematic partial end view of a support and the like for describing a method of manufacturing the field emission device having the first structure including the crown-type field emission device, following FIG. 17;

【図19】図18に引き続き、クラウン型電界放出素子
から成る第1の構造を有する電界放出素子の製造方法を
説明するための支持体等の模式的な一部端面図、及び、
部分的な斜視図である。
FIG. 19 is a schematic partial end view of a support or the like for explaining a method of manufacturing the field emission device having the first structure including the crown-type field emission device, following FIG.
It is a partial perspective view.

【図20】扁平型電界放出素子から成る第1の構造を有
する電界放出素子の製造方法を説明するための支持体等
の模式的な一部断面図である。
FIG. 20 is a schematic partial cross-sectional view of a support and the like for describing a method of manufacturing a field emission device having a first structure including a flat field emission device.

【図21】扁平型電界放出素子から成る第1の構造を有
する電界放出素子の変形例の製造方法を説明するための
支持体等の模式的な一部断面図である。
FIG. 21 is a schematic partial cross-sectional view of a support and the like for describing a method of manufacturing a modification of the field emission device having the first structure including the flat field emission device.

【図22】扁平型電界放出素子から成る第1の構造を有
する電界放出素子の別の変形例の製造方法を説明するた
めの支持体等の模式的な一部端面図である。
FIG. 22 is a schematic partial end view of a support and the like for describing a method of manufacturing another modification of the field emission device having the first structure including the flat field emission device.

【図23】図22に引き続き、扁平型電界放出素子から
成る第1の構造を有する電界放出素子の別の変形例の製
造方法を説明するための支持体等の模式的な一部端面図
である。
FIG. 23 is a schematic partial end view of a support and the like for explaining a method of manufacturing another modified example of the field emission device having the first structure including the flat field emission device, following FIG. 22; is there.

【図24】平面型電界放出素子から成る第2の構造を有
する電界放出素子の製造方法を説明するための支持体等
の模式的な一部断面図である。
FIG. 24 is a schematic partial cross-sectional view of a support and the like for describing a method for manufacturing a field emission device having a second structure composed of a flat field emission device.

【図25】平面型電界放出素子から成る第2の構造を有
する電界放出素子の変形例の模式的な一部断面図であ
る。
FIG. 25 is a schematic partial cross-sectional view of a modification of the field emission device having the second structure composed of the planar field emission device.

【図26】平面型電界放出素子から成る第2の構造を有
する電界放出素子の別の変形例の模式的な一部断面図で
ある。
FIG. 26 is a schematic partial cross-sectional view of another modification of the field emission device having the second structure including the planar field emission device.

【図27】平面型電界放出素子から成る第2の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部端面図、及び、部分的
な斜視図である。
FIG. 27 is a schematic partial end view of a support or the like for explaining a method of manufacturing still another modified example of the field emission device having the second structure composed of the planar field emission device, and FIG. FIG.

【図28】図27に引き続き、平面型電界放出素子から
成る第2の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部端
面図、及び、部分的な斜視図である。
FIG. 28 is a schematic partial end view of a support and the like for explaining a method of manufacturing another modification of the field emission device having the second structure composed of the planar field emission device, following FIG. 27; And a partial perspective view.

【図29】図28に引き続き、平面型電界放出素子から
成る第2の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部端
面図、及び、部分的な斜視図である。
FIG. 29 is a schematic partial end view of a support and the like for explaining a method of manufacturing another modification of the field emission device having the second structure composed of the planar field emission device, following FIG. 28; And a partial perspective view.

【図30】図29に引き続き、平面型電界放出素子から
成る第2の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部断
面図である。
FIG. 30 is a schematic partial cross-sectional view of a support and the like for illustrating a method of manufacturing another modification of the field emission device having the second structure composed of the planar field emission device, following FIG. 29; It is.

【図31】平面型電界放出素子から成る第2の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部断面図である。
FIG. 31 is a schematic partial cross-sectional view of a support and the like for describing a method of manufacturing still another modified example of the field emission device having the second structure including the flat field emission device.

【図32】平面型電界放出素子から成る第2の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部端面図である。
FIG. 32 is a schematic partial end view of a support or the like for describing a method of manufacturing still another modified example of the field emission device having the second structure composed of the planar field emission device.

【図33】平面型電界放出素子から成る第2の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部端面図である。
FIG. 33 is a schematic partial end view of a support and the like for describing a method of manufacturing still another modified example of the field emission device having the second structure composed of the planar field emission device.

【図34】図33に引き続き、平面型電界放出素子から
成る第2の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部端
面図である。
FIG. 34 is a schematic partial end view of a support and the like for explaining a method of manufacturing another modification of the field emission device having the second structure composed of the planar field emission device, following FIG. 33; It is.

【図35】エッジ型電界放出素子から成る第3の構造を
有する電界放出素子の模式的な一部断面図である。
FIG. 35 is a schematic partial cross-sectional view of a field emission device having a third structure including an edge type field emission device.

【図36】エッジ型電界放出素子から成る第3の構造を
有する電界放出素子の一例の製造方法を説明するための
支持体等の模式的な一部端面図である。
FIG. 36 is a schematic partial end view of a support and the like for explaining a method of manufacturing an example of a field emission device having a third structure composed of an edge type field emission device.

【図37】図40に示すスピント型電界放出素子を製造
するための、[スピント型電界放出素子:製造方法の変
形−1]を説明するための支持体等の模式的な一部端面
図である。
FIG. 37 is a schematic partial end view of a support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-1] for manufacturing the Spindt-type field emission device shown in FIG. 40; is there.

【図38】図37に引き続き、図40に示すスピント型
電界放出素子を製造するための、[スピント型電界放出
素子:製造方法の変形−1]を説明するための支持体等
の模式的な一部端面図である。
FIG. 38 is a schematic view of a support or the like for explaining [Spindt-type field emission device: modification of manufacturing method-1] for manufacturing the Spindt-type field emission device shown in FIG. 40, following FIG. 37; It is a partial end view.

【図39】図38に引き続き、図40に示すスピント型
電界放出素子を製造するための、[スピント型電界放出
素子:製造方法の変形−1]を説明するための支持体等
の模式的な一部端面図である。
FIG. 39 is a schematic view of a support or the like for explaining [Spindt-type field emission device: modification of manufacturing method-1] for manufacturing the Spindt-type field emission device shown in FIG. 40, following FIG. 38; It is a partial end view.

【図40】[スピント型電界放出素子:製造方法の変形
−1]にて得られるスピント型電界放出素子の模式的な
一部端面図である。
FIG. 40 is a schematic partial end view of a Spindt-type field emission device obtained by [Spindt-type field emission device: Modification of Manufacturing Method-1].

【図41】円錐形状の電子放出部が形成される機構を説
明するための図である。
FIG. 41 is a view for explaining a mechanism for forming a conical electron emission portion.

【図42】対レジスト選択比と、電子放出部の高さと形
状の関係を模式的に示す図である。
FIG. 42 is a diagram schematically showing a relationship between a resist selectivity and the height and shape of an electron-emitting portion.

【図43】[スピント型電界放出素子:製造方法の変形
−2]を説明するための支持体等の模式的な一部端面図
である。
FIG. 43 is a schematic partial end view of a support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-2].

【図44】図43に引き続き、[スピント型電界放出素
子:製造方法の変形−2]を説明するための支持体等の
模式的な一部端面図である。
FIG. 44 is a schematic partial end view of the support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-2], following FIG. 43;

【図45】図44に引き続き、[スピント型電界放出素
子:製造方法の変形−2]を説明するための支持体等の
模式的な一部端面図である。
FIG. 45 is a schematic partial end view of the support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-2], following FIG. 44;

【図46】被エッチング物の表面プロファイルが一定時
間毎にどのように変化するかを示す図である。
FIG. 46 is a diagram showing how the surface profile of an object to be etched changes at regular time intervals.

【図47】[スピント型電界放出素子:製造方法の変形
−3]を説明するための支持体等の模式的な一部端面図
である。
FIG. 47 is a schematic partial end view of a support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-3].

【図48】図47に引き続き、[スピント型電界放出素
子:製造方法の変形−3]を説明するための支持体等の
模式的な一部端面図である。
FIG. 48 is a schematic partial end view of the support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-3], following FIG. 47;

【図49】[スピント型電界放出素子:製造方法の変形
−4]にて製造されるスピント型電界放出素子の模式的
な一部端面図である。
FIG. 49 is a schematic partial end view of a Spindt-type field emission device manufactured by [Spindt-type field emission device: modification of manufacturing method-4].

【図50】[スピント型電界放出素子:製造方法の変形
−4]を説明するための支持体等の模式的な一部端面図
である。
FIG. 50 is a schematic partial end view of a support or the like for explaining [Spindt-type field emission device: modification of manufacturing method-4].

【図51】図50に引き続き、[スピント型電界放出素
子:製造方法の変形−4]を説明するための支持体等の
模式的な一部端面図である。
FIG. 51 is a schematic partial end view of the support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-4], following FIG. 50;

【図52】図51に引き続き、[スピント型電界放出素
子:製造方法の変形−4]を説明するための支持体等の
模式的な一部端面図である。
FIG. 52 is a schematic partial end view of a support and the like for explaining [Spindt-type field emission device: modification of manufacturing method-4], following FIG. 51;

【図53】[スピント型電界放出素子:製造方法の変形
−5]を説明するための支持体等の模式的な一部端面図
である。
FIG. 53 is a schematic partial end view of a support and the like for explaining [Spindt-type field emission device: Modification-5 of manufacturing method].

【図54】図53に引き続き、[スピント型電界放出素
子:製造方法の変形−5]を説明するための支持体等の
模式的な一部端面図である。
FIG. 54 is a schematic partial end view of the support and the like for explaining [Spindt-type field emission device: Modification-5 of manufacturing method], following FIG. 53;

【図55】[スピント型電界放出素子:製造方法の変形
−6]を説明するための支持体等の模式的な一部端面図
である。
FIG. 55 is a schematic partial end view of a support and the like for describing [Spindt-type field emission device: modification-6 of manufacturing method].

【図56】[平面型電界放出素子(その3)]の模式的
な一部端面図である。
FIG. 56 is a schematic partial end view of [Flat field emission device (No. 3)].

【図57】[平面型電界放出素子(その4)]の模式的
な一部端面図である。
FIG. 57 is a schematic partial end view of [Flat field emission device (No. 4)].

【図58】ゲート電極の有する複数の開口部を示す模式
的な平面図である。
FIG. 58 is a schematic plan view showing a plurality of openings of a gate electrode.

【図59】電子放出部及び収束電極を備えた冷陰極電界
電子放出素子の模式的な一部端面図である。
FIG. 59 is a schematic partial end view of a cold cathode field emission device having an electron emission portion and a focusing electrode.

【符号の説明】[Explanation of symbols]

10・・・カソードパネル、11・・・支持体、11A
・・・凹部、12,112,212・・・カソード電
極、112A・・・隆起部、112B・・・凹部、11
2C・・・先端部、212A・・・エッジ部、13,1
3A,13B,113,313・・・絶縁層、14,1
4A,14B,114,314・・・ゲート電極、1
5,15A,15B,44,315・・・開口部、16
・・・電子放出部、16A,16B,16C,16D,
16E・・・電子放出電極、16A・・・電子放出電
極、17・・・剥離層、18・・・導電体層、20・・
・アノードパネル、21・・・基板、22,22R,2
2G,22B・・・蛍光体層、23・・・ブラックマト
リクス、24・・・アノード電極、25・・・枠体、3
0・・・カソード電極制御回路、31・・・ゲート電極
制御回路、32・・・アノード電極制御回路、40・・
・電流検出遮断回路、R・・・抵抗素子、C・・・コン
デンサ、41・・・スイッチング回路、42・・・高圧
回路、43・・・げーT電圧供給回路、44・・・ゲー
トドライバー、45・・・高圧回路制御装置、50・・
・比較器、51・・・比較値発生手段、52・・・ラッ
チ回路、53・・・タイマー回路、54・・・オフ時間
設定手段、55・・・NAND回路、56・・・アイソ
レーション回路、57・・・オン/オフドライバー、6
0・・・収束電極、80・・・剥離層、81・・・導電
性組成物層、82・・・抵抗体層、83・・・炭素薄膜
選択成長領域、84・・・マスク層、85・・・金属粒
子、86・・・炭素薄膜、87,187・・・球体、1
87A・・・芯材、187B・・・表面処理層、88・
・・組成物層、88A・・・分散媒、88B・・・カソ
ード電極材料、89・・・レジスト層、89A・・・レ
ジスト開口部、90・・・密着層、91・・・導電材料
層、91A・・・凹部、91B・・・柱状部、91C・
・・拡大部、92・・・マスク材料層、93・・・エッ
チング停止層、94・・・基部、94A・・・導電材料
層、95・・・平坦化層、314A・・・帯状材料層、
316・・・突起部、317・・・薄膜
10: cathode panel, 11: support, 11A
... concave portions, 12, 112, 212 ... cathode electrodes, 112A ... raised portions, 112B ... concave portions, 11
2C: Tip, 212A: Edge, 13, 1
3A, 13B, 113, 313 ... insulating layer, 14, 1
4A, 14B, 114, 314... Gate electrode, 1
5, 15A, 15B, 44, 315 ... opening, 16
... Electron emission portions, 16A, 16B, 16C, 16D,
16E: electron emission electrode, 16A: electron emission electrode, 17: release layer, 18: conductor layer, 20 ...
.Anode panel, 21... Substrate, 22, 22R, 2
2G, 22B phosphor layer, 23 black matrix, 24 anode electrode, 25 frame, 3
0 ... cathode electrode control circuit, 31 ... gate electrode control circuit, 32 ... anode electrode control circuit, 40 ...
・ Current detection cutoff circuit, R: resistance element, C: capacitor, 41: switching circuit, 42: high voltage circuit, 43: gate voltage supply circuit, 44: gate driver , 45 ... High voltage circuit controller, 50 ...
· Comparator, 51 ··· Comparison value generation means, 52 ··· Latch circuit, 53 ··· Timer circuit, 54 ··· Off time setting means, 55 ··· NAND circuit, 56 ··· Isolation circuit , 57 ... on / off driver, 6
0: focusing electrode, 80: release layer, 81: conductive composition layer, 82: resistor layer, 83: selective growth region of carbon thin film, 84: mask layer, 85 ... metal particles, 86 ... carbon thin film, 87, 187 ... sphere, 1
87A: core material, 187B: surface treatment layer, 88
..Composition layer, 88A: dispersion medium, 88B: cathode electrode material, 89: resist layer, 89A: resist opening, 90: adhesion layer, 91: conductive material layer , 91A ... concave portion, 91B ... columnar portion, 91C
..Enlarged portion, 92: mask material layer, 93: etching stop layer, 94: base, 94A: conductive material layer, 95: flattening layer, 314A: strip-shaped material layer ,
316: Projection, 317: Thin film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C012 AA01 VV02 5C036 EE01 EF01 EF06 EF09 EG50 EH21  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C012 AA01 VV02 5C036 EE01 EF01 EF06 EF09 EG50 EH21

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】カソード電極とゲート電極と電子放出部か
ら成る冷陰極電界電子放出素子が複数設けられたカソー
ドパネル、及び、蛍光体層とアノード電極とを備えたア
ノードパネルが、それらの周縁部で接合されて成る冷陰
極電界電子放出表示装置のコンディショニング方法であ
って、 (A)カソード電極に接続された電流検出遮断手段と、 (B)アノード電極に電気的に接続され、且つ、かかる
電気的接続状態が該電流検出遮断手段によって制御され
る高圧回路、から成るコンディショニング手段を用い、 カソード電極とゲート電極とを短絡状態にしておき、 (a)高圧回路とアノード電極とを電気的に接続して、
高圧回路からアノード電極に印加する高圧回路供給電圧
を、徐々に、所定の値まで上昇させ、 (b)高圧回路供給電圧を該所定の値まで上昇させる間
に、アノード電極とゲート電極との間の放電の発生に起
因して電流検出遮断手段に流れる放電電流を検出し、か
かる放電電流が規定値を超えた場合、電流検出遮断手段
の作動によって、所定の時間の間、高圧回路とアノード
電極との間の電気的な接続を遮断することを特徴とする
冷陰極電界電子放出表示装置のコンディショニング方
法。
1. A cathode panel provided with a plurality of cold cathode field emission devices each comprising a cathode electrode, a gate electrode, and an electron emission portion, and an anode panel provided with a phosphor layer and an anode electrode, at their peripheral portions. A method for conditioning a cold cathode field emission display device, comprising: (A) a current detection cutoff means connected to a cathode electrode; and (B) an electric current connection means connected to an anode electrode. A cathode electrode and a gate electrode are short-circuited by using conditioning means comprising a high-voltage circuit whose electrical connection state is controlled by the current detection and interruption means, and (a) the high-voltage circuit is electrically connected to the anode electrode do it,
The high-voltage circuit supply voltage applied from the high-voltage circuit to the anode electrode is gradually increased to a predetermined value. (B) While the high-voltage circuit supply voltage is raised to the predetermined value, the voltage between the anode electrode and the gate electrode is increased. Detecting a discharge current flowing through the current detection and interruption means due to the occurrence of the discharge of the high voltage circuit and the anode electrode for a predetermined time by the operation of the current detection and interruption means when the discharge current exceeds a specified value. A method for conditioning a cold cathode field emission display device, wherein an electrical connection between the cold cathode field emission display device is cut off.
【請求項2】カソード電極とゲート電極と電子放出部か
ら成る冷陰極電界電子放出素子が複数設けられたカソー
ドパネル、及び、蛍光体層とアノード電極とを備えたア
ノードパネルが、それらの周縁部で接合されて成る冷陰
極電界電子放出表示装置のコンディショニング方法であ
って、 (A)カソード電極に接続された電流検出遮断手段と、 (B)アノード電極に電気的に接続され、且つ、かかる
電気的接続状態が該電流検出遮断手段によって制御され
る高圧回路と、 (C)ゲート電極に電気的に接続されたゲート電圧供給
回路と、 (D)カソード電極とゲート電極との間に配設されたコ
ンデンサ、から成るコンディショニング手段を用い、 ゲート電圧供給回路からゲート電極に電圧を印加した状
態にて、 (a)高圧回路とアノード電極とを電気的に接続して、
高圧回路からアノード電極に印加する高圧回路供給電圧
を、徐々に、所定の値まで上昇させ、 (b)高圧回路供給電圧を該所定の値まで上昇させる間
に、アノード電極とゲート電極との間の放電の発生に起
因してコンデンサを介して電流検出遮断手段に流れる放
電電流を検出し、かかる放電電流が規定値を超えた場
合、電流検出遮断手段の作動によって、所定の時間の
間、高圧回路とアノード電極との間の電気的な接続を遮
断することを特徴とする冷陰極電界電子放出表示装置の
コンディショニング方法。
2. A cathode panel provided with a plurality of cold cathode field emission devices each comprising a cathode electrode, a gate electrode, and an electron emission portion, and an anode panel provided with a phosphor layer and an anode electrode, each having a peripheral portion. A method for conditioning a cold cathode field emission display device, comprising: (A) a current detection cutoff means connected to a cathode electrode; and (B) an electric current connection means connected to an anode electrode. (C) a gate voltage supply circuit electrically connected to the gate electrode; and (D) a high voltage circuit electrically connected to the gate electrode. (A) a high voltage circuit and an anode electrode in a state in which a voltage is applied to the gate electrode from a gate voltage supply circuit using a conditioning means comprising The electrically connected,
The high-voltage circuit supply voltage applied from the high-voltage circuit to the anode electrode is gradually increased to a predetermined value. (B) While the high-voltage circuit supply voltage is raised to the predetermined value, the voltage between the anode electrode and the gate electrode is increased. A discharge current flowing through the current detection and interrupting means through the capacitor due to the occurrence of the discharge of the capacitor, and when the discharge current exceeds a specified value, the operation of the current detection and interrupting means causes the high voltage to be detected for a predetermined time. A method for conditioning a cold cathode field emission display device, comprising interrupting an electrical connection between a circuit and an anode electrode.
【請求項3】カソード電極とゲート電極と電子放出部か
ら成る冷陰極電界電子放出素子が複数設けられたカソー
ドパネル、及び、蛍光体層とアノード電極とを備えたア
ノードパネルが、それらの周縁部で接合されて成り、ゲ
ート電極とアノード電極との間に収束電極が配設された
冷陰極電界電子放出表示装置のコンディショニング方法
であって、 (A)カソード電極に接続された電流検出遮断手段と、 (B)アノード電極に電気的に接続され、且つ、かかる
電気的接続状態が該電流検出遮断手段によって制御され
る高圧回路、から成るコンディショニング手段を用い、 カソード電極とゲート電極と収束電極とを短絡状態にし
ておき、 (a)高圧回路とアノード電極とを電気的に接続して、
高圧回路からアノード電極に印加する高圧回路供給電圧
を、徐々に、所定の値まで上昇させ、 (b)高圧回路供給電圧を該所定の値まで上昇させる間
に、アノード電極と収束電極との間の放電の発生に起因
して電流検出遮断手段に流れる放電電流を検出し、かか
る放電電流が規定値を超えた場合、電流検出遮断手段の
作動によって、所定の時間の間、高圧回路とアノード電
極との間の電気的な接続を遮断することを特徴とする冷
陰極電界電子放出表示装置のコンディショニング方法。
3. A cathode panel provided with a plurality of cold cathode field emission devices each comprising a cathode electrode, a gate electrode, and an electron emission portion, and an anode panel provided with a phosphor layer and an anode electrode, each having a peripheral portion. A method for conditioning a cold cathode field emission display device comprising a focusing electrode disposed between a gate electrode and an anode electrode, comprising: (A) a current detection and interruption means connected to the cathode electrode; (B) using a conditioning means consisting of a high voltage circuit electrically connected to the anode electrode, and the electrical connection state being controlled by the current detection cutoff means, and connecting the cathode electrode, the gate electrode and the focusing electrode to each other; In a short circuit state, (a) the high voltage circuit and the anode electrode are electrically connected,
The high-voltage circuit supply voltage applied from the high-voltage circuit to the anode electrode is gradually increased to a predetermined value. (B) While the high-voltage circuit supply voltage is raised to the predetermined value, the voltage between the anode electrode and the focusing electrode is increased. Detecting a discharge current flowing through the current detection and interruption means due to the occurrence of the discharge of the high voltage circuit and the anode electrode for a predetermined time by the operation of the current detection and interruption means when the discharge current exceeds a specified value. A method for conditioning a cold cathode field emission display device, wherein an electrical connection between the cold cathode field emission display device is cut off.
【請求項4】コンディショニング手段は、更に、ゲート
電極に電気的に接続されたゲート電圧供給回路を備え、 カソード電極とゲート電極と収束電極とを短絡状態とす
る代わりに、カソード電極と収束電極とを短絡状態にし
ておき、且つ、ゲート電圧供給回路からゲート電極に電
圧を印加した状態にて、前記工程(a)及び工程(b)
を実行することを特徴とする請求項3に記載の冷陰極電
界電子放出表示装置のコンディショニング方法。
4. The conditioning means further comprises a gate voltage supply circuit electrically connected to the gate electrode. Instead of short-circuiting the cathode electrode, the gate electrode and the focusing electrode, the conditioning means includes a gate electrode and a focusing electrode. Are short-circuited, and a voltage is applied to the gate electrode from the gate voltage supply circuit.
4. The method according to claim 3, wherein the method is performed.
【請求項5】カソードパネルとアノードパネルとの間の
空間を排気しながら、前記工程(a)及び工程(b)を
実行することを特徴とする請求項1乃至請求項4のいず
れか1項に記載の冷陰極電界電子放出表示装置のコンデ
ィショニング方法。
5. The method according to claim 1, wherein the steps (a) and (b) are performed while evacuating a space between the cathode panel and the anode panel. The method for conditioning a cold cathode field emission display device according to claim 1.
【請求項6】カソード電極とゲート電極と電子放出部か
ら成る冷陰極電界電子放出素子が複数設けられたカソー
ドパネル、及び、蛍光体層とアノード電極とを備えたア
ノードパネルが、それらの周縁部で接合されて成る冷陰
極電界電子放出表示装置において、高圧回路からアノー
ド電極に印加する高圧回路供給電圧を階段状に所定の値
まで上昇させて、アノード電極と冷陰極電界電子放出素
子との間に放電を生じさせる冷陰極電界電子放出表示装
置のコンディショニング方法であって、 パルス状の高圧回路供給電圧のパルス幅をPW1、パル
ス周期をPW0、パルス電圧値をPVとしたとき、 (a)パルス電圧値PV及びパルス周期PW0を一定と
し、パルス幅PW1を逐次延長させながら、アノード電
極にパルス電圧値PVのパルス状の高圧回路供給電圧を
印加し、 (b)パルス幅PW1>パルス周期PW0となったなら
ば、パルス電圧値PVを増加させ、 パルス電圧値PVが前記所定の値に達するまで、工程
(a)及び工程(b)を繰り返すことを特徴とする冷陰
極電界電子放出表示装置のコンディショニング方法。
6. A cathode panel provided with a plurality of cold cathode field emission devices each comprising a cathode electrode, a gate electrode, and an electron emission portion, and an anode panel provided with a phosphor layer and an anode electrode, each having a peripheral portion. In the cold cathode field emission display device, the high voltage circuit supply voltage applied from the high voltage circuit to the anode electrode is increased stepwise to a predetermined value so that the voltage between the anode electrode and the cold cathode field emission device is increased. A method for conditioning a cold cathode field emission display device that causes a discharge to occur, wherein a pulse width of a pulsed high-voltage circuit supply voltage is PW 1 , a pulse period is PW 0 , and a pulse voltage value is PV, ) and a pulse voltage PV and the pulse period PW 0 is constant, while successively to extend the pulse width PW 1, a high pulsed pulse voltage value PV to the anode electrode Applying a circuit supply voltage, if became (b) pulse width PW 1> pulse period PW 0, increasing the pulse voltage value PV, until the pulse voltage PV reaches the predetermined value, step (a) And a step (b) of repeating the method for conditioning a cold cathode field emission display.
【請求項7】ゲート電極とアノード電極との間に収束電
極が配設されていることを特徴とする請求項6に記載の
冷陰極電界電子放出表示装置のコンディショニング方
法。
7. The method for conditioning a cold cathode field emission display according to claim 6, wherein a focusing electrode is provided between the gate electrode and the anode electrode.
【請求項8】カソードパネルとアノードパネルとの間の
空間を排気しながら、パルス電圧値PVが前記所定の値
に達するまで、前記工程(a)及び工程(b)を繰り返
すことを特徴とする請求項6又は請求項7に記載の冷陰
極電界電子放出表示装置のコンディショニング方法。
8. The method according to claim 1, wherein the steps (a) and (b) are repeated while the space between the cathode panel and the anode panel is evacuated until the pulse voltage value PV reaches the predetermined value. A method for conditioning a cold cathode field emission display according to claim 6.
【請求項9】カソードパネルとアノードパネルとの間の
空間を封止した後、パルス電圧値PVが前記所定の値に
達するまで、前記工程(a)及び工程(b)を繰り返す
ことを特徴とする請求項6又は請求項7に記載の冷陰極
電界電子放出表示装置のコンディショニング方法。
9. The method according to claim 1, wherein after the space between the cathode panel and the anode panel is sealed, the steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value. The method for conditioning a cold cathode field emission display according to claim 6 or 7, wherein:
【請求項10】カソードパネルとアノードパネルとの間
の空間を排気しながら、パルス電圧値PVが前記所定の
値に達するまで、前記工程(a)及び工程(b)を繰り
返し、次いで、カソードパネルとアノードパネルとの間
の空間を封止した後、パルス電圧値PVが前記所定の値
に達するまで、前記工程(a)及び工程(b)を繰り返
すことを特徴とする請求項6又は請求項7に記載の冷陰
極電界電子放出表示装置のコンディショニング方法。
10. The method according to claim 1, further comprising repeating steps (a) and (b) while evacuating a space between the cathode panel and the anode panel until the pulse voltage value PV reaches the predetermined value. 7. The method according to claim 6, wherein after sealing a space between the anode and the anode panel, the steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value. 8. The method for conditioning a cold cathode field emission display according to item 7.
【請求項11】ゲート電極はゲート電圧供給回路に電気
的に接続されており、 ゲート電圧供給回路からゲート電極に電圧を印加しない
状態で、パルス電圧値PVが前記所定の値に達するま
で、前記工程(a)及び工程(b)を繰り返した後、ゲ
ート電圧供給回路からゲート電極に電圧を印加した状態
で、パルス電圧値PVが前記所定の値に達するまで、前
記工程(a)及び工程(b)を再び繰り返すことを特徴
とする請求項6又は請求項7に記載の冷陰極電界電子放
出表示装置のコンディショニング方法。
11. The gate electrode is electrically connected to a gate voltage supply circuit. In a state where a voltage is not applied from the gate voltage supply circuit to the gate electrode, the gate voltage is not changed until the pulse voltage value PV reaches the predetermined value. After repeating the steps (a) and (b), with the voltage applied to the gate electrode from the gate voltage supply circuit, the steps (a) and () are repeated until the pulse voltage value PV reaches the predetermined value. 8. The method according to claim 6, wherein b) is repeated again.
【請求項12】カソードパネルとアノードパネルとの間
の空間を排気しながら、ゲート電圧供給回路からゲート
電極に電圧を印加しない状態で、パルス電圧値PVが前
記所定の値に達するまで、前記工程(a)及び工程
(b)を繰り返した後、ゲート電圧供給回路からゲート
電極に電圧を印加した状態で、パルス電圧値PVが前記
所定の値に達するまで、前記工程(a)及び工程(b)
を再び繰り返すことを特徴とする請求項11に記載の冷
陰極電界電子放出表示装置のコンディショニング方法。
12. The method according to claim 1, further comprising: evacuating a space between the cathode panel and the anode panel while applying no voltage to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value. After the steps (a) and (b) are repeated, the steps (a) and (b) are performed while the voltage is applied to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value. )
12. The method according to claim 11, wherein is repeated.
【請求項13】カソードパネルとアノードパネルとの間
の空間を封止した後、ゲート電圧供給回路からゲート電
極に電圧を印加しない状態で、パルス電圧値PVが前記
所定の値に達するまで、前記工程(a)及び工程(b)
を繰り返した後、ゲート電圧供給回路からゲート電極に
電圧を印加した状態で、パルス電圧値PVが前記所定の
値に達するまで、前記工程(a)及び工程(b)を再び
繰り返すことを特徴とする請求項11に記載の冷陰極電
界電子放出表示装置のコンディショニング方法。
13. After sealing the space between the cathode panel and the anode panel, the gate voltage supply circuit does not apply a voltage to the gate electrode until the pulse voltage value PV reaches the predetermined value. Step (a) and step (b)
And repeating steps (a) and (b) again while the voltage is applied to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value. The method for conditioning a cold cathode field emission display according to claim 11.
【請求項14】カソードパネルとアノードパネルとの間
の空間を排気しながら、ゲート電圧供給回路からゲート
電極に電圧を印加しない状態で、パルス電圧値PVが前
記所定の値に達するまで、前記工程(a)及び工程
(b)を繰り返した後、ゲート電圧供給回路からゲート
電極に電圧を印加した状態で、パルス電圧値PVが前記
所定の値に達するまで、前記工程(a)及び工程(b)
を再び繰り返し、次いで、カソードパネルとアノードパ
ネルとの間の空間を封止した後、ゲート電圧供給回路か
らゲート電極に電圧を印加しない状態で、パルス電圧値
PVが前記所定の値に達するまで、前記工程(a)及び
工程(b)を繰り返した後、ゲート電圧供給回路からゲ
ート電極に電圧を印加した状態で、パルス電圧値PVが
前記所定の値に達するまで、前記工程(a)及び工程
(b)を再び繰り返すことを特徴とする請求項11に記
載の冷陰極電界電子放出表示装置のコンディショニング
方法。
14. The method according to claim 1, further comprising: evacuating a space between the cathode panel and the anode panel while applying no voltage to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value. After the steps (a) and (b) are repeated, the steps (a) and (b) are performed while the voltage is applied to the gate electrode from the gate voltage supply circuit until the pulse voltage value PV reaches the predetermined value. )
Is repeated again, then, after sealing the space between the cathode panel and the anode panel, in a state where no voltage is applied to the gate electrode from the gate voltage supply circuit, until the pulse voltage value PV reaches the predetermined value, After the steps (a) and (b) are repeated, the steps (a) and (b) are repeated until the pulse voltage value PV reaches the predetermined value while a voltage is applied to the gate electrode from the gate voltage supply circuit. The method according to claim 11, wherein (b) is repeated again.
【請求項15】前記工程(a)において、アノード電極
と冷陰極電界電子放出素子との間での放電頻度及び/又
は放電電流に応じて、パルス幅PW1を、一旦、短縮す
ることを特徴とする請求項6又は請求項7に記載の冷陰
極電界電子放出表示装置のコンディショニング方法。
15. The step (a), the characterized in that depending on the discharge frequency and / or the discharge current between the anode electrode and the cold cathode field emission device, the pulse width PW 1, once shortening The method for conditioning a cold cathode field emission display according to claim 6 or 7, wherein:
【請求項16】前記工程(a)において、アノード電極
と冷陰極電界電子放出素子との間での放電頻度及び/又
は放電電流に応じて、パルス電圧値PVを、一旦、低下
させることを特徴とする請求項6又は請求項7に記載の
冷陰極電界電子放出表示装置のコンディショニング方
法。
16. In the step (a), the pulse voltage value PV is temporarily reduced according to a discharge frequency and / or a discharge current between the anode electrode and the cold cathode field emission device. The method for conditioning a cold cathode field emission display according to claim 6 or 7, wherein:
【請求項17】前記工程(a)において、アノード電極
と冷陰極電界電子放出素子との間での放電頻度及び/又
は放電電流に応じて、パルス幅PW1の延長を中断する
ことを特徴とする請求項6又は請求項7に記載の冷陰極
電界電子放出表示装置のコンディショニング方法。
17. The step (a), the a, characterized in that depending on the discharge frequency and / or the discharge current between the anode electrode and the cold cathode field emission device, to interrupt the extension of the pulse width PW 1 The method for conditioning a cold cathode field emission display according to claim 6 or 7, wherein:
JP2001144156A 2001-05-15 2001-05-15 Conditioning method of cold-cathode filed electron emission display device Pending JP2002343254A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001144156A JP2002343254A (en) 2001-05-15 2001-05-15 Conditioning method of cold-cathode filed electron emission display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001144156A JP2002343254A (en) 2001-05-15 2001-05-15 Conditioning method of cold-cathode filed electron emission display device

Publications (1)

Publication Number Publication Date
JP2002343254A true JP2002343254A (en) 2002-11-29

Family

ID=18990151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001144156A Pending JP2002343254A (en) 2001-05-15 2001-05-15 Conditioning method of cold-cathode filed electron emission display device

Country Status (1)

Country Link
JP (1) JP2002343254A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054087A (en) * 2004-08-11 2006-02-23 Sony Corp Conditioning method of cathode panel and cold-cathode field electron emission display device, and manufacturing method of cold cathode field electron dmission display device
JP2007080563A (en) * 2005-09-12 2007-03-29 Mitsubishi Electric Corp Apparatus and method for manufacturing cold-cathode display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013167A1 (en) * 1998-08-31 2000-03-09 Candescent Technologies Corporation Method and apparatus for conditioning a field emission display device
JP2000251736A (en) * 1999-02-25 2000-09-14 Canon Inc Manufacture of electron source, electron source, image forming device, and electrifying treatment device
JP2000294140A (en) * 1999-04-06 2000-10-20 Nec Corp Manufacture of electron tube
JP2002270099A (en) * 2001-03-07 2002-09-20 Sony Corp Knocking process method in flat type display device and knocking process method in substrate for flat type display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013167A1 (en) * 1998-08-31 2000-03-09 Candescent Technologies Corporation Method and apparatus for conditioning a field emission display device
JP2000251736A (en) * 1999-02-25 2000-09-14 Canon Inc Manufacture of electron source, electron source, image forming device, and electrifying treatment device
JP2000294140A (en) * 1999-04-06 2000-10-20 Nec Corp Manufacture of electron tube
JP2002270099A (en) * 2001-03-07 2002-09-20 Sony Corp Knocking process method in flat type display device and knocking process method in substrate for flat type display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054087A (en) * 2004-08-11 2006-02-23 Sony Corp Conditioning method of cathode panel and cold-cathode field electron emission display device, and manufacturing method of cold cathode field electron dmission display device
JP4678156B2 (en) * 2004-08-11 2011-04-27 ソニー株式会社 Cathode panel conditioning method, cold cathode field emission display device conditioning method, and cold cathode field emission display device manufacturing method
JP2007080563A (en) * 2005-09-12 2007-03-29 Mitsubishi Electric Corp Apparatus and method for manufacturing cold-cathode display device

Similar Documents

Publication Publication Date Title
JP4670137B2 (en) Flat panel display
JP2002265942A (en) Phosphor powder and its production method, display panel, and flat display
JP2001234163A (en) Luminous crystalline particle, luminous crystalline particle composition, display panel and flat-surface display device
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
JP2002270099A (en) Knocking process method in flat type display device and knocking process method in substrate for flat type display device
KR20010051595A (en) Getter, flat-panel display and method of production thereof
JP2001256884A (en) Cold cathode electric field electron emission element and its production method and display of cold cathode electric field electron emission and its production method
JP2002208346A (en) Manufacturing method of cold cathode field electron emission element
JP2002175764A (en) Display panel and display device using the same
JP4670154B2 (en) Cold cathode field emission device and cold cathode field emission display
JP2004285363A (en) Phosphor powder, method for producing the same, display panel and flat-screen display device
JP2003151456A (en) Cathode panel for cold cathode electric field electron emission display device, cold cathode electric field electron emission display device and method for manufacturing cathode panel for cold cathode electric field electron emission display device
JP2002124199A (en) Display panel, display device and their manufacturing method
JP2002343254A (en) Conditioning method of cold-cathode filed electron emission display device
JP2004307869A (en) Phosphor powder and its preparation process,display panel, and flat-panel display apparatus
JP2003086080A (en) Cold cathode field electron emission element and cold cathode field electron emission display device
JP2002270087A (en) Method of manufacturing cold cathode field electron emission element and method of manufacturing cold cathode field electron emission display device
JP2003217468A (en) Cathode panel for cold cathode field electron emission display device and cold cathode field electron emission display device
JP2003197087A (en) Cathode panel for cold cathode field electron emission display device, and cold cathode field electron emission display device
JP2003007234A (en) Anode panel for cold cathode field electron emission display, manufacturing method of the same, cathode panel for the cold cathode field electron emission display device, manufacturing method of the same, the cold cathode field electron emission display and manufacturing method of the same
JP4281844B2 (en) Display panel and display device using the same
JP2003197132A (en) Cathode panel for cold cathode field electron emission display, and cold cathode field electron emission display
JP2001345042A (en) Manufacturing method of cold cathode field electron emission element, and manufacturing method of display device of cold cathode field electron emission
JP2001332199A (en) Display panel, plane display device and plane display device driving method
JP2002134017A (en) Method of manufacturing cold-cathode field electron emission display device and method of manufacturing anode panel for cold-cathode field electron emission display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308