KR20010048889A - 마이너스 전압 발생회로 - Google Patents
마이너스 전압 발생회로 Download PDFInfo
- Publication number
- KR20010048889A KR20010048889A KR1019990053766A KR19990053766A KR20010048889A KR 20010048889 A KR20010048889 A KR 20010048889A KR 1019990053766 A KR1019990053766 A KR 1019990053766A KR 19990053766 A KR19990053766 A KR 19990053766A KR 20010048889 A KR20010048889 A KR 20010048889A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse signal
- generating
- output
- voltage
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
Abstract
개시된 별도의 트랜스 등을 사용하지 않고 콘덴서와 트랜지스터의 스위칭 동작을 이용하여 플러스 전압과 동일한 레벨을 가지고 극성이 반대인 마이너스 전압을 발생한다.
펄스신호 발생수단을 구비하여 상호간에 위상이 반대인 소정 주기의 제 1 및 제 2 펄스신호를 발생하고, 펄스신호 발생수단이 제 1 펄스신호를 고전위로 출력하는 기간동안 제 1 스위칭 수단이 동작하면서 전원 회로부에서 출력되는 플러스 전압을 콘덴서에 충전하며, 펄스신호 발생수단이 제 2 펄스신호를 고전위로 출력하는 기간동안 제 2 스위칭 수단이 동작하면서 상기 콘덴서에 충전된 전압의 극성을 반전시켜 마이너스 전압을 발생 및 출력한다.
Description
본 발명은 전원 회로부에서 출력되는 소정 레벨의 플러스 전압을 이용하여 그 플러스 전압과 레벨은 동일하고, 극성이 반대인 마이너스 전압을 발생하는 마이너스 전압 발생회로에 관한 것이다.
일반적으로 TTL(Transistor Transistor Logic) 계통으로 이루어진 디지털 회로, CMOS(Complementary Metal Oxide Semiconductor) 계열이 혼재되어 있는 디지털 회로 및 디지털 회로와 아날로그 회로가 혼재되어 있는 회로 등은 접지를 기준으로 하여 플러스 및 마이너스 방향으로 동일한 레벨을 가지는 플러스 전압 및 마이너스 전압을 함께 사용하고 있다.
그러나 하나의 전원 회로부에서 플러스 전압 및 마이너스 전압을 모두 발생할 경우에 전원 회로부의 구성이 매우 복잡하게 된다.
그러므로 통상적으로 전원 회로부에서는 플러스 전압을 발생하고, 그 전원 회로부에서 발생되는 하나의 플러스 전압을 이용하여, 그 플러스 전압과 레벨은 동일하고, 극성이 반대인 마이너스 전압을 발생하여 공급하고 있다.
도 1은 전원 회로부에서 출력되는 플러스 전압을 이용하여 레벨이 동일하고 극성이 반대인 마이너스 전압을 발생하는 종래의 마이너스 전압 발생 회로도이다.
여기서, 부호 10은 일정 주기의 스위칭 펄스신호를 발생하는 펄스신호 발생부이다.
상기 펄스신호 발생부(10)의 출력단자는 스위칭 트랜지스터(Q11)의 베이스에 접속되고, 스위칭 트랜지스터(Q11)의 콜렉터에는, 전원 회로부(12)에서 출력되는 플러스 전압이 스위칭 트랜스(TA)의 일차 코일을 통해 인가되게 구성된다.
그리고 상기 스위칭 트랜스(TA)의 이차 코일은 역방향 다이오드(D11)를 통해 접지 콘덴서(C11)에 접속되어 마이너스 전압을 출력하는 정류부(14)가 구성되고, 이 정류부(14)가 출력하는 마이너스 전압 및 상기 전원 회로부(12)가 출력하는 플러스 전압이 부하(16)에 동작 전원으로 공급되게 구성된다.
이와 같이 구성된 종래의 마이너스 전압 발생회로는 전원 회로부(10)가 소정 레벨의 플러스 전압을 출력하는 상태에서 펄스신호 발생부(10)가 소정 주기의 스위칭 펄스신호를 발생하고, 발생한 소정 주기의 스위칭 펄스신호는 트랜지스터(Q11)의 베이스에 인가된다.
그러면, 상기 펄스신호 발생부(10)가 발생하는 소정 주기의 스위칭 펄스신호에 따라 트랜지스터(Q11)가 온 및 오프를 반복하게 되고, 트랜지스터(Q11)의 온 및 오프에 따라 전원 회로부(12)에서 출력되는 플러스 전압이 스위칭 트랜스(TA)의 일차코일에서 스위칭되어 스위칭 트랜스(TA)의 이차코일로 유도된다.
상기 스위칭 트랜스(TA)의 이차코일로 유도된 전압은 정류부(14)의 역방향 다이오드(D11)를 통해 마이너스 전압이 정류되고, 접지 콘덴서(C11)에 의해 평활되어 마이너스 전압이 출력 즉, 정류부(14)는, 접지를 기준으로 하여 상기 전원 회로부(12)에서 출력되는 플러스 전압과 동일 레벨을 가지고 극성이 반대인 마이너스 전압을 출력하게 된다.
이와 같이 정류부(14)가 출력하는 마이너스 전압과 상기 전원 회로부(12)가 출력하는 플러스 전압은 부하(16)에 동작 전압으로 공급되어 부하(16)가 정상으로 구동된다.
그러나 상기한 종래의 마이너스 전압 발생회로는 크기가 크고 중량이 무거운 고가의 스위칭 트랜스를 사용하는 것으로서 회로 전체의 중량 및 크기가 커지고, 스위칭 트랜스의 사용으로 인하여 효율이 나쁠 뿐만 아니라 스위칭 잡음이 많이 발생하게 되는 등의 여러 가지 문제점이 있었다.
따라서 본 발명의 목적은 콘덴서와 트랜지스터의 스위칭 동작을 이용하여 플러스 전압과 동일한 레벨을 가지고 극성이 반대인 마이너스 전압을 발생하는 마이너스 전압 발생회로를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 마이너스 전압 발생회로에 따르면, 펄스신호 발생수단을 구비하여 상호간에 위상이 반대인 소정 주기의 제 1 및 제 2 펄스신호를 발생하고, 펄스신호 발생수단이 제 1 펄스신호를 고전위로 출력하는 기간동안 제 1 스위칭 수단이 동작하면서 전원 회로부에서 출력되는 플러스 전압을 콘덴서에 충전하며, 펄스신호 발생수단이 제 2 펄스신호를 고전위로 출력하는 기간동안 제 2 스위칭 수단이 동작하면서 상기 콘덴서에 충전된 전압의 극성을 반전시켜 마이너스 전압을 발생 및 출력하는 것을 특징으로 한다.
상기 펄스신호 발생수단은 마이크로 컴퓨터를 사용하여 상호간에 위상이 반전되는 제 1 및 제 2 펄스신호를 발생하고, 제 1 및 제 2 펄스신호는 상기 제 1 및 제 2 스위칭 수단이 동시에 동작하지 않도록 위상이 반전될 경우에 소정의 시간동안 모두 저전위를 유지하게 한다.
그리고 상기 펄스신호 발생수단은 소정 주기로 펄스신호를 발생하는 펄스신호 발생기; 및 상기 펄스신호 발생기가 출력하는 펄스신호로 상호간에 위상이 반대이고 위상이 반전될 경우에 모두 저전위를 유지하는 구간을 가지는 제 1 및 제 2 펄스신호를 발생하는 펄스신호 변환부를 구비하고, 상기 펄스신호 발생기는; 마이크로 컴퓨터를 사용하며, 상기 펄스신호 변환부는; 상기 펄스신호 발생기가 출력하는 펄스신호를 소정의 시간동안 지연시키는 지연기; 상기 펄스신호 발생기 및 지연기의 출력신호를 논리 곱하여 제 2 펄스신호를 발생하는 제 1 앤드 게이트; 상기 펄스신호 발생기 및 지연기의 출력신호를 각기 반전시키는 제 1 및 제 2 인버터; 및 상기 제 1 및 제 2 인버터의 출력신호를 논리 곱하여 제 2 펄스신호를 발생하는 제 1 앤드 게이트를 구비하는 것을 특징으로 한다.
또한 상기 제 1 스위칭 수단은; 상기 제 1 펄스신호에 따라 온 및 오프되는 제 1 및 제 2 트랜지스터를 구비하고 상기 전원 회로부의 출력단자에 제 1 트랜지스터, 상기 콘덴서 및 제 2 트랜지스터가 직렬 연결되고, 상기 제 2 스위칭 수단은; 상기 제 2 펄스신호에 따라 온 및 오프되는 제 3 및 제 4 트랜지스터를 구비하고 상기 전원 회로부의 출력단자에 제 3 트랜지스터, 상기 콘덴서 및 제 4 트랜지스터가 직렬 연결되는 것을 특징으로 한다.
도 1은 종래의 마이너스 전압 발생 회로도이고,
도 2는 본 발명의 마이너스 전압 발생회로의 일 실시 예를 보인 회로도이며,
도 3a 및 도 3b는 도 2의 마이크로 컴퓨터가 출력하는 펄스신호를 보인 파형도이며,
도 4는 본 발명의 마이너스 전압 발생회로의 다른 실시 예를 보인 회로도이며,
도 5a 내지 도 5f는 도 4의 각부의 파형도이다.
*도면의 주요 부분에 대한 부호의 설명*
20 : 마이크로 컴퓨터 22 : 전원 회로부
24 : 부하 26 : 제 1 스위칭 수단
28 : 제 2 스위칭 수단 40 : 펄스신호 발생수단
42 : 펄스신호 변환부 44 : 지연기
C21 : 콘덴서 AND41, AND42 : 앤드 게이트
INV41, INV42 : 인버터 Q21∼Q24 : 제 1 내지 제 4 트랜지스터
P20, P21 : 제 1 및 제 2 펄스신호
이하 첨부된 도 2 내지 도 5의 도면을 참조하여 본 발명의 마이너스 전압 발생회로를 상세히 설명한다.
도 2는 본 발명의 마이너스 전압 발생회로의 일 실시 예를 보인 회로도이다.
여기서, 부호 20은 펄스신호 발생수단인 마이크로 컴퓨터이다.
상기 마이크로 컴퓨터(20)는 두 개의 출력단자를 구비하고, 이 두 개의 출력단자로 상호간에 위상이 반전되는 일정 주기의 제 1 및 제 2 펄스신호(P20)(P21)를 각기 출력한다.
부호 22는 전원전압을 출력하는 전원 회로부이고, 부호 24는 플러스 전압 및 마이너스 전압을 동작전압으로 하여 구동되는 부하이다.
부호 26은 제 1 스위칭 수단이다.
상기 제 1 스위칭 수단(26)은, 상기 마이크로 컴퓨터(20)가 출력하는 제 1 펄스신호(P20)에 따라 온 및 오프되는 2개의 트랜지스터(Q21)(Q22)를 구비하는 것으로 제 1 펄스신호(P20)가 트랜지스터(Q21)(Q22)의 베이스에 인가되게 접속되어 트랜지스터(Q21)의 콜렉터에는 상기 전원 회로부(22)에서 출력되는 플러스 전압이 인가되게 접속되고, 트랜지스터(Q21)의 에미터는 콘덴서(C21)를 통해 상기 트랜지스터(Q22)의 콜렉터에 접속되며, 트랜지스터(Q22)의 에미터는 접지된다.
부호 28은 제 2 스위칭 수단이다.
상기 제 2 스위칭 수단(28)은, 상기 마이크로 컴퓨터(20)가 출력하는 제 2 펄스신호(P21)에 따라 온 및 오프되는 2개의 트랜지스터(Q23)(Q24)를 구비하는 것으로 제 2 펄스신호(P21)가 트랜지스터(Q23)(Q24)의 베이스에 인가되게 접속되어 트랜지스터(Q23)의 에미터는 접지되고, 트랜지스터(Q23)의 콜렉터는 상기 콘덴서(C21)를 통해 상기 트랜지스터(Q24)의 에미터에 접속되며, 트랜지스터(Q24)의 콜렉터는 상기 부하(24)의 마이너스 전압단자(-)에 접속된다.
이와 같이 구성된 본 발명의 마이너스 전압 발생회로는 전원 회로부(22)가 소정 레벨의 플러스 전압을 출력하는 상태에서 펄스신호 발생수단인 마이크로 컴퓨터(20)가 출력단자로 도 3a 및 도 3b에 도시된 바와 같이 상호간에 위상이 반대인 소정 주기의 제 1 및 제 2 펄스신호(P20)(P21)를 출력하게 되고, 출력한 제 1 및 제 2 펄스신호(P20)(P21)는 상기 제 1 스위칭 수단(26)의 트랜지스터(Q21)(Q22)의 베이스 및 상기 제 2 스위칭 수단(28)의 트랜지스터(Q23)(Q24)의 베이스에 각기 공통으로 인가된다.
그러면, 상기 마이크로 컴퓨터(20)가 제 1 펄스신호(P20)를 고전위로 출력하고, 제 2 펄스신호(P21)를 저전위로 출력하는 기간동안 제 1 스위칭 수단(26)의 트랜지스터(Q21)(Q22)가 온되고, 상기 제 2 스위칭 수단(28)의 트랜지스터(Q23)(Q24)가 오프되므로 전원 회로부(22)에서 출력되는 플러스 전원이 트랜지스터(Q21), 콘덴서(C21) 및 트랜지스터(Q22)를 순차적으로 통해 접지로 흐르면서 콘덴서(C21)에는 소정 레벨의 전압이 충전 즉, 상기 전원 회로부(22)가 출력하는 플러스 전압과 동일한 레벨의 전압이 충전된다.
이와 같은 상태에서 상기 마이크로 컴퓨터(20)가 제 1 펄스신호(P20)를 저전위로 출력하고, 제 2 펄스신호(P21)를 고전위를 출력하게 되면, 상기와는 반대로 제 1 스위칭 수단(26)의 트랜지스터(Q21)(Q22)가 오프되고, 상기 제 2 스위칭 수단(28)의 트랜지스터(Q23)(Q24)가 온된다.
그러면, 콘덴서(C21)에 충전된 전압의 극성이 반전되어 마이너스 전압을 출력 즉, 접지에서 트랜지스터(Q23), 콘덴서(C21) 및 트랜지스터(Q24)를 통해 부하(24)의 마이너스 단자(-)로 전류가 흐르게 되므로 콘덴서(C21)의 충전전압이 방전되면서 부하(24)의 마이너스 단자(-)로, 상기 전원 회로부(22)가 출력하는 플러스 전압과 레벨은 동일하고 극성이 반대인 마이너스 전압을 공급하게 된다.
여기서, 상기 트랜지스터(Q21, Q23)(Q22, Q24)가 동시에 온되면, 트랜지스터(Q21, Q23)(Q22, Q24)로 과전류가 흘러 손상된다.
그러므로 본 발명에서는 도 3a 및 도 3b에 도시된 바와 같이 상기 마이크로 컴퓨터(20)가 출력단자로 출력하는 제 1 및 제 2 펄스신호의 위상을 반전시킬 경우에 두 펄스신호가 소정의 시간(t)동안 모두 저전위를 유지하도록 하여 트랜지스터(Q21, Q23)(Q22, Q24)가 동시에 온되지 않도록 한다.
도 4는 본 발명의 마이너스 전압 발생회로의 다른 실시 예를 보인 회로도이다.
여기서, 부호 40은 본 발명의 펄스신호 발생수단이다.
상기 펄스신호 발생수단(40)은, 소정의 주기로 하나의 펄스신호를 발생하는 펄스신호 발생기인 마이크로 컴퓨터(20)와, 상기 마이크로 컴퓨터(20)가 출력하는 펄스신호로 상호간에 위상이 반대이고 위상이 반전될 경우에 모두 저전위를 유지하는 구간을 가지는 제 1 및 제 2 펄스신호를 발생하는 펄스신호 변환부(42)를 구비한다.
상기 펄스신호 변환부(42)는, 상기 마이크로 컴퓨터(20)가 출력하는 펄스신호를 소정의 시간동안 지연시키는 지연기(44)와, 상기 마이크로 컴퓨터(20) 및 지연기(44)가 출력하는 펄스신호를 논리 곱하여 제 1 펄스신호(P20)를 발생하는 제 1 앤드 게이트(AND41)와, 상기 마이크로 컴퓨터(20) 및 지연기(44)가 출력하는 펄스신호를 각기 반전시키는 제 1 및 제 2 인버터(INV41)(INV42)와, 상기 제 1 및 제 2 인버터(INV41)(INV42)의 출력신호를 논리 곱하여 제 2 펄스신호(P21)를 발생하는 제 2 앤드 게이트(AND42)로 구성된다.
이와 같이 구성된 본 발명의 다른 실시 예는 전원 회로부(22)가 전원전압을 출력하는 상태에서 펄스신호 발생수단(40)의 펄스 발생기인 마이크로 컴퓨터(20)가 도 5a에 도시된 바와 같이 소정 주기의 펄스신호를 출력하고, 출력한 소정 주기의 펄스신호는 펄스신호 변환부(42)의 지연기(44)를 통해 도 5b에 도시된 바와 같이 소정의 시간동안 지연되어 출력된다.
이와 같이 마이크로 컴퓨터(20)가 출력하는 소정 주기의 펄스신호 및 펄스신호 변환부(42)의 지연기(44)에서 지연된 펄스신호는 제 1 앤드 게이트(AND41)에서 논리 곱된다.
또한 상기 마이크로 컴퓨터(20)가 출력하는 소정 주기의 펄스신호 및 펄스신호 변환부(42)의 지연기(44)에서 지연된 펄스신호는 제 1 및 제 2 인버터(INV41)(INV42)를 통해 도 5d 및 도 5e에 도시된 바와 같이 반전된 후 제 2 앤드 게이트(AND42)에서 논리 곱된다.
그러므로 상기 제 1 및 제 2 앤드 게이트(AND41)(AND42)는 도 5c 및 도 5f에 도시된 바와 같이 위상이 서로 상이하고, 위상이 반전될 경우에 소정의 시간(t)동안 모두 저전위를 유지하는 제 1 및 제 2 펄스신호(P20)(P21)를 각기 출력하게 된다.
이와 같이 펄스신호 발생수단(40)의 펄스신호 변환부(42)의 제 1 및 제 2 앤드 게이트(AND41, AND42)가 출력하는 제 1 및 제 2 펄스신호(P20)(P21)는 트랜지스터(Q22, Q21)의 베이스에 인가되는 것으로 상기한 일 실시 예와 마찬가지로 트랜지스터(Q22, Q21)가 교대로 온 및 오프되면서 콘덴서(C21)에는 상기 전원 회로부(22)가 출력하는 전원전압의 2배 전압을 발생하게 되고, 콘덴서(C21)에서 발생되는 2배 전압은 정류부(24)를 통해 정류 및 평활되어 2배 전압이 출력된다.
이상에서와 같이 본 발명에 따르면, 별도의 스위칭 트랜스 등을 사용하지 않고, 서로 위상이 반전된 제 1 및 제 2 펄스신호와, 트랜지스터 및 콘덴서를 이용하여 전원 발생부가 발생하는 플러스 전압과 동일한 레벨을 가지고 극성이 반대인 마이너스 전압을 발생하는 것으로서 저렴하게 제조할 수 있고, 크기를 소형화할 수 있음은 물론 집적화할 수 있으며, 또한 스위칭 잡음이 거의 발생하지 않으며, 효율이 높게 되는 등의 효과가 있다.
Claims (8)
- 소정 레벨의 플러스 전압을 발생하는 전원 회로부;상기 전원 회로부의 출력전원을 충전 및 방전시키는 콘덴서;상호간에 위상이 반전되는 제 1 및 제 2 펄스신호를 발생하는 펄스신호 발생수단;상기 펄스신호 발생수단이 출력하는 제 1 펄스신호에 따라 온 및 오프되고 온될 경우에 상기 전원 회로부의 출력 플러스 전압이 상기 콘덴서에 충전되게 하는 제 1 스위칭 수단;상기 펄스신호 발생수단이 출력하는 제 2 펄스신호에 따라 온 및 오프되고 온될 경우에 상기 콘덴서에 충전된 전압의 극성을 반전시켜 마이너스 전압을 출력하는 제 2 스위칭 수단으로 구성됨을 특징으로 하는 마이너스 전압 발생회로.
- 제 1 항에 있어서, 상기 펄스신호 발생수단은;마이크로 컴퓨터를 사용하여 상호간에 위상이 반전되는 제 1 및 제 2 펄스신호를 발생하는 것을 특징으로 하는 마이너스 전압 발생회로.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 펄스신호는;상기 제 1 및 제 2 트랜지스터가 동시에 온되지 않도록 위상이 반전될 경우에 소정의 시간동안 모두 저전위를 유지하는 것을 특징으로 하는 마이너스 전압 발생회로.
- 제 1 항에 있어서, 상기 펄스신호 발생수단은;소정 주기로 펄스신호를 발생하는 펄스신호 발생기; 및상기 펄스신호 발생기가 출력하는 펄스신호로 상호간에 위상이 반대이고 위상이 반전될 경우에 모두 저전위를 유지하는 구간을 가지는 제 1 및 제 2 펄스신호를 발생하는 펄스신호 변환부로 구성됨을 특징으로 하는 마이너스 전압 발생회로.
- 제 4 항에 있어서, 상기 펄스신호 발생기는;마이크로 컴퓨터인 것을 특징으로 하는 마이너스 전압 발생회로.
- 제 5 항에 있어서, 상기 펄스신호 변환부는;상기 펄스신호 발생기가 출력하는 펄스신호를 소정의 시간동안 지연시키는 지연기;상기 펄스신호 발생기 및 지연기의 출력신호를 논리 곱하여 제 2 펄스신호를 발생하는 제 1 앤드 게이트;상기 펄스신호 발생기 및 지연기의 출력신호를 각기 반전시키는 제 1 및 제 2 인버터; 및상기 제 1 및 제 2 인버터의 출력신호를 논리 곱하여 제 2 펄스신호를 발생하는 제 1 앤드 게이트로 구성됨을 특징으로 하는 마이너스 전압 발생회로.
- 제 1 항에 있어서, 상기 제 1 스위칭 수단은;상기 제 1 펄스신호에 따라 온 및 오프되는 제 1 및 제 2 트랜지스터를 구비하고 상기 전원 회로부의 출력단자에 제 1 트랜지스터, 상기 콘덴서 및 제 2 트랜지스터가 직렬 연결되는 것을 특징으로 하는 마이너스 전압 발생회로.
- 제 1 항에 있어서, 상기 제 2 스위칭 수단은;상기 제 2 펄스신호에 따라 온 및 오프되는 제 3 및 제 4 트랜지스터를 구비하고 상기 전원 회로부의 출력단자에 제 3 트랜지스터, 상기 콘덴서 및 제 4 트랜지스터가 직렬 연결되는 것을 특징으로 하는 마이너스 전압 발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053766A KR100344223B1 (ko) | 1999-11-30 | 1999-11-30 | 마이너스 전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053766A KR100344223B1 (ko) | 1999-11-30 | 1999-11-30 | 마이너스 전압 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048889A true KR20010048889A (ko) | 2001-06-15 |
| KR100344223B1 KR100344223B1 (ko) | 2002-07-20 |
Family
ID=19622628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990053766A KR100344223B1 (ko) | 1999-11-30 | 1999-11-30 | 마이너스 전압 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100344223B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3970871A (en) * | 1974-02-19 | 1976-07-20 | Gte Automatic Electric Laboratories Incorporated | Negative DC to positive DC converter |
-
1999
- 1999-11-30 KR KR1019990053766A patent/KR100344223B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100344223B1 (ko) | 2002-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0292148B1 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| EP0053014B1 (en) | Clock generator circuit | |
| KR100729058B1 (ko) | 브리지형 동기식 정류용 외부 구동 회로 | |
| US4135235A (en) | Synthesizer circuit for generating three-tier waveforms | |
| US6816000B2 (en) | Booster circuit | |
| JPH0748942B2 (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| EP0655826A1 (en) | DC-DC boost converter for driving a capacitive load | |
| JPH09219976A (ja) | 電力変換装置の駆動方法 | |
| EP0793333A1 (en) | Charge pump | |
| US7471532B1 (en) | Electric circuit, in particular for a medium-voltage power converter | |
| JPH0731133A (ja) | 半導体チップ用の電圧変換装置および方法 | |
| US8310293B2 (en) | PWM signal generator for digital controlled power supply | |
| KR100344223B1 (ko) | 마이너스 전압 발생회로 | |
| CN110708044A (zh) | 一种锯齿波产生电路及升降压变换器 | |
| US4908752A (en) | DC-to-DC voltage-increasing power source | |
| JP3576711B2 (ja) | ３相ブラシレスモータの駆動回路 | |
| US5517402A (en) | Inverter circuit with an improved inverter driving circuit | |
| US5684681A (en) | Drive circiut of switching element for switching mode power supply device | |
| US5668712A (en) | Circuit for controlling a DCC converter in a power supply circuit for a discharge lamp of a motor vehicle headlight | |
| CN210780704U (zh) | 一种锯齿波产生电路及升降压变换器 | |
| KR100344224B1 (ko) | 2배 전압 발생회로 | |
| JP2560728B2 (ja) | トランジスタスイッチング装置のタ−ンオンロック回路 | |
| JPH0667204B2 (ja) | 電力変換装置 | |
| JPH04304161A (ja) | 昇圧回路 | |
| SU1334310A1 (ru) | Устройство дл управлени транзисторами двухтактного преобразовател |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130626 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |