KR20010046434A - 열영상 검출용 초전소자 제조방법 - Google Patents

열영상 검출용 초전소자 제조방법 Download PDF

Info

Publication number
KR20010046434A
KR20010046434A KR1019990050210A KR19990050210A KR20010046434A KR 20010046434 A KR20010046434 A KR 20010046434A KR 1019990050210 A KR1019990050210 A KR 1019990050210A KR 19990050210 A KR19990050210 A KR 19990050210A KR 20010046434 A KR20010046434 A KR 20010046434A
Authority
KR
South Korea
Prior art keywords
film
metal electrode
glass
dielectric film
layer
Prior art date
Application number
KR1019990050210A
Other languages
English (en)
Other versions
KR100308789B1 (ko
Inventor
김태훈
한명수
임성수
한석룡
Original Assignee
김충환
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 주식회사 케이이씨 filed Critical 김충환
Priority to KR1019990050210A priority Critical patent/KR100308789B1/ko
Publication of KR20010046434A publication Critical patent/KR20010046434A/ko
Application granted granted Critical
Publication of KR100308789B1 publication Critical patent/KR100308789B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/855Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H10N10/8552Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen the compounds being superconducting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials
    • H10N60/855Ceramic superconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

글래스의 구조 변경을 통하여, 유전막으로부터 글래스를 용이하게 분리할 수 있도록 한 열영상 검출용 초전소자 제조방법이 개시된다.
이를 구현하기 위하여 본 발명에서는, 유전막의 프론트면을 소정 부분 선택식각하여 상기 유전막 내에 복수의 홈을 형성하는 공정과; 상기 홈 내부의 슬레그를 제거하는 공정과; 상기 홈 내에만 선택적으로 에치스토퍼막을 형성하는 공정과; 상기 결과물 전면에, "공통 전극/페릴렌막/반투과성막" 적층 구조의 IR 흡수막을 형성하는 공정과; 상기 IR 흡수막 상에 복수의 관통 홀이 구비된 글래스를 부착하는 공정과; 상기 에치스토퍼막이 노출되도록 상기 유전막의 백면을 소정 두께 폴리싱하여 유전막 패턴을 형성하는 공정과; 상기 유전막 패턴의 백면 상에만 선택적으로 제 1 금속 전극을 형성하는 공정과; 상기 제 1 금속 전극 상에 인듐 범프를 형성하는 공정; 및 메사 형상의 아이솔레이션 절연막과 제 2 금속 전극이 구비된 반도체 칩을 준비한 다음, 상기 인듐 범프를 매개체로 이용하여 상기 제 2 금속 전극과 상기 제 1 금속 전극 간을 플립 칩 본딩하는 공정으로 이루어진 열영상 검출용 초전소자 제조방법이 제공된다.

Description

열영상 검출용 초전소자 제조방법{method for fabricating pyroelectric device for detecting thermal image}
본 발명은 글래스의 구조 변경을 통하여, 유전막으로부터의 글래스 분리가 용이하게 이루어질 수 있도록 한 열영상 검출용 초전소자 제조방법에 관한 것이다.
최근들어, 전기석, 주석산 또는 자당등의 결정체의 일부를 가열하여 생기는 표면의 유전분극에 의한 전하를 이용하는 초전기에 대한 연구 개발이 매우 활발하게 이루어지고 있다. 초전형 열전소자는 이러한 초전기를 이용한 소자의 하나로서 별도로 제조된 단결정 구조의 집적소자와 모듈 형태로 재조합되어 열영상 검출용 초전소자로 사용되고 있다.
도 1a 내지 도 1i에는 상기 초전형 열전소자와 단결정 구조의 집적소자가 조합된 종래의 열영상 검출용 초전소자 제조방법을 도시한 공정수순도가 제시되어 있다. 상기 공정수순도를 참조하여 그 제조방법을 제 9 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 1a에 도시된 바와 같이 유전막(10)의 프론트면을 소정 부분 레이저 식각하여 유전막(10) 내에 복수의 홈(g)을 형성한다. 이때, 유전막(10)은 유전체의 자발 분극에 의해 초전 전류가 발생하는 강유전체 물질로 형성되는데, 그 대표적인 예로는 BST(BaSrTiO3), PZT(PbZrTiO3), BT(BaTiO3), PST(PbScTaO3) 등을 들 수 있다.
제 2 단계로서, 도 1b에 도시된 바와 같이 레이저 식각시 생성된 슬레그를 제거하고 식각면의 균질성(uniformity)을 향상시킬 목적으로 습식식각 공정을 적용하여 상기 홈(g) 내부를 소정 부분 식각처리한다. 그 결과, 도시된 형태의 홈(g')이 만들어지게 된다.
제 3 단계로서, 도 1c에 도시된 바와 같이 상기 홈(g') 내부가 충분히 채워지도록 유전막(10) 상의 프론트면에 폴리이미드(polyimide) 재질의 에치스토퍼막(12)을 형성하고, 이를 소정 두께 폴리싱하여 상기 홈(g') 내에만 에치스토퍼막(12)을 잔존시킨다.
제 4 단계로서, 도 1d에 도시된 바와 같이 에치스토퍼막(12)을 포함한 유전막(10)의 프론트면에 "공통 전극(14)/페릴렌막(parylene)(16)/반투과성막(18)" 적층 구조의 적외선 흡수막(이하, IR 흡수막이라 한다)을 형성한다.
제 5 단계로서, 도 1e에 도시된 바와 같이 에폭시(epoxy)나 왁스(wax) 재질의 접착제(20)를 사용하여 상기 IR 흡수막을 이루는 반투과성막(18) 상에 글래스(22)를 부착한다.
제 6 단계로서, 도 1f에 도시된 바와 같이 제 5 단계에서 제조된 결과물을 뒤집어 유전막(10)의 백면이 위로 올라오도록 위치 정렬한 다음, 에치스토퍼막(12)이 노출될 때까지 상기 유전막(10)의 백면을 폴리싱하여 에치스토퍼막(12) 사이 사이에 유전막 패턴(10a)이 놓여지도록 한다. 이어, 폴리싱된 유전막 패턴(10a)의 백면 상에만 선택적으로 "In/Au/TiW/NiCr" 적층 구조의 제 1 금속 전극(24)을 형성하고, 상기 금속 전극(24) 상에 인듐 범프(26)를 형성한다.
제 7 단계로서, 도 1g에 도시된 바와 같이 메사 형상의 아이솔레이션 절연막(52)과 제 2 금속 전극(54)이 구비된 반도체 칩(50)을 준비한다.
제 8 단계로서, 도 1h에 도시된 바와 같이 인듐 범프(26)를 매개체로 이용하여 반도체 칩(50) 상의 제 2 금속 전극(54)과 유전막 패턴(10a) 백면의 제 1 금속 전극(24) 간을 플립 칩 본딩한다.
제 9 단계로서, 도 1i에 도시된 바와 같이 IR 흡수막을 이루는 반투과성막(18)으로부터 글래스(22)를 분리하고, 상기 홈(g') 내의 에치스토퍼막(12)을 제거하므로써, 본 공정 진행을 완료한다.
그러나, 상기에 언급된 일련의 공정수순에 의거하여 열영상 검출용 초전 소자를 제조할 경우에는 소자 제조시 다음과 같은 문제가 발생된다.
유전막(10) 상에 글래스(22) 부착시, 접착제(20)로서 에폭시를 이용할 경우에는 왁스를 사용한 경우에 비해 우수한 접착 특성을 얻을 수 있기는 하나 플립 칩 본딩후 IR 흡수막으로부터의 글래스 분리가 어렵다는 문제가 발생되고, 반면 왁스를 이용할 경우에는 에폭시를 사용한 경우에 비해 접착력이 떨어지므로 분리 자체가 용이하기는 하나 재질 특징상, 케미컬 특성이 약하고 용융점(mealting point)과 연화점(softening point)이 이 낮다는 특성을 지녀, 공정 진행시 가해지는 열 스트레스(thermal stress)나 습식식각(특히, 세정 작업)시 이용되는 케미컬로부터 왁스가 손상(damage)되는 문제가 발생된다.
이에 본 발명의 목적은, 복수의 관통 홀이 구비된 글래스를 적용하여 열영상 검출용 초전소자를 제조해 주므로써, 에폭시 재질의 접착제를 사용하여 유전막과 글래스 간을 부착시켜 주더라도 유전막으로부터의 글래스 분리가 용이하게 이루어질 수 있도록 한 열영상 검출용 초전소자 제조방법을 제공함에 있다.
도 1a 내지 도 1i는 종래의 열영상 검출용 초전소자 제조방법을 도시한 공정수순도,
도 2a 내지 도 2i는 본 발명에 의한 열영상 검출용 초전소자 제조방법을 도시한 공정수순도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 유전막의 프론트면을 소정 부분 선택식각하여 상기 유전막 내에 복수의 홈을 형성하는 공정과; 상기 홈 내부의 슬레그를 제거하는 공정과; 상기 홈 내에만 선택적으로 에치스토퍼막을 형성하는 공정과; 상기 결과물 전면에, "공통 전극/페릴렌막/반투과성막" 적층 구조의 IR 흡수막을 형성하는 공정과; 상기 IR 흡수막 상에 복수의 관통 홀이 구비된 글래스를 부착하는 공정과; 상기 에치스토퍼막이 노출되도록 상기 유전막의 백면을 소정 두께 폴리싱하여 유전막 패턴을 형성하는 공정과; 상기 유전막 패턴의 백면 상에만 선택적으로 제 1 금속 전극을 형성하는 공정과; 상기 제 1 금속 전극 상에 인듐 범프를 형성하는 공정; 및 메사 형상의 아이솔레이션 절연막과 제 2 금속 전극이 구비된 반도체 칩을 준비한 다음, 상기 인듐 범프를 매개체로 이용하여 상기 제 2 금속 전극과 상기 제 1 금속 전극 간을 플립 칩 본딩하는 공정으로 이루어진 열영상 검출용 초전소자 제조방법이 제공된다.
상기 공정을 적용하여 초전소자를 제조할 경우, 유전막으로부터 글래스 분리시 에폭시 분리 용액이 글래스의 사면외에 그 내부에 만들어진 관통 홀을 통해서도 침투하게 되므로, 유전막과 글래스 간의 분리 작업이 보다 용이하게 이루어질 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 2a 내지 도 2i는 본 발명에서 제안된 열영상 검출용 초전소자 제조방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 제 9 단계로 구분하여 살펴보면 다음과 같다. 여기서는 편의상, 종래 기술과 동일하게 진행되는 부분은 간략하게만 언급하고 차별화되는 부분을 중심으로 살펴본다.
제 1 단계로서, 도 2a에 도시된 바와 같이 유전막(100)의 프론트면을 소정 부분 레이저 식각하여 유전막(100) 내에 복수의 홈(g)을 형성한다. 이때, 유전막(100)은 유전체의 자발 분극에 의해 초전 전류가 발생하는 강유전체 물질(예컨대, BST, PZT, BT, PST 등)로 형성되며, 상기 홈(g) 형성 공정은 레이저 식각 공정 대신 이온 밀링법으로 실시해 주어도 무방하다.
제 2 단계로서, 도 2b에 도시된 바와 같이 레이저 식각시 생성된 슬레그를 제거하고 식각면의 균질성을 향상시킬 목적으로 습식식각 공정을 이용하여 상기 홈(g) 내부를 소정 부분 식각처리한다. 그 결과, 도시된 형태의 홈(g')이 만들어지게 된다.
제 3 단계로서, 도 2c에 도시된 바와 같이 상기 홈(g') 내부가 충분히 채워지도록 유전막(100) 상의 프론트면에 폴리이미드 재질의 에치스토퍼막(102)을 형성하고, 유전막(100) 표면이 노출될 때까지 이를 폴리싱하여 상기 홈(g') 내에만 에치스토퍼막(102)을 잔존시킨다.
제 4 단계로서, 도 2d에 도시된 바와 같이 에치스토퍼막(102)을 포함한 유전막(100)의 프론트면에 "공통 전극(104)/페릴렌막(106)/반투과성막(108)" 적층 구조의 IR 흡수막을 형성한다. 이때, 상기 공통 전극(104)과 반투과성막(108)은 NiCr이나 TiW 재질로 형성된다.
제 5 단계로서, 도 2e에 도시된 바와 같이 에폭시 재질의 접착제(110)를 사용하여 상기 IR 흡수막을 이루는 반투과성막(108) 상에 복수의 관통 홀(h)이 구비된 글래스(112)를 부착한다. 이와 같이 관통 홀(h)이 구비된 글래스(112)를 적용하여 소자 제조를 이룬 것은 플립 칩 본딩 공정 완료후 실시되는 유전막으로부터의 글래스 분리 작업시 에폭시 분리 용액의 침투 부위를 넓혀 주기 위함이다.
제 6 단계로서, 도 2f에 도시된 바와 같이 제 5 단계에서 제조된 결과물을 뒤집어 유전막(100)의 백면이 위로 올라오도록 위치 정렬한 다음, 에치스토퍼막(102)이 노출될 때까지 상기 유전막(100)의 백면을 폴리싱하여 에치스토퍼막(102) 사이 사이에 유전막 패턴(100a)이 놓여지도록 한다. 이어, 폴리싱된 유전막 패턴(100a)의 백면 상에만 선택적으로 "In/Au/TiW/NiCr" 적층 구조의 제 1 금속 전극(114)을 형성하고, 상기 금속 전극(114) 상에 인듐 범프(116)를 형성한다.
제 7 단계로서, 도 2g에 도시된 바와 같이 신호처리를 위한 회로가 집적된 반도체 칩(150)을 준비하고, 그 위에 메사 형상을 갖는 폴리이미드 재질의 아이솔레이션 절연막(152)을 형성한 다음, 상기 아이솔레이션 절연막(152)의 상면과 그 일 측면 및 반도체 칩(150) 상의 소정 부분에 걸쳐 제 2 금속 전극(154)을 형성한다.
제 8 단계로서, 도 2h에 도시된 바와 같이 유전막 패턴(100a)과 아이솔레이션 절연막(152)이 상·하측부에서 각각 일대일 대응되도록 위치 정렬한 다음, 인듐 범프(116)를 매개체로 이용하여 반도체 칩(150) 상의 제 2 금속 전극(154)과 유전막 패턴(100a) 백면의 제 1 금속 전극(114) 간을 플립 칩 본딩한다.
제 9 단계로서, 도 2i에 도시된 바와 같이 IR 흡수막을 이루는 반투과성막(108)으로부터 글래스(112)를 분리하고, 상기 홈(g') 내의 에치스토퍼막(102)을 제거해 주므로써, 본 공정 진행을 완료한다.
이와 같이 공정을 진행할 경우, 반투과성막(108)으로부터 글래스(112) 분리시 에폭시 분리 용액이 글래스(112)의 사면(four side)외에 그 내부에 만들어진 관통 홀을 통해서도 침투하게 되므로, 공정 진행상의 어려움없이도 유전막 패턴(100a)과 글래스(112) 간을 용이하게 분리할 수 있게 된다.
뿐만 아니라, 기존의 경우에는 접착제(110)로서 에폭시를 사용할 경우 유전막과 글래스간의 분리가 어려워 전체적인 칩 사이즈 증가에 제한이 따랐으나, 본 기술을 적용할 경우에는 전체적인 칩 사이즈를 크게 가져가더라도 글래스(112) 내의 관통 홀(h) 개수 조절을 통해 유전막과 글래스간을 쉽게 분리할 수 있게 되므로, 초전 소자 제조시 칩 사이즈의 크기 제한으로부터 자유로와질 수 있다는 부가적인 효과 또한 얻을 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 복수의 관통 홀이 구비된 글래스를 적용하여 열영상 검출용 초전소자를 제조하므로써, 유전막으로부터 글래스 분리시 에폭시 분리 용액이 침투되는 영역을 기존보다 넓게 확보할 수 있게 되므로, 에폭시 재질의 접착제를 사용하여 유전막과 글래스 간을 부착하더라도 공정 진행상의 어려움없이 유전막과 글래스 간을 분리시킬 수 있게 된다.

Claims (1)

  1. 유전막의 프론트면을 소정 부분 선택식각하여 상기 유전막 내에 복수의 홈을 형성하는 공정과;
    상기 홈 내부의 슬레그를 제거하는 공정과;
    상기 홈 내에만 선택적으로 에치스토퍼막을 형성하는 공정과;
    상기 결과물 전면에, "공통 전극/페릴렌막/반투과성막" 적층 구조의 IR 흡수막을 형성하는 공정과;
    상기 IR 흡수막 상에 복수의 관통 홀이 구비된 글래스를 부착하는 공정과;
    상기 에치스토퍼막이 노출되도록 상기 유전막의 백면을 소정 두께 폴리싱하여 유전막 패턴을 형성하는 공정과;
    상기 유전막 패턴의 백면 상에만 선택적으로 제 1 금속 전극을 형성하는 공정과;
    상기 제 1 금속 전극 상에 인듐 범프를 형성하는 공정; 및
    메사 형상의 아이솔레이션 절연막과 제 2 금속 전극이 구비된 반도체 칩을 준비한 다음, 상기 인듐 범프를 매개체로 이용하여 상기 제 2 금속 전극과 상기 제 1 금속 전극 간을 플립 칩 본딩하는 공정으로 이루어진 것을 특징으로 하는 열영상 검출용 초전소자 제조방법.
KR1019990050210A 1999-11-12 1999-11-12 열영상 검출용 초전소자 제조방법 KR100308789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990050210A KR100308789B1 (ko) 1999-11-12 1999-11-12 열영상 검출용 초전소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990050210A KR100308789B1 (ko) 1999-11-12 1999-11-12 열영상 검출용 초전소자 제조방법

Publications (2)

Publication Number Publication Date
KR20010046434A true KR20010046434A (ko) 2001-06-15
KR100308789B1 KR100308789B1 (ko) 2001-11-02

Family

ID=19619791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050210A KR100308789B1 (ko) 1999-11-12 1999-11-12 열영상 검출용 초전소자 제조방법

Country Status (1)

Country Link
KR (1) KR100308789B1 (ko)

Also Published As

Publication number Publication date
KR100308789B1 (ko) 2001-11-02

Similar Documents

Publication Publication Date Title
KR100430044B1 (ko) 수직으로집적된반도체소자및그의제조방법
US5627112A (en) Method of making suspended microstructures
TWI538132B (zh) 具兩段構成的貫通孔的半導體裝置及其製造方法
CA2536799C (en) Semiconductor package and method of manufacturing the same
US5185292A (en) Process for forming extremely thin edge-connectable integrated circuit structure
US20090174018A1 (en) Construction methods for backside illuminated image sensors
US8199963B2 (en) Microphone arrangement and method for production thereof
TWI605557B (zh) 電子封裝件及其製法與基板結構
JP2006287118A (ja) 半導体装置及びその製造方法
JP5409084B2 (ja) 半導体装置の製造方法
US7297613B1 (en) Method of fabricating and integrating high quality decoupling capacitors
JPH08125120A (ja) 半導体装置およびその製造方法
JP2001189419A (ja) 3次元半導体集積回路装置の製造方法
KR100308789B1 (ko) 열영상 검출용 초전소자 제조방법
KR100279501B1 (ko) 열영상 검출용 초전소자 제조방법
KR100298576B1 (ko) 열영상검출용초전소자제조방법
KR100298575B1 (ko) 열영상검출용초전소자제조방법
KR100308790B1 (ko) 열영상 검출용 초전소자
KR100308785B1 (ko) 열영상검출용초전소자및그제조방법
KR100308786B1 (ko) 열영상검출용초전소자제조방법
KR100276657B1 (ko) 열영상 검출용 반도체 장치 및 그 제조방법
JP2016001759A (ja) 半導体装置
KR100285250B1 (ko) 열영상 검출용 초전 소자 제조방법
US20090176322A1 (en) Method for fabricating an ink jetting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040901

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee