KR20010046096A - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR20010046096A
KR20010046096A KR1019990049711A KR19990049711A KR20010046096A KR 20010046096 A KR20010046096 A KR 20010046096A KR 1019990049711 A KR1019990049711 A KR 1019990049711A KR 19990049711 A KR19990049711 A KR 19990049711A KR 20010046096 A KR20010046096 A KR 20010046096A
Authority
KR
South Korea
Prior art keywords
reset
electrode line
electrode lines
pulse
sub
Prior art date
Application number
KR1019990049711A
Other languages
Korean (ko)
Other versions
KR100313112B1 (en
Inventor
이성찬
염정덕
강경호
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1019990049711A priority Critical patent/KR100313112B1/en
Priority to JP2000340940A priority patent/JP2001175224A/en
Publication of KR20010046096A publication Critical patent/KR20010046096A/en
Application granted granted Critical
Publication of KR100313112B1 publication Critical patent/KR100313112B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

PURPOSE: A method for driving a plasma display panel is provided to improve an image quality by increasing the accuracy of an addressing and a display discharge by performing an effective reset step. CONSTITUTION: Driving signals(Sy1-Sy8) are applied to a corresponding Y electrode line of each sub-field respectively. And, driving signals(Sx1..4,Sx5..8) are applied to an X electrode line corresponding to the scanned Y electrode lines, and a GND is a ground voltage. While, a Y reset pulse(3) is applied, an X reset pulse(7) having an opposite polarity to the Y reset pulse is applied to an X electrode line. While Y and X reset pulses are applied, a reset auxiliary pulse(8) is applied to all the address electrode lines. Therefore, a reset discharge between the X electrode line and the Y electrode line is strengthened and thus the efficiency of reset is increased. Display discharge pulses(2,5) are applied to X electrode lines and Y electrode lines continuously, and the Y reset pulse and a scan pulse(6) are applied between display discharge pulses. Here, reset or address pulses are applied as to the corresponding Y electrode lines of a plurality of sub-fields. Until the scan pulse is applied after the Y reset pulse is applied, there is an idle period so that space charges are distributed smoothly in a corresponding pixel region. T12 and T21 and T22 and T31 are idle periods corresponding to a Y electrode line group of the first or the fourth sub-field, and T22 and T31 and T32 and T41 are idle periods corresponding to a Y electrode line group of the fifth or the eighth sub-field.

Description

플라즈마 표시 패널의 구동 방법{Method for driving plasma display panel}Driving method for plasma display panel {Method for driving plasma display panel}

본 발명은, 플라즈마 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 표시 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display panel, and more particularly, to a method for driving a plasma display panel of a three-electrode surface discharge method.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 화소의 예를 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 앞면 및 뒷면 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1, A2, ..., Am-1, Am), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows a structure of a conventional three-electrode surface discharge plasma display panel. FIG. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. FIG. 3 shows an example of one pixel of the panel of FIG. 1. Referring to the drawings, between the front and rear glass substrates 10 and 13 of the general surface discharge plasma display panel 1, address electrode lines A 1 , A 2 ,..., Am −1 , Am Dielectric layers 11 and 15, Y electrode lines Y 1 , Yn, X electrode lines X 1 , Xn, phosphor 16, barrier 17, and protective layer As a magnesium monoxide (MgO) layer 12 is provided.

어드레스 전극 라인들(A1, A2, ..., Am-1, Am)은 뒷면 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)의 앞면에 전면(全面) 도포된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 화소의 방전 영역을 구획하고 각 화소 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는, 격벽(17)들 사이에 도포된다.The address electrode lines A 1 , A 2 ,..., Am −1 , Am are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is entirely coated on the front surface of the address electrode lines A 1 , A 2 ,..., Am −1 , Am. The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A 1 , A 2 ,..., Am −1 , Am. These partitions 17 function to partition the discharge area of each pixel and to prevent optical cross talk between each pixel. The phosphor 16 is applied between the partition walls 17.

X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(A1, ..., Am)과 직교되도록 앞면 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 화소를 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒷면에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., Xn) and the Y electrode lines (Y 1 , ..., Yn) are front glass substrates to be orthogonal to the address electrode lines (A 1 , ..., Am). 10 is formed in a constant pattern on the back side. Each intersection point defines a corresponding pixel. Each X electrode line (X 1 , ..., Xn) and each Y electrode line (Y 1 , ..., Yn) is an indium tin oxide (ITO) electrode line (Xna, Yna of FIG. 3) of a transparent conductive material. And a bus electrode line (Xnb, Ynb of FIG. 3) made of metal are combined. The upper dielectric layer 11 is formed by coating the entire surface on the rear surfaces of the X electrode lines X 1 ,..., Xn and the Y electrode lines Y 1 ,..., Yn. A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 표시 방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 화소들에서 벽전하들이 형성되도록 구동한다. 그리고 표시 방전 단계에서는 어드레스 단계에서 벽전하들이 형성된 화소들에서 빛이 발생되도록 구동한다. 즉, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn)에 상대적으로 높은 전압의 펄스를 교호하게 인가하면, 벽전하들이 형성된 화소들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광체(16)가 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which the reset, address, and display discharge steps are sequentially performed in the unit subfield. In the reset step, the residual wall charges in the previous subfield are erased and driven so that the space charges are generated evenly. In the addressing step, the wall charges are formed in the selected pixels. In the display discharge step, light is driven to generate light in pixels in which wall charges are formed in the address step. That is, when alternatingly applying a pulse of a relatively high voltage to all the X electrode lines (X 1 , ..., Xn) and all the Y electrode lines (Y 1 , ..., Yn), wall charges are formed. It causes surface discharge in the pixels. At this time, a plasma is formed in the gas layer, and the phosphor 16 is excited by the ultraviolet radiation to generate light.

도 4는 일반적인 플라즈마 표시 패널의 구동 방법에 의한 단위 표시 주기 예를 들어, 순차 구동 방식에서의 단위 프레임 또는 비월 구동 방식에서의 단위 필드의 구성을 보여준다. 도 4에 도시된 구동 방법을 통상적으로 어드레스-표시 중첩(Multiple Address Overlapping Display) 구동 방법이라 부른다. 이 구동 방법에 의하면, 모든 X 전극 라인들(도 1의 X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Y480)에 표시 방전용 펄스들이 지속적으로 인가되고, 리셋 또는 어드레스용 펄스들이 각 표시 방전용 펄스 사이에서 인가된다. 즉, 단위 서브-필드 내에서 리셋 및 어드레스 단계는 개별적인 Y 전극 라인 또는 그룹에 대하여 순차적으로 수행되고, 그 나머지 시간 동안에는 표시 방전 단계가 수행된다. 이에 따라, 어드레스-표시 분리(Address-Display Separation) 구동 방법에 비하여 표시 휘도가 높아지는 잇점이 있다. 여기서, 어드레스-표시 분리 구동 방법이란, 단위 서브 필드 내에서 리셋 및 어드레스 단계들이 어느 한 주기를 차지하면서 모든 Y 전극 라인들(Y1, ..., Y480)에 대하여 수행된 후에 표시 방전 단계가 수행되는 방법을 말한다.4 illustrates a unit display cycle according to a general plasma display panel driving method, for example, a unit frame in a sequential driving method or a unit field in an interlaced driving method. The driving method shown in FIG. 4 is commonly called a multiple address overlapping display driving method. According to this driving method, display discharge pulses are continuously applied to all X electrode lines (X 1 , ..., Xn in FIG. 1) and all Y electrode lines (Y 1 , ..., Y 480 ). Reset or address pulses are applied between each display discharge pulse. That is, the reset and address steps are performed sequentially for individual Y electrode lines or groups in the unit sub-field, and the display discharge step is performed for the remaining time. Accordingly, there is an advantage in that the display luminance is increased as compared with the address-display separation driving method. Here, an address-display separation driving method is, units of the sub-fields in all Y electrode lines, while accounting for the reset and address periods in which steps (Y 1, ..., Y 480 ) the display discharge after step performed on Says how it is done.

도 4를 참조하면, 단위 프레임은 시분할 계조 표시를 위하여 8 개의 서브-필드들(SF1, ..., SF8)로 구분된다. 각 서브-필드에서는 리셋, 어드레스 및 표시 방전 단계들이 수행되고, 각 서브-필드에 할당되는 시간은 계조에 상응하는 표시 방전 시간에 의하여 결정된다. 예를 들어, 8 비트 영상 데이터로써 프레임 단위로 256 계조를 표시하는 경우에 단위 프레임(일반적으로 1/60초)이 256 단위 시간으로 이루어진다면, 최하위 비트(Least Significant Bit)의 영상 데이터에 따라 구동되는 제1 서브-필드(SF1)는 1 (20) 단위 시간, 제2 서브-필드(SF2)는 2 (21) 단위 시간, 제3 서브-필드(SF3)는 4 (22) 단위 시간, 제4 서브-필드(SF4)는 8 (23) 단위 시간, 제5 서브-필드(SF5)는 16 (24) 단위 시간, 제6 서브-필드(SF6)는 32 (25) 단위 시간, 제7 서브-필드(SF7)는 64 (26) 단위 시간, 그리고 최상위 비트(Most Significant Bit)의 영상 데이터에 따라 구동되는 제8 서브-필드(SF8)는 128 (27) 단위 시간을 각각 가진다. 즉, 각 서브-필드들에 할당된 단위 시간들의 합은 257 단위 시간이므로, 255 계조 표시가 가능하며, 여기에 어느 서브-필드에서도 표시 방전이 되지 않는 계조를 포함하면 256 계조 표시가 가능하다.Referring to FIG. 4, a unit frame is divided into eight sub-fields SF 1 , SF 8 for time division gray scale display. Reset, address and display discharge steps are performed in each sub-field, and the time allocated to each sub-field is determined by the display discharge time corresponding to the gray scale. For example, in the case of displaying 256 gray levels in frame units as 8-bit image data, if a unit frame (typically 1/60 second) consists of 256 units of time, driving is performed according to the image data of the least significant bit (Least Significant Bit). The first sub-field SF 1 is 1 (2 0 ) unit time, the second sub-field SF 2 is 2 (2 1 ) unit time, and the third sub-field SF 3 is 4 (2). 2 ) unit time, the fourth sub-field SF 4 is 8 (2 3 ) unit time, the fifth sub-field SF 5 is 16 (2 4 ) unit time, and the sixth sub-field SF 6 Is the 32 (2 5 ) unit time, the seventh sub-field SF 7 is the 64 (2 6 ) unit time, and the eighth sub-field SF 8 driven according to the image data of the most significant bit. ) Has 128 (2 7 ) unit hours each. That is, since the sum of the unit times allocated to each of the sub-fields is 257 unit times, 255 gray scale display is possible, and if the gray scale in which no display discharge occurs in any sub-field is included, 256 gray scale display is possible.

제1 서브-필드(SF1)에서 제1 Y 전극 라인(Y1) 또는 제1 Y 전극 라인 그룹(예를 들어, Y1, ..., Y4)에 대하여 어드레스 단계가 수행된 후 표시 방전 단계가 수행되면, 제2 서브-필드(SF2)에서 제1 Y 전극 라인(Y1) 또는 제1 Y 전극 라인 그룹(Y1, ..., Y4)에 대하여 어드레스 단계가 수행된다. 이와 같은 과정은 이어지는 서브 필드들(SF3, ..., SF8)에 대해서도 동일하게 적용된다. 예를 들어, 제7 서브-필드(SF7)에서 제2 Y 전극 라인(Y2) 또는 제2 Y 전극 라인 그룹(Y5, ..., Y8)에 대하여 어드레스 단계가 수행된 후 표시 방전 단계가 수행되면, 제8 서브-필드(SF8)에서 제2 Y 전극 라인(Y2) 또는 제2 Y 전극 라인 그룹(Y5, ..., Y8)에 대하여 어드레스 단계가 수행된다. 단위 서브 필드의 시간은 단위 프레임의 시간과 같지만, 각 단위 서브-필드는 구동되는 Y 전극 라인들(Y1, ..., Y480)을 기준으로 서로 중첩되어 단위 프레임을 구성한다. 따라서, 모든 시점에서 모든 서브-필드들(SF1, ..., SF8)이 존재하므로, 각 어드레스 단계의 수행을 위하여 각 표시 방전용 펄스 사이에 서브-필드들의 수에 따른 어드레스용 시간 슬롯들이 설정된다.Display after an address step is performed on the first Y electrode line Y 1 or the first Y electrode line group (eg, Y 1 ,..., Y 4 ) in the first sub-field SF 1 . When the discharging step is performed, an address step is performed on the first Y electrode line Y 1 or the first Y electrode line group Y 1 ,..., Y 4 in the second sub-field SF 2 . . The same process applies to the following subfields SF 3 ,..., SF 8 . For example, after the address step is performed on the second Y electrode line Y 2 or the second Y electrode line group Y 5 ,..., 8 in the seventh sub-field SF 7 , the display is performed. When the discharging step is performed, an address step is performed on the second Y electrode line Y 2 or the second Y electrode line group Y 5 ,..., Y 8 in the eighth sub-field SF 8 . . The time of the unit subfield is the same as the time of the unit frame, but each unit sub-field overlaps each other based on the driven Y electrode lines Y 1 ,..., Y 480 to form a unit frame. Therefore, since there are all sub-fields SF 1 , ..., SF 8 at every time point, the time slot for address according to the number of sub-fields between each display discharge pulse for performing each address step. Are set.

상기와 같은 어드레스-표시 중첩 구동 방법의 하나로서, 각 표시 방전용 펄스 사이에 각 서브-필드(SF1, ..., SF8)의 순서에 의하여 어드레스 단계가 수행되는 구동 방법이 상용화되고 있다. 이와 같은 구동 방법에 있어서, 종래에는, 이전 서브-필드로부터 남아있는 벽전하들을 제거하면서 공간 전하들을 형성시키기 위한 Y 리셋 펄스만이 Y 전극 라인의 주사 순서대로 Y 전극 라인에 인가된다. 이러한 경우, 상응하는 X 전극 라인이 접지 전위로서 수동적 기능만을 수행하므로, 이전 서브-필드로부터 남아있는 벽전하들이 완전하게 소거되지 못할뿐만 아니라, 공간 전하들이 생성되는 양이 상대적으로 적어진다. 이에 따라, 이어지는 어드레싱 및 표시 방전의 정확도가 상대적으로 낮아져 화질이 떨어진다.As one of the above-described address-display overlapping driving methods, a driving method in which an address step is performed in the order of sub-fields SF 1 , ..., SF 8 between each display discharge pulse is commercially available. . In this driving method, conventionally, only a Y reset pulse is applied to the Y electrode line in the scanning order of the Y electrode line to remove the space charges remaining from the previous sub-field while forming the space charges. In this case, since the corresponding X electrode line only performs a passive function as the ground potential, not only the wall charges remaining from the previous sub-field are completely erased, but the amount of space charges generated is relatively small. Accordingly, the accuracy of subsequent addressing and display discharges is relatively low, resulting in poor image quality.

본 발명의 목적은, 플라즈마 표시 패널의 구동 방법에 있어서, 보다 효율적인 리셋 단계를 수행함으로써 이어지는 어드레싱 및 표시 방전의 정확도를 높여 화질을 개선할 수 있는 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a driving method in which the image quality can be improved by increasing the accuracy of subsequent addressing and display discharge by performing a more efficient reset step in the plasma display panel driving method.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.

도 3은 도 1의 패널의 한 화소의 예를 보여주는 단면도이다.3 is a cross-sectional view illustrating an example of one pixel of the panel of FIG. 1.

도 4는 일반적인 플라즈마 표시 패널의 구동 방법에 의한 단위 표시 주기의 구성을 보여주는 타이밍도이다.4 is a timing diagram illustrating a configuration of a unit display period by a driving method of a general plasma display panel.

도 5는 본 발명에 따른 구동 방법에 의한 단위 표시 주기 내의 구동 신호들을 보여주는 전압 파형도이다.5 is a voltage waveform diagram showing driving signals in a unit display period by the driving method according to the present invention.

도 6은 도 5의 주기 T11부터 T22까지에서의 구동 신호들을 확대하여 보여주는 전압 파형도이다.6 is an enlarged voltage waveform diagram of driving signals in periods T 11 to T 22 of FIG. 5.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1...플라즈마 표시 패널, 10...앞면 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 15...유전체층, 12...일산화마그네슘층,11, 15 dielectric layer, 12 magnesium monoxide layer,

13...뒷면 글라스 기판, 14...방전 공간,13 back glass substrate, 14 discharge space,

16...형광체, 17...격벽,16 phosphors, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., Xn ... X electrode line, Y 1 , ..., Yn ... Y electrode line,

A1, ..., Am...어드레스 전극 라인, Xna, Yna...ITO 전극 라인,A 1 , ..., Am ... address electrode line, Xna, Yna ... ITO electrode line,

Xnb, Ynb...버스 전극 라인. SF1, ...SF8...서브-필드,Xnb, Ynb ... bus electrode line. SF 1 , ... SF 8 ... sub-field,

SX1..4, SX5..8...X 전극 구동 신호, GND...접지 전압,S X1..4 , S X5..8 ... X electrode drive signal, GND ... ground voltage,

SY1, ..., SY8...Y 전극 구동 신호, SA1..m...표시 데이터 신호,S Y1 , ..., S Y8 ... Y electrode drive signal, S A1 .. m ... display data signal,

2, 5...표시 방전용 펄스, 3...Y 리셋 펄스,2, 5 ... Display discharge pulse, 3 ... Y reset pulse,

6...주사 펄스. 7...X 리셋 펄스,6 ... Scan pulse. 7 ... X reset pulse,

8...리셋 보조 펄스.8 ... Reset auxiliary pulse.

상기 목적을 이루기 위한 본 발명의 구동 방법은, 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 서로 나란하게 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 직교하게 형성되어, 각 교차점에 상응하는 화소가 설정된 플라즈마 표시 패널에 대하여, 상기 각 Y 전극 라인에 소정의 시차를 두고 주사 펄스가 인가됨과 동시에 상응하는 표시 데이터 신호가 상기 각 어드레스 전극 라인에 인가됨으로써 표시될 화소들에 벽전하들이 형성되고, 상기 X 및 Y 전극 라인들에 표시 방전용 펄스들이 교호하게 인가됨으로써 상기 벽전하들이 형성되었던 화소들에서 표시 방전이 일어나게 하며, 이전 서브-필드로부터 남아있는 벽전하들을 제거하면서 공간 전하들을 형성시키기 위한 Y 리셋 펄스가 상기 Y 전극 라인의 주사 순서대로 상기 Y 전극 라인에 인가되는 구동 방법이다. 여기서, 상기 Y 리셋 펄스가 인가되는 시간 동안에 상기 Y 리셋 펄스에 대하여 반대 극성을 가진 X 리셋 펄스가 상응하는 X 전극 라인에 인가된다.The driving method of the present invention for achieving the above object has a front substrate and a rear substrate spaced apart from each other, the X and Y electrode lines are formed parallel to each other between the substrates, the address electrode lines are the X and Y electrodes For a plasma display panel which is formed orthogonal to the lines and has a pixel corresponding to each intersection point, a scan pulse is applied with a predetermined parallax to each of the Y electrode lines, and a corresponding display data signal is applied to each of the address electrodes. Wall charges are formed in the pixels to be displayed by being applied to a line, and display discharge pulses are alternately applied to the X and Y electrode lines to cause display discharge in the pixels in which the wall charges were formed, and the previous sub- The Y reset pulse to remove the remaining wall charges from the field while forming the space charges is A driving method applied to the Y electrode line in the scanning order of the Y electrode line. Here, an X reset pulse having an opposite polarity with respect to the Y reset pulse is applied to a corresponding X electrode line while the Y reset pulse is applied.

본 발명의 상기 구동 방법에 의하면, 상기 X 및 Y 리셋 펄스들이 서로 반대 극성으로서 각각 능동적 기능을 수행하므로, 이전 서브-필드로부터 남아있는 벽전하들이 완전하게 소거될뿐만 아니라, 공간 전하들이 생성되는 양이 상대적으로 많아진다. 이에 따라, 이어지는 어드레싱 및 표시 방전의 정확도가 상대적으로 높아져 화질이 개선될 수 있다.According to the driving method of the present invention, since the X and Y reset pulses each perform an active function as opposite polarities, the amount of space charges generated as well as the wall charges remaining from the previous sub-field are not completely erased. This is relatively high. Accordingly, the accuracy of subsequent addressing and display discharges is relatively high, and the image quality can be improved.

바람직하게는, 상기 Y 및 X 리셋 펄스들이 인가되는 시간 동안에 상기 Y 리셋 펄스와 같은 극성이면서 낮은 전압의 리셋 보조 펄스가 상기 모든 어드레스 전극 라인들에 인가된다. 이에 따라, 상기 X 전극 라인 및 Y 전극 라인 사이의 리셋 방전이 상대적으로 강화되므로, 리셋의 효율이 상대적으로 높아질 수 있다.Advantageously, a reset auxiliary pulse of the same polarity and low voltage as the Y reset pulse is applied to all the address electrode lines during the time that the Y and X reset pulses are applied. Accordingly, since the reset discharge between the X electrode line and the Y electrode line is relatively enhanced, the efficiency of reset can be relatively high.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 5는 본 발명에 따른 구동 방법에 의한 단위 표시 주기 내의 구동 신호들을 보여준다. 도 5에서 참조부호 SY1, ..., SY8은 각 서브-필드의 상응하는 Y 전극 라인에 인가되는 구동 신호들을 가리킨다. 보다 상세하게는, SY1은 제1 서브-필드(도 4의 SF1)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, SY2는 제2 서브-필드(도 4의 SF2)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, SY3은 제3 서브-필드(도 4의 SF3)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, SY4는 제4 서브-필드(도 4의 SF4)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, SY5는 제5 서브-필드(도 4의 SF5)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, SY6은 제6 서브-필드(도 4의 SF6)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, SY7은 제7 서브-필드(도 4의 SF7)의 어느 한 Y 전극 라인에 인가되는 구동 신호를, 그리고 SY8은 제8 서브-필드(도 4의 SF8)의 어느 한 Y 전극 라인에 인가되는 구동 신호를 각각 가리킨다. 참조부호 SX1..4, SX5..8은 주사되는 Y 전극 라인들에 상응하는 X 전극 라인 그룹들에 인가되는 구동 신호들을, 그리고 GND는 접지 전압을 가리킨다. 도 6은 도 5의 주기 T11부터 T22까지에서의 구동 신호들을 확대하여 보여준다.5 shows driving signals in a unit display period by the driving method according to the present invention. In Fig. 5, reference numerals S Y1 , ..., S Y8 denote driving signals applied to corresponding Y electrode lines of each sub-field. More specifically, S Y1 is a drive signal applied to any Y electrode line of the first sub-field (SF 1 of FIG. 4), and S Y2 is any of the second sub-field (SF 2 of FIG. 4). A drive signal is applied to one Y electrode line, S Y3 is a drive signal applied to any Y electrode line of the third sub-field (SF 3 in FIG. 4), and S Y4 is a fourth sub-field (FIG. 4). Is a drive signal applied to any one Y electrode line of SF 4 ), S Y5 is a drive signal applied to any one Y electrode line of the fifth sub-field (SF 5 of FIG. 4), and S Y6 is a sixth drive signal. The drive signal applied to any one Y electrode line of the sub-field (SF 6 of FIG. 4), the S Y7 is the drive signal applied to any one Y electrode line of the seventh sub-field (SF 7 of FIG. 4). And S Y8 indicate driving signals applied to any one Y electrode line of the eighth sub-field (SF 8 of FIG. 4). Reference numerals S X1 .. 4 , S X5 .. 8 denote drive signals applied to the X electrode line groups corresponding to the Y electrode lines to be scanned, and GND indicates a ground voltage. 6 is an enlarged view of driving signals in periods T 11 to T 22 of FIG. 5.

도 5 및 6을 참조하면, Y 리셋 펄스(3)가 인가되는 시간 동안에 이 Y 리셋 펄스에 대하여 반대 극성을 가진 X 리셋 펄스(7)가 상응하는 X 전극 라인에 인가된다. 이와 같이 X 및 Y 리셋 펄스들(3, 7)이 서로 반대 극성으로서 각각 능동적 기능을 수행하므로, 이전 서브-필드로부터 남아있는 벽전하들이 완전하게 소거될뿐만 아니라, 공간 전하들이 생성되는 양이 상대적으로 많아진다. 이에 따라, 이어지는 어드레싱 및 표시 방전의 정확도가 상대적으로 높아져 화질이 개선될 수 있다.5 and 6, an X reset pulse 7 having an opposite polarity to this Y reset pulse is applied to the corresponding X electrode line during the time when the Y reset pulse 3 is applied. As such, the X and Y reset pulses 3 and 7 each perform an active function as opposite polarities, so that not only the wall charges remaining from the previous sub-field are completely erased, but also the amount of space charges generated is relative. Will increase. Accordingly, the accuracy of subsequent addressing and display discharges is relatively high, and the image quality can be improved.

또한, Y 및 X 리셋 펄스들(3, 7)이 인가되는 시간 동안에 Y 리셋 펄스(3)와 같은 극성이면서 낮은 전압의 리셋 보조 펄스(8)가 모든 어드레스 전극 라인들(도 1의 A1, ..., Am)에 인가된다. 이에 따라, X 전극 라인 및 Y 전극 라인 사이의 리셋 방전이 상대적으로 강화되므로, 리셋의 효율이 상대적으로 높아질 수 있다.In addition, during the time when the Y and X reset pulses 3 and 7 are applied, the polarity and low voltage reset auxiliary pulse 8 as the Y reset pulse 3 is applied to all the address electrode lines (A 1 , FIG. 1). ..., Am). Accordingly, since the reset discharge between the X electrode line and the Y electrode line is relatively enhanced, the efficiency of reset can be relatively high.

X 전극 라인들(도 1의 X1, ..., Xn)과 모든 Y 전극 라인들(도 1의 Y1, ..., Y480)에 표시 방전용 펄스들(2, 5)이 지속적으로 인가되고, Y 리셋 펄스(3) 또는 주사 펄스(6)가 각 표시 방전용 펄스(2, 5) 사이에서 인가된다. 여기서, 복수의 서브-필드들(SF1, ..., SF8)의 상응하는 Y 전극 라인들에 대하여 리셋 또는 어드레스용 펄스들이 인가된다.Indication discharge pulses 2 and 5 are sustained in the X electrode lines (X 1 , ..., Xn in FIG. 1) and all the Y electrode lines (Y 1 , ..., Y 480 in FIG. 1). The Y reset pulse 3 or the scan pulse 6 is applied between the display discharge pulses 2 and 5. Here, reset or address pulses are applied to the corresponding Y electrode lines of the plurality of sub-fields SF 1 ,..., SF 8 .

Y 리셋 펄스(3)가 인가된 후 주사 펄스(6)가 인가될 때까지에는 소정의 휴지기간을 두어 상응하는 화소 영역에서 공간 전하들이 원활하게 분포되게 한다. 도 5에서 시간 T12, T21, T22및 T31은 제1 내지 제4 서브-필드들의 Y 전극 라인 그룹에 상응하는 휴지기간을, 그리고 T22, T31, T32및 T41은 제5 내지 제8 서브-필드들의 Y 전극 라인 그룹에 상응하는 휴지기간을 가리킨다. 각 휴지 기간에 인가되는 표시 방전용 펄스들(5)은 실제 표시 방전을 일으키지 못하고 상응하는 화소 영역에서 공간 전하들이 원활하게 분포되게 한다. 하지만, 휴지기간 외에 인가되는 표시 방전용 펄스들(2)은 주사 펄스(6) 및 표시 데이터 신호(SA1..m)에 의하여 벽전하들이 형성되었던 화소들에서 표시 방전이 일어나게 한다.After the Y reset pulse 3 is applied, there is a predetermined rest period until the scan pulse 6 is applied to allow the space charges to be smoothly distributed in the corresponding pixel region. In FIG. 5, the times T 12 , T 21 , T 22 and T 31 correspond to the rest periods corresponding to the Y electrode line groups of the first to fourth sub-fields, and T 22 , T 31 , T 32 and T 41 represent Indicates a rest period corresponding to the Y electrode line group of the fifth to eighth sub-fields. The pulses for display discharges 5 applied in each pause period do not cause actual display discharges and allow the space charges to be smoothly distributed in the corresponding pixel region. However, the display discharge pulses 2 applied outside the rest period cause the display discharge to occur in the pixels in which the wall charges are formed by the scan pulse 6 and the display data signal S A1 .. m .

휴지 기간에 인가되는 표시 방전용 펄스들(5)중에서 최종 펄스들과 이에 이어지는 첫 번째 표시 방전용 펄스들(2) 사이(T32또는 T42)에는 4 회의 어드레싱이 수행된다. 예를 들어, T32시간에는 제1 내지 제4 서브-필드들의 상응하는 Y 전극 라인 그룹에 대하여 어드레싱이 수행된다. 또한, T42시간에는 제5 내지 제8 서브-필드들의 상응하는 Y 전극 라인 그룹에 대하여 어드레싱이 수행된다. 도 4의 설명시 언급된 바와 같이, 모든 시점에서 모든 서브-필드들(SF1, ..., SF8)이 존재하므로, 각 어드레스 단계의 수행을 위하여 각 표시 방전용 펄스 사이에 서브-필드들의 수에 따른 어드레스용 시간 슬롯들이 설정된다.Among the display discharge pulses 5 applied in the rest period, four addressing is performed between the final pulses and the subsequent first display discharge pulses 2 (T 32 or T 42 ). For example, at time T 32 , addressing is performed on the corresponding Y electrode line group of the first to fourth sub-fields. In addition, at time T 42 , addressing is performed on the corresponding Y electrode line group of the fifth to eighth sub-fields. As mentioned in the description of FIG. 4, since all sub-fields SF 1 ,..., SF 8 are present at all time points, the sub-fields between each display discharge pulse for performing each address step. Time slots for the address are set according to the number of pieces.

Y 전극 라인들(Y1, ..., Y480)에 동시에 인가되는 표시 방전용 펄스들(2, 5)의 종료 이후에는 X 전극 라인들(X1, ..., Xn)에 동시에 인가되는 표시 방전용 펄스들(2, 5)이 시작된다. 이 X 전극 라인들(X1, ..., Xn)에 동시에 인가되는 표시 방전용 펄스들(2, 5)의 종료 이후에 Y 전극 라인들(Y1, ..., Y480)에 동시에 인가되는 표시 방전용 펄스들(2, 5)이 시작되기 전까지 주사 펄스들(6) 및 이에 상응하는 표시 데이터 신호들이 인가된다.After termination of the Y-electrode lines (Y 1, ..., Y 480) at the same time the display discharge pulse is applied (2, 5) is simultaneously applied to the X electrode lines (X 1, ..., Xn) Display discharge pulses 2 and 5 are started. Simultaneously with the Y electrode lines Y 1 , ..., Y 480 after the end of the display discharge pulses 2, 5 which are simultaneously applied to these X electrode lines X 1 , ..., Xn. Scan pulses 6 and corresponding display data signals are applied until the display discharge pulses 2 and 5 are started.

이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법에 의하면, X 및 Y 리셋 펄스들이 서로 반대 극성으로서 각각 능동적 기능을 수행하므로, 이전 서브-필드로부터 남아있는 벽전하들이 완전하게 소거될뿐만 아니라, 공간 전하들이 생성되는 양이 상대적으로 많아진다. 이에 따라, 이어지는 어드레싱 및 표시 방전의 정확도가 상대적으로 높아져 화질이 개선될 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, since the X and Y reset pulses respectively perform an active function as opposite polarities, wall charges remaining from the previous sub-field are completely erased. In addition, the amount of space charges generated is relatively large. Accordingly, the accuracy of subsequent addressing and display discharges is relatively high, and the image quality can be improved.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (2)

서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 서로 나란하게 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 직교하게 형성되어, 각 교차점에 상응하는 화소가 설정된 플라즈마 표시 패널에 대하여, 상기 각 Y 전극 라인에 소정의 시차를 두고 주사 펄스가 인가됨과 동시에 상응하는 표시 데이터 신호가 상기 각 어드레스 전극 라인에 인가됨으로써 표시될 화소들에 벽전하들이 형성되고, 상기 X 및 Y 전극 라인들에 표시 방전용 펄스들이 교호하게 인가됨으로써 상기 벽전하들이 형성되었던 화소들에서 표시 방전이 일어나게 하며, 이전 서브-필드로부터 남아있는 벽전하들을 제거하면서 공간 전하들을 형성시키기 위한 Y 리셋 펄스가 상기 Y 전극 라인의 주사 순서대로 상기 Y 전극 라인에 인가되는 구동 방법에 있어서,Having a front substrate and a rear substrate spaced apart from each other, X and Y electrode lines are formed parallel to each other between the substrates, and address electrode lines are formed orthogonal to the X and Y electrode lines, and at each intersection For the plasma display panel in which the corresponding pixel is set, wall charges are applied to the pixels to be displayed by applying a scan pulse to the respective Y electrode lines with a predetermined parallax and applying a corresponding display data signal to each of the address electrode lines. And alternatingly applying display discharge pulses to the X and Y electrode lines to cause display discharge in pixels where the wall charges have been formed, and to remove space charges from the previous sub-field. Y reset pulses to form are applied to the Y electrode line in the scanning order of the Y electrode line. In the driving method applied, 상기 Y 리셋 펄스가 인가되는 시간 동안에 상기 Y 리셋 펄스에 대하여 반대 극성을 가진 X 리셋 펄스가 상응하는 X 전극 라인에 인가되는 구동 방법.And an X reset pulse having a polarity opposite to the Y reset pulse is applied to a corresponding X electrode line during the time that the Y reset pulse is applied. 제1항에 있어서,The method of claim 1, 상기 Y 및 X 리셋 펄스들이 인가되는 시간 동안에 상기 Y 리셋 펄스와 같은 극성이면서 낮은 전압의 리셋 보조 펄스가 상기 모든 어드레스 전극 라인들에 인가되는 구동 방법.And a reset auxiliary pulse of the same polarity and low voltage as the Y reset pulse is applied to all the address electrode lines during the time when the Y and X reset pulses are applied.
KR1019990049711A 1999-11-10 1999-11-10 Method for driving plasma display panel KR100313112B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990049711A KR100313112B1 (en) 1999-11-10 1999-11-10 Method for driving plasma display panel
JP2000340940A JP2001175224A (en) 1999-11-10 2000-11-08 Driving method for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049711A KR100313112B1 (en) 1999-11-10 1999-11-10 Method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20010046096A true KR20010046096A (en) 2001-06-05
KR100313112B1 KR100313112B1 (en) 2001-11-07

Family

ID=19619394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049711A KR100313112B1 (en) 1999-11-10 1999-11-10 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100313112B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716797B1 (en) * 2004-12-03 2007-05-14 전남대학교산학협력단 Method for preparing derivatives of glyco-compounds by using glycosyltransferases and the derivatives thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716797B1 (en) * 2004-12-03 2007-05-14 전남대학교산학협력단 Method for preparing derivatives of glyco-compounds by using glycosyltransferases and the derivatives thereof

Also Published As

Publication number Publication date
KR100313112B1 (en) 2001-11-07

Similar Documents

Publication Publication Date Title
KR100337882B1 (en) Method for driving plasma display panel
KR20000011949A (en) A method of driving a display panel and dischaging type display appratus
US6353423B1 (en) Method for driving plasma display panel
KR100313113B1 (en) Method for driving plasma display panel
KR100383044B1 (en) A Driving Method Of Plasma Display Panel
US20080316147A1 (en) Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated
US20050122285A1 (en) Method of driving discharge display panel by address-display mixing
KR100482322B1 (en) Method and apparatus for scanning plasma display panel at high speed
KR100313116B1 (en) Method for driving plasma display panel
KR100313112B1 (en) Method for driving plasma display panel
KR100313114B1 (en) Method for driving plasma display panel
KR100346381B1 (en) Method and apparatus for driving plasma display panel
US20040217924A1 (en) Method of driving plasma display panel including and-logic and line duplication methods, plasma display apparatus performing the driving method and method of wiring the plasma display panel
KR100313115B1 (en) Method for driving plasma display panel
KR100310689B1 (en) Method for driving plasma display panel
KR100313111B1 (en) Method for driving plasma display panel
KR100310687B1 (en) Method for driving plasma display panel
KR20010046094A (en) Method for driving plasma display panel
KR100509592B1 (en) Method for driving plasma display panel
KR100502341B1 (en) Method for driving plasma display panel
KR100490529B1 (en) Method for driving plasma display panel
KR100581962B1 (en) Method for plasma display device being addressed by middle electrode lines
JP2001184025A (en) Plasma display device
JP2001175224A (en) Driving method for plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee