KR20010045390A - Method for manufacturing silicon-on-insulator substrate - Google Patents
Method for manufacturing silicon-on-insulator substrate Download PDFInfo
- Publication number
- KR20010045390A KR20010045390A KR1019990048660A KR19990048660A KR20010045390A KR 20010045390 A KR20010045390 A KR 20010045390A KR 1019990048660 A KR1019990048660 A KR 1019990048660A KR 19990048660 A KR19990048660 A KR 19990048660A KR 20010045390 A KR20010045390 A KR 20010045390A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- semiconductor
- device isolation
- double
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Abstract
Description
본 발명은 이중막 실리콘(Silicon-On-Insulator: SOI) 기판의 제조 방법에 관한 것으로서, 보다 구체적으로는 균일한 두께의 반도체 층을 확보할 수 있도록 하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a double-layer silicon (SOI) substrate, and more particularly, to a method for securing a semiconductor layer having a uniform thickness.
반도체 소자의 고집적화 및 고성능화가 진행됨에 따라, 실리콘(Silicon) 기판을 대신하여 이중막 실리콘(SOI) 기판을 이용한 반도체 집적 기술이 주목되고 있다.As high integration and high performance of semiconductor devices have progressed, semiconductor integration technologies using double-layered silicon (SOI) substrates have been attracting attention instead of silicon substrates.
이중막 실리콘(SOI) 기판은 지지 수단인 베이스(Base) 기판과 소자가 형성될 반도체 기판 사이에 매몰 산화막(Buried Oxide)이 형성된 구조로서, 이러한 이중막 실리콘(SOI) 기판 상에 형성된 반도체 소자는 완전한 소자 분리와 기생 용량의 감소에 따른 저 전력 및 고속 동작이 가능한 장점을 갖는다.The double layer silicon (SOI) substrate has a structure in which a buried oxide film is formed between a base substrate, which is a supporting means, and a semiconductor substrate on which the device is to be formed, and the semiconductor device formed on the double layer silicon (SOI) substrate is The advantage is low power and high speed operation due to complete device isolation and reduced parasitic capacitance.
상기한 이중막 실리콘(SOI) 기판을 제조하기 위한 방법은 두 가지가 있는데, 산소 이온 주입을 이용하는 SIMOX(Silicon Separation by ion IMplantation of OXygen) 법과, 두 장의 실리콘 기판을 매몰 산화막이 형성된 상태에서 접합(Bonding)시키는 본딩법이다. 그런데, SIMOX 법을 이용한 이중막 실리콘(SOI) 기판의 제조 방법은 소자가 형성될 반도체 기판의 두께 조절이 어렵고, 제조 시간이 많이 걸린다는 단점이 있기 때문에, 최근에는 본딩법을 이용한 이중막 실리콘(SOI) 기판의 제조 방법이 주로 이용되고 있다.There are two methods for manufacturing the double-layer silicon (SOI) substrate, a method of silicon separation by ion implantation of OXygen (SIOX) method using oxygen ion implantation, and bonding the two silicon substrates in the state where the buried oxide film is formed ( Bonding method). However, since the method of manufacturing a double-layer silicon (SOI) substrate using the SIMOX method is difficult to control the thickness of the semiconductor substrate on which the device is to be formed and takes a lot of manufacturing time, in recent years, the double-layer silicon ( SOI) The manufacturing method of a board | substrate is mainly used.
본딩법을 이용한 이중막 실리콘(SOI) 기판의 제조 방법을 간략하게 설명하면 다음과 같다.A method of manufacturing a double-layer silicon (SOI) substrate using the bonding method will be briefly described as follows.
우선, 지지 수단인 베이스 기판 또는 반도체 층을 얻기 위한 반도체 기판 중에서 어느 하나의 기판에 매몰 산화막을 형성하고, 매몰 산화막이 형성된 상태로 베이스 기판과 반도체 기판을 접합시킨다. 그리고 나서, 반도체 기판의 일부 두께를 공지된 화학적 기계 연마(Chemical Mechanical Polishing: CMP) 공정으로 식각하여 소자가 형성될 반도체 층을 얻어서 이중막 실리콘(SOI) 기판을 완성한다.First, a buried oxide film is formed on any one of a base substrate or a semiconductor substrate for obtaining a semiconductor layer as a supporting means, and the base substrate and the semiconductor substrate are bonded to each other in a state where the buried oxide film is formed. Then, a portion of the thickness of the semiconductor substrate is etched by a known chemical mechanical polishing (CMP) process to obtain a semiconductor layer on which the device is to be formed to complete a double-layer silicon (SOI) substrate.
한편, 상기와 같은 본딩법을 이용한 이중막 실리콘(SOI) 기판의 제조 방법에 있어서는 화학적 기계 연마 공정을 수행하는 경우에 연마 공정을 중단시키기 위한 연마 정지층이 없기 때문에, 원하는 두께의 반도체 층을 얻는데 어려움이 있었다. 따라서, 상기와 같은 문제를 해결하기 위하여, 반도체 기판 내에 트렌치(Trench) 형의 소자 분리막을 형성하고, 상기 트렌치형 소자 분리막을 연마 정지층으로 하는 화학적 기계 연마 공정을 수행함으로써, 원하는 두께의 반도체 층을 얻는 방법이 제안되었다.On the other hand, in the method of manufacturing a double-layer silicon (SOI) substrate using the bonding method as described above, there is no polishing stop layer for stopping the polishing process when performing a chemical mechanical polishing process, thereby obtaining a semiconductor layer having a desired thickness. There was a difficulty. Therefore, in order to solve the above problems, a semiconductor layer having a desired thickness is formed by forming a trench type device isolation layer in the semiconductor substrate and performing a chemical mechanical polishing process using the trench type device isolation layer as a polishing stop layer. A method of obtaining is proposed.
도 1a 내지 도 1c는 종래의 이중막 실리콘(SOI) 기판의 제조 방법을 설명하기 위한 공정의 단면도이다. 이를 참조해서 그 제조 방법을 설명하면 다음과 같다.1A to 1C are cross-sectional views of a process for explaining a conventional method for manufacturing a double-layer silicon (SOI) substrate. Referring to this, the manufacturing method is as follows.
우선, 도 1a에 도시된 바와 같이 반도체 기판(1)의 표면에 트렌치형의 소자 분리막(2)을 형성하고, 그 상부에 매몰 산화막(3)을 형성한다. 상기에서 트렌치형의 소자 분리막(2)은 소자들 간의 소자 분리뿐만 아니라, 이후의 화학적 기계 연마 공정에서 연마 정지층으로 사용하기 위한 층이다.First, as shown in FIG. 1A, a trench type device isolation film 2 is formed on the surface of the semiconductor substrate 1, and a buried oxide film 3 is formed thereon. The trench type device isolation film 2 is a layer not only for device separation between devices but also for use as a polishing stop layer in a subsequent chemical mechanical polishing process.
다음으로, 도 1b에 도시된 바와 같이, 매몰 산화막(3) 상에 베이스 기판(4)을 접합시키고, 트렌치형 소자 분리막(2)을 연마 정지층으로 하는 화학적 기계 연마 공정을 통하여 상기 반도체 기판(1)을 식각함으로써 소자가 형성될 반도체 층(1a)을 형성한다.Next, as shown in FIG. 1B, the semiconductor substrate is bonded through a chemical mechanical polishing process in which the base substrate 4 is bonded to the buried oxide film 3, and the trench type isolation layer 2 is used as a polishing stop layer. By etching 1), the semiconductor layer 1a on which the device is to be formed is formed.
일반적으로, 이중막 실리콘(SOI) 기판 상에 형성되는 반도체 소자의 특성은 반도체 층의 두께 균일도에 크게 의존하기 때문에, 이중막 실리콘(SOI) 기판에서 반도체 층의 두께 균일도를 확보하는 것이 무엇보다 중요하다. 그런데, 상기한 바와 같이 종래의 이중막 실리콘(SOI) 기판 제조 방법에 의하면, 소자 분리막을 연마 정지층으로 하여 화학적 기계 연마 공정을 수행하기 때문에, 반도체 층의 두께 균일도를 양호하게 만들 수 있지만, 상대적으로 넓은 액티브(Active) 영역을 제공하는 반도체 층에서는 그 표면이 함몰되는 디싱(Dishing) 현상이 도 1c에 도시된 바와 같이 발생한다.In general, it is important to secure the thickness uniformity of the semiconductor layer in the double-layer silicon (SOI) substrate because the characteristics of the semiconductor device formed on the double-layer silicon (SOI) substrate are highly dependent on the thickness uniformity of the semiconductor layer. Do. By the way, according to the conventional method of manufacturing a double-layer silicon (SOI) substrate as described above, since the chemical mechanical polishing process is performed using the device isolation film as the polishing stop layer, the thickness uniformity of the semiconductor layer can be made good, but the relative As a result, a dishing phenomenon in which the surface of the semiconductor layer is provided in the semiconductor layer providing a wide active region occurs as shown in FIG. 1C.
이와 같이, 디싱 현상이 발생되면 반도체 층의 두께 균일도가 나빠지고, 그에 따라 소자 특성이 저하되어, 노광 공정 등 이후의 공정을 진행하는데 많은 어려움이 발생하게 된다.As described above, when dishing occurs, the thickness uniformity of the semiconductor layer is deteriorated, thereby degrading device characteristics, which causes a lot of difficulty in the subsequent process such as an exposure process.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 균일한 두께의 반도체 층을 얻을 수 있는 이중막 실리콘(SOI) 기판의 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a method of manufacturing a double-layer silicon (SOI) substrate, which can obtain a semiconductor layer of uniform thickness.
도 1a 내지 도 1c는 종래의 이중막 실리콘 기판의 제조 방법을 설명하기 위한 각 공정별 단면도,1A to 1C are cross-sectional views of respective processes for explaining a method of manufacturing a conventional double film silicon substrate.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 이중막 실리콘 기판의 제조 방법을 설명하기 위한 각 공정별 단면도.2A to 2G are cross-sectional views of respective processes for explaining a method of manufacturing a double-layer silicon substrate according to an embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 명칭)(Name of the code for the main part of the drawing)
11: 반도체 기판 12: 소자 분리막11: semiconductor substrate 12: device isolation film
13: 매몰 산화막 14: 베이스 기판13: buried oxide film 14: base substrate
15: 포토 레지스트 A: 디싱이 발생한 부분15: photoresist A: portion where dishing has occurred
상기한 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 트렌치 형태의 소자 분리막을 형성하는 단계와, 상기 소자 분리막이 형성된 기판 상에 매몰 산화막을 증착하는 단계와, 상기 매몰 산화막 상에 베이스 기판을 접합시키는 단계와, 상기 소자 분리막을 연마 정지층으로 하는 1차 화학적 기계 연마 공정으로 반도체 기판의 표면을 연마하여 반도체 층을 형성하는 단계와, 상기 소자 분리막을 소정의 두께만큼 식각하는 단계와, 상기 소자 분리막과 연마된 반도체 층이 덮이도록 포토 레지스트를 증착하는 단계와, 상기 소자 분리막을 연마 정지층으로 하는 2차 화학적 기계 연마 공정으로 상기 포토 레지스트 및 반도체 층을 일정 두께로 연마하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention is to form a trench isolation device isolation layer on a semiconductor substrate, depositing a buried oxide film on the substrate on which the device isolation film is formed, and a base substrate on the buried oxide film Bonding to the substrate, forming a semiconductor layer by polishing a surface of the semiconductor substrate by a first chemical mechanical polishing process using the device isolation layer as a polishing stop layer, etching the device isolation layer by a predetermined thickness, and Depositing a photoresist to cover the device isolation layer and the polished semiconductor layer, and polishing the photoresist and semiconductor layer to a predetermined thickness by a second chemical mechanical polishing process using the device isolation layer as a polishing stop layer. It is characterized by.
상기 트렌치형 소자 분리막은, 형성하려는 반도체 층의 두께보다 화학적 기계 연마 공정에서 반도체 기판의 액티브 영역이 함몰되는 두께만큼 더 두껍게 형성시키는 것을 특징으로 한다.The trench type isolation layer may be formed to be thicker than the thickness of the semiconductor layer to be formed by a thickness in which the active region of the semiconductor substrate is recessed in the chemical mechanical polishing process.
상기 트렌치형 소자 분리막을 식각하는 단계는 습식 식각 방법을 이용하여 디싱 현상에 의하여 반도체 기판에 형성된 단차만큼 식각하는 것을 특징으로 한다.The etching of the trench type isolation layer may be performed by etching a trench formed on the semiconductor substrate by dishing using a wet etching method.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 이중막 실리콘(SOI) 기판의 제조 방법을 설명하기 위한 각 공정별 단면도이다. 이를 설명하면 다음과 같다.2A to 2G are cross-sectional views of respective processes for explaining a method of manufacturing a double-layer silicon (SOI) substrate according to an embodiment of the present invention. This is described as follows.
먼저, 도 2a에 도시된 바와 같이, 반도체 층이 형성될 반도체 기판(11)의 표면에 트렌치형의 소자 분리막(12)을 형성한다. 이 때, 일반적으로 반도체 층의 두께를 2,000 내지 3,000 Å 정도로 형성하는 경우에 있어서, 화학적 기계 연마 공정에 의해서 상기 반도체 기판(11)이 500 내지 1,000 Å 정도로 디싱된다면, 연마 정지층으로 사용되는 상기 소자 분리막(12)은 원하는 반도체 층의 두께보다 더 두꺼운 2,500 내지 4,000 Å의 두께로 형성하는 것이 바람직하다.First, as shown in FIG. 2A, a trench type device isolation layer 12 is formed on the surface of the semiconductor substrate 11 on which the semiconductor layer is to be formed. At this time, in the case where the thickness of the semiconductor layer is generally formed at about 2,000 to 3,000 mm 3, the device used as the polishing stop layer if the semiconductor substrate 11 is dished at about 500 to 1,000 mm 3 by a chemical mechanical polishing process. Separation membrane 12 is preferably formed to a thickness of 2,500 to 4,000 kPa thicker than the thickness of the desired semiconductor layer.
다음으로, 도 2b에 도시된 바와 같이 소자 분리막(12)이 형성된 반도체 기판(11) 상에 매몰 산화막(13)을 증착한다. 상기 매몰 산화막(13)은 BPSG(Boro Phospho Silicate Glass) 막으로 이루어진다.Next, a buried oxide film 13 is deposited on the semiconductor substrate 11 on which the device isolation film 12 is formed, as shown in FIG. 2B. The buried oxide film 13 is made of a BPSG (Boro Phospho Silicate Glass) film.
상기 매몰 산화막(13) 상에 베이스 기판(14)을 도 2c에서와 같이 접합시킨다.The base substrate 14 is bonded to the buried oxide film 13 as shown in FIG. 2C.
그 다음, 도 2d에 도시된 바와 같이, 트렌치형 소자 분리막(12)을 연마 정지층으로 하는 1차 화학적 기계 연마 공정을 수행하여 반도체 기판(11)의 일부분을 식각하여 반도체 층(11a)을 형성한다. 이 때, 반도체 층(11a)의 중앙 부분(A 부분)이 함몰되는 디싱 현상이 발생하게 된다.Next, as shown in FIG. 2D, a portion of the semiconductor substrate 11 is etched by performing a first chemical mechanical polishing process using the trench type isolation layer 12 as the polishing stop layer to form the semiconductor layer 11a. do. At this time, a dishing phenomenon occurs in which the central portion A portion of the semiconductor layer 11a is recessed.
상기 디싱 현상이 발생한 반도체 기판의 두께를 균일하게 하기 위하여, 도 2e에 도시된 바와 같이, 습식 식각 공정을 통하여 원하는 반도체 층의 두께가 남도록 소자 분리막(12)의 일부분을 식각한다. 이 때, 상기 소자 분리막(12)을 선택 식각하기 위하여 BOE(Buffered Oxide Etchant) 또는 HF를 이용하여 습식 식각 공정을 수행한다.In order to make the thickness of the semiconductor substrate having the dishing phenomenon uniform, as shown in FIG. 2E, a portion of the device isolation layer 12 is etched so that the desired thickness of the semiconductor layer remains through a wet etching process. In this case, a wet etching process is performed using BOE (Buffered Oxide Etchant) or HF to selectively etch the device isolation layer 12.
계속해서, 소자 분리막(12a)과 반도체 층(11a) 상에 포토 레지스트(Photo Resist: 15)를 증착하고(도 2f), 디싱이 일어난 부분의 반도체 층(11a)의 두께와 소자 분리막(12a) 간의 단차만큼 식각된 상기 소자 분리막(12a)을 연마 정지층으로 하여 2차 화학적 기계 연마 공정을 수행하여 포토 레지스트(15) 및 반도체 층(11a)을 연마한다.(도 2g)Subsequently, a photoresist 15 is deposited on the device isolation film 12a and the semiconductor layer 11a (FIG. 2F), and the thickness of the semiconductor layer 11a in the portion where dishing is performed and the device isolation film 12a. The photoresist 15 and the semiconductor layer 11a are polished by performing a second chemical mechanical polishing process using the device isolation film 12a etched by the step difference as a polishing stop layer.
이 때, 화학적 기계 연마 공정에 사용되는 현탁액(Slurry)은 반도체 층(11a)과 포토 레지스트(15)가 동일한 비율로 연마되도록 하고, 소자 분리막(12a)에 대해서는 상기 반도체 층(11a)과 포토 레지스트(15)보다 느린 비율로 연마되도록 사용하는 것이 바람직하다.At this time, the slurry used in the chemical mechanical polishing process causes the semiconductor layer 11a and the photoresist 15 to be polished at the same ratio, and the semiconductor layer 11a and the photoresist for the device isolation film 12a. It is preferable to use such that it is polished at a slower rate than (15).
상기 식각된 소자 분리막(12a)을 연마 정지층으로 하여 화학적 기계 연마 공정을 진행하므로, 반도체 층(11a) 중 디싱 현상이 발생된 부분은 식각되지 않고, 에지(Edge) 부분이 식각되기 때문에 균일한 두께의 반도체 층(11b)이 얻어진다.Since the chemical mechanical polishing process is performed by using the etched device isolation layer 12a as the polishing stop layer, a portion of the semiconductor layer 11a that has a dishing phenomenon is not etched, and the edge portion is etched, so that it is uniform. A thick semiconductor layer 11b is obtained.
결국, 전 단계 공정에서 반도체 층(11a)의 표면에 발생된 디싱은 2차 화학적 기계 연마 공정을 통해 제거되어, 최종적으로 균일한 두께의 반도체 층(11b)을 갖는 이중막 실리콘(SOI) 기판(10)을 얻을 수 있게 된다.As a result, the dishing generated on the surface of the semiconductor layer 11a in the previous step is removed through a second chemical mechanical polishing process, and finally a double-layer silicon (SOI) substrate having a semiconductor layer 11b of uniform thickness ( 10) can be obtained.
이상에서 자세히 설명된 바와 같이, 본 발명의 이중막 실리콘(SOI) 기판 제조 방법에 따르면, 반도체 기판의 표면에서 발생되는 디싱을 효과적으로 제거할 수 있다.As described in detail above, according to the method of manufacturing a double-layer silicon (SOI) substrate of the present invention, dishing generated on the surface of the semiconductor substrate can be effectively removed.
따라서, 반도체 기판의 두께 균일도를 증가시킬 수 있기 때문에, 소자 특성의 향상을 기대할 수 있으며, 제조 공정의 수율 및 신뢰성도 향상시킬 수 있다.Therefore, since the thickness uniformity of a semiconductor substrate can be increased, improvement of an element characteristic can be expected, and the yield and reliability of a manufacturing process can also be improved.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.Hereinafter, this invention can be implemented in various changes in the range which does not deviate from the summary.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048660A KR100587038B1 (en) | 1999-11-04 | 1999-11-04 | Method for manufacturing silicon-on-insulator substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048660A KR100587038B1 (en) | 1999-11-04 | 1999-11-04 | Method for manufacturing silicon-on-insulator substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045390A true KR20010045390A (en) | 2001-06-05 |
| KR100587038B1 KR100587038B1 (en) | 2006-06-07 |
Family
ID=19618567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990048660A KR100587038B1 (en) | 1999-11-04 | 1999-11-04 | Method for manufacturing silicon-on-insulator substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100587038B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608344B1 (en) * | 2000-06-01 | 2006-08-09 | 주식회사 하이닉스반도체 | Method for fabricating soi wafer |
| KR20210108073A (en) * | 2020-02-25 | 2021-09-02 | (주)더숨 | Producing method of silicon on insulator substrate |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100218538B1 (en) * | 1996-10-17 | 1999-09-01 | 김덕중 | Semiconductor substrate and making method thereof |
| KR19980060856A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Method of manufacturing S.O.I.substrate for semiconductors |
| US5928959A (en) * | 1997-09-30 | 1999-07-27 | Siemens Aktiengesellschaft | Dishing resistance |
| KR100252751B1 (en) * | 1997-12-27 | 2000-04-15 | 김영환 | Semiconductor element manufacturing method |
| JPH11214503A (en) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | Manufacture of semiconductor device |
-
1999
- 1999-11-04 KR KR1019990048660A patent/KR100587038B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608344B1 (en) * | 2000-06-01 | 2006-08-09 | 주식회사 하이닉스반도체 | Method for fabricating soi wafer |
| KR20210108073A (en) * | 2020-02-25 | 2021-09-02 | (주)더숨 | Producing method of silicon on insulator substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100587038B1 (en) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| JPH01290236A (en) | Method of levelling wide trench | |
| JPH10303290A (en) | Component isolating method of semiconductor device | |
| KR100252751B1 (en) | Semiconductor element manufacturing method | |
| EP0954022B1 (en) | Method for providing shallow trench isolation of transistors | |
| US6242322B1 (en) | Method for forming shallow trench isolation filled with high-density plasma oxide layer | |
| KR100587038B1 (en) | Method for manufacturing silicon-on-insulator substrate | |
| KR100340864B1 (en) | Method of fabricating silicon on insulator using bird's beak | |
| KR100303358B1 (en) | Method of manufacturing SOI wafer | |
| KR100303365B1 (en) | Method of manufacturing SOI substrate | |
| KR100511903B1 (en) | Method of manufacturing SOI substrate | |
| KR100511900B1 (en) | Method of manufacturing SOI substrate | |
| KR100511896B1 (en) | Method of manufacturing soi substrate | |
| KR950005273B1 (en) | Manufacturing method of semiconductor device | |
| JPH03268444A (en) | Manufacture of semiconductor device | |
| KR100333393B1 (en) | Method of manufacturing SOI wafer | |
| JPS607145A (en) | Semiconductor device | |
| JPH07321196A (en) | Manufacture of semiconductor device | |
| JPH0481329B2 (en) | ||
| KR20020002164A (en) | Method of forming isolation layer of semiconductor device | |
| JPH1050824A (en) | Manufacture of soi board | |
| KR20040042429A (en) | Method for forming isolation layer of semiconductor device | |
| KR20020091439A (en) | Method for forming a isolation film | |
| KR20050001190A (en) | Method for forming isolation layer of semiconductor device | |
| KR20020066262A (en) | Method for planation in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |