KR20010043205A - 프로그램가능한 오류 제어 회로 - Google Patents

프로그램가능한 오류 제어 회로 Download PDF

Info

Publication number
KR20010043205A
KR20010043205A KR1020007012133A KR20007012133A KR20010043205A KR 20010043205 A KR20010043205 A KR 20010043205A KR 1020007012133 A KR1020007012133 A KR 1020007012133A KR 20007012133 A KR20007012133 A KR 20007012133A KR 20010043205 A KR20010043205 A KR 20010043205A
Authority
KR
South Korea
Prior art keywords
hub
port
error
node
input
Prior art date
Application number
KR1020007012133A
Other languages
English (en)
Other versions
KR100394310B1 (ko
Inventor
브레워데이비드
하쉬미호쎄인
헨손칼엠.
Original Assignee
에멀럭스 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에멀럭스 코포레이숀 filed Critical 에멀럭스 코포레이숀
Publication of KR20010043205A publication Critical patent/KR20010043205A/ko
Application granted granted Critical
Publication of KR100394310B1 publication Critical patent/KR100394310B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44Star or tree networks
    • H04L2012/445Star or tree networks with switching in a hub, e.g. ETHERNET switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

루프 네트웍 시스템에 있어서, 본 발명은 노드 포트(210)가 임계 수준을 넘는 다수의 오류를 발생하는 경우 허브 포트(200)에 결합된 노드 포트(210)의 자동 바이패스를 위한 방법 및 장치에 관한 것이다. 하나의 관점에 있어서, 프로그램가능 오류 제어 회로(218)는 이 자동 바이패스를 제공한다. 허용 오차 수준은 검출된 오류의 수를 평가하기 위한 시간뿐만 아니라 다수의 오류를 포함하는 프로그램가능 매개변수를 통하여 설정된다. 노드 포트(210)가 오류 제어 회로(218)에 의해 바이패스된 후, 오류 제어 회로(218)는 노드 포트(210)의 오류 발생을 계속 감시한다. 이 오류 발생이 수용가능한 허용 오차 수준에 도달한 경우, 오류 제어 회로(218)는 자동적으로 노드 포트(210)를 루프 안으로 재삽입한다. 오류 제어 회로(218)는 각각의 허브 포트(200)에서 발생되는 바이패스의 수뿐만 아니라 오류의 수에 대한 통계적 보고를 제공한다.

Description

프로그램가능한 오류 제어 회로{PROGRAMMABLE ERROR CONTROL CIRCUIT}
전자적 데이터 시스템(electronic data system)은 네트웍 통신 시스템을 이용하여 빈번하게 연결된다. 광역 네트웍 및 채널(channel)은 컴퓨터 네트웍 구성을 위해 개발된 두 개의 방법이다. 통상적인 네트웍[예컨대, 랜(LAN)에 의한 것 및 왠(WAN)]은 많은 유연성 및 상대적으로 먼 거리에 대한 전송 능력을 제공한다. 기업체 시스템 접속(Enterprise System Connection);(ESCOM) 및 소형 컴퓨터 시스템 인터페이스(Small Computer System Interface);(SCSI)와 같은 채널은 성능 및 높은 신뢰도를 높이도록 개발되어 왔다. 채널은 일반적으로 컴퓨터 사이 및 컴퓨터와 주변기기 사이의 전용의 짧은 거리 접속에 사용된다.
채널 및 네트웍의 특징은 "광섬유 채널(Fibre Channel)"로 알려진 새로운 네트웍 표준에 통합되었다. 광섬유 채널 시스템은 채널의 속도와 신뢰성에 네트웍의 유연성 및 접속성을 결합시킨다. 광섬유 채널 제품은 매우 높은 데이터 전송률로 현재 실행될 수 있으며, 그 전송률은 266Mbps 또는 1062Mbps이다. 이러한 전송률은 압축되지 않고 완전한 동작(full motion)의, 고품질 영상과 같은 어플리케이션을 처리하는 데 충분할 것이다. 안시(ANSI)규격(X3.230-1994)은 광섬유 채널 네트웍을 결정한다. 이 사양은 광섬유 채널 기능을 다섯 개의 층으로 분류한다. 광섬유 채널의 다섯 개의 기능 층은 물리적 매체 층(FC-0), 코딩 및 인코딩 층(FC-1), 프레임 프로토콜(framing protocal) 및 노드간의 흐름 제어를 포함하는 실제의 전송 메카니즘(FC-2), 공통 서비스(common service) 층(FC-3), 상부 층 프로토콜(FC-4)이다.
일반적으로, 광섬유 채널 네트웍을 배치하는 3가지 방법이 있는데, 간단한 점 대 점 연결(simple point-to-point connections), 중재 루프(arbitrated loop), 및 교환 패브릭(switched fabrics)이다. 가장 간단한 토폴로지(topology)는 점 대 점 연결이며, 어떠한 두 개의 광섬유 채널 시스템도 직접적으로 간단히 연결한다. 중재 루프는 광섬유 채널 링 연결이며, 이것은 대역폭으로의 액세스가 중재를 통해 분배되어 있는 것이다. 전환 광섬유 채널 네트웍은 "패브릭(fabrics)"이라고 불리며, 교차점 교환(cross-point switching)의 형태이다.
종래의 광섬유 채널 중재 루프("FC-AL") 프로토콜은 노드 포트를 통해 장치 또는 루프 구획의 상호 연결에서의 루프 기능성을 규정한다. 그러나, 노드 포트의 직접적인 상호연결은 하나의 노드 포트에서의 고장이 전체 루프에서의 고장을 야기한다는 점에서 문제점이 있다. 이러한 문제점은 허브 사용을 통하여 종래의 광섬유 채널 기술로 극복되었다. 허브는 루프 형태로 상호 연결된 다수의 허브 포트를 포함한다. 노드 포트는 중앙에서 허브로 별 형태를 형성하는 허브 포트에 연결된다. 노드 포트에 연결되지 않은 허브 포트 또는 고장난 노드 포트에 연결된 허브 포트는 바이패스된다. 이러한 방법으로 노드 포트의 제거 또는 고장에도 불구하고 루프가 유지된다.
오류의 발생은 루프를 포함하는 네트웍 시스템 내에 내재되어있는 복잡한 신호 처리의 본질적인 양상이다. 이러한 시스템 내에서의 오류 발생의 불가피한 성질에 기인하여, 효과적인 방법에 있어서 이러한 오류를 취급하고 검출하는 방법은 바람직하며 많은 분야에서 광범위한 연구의 목표였다.
일반적으로, 오류는 전송 코드 오류 및 프로토콜 위반 오류의 두 가지 형태가 있는데 이들 오류는 통상적으로 루프 네트웍 내에서 발생된다. 전송 코드 오류는 일반적으로 올바르지 못한 비트 와이즈(bit-wise) 데이터를 포함하거나 8B/10B 부호화(알려진 부호화 체계) 후의 무효 10B 코드를 포함한다. 이러한 오류는 일반적으로 전송에 있어서의 유실에 의하거나 의도하지 않은 변경으로부터 발생한다. 프로토콜 위반 오류는 적절한 프로토콜에 따라 부적절하게 그룹 지어지거나 또는 배열되는 신호의 올바른 전송과 관계가 있다(즉, 이 오류는 전송 처리과정 내에서 발생되는 비트의 유실이 아님). 예컨대, FC-AL 프로토콜 하에서, 프레임들 사이의 시퀀스 또는 타이밍 면에서 필 워드(fill-word)의 오용은 프로토콜 위반 오류를 발생시킨다. FC-AL 프로토콜 하에서, 적절한 전송 시퀀스는, 통상적으로, 데이터, 그 뒤에 하나 이상의 필 워드(기본 값으로 6), 그 뒤에 더 많은 데이터이다. 데이터의 광대한 흐름만으로도 프로토콜 위반 오류가 발생될 수 있다.
이러한 전송 코트 오류 또는 프로토콜 위반 오류의 검출은 알려진 처리과정이다. 그러나, 검출된 오류의 보고뿐만 아니라 이전에 검출된 오류의 취급도 종래 기술에서 아직 만족스러운 상태가 아니다. 루프 네트웍 기술에서 오류를 취급하는 일반적인 해법은 오류 취급을 허브 밖의, 노드 포트에 부착된 장치 안에 두고 있다. 결과적으로, 각각의 장치는 일반적으로 오류 검출 및 제어 회로를 요구한다. 부가적으로, 통상적인 기술은 일반적으로 고정된(hardwired) 임계값 및 매개변수로 검출된 오류를 취급한다.
통상적인 기술은 일반적으로 각각의 허브 포트에 부착된 노드 포트에 의한 오류 발생상의 통계적 정보를 제공하지 않는다. 결과적으로, 전통적인 허브에 있어서 재발하는 오류를 경험하는 허브의 조직적인 문제를 분석하기가 어렵다. 일반적으로 한번에 하나씩 노드 포트의 제거하고 다시 삽입하는 시행착오를 거쳐 어떠한 특정 노드 포트가 과도한 수의 오류를 발생시키는지를 결정하는 데, 오류는 매우 규칙적으로 퍼져있거나, 또는 약간의 다른 문제가 존재한다.
발명자들은 오류 검출, 취급, 및 보고 회로를 허브 포트 내에 배치하는 것이 바람직하다고 판단하였고, 이렇게 함으로써 회로는 허브 포트의 자동 바이패스에 대한 프로그램가능성, 오류 발생의 통계적 보고 및 허브 포트와 이와 연관된 노드 포트 내에서의 바이패스가 제공될 것이다.
본 발명은 전자적 네트웍 시스템(electronic network system)에 관련된 것으로, 더 상세하게는 자동 바이패스 및 오류 검출에 관련된 프로그램가능한 매개변수를 기초로 하는 통계적인 보고를 제공하는 전자적 네트웍 루프 허브 내의 오류 제어 회로와 관련된 것이다
도 1은 FC-AL 구성의 종래 기술을 도시한 도면.
도 2는 바람직한 실시예에 따른 허브 포트의 블록도를 도시한 도면.
도 3은 바람직한 실시예에 따른 허브 포트에 의해 검출된 오류 발생의 한 예를 도시한 도면.
도 4는 바람직한 실시예에 따른 오류 제어 회로의 블록도를 도시한 도면.
루프 네트웍 시스템에 있어서, 프로그램가능 오류 제어 회로는 허브 포트가 임계 수준을 넘는 다수의 오류를 수신한 경우 허브 포트에 결합된 노드 포트를 자동으로 바이패스하게 한다. 이 허용 오차 수준은 검출된 오류의 수를 평가하기 위해서 시간 간격뿐만 아니라 오류의 수를 포함하는 프로그램가능 매개변수를 통하여 설정된다. 오류 제어 회로에 의해 노드 포트가 바이패스된 후, 오류 제어 회로는 허브 포트에 수신된 오류를 감시하는 일을 계속한다. 오류 수신이 수용 가능한 허용 오차 수준에 도달한 경우, 오류 제어 회로는 자동적으로 루프 안으로 노드 포트를 재삽입한다.
더욱이, 바람직한 실시예는 각각의 노드 포트에서 발생되는 바이패스의 수뿐만 아니라 오류의 수에 대한 만족스러운 보고를 제공한다. 이 기능은 광섬유 채널 중재된 루프 내의 일반적인 허브 및 허브 포트 전반에 걸친 뛰어난 분석적인 능력을 위해 제공된다. 프로그램가능 오류 제어 회로는 일반적인 허브 기술 전반에 다수의 이점을 제공하는데, 이것은 허브 포트 바이패스의 기준이 매개변수의 프로그램가능성으로 해제되거나 또는 낮춰지는 것, 연결된 포트에서 발생되는 오류를 감시하기 위한 능력, 루프 안으로의 재삽입에 대한 오류 허용 오차의 가변 수준 또는 오류가 발생하지 않도록하는 능력 등이다. 부착된 노드 포트가 바이패스 되어야 하는 경우 프로그램 가능한 오류 임계값은 유연성있게 결정할 수 있다. 부가적으로, 바람직한 실시예에 의해 제공되는 통계적 보고는 가치 있는 정보를 제공한다. 이 통계적 정보는 루프 안으로 주입된 오류의 수가 의심스러운 포트를 검출하는 데 용이하다.
바람직한 실시예는 허브 포트에 부착된 프로그램가능한 임계값 수준을 초과하는 다수의 오류를 발생 시키는 노드 포트 또는 루프 세그먼트(loop segment)을 자동으로 바이패스하기 위한 메카니즘을 제공한다. 본 발명은 바람직한 실시예의 설명과 같이 광섬유 채널 중재 루프("FC-AL")의 문맥 안에서 후술된다. 그러나, 본 발명은 FC-AL 네트웍과 같은 유사한 특징을 갖는 네트웍에 적용할 수 있다.
도 1은 허브 포트에 부착된 노드 포트를 구비한 통상의 FC-AL 구조를 갖는 허브를 나타낸다. 도 1에서, 허브(100)는 여섯 개의 허브 포트(102 ∼ 112)를 갖는다. 단지 여섯 개의 허브 포트가 도 1에 도시되었지만, 허브 포트의 수는 예시적으로 사용되었으며 바람직한 실시예의 능력에 대한 제한은 아니다.
허브 포트(102, 104, 106, 108, 110, 112)는 허브 루프(114)의 내부 허브 링크에 의해 상호 연결되었다. 세 개의 허브 포트(102, 106, 112)에 세 개의 노드 포트(116, 118, 120)가 각각 부착되었다. 이러한 방법으로 루프 형태는 허브(100)를 유지하고, 실제로는 노드 포트(116 ∼ 120)를 위한 사실상의 루프 형태가 유지된다. 각각의 노드 포트는 NL_Port와 같은 작동 장치 또는 루프 세그먼트(loop segment)에 대한 연결을 나타낸다. 장치에 대한 부가에 있어서, 허브 포트는 다른 허브의 허브 포트에 연결될 수 있다. 이러한 방법으로, 두 개의 장치로부터 물리적 수단은 무엇이든지 허용하는 것으로 장치 및 허브는 어떠한 크기의 루프도 형성하도록 서로 연결될 수 있다.
바람직한 실시예는 허브 포트 및 허브 포트에 결합된 노드 포트에 대한 오류 검출 및 취급 기능을 제공한다. 본 바람직한 실시예에 따른 허브 포트에 연결된 노드 포트가 도 2에 더욱 상세하게 도시 되었다. 도 2에 도시된 구성은 도 1에 도시된 노드 포트(120) 및 허브 포트(112)와 같은 노드 포트와 허브 포트의 관계와 유사하다.
도 2에 있어서, 들어오는 내부 허브 링크는 허브 포트(200)로 입력된다. 들어오는 내부 허브 링크(202)는 허브의 루프 내에서 허브 포트(200)와 상향의(즉, 루프 내에서 선행함) 허브 포트(도시되지 않음) 사이의 연결을 나타낸다. 이와 유사하게, 나가는 내부 허브 링크(220)(하술 함)는 허브 루프 내의 하향 허브 포트에 허브 포트(200)를 연결하기 위해 허브 포트(200)를 나간다. 들어오는 내부 허브 링크(202)는 허브 포트 전송 회로(204) 및 멀티플렉서(multiplexer)와 같은 스위칭 장치(206)에 연결된다. 결과적으로 이전 허브 포트로부터 허브 포트(200)의 들어오는 내부 허브 링크(202) 상으로 보내진 데이터는 스위칭 장치(206)의 작동을 개의치 않고 허브 포트 전송 회로(204)에 입력된다. 허브 포트 전송 회로(204)는 데이터 채널(208)에 의해 노드 포트(210)에 연결된다. 허브 포트 전송 회로(204)는 데이터를 노드 포트(210)에 사용 가능한 형태로 바람직하게 변환된다. 이러한 방법으로, 데이터는 들어오는 내부 허브 링크 세그먼트(202)으로부터 허브 포트 전송 회로(204)로, 그 다음 데이터 채널(208)을 통하여 노드 포트(210)로 이동한다. 노드 포트(210)는 데이터를 부착된 장치의 기능에 따라 적절하게 노드 포트(210)에 부착된 장치(도시 하지 않음)에 공급한다.
노드 포트(210)로부터 루프 상으로 되돌려진 데이터는 데이터 채널(212)를 통하여 오류 검출 회로(216)뿐만 아니라 허브 포트 수신 회로(214)로 이동한다.
허브 포트 수신 회로(214)는 데이터를 허브 내에서 사용 가능한 형태로 변환한다. 출력 신호는 오류 검출 회로(216)로부터 오류 제어 회로(218)로 들어간다. 오류 제어 회로(218)는 오류 제어 회로(218)의 프로그램가능 매개변수를 설정하기 위한 들어오는 데이터 채널(도시 않함)을 갖는다. 부가적으로, 오류 제어 회로(218)는 오류 제어 회로(218)에 의해 실행되는 바이패스의 수뿐만 아니라 오류의 통계적 보고를 지시하기 위한 나가는 데이터 채널(도시 않됨)을 갖는다. 대안으로서, 허브 포트 수신 회로(214), 오류 검출 회로(216), 및 오류 제어 회로는 단일 회로 안에 포함될 수 있다.
허브 포트 수신 회로(214)는 데이터를 스위칭 장치(206)의 제1 입력에 출력한다. 스위칭 장치(206)의 제2 입력은 들어오는 내부 허브 링크(202)에 연결된다. 스위칭 장치의 선택된 입력은 오류 제어 회로(218)에 의해 제어되어 스위칭 장치(206)의 밖으로 흐른다. 오류 검출 회로(216)는 노드 포트(210)로부터 수신한 오류 제어 회로(218)에 의해 통상적으로 검출되는 데이터 내의 오류의 존재를 나타내는 오류 검출 신호를 출력한다. 오류 제어 회로(218)는 공급되는 프로그램 가능한 매개변수에 따라 작동한다. 적절하다면, 오류 제어 회로(218)는 스위칭 장치(216)가 허브 포트 수신 회로(214)의 출력을 바이패스하고(그러므로 노드 포트(210)의 출력) 들어오는 내부 허브 링크(202)상의 데이터를 전달하도록 설정된다. 스위칭 장치(206)의 출력은 허브 루프 내의 다음 허브 포트(도시 않함)에 차례로 연결된 나가는 내부 허브 링크(220)에 연결된다.
본 바람직한 실시예는 어떤 시간 기간 내의 오류에 대한 허용오차의 임계값이 초과된 때를 결정하기 위한 프로그램 가능한 값 및 계수기를 사용한다. 오류 임계값을 위반한 것이 결정됐을 때, 오류 제어 회로 (도 2에 오류 제어 회로(218)로 도시 함)는 바이패스 신호를 발생하며 허브 포트가 바이패스 모드로 들어가는 원인이 되서 오류 발생 노드 포트로부터 중계된 출력은 허브 루프로 출력되지 않는다. 대신, 이전 허브 포트로부터 허브 포트에 의해 수신된 데이터는 다음 허브 포트에 전달된다.
본 바람직한 실시예에서 사용되는 프로그램 가능한 매개변수는 부간격(subinterval) 값, 간격 값, 오류 값, 및 허용 오차 값을 포함한다. 하나 또는 하나 이상의 이 값은 각각의 실시예에서 고정적(즉 프로그램 가능하지 않음)일 수 있다. 부간격 값은 바람직하게는 부간격안의 마이크로 초의 수를 표현한다. 간격 값은 하나의 간격을 구성하는 부간격의 수를 나타낸다.
오류 값은 허브 포트가 바이패스 모드로 들어가는 원인이 되는 신호 간격 동안에 검출되는 오류를 포함하는 다수의 부간격의 임계값을 표현한다. 오류가 발생된 동안의 부간격의 수가 계수되고 오류 값과 비교된다. 각각의 부간격 동안의 하나 이상의 오류 검출은 바람직하게는 부간격 동안에 하나의 오류가 검출된 결과와 다른 바이패스 결정의 결과를 가져오는 원인이 되지 않는다. 만일 오류 값이 각각의 간격 동안에 오류를 포함한 부간격 수에 의해 도달되거나 초과되면, 그 후 오류 제어 회로는 허브 포트가 바이패스 모드로 이동되도록 바이패스 플래그(flag)를 설정한다.
허용 오차 값은 허브 루프에 노드 포트를 재삽입하기 위한 간격 동안에 수신될 수 있는 오류를 포함하는 부간격의 최대 수를 나타낸다. 허용 오차 수준은, 오류 값과 유사하며, 각각의 간격 동안에 발생하는 오류의 절대적인 수에 대립되는 것으로서 오류를 포함하고 있는 다수의 부간격을 허용한다.
바람직한 실시예에 있어서, 부간격 값은 24 마이크로 초이다. 통상의 FC-AL 네트웍에서 데이터 전송률 특성이 초당 1기가 비트이기 때문에 이 수치는 특히 바람직하다. 허용 오차 값은 바람직하게 0(ZERO)에 설정된다. 결과적으로, 노드 포트는 어떤 부간격 동안 발생하는 오류 없이는 하나의 완전한 간격이 지나갈 때까지 허브 루프에 재삽입되지 않는다.
오류 검출의 개관에 있어서, 제거 및 재삽입의 바람직한 실시예에 따른 처리과정이 도 3에 도시되었다. 제1 간격(300)은 도 3에서 선(302) 및 선(304)에 의해 분리되었다. 간격(300)은 열 개의 부간격으로 나뉘어 졌다(즉, 간격 값은 10 이다). 만약 상술한 바와 같이, 부간격이 대략 24 마이크로 초와 동일하다면(부간격 값에 의해 결정된 바와 같이), 간격(300)은 대략 240 마이크로 초를 유지한다. 도 3는 일련의 여섯 개의 간격(300, 310, 320, 330, 340, 350)을 나타낸다.
간격(300)에서 부간격에 발생하는 오류는 부간격(306)에 도시된 바와 같이 원(308)으로 지시되었다. 부간격(306)안의 원(308)은 부간격 시간 기간 동안의 하나 또는 그 이상의 오류 검출을 나타낸다. 만약 도 3에 도시된 상황에 있어서 오류 값이 7에 설정되면, 부간격 값은 대략 24 마이크로 초로 설정되고, 간격 값은 10으로 설정되며, 허용 오차 값은 0으로 설정된 다음, 오류 제어 회로는 제1 간격 동안 바이패스 플래그를 발생하지 않는다. 제1 간격(300) 안의 열 개의 부간격 중에 여섯 개의 부간격만이 원(308)과 같은 원에 의해 지시되는 오류를 포함한다. 오류 값이 7에 설정되어 있기 때문에, 오류를 포함하는 부간격의 수는 오류 값보다 작아서 바이패스 플래그는 설정되지 않는다.
이와 유사하게, 제2 간격(310)에서 바이패스 플래그는 오류를 포함하는 부간격이 단지 여섯 개이기 때문에 설정되지 않는다. 간격 안의 부간격의 분배는 오류 값을 초과한 그룹으로서 취해지는 오류를 갖는 부간격의 일정한 흐름을 허용함에 주목해야하며, 그러나 간격 값에 의해 강요되는 조정된 특성에 기인하는, 바이패스 플래그는 설정되지 않을 것이다. 도 3에 도시된 바와 같이, 간격(300)이 오류를 갖는 여섯 개의 부간격을 포함하고 간격(310)이 오류를 갖는 여섯 개의 부간격을 포함하는 동안 어느 간격(300, 310)도 바이패스 플래그가 설정되는 원인이 되지 않는다. 그러나, 간격(300) 안의 오류를 갖는 여섯 개의 부간격 및 간격(310) 안의 오류를 갖는 여섯 개의 부간격은 연속된다. 그래서, 바이패스 플래그를 설정하지 않는 12개의 오류를 갖는 연속적인 부간격이 있다. 이것은 시간전체에 걸친 오류의 수의 평균화된 특성 때문에 바람직하다. 간격 값 및 오류 값의 사용은 바람직한 실시예에 있어서 허브 포트의 전체의 오류 허용 오차를 조절한다.
간격(300) 및 간격(310)과 대조하여, 제3 간격(320)은 적어도 하나 이상의 오류를 갖는 7개의 부간격을 포함한다. 결과적으로 오류 제어 회로는 간격(320)동안에 바이패스 플래그를 설정한다. 바이패스 플래그를 설정한 후, 허브 포트에 연결된 노드 포트는 바이패스 모드로 가고있는 허브 포트에 의해 루프로부터 제거된다.
노드 포트는 오류 제어 회로가 허용 오차 값과 같거나 작은 간격 동안의 오류를 포함하는 부간격의 수를 결정할 때까지 바이패스의 상태에 있다. 상술한바와 같이, 도 3에 나타난 상태의 허용 오차 값은 0에 설정되도록 취해진다. 그래서, 간격(330)안에서, 노드 포트는 하나의 부간격이 오류를 포함하기 때문에 재삽입되지 않으며 바이패스 플래그는 설정 상태에 머문다. 허용 오차 값이 0이므로 바이패스 플래그는 설정 상태에 머문다. 그러나, 간격(340)안에 있어서, 오류를 포함하는 부간격은 없으므로 바이패스 플래그는 삭제된다. 노드 포트는 루프 내로 재삽입된다. 이 지점에서, 루프 안으로 노드 포트를 재삽입하기 위해 적절한 조치가 취해진다.
여섯 번째 간격(350)은 오류를 갖고 있는 여덜 개의 부간격을 도시하고 있다. 도 3에서 간격(350)에 대한 도시는 간격(350)에 의해 간격을 가로질러 구분된 오류 검출을 나타낸다. 그러나, 바람직한 실시예에 있어서, 바람직한 실시예의 오류 제어 회로의 바이패스 플래그는 오류 값과 같은 오류를 포함하는 다수의 부간격이 검출된 경우에 설정된다. 결과적으로, 바이패스 플래그는 아홉 째 부간격(352)동안 간격(350)안에 설정된다. 오류를 갖는 부가적인 부간격은 부간격이 바이패스 플래그를 바람직하게 설정되게 하는 원인이 된 후 바이패스 결정을 바꾸지 않는다. 그러나, 오류의 수는 연결된 노드 포트의 오류 실행에 관한 통계적인 정보를 계산하기 위해 계속 계수 된다. 다른 실시예에 있어서, 바이패스 플래그는 오직 간격의 종료점에서만 설정될 수 있다.
바람직한 실시예의 오류 조정 회로의 내부 구성 요소는[도 2에 오류 제어 회로(218)로 도시됨] 도 4에 더 상세히 도시되었다. 오류 제어 회로(400)는 위에서 설명된 프로그램가능 매개변수를 저장하는 네 개의 회로, 부간격 값 회로(402), 간격 값 회로(404), 오류 값 회로(406), 및 허용 오차 값 회로(408)를 포함한다. 클럭 신호에 대한 응답에 있어서, 부간격 값을 저장하는 부간격 값 회로(402)는 부간격 값에 의해 명시되는 시간 밖에 있는 클럭 펄스의 상승 에지(edge)에서 펄스를 부간격 값 회로의 출력선에 발생시킨다. 예컨대, 만약 클럭이 마이크로초당 한 개의 펄스를 발생한다면, 부간격 값 회로(402)는 제1 클럭 펄스, 제25 클럭 펄스, 제49 클럭 펄스 등등에서 펄스를 발생할 것이다. 부간격 값(402)의 출력은 부간격 계수기(410)의 증가 입력에 연결되어 있다. 부간격 값 회로(402)에 의해 발생된 각 펄스는 부간격 값 계수기(410) 안에 저장된 값을 증가시킨다. 그래서 부간격 계수기(410)는 부간격 값에 의해 명시된 바와 같은 부간격의 수를 계수 한다. 부간격 값 계수기(410)의 출력은 비교기(412)의 제1 입력에 입력된다. 비교기(412)의 제2 입력은 간격 값 회로(404)의 출력에 연결되었다. 간격 값 회로(404)의 출력은 간격 값의 값이다. 그래서, 비교기(412)는 간격 값을 부간격 계수기(410)의 출력(즉 지나간 부간격의 수)과 비교한다.
오류 검출 회로(216)(도 2에 도시함)는 노드 포트로부터의 데이터 안의 오류를 검출한 경우[도 2의 노드 포트(210)] 오류 검출 래치(414)에 오류 검출 플래그를 보낸다. 오류 검출 래치(414)는 오류 검출 회로(216)로부터 오류 검출 플래그를 수신한 경우 설정된다. 부간격 값 회로(402)의 출력은 또한 오류 검출 래치(414)의 클리어 입력(clear input)에 입력된다. 이러한 방법으로, 오류 검출 래치(414)는 각 부간격의 개시 점에서 클리어 된다. 이 클리어 기능은 부간격동안에 오류가 검출된 경우 오류 검출 래치(414)가 각 부간격에 대해 한 번 설정되게 한다. 오류 검출 래치(414)가 클리어 되기 전(즉 같은 부간격 동안) 오류 검출 회로(216)로부터 오류 검출 래치(414)가 수신되는 부가적인 오류 플래그는 오류 검출 래치(414)의 출력에 영향을 주지 않는다. 오류 검출 래치(414)는 부간격 값 회로(402)로부터 발생되는 펄스 출력에 의해 새로운 부간격의 개시 점에서 클리어 된다.
오류 검출 래치(414)의 출력 및 부간격 값 회로(402)의 출력은 AND 게이트(416)에 입력된다. AND 게이트(416)의 출력은 오류 계수기(418)의 증가 입력에 입력된다. 이러한 방법으로, 오류 계수기(418)는 역시 검출된 오류를 갖고있는 각 부간격에 대해 증가된다. 오류 계수기(418)의 출력은 제2 비교기(420)의 제1 입력에 입력된다. 비교기(420)의 제2 입력은 오류 값 회로(406)의 출력에 연결된다. 오류 값 회로(406)는 오류 값과 같은 값을 출력한다. 그래서 비교기(420)는 오류 값을 오류 계수기(418)의 출력과 비교한다. 비교기(420)의 출력은 포트 바이패스 가능 래치(port bypass enable latch);(422)의 설정 입력에 입력된다. 이러한 방법으로, 만약 오류 계수기(418)가 오류 값 회로(406) 내에 적재되어있는 값과 같은 간격 안에 오류를 갖고있는 다수의 부간격을 나타내는 값을 출력하면, 포트 바이패스 가능 래치(422)는 설정되고 바이패스 플래그도 설정된다.
제1 비교기(412)의 출력은 부간격 계수기(410)의 클리어 입력에 입력된다. 이러한 방법으로, 부간격 계수기(410)가 간격 값의 값과 같은 지나간 부간격의 수를 나타내는 값을 출력하는 경우, 간격은 기간이 끝나서 부간격 계수기(410)는 클리어 된다. 부가적으로, 비교기(412)의 출력은 오류 계수기(418)의 클리어 입력에 입력된다. 이러한 방법으로, 부간격의 수가 간격 값과 같아지게됨으로 표현되는바와 같이 간격이 만료되었을 때, 오류 계수기는 새로운 간격 내의 오류를 포함하는 부간격의 수를 계수하기 위해 재 설정된다.
오류 계수기(418)의 출력은 또한 제3 비교기(424)의 제1 입력에 입력된다. 비교기(424)의 제2 입력은 허용 오차 값 회로(408)의 출력에 연결된다. 그래서, 비교기(424)는 허용 오차 값의 값과 오류 계수기(418)의 출력을 비교한다. 비교기(424)의 출력은 제2 AND 게이트(425)에 입력된다. 비교기(412)의 출력도 또한 AND 게이트(425)에 입력된다. AND 게이트(425)의 출력은 포트 바이패스 가능 래치(422)의 클리어 입력에 연결된다. 이러한 방법으로, 간격의 끝에서, 간격 값과 부간격 계수기(410)의 출력의 대등으로 표현된 바와 같이, 비교기(424)에 의해 결정되는바와 같은 허용 오차 값 회로(408)의 출력보다 작거나 동등하게 되는 오류 계수기의 출력에 의해 도시된 바와 같이 오류의 수가 허용 오차 값보다 작거나 동등하면 AND 게이트(424)의 두 입력은 양(positive)이 된다. 그러므로, AND 게이트(424)의 출력은 포트 오류를 포함하는 부간격의 수가 신호 간격 동안에 허용 오차 값보다 작거나 같으면 바이패스 가능 래치(422)를 클리어 시킨다.
포트 바이패스 가능 래치(422)의 출력은 위에서 설명한 바이패스 플래그를 나타내는 포트 바이패스 선(426)에 연결된다. 포트 바이패스 선(426)은 오류 제어 회로(400)의 출력이며 도 2에 도시된 스위칭 장치(206)에 연결된다.
포트 바이패스 가능 래치(422)의 출력은 또한 바이패스 계수기(428)의 증가 입력에 연결된다. 바람직한 실시예에서, 증가 입력은 에지에 민감(edge sensitive)하기때문에 바이패스 계수기(428)는 포트 바이패스 가능 래치가 0에서 1로 전환하는 횟수를 계수한다. 대안으로, 바이패스 계수기(428)의 증가 입력이 레벨에 민감(level sensitive)하면, 바이패스 계수기는 바이패스 플래그가 실시예의 필요에 따라 공급된 대신의 미리 지정된 값 및 클럭 속도에 관련하여 결정된바와 같이 설정된 주기의 수를 계수할 것이다. 바람직한 실시예에 있어서, 바이패스 계수기(428)의 출력은 바이패스 계수 선(430)에 연결된다. 바이패스 계수 선(430)은 오류 제어 회로의 출력이며 허브 포트의 오류 처리성능(error performance)의 외부 통계적 분석에 유용하다.
오류 검출 회로(216)의 출력은 또한 오류 검출 계수기(432)에 입력된다. 증가의 레벨 민감 또는 에지 민감 특성 및 오류 검출 회로(216)의 작동에 의존하여, 오류 검출 계수기(432)는 검출되거나 또는 공급되는 값에 의해 정의되는 바와 같은 각각의 시간 기간에 대한 오류의 수를 결정할 수 있는바와 같이 오류의 절대적인 수를 결정할 수 있다. 바람직한 실시예에서, 오류 검출 계수기(432)는 오류 검출 회로(216)에 의해 오류가 검출되는 각 시간에 증가된다. 오류 검출 계수기(432)는 이 오류 제어 회로(400)에서 이제까지 검출된 오류의 수를 나타내는 수를 출력한다. 오류 검출 계수기(432)의 출력은 오류 계수 선(434)에 연결된다. 오류 계수 선(434)은 또한 노드 포트 및 허브 포트의 오류 이행의 외부 통계적 분석에 유용하다.
부가적으로, 계수기 및 래치는 오류 제어 회로 도처에서 본 기술 분야에서 통상의 기술을 가진 자에 의해 이해될 수 있는 바와 같이 구성요소를 철저히 제어하기에 적절하므로(도시되지 않음) 역시 클럭을 위한 입력 및 기록 가능(write enable)입력을 갖는다.
다른 실시예에 있어서, 허브는 각각의 허브 포트에 부가적으로 또는, 오히려전체적으로, 허브에 대한 통계적 기록을 위한 오류 검출 계수기 및 바이패스 계수기를 갖는다. 이 계수기는 허브 포트의 오류 제어 회로의 계수기로부터의 출력을 수신하기 위해 실행되거나 또는 오류 검출 회로 및 포트 바이패스 가능 래치로부터 직접 신호를 수신할 수 있다.
바람직한 실시예는 희망하는 임계값을 넘는 오류를 발생하는 노드 포트를 허브 루프로부터 제거하기 위한 메카니즘을 제공한다. 일정한 크기의 오류 허용 오차는 통상적으로 주어진 시간 기간 동안의 대수롭지 않은 수의 오류의 수신에 대해 포트 바이패스를 막는데 바람직하다. 왜냐하면 "대수롭지 않다"는 것은 응용의 특성에 의존한 상대적 표현이고, 오류 임계값에 대한 조정 방법 또는 프로그램 가능성이 바람직하다. 오류의 기록 및 포트 바이패스는 간격 값, 오류 값 및 부착된 노드 포트의 이전 실행을 기반으로 하는 부간격 값의 지적인 조정(intelligent adjustment)을 위해 제공된다.
본 발명은 바람직한 실시예의 조건 안에서 여러 다른 실시예와 함께 기술되었으나, 본 발명의 영역은 여기에서 제시된 설명에 의해 제한되지 않으며 오히려 단지 다음의 청구항의 영역에 의해 제한되는 것을 이해할 수 있을 것이다. 청구항의 영역 내로 분류되는 다른 실시예들은 본 기술분야에서 통상의 지식을 가진 자에게는 역시 명백한 사실이 될 것이다.

Claims (24)

  1. 루프 네트웍 안에서 허브 포트에 부착된 노드 포트를 자동적으로 바이패스 하기 위한 허브 포트에 있어서,
    a. 상기 루프 네트웍으로부터 상기 허브 포트로 데이터를 공급하기 위한 허브 데이터 소스과,
    b. 상기 노드 포트 및 상기 허브 데이터 소스에 연결된 오류 제어 회로를 포함하고,
    상기 오류 제어 회로는 상기 부착된 노드 포트로부터 상기 루프 네트웍으로 데이터를 출력하며, 프로그램 가능한 임계값을 초과하는 상기 노드 포트로부터의 데이터 안의 다수의 오류를 검출함에 의해 상기 노드 포트를 바이패스하며 데이터를 상기 허브 데이트 원으로부터 상기 루프 네트웍으로 출력하는 것인 허브 포트. .
  2. 허브 안의 허브 포트에 있어서,
    a. 제1 입력, 제2 입력, 및 제어 입력을 구비하는 스위칭 장치와,
    b. 상기 스위칭 장치의 상기 제1 입력에 연결된 허브 데이터 소스과,
    c. 상기 스위칭 장치의 상기 제2 입력에 연결된 노드 데이터 소스과,
    d. 상기 스위칭 장치의 상기 제어 입력 및 상기 노드 데이터 소스에 연결된 오류 제어 회로를 포함하는 것인 허브 포트.
  3. 제2항에 있어서, 상기 오류 제어 회로는 프로그램 가능한 것인 허브 포트.
  4. 제2항에 있어서, 상기 오류 제어 회로는 오류 검출 회로를 포함하는 것인 허브 포트.
  5. 제2항에 있어서, 상기 오류 제어 회로는:
    a. 각 값 회로가 상응하는 프로그램가능 매개변수 입력선에 연결되는 적어도 하나 이상의 값 회로와,
    b. 상기 오류 검출 회로의 신호에 응답하여 증가하는 계수기와,
    c. 상기 총계 및 적어도 하나 이상의 값 회로에 응답하여 설정되거나 또는 삭제되는 포트 바이패스 가능 래치를 포함하는 것인 허브 포트.
  6. 제2항에 있어서, 상기 오류 제어 회로에 응답하여 증가하는 바이패스 계수기를 더 포함하는 것인 허브 포트.
  7. 제2항에 있어서, 상기 오류 제어 회로에 응답하여 증가하는 오류 계수기를 더 포함하는 것인 허브 포트.
  8. 제2항에 있어서, 상기 허브 포트는 광섬유 채널 중재 루프 네트웍 안에 있는 것인 허브 포트.
  9. 허브 안의 허브 포트에 있어서,
    a. 제1 입력, 제2 입력, 및 제어 입력을 구비하는 스위칭 장치와,
    b. 상기 스위칭 장치의 상기 제1 입력에 연결된 허브 데이터 소스과,
    c. 상기 스위칭 장치의 상기 제2 입력에 연결된 노드 데이터 소스과,
    d. 상기 노드 데이터 소스에 연결된 오류 검출 회로와,
    e. 상기 오류 검출 회로 및 상기 스위칭 장치의 상기 제어 입력에 연결된 오류 제어 회로를 포함하는 것인 허브 포트.
  10. 제9항에 있어서, 상기 오류 제어 회로는 프로그램 가능한 것인 허브 포트.
  11. 노드를 루프 네트웍 안의 허브에 연결하기 위한 허브 포트에 있어서,
    a. 제1 입력, 제2 입력, 및 제어 입력을 구비하는 스위칭 장치와,
    b. 상기 노드에 연결된 전송 회로와,
    c. 상기 노드 및 상기 스위칭 장치의 상기 제1 입력에 연결된 수신 회로와,
    d. 상기 노드에 연결된 오류 검출 회로와,
    e. 상기 오류 검출 회로 및 상기 스위칭 장치의 상기 제어 입력에 연결되고 적어도 하나 이상의 프로그램 가능한 매개변수 입력선을 구비한 오류 제어 회로와,
    f. 상기 전송 회로 및 상기 스위칭 장치의 상기 제2 입력에 연결된 들어오는 내부 허브 링크와,
    g. 상기 스위칭 장치에 연결된 나가는 내부 허브 링크를 포함하는 것인 허브 포트.
  12. 제11항에 있어서, 상기 오류 제어 회로에 결합된 포트 바이패스 가능 래치를 더 포함하는 허브 포트.
  13. 제11항에 있어서, 상기 오류 제어 회로는,
    a. 적어도 하나 이상의 값 회로가 상응하는 프로그램가능 매개변수 입력선에 연결되는 적어도 하나 이상의 값 회로와,
    b. 상기 오류 검출 회로의 신호에 응답하여 증가하는 계수기와,
    c. 상기 계수기 및 적어도 하나 이상의 값 회로에 응답하여 설정되거나 또는 삭제되는 포트 바이패스 가능 래치를 포함하는 것인 허브 포트.
  14. 제11항에 있어서, 상기 오류 제어 회로에 응답하여 증가하는 바이패스 계수기를 더 포함하는 허브 포트.
  15. 제11항에 있어서, 상기 오류 검출 회로에 응답하여 증가하는 오류 계수기를 더 포함하는 허브 포트.
  16. 노드 포트를 상기 허브에 연결하기 위한 복수의 허브 포트를 구비한 허브에 있어서, 각 허브 포트는,
    a. 스위칭 장치와,
    b. 오류 검출 회로와,
    c. 상기 스위칭 장치 및 상기 오류 검출 회로에 연결된 오류 제어 회로와,
    d. 상기 스위칭 장치에 연결된 허브 데이터 채널과,
    e. 상기 오류 검출 회로에 연결된 노드 포트 데이터 채널을 포함하는 것인 허브.
  17. 제16항에 있어서, 오류 제어 회로는,
    a. 간격 값 입력선과,
    b. 오류 값 선과,
    c. 허용 오차 값 선과,
    d. 상기 오류 검출 회로에 응답하여 증가되고, 상기 간격 값 선과 경과시간 의 비교에 응답하여 삭제되는 오류 계수기와,
    e. 상기 오류 계수기의 출력과 상기 오류 값 선의 비교에 응답하여 설정되고, 상기 오류 계수기의 출력과 상기 허용 오차 값 선의 비교에 응답하여 삭제되는 포트 바이패스 가능 래치를 포함하는 것인 허브.
  18. 제16항에 있어서, 적어도 하나 이상의 오류 검출 회로에 응답하여 증가하는 적어도 하나 이상의 오류 계수기를 더 포함하는 허브.
  19. 제16항에 있어서, 적어도 하나 이상의 오류 제어 회로에 응답하여 증가하는 적어도 하나 이상의 바이패스 계수기를 더 포함하는 허브.
  20. 루프 네트웍 안의 노드 포트에 연결된 허브 포트를 바이패스 하기 위한 방법에 있어서,
    a. 상기 노드 포트로부터 데이터를 수신하는 단계와,
    b. 상기 데이터 안의 어떠한 오류라도 검출하는 단계와,
    c. 검출된 오류의 수를 계수하는 단계와,
    d. 상기 검출된 오류의 수가 입계값을 초과하는지를 결정하는 단계와,
    e. 상기 결정에 응답하여 상기 허브 포트를 바이패스 하는 단계를 포함하는 바이패스 방법.
  21. 제20항에 있어서, 상기 검출된 오류의 수가 입계값을 초과하는지를 결정하는 단계는 상기 검출된 오류의 수, 오류 값 및 시간 값을 기반으로 하는 바이패스 방법.
  22. 제20항에 있어서,
    a. 상기 검출된 오류의 수가 허용 오차 수준 이하인지를 결정하는 단계와,
    b. 상기 검출된 오류의 수가 상기 허용 오차 수준 이하인 경우에 응답하여 상기 허브 포트의 상기 바이패스를 종료하는 단계를 더 포함하는 바이패스 방법.
  23. 루프 네트웍 안의 노드 포트에 연결된 허브 포트를 바이패스하기 위한 시스템에 있어서;
    a. 상기 노드 포트로부터 데이터를 수신하는 수단과,
    b. 상기 데이터 안의 어떠한 오류든지 검출하는 수단과,
    c. 상기 검출된 오류의 수를 계수 하는 수단과,
    d. 상기 검출된 오류의 수가 임계값을 초과하는지를 결정하는 수단과,
    e. 상기 결정에 응답하여 상기 허브 포트를 바이패스 하는 수단을 포함하는 것인 바이패스 시스템.
  24. 제23항에 있어서,
    a. 상기 검출된 오류의 수가 허용 오차 수준 이하인지를 결정하는 수단과,
    b. 상기 검출되 오류의 수가 허용 오차 수준 이하인 경우에 응답하여 상기 허브 포트의 상기 바이패스를 종료하는 수단을 더 포함하는 바이패스 시스템.
KR10-2000-7012133A 1998-05-01 1999-04-27 프로그램가능한 에러 제어 회로 KR100394310B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/071,431 US6167026A (en) 1998-05-01 1998-05-01 Programmable error control circuit
US09/071,431 1998-05-01

Publications (2)

Publication Number Publication Date
KR20010043205A true KR20010043205A (ko) 2001-05-25
KR100394310B1 KR100394310B1 (ko) 2003-08-09

Family

ID=22101281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7012133A KR100394310B1 (ko) 1998-05-01 1999-04-27 프로그램가능한 에러 제어 회로

Country Status (6)

Country Link
US (1) US6167026A (ko)
EP (1) EP1078483A4 (ko)
JP (1) JP3795328B2 (ko)
KR (1) KR100394310B1 (ko)
CA (1) CA2327766C (ko)
WO (1) WO1999057830A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188668B1 (en) 1998-05-01 2001-02-13 Emulex Corporation Automatic isolation in loops
US6459701B1 (en) * 1999-08-06 2002-10-01 Emulex Corporation Variable access fairness in a fibre channel arbitrated loop
US6744748B1 (en) * 2000-05-25 2004-06-01 Vtech Communications Ltd. Method and apparatus for monitoring errors in a wireless transceiver
US6687219B1 (en) * 2000-08-16 2004-02-03 Emulex Corporation Detecting and counting node port loop initialization origination
JP2002368768A (ja) * 2001-06-05 2002-12-20 Hitachi Ltd ファイバチャネル調停ループ対応の電子装置及びファイバチャネル調停ループの障害検出方法
US7209451B2 (en) * 2001-10-23 2007-04-24 Ciena Corporation Apparatus and method for efficient detection and suppression of corrupted fibre channel frames in a protected transmission medium
US7373561B2 (en) * 2002-10-29 2008-05-13 Broadcom Corporation Integrated packet bit error rate tester for 10G SERDES
US8385188B2 (en) 2002-10-29 2013-02-26 Broadcom Corporation Multi-port, gigabit serdes transceiver capable of automatic fail switchover
US7339885B2 (en) * 2003-06-05 2008-03-04 International Business Machines Corporation Method and apparatus for customizable surveillance of network interfaces
US7894336B2 (en) * 2005-04-14 2011-02-22 Baumuller Anlagen-Systemtechnik Breakdown and decoupling tolerant communications network, a data path switching device and a corresponding method
WO2013034188A1 (de) * 2011-09-08 2013-03-14 Siemens Aktiengesellschaft Verfahren zum betreiben einer netzwerkkomponente in einem kommunikationsnetzwerk und netzwerkkomponente

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134560A (en) * 1979-04-06 1980-10-20 Fuji Electric Co Ltd Automatic reconstitution system for common transmission line
US5229875A (en) * 1989-05-30 1993-07-20 Glista Andrew S Fault-tolerant fiber optic coupler/repeater for use in high speed data transmission and the like
US4956836A (en) * 1988-03-28 1990-09-11 Par Microsystems Corp. Automatic bypass system for ring type local area network
GB9007600D0 (en) * 1990-04-04 1990-05-30 Hunting Communication Tech Ring communication system
GB9202666D0 (en) * 1992-02-07 1992-03-25 Madge Networks Ltd Communication system
US5495580A (en) * 1992-10-20 1996-02-27 Xlnt Designs, Inc. Ring network security system with encoding of data entering a subnetwork and decoding of data leaving a subnetwork
EP0603443A1 (en) * 1992-12-22 1994-06-29 International Business Machines Corporation Token star bridge
US5522047A (en) * 1993-12-15 1996-05-28 Xlnt Designs, Inc. Graceful insertion of a tree into a ring network
US5546378A (en) * 1994-07-21 1996-08-13 Newbridge Networks Corporation Fault tolerant FDDI wiring hub
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
US5867289A (en) * 1996-12-24 1999-02-02 International Business Machines Corporation Fault detection for all-optical add-drop multiplexer

Also Published As

Publication number Publication date
CA2327766C (en) 2002-04-16
EP1078483A4 (en) 2005-04-27
EP1078483A1 (en) 2001-02-28
JP3795328B2 (ja) 2006-07-12
JP2002514836A (ja) 2002-05-21
CA2327766A1 (en) 1999-11-11
US6167026A (en) 2000-12-26
KR100394310B1 (ko) 2003-08-09
WO1999057830A1 (en) 1999-11-11

Similar Documents

Publication Publication Date Title
KR100394310B1 (ko) 프로그램가능한 에러 제어 회로
US7630300B2 (en) Methods and apparatus for trunking in fibre channel arbitrated loop systems
US8102904B2 (en) Methods and systems for data rate detection for multi-speed embedded clock serial receivers
CA2060462C (en) Apparatus and method for timing distribution over an asynchronous ring
EP0495575A1 (en) Repeater interface controller
US20040081186A1 (en) Methods and apparatus for switching Fibre Channel Arbitrated Loop devices
US6771694B1 (en) Speed negotiation for serial transceivers
JPH0537505A (ja) デイジタルデータリンクの評価方法、データタイミングジツタの評価回路及びリタイミング信号の選択とデイジタルデータリンクの評価とを同時に行なう組合せ方法
US6600755B1 (en) Link technology detection in multiple speed physical links
EP0427066A2 (en) Pattern injector
US6745353B2 (en) Method and apparatus for sliding window link physical error detection
US5436624A (en) Communication system with monitoring means connected in parallel to signal carrying medium
KR20010052290A (ko) 루프 네트워크에서 무효 데이터의 제거
EP0939512B1 (en) Method and arrangement in a network repeater for automatically changing link speed
US7765343B2 (en) Method and system for robust elastic FIFO (EFIFO) in a port bypass controller
US5657315A (en) System and method for ring latency measurement and correction
KR100504000B1 (ko) 노드 포트 루프 초기화 발신의 검출 및 카운트
KR100475221B1 (ko) 파이버 채널의 스타형 허브
US7453802B2 (en) Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
Arenas et al. Design and implementation of packet switching capabilities on 10GbE MAC core
CN117596177A (zh) 通信设备异常处理方法、装置、通信设备和存储介质
CA2331462C (en) Method and apparatus for automated time domain monitoring in optical networks
JPH10145340A (ja) 回線品質監視回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee