KR20010043195A

KR20010043195A - 일정 위상을 갖는 허브 포트

Info

Publication number: KR20010043195A
Application number: KR1020007012120A
Authority: KR
Inventors: 헨손칼엠; 브레워데이비드; 하스헤미호세인
Original assignee: 에멀럭스 코포레이숀
Priority date: 1998-05-01
Filing date: 1999-04-28
Publication date: 2001-05-25
Also published as: EP1074118A1; JP3734016B2; WO1999057852A1; KR100393927B1; CA2330743C; EP1074118A4; US6157652A; CA2330743A1; JP2002514845A

Abstract

본 발명에 따르면 허브 포트(200)는 데이터스트림내의 일정 위상을 유지하고 부착된 노드 포트(210)로 전달되는 지터를 감소시킨다. 허브 포트(200)는 내부 클럭(220)을 사용하는 허브 포트(200)로부터 허브 루프를 통해 전송된 모든 데이터에 대한 일정 비트 경계를 유지하는 회로를 구비한다. 또한, 내부 클럭(220)은 지터 전달을 감소시키기 위해 사용된다.

Description

일정 위상을 갖는 허브 포트{HUB PORT WITH CONSTANT PHASE}

전자 데이터 시스템은 네트워크 통신 시스템을 사용하여 빈번히 접속된다. 광역 네트워크 및 채널에는 컴퓨터 네트워크 구조를 위해 두 가지 접근 방법이 개발되었다. 통상적인 네트워크(예컨대, LAN's 및 WAN's)는 상당한 유연성 및 비교적 긴 거리의 수용 능력을 제공한다. ESCON(Enterprise System Connection) 및 SCSI(Small Computer System Interface)와 같은 채널은 높은 수행 능력 및 신뢰도를 위해 개발되었다. 채널은 컴퓨터간 또는 컴퓨터와 주변장치 사이의 전용 단거리 접속에 사용된다.

채널 및 네트워크 양쪽 모두의 특징은 "광섬유 채널(Fibre Channel)"로서 알려진 새로운 네트워크 표준에 결합되어 있다는 것이다. 광섬유 채널 시스템은 채널의 속도 및 신뢰성에 네트워크의 유연성 및 접속성을 결합한다. 현재 생산되는 광섬유 채널은 266 Mbps 또는 1062Mbps와 같은 높은 데이터 속도로 동작할 수 있다. 이러한 속도는 비압축되고 완전 동화상이며 고품질 비디오와 같은 상당히 요구에 맞는 어플리케이션을 처리하기에 충분하다. X3.230-1994와 같은 ANSI 사양은 광섬유 채널 네트워크를 정의한다. 이 사양은 5개의 층에 광섬유 채널 기능을 분배한다. 이 광섬유 채널은 5개의 기능층으로 이루어지는데, FC-0은 물리 미디어층; FC-1은 코딩 및 디코디층; FC-2는 프레임 프로토콜 및 노드 사이의 흐름 제어를 구비하는 실제 수송 기구; FC-3은 통상적인 서비스층; 및 FC-4는 최상위층 프로토콜이다.

일반적으로 개발된 광섬유 채널 네트워크 방법에는 이하와 같은 세가지 방법이 있는데, 단순한 지점 대 지점 접속(point-to-point connections), AL(arbitrated loops) 및 전환형 패브릭(switched fabrics)이다. 이 중에서 가장 간단한 토폴로지는 단순히 소정의 두개의 광섬유 채널 시스템을 직접 연결하는 지점 대 지점 구성(point-to-point configuraton)이다. AL은 중재를 통해 밴드폭에 공유된 액세스를 제공하는 광섬유 채널 링 접속(Fibre Channel ring connection)이다. 전환형 광섬유 채널 네트워크는 소위 "패브릭(fabrics)"이라고 칭해지며 교차점 전환(cross-point switching)의 형태를 갖는다.

종래의 FC-AL(Fibre Channel Arbitrated Loop) 프로토콜은 장치의 상호접속의 루프 기능성 또는 노드 포트를 통한 루프 세그먼트를 제공한다. 그러나, 노드 포트의 직접 상호접속은 전형적으로 전반적인 루프의 실패를 야기하는 루프의 하나의 노드 포트에서 실패를 야기하는 문제점이 있다. 종래의 광섬유 채널 기술에서의 이러한 문제점은 허브를 사용하여 극복한다. 허브는 루프 토폴로지에 상호접속된 복수개의 허브 포트를 구비한다. 노드 포트는 허브 포트에 접속하고 중심에 허브를 갖는 스타 토폴로지(star topology)를 형성한다. 허브 포트는 노드 포트에 접속되지 않거나 또는 바이패스되는 노드 포드가 없도록 접속된다. 이러한 방법에 있어서, 루프는 노드 포트의 제거 또는 실패에도 불구하고 유지된다.

예를 들면, 도 1은 6개의 허브 포트[(102, 104, 106, 108, 110 및 112) : 도 1에 도시된 허브 포트 및 노드 포트의 수는 오직 예시적인 목적으로 바람직한 실시예에서 제공한 기술의 어플리케이션에 한정되지 않음]를 갖는 허브(100)를 도시한다. 허브 포트(102-112)는 내부 허브 포트(114, 116, 118, 120, 122 및 124)에 의해 상호접속된다. 4개의 노드 포트(126, 128, 130 및 132)는 허브 포트(102, 106, 110 및 112)에 각각 접속된다. 물리 스타 토폴로지는 허브(100)를 둘러싼 노드 포트(126-132)에 의해 생성된다. 내부 허브 링크(114-124)에 의한 허브 포트(102-112)의 내부 접속은 허브(100)내의 내부 루프를 형성하고 노드 포트(126-132) 사이의 루프 토폴로지를 생성한다.

각각의 노드 포트는 한쌍의 데이터 채널에 의해 허브 포트에 접속된다. 예를 들면, 노드 포트(126)는 데이터 채널(134 및 136)에 의해 허브 포트(102)에 접속된다. 데이터 채널(134)은 허브 포트(102)로부터 노드 포트(126)로 데이터를 전송한다. 데이터 채널(136)은 노드 포트(126)로부터 허브 포트(102)로 데이터를 전송한다. 이러한 방식으로 데이터 경로가 허브 포트 및 노드 포트를 각각 구비하는 루프 주위에 생성된다.

종래의 FC-AL 허브에 있어서, 허브 포트에 의해 노드 포트로부터 수신된 데이터는 위상이 벗어나고 동일한 허브의 루프의 다른 허브 포트에 의해 수신된 데이터와 관련하여 동기하는 비트 경계를 갖을 수 있다. 각각의 노드 포트는 그 노드 포트에 내부 클럭을 사용하는 대응 허브 포트에 데이터를 전송한다. 이에 따라 허브 루프에 도입된 각각의 데이터스트림은 상이한 클럭에 의해 보내진다. 이 신호가 상이한 클럭에 의해 보내어지기 때문에 신호의 비트 경계는 자주 또 다른 비트 경계에 관련해서 위상이 벗어난다. 노드 포트가 대응 허브 포트로부터 데이터스트림을 수신할 때, 노드 포트는 데이터스트림으로부터의 클럭 신호를 복구하고 그 데이터스트림을 위상 록 루프(phase lock loop)에 의해서와 같이 자체 내부 클럭에 동기시킨다.

동기는 전형적으로 루프로부터 노드 포트를 삽입하거나 또는 제거시와 같이 바이패스 모드에서와 바이패스 모드 이외에서 허브 포트를 전환함으로써 악영향을 미친다. 종래의 실시예에 있어서, 노드 포트에 접속하는 허브 포트는 이하 두개의 파라미터를 수신한다. 하나는 선행 허브 포트로부터 수신하고 다른 하나는 부착된 노드 포트로부터 수신한다. 두개의 데이터스트림은 전형적으로 각각 상이한 노드 포트로부터 받기 때문에 동기시킬 필요가 없어 상이한 클럭을 갖는다. 데이터스트림의 비트 경계와 일치하지 않을 때 이 전환이 발생하면 하나의 입력부로부터 또 다른 입력부로의 데이터스트림의 전환 포인트에서의 비트 동기는 손실된다. 비트 경계는 구 데이터스트림의 비트 경계로부터 신 데이터스트림의 비트 경계로 쉬프트한다. 그 결과 워드 동기가 또한 손실될 수 있다. 노드 포트가 이 데이터스트림으로부터 클럭 신호를 복구하려고 할 때 비트 동기의 손실은 재동기를 필요로 하는 성공적인 복구를 방지할 수 있다. 재동기는 시간 소비를 필요로 할 뿐만 아니라 에러를 발생시킬 수 있다. 노드 포트가 허브 포트에 우선적으로 접속되고 허브 포트가 바이패스 모드 이외로 전환될 때 유사한 문제가 발생한다.

예를 들면, 도 1에서 허브 포트(106)는 허브 포트(104) 및 노드 포트(128)로부터 데이터를 수신한다. 노드 포트(128)가 접속하지 않은 때와 같이 허브 포트(106)가 바이패스 모드로 전환되면 허브 포트(106)는 노드 포트(128)로부터의 데이터 출력을 정지하고 허브 포트(104)로부터 수신된 데이터를 출력하도록 전환된다. 위상에 있어서 두개의 데이터스트림이 필요치 않기 때문에 이러한 전환은 비트 동기에서의 손실을 야기할 수 있다. 노드 포트(130)가 데이터스트림으로부터의 클럭 신호를 복구하려 시도할 때 이 복구는 데이터스트림을 재동기하려는 노드 포트(130)를 실패시킬 수 있다.

종래의 FC-AL 프로토콜하에 있어서, 동기가 비트 경계가 쉬프트된 위상에 의해서와 같이 노드 포트에 의해 손실되어 일시 중단 기간동안 복구되지 않을 때 LIP(loop initialization primitive) 원시 시퀀스는 하나 이상의 노드 포트에 의해 루프를 재개시하기 위해 생성될 수 있다. LIP 원시 시퀀스는 세개의 연속적인 동일 LIP 배열형 설정(ordered sets)으로부터 형성된다. LIP 배열형 설정은 알려져 있고 종래의 FC-AL 프로토콜로 정의된다. 노드 포트가 LIP 원시 시퀀스를 수신할 때 노드 포트는 전형적으로 통상적인 절차를 완료하고 노드 포트 자체의 LIP 원시 시퀀스를 생성할 수 있다. 종래의 FC-AL 프로토콜하에 있어서, 루프는 대략 500 내지 600 밀리초 동안 통상적인 처리로 복귀하지 않을 수 있다. 이 지연은 동기 에러의 바람직하지 않은 결과이다. 또한, 루프에 대해 사용되는 몇가지 컴퓨터 소프트웨어 어플리케이션은 LIP 처리의 허용도 이내가 아닐 수 있고 적어도 모든 어플리케이션이 이 지연을 경험한다. 어플리케이션은 "사고"(즉, 갑작스럽게 또는 완전하게 실행을 정지함)일 수 있고 처리를 계속하기 위해 재개시되도록 요구한다. 이러한 사고는 사용자가 경험한 지연량 또는 루프에 결합된 다른 처리를 증가시킨다.. 또한, 데이터 손실 또는 데이터 변조는 데이터 저장 장치가 LIP 처리에 의해 발생된 사고시에 적절하게 액세스되지 않을 수 있는 것과 같은 결과일 수 있다.

따라서, 본 명세서의 발명자는 내부 동기 신호가 FC-AL 네트워크와 유사한 특성을 갖는 루프 네트워크를 통과하는 허브 포트를 제공하는 것이 바람직하다고 판단하였다.

바람직한 실시예의 허브 포트는 허브 내부에 로컬 클럭을 제공한다. 로컬 클럭은 다운스트림 허브 포트에서 수신한 데이터의 위상 또는 비트 경계를 방해하는 일없이 허브 포트에 부착된 노드 포트 또는 루프 세그먼트에 접속 또는 비접속할 가능성을 제공한다.

일실시예에 있어서, 허브 포트는 허브 내부 및 허브내의 모든 허브 포트에 공통인 로컬 클럭으로 부착된 노드 포트로부터 수신한 데이터를 동기하는 평활 회로를 구비한다. 그 결과, 일정 위상 또는 비트 경계가 허브 루트의 데이터스트림에서 유지된다. 허브 포트는 비트 경계에서만 바이패스 모드내 및 바이패스 모드 이외로 전환된다. 데이터스트림 허브 포트에서 수신한 데이터가 일정 위상 또는 비트 경계를 갖기 때문에 업스트림 허브 포트에 부착된 노드 포트가 접속 또는 비접속할 때 다운스트림 허브 포트에 부착된 노드 포트는 업스트림 허브 포트에서의 변화의 결과와 같이 동기를 손실시키지 않는다.

바람직한 실시예에서의 부가적인 이점은 로컬 클럭을 사용하는 부착된 노드 포트에 대해 데이터를 전송하면 노드 포트에 전송된 신호에서 "지터(jitter)"(시간 기저형 노이즈, 즉 세밀한 신호의 손실)의 전송을 실질적으로 제거한다는 것이다. 이러한 지터의 감소는 동기 에러를 감소시켜 비트 에러율 및 허브 케드케이드성(cascadability)을 개선한다.

본 발명은 전자 네트워크 전환형 장치에 관한 것으로, 특히 내부 위상 제어를 제공하기 위해 부착된 노드 포트로부터 수신되는 데이터를 내부 클럭에 동기하는 네트워크 허브 포트에 관한 것이다.

도 1은 허브를 구비하는 루프의 종래기술의 구성예를 도시하는 도면.

도 2는 허브 포트의 바람직한 제1 실시예를 도시하는 블럭도.

도 3은 허브 포트의 바람직한 제2 실시예를 도시하는 블럭도.

상기한 바와 같이 본 발명은 이하에 바람직한 실시예에서 예시한 바와 같이 FC-AL(Fibre Channel Arbitrated Loop)의 내용을 설명한다. 그러나, 본 발명은 FC-AL 네트워크와 같은 유사한 특성을 갖는 네트워크에 응용할 수 있다.

바람직한 실시예에 있어서, 허브 포트는 허브 루프의 데이터스트림에서 일정 위상을 유지한다. 상기한 바와 같이, 종래 허브 포트의 위상 쉬프트 문제는 전형적으로 허브 포트에 들어가는 데이터스트림에 대한 클럭의 위상차에 의해 야기된다. 이 실시예에서는 노드 포트로부터 수신한 데이터를 그 데이터가 허브 루프에 들어가기 전에 로컬 클럭에 동기시킨다.

각각의 허브 포트는 잠재적으로 두 개의 소스로부터 데이터를 수신할 수 있는데 두 개의 소스로는 부착된 노드 포트 및 업스트림 허브 포트이다. 허브 포트는 노드 포트에 접속하지 않는 반면에 허브 포트는 바이패스 모드시에 업스트림 허브 포트로부터 다운스트림 허브 포트로 데이터를 전송한다. 노드 포트가 허브 포트에 접속되고 허브 포트로 유효한 데이터를 전송할 때 허브 포트는 바이패스 모드 이외로 전환되고 업스트림 허브 포트로부터의 데이터스트림 출력으로부터 노드 포트로부터의 데이터스트림 출력으로 전환된다. 허브 포트는 부착된 노드 포트로부터 수신된 데이터를 모니터링하여 평활 회로를 사용하는 로컬 클럭 신호에 데이터를 동기시킨다. 노드 포트는 그 노드 포트 내부에 클럭을 사용하는 허브 포트에 데이터를 전송한다. 허브 포트는 노드 포트로부터의 데이터로부터 노드 포트의 클럭 신호를 복구하고 노드 포트로부터의 데이터를 수신하기 위해 이 복구된 클럭 신호를 사용한다. 복구된 클럭 신호의 주파수와 로컬 클럭 신호는 전형적으로 유사하지만 동일할 필요는 없기 때문에 평활 회로는 동기의 부족을 보완하기 위해 데이터스트림으로부터 채움 워드(fill word)를 삽입하거나 또는 삭제한다.

또한, 허브 포트는 비트 및 워드 경계에서만 루프의 데이터스트림을 도입하는 노드 포트로부터 데이터를 보증한다. 허브내의 각각의 허브 포트가 로컬 클럭을 사용하는 허브 루프내로 데이터를 삽입하기 때문에 허브 루프상의 데이터스트림은 로컬 클럭에 동기된다. 업스트림 허브 포트로부터의 데이터스트림과 노드 포트로부터의 평활된 데이터스트림이 로컬 클럭에 동기되기 때문에 노드 포트로부터의 데이터스트림으로부터 복구된 클럭 신호를 사용하기 보다는 하나의 데이터스트림으로부터 또 다른 데이터스트림으로의 전환이 허브 루프상의 데이터스트림의 위상에 영향을 미치지 않는다. 마찬가지로 부착된 노드 포트가 비접속되거나 또는 실패하여 허브 포트가 바이패스 모드로 전환될 때 노드 포트로부터의 데이터스트림으로부터 업스트림 허브 포트로부터의 데이터스트림으로 전환하면 허브 루프 데이터스트림의 위상에 영향을 미치지 않는다.

특히, 도 2에 도시한 바와 같이 허브 포트(200)는 멀티플렉서(204)와 같은 전환 장치의 데이터 입력부 및 전송 회로(206)에 접속된 인입 내부 허브 링크(202)를 구비한다. 전송 회로(206)는 데이터 채널(208)의 데이터를 노드 포트(210)로 전송한다. 노드 포트(210)는 데이터 채널(212)의 허브 포트(200)로 데이터를 전송한다. 데이터 채널(212)은 수신 회로(214) 및 클럭 복구 회로(216)에 접속된다. 클럭 복구 회로(216)는 노드 포트(210)로부터 수신된 데이터로부터 클럭 신호를 복구하고 수신 회로(214)에 그 클럭 신호를 인가한다. 수신 회로(214)는 복구된 클럭 신호를 사용하는 데이터를 평활 회로(218)로 출력한다. 평활 회로(218)는 허브 블록 회선(220)에 접속된다. 허브 클럭 회선(220)은 허브 포트(200)를 포함하는 허브의 내부에 클럭(도시하지 않음)으로 접속된다. 허브 클럭 회선(220)은 허브 포트(200)를 포함하는 허브의 각각의 허브 포트에 접속된다. 평활 회로(218)는 허브 클럭 신호를 사용하는 멀티플렉서(204)의 데이터 입력부에 데이터를 출력한다. 평활 회로(218)는 또한 멀티플레서(204)에 대한 입력 선택을 제어하기 위해 멀티플렉서(204)의 제어 입력부에 제어 신호를 인가한다. 멀티플렉서(204)는 인출 내부 허브 링크(222)상의 데이터를 허브 포트(200)를 포함하는 허브의 허브 루프내로 출력한다.

허브 포트(200)는 노드 포트(210)로부터 수신된 모든 데이터를 평활 회로(218)와 허브 클럭 회선(220)를 통해 로컬 클럭에 동기시킨다. 그 후 데이터는 인출 내부 허브 회선(222)상으로 출력된다. 루프에 들어가는 모든 데이터는 허브내의 각각의 허브 포트가 공통 로컬 클럭에 접속되기 때문에 동일한 로컬 클럭에 동기된다. 상기한 바와 같이 멀티플렉서(204)는 두 개의 데이터 입력부를 갖는데 하나는 평활 회로(218)에 접속되고 또 다른 하나는 인입 내부 허브 링크(202)에 접속된다. 내부 허브 링크상의 모든 데이터가 평활 회로(218)에 접속된 로컬 클럭과 같이 동기되기 때문에 두 개의 데이터스트림의 위상은 동일하다. 따라서, 허브 포트(200)가 멀티플렉서(204)의 데이터 입력부 사이에서 전환될 때 다운스트림 노드 포트에서 수신한 데이터 스트림의 위상 및 비트 경계는 분열되지 않는다.

허브 클럭 회선(220)은 또한 전송 회로(206)에 로컬 클럭 신호를 인가한다. 전송 회로(206)는 로컬 클럭 신호를 사용하는 노드 포트(210)에 데이터를 전송한다. 복구된 클럭 신호보다는 깨끗한 클럭 신호를 전송함으로써 허브 포트(200)로부터 노드 포트(210)로의 지터(즉, 논리 회로를 통과한 신호와 같이 축적 가능한 데이터 신호내의 노이즈)의 전송이 감소하고 바람직하게 제거된다.

도 3은 허브 포트(300)의 바람직한 제2 실시예의 구성 요소를 보다 상세히 도시한 블럭도이다. 허브 포트(300)는 허브 루프내 또는 외부에서 노드 포트(314)에 데이터를 전송하기 위한 구성 요소, 노드 포트(314)로부터 데이터를 수신하기 위한 구성 요소 및 노드 포트(314)를 바이패스시키거나 또는 삽입하기 위한 구성 요소를 구비한다.

인입 내부 허브 링크(302)는 허브 포트(300)를 포함하는 허브의 루프에서의 업스트림 허브 포트(도시하지 않음)에 허브 포트(300)를 접속한다. 인입 내부 허브 링크(302)는 멀티플렉서(304)의 데이터 입력부 및 인코더(306)에 접속된다. 인코더(306)는 바람직하게는 종래의 8B/10B 인코더이다. 인코더(306)는 전송 회로(308)에 접속된다. 전송 회로(308)는 SERDES(serializer/deserializer) 회로(310)에 접속된다. SERDES 회로(310)는 데이터를 직렬화하고 데이터 채널(312)을 통해 노드 포트(314)로 데이터를 전송한다. 인코더(306), 전송 회로(308) 및 SERDES 회로(310) 각각은 허브 클럭 회선(336)에 접속되어 그 클럭 신호를 사용하는 데이터를 출력한다. 따라서, 데이터는 깨끗한 클럭 신호를 사용하는 노드 포트(314)에 전송된다. 이에 따라, 노드 포트(314)에 대한 데이터 신호가 깨끗해지고 실질적으로 업스트림 노드 포트로부터 노드 포트(314)로 전송되는 데이터 신호내에서의 지터의 전송은 없다.

데이터 채널(316)은 노드 포트(314)로부터 SERDES 회로(310)로 데이터를 운송한다. SERDES 회로(310)는 노드 포트(314)로부터 수신된 직렬 데이터를 비직렬화하여 수신 회로(318)로 데이터를 보낸다. SERDES 회로(310)는 또한 비직렬화된 데이터로부터의 클럭 신호를 복구한다. SERDES 회로(310)는 복구된 클럭 회선(317)을 통해 수신 회로(318), 워드 동기 검출 회로(322) 및 "평활" FIFO(first-in-first-out) 버퍼(324)로 복구된 클럭 신호를 전송한다. 대안적으로, 평활 FIFO 버퍼(322)는 FIFO 버퍼일 필요는 없다.

수신 회로(318)는 디코더(320)로 데이터를 보낸다. 디코더(320)는 바람직하게는 종래의 10B/8B 디코더이다. 디코더(320)는 워드 동기 검출 회로(322) 및 평활 FIFO 버퍼(324)에 복호화된 데이터를 보낸다. 워드 동기 검출 회로(322)는 평활 FIFO 제어 히로(326)에 접속되고, 또한 평활 FIFO 버퍼(324)에도 접속된다. 평활 FIFO 버퍼(324)는 멀티플렉서(324)의 데이터 입력부, 채움 워드 검출 회로(330) 및 커런트 채움 워드 발생기(332)에 접속된다. 커런트 채움 워드 발생기(332)는 채움 워드 검출 회로(330) 및 멀티플렉서(304)의 데이터 입력부에 접속된다. 평활 FIFO 제어 회로(326)는 허브 포트 출력 제어 회로(328)에 접속되고, 멀티플렉서(304)의 제어 입력부에 접속된다. 멀티플렉서(304)는 출력 레지스터(334)에 접속된다.

허브 클럭 회선(336)은 로컬 클럭(도시하지 않음)에 접속된다. 로컬 클럭은 바람직하게는 허브내의 허브 포트 각각에 접속되고 허브내의 허브 포트 각각에 공통의 로컬 클럭 신호를 인가한다. 허브 클럭 회선(336)은 인코더(306), 전송 회로(308), SERDES 회로(310), 평활 FIFO 버퍼(324), 커런트 채움 워드 발생기(332) 및 출력 레지스터(334)에 로컬 클럭 신호를 인가한다.

출력 레지스터(334)는 로컬 클럭을 사용하는 인출 내부 허브 링크(338)에 멀티플렉서(324)로부터의 데이터를 출력한다. 출력 레지스터(334)는 접속하는 허브 포트 사이에 파이프라인 스테이지로서 기능한다.

부착된 노드 포트(314)로부터의 데이터 수신에 있어서, 바람직한 허브 포트 설계의 중요한 부분은 평활 FIFO 버퍼(324)와 평활 FIFO 제어 회로(326)이다. 평활 FIFO 제어 회로(326)와 공동으로 평활 FIFO 버퍼(324)는 노드 포트(314)로부터 수신된 데이터를 허브 포트의 내부 클럭에 동기시킨다. 평활 FIFO 버퍼(324)는 데이터로부터 복구된 클럭 신호의 잠재적인 두 개의 비동기 클럭 도메인과 허브 포트(300)의 로컬 클럭 사이에 평활 기능을 제공한다.

동작에 있어서, 허브 포트(300)는 노드 포트(314)에 접속하여 노드 포트(314)로부터 데이터를 수신하고 SERDES 회로(310)는 노드 포트(314)로부터 인입 직렬 데이터스트림을 비직렬화하고 비직렬화된 10B-부호화된 데이터를 생성한다. SERDES 회로(310)는 또한 직렬 데이터로부터 클럭 신호를 복구한다. SERDES 회로(310)는 수신 회로(318), 워드 동기 검출 회로(322) 및 평활 FIFO 버퍼(324)에 의해 수신되는 복구된 클럭 회선(317)에 복구된 클럭 신호를 출력한다. 수신 회로(318)는 10B-부호화된 데이터를 수신하고 디코더(320)에 그 데이터를 출력하며 복구된 클럭 신호에 동기시킨다. 디코더(320)는 그후 그 데이터의 10B/8B 복호화를 수행한다. 복호화된 데이터는 워드 동기 검출 회로(322) 및 평활 FIFO 버퍼(324)로 진행된다.

워드 동기 검출 회로(322)는 바람직하게는 ANSI 공개 X3.230-1994(FC-PH,Rev 4.3, June 1, 1994)의 조항 12.1에 정의된 절차가 뒤따른다. 특히, 워드 동기 검출 회로(322)가 디코더(320)로부터 나타나는 3개의 연속적이고 유효한 광섬유 채널 배열형 설정을 검출할 때 허브 포트(300)는 워드 동기를 취득하고 워드 동기 검출 회로(322)는 동기-취득된 상태를 도입한다. 워드 동기 검출 회로(322)는 평활 FIFO 제어 회로(326)를 인에이블하고, 다시 평활 FIFO 버퍼(324)내로 기입되는 시퀀스 광섬유 채널 워드를 인에이블한다. 그러나, 광섬유 채널 프로토콜에 의해 특정된 다수의 무효한 광섬유 채널 워드가 디코더(320)에 의해 복호화되고 워드 동기 검출 회로(322)에 의해 검출될 때에는 언제든지 워드 동기 검출 회로(322)는 동기-손실 상태를 도입한다. 만일 워드 동기가 손실되면 평활 FIFO 제어 회로(326)는 워드가 평활 FIFO 버퍼(324)내로 기입되는 것을 디스에이블한다.

평활 FIFO 버퍼(324)는 평활 FIFO 제어 회로(326)와 공동으로 FIFO 버퍼를 구비하고, 허브 클럭 회선(336)상의 로컬 클럭 주파수에 수신된 광섬유 채널 데이터를 동기시킨다. 노드 포트(314)로부터 수신된 데이터는 복구된 클럭 회선(317)상의 복구된 클럭에 의해 결정된 데이터 속도로 평활 FIFO 버퍼(324)에 기입된다. 그 데이터는 허브내의 로컬 오실레이터(도 3에 도시하지 않음)에 의해 결정된 로컬 클럭 신호에 동기된다. 데이터는 허브 클럭 회선(336)상의 로컬 클럭 신호에 의해 결정된 데이터 속도도 평활 FIFO 버퍼(324)로부터 멀티플렉서(304)로 출력된다.

멀티플렉서(304)는 출력 레지스터(334)내로 데이터를 출력한다. 멀티플렉서(304)의 전환은 허브 출력 제어 회로(328)에 의해 제어되고 멀티플렉서(304)의 제어 입력부에 접속된다. 노드 포트(314)로부터 수신된 데이터가 루프내에 삽입될 때 평활 FIFO 버퍼(324)에 대응하는 데이터 입력부가 선택된다. 채움 워드가 루프내에 삽입될 때(이하에 기술됨), 커런트 채움 워드 발생기(330)에 대응하는 데이터 입력부가 선택된다. 허브 포트(300)가 바이패스 모드내에 있을 때 인입 내부 허브 링크(302)에 대응하는 데이터 입력부가 선택된다. 데이터스트림 각각은 동일 위상을 갖고 데이터 입력부의 전환은 일정 위상을 보존하기 위해 비트 경계상에서 발생한다. 출력 데이터 레지스터(334)는 허브 클럭 회선(336)상에서 수신된 로컬 클럭 신호를 사용하는 인출 내부 허브 링크(338)상으로 데이터를 출력한다.

복구된 클럭 주파수와 로컬 클럭 주파수는 ±100PPM과 같은 소량으로 변화할 수 있다. 복구된 클럭 주파수와 로컬 클럭 주파수의 차에 의해 (복구된 클럭 신호를 사용하는) 평활 FIFO 버퍼(324)내로 데이터를 기입하는 데이터 속도와 (로컬 클럭 신호를 사용하는) 평활 FIFO 버퍼(324)로부터 데이터를 제거하는 데이터 속도 사이의 차가 발생한다. 평활 FIFO 제어 회로(326)는 채움 워드를 사용하는 평활 FIFO 버퍼(324)에 대한 인입 데이터 속도와 인출 데이터 속도 사이의 차를 "평활화"한다. 채움 워드는 전형적으로 광섬유 채널 데이터스트림내의 데이터 프레임 사이의 프레임간 간격(inter-frame gap)내에 삽입된다. 근본적으로 모든 데이터스트림은 다수개의 채움 워드를 구비한다. 커런트 채움 워드는 전형적으로 FC-AL 프로토콜에 따라 형성된 리스트로부터 선택된다. 커런트 채움 워드의 삽입 또는 삭제 중 어느 하나를 스케줄링함으로써 평활 FIFO 버퍼(324)내의 데이터량이 여러가지 임계값에 도달할 때 평활 FIFO 제어 회로(326)는 평활 FIFO 버퍼(324)가 고갈되거나 또는 오버플로우하는 것을 방지한다. 평활 FIFO 제어 회로(326)가 채움 워드를 삭제하는 것이 적절하다고 판정할 때 평활 FIFO 제어 회로(326)는 그 채움 워드를 삭제하기 전에 적절한 채움 워드가 프레임간 간격내에서 발견될 때까지 대기한다. 삽입이 적절할 때에는 평활 FIFO 제어 회로(326)는 프레임간 간격 동안 대기하고 그후 멀티플렉서(304)가 출력 레지스터(334)에 출력되는 커런트 채움 워드 발생기(332)에 대응하는 데이터 입력부를 선택하도록 한다. 그와 동시에 평활 FIFO 제어 회로(326)는 일시적으로 평활 FIFO 버퍼(324)로부터 판독된 데이터를 설치한다. 커런트 채움 워드 발생기(332)에 접속된 것은 채움 워드 검출 회로(330)이다. 채움 워드 검출 회로(330)는 채움 워드 삽입이 적절하다면 사용되는 채움 워드로 커런트 채움 워드 발생기(332)를 갱신함으로써 최신의 적절한 채움 워드의 추적을 유지한다.

데이터가 평활 FIFO 버퍼(324)로부터 제거되어 멀티플렉서(304)에 출력되는 바와 같이 로컬 클럭 주파수가 복구된 클럭 주파수보다 빠르면 평활 FIFO 버퍼(324)내의 데이터량이 감소한다. 평활 FIFO 버퍼(324)로의 기입이 워드 동기의 손실에 기인하여 디스에이블링될 때 평활 FIFO 버퍼(324)내의 데이터량은 또한 감소할 수도 있다. 평활 FIFO 버퍼(324)내의 데이터량이 최소 임계값 이하로 낮아지면 평활 FIFO 제어 회로(326)는 허브 포트 출력 제어 회로(328)가 허브 포트(300)를 바이패스하도록 한다. 허브 포트 출력 제어 회로(328)는 멀티플렉서(304)가 평활 FIFO 버퍼(324)의 출력부보다는 업스트림 허브 포트로부터 직접 데이터를 출력하는 인입 내부 허브 링크(302)에 대응하는 데이터 입력부를 선택하도록 한다. 일단 평활 FIFO 버퍼(324)내의 데이터량이 재차 최소 임계값을 초과하면 평활 FIFO 제어 회로(326)는 허브 포트 출력 제어 회로(328)가 바이패스를 종료하도록 한다. 허브 포트 출력 제어 회로(328)는 멀티플렉서(304)가 루프로 노드 포트(314)를 복귀시키는 평활 FIFO 버퍼(324)로부터 데이터를 선택하도록 한다. 대안적으로, 상이한 임계값이 루프내로부터 노드 포트가 제거되거나 또는 루프내로 노드 포트가 삽입되도록 사용될 수 있다.

만일 로컬 클럭 주파수가 복구된 클럭 주파수보다 느리면 평활 FIFO 버퍼(324)내의 데이터량은 증가한다. 만일 평활 FIFO 버퍼(324)내의 데이터량이 최대 임계값을 초과하면 평활 FIFO 제어 회로(326)는 상기한 바와 같이 채움 워드를 삭제한다.

동작에 있어서, 허브 포트(300)가 노드 포트(314)에 접속되지 않을 때 허브 포트(300)는 바이패스 포드이다. 멀티플렉서(304)는 인입 내부 허브 링크(302)에 대응하는 데이터 입력부를 출력 레지스터(334)에 접속한다. 노드 포트(314)가 우선적으로 허브 포트(300)에 접속하여 데이터스트림을 전송하기 시작할 때 상기한 바와 유사한 처리가 발생한다. 데이터는 SERDES 회로(310)에 의해 비직렬화되고 디코더(320)에 의해 복호화되며 워드 동기 검출 회로(322)에 공급된다. 만일 유효한 배열형 설정이 수신되면 워드 동기 검출 회로(322)는 동기-취득 상태를 도입하고 수신된 데이터가 평활 FIFO 버퍼(324)에 기입되기 시작한다. 데이터가 평활 FIFO 버퍼(324)에 기입되도록 계속된다면 평활 FIFO 제어 회로(326)는 최소 임계값을 초과한다. 이러한 점에 있어서, 평활 FIFO 제어 회로(326)는 허브 포트 출력 제어 회로(328)가 허브 포트(300)에 대한 바이패스 모드를 종료하도록 한다. 허브 포트 출력 제어 회로(328)는 멀티플렉서(304)가 인입 내부 허브 링크(302)상의 업스트림 허브 포트로부터의 데이터보다는 평활 FIFO 버퍼(324)에 대응하는 데이터 입력부를 선택하도록 한다. 노드 포트(314)로부터 수신된 데이터가 평활 FIFO 버퍼(324) 이외의 데이터를 판독하는 로컬 클럭 신호를 사용하는 루프내로 삽입되기 때문에 노드 포트(314)는 데이터스트림의 동기를 방해하는 일없이 루프내로 삽입된다.

동작에 있어서, 데이터스트림내의 비트 또는 워드 동기의 손실, 노드 포트(314)의 실패 또는 노드 포트(314)의 비접속에 의해서와 같이 허브 포트(300)에 의해 노드 포트(314)로부터 수신되는 데이터스트림이 방해받을 때 워드 동기 검출 회로(322)는 유효한 동기된 데이터의 손실을 검출하고 동기-손실 상태를 도입한다. 이어지는 데이터는 평활 FIFO 버퍼(324)에 기입되지 않는다. 데이터는 평활 FIFO 버퍼(324)로부터 제거되도록 계속되고 멀티플렉서(304)에 의한 출력 레지스터(334)로의 출력은 평활 FIFO 버퍼(324)가 비도록 한다. 상기한 바와 같이 평활 FIFO 제어 회로(326)가 최소 임계값 이하로 낮아진 평활 FIFO 버퍼(324)를 검출할 때 평활 FIFO 제어 회로(326)는 허브 포트 출력 제어 회로(328)가 허브 포트(300)를 바이패스하도록 한다. 허브 포트 출력 제어 회로(328)는 멀티플렉서(304)가 인입 내부 허브 링크(302)에 대응하는 데이터 입력부 및 업스트림 허브 포트로부터의 데이터를 선택하도록 한다. 따라서, 유효한 데이터는 노드 포트(314)로부터 수신되지 않는 동안 허브 포트(300)는 바이패스 모드를 도입한다. 바이패스가 로컬 클럭 신호에 의한 동기시에 발생하기 때문에 노드 포트(314)의 실패는 루프의 데이터스트림을 방해하지 않는다.

허브 포트(300)로부터 노드 포트(314)로 데이터를 전송함에 있어서, 인코더(306)는 업스트림 허브 포트로부터 인입 내부 허브 링크(302)를 통해 수신된 비부호화된 광섬유 채널 데이터를 바람직하게는 8B/10B 인코딩을 사용하여 부호화한다. 복구된 클럭 신호가 업스트림 허브 포트에 의해 전송되지 않기 때문에 인코더(3060는 업스트림 허브 포트의 SERDES 회로에 의해 복구된 클럭 신호와 결합하지 않는다. 상기한 바와 같이 데이터는 복구된 클럭 신호가 아닌 허브 클럭 회선(3360상의 로컬 클럭 신호를 사용하는 허브 포트의 인출 내부 허브 링크(338)상으로 출력된다. 인코더(306)는 바람직하게는 허브 클럭 회선(336)상의 로컬 클럭 신호와 결합한다. 부호화된 데이터는 전송 회로(308)로 진행한다. 전송 회로(308)는 노드 포트(314)로 전송되는 워드를 완결하는 것만을 보증한다. 또한, 전송 회로(308)는 포지티브 또는 네가티브하게 변경하는 바와 같이 필요에 따라 데이터의 동작의 부조화(즉, 데이터 신호에서의 1들 및 0들 사이의 차이)를 자동적으로 조정한다. 그 데이터는 직렬화되는 SERDES 회로(310)로 보내지고 허브 클럭 회선(336)상의 로컬 클럭을 사용하는 노드 포트(314)로 전송된다. 상기한 바와 같이 로컬 클럭 신호를 사용하는 노드 포트(314)로 데이터를 전송함으로써 실질적으로 노드 포트(314)로 전송된 데이터스트림내에 축적되지 않을 수 있다.

이러한 방식에 있어서, 노드 포트 또는 다중 노드 포트의 루프 세그먼트는 이음매없이 다운스트림 노드 포트에 전송된 데이터의 위상을 방해하는 일없이 허브 포트에 의해 루프내에 삽입하거나 또는 루프로부터 제거된다. 또한, 허브 포트 사이의 지터 전송이 실질적으로 제거된다.

본 발명의 다수의 실시예가 기술되었다. 그러나, 이들 실시예는 예시적인 것이지 한정하는 것은 아니다. 당업자에 의해 대안적인 실시예 및 변동이 명백해질 것이다. 본 발명의 범주는 다음의 특허청구범위의 청구항의 범주에 의해서만 한정된다.

Claims

노드 포트에 허브를 접속하는 허브 포트에 있어서,

(a) 로컬 클럭 신호를 공급하기 위한 허브의 내부에 로컬 클럭을 접속하는 허브 클럭 회선과;

(b) 상기 노드 포트로부터 데이터를 수신하는 수신 회로와;

(c) 상기 수신 회로로부터 데이터를 수신하여 상기 로컬 클럭 신호에 이러한 데이터를 동기시키는 평활 회로를 포함하는 것을 특징으로 하는 허브 포트.
제1항에 있어서, 상기 로컬 클럭 신호에 동기한 노드 포트로 데이터를 전송하는 전송 회로를 더 포함하는 것을 특징으로 하는 허브 포트
제2항에 있어서, 상기 전송 회로는 상기 노드 포토에 전송된 데이터의 풀 워드(full word)만을 보증하는 것을 특징으로 하는 허브 포트.
노드 포트에 허브를 접속하는 허브 포트에 있어서,

(a) 로컬 클럭 신호를 공급하기 위해 허브의 내부에 로컬 클럭을 접속하는 허브 클럭 회선과;

(b) 상기 노드 포트로부터 수신된 데이터를 상기 로컬 클럭 신호에 동기시키는 평활 회로를 포함하는 것을 특징으로 하는 허브 포트.
노드 포트에 허브를 접속하는 허브 포트에 있어서,

(a) 인입 내부 허브 링크와;

(b) 인출 내부 허브 링크와;

(c) 로컬 클럭 신호를 공급하기 위해 허브의 내부에 로컬 클럭을 접속하는 허브 클럭 회선과;

(d) 상기 인입 내부 허브 링크와 상기 노드 포트에 접속하고, 상기 인입 내부 허브 링크로부터 데이터를 수신하며 상기 노드 포트로 이러한 데이터를 전송하는 전송 회로와;

(e) 상기 노드 포트에 접속하는 수신 회로와;

(f) 상기 수신 회로에 접속하고, 상기 노드 포트로부터 수신된 데이터를 상기 로컬 클럭 신호에 동기시키며 상기 인출 내부 허브 링크로 상기 데이터를 전송하는 평활 회로를 포함하는 것을 특징으로 하는 허브 포트.
제5항에 있어서, 상기 허브 클럭 회선은 상기 전송 회로에 접속되고 상기 전송 회로는 상기 로컬 클럭 신호를 사용하는 상기 노드 포트로 데이터를 전송하는 것을 특징으로 하는 허브 포트.
노드 포트에 내부 허브 링크에 의해 루프와 상호접속된 적어도 두 개의 허브 포트를 구비하는 허브를 접속하는 상기 허브 포트에 있어서,

(a) 로컬 클럭 신호를 공급하기 위해 상기 허브의 내부에 로컬 클럭을 접속하는 허브 클럭 회선과;

(b) 제1 데이터 입력부, 제2 데이터 입력부, 제3 데이터 입력부 및 제어 입력부를 구비하는 멀티플렉서와;

(c) 상기 멀티플렉서 및 상기 허브 클럭 회선에 접속하는 허브 출력 레지스터와;

(d) 상기 멀티플렉서의 상기 제3 데이터 입력부에 접속하는 인입 내부 허브 링크와;

(e) 상기 허브 출력 레지스터에 접속하는 인출 내부 허브 링크와;

(f) 상기 인입 내부 허브 링크 및 상기 허브 클럭 회선에 접속하는 전송 회로와;

(g) 상기 전송 회로 및 상기 허브 클럭 회선에 접속하는 인코더와;

(h) 상기 멀티플렉서의 상기 제2 데이터 입력부 및 상기 허브 클럭 회선에 접속하는 커런트 채움 워드 발생기와;

(i) 상기 커런트 채움 워드 발생기에 접속하는 채움 워드 검출 회로와;

(j) 상기 멀티플렉서의 상기 제1 데이터 입력부, 상기 커런트 채움 워드 발생기, 상기 채움 워드 검출 회로 및 상기 허브 클럭 회선에 접속하는 평활 버퍼와;

(k) 상기 평활 회로에 접속하는 평활 제어 회로와;

(l) 상기 평활 제어 회로 및 상기 멀티플렉서의 상기 제어 입력부에 접속하는 허브 포트 출력 제어 회로와;

(m) 상기 평활 제어 회로에 접속하는 워드 동기 검출 회로와;

(n) 상기 워드 동기 검출 회로 및 상기 평활 버퍼에 접속하는 수신 회로와;

(o) 상기 수신 회로에 접속하는 디코더와;

(p) 상기 인코더, 상기 노드 포트 및 상기 허브 클럭 회선에 접속하고, 상기 디코더, 상기 워드 동기 검출 회로 및 상기 평활 회로에 접속하는 복구된 클럭 출력부를 구비하는 SERDES 회로를 포함하는 것을 특징으로 하는 허브 포트.
제7항에 있어서, 상기 평활 버퍼는 FIFO 버퍼인 것을 특징으로 하는 허브 포트.
제7항에 있어서, 상기 인코더는 8B/10B 인코더인 것을 특징으로 하는 허브 포트.
제7항에 있어서, 상기 디코더는 10B/8B 디코더인 것을 특징으로 하는 허브 포트.
제7항에 있어서, 상기 로컬 클럭은 상기 허브 포트내에 포함되어 있는 것을 특징으로 하는 허브 포트.
제7항에 있어서, 상기 전송 회로는 상기 노드 포트로 전송된 데이터의 풀 워드만을 보증하는 것을 특징으로 하는 허브 포트.
제7항에 있어서, 상기 전송 회로는 상기 로컬 클럭 신호를 사용하는 상기 노드 포트로 데이터를 전송하는 것을 특징으로 하는 허브 포트.
노드 포트에 루프내에 상호접속된 적어도 두 개의 허브 포트를 구비하는 허브를 접속하기 위해 상기 허브 포트에 의해 출력된 데이터의 일정 위상을 유지하는 방법에 있어서,

(a) 상기 노드 포트로부터의 데이터를 상기 허브 포트의 국부적인 클럭 신호에 동기시키는 단계와;

(b) 상기 노드 포트로부터의 동기화된 데이터를 다운스트림 포트에 출력하는 단계와;

(c) 업스트림 허브 포트로부터의 데이터를 상기 로컬 클럭 신호에 동기시키는 단계와;

(d) 상기 업스트림 허브 포트로부터의 동기화된 데이터를 상기 노드 포트로 전송하는 단계를 포함하는 것을 특징으로 하는 일정 위상 유지 방법.
노드 포트에 루프내에 상호접속된 적어도 두 개의 허브 포트를 구비하는 허브를 접속하기 위해 상기 허브 포트에 의해 출력된 데이터의 일정 위상을 유지하는 방법에 있어서,

(a) 상기 노드 포트로부터의 데이터를 상기 허브 포트로 전송하는 단계와;

(b) 상기 노드 포트로부터의 상기 데이터를 비직렬화하는 단계와;

(c) 상기 노드 포트로부터의 상기 데이터로부터 복구된 클럭 신호를 복구하는 단계와;

(d) 상기 비직렬화된 데이터를 복호화하는 단계와;

(e) 워드 동기를 위해 상기 복호화된 데이터를 체크하는 단계와;

(f) 상기 복구된 클럭 신호를 사용하는 버퍼에 상기 복호화된 데이터를 기입하는 단계와;

(g) 상기 허브의 국부적인 클럭 신호를 사용하는 상기 버퍼로부터 상기 복호화된 데이터를 판독하는 단계와;

(h) 상기 허브 포트로부터 상기 복호화된 데이터를 출력하는 단계와;

(i) 상기 노드 포트로부터 수신된 데이터가 워드 동기되는 동안 단계 (e) 내지 단계 (h)를 반복하는 단계와;

(j) 워드 동기가 손실되어 있는 동안 상기 허브 포트로부터 출력된 데이터는 상기 허브내의 또 다른 허브 포트로부터 수신하는 단계와;

(k) 상기 버퍼내의 데이터량이 최소 임계값 이하로 낮아질 때 상기 허브 포트로부터 적어도 하나의 커런트 채움 워드를 출력하는 단계와;

(l) 상기 버퍼내의 데이터량이 최대 임계값을 초과할 때 상기 버퍼내에 저장된 데이터로부터 적어도 하나의 채움 워드를 삭제하는 단계를 포함하는 것을 특징으로 하는 일정 위상 유지 방법.
제15항에 있어서, (a) 업스트림 허브 포트로부터의 데이터를 상기 로컬 클럭 신호에 동기시키는 단계와, (b) 상기 업스트림 허브 포트로부터의 동기화된 데이터를 상기 노드 포트로 전송하는 단계를 더 포함하는 것을 특징으로 하는 일정 위상 유지 방법.
노드 포트에 루프내에 상호접속된 적어도 두 개의 허브 포트를 구비하는 허브를 접속하기 위해 상기 허브 포트에 의해 출력된 데이터의 일정 위상을 유지하는 시스템에 있어서,

(a) 상기 노드 포트로부터의 데이터를 상기 허브 포트의 국부적인 클럭 신호에 동기시키는 수단과;

(b) 상기 노드 포트로부터의 동기화된 데이터를 다운스트림 허브 포트에 출력하는 수단과;

(c) 업스트림 허브 포트로부터의 데이터를 상기 로컬 클럭 신호에 동기시키는 수단과;

(d) 상기 업스트림 허브 포트로부터의 동기화된 데이터를 상기 노드 포트로 전송하는 수단을 포함하는 것을 특징으로 하는 일정 위상 유지 시스템.