KR20010041742A - 실리콘 디바이스의 제조방법 - Google Patents

실리콘 디바이스의 제조방법 Download PDF

Info

Publication number
KR20010041742A
KR20010041742A KR1020007009977A KR20007009977A KR20010041742A KR 20010041742 A KR20010041742 A KR 20010041742A KR 1020007009977 A KR1020007009977 A KR 1020007009977A KR 20007009977 A KR20007009977 A KR 20007009977A KR 20010041742 A KR20010041742 A KR 20010041742A
Authority
KR
South Korea
Prior art keywords
etching
silicon substrate
silicon
substrate
start pattern
Prior art date
Application number
KR1020007009977A
Other languages
English (en)
Inventor
히로시 오오지
가즈히코 쓰쓰미
패트릭 제이 프렌치
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010041742A publication Critical patent/KR20010041742A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00547—Etching processes not provided for in groups B81C1/00531 - B81C1/00539
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

실리콘기판(1)의 표면에 에칭개시패턴(4)을 형성하는 공정과, 실리콘기판(1)을 불소이온을 함유하는 용액(10)에 침지하면서, 이 실리콘기판(1)에 이것이 양극으로 되도록 전압을 인가함으로써 실리콘기판(1)에 에칭을 실시하고 에칭개시패턴 (4)으로부터 기판 깊이방향으로 뻗는 폭이 좁은 에칭부(4')를 형성하는 공정과 폭이 좁은 에칭부(4')가 소정의 깊이에 도달한 후, 실리콘기판(1)의 전류밀도를 증가시킴으로써 실리콘기판(1)의 에칭을 촉진하여 폭이 좁은 에칭부(4')의 아래쪽에서 인접하는 에칭부끼리를 연통시키며 실리콘기판(1)의 일부로되는 중공구조체(5)를 형성하는 동시에 중공구조체(5)의 아래쪽에 중공부(6)을 형성하는 공정을 포함하고 있는 단결정구조의 실리콘 디바이스의 제조방법이다.

Description

실리콘 디바이스의 제조방법{METHOD OF PRODUCING SILICON DEVICE}
실리콘 기판상에 제작된 캔틸레버나 중공구조의 질량체, 또는 실리콘 기판내에 제작된 중공구조등은, 종래로부터 각종 물리량을 측정하는 센서나, 마이크로펌프등에 넓게 사용되고 있다.
도 15A~도 15F는, 가동부를 갖는 디바이스를 실리콘 기판상에 제작하는 경우의 종래의 제조공정도이다. 이 제조공정에서는, 우선 도 15A에 표시하는 바와 같이 평판상의 실리콘 기판(32)을 준비한다. 다음에, 도 15B에 표시하는 바와 같이, 실리콘 기판(32)상에 희생층으로되는 제 1 산화막(33)을 CVD등에 의해 형성하고, 계속해서 그 위에 시드레이어가 되는 제 1폴리실리콘막(34)을 저압 CVD등에 의해 성막한다. 이후 도 15C에 표시하는 바와 같이 제 1폴리실리콘막(34)상에 구조체로 되는 제2폴리실리콘막(35)을 에피택셜반응로를 사용하여 형성한다.
그리고, 소망의 두께의 제 2폴리실리콘막(35)가 얻어진 후, 도 15D에 표시하는 바와 같이, 제 2폴리실리콘막(35)상에, CVD등에 의해 제 2산화막(36)을 최표층으로서 형성하고 그 후, 소망의 구조체의 형상이 얻어지도록 제 2산화막(36)에 대하여 패터닝을 실시한다.
이 페터닝이 실시된 제 2산화막(36)은, 그 밑의 구조체가 되는 제 1및 제 2의 양폴리실리콘막(34), (35)을 에칭하기 위한 마스크가 된다.
다음에 도 15E에 표시하는 바와 같이 제 1폴리실리콘막(34)및 제 2폴리실리콘막(35)에 대하여 반응성이온 에칭등에 의해 제 1산화막(33)에 도달할때까지 에칭을 실시한다. 또, 도 15F에 표시하는 바와 같이 불산등을 사용하여 제 1폴리실리콘막(34)의 하측에 위치하는 제 1산화막(33)의 일부를 제거한다. 이로인해 실질적으로 제 1폴리실리콘막(34)및 제 2폴리실리콘막(35)에 의해 형성된 가동부가 얻어진다.
도 16A~도 16E는 예컨대 1995년 6월에 스톡호름에서 개최된 「솔리드 스테이트식의 센서 및 액추에이터와 유로센서 IX에 대한 제 8회 국제회의」의 회지의 52~55페이지("The 8th International Conference에 Solid-stute Sensors and Actuators and Evrosensors IX", Stockholm, June(1995) page52~55)에 개시되어 있는 종래의 가동부를 갖는 구조체의 제조공정도이다. 이 구조체의 제조공정에서는 우선 도 16A에 표시하는 바와 같이 실리콘기판(39)상에 순서대로 제 1산화막(38)과 포토레지스트막(37)을 형성한다. 다음에 도 16B에 표시하는 바와 같이 사진제판을 사용하여 제 1산화막(38)과 포토레지스트막(37)을 형성한다. 다음에 도 16B에 표시하는 바와 같이 사진제판을 사용하여 도 16C에 표시하는 바와 같이 이 산화막 마스크를 사용하여, 예컨대 반응성 이온에칭에 의해 실리콘기판(39)을 에칭하여 홈내지 구멍을 형성한다.
계속해서 도 16D에 표시하는 바와 같이 홈내지 구멍의 측면을 보호하기 위하여, 예컨대 CVD등에 의해 제 2산화막(40)을 형성한 후에, 이 제 2산화막(40)의 홈내지 구멍의 저면에 형성된 부분을 반응성이온 에칭에 의해 제거한다.
그 후 도 16E에 표시하는 바와 같이 반응가스를 바꿔서 등방적인 반응성이온 에칭을 실리콘기판(39)에 대하여 실시함으로써 인접하는 홈내지 구멍을 구조체의 아래에서 연통시킨다.
이에 따라, 중공구조를 갖는 구조체를 얻을 수 있다.
도 17은 예컨대, 1990년 2월에 발행된 「이렉트로 케미칼 소사이어티지」의 제 137권 제 2호의 653~659페이지〔"Journal of Electrochemical Society", volume 137, volume 137, Number 2, February(1990), page 653~659〕에 개시되어 있는 종래의 에칭장치를 표시하는 도면이다. 도 17에 표시하는 바와 같이 이 에칭장치에는 정압전원(41)과, 전류계(42)와, 대향전극(43)과, 참조전극(44)과, 에찬트(etchant) (47)를 수용하고 있는 에찬트 조(48)가 설치되어 있다. 그리고 이 에칭장치에서는 평편상의 n형 실리콘기판(46)의 표면에 KOH를 사용하여 역사각추형상의 피트를 형성한 후, 실리콘기판(46)을 불화수소산 수용액에 침지하면서 실리콘기판(46)에 이것이 양극으로 되도록 전압을 인가하고 또, 실리콘기판(46)에 광(45)을 조사하여 실리콘기판(46)의 깊이방향으로 에칭을 실시하도록 되어 있다. 이로 인해 규칙적으로 배열된 구멍을 에칭으로 형성할 수 있다.
도 18A~도 18F는 예컨대 1997년 9월에 미국 텍사스주 오스틴에서 발행된 「마이크로가공 및 마이크로 제조프로세스 기술 Ⅲ의 SPIE지」의 제 3223권의 189~197페이지("Proceedings SPIE Micromachining and Microfabrication Process Technology Ⅲ", volume 3223, Austin, Texas, USA, September(1997), page 189~197)에 개시되어 있는 종래의 실리콘 디바이스의 제조공정을 표시하는 도면이다. 이 실리콘 디바이스의 제조에서는 우선 도 18A에 표시하는 바와 같이 평판상의 n형 실리콘 기판(49)을 준비한다. 그리고 도 18B에 표시하는 바와 같이 실리콘 기판(49)의 표면에 질화실리콘막(50)을 형성한다. 계속해서 도 18C에 표시하는 바와 같이 KOH를 사용하여 실리콘기판(49)에 역삼각형 형상의 피트(52)를 형성한다.
또, KOH에 의한 에칭의 마스크로서 사용한 질화실리콘막(50)을 제거하고, 도 18E에 표시하는 바와 같이 피트(52)를 구비한 실리콘기판(49)을 얻는다.
그후, 도 18F에 표시하는 바와 같이 실리콘기판(49)을 불화수소산 수용액에 침지하면서 실리콘기판(49)에 이것이 양극으로 되도록 전압을 인가하고 또 실리콘기판(49)에 광을 조사하여 기판깊이 방향으로 에칭을 실시하고 실리콘 기판(49)내에 홈부(54)를 형성한다.
또, 도 19는 예컨대 1994년 4월에 발행된 「전기화학소사이어티지」의 제 14권의 1006~1013페이지("Journal of Electrochemical Society" Volume 141, Number 4, April(1994), page 1006~1013)에 개시되어 있다.
종래의 P형 실리콘기판을 불화수소산 수용액을 함유하는 유기용매에 침지하면서 P형 실리콘기판을 불화수소산 수용액을 함유하는 유기용매에 침지하면서 P형 실리콘기판에 이것이 양극으로 되도록 전압을 인가하여 기판깊이방향에 에칭을 실시할때의 반응메카니즘을 단계적으로 표시하는 도면이다. 우선 도 19중의 (A)에 표시하는 바와 같이 실리콘기판의 최상표면의 실리콘원자[Si]에 결합되어 있는 수소원자「H」가 (B)에 표시하는 바와 같이 불소이온 [F-]및 홀[h+]의 작용을 받아서 수소이온 [H+]가 되어 실리콘 원자와의 결합이 파괴되고, 이와 동시에 실리콘원자가 라디칼로 된다. 또, (C)에 표시하는 바와 같이 래디컬이 된 실리콘원자는 불소이온 및 전자 [e-]의 공급에 의해 불소원자와 결합한다.
그리고 (D)~(E)에 표시하는 바와 같이 남겨진 또하나의 수소원자에 대하여도 같은 반응이 일어나고 결국 실리콘 원자는 2개의 불소원자와 결합한다. 또 (F)에 표시하는 바와 같이, 내부의 실리콘 원자와의 2개의 결합도 2개의 불화수소[HF]의 작용에 의해 불소원자와 결합하고 4불화규소[SiF4]로서 유기용매중에 용해된다.
그런데, 이와 같은 종래의 중공구조를 갖는 구조에서는 구조체가 폴리실리콘으로 형성되어 있는 관계상 단결정 실리콘으로 형성되어 있는 것에 비하여 그 기계적특성 및 신뢰성이 떨어진다는 문제가 있었다.
또, 종래의 프로세스에서는 중공구조를 제작하기위한 희생층을 두껍게 할수없고 따라서, 가동구조체와 기판과의 사이의 공간을 충분하게 크게할 수 없으므로, 가동구조체가 기판저면에 흡착하는 문제가 있었다.
또, 단결정 실리콘을 구조체로하는 중공구조를 제작하는 데는 복잡한 제조공정이 필요하게 되고 수율좋게 신뢰성이 높은 구조체를 간단한 제조공정으로 제작할 수 없다 문제가 있었다. 또, 종래는 n형 실리콘기판을 불화수소산 수용액중에서 에칭하는 경우, 직경 10㎛이하의 구멍이나 또는 폭 3㎛의 홈을 형성할 수 있을 뿐이며 예컨대 중공구조를 갖는 3차원 구조의 실리콘 디바이스를 제작할 수 없었다. 또, 종래는 P형 실리콘기판에 불화수소산 수용액을 함유하는 유기용액중에서 에칭을 실시할 경우 에칭되는 부분의 크기, 위치를 제어할 수 없는 문제가 있었다.
또한, 본 발명자들은 상기 문제점을 해결하기 위하여 실리콘 디바이스의 제조기술의 개발연구를 행하여 그 연구성과를 1998년 1월 25일~29일에 독일의 하이델베르그에서 개최된 「마이크로 이렉트로ㆍ메타니칼 시스템에 대한 제 11회 년차 국제연구회(The Eleventh Annual International workshop on Micro Electro Mechanical systems」에서 「불화수소산중에서의 단일 스텝의 전기화학 에칭을 사용한 자립구조의 제조(Fabrication of free standing structure using single step electrochemical etching in hydrofluoric acid」라는 표제를 발표하는 동시에 그 회지의 제 246~250페이지(IEEE Catalog Number 98CH 36176 page246~250)에 개시하고 있다.
이 연구발표에서는 n-타입의 (100)웨이퍼를 사용하여 중공구조체를 제작할 수 있음이 명백하게 되었다. 또한, 이 중공구조체의 제작조건은 5%의 불화수소산 수용액을 사용하여 초기에 26㎃/㎠의 전류밀도로 30분간 에칭을 한 후 전류밀도를 40㎃/㎠로 높여서 7분간 에칭을 한 것이다. 본 발명자들은 이에 따라 중공구조의 캔틸레버를 제작하는데 성공하였다.
[발명의 개시]
본 발명은 상기 종래의 문제를 해결하기 위한 것으로, 구조체를 단결정실리콘으로 형성할 수 있고 기판과 구조체와의 거리를 충분히 크게할 수 있으며, 또, 1공정내에서 중공구조를 제작할 수 있고 수율좋게 신뢰성이 높은 중공구조를 갖는 실리콘 디바이스를 제공할 수 있으며, 또 이런 실리콘 디바이스를 간단한 제조공정으로 제작할 수 있는 실리콘 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 행하게된 본 발명의 제 1의 양상에 관한 실리콘 디바이스의 제조방법은 (ⅰ) 실리콘기판 표면 또는 실리콘기판상에 에칭개시패턴을 형성하는 에칭개시패턴 형성공정과, (ⅱ) 실리콘기판을 불소이온을 함유하는 용액에 침지하면서 이 실리콘기판이 양극으로 되도록하여 이 실리콘기판에 전압을 인가함으로써 이 실리콘기판에 에칭을 실시하고 에칭개시배턴에서 실리콘기판 깊이방향으로 뻗는 에칭부(예컨대, 개구부, 홈부)를 형성하는 제 1의 에칭공정과, (ⅲ) 에칭부가 소정의 깊이에 도달한 후, 실리콘기판내를 흐르는 전류를 증가시킴으로써 실리콘기판의 에칭을 촉진하여 상기 깊이보다 깊은 부위에서 인접하는 에칭부끼리를 연통시키고(즉, 에칭면을 접속시킴) 실리콘기판의 일부로되는 중공구조체를 형성하는 제 2의 에칭공정을 포함하는 것을 특징으로 한다.
이 방법에 의해 제조된 중공구조를 갖는 실리콘 디바이스에서는 중공구조가 1공정내의 에칭에 의해 제작되고 또한 중공구조체가 단결정 실리콘으로 형성된다. 이때, 에칭의 실행시간에 의해 중공부의 깊이를 제어할 수 있다.
이 때문에 단결정 실리콘으로 형성된 기계적특성이 뛰어난 구조체를 1공정내에서 용이하게 제작할 수 있다. 또, 구조체인 가동부와 기판과의 사이의 흡착을 방지할 수 있으므로 수율좋게 신뢰성이 높은 실리콘 디바이스를 엽가의 제조장치를 사용하여 염가로 제작할 수 있다.
즉, 이 제조방법에 의하면 제조된 실리콘 디바이스의 중공구조체가 단결정 실리콘으로 구성되어 있으므로 기계적특성이 뛰어난 신뢰성이 높은 디바이스가 얻어진다. 또, 중공구조체의 아래의 중공부를 크게 제작할 수 있으므로 중공구조체가 그 하측의 평판상기재에 흡착하지 않으며, 수율이 대폭적으로 향상한다. 또, 이 실리콘 디바이스의 제조방법에 의하면, 중공구조체인 가동부의 형상을 1공정내에서 제작할 수 있으므로 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다.
본 발명의 제 2의 양상에 관한 실리콘 디바이스의 제조방법은
(ⅰ) 실리콘기판 표면 또는 실리콘 기판상에 에칭개시 패턴을 형성하는 에칭개시패턴 형성공정과,
(ⅱ) 실리콘기판을 불소이온을 함유하는 용액에 침지하면서 이 실리콘기판이 양극이 되도록 하여 이 실리콘기판에 전압을 인가함으로써 이 실리콘기판에 에칭을 실시하고 에칭개시패턴에서 실리콘기판 깊이방향으로 뻗는 폭이 좁은 에칭부(개구부, 홈부)를 형성하는 제 1의 에칭공정과,
(ⅲ) 폭이 좁은 에칭부가 소정의 깊이에 도달한 후, 실리콘기판내를 흐르는 전류를 증가시킴으로써 실리콘기판의 에칭을 촉진하여 상기 깊이보다 깊은 부위에 폭이 좁은 에칭부보다도 폭이 넓은 에칭부(개구부, 홈부)를 형성하는 제 2의 에칭공정과,
(ⅳ) 폭이 넓은 에칭부가 소정의 깊이에 도달한 후, 폭이 좁은 에칭부를 매입함으로써 실리콘 기판내에 중공로를 형성하는 중공로 형성공정을 포함하는 것을특징으로 한다.
이 제조방법에서는 실리콘기판내에 제작되는 중공로를 간단한 제조공정으로 제작할 수 있으므로 신뢰성이 높은 실리콘 디바이스를 염가로 얻을 수 있다.
즉, 이 제조공정에 의하면, 실리콘기판내에 액체를 통할 수 있는 중공로를 간소화된 공정으로 제작할 수 있으므로 생산성이 향상됨과 동시에 염가의 실리콘 디바이스를 얻을 수 있다.
본 발명의 제 1 또는 제 2의 양상에 관한 실리콘 디바이스의 제조방법에서는 실리콘기판 표면에 형성된 피트, 실리콘기판상에 형성된 마스크, 또는 n형 실리콘기판 표면에 P형의 재료를 매입함으로써 형성된 P형 영역등을 에칭개시패턴으로 할 수 있다.
여기서, 피트를 에칭개시패턴으로 하는 경우는 실리콘기판의 결정방위에 의존하지 않는 방법에 의해 에칭개시패턴을 제작할 수 있고, 또 제작되는 실리콘 디바이스도 실리콘기판의 결정방위의 영향을 받지 않으므로, 임의의 형상의 실리콘 디바이스를 제작할 수 있다. 이 때문에, 기능이 뛰어난 소형의 실리콘 디바이스를 제작할 수 있다. 즉, 에칭개시패턴은 실리콘으로 구성된 실리콘기판의 결정방위의 영향을 받지 않는 방법에 의해 예컨대, 리액티브 이온에칭등에 의해 형성되므로, 실리콘기판상에 임의의 형상의 에칭개시패턴을 제작할 수 있고 이것에 계속해서 실시하는 에칭에 의해 제작되는 중공구조체도 임의의 형상을 가지게 할 수 있다.
따라서, 성능이 뛰어난 소형화된 실리콘 디바이스구조를 얻을 수 있다.
마스크를 에칭개시패턴으로 하는 경우는 공정이 간소화되고 또, 실리콘기판의 결정방위의 영향을 받지 않는 임의형성을 제작할 수 있으므로, 기능이 뛰어난 소형의 실리콘 디바이스를 염가로 제작할 수 있다.
즉, 에칭개시패턴은 예컨대 사진제판에 의해 패터닝된 질화실리콘막에 의해 구성되고 실리콘기판의 결정방위의 영향을 받지 않으므로 실리콘기판상의 임의의 형상을 가지게 할 수 있어 성능이 뛰어난 소형화된 실리콘 디바이스의 구조를 제작할 수 있다.
또, 에칭개시패턴의 제작에는 실리콘기판의 초기 에칭공정을 필요로 하지 않으므로 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다.
P형 영역을 에칭개시 패턴으로 하는 경우는 실리콘기판의 결정방위에 의존하지 않는 방법에 의해 에칭개시패턴을 제작할 수 있고 또 제작되는 실리콘 디바이스도 실리콘 기판의 결정방위의 영향을 받지 않으므로, 임의의 형상의 실리콘 디바이스를 제작할 수 있다.
이 때문에 기능이 뛰어난 소형의 실리콘 디바이스를 제작할 수 있다.
즉, 에칭개시패턴을 제작하기 위한 이온주입에 사용하는 마스크는 실리콘기판의 결정방위의 영향을 받지 않으므로 실리콘기판상에 P형재료가 기판에 주입된 임의 형상의 에칭개시패턴을 제작할 수 있다. 이 때문에 이것에 이어서 시행하는 에칭에 의해 제작되는 중공구조체도 임의의 형상을 가지게 할 수 있고 성능이 뛰어난 소형화된 실리콘 디바이스 구조를 얻을 수 있다.
본 발명에 의한 실리콘 디바이스의 제조방법에서 실리콘 기판으로서 n형 실리콘기판을 사용하는 경우는 제 1및 제 2의 에칭공정에서, 실리콘기판에 광을 조사하고 이 광의 강도 또는 상기 실리콘기판으로의 인가전압을 바꿈으로써 실리콘기판내를 흐르는 전류를 제어할 수 있다.
이 경우, n형 실리콘기판을 사용하고 있으므로 에칭에 필요한 정공이 광의 조사에 의해 공급된다. 이 때문에 광의 강도에 의해 그 공급량을 제어할 수 있고, 중공구조를 갖는 디바이스를 정밀도 좋게 제작할 수 있다. 이와 같이하여 제조된 실리콘 디바이스에서는 제조된 중공구조체가 단결정 실리콘으로 구성되어 있으므로, 기계적특성이 뛰어난 신뢰성이 높은 디바이스가 얻어진다.
또, 중공구조체의 아래의 중공부를 크게 제작할 수 있으므로 중공구조체가 그 하측의 평판상기재에 흡착하지 않는다. 이 때문에 수율이 크게 향상된다.
또, 이 실리콘 디바이스의 제조방법에서는 중공구조체인 가동부의 형상을 1공정내에서 제작할 수 있다.
이 때문에 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다.
또, 본 발명에 관한 실리콘 디바이스의 제조방법에서, 실리콘기판으로서 P형 실리콘기판을 사용하는 경우는, 제 1또는 제 2의 에칭공정으로 실리콘기판으로의 인가전압을 바꿈으로써 실리콘기판내를 흐르는 전류를 제어할 수 있다.
이 경우, P형 기판을 사용하고 있으므로, 에칭에 필요한 정공이 기판내에 다수 존재한다. 이 때문에, 실리콘기판에 광을 조사할 필요가 없고 에칭장치를 간소화할 수 있는 동시에 실리콘기판내에서 균일한 에칭속도를 얻을 수 있다.
이 때문에 신뢰성이 높은 실리콘 디바이스를 염가로 얻을 수 있다.
또, 광의 강도분포에 기인하는 불균일성이 제거될 수 있으므로, 실리콘기판내에서 균일한 에칭을 실시할 수 있고 신뢰성이 높은 실리콘 디바이스를 염가로 얻을 수 있다. 또, 이 제조방법을 사용하여 제조한 실리콘 디바이스에서는 제조된 중공구조체가 단결정 실리콘으로 구성되어 있으므로, 기계적특성이 뛰어난 신뢰성이 높은 디바이스가 얻어진다. 또, 중공구조체의 아래의 중공부를 크게 제작할 수 있으므로, 중공구조체가 그 아래의 평판상 기재에 흡착하지 않는다.
이 때문에 수율이 크게 향상된다. 또 이 실리콘 디바이스의 제조방법에서는 중공구조체인 가동부의 형상을 1공정내에서 제작할 수 있다.
이 때문에 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다.
본 발명은, 가속도 내지 각속도등에 의해 야기되는 관성력, 압력, 기타의 여러가지 물리량의 계측에 사용되는 각종 센서 또는 유체등이 흐르는 통로가 실리콘 기판내에 설치된 유체디바이스등으로 한 실리콘 기판을 가공함으로써 제조되는 실리콘 디바이스의 제조방법에 관한 것이다.
도 1A~도 1E는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서, 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정을 표시하고 있다.
도 2는 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정에서, 실리콘기판에 에칭을 실시할 때에 사용되는 에칭장치의 입면단면도이다.
도 3A 및 도 3B는 각각 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정에서, 실리콘기판에 에칭을 실시할때에 사용되는 또다른 에칭장치의 입면단면도이다.
도 4는 본 발명의 실시의 형태 2에 관한 실리콘 디바이스의 제조공정의 에칭시에서의 에칭직경과 전류밀도와의 관계를 표시하는 도면이다.
도 5는 본 발명의 실시의 형태 3에 관한 실리콘 디바이스의 제조공정의 에칭시에서의 에칭면의 경사각과 전류밀도와의 관계를 표시하는 도면이다.
도 6A~도 6F는 각각 실리콘기판 내지는 실리콘 디바이스 중간체의 입면단면도로서, 본 발명의 실시의 형태 5에 관한 실리콘 디바이스의 제조공정을 표시하고 있다.
도 7A~도 7E는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서, 본 발명의 실시의 형태 6에 관한 실리콘 디바이스의 제조공정을 표시하고 있다.
도 8은 본 발명의 실시의 형태 6에 관한 실리콘 디바이스의 제조공정에서 실리콘 기판에 에칭을 실시할 때에 사용되는 에칭장치의 입면단면도이다.
도 9는 본 발명의 실시의 형태 6에 관한 실리콘 디바이스의 제조공정에서 실리콘기판에 에칭을 실시할 때에 사용되는 또 하나의 에칭장치의 입면단면도이다.
도 10A~도 10는 각각, 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서 본 발명의 실시의 형태 7에 관한 실리콘 디바이스의 제조공정에서 에칭개시패턴을 형성할 때의 공정을 표시하고 있다.
도 11A~도 11C는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서, 본 발명의 실시의 형태 8에 관한 실리콘 디바이스의 제조공정에서 에칭개시패턴을 형성할 때의 공정을 표시하고 있다.
도 12A~도 12B는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서 본 발명의 실시의 형태 9에 관한 실리콘 디바이스의 제조공정에서 에칭개시패턴을 형성할 때의 공정을 표시하고 있다.
도 13A및 도 13B는 각각, 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서 본 발명의 실시의 형태 10에 관한 실리콘 디바이스의 제조공정에서 에칭개시패턴을 형성할 때의 공정을 표시하고 있다.
도 14A~도 14C는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서, 본 발명의 실시의 형태 11에 관한 실리콘 디바이스의 제조공정에서 에칭개시패턴을 형성할 때의 공정을 표시하고 있다.
도 15A~도 15F는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서 종래로부터 사용되고 있는 중공구조의 실리콘 디바이스의 제조공정을 표시하고 있다.
도 16A~도 16E는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서 종래로부터 사용되고 있는 또 하나의 중공구조의 실리콘 디바이스의 제조공정을 표시하고 있다.
도 17은 종래의 중공구조의 실리콘 디바이스의 제조공정에서 사용되고 있는 에칭장치의 입면단면도이다.
도 18A~도 18F는 각각 실리콘기판 내지 실리콘 디바이스 중간체의 입면단면도로서 실리콘 기판상에 홈을 형성할 때의 종래의 홈부형성공정을 표시하고 있다.
도 19는 P형 실리콘의 에칭시에서의 반응 메카니즘을 표시하는 도면이다.
발명을 실시하기 위한 최량의 형태
이하, 첨부의 도면을 참조하면서 본 발명의 실시의 형태를 구체적으로 설명한다. 또한, 첨부의 각 도면에서 공통되는 부재 내지 구성요소에는 동일번호가 붙여져 있다. 또, 이 명세서중에서 「실리콘 디바이스 중간체」라는 것은 실리콘 디바이스의 제조공정에서 원재료인 실리콘기판에 가공이 시행된 것으로서 또, 실리콘 디바이스로서 완성되어 있지 않은 상태의 것을 의미한다.
실시의 형태 1
도 1A~도 1E는 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정을 표시하고 있다. 이하, 이들의 도면을 참조하면서 실시의 형태 1에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는 우선 도 1A에 표시하는 바와 같이 두께 약 400㎛의 n형 실리콘기판(1)을 준비한다. 그리고 도 1B에 표시하는 바와 같이 이 실리콘기판(1)상에 예컨대, 두께 약 0.3㎛의 질화실리콘막(2)을 스퍼터법등에 의해 형성한 후에 이 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하고 주된 에칭을 하기 전에 실시하는 초기에칭을 위한 마스크(3)을 제작한다. 다음에 도 1C에 표시하는 바와 같이 리액티브 이온에칭에 의해 실리콘기판(1)에 초기 에칭을 실시하여 깊이가 약 3㎛의 에칭개시패턴(4)을 형성한다.
그리고 실리콘기판(1)(실리콘 디바이스 중간체)을 5%의 불화수소산 수용액에 침지하면서 실리콘기판(1)이 양극이 되도록 하여 실리콘기판(1)과 대향전극과의 사이에 약 3V의 전압을 인가한다. 이때 실리콘기판(1)의 배면에 발광강도를 임의로 바꿀 수 있는 약 150W의 할로겐램프를 사용하여 광을 조사하고, 실리콘기판(1)의 깊이방향에 에칭을 실시한다. 이때, 실리콘기판(1)의 전류밀도가 20㎃/㎠이상 30㎃/㎠이하가 되도록 할로겐램프의 광의 강도를 조절한다. 또한, 일반적으로 알려져 있는 바와 같이 이 광의 강도와 실리콘기판(1)내의 전류밀도와의 사이에는, 전자의 증감에 따라 후자가 임의적으로 증감한다는 함수관계가 존재한다. 이와 같이하여 도 1D에 표시하는 바와 같이, 에칭개시패턴(4)의 하측에 형성된 에칭부(4')(개구부, 홈부)가 실리콘기판(1)의 깊이방향으로 뻗는다.
이후, 에칭에 의해 형성된 에칭부(4')가 소망의 깊이에 도달한 후, 할로겐램프의 광의 강도를 강화함으로써 실리콘기판(1)내의 전류밀도를 40㎃/㎠이상으로 높이고 인접하는 에칭면(에칭부의 측벽)이 실리콘 디바이스 중간체의 하부에서 연결되도록(인접하는 에칭부끼리가 연통한다)약 10분간 에칭을 실시한다. 이로 인해 도 1E에 표시하는 바와 같이 실리콘기판(1)의 일부로 되는 단결정 중공구조체(5)가 형성되는 동시에 이 중공구조체(5)의 아래에 중공부(6)이 형성된다.
이와 같이하여 형성되는 중공부(6)의 깊이는 상기한 40㎃/㎠이상에서 시행한 에칭의 실시시간을 조절함으로써 임의의 값으로 할 수 있다.
여기서 에찬트로서 사용한 불화수소산 수용액의 농도는 1%이상, 20%이하의 범위내에 설정하는 것이 바람직하다. 불화수소산 수용액의 농도가 1%보다 낮으면 일렉트로 폴리싱이 일어나고 또, 20%를 초과하면 매끄러운 에칭면이 얻어지지 않으므로 상기 범위외에서는 소망의 디바이스 형성을 얻는것이 곤란하게 되기 때문이다.
또, 인가전압은 10V이하에 설정하는 것이 바람직하다. 10V를 초과하는 전압을 인가한 경우 국부적인 절연파과가 일어나고 매끄러운 에칭면이 얻어지기 곤란하게되며 소망의 실리콘 디바이스 형상을 얻는 것이 곤란하기 때문이다.
또한, 여기서 기술하고 있는 인가전압은 정압전원에서 출력되는 전압이 아니고 실제로 실리콘기판(1)에 인가되어 있는 전압을 의미한다.
또, n형 실리콘기판(1)의 시트저항은 0.1Ωㆍ㎝이상 50Ωㆍ㎝이하의 범위내에 설정하는 것이 바람직하다. 실리콘기판(1)의 시트저항이 0.1Ωㆍ㎝보다 낮은 경우는 마이크로 폴러스 실리콘이 에칭면에 형성되고 소망의 실리콘 디바이스 형성을 얻을 수 없으며, 또, 50Ωㆍ㎝를 초과하는 경우는 미세한 실리콘 디바이스의 형상을 제작하는 것이 곤란하게 되기 때문이다.
또한, 초기 에칭의 깊이는 이것에 계속하여 시행되는 주된 에칭에 영향을 주지 않는다. 단, 초기 에칭을 하지 않는 경우는 초기 에칭을 한 경우와 비교하여 제작되는 구조체의 치수정밀도가 떨어지므로, 구조체의 정밀도가 필요한 경우는, 초기 에칭을 실시하는 것이 바람직하고, 또, 실리콘기판(1)의 초기의 두께는 초기 에칭, 또 그것에 계속해서 시행되는 주된 에칭에 영향을 주지 않는다.
또, 중공구조를 형성하기 위하여 실리콘기판(1)의 전류밀도를 높일때에 광의 강도를 변화시키지 않고 인가전압을 높임으로써 전류밀도를 변화시켜도 같은 효과가 얻어진다.
실시의 형태 1에 관한 제조방법으로 제조된 실리콘 디바이스에서는 중공구조체(5)가 단결정 실리콘으로 형성되어 있으므로, 이 실리콘 디바이스는 기계적특성이 뛰어난 신뢰성이 높은 것으로 된다. 또 중공구조체(5)의 아래의 중공부(6)를 크게 할수 있으므로 중공구조체(5)가 그 아래의 평판상기재에 흡착하지 않는다. 이 때문에 수율이 대폭적으로 향상된다.
또, 이 실리콘 디바이스의 제조방법에 의하면 중공구조체(5)를 포함하는 가동부를 1공정내(단일공정내)에서 제작할 수 있다. 이 때문에 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다. 또 초기 에칭에 사용한 리액티브 이온에칭은 실리콘기판(1)의 결정방위의 영향을 받지 않으므로 실리콘기판(1)의 임의의 형성의 에칭 개시패턴(4)을 제작할 수 있다.
이 때문에 이것에 계속해서 시행하는 에칭에 의해 제작되는 중공구조체(5)도 임의의 형성을 가지게 할 수 있고 성능이 뛰어난 실리콘 디바이스 구조를 얻을 수 있다.
도 2는, 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정에서 주된 에칭을 할때에 사용되는 에칭장치를 표시하고 있다. 도 2에 표시하는 바와 같이 이 에칭장치에는 에칭을 실시해야할 n형 실리콘기판(1)을 보존하는 동시에 이 실리콘기판(1)과의 전기적 도통을 얻기 위한 실리콘기판 보존부(7)가 설치되어 있다. 이 실리콘기판 보존부(7)는 예컨대 동으로 형성되어 있다. 또, 이 에칭장치에는 실리콘기판 보존부(7)의 내측에 에찬트(10)가 누설되지 않도록 하기 위한 내약품성이 뛰어난 오링(8)과 실리콘기판(1)내에 전자정공쌍을 생성시키기 위한 광원(9)와, 전류계(11)와, 전압전원(12)과, 예컨대 백금등의 귀금속으로 되는 대향전극(13)이 설치되어 있다.
또, 에칭장치에는 예컨대 데플론등으로 되고 에찬트(10)을 수용하는 용기(14)와, 실리콘기판 보존부(7)를 에찬트(10)로부터 보호하기 위한 외부틀(15)가 설치되어 있다. 또한 외부틀(15)는 예컨대 데플론등으로 형성되어 있다.
이 에칭장치에서는 에찬트(10)에 표면활성제등을 첨가하면 에칭중에 발생하는 수소가 실리콘기판(1)의 표면으로부터 이탈하기 쉽게 되고, 실리콘기판(1)내에서의 에찬트의 균일성이 향상된다. 또 실리콘기판(1)의 뒤측에 이온을 주입하고 또는 알루미늄등을 예컨대 스퍼터장치를 사용하여 성막하여 실리콘기판 보존부(7)와 실리콘기판(1)과의 접촉저항을 저하시키면 에칭이 안정되고 실리콘기판(1)내에서의 에칭이 균일화되며 신뢰성이 높은 실리콘 디바이스가 얻어진다. 또 실리콘기판 보존부(7)와 실리콘기판(1)과의 사이에 은입자를 함유한 접착제를 사용하면 접촉저항을 더욱 저하시킬 수 있고 상기 효과를 높일수 있다.
도 3A는, 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정에서 주된 에칭을 할때에 사용되는 또 하나의 에칭장치를 표시하고 있다. 도 2에 표시하는 에칭장치에서는 실리콘기판(1)의 에칭이 실시되어야 할 넓혀지는 면이 아래쪽으로 향하고 그 하측의 에찬트(10)에 의해 에칭이 실시되는 한편, 실리콘기판(1)의 위쪽에 광원(9)이 배치된 구조로 되어 있다. 이에 대하여 도 3A에 표시하는 에칭장치에서는 실리콘기판(1)의 에칭이 실시되어야 할 넓혀지는 면이 위쪽으로 향하고 그 상측의 에찬트(10)에 의해 에칭이 실시되는 한편 실리콘기판(1)의 아래쪽에 광원(9)이 배치된 구조로 되어있다. 도 3A에 표시하는 에칭장치에서는, 에칭중에 실리콘기판(1)의 에칭이 실시되어 있는 넓혀지는 면 부근에서 발생하는 기포는 그 부력에 의해 위쪽 즉 실리콘기판 표면으로 부터 이탈하는 방향으로의 이동이 촉진된다.
이 때문에 기포가 실리콘기판으로부터 대단히 이탈하기 쉽게 되고 이로 인해 실리콘기판(1)내에서의 에칭의 균일성이 한층 향상된다.
또, 도 3B에 표시하는 바와 같이 도 3A에 표시하는 에칭장치의 구조에서 실리콘기판(1)과 광원(9)과의 사이에 렌즈(31)를 배치하여도 된다.
이와 같이하면 실리콘기판(1)내에서의 광강도를 균일화할 수 있으므로 실리콘기판면내에 형성되는 구조체도 균일화되고 신뢰성이 높은 실리콘 디바이스를 얻을 수 있다.
실시의 형태 2
상기한 실시의 형태 1에 관한 실리콘 디바이스의 제조방법에서는, 에칭에 의해 실리콘기판(1)내에 형성되는 에칭부(개구부, 홈부)의 폭 내지 직경(이하 「에칭직경」이라함)은 실리콘기판(1)내의 전류밀도에 의존한다.
그래서, 기본적으로는 실시의 형태 1에 관한 에칭방법을 사용하고 구체적인 에칭조건을 아래와 같이 설정한 후에 실리콘기판(1)내의 전류밀도를 여러가지로 바꿔서 에칭을 하며 n형 실리콘기판(1)내의 전류밀도와 에칭직경과의 사이의 관계를 구하였다.
즉, 이 에칭에서는 두께가 약 400㎛의 n형 실리콘기판(1)을 사용하고 이 실리콘기판(1)상에 두께가 약 0.3㎛의 질화실리콘막(2)을 스퍼터법에 의해 형성하였다. 또, 질화실리콘막(2)에 대하여 사진제판에 의해 패터닝을 하고, 주된 에칭전에 하는 초기 에칭을 위한 마스크(3)을 제작하였다. 다음에 리액티브 이온에칭에 의해 초기에칭을 하고 8㎛의 간격으로 배치된 1변 4㎛의 정방형의 개구를 갖는 깊이 약 4㎛의 에칭개시패턴(4)을 형성하였다. 다음에 도 2에 표시하는 에칭장치를 사용하여 실리콘기판(1)을 약 5%의 불화수소산 수용액에 침지하면서 실리콘기판(1)이 양극으로 되도록하여 이 실리콘기판(1)과 대향전극(13)과의 사이에 약 3V의 전압을 인가하였다. 이때, 실리콘기판(1)의 배면에 발광강도를 임의로 바꿀수 있는 150W의 할로겐램프를 사용하여 광을 조사하면서 실리콘기판(1)의 깊이방향으로 30분간 에칭을 실시하였다. 또한 실리콘기판(1)내의 전류밀도는 할로겐램프의 광의 강도를 조절함으로써 시행하였다.
도 4는 이와 같이하여 에칭을 하고 n형 실리콘기판(1)내의 전류밀도와 에칭직경과의 관계를 구한 결과를 표시한다. 또한 에칭직경은 에칭종료후 실리콘기판( 1)을 쪼개서 그 단면을 스캐닝 이렉트론 마이크로 스코프로 관찰함으로써 측정하였다. 도 4에 의하면 전류밀도를 변화시킴으로써 에칭개시패턴(4)의 아래에 형성되는 에칭부의 에칭직경을 제어할 수 있는 것을 알 수 있다.
실시의 형태 3
상기와 같이 실시의 형태 1에 관한 실리콘 디바이스의 제조방법에서는 에칭에 의해 실리콘기판(1)내에 형성되는 에칭부의 에칭직경은 실리콘기판(1)내의 전류밀도에 의존한다. 그러므로, 에칭실행시에 실리콘기판(1)내의 전류밀도를 변화시키면 이에 따라 에칭직경은 기판깊이방향으로 변화하는 것이 예측된다. 예컨대 전류밀도를 일정한 감소율(감소속도)로 연속적으로 감소시키면 에칭에 의해 형성되는 에칭부의 에칭직경은 기판내부측으로 향하여 대강 일정한 감소율로 감소하는 것으로 예측된때 기판내부측으로 향하여 대강 일정한 감소율로 감소하는 것으로 예측된다.
그래서, 기본적으로는 실시의 형태 1에 관한 에칭방법을 사용하고 구체적인 에칭조건을 아래와 같이 설정한 후에 실리콘기판(1)내의 전류밀도의 감소율을 여러가지로 바꿔서 에칭을 하고 n형 실리콘기판(1)내의 전류밀도의 감소속도와 에칭부측벽(에칭면)의 경사각과의 사이의 관계를 구하였다. 즉, 이 에칭에서는 두께 약 400㎛의 n형 실리콘기판(1)을 사용하고 이 실리콘기판(1)상에 두께 약 0.3㎛의 질화실리콘막(2)을 스파터법에 의해 형성하였다. 또, 질화실리콘막(2)에 대하여 사진제판에 의해 패터닝을 하고 주된 에칭전에 하는 초기 에칭을 위한 마스크(3)을 제작하였다. 다음에 리액티브이온 에칭에 의해 초기 에칭을 하고 8㎛간격으로 배치된 1변 4㎛의 정방형의 개구를 갖는 깊이 약 4㎛의 에칭개시 패턴(4)을 형성하였다. 다음에 도 2에 표시하는 에칭장치를 사용하여 양극으로 되도록하여 이 실리콘기판( 1)의 배면에 발광강도를 임의로 바꿀 수 있는 150W의 할로겐램프를 사용하여 광을 조사하면서 실리콘기판(1)의 깊이방향으로 전류밀도 30㎃/㎠로 10분간 에칭을 실시한 후, 소정의 전류밀도 감소율로 10㎃/㎠까지 전류밀도를 감소시켰다.
또한, 실리콘기판(1)에 흐르는 전류밀도의 조절을 할로겐램프의 광의 강도를 조절함으로써 시행하였다.
도 5에 이와 같이하여 에칭을 하고 n형 실리콘기판(1)내의 전류밀도감소율과 에칭면(에칭부의 측벽면)의 경사각과의 관게를 구한 결과를 표시한다. 또한 에칭면의 경사각은, 에칭종료 후, 실리콘기판(1)를 쪼개서 단면을 스캐닝 이렉트론 마이크로스코프로 관찰함으로써 측정하였다. 도 5에 의하면 에칭중에 전류밀도를 변화시킴으로써 에칭개시패턴(4)의 아래에 형성되는 에칭부의 에칭직경을 연속적으로 변화시킨 수 있는 것을 알 수 있다.
실시의 형태 4
이하 실시의 형태 4에 관한 실리콘 디바이스의 제조방법을 설명하나, 이 실시의 형태 4에 관한 실리콘 디바이스의 제조방법은 도 1A~도 1E에 표시하는 실시의 형태 1에 관한 실리콘 디바이스의 제조방법과 많은 공통점을 갖는다. 그리고 도 1A~도 1E는 에칭개시패턴(4)의 깊이가 다른점을 제외하면(실시의 형태 1에서는 3㎛이나 실시의 형태 4에서는 1㎛), 실시의 형태 4에 대하여도 적합하다.
그래서 이하에서는 도 1A~도 1E를 참조하면서 설명한다.
실시의 형태 4에 관한 실리콘 디바이스의 제조방법에서는 도 1A 및 도 1B에 표시하는 바와 같이 실시의 형태 1의 경우와 같이 두께 약 400㎛의 n형 실리콘기판(1)상에 예컨대 두께 약 0.3㎛의 질화실리콘막(2)을 스파터등에 의해 형성하고 이 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하고 주된 에칭전에 하는 초기 에칭을 위한 마스크(3)을 제작한다.
계속해서 실리콘기판(1)(실리콘 디바이스 중간체)에 이온빔 에칭을 사용하여 초기 에칭을 하고, 도 10에 표시하는 바와 같은 깊이 약 1㎛의 에칭개시패턴(4)을 형성한다.(단, 실시의 형태 1의 경우보다는 얕다).
다음에 실리콘기판(1)을 약 5%의 암모늄 풀루오라이드 수용액에 침지하고 실리콘기판(1)이 양극으로 되도록 하여, 이 실리콘기판(1)과 대향전극과의 사이에 약 3V의 전압을 인가한다. 이때 실리콘기판(1)의 배면에 발광강도를 임의로 바꿀수 있는 150W할로겐램프를 사용하여 광을 조사하면서 도 1D에 표시하는 바와 같이 실리콘기판(1)의 깊이방향으로 에칭을 실시한다. 그때, 실리콘기판(1)의 전류밀도가 100㎃/㎠이상, 20㎃/㎠이하가 되도록 할로겐램프의 광의 강도를 조절한다. 에칭이 소망하는 깊이에 도달한 후 할로겐 램프의 광의 강도를 높임으로써 실리콘기판(1)의 전류밀도를 30㎃/㎠이상까지 높이고 인접하는 에칭면이 실리콘 디바이스 중간체의 하부에 연결되도록 약 10분간 에칭을 실시한다. 이에 따라 도 1E에 표시하는 바와 같이 실리콘기판(1)의 일부로되는 단결정 중공구조체(5)를 제작하는 동시에 이 중공구조체(2)의 아래에 중공부(6)을 형성한다.
여기서, 중공부(6)의 깊이는 상기한 30㎃/㎠이상에서 하는 에칭의 시간을 조절함으로써 임의의 값으로 할 수 있다. 그리고 에찬트로서 사용하는 암모늄 풀루오라이드 수용액의 농도는 1%이상, 20%이하의 범위내에 설정하는 것이 바람직하다. 암모늄 풀루오라이드 수용액의 농도가 3%보다 낮으면 이렉트로 폴리싱이 일어나고 소망하는 에칭을 할 수 없고, 또 20%를 초과하면 매끄러운 에칭면을 얻을 수 없기 때문이다.
또, 인가전압은 10V이하에 설정하는 것이 바람직하다 10V를 초과하는 전압을 인가한 경우는 국소적인 절연파괴가 일어나고 매끄러운 에칭면을 얻는 것이 곤란하게 되며 소망하는 실리콘 디바이스 형상을 얻는 것이 곤란하게 되기 때문이다. 또한 이 인가전압은 실시의 형태 1의 경우와 같이 정압전원으로부터 출력되는 전압은 아니고, 실리콘기판(1)에 인가되어 있는 전압을 의미한다. 또 n형 실리콘기판(1)의 시트저항은 0.1Ωㆍ㎝이상, 50Ωㆍ㎝이하의 범위내에 설정하는 것이 바람직하다.
n형 실리콘기판(1)의 시트저항이 0.1Ωㆍ㎝보다 낮은 경우는 마이크로 폴러스실리콘이 에칭면에 형성되고 소망하는 실리콘 디바이스 형상을 얻을 수 없으며 또, 50Ωㆍ㎝를 초과하는 경우는 미세한 실리콘 디바이스의 형상을 제작하는 것이 곤란하게 되기 때문이다.
이 제조방법에 의해 제조된 실리콘 디바이스에서는 중공구조체(5)가 단결정실리콘으로 형성되어 있으므로 이 실리콘 디바이스는 기계적 특성이 뛰어난 신뢰성이 높은 것으로 된다. 또, 중공구조체(5)의 아래의 중공부(6)를 크게 할 수 있으므로, 중공구조체(5)가 그 아래의 평판상기재에 흡착하지 않는다.
이 때문에 수율이 크게 향상된다. 또, 이 실리콘 디바이스의 제조방법에 의하면 중공구조체(5)를 포함하는 가동부를 1공정내에서 제작할 수 있다.
이 때문에 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다.
또, 초기 에칭에 사용한 이온빔 에칭은 실리콘기판(1)의 결정방위의 영향을 받지 않으므로 실리콘기판(1)상에 임의의 형상을 갖는 에칭개시패턴(4)을 제작할 수 있다. 이 때문에 이에 계속해서 시행하는 에칭에 의해 제작되는 중공구조체(5)도 임의의 형상을 가지게 할 수 있고 성능이 뛰어난 실리콘 디바이스구조를 얻을 수 있다. 또 암모늄 풀루오라이드는 같은 농도의 불화수소산 수용액과 비교하여 실리콘 디바이스의 배선에 사용하는 알루미늄으로의 에칭속도가 늦다. 이 때문에 에칭중에 배선을 보호할 필요가 없어지고 제조공정이 간소화된다.
실시의 형태 5
도 6A~도 6F는 본 발명의 실시의 형태 5에 관한 실리콘 디바이스의 제조공정을 표시하고 있다. 이하, 이들의 도면을 참조하면서 실시의 형태 5에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는 도 6A~도 C에 표시하는 바와 같이 실시의 형태 1에 관한 실리콘 디바이스의 제조공정의 경우와 같이, 두께 약 400㎛의 n형 실리콘기판(1)상에, 예컨대 두께 약 0.3㎛의 질화실리콘막(2)을 스파터등에 의해 형성하고 이 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하여 초기 에칭용의 마스크(3)을 제작하며, 또, 리액티브이온 에칭에 의해 실리콘기판( 1)에 초기 에칭을 하여 깊이가 약 3㎛의 에칭개시패턴(4)을 형성한다.
다음에, 실리콘기판(1)을 약 5%의 불화수소산 수용액에 침지하면서 실리콘기판(1)이 양극으로 되도록 하여 이 실리콘기판(1)과 대향전극과의 사이에 약 3V의 전압을 인가한다. 이때, 실리콘기판(1)의 배면에 발광강도를 임의로 바꿀수 있는 150W의 할로겐 램프를 사용하여 광을 조사하고, 실리콘기판(1)의 깊이방향으로 에칭을 실시한다. 이때 실리콘기판(1)의 전류밀도가 20㎃/㎠이상 30㎃/㎠이하가 되도록 할로겐램프의 광의 강도를 조절한다. 이와 같이하여, 도 6D에 표시하는 바와 같이 에칭개시패턴(4)의 하측에 양화살표(16)으로 표시하는 비교적 좁은 폭의 에칭부(4')(홈부)가 형성된다. 이 에칭에 의해 형성된 에칭부(4')가 소망의 깊이가 도달한 후 할로겐램프의 광의 강도를 높임으로써 실리콘기판(1)의 전류밀도를 30㎃/㎠이상으로 높이고 이 상태에서 15분간 에칭을 실시한다.
이로 인해, 도 6E에 표시하는 바와 같이 실리콘기판(1)의 내부에 양화살표( 17)로 표시하는 비교적 넓은 폭의 공간부(18)(에칭부)가 형성된다.
또, 도 6F에 표시하는 바와 같이 예컨대 CVD등을 사용하여 질화실리콘막(19)를 형성하고 실리콘기판(1)중에 형성된 공간부(18)와 외부를 차단함으로써 실리콘기판(1)내에 중공로를 형성한다.
여기서, 에찬트로서 사용하는 불화수소산 수용액의 농도는 1%이상, 20%이하의 범위내에 설정하는 것이 바람직하다. 불화수소산 수용액의 농도가 1%보다 낮으면, 일렉트로폴리싱이 일어나고, 또 20%를 초과하면 매끄러운 에칭면이 얻어지지 않으며, 소망하는 디바이스형상을 얻는 것이 곤란하게 되기 때문이다.
또, 인가전압은 10V이하에 설정하는 것이 바람직하다. 10V를 초과하는 전압을 인가한 경우는 국소적인 절연파괴가 일어나고 매끄러운 에칭면을 얻는 것이 곤란하게 되며 소망하는 실리콘 디바이스 형상을 얻는 것이 곤란하게 되기 때문이다. 또한 이 인가전압은 실시의 형태 1의 경우와 같이 실제로 실리콘기판에 인가되어 있는 전압을 의미한다. 또, n형 실리콘기판(1)의 시트저항은 0.1Ωㆍ㎝ 이상 50Ωㆍ㎝이하의 범위내에 설정하는 것이 바람직하다. n형 실리콘기판(1)의 시트저항이 0.1Ωㆍ㎝보다 낮은 경우는 마이크로 폴러스 실리콘이 에칭면에 형성되어 소망하는 실리콘 디바이스 형상을 얻을 수 없고, 또 50Ωㆍ㎝를 초과하는 경우는 미세한 실리콘 디바이스의 형상을 제작하는 것이 곤란하게 되기 때문이다.
이 실시의 형태 5에 관한 제조방법에 의해 제조된 실리콘 디바이스에서는 중공구조체가 단결정실리콘으로 형성되어 있으므로, 이 실리콘 디바이스는 기계적 특성이 뛰어난 신뢰성이 높은 것으로 된다. 또, 초기 에칭에 사용한 리액티브 이온에칭은 실리콘기판(1)의 결정방위의 영향을 받지 않으므로 실리콘기판(1)상에 임의의 형상을 갖는 에칭개시패턴(4)을 제작할 수 있다.
이 때문에 이것에 계속하여 시행하는 에칭에 의해 제작되는 중공로도 2차원면내에서 임의의 형상을 가지게 할 수 있고, 성능이 뛰어난 실리콘 디바이스 구조를 얻을 수 있다. 또, 실리콘기판(1)내에 유체를 통과할 수 있는 중공로는, 간소화된 공정으로 염가의 장치를 사용하여 제작할 수 있으므로 생산성이 향상되는 동시에 염가로 실리콘 디바이스를 얻을 수 있다.
실시의 형태 6
도 7A~도 7E는 본 발명의 실시의 형태 6에 관한 실리콘 디바이스의 제조공정을 표시하고 있다. 이하, 이들의 도면을 참조하면서 실시의 형태 6에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는 우선 도 7A에 표시하는 바와 같이 두께 약 400㎛의 P형 실리콘기판(20)을 준비한다. 그리고, 도 7B에 표시하는 바와 같이 이 P형 실리콘기판(20)상에 예컨대 두께 약 0.3㎛의 질화실리콘막(2)를 스파터법등에 의해 형성한 후에 이 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하고 주된 에칭의 전에하는 초기에칭을 위한 마스크(3)을 제작한다. 다음에 도 7C에 표시하는 바와 같이 리액티브 이온에칭에 의해 실리콘기판(20)에 초기 에칭을 하여 깊이가 약 3㎛의 애칭개시패턴(4)을 형성한다.
다음에, 실리콘기판(20)은 5%의 불화수소산과 5%의 물을 함유하고 나머지가 디메틸 폴름아미드인 유기용체에 침지하며 실리콘기판(20)이 양극으로 되도록하여 이 실리콘기판(20)과 대향전극과의 사이에 약 3V의 전압을 인가하고 실리콘기판(20)의 전류밀도가 20㎃/㎠이하가 되도록 전원의 전압을 조절한다.
이와 같이하여, 도 7D에 표시하는 바와 같이 에칭개시패턴(4)의 하측에 형성된 에칭부(4')(홈부)가 실리콘기판(20)의 깊이방향으로 뻗는다.
이후, 에칭에 의해 형성된 에칭부(4')가 소망의 깊이에 도달한 후, 전원의 인가전압을 높임으로써, 실리콘기판(20)의 전류밀도를 40㎃/㎠이상으로 높이고 인접하는 에칭면이 실리콘 디바이스 중간체의 하부에서 연결되도록 약 10분간 에칭을 실시한다. 이로 인해 도 7E에 표시하는 바와 같이 실리콘기판(20)의 일부로 되는 단결정 중공구조체(21)이 제작되는 동시에 이 중공구조체(21)의 아래에 중공부(22)가 형성된다.
또한, 중공부(22)의 깊이는 상기한 40㎃/㎠이상에서 시행한 에칭의 시간을 조절함으로써 임의의 깊이로 할 수 있다.
여기서 에찬트로서 사용한 불화수소산의 농도는 1%이상 20%이하의 범위내에 설정하는 것이 바람직하다. 불화수소산의 농도가 1%미만에서는 일렉트로 폴리싱이 일어나고 또 20%를 초과하면 매끄러운 에칭면이 얻어지지 않으므로 소망하는 디바이스 형상을 얻는 것이 곤란하게 되기 때문이다. 또, 인가전압은 10V이하에 설정하는 것이 바람직하다.
10V를 초과하는 전압을 인가한 경우는 국소적인 절연파괴가 일어나고, 매끄러운 에칭면을 얻는 것이 곤란하게 되며 소망하는 실리콘 디바이스 형상을 얻는 것이 곤란하게 되기 때문이다. 또한, 이 인가전압은 전원으로부터 출력되는 전압이 아니고 실제로 실리콘기판에 인가되어 있는 전압을 의미한다. 또, P형 실리콘기판(20)의 시트저항은 0.01Ωㆍ㎝이상 500Ωㆍ㎝이하의 범위내에 설정하는 것이 바람직하다.
P형 실리콘기판(20)의 시트저항이 0.01Ωㆍ㎝보다 낮은 경우는 마이크로 폴러스 실리콘이 에칭면에 형성되어 소망하는 실리콘 디바이스 형성을 얻을 수 없고 또, 500Ωㆍ㎝를 초과하는 경우는 미세한 실리콘 디바이스의 형상을 제작하는 것이 곤란하게 되기 때문이다.
이 실시의 형태 6에 관한 제조방법에 의해 제조된 실리콘 디바이스에서는, 중공구조체(21)가 단결정 실리콘으로 형성되어 있으므로 이 실리콘 디바이스는 기계적 특성이 뛰어난 신뢰성이 높은것으로 된다. 또 중공구조체(21)의 아래의 중공부(22)를 크게 형성할 수 있으므로 중공구조체(21)가 그 하측의 평판상 기재에 흡착하지 않는다. 이 때문에 수율이 크게 향상된다.
또, 이 실리콘 디바이스의 제조방법에서는, 중공구조체(21)를 포함하는 가동부를 1공정내에서 제작할 수 있다. 이 때문에 제조공정이 간소화되고, 염가로 실리콘 디바이스를 얻을 수 있다. 또, 초기 에칭에 사용하는 리액티브 이온에칭은 실리콘기판(20)의 결정방위의 영향을 받지 않으므로, 실리콘기판(20)상에 임의의 형상을 갖는 에칭개시패턴(4)을 제작할 수 있다. 이 때문에 이것에 이어서 하는 에칭에 의해 제작되는 중공구조체(21)도 임의 형상을 갖게 할 수 있고, 성능이 뛰어난 실리콘 디바이스 구조를 얻을 수 있다.
도 8은, 본 발명의 실시의 형태 6에 관한 실리콘 디바이스의 제조공정에서, 주된 에칭을 할때에 사용되는 에칭장치를 표시하고 있으나 이 에칭장치는 도 2에 표시하는 실시의 형태 1에 관한 에칭장치와 많은 공통점을 갖는다. 따라서 이하에서는 설명의 중복을 피하기 위하여, 도 2에 표시하는 에칭장치의 다른점에 대하여만 설명한다. 즉 도 8에 표시하는 바와 같이 실시의 형태 6에 관한 에칭장치에서는, 실시의 형태 1과 같은 광원(9)(도 2참조)은 설치되어 있지 않다. 그리고 에찬트(23)의 조성이 실시의 형태 1과는 다르다. 또, 실리콘기판(20)이 P형인 점이 실시의 형태 1과는 다르다. 또 전원(12)이 실리콘기판(20)내의 전류밀도를 조절하기 위하여 변화하는 점이 실시의 형태 1과 다르다.
도 8에 표시하는 에칭장치의 기타의 구성 내지는 기능에 대하여는 도 2에 표시하는 실시의 형태 1에 관한 에칭장치의 경우와 같다.
이 에칭장치에서는, 에찬트(23)에 표면활성제등을 첨가하면, 에찬트중에 발생하는 수소가 실리콘기판 표면으로부터 이탈하기 쉽게 되고 또 에칭면과 에찬트와의 습윤도가 향상되므로 실리콘기판(20)내에서의 에칭의 균일성이 향상된다. 또한, 디메틸폴름 아미드 대신에 아세토니트릴을 사용하여도 같은 효과가 얻어진다. 또, 불화수소산 대신에 암모늄 풀루오라이드를 사용하여도 같은 효과가 얻어진다. 또 실시의 형태 1의 경우와 같이 실리콘기판(20)의 뒤측에 이온을 주입하고 또 알루미늄등을 예컨대 스파터장치를 사용해서 성막하여 실리콘기판 보존부(7)와 실리콘기판(20)과의 접촉저항을 저하시키면 에칭이 안정되고 실리콘기판(20)내에서의 에칭이 균일화되며 신뢰성이 높은 실리콘 디바이스가 얻어진다. 또 실리콘기판 보존부(7)와 실리콘기판(20)과의 사이에 은입자를 함유한 접착제를 사용하면 접촉저항을 더욱 저하시킬 수 있고 상기 효과를 높일 수 있다.
도 9는 본 발명의 실시의 형태 6에 관한 실리콘 디바이스의 제조공정에서 주된 에칭을 할때에 사용되는 또 하나의 에칭장치를 표시하고 있다.
도 8에 표시하는 에칭장치에서는 실리콘기판(20)의 에칭이 실시되어야할 벌려지는 면(spreading surface)이 아래쪽으로 향해지고 그 하측의 에찬트(23)에 의해 에칭이 실시되는 구조로 되어 있다. 이에 대하여 도 9에 표시하는 에칭장치에서는 실리콘기판(20)의 에칭이 실시되어야 할 벌려지는 면이 위쪽으로 향해지며 그 상측의 에찬트(23)에 의해 에칭이 실시되는 구조로 되어 있다. 도 9에 표시하는 에칭장치에 하는 에칭중에 실리콘기판(20)의 에칭이 실시되어 있는 벌려지는 면 부근에서 발생하는 기포는 그 부력에 의해 위쪽 즉 실리콘기판 표면으로부터 이탈하는 방향으로의 이동이 촉진된다.
이 때문에, 기포가 실리콘기판(20)으로부터 대단히 이탈하기 쉽게되고 이로 인해 실리콘기판(20)내에서의 에칭의 균일성이 한층 향상된다.
실시의 형태 7
도 10A~도 10C는 본 발명의 실시의 형태 7에 관한 실리콘 디바이스의 제조공정에서의 에칭개시패턴 형성공정을 표시하고 있다. 이하, 이들의 도면을 참조하면서 실시의 형태 7에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는 우선 도 10A에 표시하는 바와 같이 두께 약 400㎛의 P형 실리콘기판(20)을 준비한다. 그리고 도 10B에 표시하는 바와 같이 이 실리콘기판(20)상에 예컨대 두께 약 0.3㎛의 질화실리콘막(2)을 스파터법등에 의해 형성한 후에 이 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하고 주된 에칭전에하는 초기 에칭을 위한 마스크(3)을 제작한다. 다음에 도 10C에 표시하는 바와 같이 예컨대 리액티브 이온에칭에 의해 실리콘기판(20)에 초기 에칭(24)을 하여 에칭개시패턴(25)을 형성한다. 이후 실시의 형태 6의 경우와 같이 실리콘기판(20)에 대하여 주된 에칭을 하고 실리콘기판(20)의 일부로 되는 단결정 중공구조체(21)를 제작하는 동시에 이 중공구조체(21)의 아래에 중공부(22)를 형성한다(도 7F참조).
이 실시의 형태 7에 관한 리액티브 이온에칭에서는 실리콘기판(20)의 결정방위의 영향을 받지 않으므로 실리콘기판(20)상에 임의의 형성을 갖는 에칭개시패턴( 25)을 제작할 수 있다. 이 때문에 이것에 이어서 하는 에칭에 의해 제작되는 중공구조체(21)등 임의의 형상을 가지게 할 수 있고 성능이 뛰어난 실리콘 디바이스를 얻을 수 있다.
또, 질화실리콘막(2)대신에 레지스트를 사용하여도 같은 에칭개시패턴(25)을 얻을 수 있고 또, 리액티브이온 에칭대신에 이온빔 에칭을 사용하여도 같은 효과를 갖는 에칭개시패턴(25)을 얻을 수 있다.
실시의 형태 8
도 11A~도 11C는 본 발명의 실시의 형태 8에 관한 실리콘 디바이스의 제조공정에서의 에칭개시패턴 형성공정을 표시하고 있다.
이하, 이들의 도면을 참조하면서 실시의 형태 8에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는 우선 도 11A에 표시하는 바와 같이 예컨대 두께 약 400㎛의 n형 실리콘기판(1)을 준비한다. 그리고 도 11B에 표시하는 바와 같이 이 실리콘기판(1)상에, 예컨대 두께 약 0.3㎛의 질화실리콘막(2)을 스파터법등에 의해 형성한 후에 이 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 하고 주된 에칭을 하기 전에 실시하는 초기에칭을 위한 마스크(3)를 제작한다. 다음에 도 11C에 표시하는 바와 같이 예컨대 불질산(불화수소산과 질산의 혼합물)을 에찬트로서 사용하여 등방성의 웨트(wet)에칭에 의해 초기에칭(26)을 실시하고 에칭개시패턴(27)을 형성한다. 이후 실시의 형태 1의 경우와 같이 실리콘 디바이스 중간체에 대하여 주된 에칭을 실시하고, 실리콘기판(1)의 일부로 되는 단결정 중공구조체(5)를 제작하는 동시에 이 중공구조체(5)의 아래에 중공부(6)를 형성한다(도 1E참조)
이 실시의 형태 8에 관한 등방성의 웨트에칭에서는 실리콘기판(1)의 결정방위의 영향을 받지 않으므로 실리콘기판(1)상에 임의의 형상을 갖는 에칭개시패턴을 제작할 수 있다. 이 때문에, 이것에 이어서 실행하는 에칭에 의해 제작되는 중공구조체도 임의의 형상을 가지게 할 수 있고 성능이 뛰어난 실리콘 디바이스의 구조를 제작할 수 있다. 또, 에칭개시패턴(27)을 제작하는 에칭방법이 웨트에칭이므로 그 에칭장치가 염가이다. 또, 동시에 복수매의 평판상기재에 에칭개시패턴(27)을 제작할 수 있으므로 염가로 실리콘 디바이스를 얻을 수 있다.
실시의 형태 9
도 12A 및 도 12B는 본 발명의 실시의 형태 9에 관한 실리콘 디바이스의 제조공정에서의 에칭개시패턴 형성공정을 표시하였다.
이하, 이들의 도면을 참조하면서 실시의 형태 9에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는, 우선 도 12A에 표시하는 바와 같이 예컨대 두께 약 400㎛의 평판상의 n형 실리콘기판(1)(평판상기재)을 준비한다. 그리고 도 12B에 표시하는 바와 같이 이 실리콘기판(1)상에 예컨대 레이저빔을 사용하여 직접묘화(28)를 하고, 에칭용의 에칭개시패턴(29)을 제작한다. 이후, 실시의 형태 1의 경우와 같이 실리콘 디바이스 중간체에 대하여 주된 에칭을 하고 실리콘기판(1)의 일부로 되는 단결정 중공구조체(5)를 제작하는 동시에 이 중공구조체(5)의 아래에 중공부(6)를 형성한다(도 1E참조)
이 실시의 형태 9에 관한 실리콘 디바이스의 제조방법에서는 에칭개시패턴( 29)은 실리콘기판(1)의 결정방위의 영향을 받지 않으므로, 실리콘기판(1)상에 임의의 형상을 갖는 에칭개시패턴을 제작할 수 있다.
이 때문에 이것에 이어서 실행하는 에칭에 의해 제작되는 중공구조체도 임의이 형상을 가지게 할 수 있고 성능이 뛰어난 실리콘 디바이스의 구조를 제작할 수 있다. 또, 에칭개시패턴(29)을 제작할때, 이 에칭개시패턴(29)을 제작하기 위한 마스크 및 이를 사용한 에칭공정을 필요로 하지 않으므로 제조공정이 간소화되고 염가로 실리콘 디바이스를 얻을 수 있다.
또, 레이저빔 대신에 집속이온빔(focusedionbeam)을 사용하여도 같은 에칭개시패턴을 제작할 수 있다.
실시의 형태 10
도 13A 및 도 13B는 본 발명의 실시의 형태 10에 관한 실리콘 디바이스의 제조공정에서의 에칭개시패턴 형성공정을 표시하고 있다. 이하 이들의 도면을 참조하면서 실시의 형태 10에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실리콘 디바이스의 제조공정에서는 우선 도 13A에 표시하는 바와 같이 예컨대 두께 약 400㎛의 평판상의 n형 실리콘기판(1)(평판상기재)을 준비한다. 그리고 도 13B에 표시하는 바와 같이 이 실리콘기판(1)상에 예컨대 두께 약 0.3㎛의 질화실리콘막(2)을 스파터법등에 의해 형성한 후에, 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하고 에칭용의 마스크(3)을 제작한다. 그리고 이 마스크(3)를 에칭개시패턴으로서 사용한다. 이후, 실시의 형태 1에서와 같이 실리콘기판(1)에 대하여 주된 에칭을 실시하고 실리콘기판(1)의 일부로 되는 단결정 중공구조체(5)를 제작하는 동시에 이 중공구조체(5)의 아래에 중공부(6)를 형성한다(도 1E참조)
이 실시의 형태 10에 관한 실리콘 디바이스의 제조방법에서는 에칭개시패턴은 실리콘기판(1)의 결정방위의 영향을 받지 않으므로 실리콘기판(1)상에 임의의 형상을 갖는 에칭개시패턴을 제작할 수 있다.
이 때문에, 이것에 이어서 시행하는 에칭에 의해 제작되는 중공구조체도 임의의 형상을 가지게 할 수 있고 성능이 뛰어난 실리콘 디바이스의 구조를 제작할 수 있다. 또한, 이 제조방법에서는 초기에칭을 하여 실리콘기판 표면에 피트를 제작한 경우에 비하여 디바이스형상의 정밀도는 약간 떨어지나 제조공정이 간소화되므로, 염가로 디바이스를 얻을 수 있다.
실시의 형태 11
도 14A~도 14C는, 본 발명의 실시의 형태 1에 관한 실리콘 디바이스의 제조공정에서의 에칭개시패턴 형성공정을 표시하고 있다.
이하, 이들의 도면을 참조하면서 실시의 형태 11에 관한 실리콘 디바이스의 제조방법을 설명한다.
이 실시콘 디바이스의 제조공정에서는, 우선 도 14A에 표시하는 바와 같이 예컨대 두께 약 400㎛의 평판상의 n형 실리콘기판(1)을 준비한다. 그리고, 도 14B에 표시하는 바와 같이, 이 실리콘기판(1)상에 예컨대 두께 약 0.3㎛의 질화실리콘막(2)을 스파터법등에 의해 형성한 후에 질화실리콘막(2)에 대하여 사진제판등에 의해 패터닝을 실시하고 주된 에칭전에 하는 초기에칭을 위한 마스크(3)를 제작한다.
다음에 도 14C에 표시하는 바와 같이, 상기 마스크(3)를 사용하여 P형 실리콘을 형성하기 위한 이온, 예컨대 보론등에 의한 이온주입을 하고, P형 영역을 패턴으로 하는 에칭개시패턴(30)을 형성한다.
이후, 실시의 형태 1의 경우와 같이 실리콘기판(1)에 대하여 주된 에칭을 실시하고 실리콘기판(1)의 일부로 되는 단결정 중공구조체(5)를 제작하는 동시에 이 중공구조체(5)의 아래에 중공부(6)을 형성한다(도 1E참조)
이 실시의 형태 11에 관한 실리콘 디바이스의 제조방법에서는 이온주입에 사용하는 마스크(3)은 실리콘기판(1)의 결정방위의 영향을 받지 않으므로 실리콘기판(1)상에 임의의 형상을 갖는 에칭개시패턴을 제작할 수 있다. 이 때문에 이것에 이어서 실행하는 에칭에 의해 제작되는 중공구조체도 임의의 형상을 가지게 할 수 있으며 성능이 뛰어난 실리콘 디바이스 구조를 얻을 수 있다.
이상과 같이 본 발명에 관한 실리콘 디바이스의 제조방법은 특히 중공구조체가 단결정 실리콘으로 구성되어 있는 실리콘 디바이스의 제조에 유효하고, 가속도 내지는 각속도등을 표시하는 관성력, 압력, 기타 여러가지의 물리량의 계측에 사용되는 각종 센서, 또는 유체등이 흐르는 통로가 실리콘기판 내에 설치된 유체 디바이스등의 실리콘 디바이스의 제조방법에 사용하는데 적합하다.

Claims (3)

  1. 실리콘기판 표면 또는 실리콘 기판상에 에칭개시패턴을 형성하는 에칭개시패턴 형성공정과, 상기 실리콘기판을 불소이온을 함유하는 용액에 침지하면서, 이 실리콘기판이 양극으로 되도록 하여 이 실리콘기판에 전압을 인가함으로써 이 실리콘기판에 에칭을 실시하고 상기 에칭개시패턴으로부터 실리콘기판 깊이방향으로 뻗는 에칭부를 형성하는 제 1의 에칭공정과, 상기 에칭부가 소정의 깊이에 도달한 후, 상기 실리콘기판내를 흐르는 전류를 증가시킴으로써 실리콘기판의 에칭을 촉진하여, 상기 깊이 보다 깊은 부위에서 인접하는 에칭부끼리를 연통시키고 실리콘기판의 일부로 되는 중공구조체를 형성하는 제 2의 에칭공정을 포함하고 있는 실리콘 디바이스의 제조방법.
  2. 실리콘기판 표면 또는 실리콘기판상에 에칭개시패턴을 형성하는 에칭개시패턴 형성공정과, 상기 실리콘기판을 불소이온을 함유하는 용액에 침지하면서 이 실리콘기판이 양극으로 되도록 하여 이 실리콘기판에 전압을 인가함으로써 이 실리콘기판에 에칭을 실시하고 상기 에칭개시패턴으로부터 실리콘기판 깊이방향으로 뻗는 폭이 좁은 에칭부를 형성하는 제 1의 에칭공정과, 상기의 폭이 좁은 에칭부가 소정의 깊이에 도달한 후, 상기 실리콘기판내를 흐르는 전류를 증가시킴으로써 실리콘기판의 에칭을 촉진하여, 상기 깊이보다 깊은 부위에 상기의 폭이 좁은 에칭부보다도 폭이 넓은 에칭부를 형성하는 제 2의 에칭공정과, 상기의 폭이 넓은 에칭부가 소정의 깊이에 도달한 후, 상기의 폭이 좁은 에칭부를 메움으로써 상기 실리콘기판내에 중공로를 형성하는 중공로 형성공정을 포함하고 있는 실리콘 디바이스의 제조방법.
  3. 상기 실리콘기판 표면에 피트를 형성하고, 이 피트를 상기 에칭개시패턴으로 하도록 되어 있는 청구항 1 또는 청구항 2에 기재한 실리콘 디바이스의 제조방법.
KR1020007009977A 1999-01-13 1999-01-13 실리콘 디바이스의 제조방법 KR20010041742A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/000079 WO2000042641A1 (fr) 1999-01-13 1999-01-13 Procede de fabrication d'un dispositif de silicium

Publications (1)

Publication Number Publication Date
KR20010041742A true KR20010041742A (ko) 2001-05-25

Family

ID=14234695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009977A KR20010041742A (ko) 1999-01-13 1999-01-13 실리콘 디바이스의 제조방법

Country Status (4)

Country Link
US (1) US6358861B1 (ko)
EP (1) EP1063688A1 (ko)
KR (1) KR20010041742A (ko)
WO (1) WO2000042641A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514207B2 (ja) * 2000-03-15 2004-03-31 株式会社村田製作所 強誘電体薄膜素子ならびにセンサ、および強誘電体薄膜素子の製造方法
EP1220307A4 (en) 2000-05-24 2006-05-03 Mitsubishi Electric Corp METHOD AND APPARATUS FOR RADIATOR SUPPORTED ELECTROCHEMICAL ESTABLISHMENT AND ASSISTED PRODUCT
US6511915B2 (en) * 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
DE10153187C1 (de) * 2001-10-27 2003-07-10 Infineon Technologies Ag Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US7255800B1 (en) * 2003-08-15 2007-08-14 University Of South Florida Wet etching process
KR100969988B1 (ko) * 2005-08-26 2010-07-16 파나소닉 전공 주식회사 반도체 광학 렌즈 형성 공정 및 이에 의해 제조된 반도체광학 렌즈
TW200845162A (en) * 2006-05-02 2008-11-16 Acm Res Inc Removing barrier layer using an eletro-polishing process
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
KR100839376B1 (ko) * 2007-01-08 2008-06-19 연세대학교 산학협력단 다공성 실리콘 및 이의 제조방법
US10790155B2 (en) 2018-06-27 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0296348B1 (de) 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
DE4202455C1 (ko) 1992-01-29 1993-08-19 Siemens Ag, 8000 Muenchen, De
DE4202454C1 (ko) 1992-01-29 1993-07-29 Siemens Ag, 8000 Muenchen, De
FR2700065B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'accéléromètres utilisant la technologie silicium sur isolant.
FR2700003B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu.
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
EP0630058A3 (de) * 1993-05-19 1995-03-15 Siemens Ag Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats.
US5949118A (en) * 1994-03-14 1999-09-07 Nippondenso Co., Ltd. Etching method for silicon substrates and semiconductor sensor
US6020618A (en) * 1994-03-30 2000-02-01 Denso Corporation Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method

Also Published As

Publication number Publication date
WO2000042641A1 (fr) 2000-07-20
EP1063688A1 (en) 2000-12-27
US6358861B1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
US5645684A (en) Multilayer high vertical aspect ratio thin film structures
KR20010041742A (ko) 실리콘 디바이스의 제조방법
US20020166838A1 (en) Sloped trench etching process
US7433811B2 (en) Direct patterning of silicon by photoelectrochemical etching
Kaltsas et al. Frontside bulk silicon micromachining using porous-silicon technology
US8557612B2 (en) Method for fabricating micro and nanostructures in a material
Kleimann et al. Formation of three-dimensional microstructures by electrochemical etching of silicon
Tjerkstra et al. Multi-walled microchannels: free-standing porous silicon membranes for use in/spl mu/TAS
US20070039920A1 (en) Method of fabricating nanochannels and nanochannels thus fabricated
US9153453B2 (en) Technique for etching monolayer and multilayer materials
Ottow et al. Development of three-dimensional microstructure processing using macroporous n-type silicon
US5662814A (en) Micro-machining minute hollow using native oxide membrane
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
JP2005522689A5 (ko)
Barillaro et al. Fabrication of regular silicon microstructures by photo‐electrochemical etching of silicon
Grigoras et al. Plasma etched initial pits for electrochemically etched macroporous silicon structures
EP1087445A1 (en) Inertia force sensor and method for producing inertia force sensor
WO1999045583A1 (en) Method for electrochemically etching a p-type semiconducting material, and a substrate of at least partly porous semiconducting material
Kim et al. Photo-assisted electrochemical etching of a nano-gap trench with high aspect ratio for MEMS applications
Ivanov Silicon Anodization as a Structuring Technique: Literature Review, Modeling and Experiments
Banks Introduction to microengineering
JPH04267524A (ja) シリコンを非等方エッチングする電気化学的な方法およびその装置
Tao et al. Macroporous silicon-based deep anisotropic etching
US7892440B1 (en) Wet etching process
Ohji et al. Fabrication of accelerometer using single-step electrochemical etching for micro structures (SEEMS)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee