KR20010037096A - 이중화 프로세서의 데이터 동기화 장치 및 그 방법 - Google Patents

이중화 프로세서의 데이터 동기화 장치 및 그 방법 Download PDF

Info

Publication number
KR20010037096A
KR20010037096A KR1019990044398A KR19990044398A KR20010037096A KR 20010037096 A KR20010037096 A KR 20010037096A KR 1019990044398 A KR1019990044398 A KR 1019990044398A KR 19990044398 A KR19990044398 A KR 19990044398A KR 20010037096 A KR20010037096 A KR 20010037096A
Authority
KR
South Korea
Prior art keywords
unit
mode
data
processor
synchronization
Prior art date
Application number
KR1019990044398A
Other languages
English (en)
Inventor
한상돈
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019990044398A priority Critical patent/KR20010037096A/ko
Publication of KR20010037096A publication Critical patent/KR20010037096A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/36—Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이중화 프로세서의 데이터 동기화에 관한 것으로, 이러한 본 발명은 이중화 유니트의 액티브/스탠바이 상태를 점검하는 액티브/스탠바이 상태점검부와; 상기 액티브/스탠바이 상태점검부와 연결되고, 상기 이중화 유니트의 데이터를 동기화시키는 데이터 동기화부와; 상기 액티브/스탠바이 상태점검부 및 상기 데이터 동기화부와 연결되고, 상기 이중화 유니트의 탈장시 데이터 동기화 완료 및 탈장이 유효하다는 것을 알리는 대기모드부로 구성함으로써, 같은 동작을 수행하는 이중화 프로세서의 동작모드에 따라서 두 프로세서의 데이터를 같은 상태로 유지함으로써 프로세서의 동작모드 전환에 따른 데이터의 불일치로 인한 동작 오류를 없애 전송 품질에 있어서 안정성과 신뢰성을 유지할 수 있게 되는 것이다.

Description

이중화 프로세서의 데이터 동기화 장치 및 그 방법{Apparatus for data synchronization of dual processor}
본 발명은 이중화 프로세서의 데이터 동기화 장치 및 그 방법에 관한 것으로, 특히 같은 동작을 수행하는 이중화 프로세서의 동작모드에 따라서 두 프로세서의 데이터를 같은 상태로 유지함으로써 프로세서의 동작모드 전환에 따른 데이터의 불일치로 인한 동작 오류를 없앰으로써 이중화 프로세서의 원활한 동작을 기함과 더불어 데이터의 동기화를 수행할 수 있도록 하여 전송 시스템과 같이 데이터 동기화가 중요한 역할을 수행하는 프로세서의 이중화 시스템에 적당하도록 한 이중화 프로세서의 데이터 동기화 장치 및 그 방법에 관한 것이다.
도1은 종래 이중화 프로세서의 블록구성도이다.
이에 도시된 바와 같이, 참조번호 1과 2는 액티브와 슬레이브 또는 마스터와 슬레이브로 이중화되어 동작하는 유니트이다.
따라서 이중화 프로세서에 대한 종래의 기술은 하드웨어 관점에서의 프로세서와 관련된 일부 핀을 이용하거나, FPGA(Field Programmable Gate Array, 필드 프로그래머블 게이트 어레이)를 이용하여 프로세서는 유니트의 액티브/스탠바이(Active/Standby) 상태에 따라서 프로세서의 동작을 마스터/슬레이브(Master/Slave) 모드로 동작하도록 해왔다.
또한 데이터 동기화에 대한 관점에서는 마스터 모드에 있는 프로세서가 데이터를 메모리에 쓰게 되면, 슬레이브 프로세서에도 같이 쓰게 되어 있는 방법을 사용하여 프로세서간 데이터 동기화를 구현하였다.
이러한 종래 장치의 동작을 다시 한번 설명해 보면 다음과 같다.
먼저, 이중화 프로세서에 대한 종래 장치의 동작은 주로 하드웨어 관점에서의 프로세서와 관련된 일부 핀을 이용하거나, FPGA를 이용하여 제어를 해왔다. 즉, 유니트의 현재 상태가 액티브(Active) 상태인지 스탠바이(Standby) 상태인지에 따라서 프로세서의 동작을 결정하여, 유니트의 상태가 액티브 상태일 경우에는 마스터(Master) 모드로 동작하도록 하고, 유니트의 상태가 스탠바이 상태일 경우에는 프로세서는 슬레이브(Slave) 모드로 동작하도록 한 것이다.
또한 이러한 이중화 프로세서 사이에서의 데이터 동기화는 마스터 모드에 있는 프로세서가 주가 되어 마스터 모드에 있는 프로세서가 데이터를 메모리에 쓰게 되면, 하드웨어적으로 슬레이브 모드에 있는 프로세서에서도 동시에 쓰여질 수 있도록 함으로써 슬레이브 프로세서에 쓰여진 데이터가 마스터 모드의 프로세서와 동기화되도록 하였다.
그러나 종래의 이중화 프로세서는 유니트의 액티브/스탠바이 상태에 따라서 프로세서의 동작을 마스터/슬레이브 모드로 동작시키기 때문에 유니트의 액티브/스탠바이 상태에 따라서 계속적으로 마스터/슬레이브 모드로 전환함으로써 빈번한 프로세서 동작 모드의 전환을 가져오게 되는 불편함이 있었다.
또한 데이터의 동기화에 대해서는 전적으로 하드웨어에 의존함으로 인하여 두 프로세서간에 정확한 데이터의 동기화가 이루어졌는지에 대한 검증을 할 수 없었고, 유니트를 탈장 후 실장했을 경우에 마스터 모드에 있는 유니트의 데이터와 동기화를 이루지 못하는 상태가 되는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 같은 동작을 수행하는 이중화 프로세서의 동작모드에 따라서 두 프로세서의 데이터를 같은 상태로 유지함으로써 프로세서의 동작모드 전환에 따른 데이터의 불일치로 인한 동작 오류를 없앰으로써 이중화 프로세서의 원활한 동작을 기함과 더불어 데이터의 동기화를 수행할 수 있도록 하여 전송 시스템과 같이 데이터 동기화가 중요한 역할을 수행하는 프로세서의 이중화 시스템에 적당하도록 한 이중화 프로세서의 데이터 동기화 장치 및 그 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 이중화 프로세서의 데이터 동기화 장치는,
이중화 유니트의 액티브/스탠바이 상태를 점검하는 액티브/스탠바이 상태점검부와; 상기 액티브/스탠바이 상태점검부와 연결되고, 상기 이중화 유니트의 데이터를 동기화시키는 데이터 동기화부와; 상기 액티브/스탠바이 상태점검부 및 상기 데이터 동기화부와 연결되고, 상기 이중화 유니트의 탈장시 데이터 동기화 완료 및 탈장이 유효하다는 것을 알리는 대기모드부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 이중화 프로세서의 데이터 동기화 방법은,
이중화 유니트의 이중화를 위해서 액티브/스탠바이 상태와 유니트의 실장/탈장을 같이 결합하여 유니트의 액티브/스탠바이의 상태변화를 점검하여 모드 전환을 수행하는 액티브/스탠바이 상태점검단계와; 상기 액티브/스탠바이 상태점검단계를 수행한 다음, 상기 이중화 유니트 간의 단위동기화와 전체동기화를 수행하여 상기 이중화 유니트 간의 데이터 동기화를 수행하는 데이터동기화 수행단계와; 상기 데이터동기화 수행단계 후, 상기 이중화 유니트의 탈장시 푸시버튼과 탈장표시 LED를 사용하여 데이터를 동기화하고 모드를 전환하는 대기모드 수행단계를 수행함을 그 기술적 구성상의 특징으로 한다.
도1은 종래 이중화 프로세서의 블록구성도이고,
도2는 본 발명이 적용되는 이중화 프로세서의 블록구성도이며,
도3은 본 발명에 의한 이중화 프로세서의 데이터 동기화 장치의 블록구성도이고,
도4는 본 발명에 의한 이중화 프로세서의 데이터 동기화 방법을 보인 흐름도이며,
도5는 도4에서 액티브/스탠바이 상태점검단계를 상세히 보인 흐름도이고,
도6은 도4에서 데이터동기화 수행단계를 상세히 보인 흐름도이며,
도7은 도4에서 대기모드 수행단계를 상세히 보인 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 상태점검부 22 : 초기화부
23 : 동작상태부 24 : 데이터 동기화부
25 : 단위 동기화부 26 : 전체 동기화부
27 : 대기모드부 28 : 모드전환 입력부
29 : 모드전환 출력부
이하, 상기와 같은 본 발명 이중화 프로세서의 데이터 동기화 장치 및 그 방법의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도2는 본 발명이 적용되는 이중화 프로세서의 블록구성도이다.
이에 도시된 바와 같이, 각각의 유니트는 서로 액티브/스탠바이 상태, 마스터/슬레이브 상태, 유니트의 실/탈장 상태를 상대 유니트에 알려주고, 탈장시 모드전환을 위한 푸시 버튼(Push Button)과 모드전환을 표시하기 위한 LED(Light Emitting Diode, 발광 다이오드)를 구비하고 있고, 두 프로세서간의 데이터 동기화를 위한 프로세서간의 통신을 수행한다.
도3은 본 발명에 의한 이중화 프로세서의 데이터 동기화 장치의 블록구성도이다.
이에 도시된 바와 같이, 이중화 유니트(11)(12)의 액티브/스탠바이 상태를 점검하는 액티브/스탠바이 상태점검부(21)와; 상기 액티브/스탠바이 상태점검부(21)와 연결되고, 상기 이중화 유니트(11)(12)의 데이터를 동기화시키는 데이터 동기화부(24)와; 상기 액티브/스탠바이 상태점검부(21) 및 상기 데이터 동기화부(24)와 연결되고, 상기 이중화 유니트(11)(12)의 탈장시 데이터 동기화 완료 및 탈장이 유효하다는 것을 알리는 대기모드부(27)로 구성된다.
상기에서 액티브/스탠바이 상태점검부(21)는, 상기 이중화 유니트(11)(12)의 초기화를 수행하고, 상기 이중화 유니트(11)(12)의 탈장 후 실장시 초기 마스터/슬레이브의 모드설정을 수행하는 초기화부(22)와; 상기 초기화부(22)의 수행결과를 입력받고, 상기 이중화 유니트(11)(12)가 정상적인 동작을 하는 상태에서 마스터 모드에 있는 프로세서의 탈장시 슬레이브 모드에 있는 프로세서를 마스터로 모드전환시키는 동작상태부(23)로 구성된다.
상기에서 데이터 동기화부(24)는, 상기 이중화 유니트(11)(12)의 마스터 모드에 있는 유니트에서의 데이터 라이트(Write)와 같은 상태시 슬레이브 프로세서와 데이터 동기화를 위해 데이터를 슬레이브 모드에 있는 프로세서에 전달하는 단위 동기화부(25)와; 상기 단위 동기화부(25)와 연결되고, 상기 이중화 유니트(11)(12)의 슬레이브 모드에 있는 유니트의 실장시 슬레이브 모드에 있는 프로세서로 마스터 모드에 있는 프로세서의 모든 프로비전(Provision) 데이터를 전달하는 전체 동기화부(26)로 구성된다.
상기에서 대기모드부(27)는, 상기 이중화 유니트(11)(12)의 탈장시 푸시버튼을 이용하여 탈장을 하기 전 푸시버튼의 입력을 점검하는 모드전환 입력부(28)와; 상기 모드전환 입력부(28)에 의해 푸시버튼이 입력되었음을 알게되면, 상기 이중화 유니트(11)(12)의 마스터 모드에 있는 프로세서 유니트의 데이터를 슬레이브 모드에 있는 프로세서의 유니트의 데이터와 비교하여 필요하면 데이터를 동기화한 후에 각각의 프로세서의 모든 전환이 이루어지게 한 다음 상기 이중화 유니트(11)(12)의 LED로 데이터 동기화 완료 및 탈장이 유효하다는 것을 알리는 모드전환 출력부(29)로 구성된다.
도4는 본 발명에 의한 이중화 프로세서의 데이터 동기화 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 이중화 유니트(11)(12)의 이중화를 위해서 액티브/스탠바이 상태와 유니트의 실장/탈장을 같이 결합하여 유니트의 액티브/스탠바이의 상태변화를 점검하여 모드 전환을 수행하는 액티브/스탠바이 상태점검단계(ST10)와; 상기 액티브/스탠바이 상태점검단계를 수행한 다음, 상기 이중화 유니트(11)(12) 간의 단위동기화와 전체동기화를 수행하여 상기 이중화 유니트(11)(12) 간의 데이터 동기화를 수행하는 데이터동기화 수행단계(ST30)와; 상기 데이터동기화 수행단계 후, 상기 이중화 유니트(11)(12)의 탈장시 푸시버튼과 탈장표시 LED를 사용하여 데이터를 동기화하고 모드를 전환하는 대기모드 수행단계(ST40)를 수행한다.
도5는 도4에서 액티브/스탠바이 상태점검단계(ST10)를 상세히 보인 흐름도이다.
이에 도시된 바와 같이, 상기 이중화 유니트(11)(12)의 초기화 또는 탈장 후 실장시 또는 대응되는 프로세서의 상태 변화가 있으면 액티브/스탠바이 상태점검부(21)의 초기화부(22)를 구동시켜, 상기 이중화 유니트(11)(12)의 액티브/스탠바이 상태를 읽은 후 인접 프로세서와 현재의 프로세서의 상태를 주고받고, 대응하는 프로세서의 상태가 똑같은 ″INIT″ 상태일 경우에는 유니트의 액티브/스탠바이 상태에 따라서 마스터/슬레이브로 동작을 하게 되고, 만약 대응하는 프로세서의 상태가 ″MASTER″ 상태일 경우에는 자신은 ″SLAVE″ 상태로 전환하게 하는 초기화단계(ST11 ~ ST21)와; 상기 초기화단계 수행 후 상기 이중화 유니트(11)(12) 중의 하나의 유니트가 슬레이브 모드로 동작하고 있는 상태에서 마스터 유니트의 탈장을 인식하게 되면, 마스터 유니트의 탈장 전 대기모드에서 모든 데이터의 동기화를 수행한 후 마스터 모드로 전환을 하고 상태를 ″MASTER″로 유지하는 동작상태단계(ST22 ~ ST25)를 수행한다.
도6은 도4에서 데이터동기화 수행단계(ST30)를 상세히 보인 흐름도이다.
이에 도시된 바와 같이, 상기 이중화 유니트(11)(12)가 정상적으로 마스터/슬레이브 모드로 동작을 하고 있으면, 마스터 모드에 있는 유니트에서 데이터를 설정하고자 하면 데이터 동기화부(24) 내의 단위 동기화부(25)에서 프로세서간 통신을 사용하여 상기 마스터 모드의 유니트의 데이터를 슬레이브 모드의 유니트와 데이터 전송을 수행하는 단위동기화단계(ST31 ~ ST34)와; 상기 단위동기화단계를 수행한 다음 상기 슬레이브 모드의 유니트가 탈장 후 실장시 액티브/스탠바이 상태와 대응하는 상기 이중화 유니트(11)(12)의 마스터/슬레이브 모드에 따라 모드 설정이 끝난 후 마스터 모드의 유니트의 모든 프로비전과 관련된 데이터를 슬레이브 모드의 유니트로 프로세서간 통신을 이용하여 전송하는 전체동기화단계(ST35)(ST36)를 수행한다.
도7은 도4에서 대기모드 수행단계(ST40)를 상세히 보인 흐름도이다.
이에 도시된 바와 같이, 상기 이중화 유니트(11)(12)의 푸시버튼이 입력되는 지를 판별하는 모드전환입력단계(ST41)와; 상기 푸시버튼이 입력되면, 탈장하고자 하는 유니트가 슬레이브 모드의 유니트이면 탈장을 해도 된다는 LED를 켜주고, 탈장하고자 하는 유니트가 마스터 모드의 유니트이면 상기 슬레이브 모드의 유니트와 데이터 일치 검사를 수행한 다음 슬레이브 모드의 유니트를 마스터 모드로 전환하고, 마스터 모드의 유니트는 슬레이브 모드로 전환한 다음 탈장 가능 LED를 켜주는 모드전환출력단계(ST42 ~ ST47)를 수행한다.
이와 같이 구성된 본 발명에 의한 이중화 프로세서의 데이터 동기화 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
본 발명의 동작은 전체적인 구성과 관련하여 크게 3가지로 나누어 처리가 된다.
먼저, 액티브/스탠바이 상태점검부(21)의 동작은, 도5에 도시한 바와 같이, 유니트 초기화나 탈장 후 실장시 또는 대응되는 프로세서의 상태 변화에 따라서 구동을 하게 된다. 그래서 유니트 초기화나 탈장 후 실장시 프로세서의 상태는 ″INIT″ 상태로 시작하여 유니트의 액티브/스탠바이 상태를 읽은 후 인접 프로세서와 현재의 프로세서의 상태를 주고받은 후 대응하는 프로세서의 상태가 똑같은 ″INIT″ 상태일 경우에는 유니트의 액티브/스탠바이 상태에 따라서 마스터/슬레이브로 동작을 하게 되고, 만약 대응하는 프로세서의 상태가 ″MASTER″ 상태일 경우에는 자신은 ″SLAVE″ 상태로 전환하게 된다.
만약 슬레이브 모드로 동작을 하고 있는 상태에서 마스터 프로세서의 탈장을 인식하게 되면, 마스터 유니트의 탈장 전 대기모드에서 모든 데이터의 동기화를 수행한 후 마스터 모드로 전환을 하고 상태를 ″MASTER″로 유지하게 된다. 이러한 방식은 유니트의 탈장 이외에는 두 프로세서가 같이 실장된 상태에서 절체에 의하여 액티브/스탠바이 상태가 전환이 되더라도 이전의 상태를 그대로 유지함으로써 빈번한 프로세서의 모드 전환이 발생하지 않게 된다.
한편 데이터 동기화부(24)는, 도6에 도시한 바와 같이, 마스터 모드에 있는 프로세서의 프로비전과 같은 데이터의 설정시 슬레이브 모드에 있는 프로세서에도 같은 데이터를 유지하게 한다.
그래서 단위 동기화부(25)에서는 정상적으로 두 프로세서가 마스터/슬레이브 모드로 동작을 하고 있을 경우에 마스터 모드에 있는 프로세서에서 데이터 설정시 단위 동기화부(25)에서 이 데이터를 슬레이브 모드에 있는 프로세서와 프로세서간 통신을 사용하여 데이터 전달을 한다.
또한 전체 동기화부(26)는 슬레이브 모드에 있는 프로세서가 탈장 후 실장시 액티브/스탠바이 상태와 대응하는 프로세서의 마스터/슬레이브 모드에 따라 모드 설정이 끝난 후 마스터 모드에 있는 프로세서의 모든 프로비전과 관련된 데이터를 슬레이브 프로세서로 프로세서간 통신을 이용하여 전달하게 된다.
한편 대기모드부(27)는, 도7에 도시한 바와 같이, 프로세서 유니트의 탈장과 관련된 동작을 수행하게 된다. 여기서 전송시스템에서는 유니트 탈장 및 액티브/스탠바이 상태를 전환하는 동작을 많이 하게 되는데, 액티브/스탠바이 상태를 전환하는 절체와 같은 동작은 액티브/스탠바이 상태점검부(21)에서 모든 처리가 가능하나, 유니트 탈장은 마스터 모드에 있는 유니트를 탈장시 데이터 동기화 부분과 관련하여 위험요소를 내포하고 있다. 즉, 데이터 동기화부(24)를 통하여 단위 데이터 동기화를 수행하고는 있지만, 마스터 모드에 있는 유니트를 탈장시 다시 한번 슬레이브 모드에 있는 프로세서와 데이터가 일치하는 지의 여부를 검사하여 모든 데이터 동기화를 꾀한다.
이러한 동작을 위해서 필요한 하드웨어적인 요소는 탈장을 개시한다는 신호를 알리는 푸시버튼과, 탈장을 해도 된다는 상태를 알려주는 표시를 하는 LED가 필요하다.
그래서 동작순서는 탈장을 하기 전 푸시버튼을 누르게 되면 푸시버튼 입력을 확인한 후에 만약 슬레이브 프로세서일 경우에는 다른 동작을 하지 않고 바로 탈장을 해도 된다는 LED를 켜주고, 만약 마스터 프로세서일 경우에는 슬레이브 프로세서와 데이터 일치 검사를 수행한 후에 슬레이브 프로세서는 마스터 모드로 전환을 하고, 마스터 프로세서는 슬레이브 모드로 전환을 한 후 탈장 가능 LED를 켜주게 된다.
그리고 탈장을 하기 위해 푸시버튼을 누르고, 대기모드에 있는 상태에서 탈장 가능 LED가 켜지게 되면, 그 후에 탈장을 하는 것이다.
이처럼 본 발명은 같은 동작을 수행하는 이중화 프로세서의 동작모드에 따라서 두 프로세서의 데이터를 같은 상태로 유지함으로써 프로세서의 동작모드 전환에 따른 데이터의 불일치로 인한 동작 오류를 없애게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 이중화 프로세서의 데이터 동기화 장치 및 그 방법은 전송시스템에서 특정한 기능을 수행하는 유니트의 이중화 프로세서를 이용한 데이터 동기화에서 액티브/스탠바이 상태에 따라 전환되는 마스터/슬레이브 모드로의 전환을 수행할 때 빈번한 프로세서 모드의 변환을, 유니트의 액티브/스탠바이 상태, 실장 및 탈장의 상태와 같이 연계하여 처리함으로서 빈번한 모드 변환을 줄임으로서 전송 품질에 있어서 안정성과 신뢰성을 유지할 수 있는 효과가 있게 된다.
또한 본 발명은 프로세서간 데이터 동기화를 수행하는 부분을 단위 동기화와 전체 동기화로 구분지음으로서 두 프로세서간의 데이터 불일치를 줄일 수 있어 모드 전환시의 동작 오류를 줄일 수 있는 효과도 있게 된다.

Claims (8)

  1. 이중화 유니트의 액티브/스탠바이 상태를 점검하는 액티브/스탠바이 상태점검부와;
    상기 액티브/스탠바이 상태점검부와 연결되고, 상기 이중화 유니트의 데이터를 동기화시키는 데이터 동기화부와;
    상기 액티브/스탠바이 상태점검부 및 상기 데이터 동기화부와 연결되고, 상기 이중화 유니트의 탈장시 데이터 동기화 완료 및 탈장이 유효하다는 것을 알리는 대기모드부로 구성된 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 장치.
  2. 제1항에 있어서, 상기 액티브/스탠바이 상태점검부는,
    상기 이중화 유니트의 초기화를 수행하고, 상기 이중화 유니트의 탈장 후 실장시 초기 마스터/슬레이브의 모드설정을 수행하는 초기화부와;
    상기 초기화부의 수행결과를 입력받고, 상기 이중화 유니트가 정상적인 동작을 하는 상태에서 마스터 모드에 있는 프로세서의 탈장시 슬레이브 모드에 있는 프로세서를 마스터로 모드전환시키는 동작상태부로 구성된 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 장치.
  3. 제1항에 있어서, 상기 데이터 동기화부는,
    상기 이중화 유니트의 마스터 모드에 있는 유니트에서의 데이터 라이트와 같은 상태시 슬레이브 프로세서와 데이터 동기화를 위해 데이터를 슬레이브 모드에 있는 프로세서에 전달하는 단위 동기화부와;
    상기 단위 동기화부와 연결되고, 상기 이중화 유니트의 슬레이브 모드에 있는 유니트의 실장시 슬레이브 모드에 있는 프로세서로 마스터 모드에 있는 프로세서의 모든 프로비전 데이터를 전달하는 전체 동기화부로 구성된 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 장치.
  4. 제1항에 있어서, 상기 대기모드부는,
    상기 이중화 유니트의 탈장시 푸시버튼을 이용하여 탈장을 하기 전 푸시버튼의 입력을 점검하는 모드전환 입력부와;
    상기 모드전환 입력부에 의해 푸시버튼이 입력되었음을 알게되면, 상기 이중화 유니트의 마스터 모드에 있는 프로세서 유니트의 데이터를 슬레이브 모드에 있는 프로세서의 유니트의 데이터와 비교하여 필요하면 데이터를 동기화한 후에 각각의 프로세서의 모든 전환이 이루어지게 한 다음 상기 이중화 유니트의 LED로 데이터 동기화 완료 및 탈장이 유효하다는 것을 알리는 모드전환 출력부로 구성된 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 장치.
  5. 이중화 유니트의 이중화를 위해서 액티브/스탠바이 상태와 유니트의 실장/탈장을 같이 결합하여 유니트의 액티브/스탠바이의 상태변화를 점검하여 모드 전환을 수행하는 액티브/스탠바이 상태점검단계와;
    상기 액티브/스탠바이 상태점검단계를 수행한 다음, 상기 이중화 유니트 간의 단위동기화와 전체동기화를 수행하여 상기 이중화 유니트 간의 데이터 동기화를 수행하는 데이터동기화 수행단계와;
    상기 데이터동기화 수행단계 후, 상기 이중화 유니트의 탈장시 푸시버튼과 탈장표시 LED를 사용하여 데이터를 동기화하고 모드를 전환하는 대기모드 수행단계를 수행하는 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 방법.
  6. 제5항에 있어서, 상기 액티브/스탠바이 상태점검단계는,
    상기 이중화 유니트의 초기화 또는 탈장 후 실장시 또는 대응되는 프로세서의 상태 변화가 있으면 액티브/스탠바이 상태점검부의 초기화부를 구동시켜, 상기 이중화 유니트의 액티브/스탠바이 상태를 읽은 후 인접 프로세서와 현재의 프로세서의 상태를 주고받고, 대응하는 프로세서의 상태가 똑같은 ″INIT″ 상태일 경우에는 유니트의 액티브/스탠바이 상태에 따라서 마스터/슬레이브로 동작을 하게 되고, 만약 대응하는 프로세서의 상태가 ″MASTER″ 상태일 경우에는 자신은 ″SLAVE″ 상태로 전환하게 하는 초기화단계와;
    상기 초기화단계 수행 후 상기 이중화 유니트 중의 하나의 유니트가 슬레이브 모드로 동작하고 있는 상태에서 마스터 유니트의 탈장을 인식하게 되면, 마스터 유니트의 탈장 전 대기모드에서 모든 데이터의 동기화를 수행한 후 마스터 모드로 전환을 하고 상태를 ″MASTER″로 유지하는 동작상태단계를 수행하는 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 방법.
  7. 제5항에 있어서, 상기 데이터동기화 수행단계는,
    상기 이중화 유니트가 정상적으로 마스터/슬레이브 모드로 동작을 하고 있으면, 마스터 모드에 있는 유니트에서 데이터를 설정하고자 하면 데이터 동기화부 내의 단위 동기화부에서 프로세서간 통신을 사용하여 상기 마스터 모드의 유니트의 데이터를 슬레이브 모드의 유니트와 데이터 전송을 수행하는 단위동기화단계와;
    상기 단위동기화단계를 수행한 다음 상기 슬레이브 모드의 유니트가 탈장 후 실장시 액티브/스탠바이 상태와 대응하는 상기 이중화 유니트의 마스터/슬레이브 모드에 따라 모드 설정이 끝난 후 마스터 모드의 유니트의 모든 프로비전과 관련된 데이터를 슬레이브 모드의 유니트로 프로세서간 통신을 이용하여 전송하는 전체동기화단계를 수행하는 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 방법.
  8. 제5항에 있어서, 상기 대기모드 수행단계는,
    상기 이중화 유니트의 푸시버튼이 입력되는 지를 판별하는 모드전환입력단계와;
    상기 푸시버튼이 입력되면, 탈장하고자 하는 유니트가 슬레이브 모드의 유니트이면 탈장을 해도 된다는 LED를 켜주고, 탈장하고자 하는 유니트가 마스터 모드의 유니트이면 상기 슬레이브 모드의 유니트와 데이터 일치 검사를 수행한 다음 슬레이브 모드의 유니트를 마스터 모드로 전환하고, 마스터 모드의 유니트는 슬레이브 모드로 전환한 다음 탈장 가능 LED를 켜주는 모드전환출력단계를 수행하는 것을 특징으로 하는 이중화 프로세서의 데이터 동기화 방법.
KR1019990044398A 1999-10-13 1999-10-13 이중화 프로세서의 데이터 동기화 장치 및 그 방법 KR20010037096A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990044398A KR20010037096A (ko) 1999-10-13 1999-10-13 이중화 프로세서의 데이터 동기화 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044398A KR20010037096A (ko) 1999-10-13 1999-10-13 이중화 프로세서의 데이터 동기화 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20010037096A true KR20010037096A (ko) 2001-05-07

Family

ID=19615249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044398A KR20010037096A (ko) 1999-10-13 1999-10-13 이중화 프로세서의 데이터 동기화 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20010037096A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097015A (ko) * 2004-03-30 2005-10-07 삼성탈레스 주식회사 대형시스템에서 고장 감내 기능 구현을 위한 이중화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097015A (ko) * 2004-03-30 2005-10-07 삼성탈레스 주식회사 대형시스템에서 고장 감내 기능 구현을 위한 이중화 방법

Similar Documents

Publication Publication Date Title
CN101645915B (zh) 一种磁盘阵列主机通道子卡、在线切换系统及其切换方法
CN101083669A (zh) 计算机网络隔离系统及其控制与切换方法
KR20010037096A (ko) 이중화 프로세서의 데이터 동기화 장치 및 그 방법
KR20040007310A (ko) 정보 처리 장치
KR100205030B1 (ko) 고장장애를 극복할 수 있는 에이티엠 스위치
KR950005142B1 (ko) 분산 노드 교환 시스템의 클럭 동기 제어 방법
KR19990000780A (ko) Atm 스위치의 이중화 제어 장치
KR100533135B1 (ko) 분산 통신 시스템에서 원격 전원 제어방법 및 장치
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
US5548716A (en) Recording medium dualizing system
SU1156274A1 (ru) Трехканальна резервированна вычислительна система
JPS5952861B2 (ja) 非同期処理系の転送装置切替え方式
JPS6134655A (ja) 情報処理システム
KR100324418B1 (ko) 이동통신교환기에서의스탠드바이로딩시디스크유닛상태관리방법
KR20000055954A (ko) 이중화 보드용 마스터/슬레이버 선택 회로
KR100247008B1 (ko) 이중화 모듈간 스위칭제어회로
KR19980043491A (ko) 음성다이얼시스템의 메세지 인터페이스 이중화 장치
KR0169253B1 (ko) 비동기 전송 모드 스위치의 이중화 운용시 방송 메모리 데이타 유지 방법
JP2775536B2 (ja) 電源装置および電源制御方法
KR100407689B1 (ko) 비동기 전송 방식 교환기에서 대기측 로딩 후 시각 일치 방법
KR20050055871A (ko) 이중화 절체 요구를 이용한 이중화 절체 장치 및 그 방법
JPH086664A (ja) コンピュータおよびそのクロック切り替え方法
JP2001036510A (ja) 制御装置の二重化方式および装置間回線二重化方式
JPH04111144A (ja) 多重化装置の一致化制御方式
KR19990058032A (ko) 에이티엠 교환기의 셀 경로 이중화장치 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid