KR20010026418A - Gain control signal generating circuit - Google Patents
Gain control signal generating circuit Download PDFInfo
- Publication number
- KR20010026418A KR20010026418A KR1019990037726A KR19990037726A KR20010026418A KR 20010026418 A KR20010026418 A KR 20010026418A KR 1019990037726 A KR1019990037726 A KR 1019990037726A KR 19990037726 A KR19990037726 A KR 19990037726A KR 20010026418 A KR20010026418 A KR 20010026418A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- collector
- gain control
- transistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Abstract
Description
본 발명은 반도체 집적 회로에 관한 것으로, 좀 더 구체적으로는 이득 제어 신호 발생 회로에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor integrated circuits, and more particularly, to a gain control signal generation circuit.
AGC(Automatic Gain Control) 증폭기 또는 가변 이득 믹서(variable gain mixer)와 같이 입력 신호에 따라 이득(gain)을 변화시키는 회로는 이득의 선형성 및 온도 등에 덜 민감한 전압 이득 특성을 갖어야 한다. AGC 증폭기에서 이러한 특성이 만족되도록 이득을 조절해 주기 위한 제어 신호를 발생하는 회로를 이득 제어 신호 발생 회로라 한다. 상기 이득 제어 신호 발생 회로의 특성에 따라 전체 회로의 특성이 결정되므로 상기 이득 제어 신호 발생 회로의 특성은 매우 중요하게 다뤄지고 있다.Circuits that vary the gain depending on the input signal, such as an AGC (automatic gain control) amplifier or a variable gain mixer, should have a voltage gain characteristic that is less sensitive to gain linearity and temperature. In the AGC amplifier, a circuit for generating a control signal for adjusting the gain to satisfy this characteristic is called a gain control signal generator. Since the characteristics of the entire circuit are determined according to the characteristics of the gain control signal generator, the characteristics of the gain control signal generator are very important.
도 1은 종래의 이득 제어 신호 발생 회로를 보여주는 회로도이다.1 is a circuit diagram showing a conventional gain control signal generation circuit.
도 1을 참조하면, 종래의 이득 제어 회로는 차동 증폭부(10)와 출력부(30)를 포함한다. 상기 차동 증폭부(10)는 저항들(R2, R5), PNP 트랜지스터들(12, 14), NPN 트랜지스터들(16, 18), 그리고 정전류 소스(I1)로 구성된 제 1 차동 증폭부와 저항들(R3, R4), PNP 트랜지스터들(22, 24), NPN 트랜지스터들(26, 28), 그리고 정전류 소스(I2)로 구성된 제 2 차동 증폭부, 그리고 저항(R1)을 포함한다.Referring to FIG. 1, a conventional gain control circuit includes a differential amplifier 10 and an output 30. The differential amplifier 10 includes a first differential amplifier and resistors including resistors R2 and R5, PNP transistors 12 and 14, NPN transistors 16 and 18, and a constant current source I1. (R3, R4), PNP transistors 22 and 24, NPN transistors 26 and 28, and a second differential amplifier composed of a constant current source I2, and a resistor (R1).
상기 저항들(R2, R3, R4, R5)의 일단은 전원 전압과 연결되고, 타단은 상기 PNP 트랜지스터들(12, 14, 22, 24)의 이미터와 각각 연결된다. 상기 PNP 트랜지스터들(12, 14)의 베이스들은 공통으로 연결된다. 상기 트랜지스터(12)의 콜렉터는 상기 트랜지스터(16)의 콜렉터와 연결되고, 상기 트랜지스터의 콜렉터는 자신의 베이스 그리고 상기 트랜지스터(18)의 콜렉터와 연결된다.One end of the resistors R2, R3, R4, and R5 is connected to a power supply voltage, and the other end is connected to an emitter of the PNP transistors 12, 14, 22, and 24, respectively. The bases of the PNP transistors 12 and 14 are commonly connected. The collector of the transistor 12 is connected to the collector of the transistor 16, and the collector of the transistor is connected to its base and the collector of the transistor 18.
상기 저항(R1)의 일단은 외부로부터 입력되는 제어 전압(Vctrl)과 연결되고, 타단은 상기 NPN 트랜지스터(16)의 베이스와 연결된다. 상기 트랜지스터(16)의 베이스와 콜렉터는 서로 연결되어 있고, 이미터는 상기 트랜지스터(18)의 이미터와 공통으로 연결되어 정전류 소스(I1)의 일단과 연결된다. 상기 트랜지스터(18)의 베이스는 기준 전압(Vref)에 의해 제어된다.One end of the resistor R1 is connected to the control voltage Vctrl input from the outside, and the other end is connected to the base of the NPN transistor 16. The base and the collector of the transistor 16 are connected to each other, and the emitter is connected in common with the emitter of the transistor 18 to be connected to one end of the constant current source I1. The base of the transistor 18 is controlled by a reference voltage Vref.
상기 트랜지스터(22)의 베이스는 상기 트랜지스터(24)의 베이스와 공통으로 연결된다. 또한 상기 트랜지스터의 베이스는 자신의 콜렉터와 서로 연결되고, 또한 트랜지스터(26)의 콜렉터와 연결된다. 상기 트랜지스터(24)의 콜렉터는 상기 트랜지스터(28)의 콜렉터와 연결된다. 상기 트랜지스터(26)의 베이스는 상기 트랜지스터(16)의 베이스와 연결되고, 상기 트랜지스터(28)의 베이스는 상기 트랜지스터(18)의 베이스와 연결된다. 상기 트랜지스터들(26, 28)의 이미터들은 공통으로 연결되어 제 2 정전류 소스(I2)와 연결된다.The base of the transistor 22 is commonly connected with the base of the transistor 24. The base of the transistor is also connected to its collector and to the collector of transistor 26. The collector of the transistor 24 is connected to the collector of the transistor 28. The base of the transistor 26 is connected with the base of the transistor 16, and the base of the transistor 28 is connected with the base of the transistor 18. Emitters of the transistors 26, 28 are commonly connected and are connected to a second constant current source I2.
상기 출력부(30)는 PNP 트랜지스터(32)와 NPN 트랜지스터들(34 ~ 44), 저항(R6), 그리고 정전류 소스들(I3, I4)을 포함한다.The output unit 30 includes a PNP transistor 32, NPN transistors 34 to 44, a resistor R6, and constant current sources I3 and I4.
상기 트랜지스터(32)의 이미터는 전원 전압(VCC)과 연결되고, 베이스와 콜렉터는 서로 연결되어 있다. 상기 트랜지스터(32)의 콜렉터는 상기 트랜지스터(34)의 콜렉터와 연결된다. 상기 트랜지스터(34)의 베이스는 상기 트랜지스터(28)의 콜렉터와 연결되고, 이미터는 상기 트랜지스터(36)의 이미터와 공통으로 연결된다. 상기 트랜지스터들(34, 36)의 베이스들 사이에는 저항(R6)이 연결된다. 상기 트랜지스터(38)의 콜렉터는 상기 트랜지스터들(34, 36)의 공통 이미터와 연결되고, 이미터는 접지 전압과 연결되고, 그리고 베이스는 트랜지스터(40)의 이미터와 제 3 정전류 소스(I3)의 일단 사이의 연결 노드에 연결된다. 상기 트랜지스터(40)의 콜렉터는 전원 전압(VCC)과 연결되고, 베이스는 상기 제 4 정전류 소스(I4)의 일단과 상기 트랜지스터(36)의 콜렉터의 연결 노드에 연결된다.The emitter of the transistor 32 is connected to the power supply voltage VCC, and the base and the collector are connected to each other. The collector of the transistor 32 is connected with the collector of the transistor 34. The base of the transistor 34 is connected to the collector of the transistor 28, and the emitter is commonly connected to the emitter of the transistor 36. A resistor R6 is connected between the bases of the transistors 34 and 36. The collector of the transistor 38 is connected to the common emitter of the transistors 34 and 36, the emitter is connected to the ground voltage, and the base is the emitter of the transistor 40 and the third constant current source I3. One end of the connection is connected to the node. The collector of the transistor 40 is connected to a power supply voltage VCC, and the base is connected to one end of the fourth constant current source I4 and a connection node of the collector of the transistor 36.
상기 트랜지스터(42)의 콜렉터는 제 5 정전류 소스(I5)의 일단과 상기 트랜지스터(36)의 베이스의 연결 노드에 연결되고, 베이스는 자신의 콜렉터와 연결된다. 트랜지스터(44)의 콜렉터는 상기 트랜지스터(42)의 이미터와 연결되고, 베이스는 자신의 콜렉터와 연결되고, 그리고 이미터는 접지 전압과 연결된다. 이러한 연결 구조를 갖는 상기 트랜지스터들(42, 44)은 다이오드로 동작한다.The collector of the transistor 42 is connected to one end of the fifth constant current source I5 and the connection node of the base of the transistor 36, and the base is connected to its collector. The collector of transistor 44 is connected to the emitter of transistor 42, the base is connected to its collector, and the emitter is connected to the ground voltage. The transistors 42 and 44 having this connection structure operate as diodes.
상기 트랜지스터(26)의 베이스로 인가되는 전압이이고,일 때, 상술한 바와 같은 구성을 갖는 이득 제어 신호 발생 회로의 특성은 다음 수식과 같이 정리된다.The voltage applied to the base of the transistor 26 ego, In this case, the characteristics of the gain control signal generation circuit having the above configuration are summarized as follows.
상기 차동 증폭부(10)는 상기 기준 전압(Vref)과 외부로부터 인가되는 제어 전압(Vctrl)의 차에 대응하는 전류(Ix)를 발생한다. 상기 출력부(30)는 상기 전류(Ix)를 받아들여 이득 제어 신호(AGC_OUT)를 발생한다.The differential amplifier 10 generates a current Ix corresponding to a difference between the reference voltage Vref and a control voltage Vctrl applied from the outside. The output unit 30 receives the current Ix and generates a gain control signal ACC_OUT.
상술한 바와 같은 이득 제어 신호 발생 회로는 집적화된 후 수정이 불가능하다. 따라서, 공정 변화에 따라 전압 이득 범위가 변하는 경우 회로를 수정할 수 없는 문제점이 있었다. 또한, 트랜지스터들(34, 36)의 공통 이미터를 통해 흐르는 전류(Ib)를 접지로 소모시키는 단점이 있었다.The gain control signal generation circuit as described above cannot be modified after integration. Therefore, there is a problem in that the circuit cannot be modified when the voltage gain range changes according to the process change. In addition, the current Ib flowing through the common emitter of the transistors 34 and 36 has a disadvantage of consuming to ground.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 공정 변화시 전압 이득 범위를 조절할 수 있는 이득 제어 신호 발생 회로를 제공하는데 있다.Accordingly, an object of the present invention has been proposed to solve the above-mentioned problems, and to provide a gain control signal generation circuit capable of adjusting a voltage gain range during process change.
본 발명의 다른 목적은 불필요하게 소모되는 전류를 자동 이득 제어 신호 발생 회로의 정전류 소스로 이용할 수 있는 이득 제어 신호 발생 회로를 제공하는데 있다.Another object of the present invention is to provide a gain control signal generation circuit which can use an unnecessary current consumption as a constant current source of an automatic gain control signal generation circuit.
도 1은 종래의 이득 제어 신호 발생 회로를 보여주는 회로도;1 is a circuit diagram showing a conventional gain control signal generation circuit;
도 2는 본 발명의 바람직한 실시예에 따른 이득 제어 신호 발생 회로의 구성을 보여주는 회로도; 그리고2 is a circuit diagram showing a configuration of a gain control signal generating circuit according to a preferred embodiment of the present invention; And
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 이득 제어 신호 발생 회로에서 전압 이득 특성 조절, 전류 미러를 이용한 전류 소모 감소, 그리고 다이내믹 레인지 증가를 보여주는 도면이다.3A to 3D are diagrams illustrating voltage gain characteristics control, current consumption reduction using a current mirror, and dynamic range increase in a gain control signal generation circuit according to an exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
110 : 차동 증폭부 130 : 출력부110: differential amplifier 130: output unit
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 이득 제어 신호 발생 회로는: 기준 전압과 외부로부터 인가되는 제어 전압을 비교하고, 그 차에 대응하는 전류를 발생하는 차동 증폭 수단; 그리고 상기 차동 증폭 수단으로부터 발생되는 전류를 기준 전류와 비교하고, 그 차에 대응하는 이득 제어 전압을 발생하는 출력 수단을 포함한다. 상기 출력 수단은, 기준 전류를 발생하는 기준 전류 발생 수단과; 제 1 정전류 소스와; 이미터, 콜렉터, 그리고 상기 차동 증폭 수단으로부터 발생되는 전류에 의해 제어되는 베이스를 가지는 제 1 트랜지스터와; 이미터, 상기 제 1 정전류 소스와 연결된 콜렉터, 그리고 상기 기준 전류에 의해 제어되는 베이스를 가지는 제 2 트랜지스터와; 상기 제 1 및 제 2 트랜지스터들의 베이스들 사이에 연결된 저항과; 상기 제 1 및 제 2 트랜지스터들의 베이스들 사이에 형성된 전류 통로 및 외부로부터 인가되는 제어 신호에 의해 제어되는 게이트를 갖는 제 3 트랜지스터와; 상기 제 1 및 제 2 트랜지스터들의 이미터들은 공통으로 연결되고; 접지 전압과 연결된 이미터, 상기 제 1 및 제 2 트랜지스터들의 이미터들과 연결된 콜렉터, 그리고 자신의 콜렉터와 연결된 베이스를 가지는 제 4 트랜지스터를 포함한다.According to a feature of the present invention for achieving the object of the present invention as described above, the gain control signal generation circuit: a differential amplification that compares a reference voltage with a control voltage applied from the outside and generates a current corresponding to the difference Way; And output means for comparing the current generated from the differential amplifying means with a reference current and generating a gain control voltage corresponding to the difference. The output means includes: reference current generating means for generating a reference current; A first constant current source; A first transistor having an emitter, a collector, and a base controlled by a current generated from the differential amplifying means; A second transistor having an emitter, a collector coupled to the first constant current source, and a base controlled by the reference current; A resistor coupled between the bases of the first and second transistors; A third transistor having a current path formed between the bases of the first and second transistors and a gate controlled by a control signal applied from the outside; Emitters of the first and second transistors are commonly connected; And a fourth transistor having an emitter connected to a ground voltage, a collector connected to emitters of the first and second transistors, and a base connected to its collector.
바람직한 실시예에 있어서, 상기 제 1, 제 2 그리고 제 4 트랜지스터들은 NPN 바이폴라 트랜지스터이다.In a preferred embodiment, the first, second and fourth transistors are NPN bipolar transistors.
바람직한 실시예에 있어서, 상기 제 3 트랜지스터는 N형 MOS 트랜지스터이다.In a preferred embodiment, the third transistor is an N-type MOS transistor.
이와 같은 장치에 의해서, 공정 변화시 발생하는 전압 이득 특성의 변화를 외부 튜닝 전압을 이용하여 보상함으로써 이득 변화를 방지할 수 있는 이득 제어 신호 발생 회로를 구현할 수 있다.By such a device, a gain control signal generation circuit capable of preventing a change in gain by compensating for a change in voltage gain characteristic generated during a process change using an external tuning voltage can be implemented.
(실시예)(Example)
이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 3을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 to 3.
도 2는 본 발명의 바람직한 실시예에 따른 이득 제어 신호 발생 회로의 구성을 보여주는 회로도이다.2 is a circuit diagram showing the configuration of a gain control signal generation circuit according to a preferred embodiment of the present invention.
도 2를 참조하면, 본 발명의 이득 제어 신호 발생 회로는 차동 증폭부(110)와 출력부(130)를 포함한다. 기준 전압(Vref)과 외부로부터 인가되는 제어 전압(Vctrl)을 비교하고, 그 차에 대응하는 전류(Ix)를 발생하는 상기 차동 증폭부(110)는 저항들(R12, R15), PNP 트랜지스터들(112, 114), NPN 트랜지스터들(116, 118), 그리고 정전류 소스(I1)로 구성된 제 1 차동 증폭부와 저항들(R13, R14), PNP 트랜지스터들(122, 124), NPN 트랜지스터들(126, 128), 그리고 정전류 소스(I2)로 구성된 제 2 차동 증폭부, 그리고 저항(R11)을 포함한다.Referring to FIG. 2, the gain control signal generation circuit of the present invention includes a differential amplifier 110 and an output 130. The differential amplifier 110, which compares a reference voltage Vref with a control voltage Vctrl applied from the outside and generates a current Ix corresponding to the difference, may include resistors R12 and R15 and PNP transistors. A first differential amplifier comprising resistors 112 and 114, NPN transistors 116 and 118, and a constant current source I1 and resistors R13 and R14, PNP transistors 122 and 124, and NPN transistors ( 126 and 128, and a second differential amplifier consisting of a constant current source I2, and a resistor R11.
상기 저항들(R12, R13, R14, R15)의 일단은 전원 전압과 연결되고, 타단은 상기 PNP 트랜지스터들(112, 114, 122, 124)의 이미터와 각각 연결된다. 상기 PNP 트랜지스터들(112, 114)의 베이스들은 공통으로 연결된다. 상기 트랜지스터(112)의 콜렉터는 상기 트랜지스터(116)의 콜렉터와 연결되고, 상기 트랜지스터의 콜렉터는 자신의 베이스 그리고 상기 트랜지스터(118)의 콜렉터와 연결된다.One end of the resistors R12, R13, R14, and R15 is connected to a power supply voltage, and the other end is connected to the emitters of the PNP transistors 112, 114, 122, and 124, respectively. Bases of the PNP transistors 112 and 114 are commonly connected. The collector of the transistor 112 is connected to the collector of the transistor 116, and the collector of the transistor is connected to its base and the collector of the transistor 118.
상기 저항(R1)의 일단은 외부로부터 입력되는 제어 전압(Vctrl)과 연결되고, 타단은 상기 NPN 트랜지스터(116)의 베이스와 연결된다. 상기 트랜지스터(116)의 베이스와 콜렉터는 서로 연결되어 있고, 이미터는 상기 트랜지스터(118)의 이미터와 공통으로 연결되어 정전류 소스(I1)의 일단과 연결된다. 상기 트랜지스터(118)의 베이스는 기준 전압(Vref)에 의해 제어된다.One end of the resistor R1 is connected to the control voltage Vctrl input from the outside, and the other end is connected to the base of the NPN transistor 116. The base and the collector of the transistor 116 are connected to each other, and the emitter is connected to the emitter of the transistor 118 in common and is connected to one end of the constant current source I1. The base of the transistor 118 is controlled by a reference voltage Vref.
상기 트랜지스터(122)의 베이스는 상기 트랜지스터(124)의 베이스와 공통으로 연결된다. 또한 상기 트랜지스터의 베이스는 자신의 콜렉터와 서로 연결되고, 또한 트랜지스터(126)의 콜렉터와 연결된다. 상기 트랜지스터(124)의 콜렉터는 상기 트랜지스터(128)의 콜렉터와 연결된다. 상기 트랜지스터(126)의 베이스는 상기 트랜지스터(116)의 베이스와 연결되고, 상기 트랜지스터(128)의 베이스는 상기 트랜지스터(118)의 베이스와 연결된다. 상기 트랜지스터들(126, 128)의 이미터들은 공통으로 연결되어 제 2 정전류 소스(I2)와 연결된다.The base of the transistor 122 is connected in common with the base of the transistor 124. The base of the transistor is also connected to its collector and to the collector of transistor 126. The collector of the transistor 124 is connected with the collector of the transistor 128. The base of the transistor 126 is connected with the base of the transistor 116, and the base of the transistor 128 is connected with the base of the transistor 118. The emitters of the transistors 126 and 128 are connected in common and are connected to the second constant current source I2.
상기 차동 증폭부(110)로부터 출력되는 전류(Ix)를 받아들여 이득 제어 신호(AGC_OUT)를 발생하는 출력부(130)는 PNP 트랜지스터(132)와 NPN 트랜지스터들(134, 136, 142, 144, 148), N형 MOS 트랜지스터(138), 저항(R16), 그리고 정전류 소스들(I3, I4)을 포함한다.The output unit 130 which receives the current Ix output from the differential amplifier 110 and generates the gain control signal ACC_OUT is a PNP transistor 132 and NPN transistors 134, 136, 142, 144, 148, an N-type MOS transistor 138, a resistor R16, and constant current sources I3 and I4.
상기 트랜지스터(132)의 이미터는 전원 전압(VCC)과 연결되고, 베이스와 콜렉터는 서로 연결되어 있다. 상기 트랜지스터(132)의 콜렉터는 상기 트랜지스터(134)의 콜렉터와 연결된다. 상기 트랜지스터(134)의 베이스는 상기 트랜지스터(128)의 콜렉터와 연결되고, 이미터는 상기 트랜지스터(136)의 이미터와 공통으로 연결된다. 상기 트랜지스터들(134, 136)의 베이스들 사이에는 저항(R16)이 연결된다. 또한, 상기 트랜지스터들(134, 136)의 베이스들 사이에 형성된 전류 통로를 갖는 N형 MOS 트랜지스터(138)는 외부로부터 인가되는 튜닝 전압(Tuning)에 의해 제어된다. 상기 트랜지스터(142)의 콜렉터는 상기 트랜지스터들(134, 136)의 공통 이미터와 연결되고, 이미터는 트랜지스터(144)의 콜렉터와 연결되고, 그리고 베이스는 트랜지스터(140)의 이미터와 제 3 정전류 소스(I3)의 일단 사이의 연결 노드에 연결된다. 상기 트랜지스터(144)의 이미터는 접지 전압과 연결되고, 베이스는 자신의 콜렉터와 연결된다. 상기 트랜지스터(144)의 베이스 전류는 다음 단의 자동 이득 제어(AGC) 회로의 기준 전류(Iref)로 제공된다.The emitter of the transistor 132 is connected to the power supply voltage VCC, and the base and the collector are connected to each other. The collector of the transistor 132 is connected to the collector of the transistor 134. The base of the transistor 134 is connected to the collector of the transistor 128, and the emitter is commonly connected to the emitter of the transistor 136. A resistor R16 is connected between the bases of the transistors 134 and 136. In addition, the N-type MOS transistor 138 having a current path formed between the bases of the transistors 134 and 136 is controlled by a tuning voltage applied from the outside. The collector of the transistor 142 is connected to the common emitter of the transistors 134 and 136, the emitter is connected to the collector of the transistor 144, and the base is the emitter and the third constant current of the transistor 140. It is connected to the connection node between one end of the source I3. The emitter of the transistor 144 is connected to ground voltage and the base is connected to its collector. The base current of the transistor 144 is provided as the reference current Iref of the automatic gain control (AGC) circuit of the next stage.
상기 트랜지스터(140)의 콜렉터는 전원 전압(VCC)과 연결되고, 베이스는 상기 제 4 정전류 소스(I4)의 일단과 상기 트랜지스터(136)의 콜렉터의 연결 노드에 연결된다.The collector of the transistor 140 is connected to a power supply voltage VCC, and the base is connected to one end of the fourth constant current source I4 and a connection node of the collector of the transistor 136.
상기 트랜지스터(146)의 콜렉터는 제 5 정전류 소스(I5)의 일단과 상기 트랜지스터(136)의 베이스의 연결 노드에 연결되고, 베이스는 자신의 콜렉터와 연결된다. 트랜지스터(148)의 콜렉터는 상기 트랜지스터(146)의 이미터와 연결되고, 베이스는 자신의 콜렉터와 연결되고, 그리고 이미터는 접지 전압과 연결된다. 이러한 연결 구조를 갖는 상기 트랜지스터들(146, 148)은 다이오드로 동작한다.The collector of the transistor 146 is connected to one end of the fifth constant current source I5 and the connection node of the base of the transistor 136, and the base is connected to its collector. The collector of transistor 148 is connected to the emitter of transistor 146, the base is connected to its collector, and the emitter is connected to ground voltage. The transistors 146 and 148 having such a connection structure operate as diodes.
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 이득 제어 신호 발생 회로에서 전압 이득 특성 조절, 전류 미러를 이용한 전류 소모 감소, 그리고 다이내믹 레인지 증가를 보여주는 도면이다. 단, 도 3a 내지 도 3d는 NMOS 트랜지스터(138) 등가 저항을 저항(R16)으로 하여 시뮬레이션한 결과이다.3A to 3D are diagrams illustrating voltage gain characteristics control, current consumption reduction using a current mirror, and dynamic range increase in a gain control signal generation circuit according to an exemplary embodiment of the present invention. 3A to 3D show simulation results using the NMOS transistor 138 equivalent resistance as a resistor R16.
상술한 바와 같은 구조를 갖는 이득 제어 신호 발생 회로는 공정 변화시 발생하는 전압 이득 특성의 변화를 외부 튜닝 전압(Tuning)을 이용하여 보상함으로써 이득 변화를 방지한다. 더욱이, 종래에 불필요하게 소모되던 전류(Ib)를 트랜지스터(144)의 전류 미러를 이용하여 자동 이득 제어(AGC) 회로의 기준 전류(Iref)로 사용한다. 따라서, 자동 이득 제어 회로의 기준 전류가 이득 제어 신호 발생 회로의 전압 이득 특성에 따라 변화하게 함으로써 종래보다 더 높은 다이내믹 레인지(dynamic range)를 얻을 수 있는 장점이 있다.The gain control signal generation circuit having the structure as described above prevents the gain change by compensating the change in the voltage gain characteristic generated during the process change by using an external tuning voltage Tuning. Further, the current Ib, which has been conventionally consumed unnecessarily, is used as the reference current Iref of the automatic gain control (AGC) circuit using the current mirror of the transistor 144. Therefore, there is an advantage that a higher dynamic range can be obtained than before by changing the reference current of the automatic gain control circuit according to the voltage gain characteristics of the gain control signal generating circuit.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the circuit according to the present invention are shown in accordance with the above description and drawings, but this is merely described, for example, and various changes and modifications are possible without departing from the spirit of the present invention. .
이상과 같은 본 발명에 의하면, 공정 변화시 발생하는 전압 이득 특성의 변화를 외부 튜닝 전압을 이용하여 보상함으로써 이득 변화를 방지한다. 더욱이, 종래에 불필요하게 소모되던 전류를 트랜지스터의 전류 미러를 이용하여 자동 이득 제어(AGC) 회로의 기준 전류로 사용한다. 따라서, 자동 이득 제어 신호 발생 회로의 기준 전류가 이득 제어 신호 발생 회로의 전압 이득 특성에 따라 변화하게 함으로써 종래보다 더 높은 다이내믹 레인지를 얻을 수 있는 장점이 있다.According to the present invention as described above, the gain change is prevented by compensating for the change in the voltage gain characteristic generated during the process change by using an external tuning voltage. In addition, the current which has been unnecessarily consumed is used as the reference current of the automatic gain control (AGC) circuit by using the current mirror of the transistor. Therefore, there is an advantage that a higher dynamic range can be obtained than before by changing the reference current of the automatic gain control signal generation circuit according to the voltage gain characteristics of the gain control signal generation circuit.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037726A KR20010026418A (en) | 1999-09-06 | 1999-09-06 | Gain control signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037726A KR20010026418A (en) | 1999-09-06 | 1999-09-06 | Gain control signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010026418A true KR20010026418A (en) | 2001-04-06 |
Family
ID=19610272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990037726A KR20010026418A (en) | 1999-09-06 | 1999-09-06 | Gain control signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010026418A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057278A (en) * | 2001-12-28 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | Gain control circuit for controlling a gain in a variable gain cell |
| KR100499859B1 (en) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | Variable gain amplifier |
-
1999
- 1999-09-06 KR KR1019990037726A patent/KR20010026418A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057278A (en) * | 2001-12-28 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | Gain control circuit for controlling a gain in a variable gain cell |
| KR100499859B1 (en) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | Variable gain amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759513B2 (en) | Band gap reference circuit | |
| KR100393226B1 (en) | Internal reference voltage generator capable of controlling value of internal reference voltage according to temperature variation and internal power supply voltage generator including the same | |
| US5030923A (en) | Variable gain amplifier | |
| KR20040012958A (en) | Proportional to temperature valtage generator | |
| KR20010020410A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US7113041B2 (en) | Operational amplifier | |
| KR100931548B1 (en) | Gain variable amplifier circuit | |
| US6242983B1 (en) | Control circuit of variable current source in programmable gain amplifier | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| KR20010026418A (en) | Gain control signal generating circuit | |
| KR101258281B1 (en) | Voltage to current converter and method for converting | |
| US6552586B2 (en) | Biasing of a mixer | |
| US6184723B1 (en) | Direct voltage to PTAT current converter for multiple gain control slope for wide dynamic range VGA | |
| US5162671A (en) | Schmitt voltage comparator | |
| CN112306129B (en) | Reference voltage generating circuit | |
| JPH11205045A (en) | Current supplying circuit and bias voltage circuit | |
| CA1292277C (en) | Bicmos voltage reference generator | |
| KR20080003048A (en) | Refrence generation circuit | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| JP2000134045A (en) | Voltage-to-current conversion circuit | |
| KR0172342B1 (en) | Reference voltage generating circuit | |
| US20030071600A1 (en) | Current generator for low power voltage | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| KR100577552B1 (en) | Internal voltage converter of a semiconductor memory device | |
| JP3138187B2 (en) | Reference voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |