KR20010023999A - 집적회로 테스트용 테스트 시스템에서의 명명된 디바이스파라미터 데이터를 저장 및 검색하는 시스템 - Google Patents

집적회로 테스트용 테스트 시스템에서의 명명된 디바이스파라미터 데이터를 저장 및 검색하는 시스템 Download PDF

Info

Publication number
KR20010023999A
KR20010023999A KR1020007002727A KR20007002727A KR20010023999A KR 20010023999 A KR20010023999 A KR 20010023999A KR 1020007002727 A KR1020007002727 A KR 1020007002727A KR 20007002727 A KR20007002727 A KR 20007002727A KR 20010023999 A KR20010023999 A KR 20010023999A
Authority
KR
South Korea
Prior art keywords
data
named
named data
ordered sequence
tree
Prior art date
Application number
KR1020007002727A
Other languages
English (en)
Inventor
블리츠알란엘.
Original Assignee
레카 도날드 지.
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레카 도날드 지., 테라다인 인코퍼레이티드 filed Critical 레카 도날드 지.
Publication of KR20010023999A publication Critical patent/KR20010023999A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865—Monitoring of software
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99941—Database schema or data structure
    • Y10S707/99944—Object-oriented database structure
    • Y10S707/99945—Object-oriented database structure processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 제조에 사용되는 자동 테스트 장치에 관한 것이며, 테스트에 사용되는 명명된 디바이스 파라미터 데이터의 저장 및 검색에 관한 것이다. 스프레드시트 워크북은 내포 레벨의 명명된 디바이스 파라미터 데이터를 포함하는 하나 이상의 스프레드시트를 갖는다. 데이터 매니저는 명명된 데이터를 메모리에 저장하며, 적절한 때에 명명된 저장 데이터를 검색한다. 데이터 매니저는 하나 이상의 컨테이너를 가지며, 각 컨테이너는 2진 트리의 형식 및 순서화된 시퀀스 백터로 내포레벨의 명명된 데이터를 저장하는 모드를 갖는다. 트리에서의 데이터는 순서화된 시퀀스 백터로 명명된 데이터의 포지션을 정의하는 수치 표시를 사용하여 순서화된 시퀀스 백터로 매핑된다. 각 컨테이너는 명명된 데이터를 트리에서 검색하는 검색모드를 가지며, 순서화된 시퀀스 백터로 명명된 데이터를 찾기 위해서 명명된 데이터와 연관된 매핑 표시를 사용한다. 다음, 컨테이너는 수치 표시를 저장한다. 이러한 검색은 명명된 데이터 및 내포 레벨에서의 명명된 데이터의 순서를 찾는다.

Description

집적회로 테스트용 테스트 시스템에서의 명명된 디바이스 파라미터 데이터를 저장 및 검색하는 시스템{SYSTEM FOR STORING AND SEARCHING NAMED DEVICE PARAMETER DATA IN A TEST SYSTEM FOR TESTING AN INTEGRATED CIRCUIT}
자동 테스트 장치는 반도체 제조에서 폭넓게 사용된다. 반도체는 일반적으로 반도체 제조동안에 적어도 한번 테스트되며, 때로는 제조 프로세스에서 하나 이상의 단계에서 테스트된다. 모든 소자가 테스트되기 때문에 테스트의 속도는 반도체의 경제적인 제조에 매우 중요하다. 느린 테스트는 반도체 소자를 제조하기 위해 요구되는 비싼 자본의 장치를 최대한 활용하지 못하게 한다. 최근 반도체 소자는 매우 복잡하며, 많은 동작 상태를 갖는다. 이들 각 동작 상태는 완벽한 테스트를 수행하기 위해서 실행되어야 한다. 따라서, 자동 테스트 장치는 생산 세팅에서의 매우 빠르게 수치측정을 하며 테스트 데이터를 반도체 디바이스에 적용시키도록 설계된다.
도 1은 종래기술의 일반화된 자동 테스트 시스템을 도시한다. 완벽하고 빠른 테스트를 제공하기 위해서, 자동 테스트 시스템은 일반적으로 테스터 몸체(112), 컴퓨터 워크스테이션(110), 및 핸들링 디바이스(114)를 포함한다. 컴퓨터 워크스테이션(110)은 핸들링 디바이스(114) 및 테스터 몸체(112)를 제어한다. 이것은 반도체 디바이스(도시 생략)를, 테스터 몸체(112)상의 수많은 테스트 프로브(118)와 접점을 만드는 곳에 위치시키기 위해 핸들링 디바이스(114)를 제어한다. 종종, 테스터는 테스트 프로브(118)를 포함하는 분리 테스트 헤드를 포함한다. 그러나, 이러한 특성은 본발명에서 중요한 것은 아니다.
다음, 워크스테이션(110)은 일련의 테스트를 테스트중인 디바이스상에 실행시키기 위해서 테스터 몸체(112)를 제어한다. 각 테스트는 일반적으로 워크스테이션(110)에서 테스터 몸체(112)로 제어신호를 송신하는 세트업 부분을 포함한다. 제어신호는 항상 버스(116)를 통하여 송신된 디지털 값이다. 이들 제어신호는 테스트에서 요구되는 측정을 하기 위해 테스터 몸체(112)내의 하드웨어를 구성한다. 테스터 몸체내의 하드웨어는 자극을 제공하며, 제어신호에 따라서 테스트중인 디바이스로부터의 응답을 측정한다.
도 1은 테스터 몸체(112)내의 하드웨어가, 핀(124)으로서 식별되는 수많은 회로를 포함하는 것을 도시한다. 각 핀(124)은 신호를 생성하거나, 테스트 프로브(118)중의 하나에 대해서 측정한다. 각 핀은 스테이틱, 또는 DC, 신호를 측정하거나 만들 수 있다. 대안적으로 각 핀(124)은 소위 "버스트"로 불리우는 것에서의 변경 데이터를 측정하거나 만들 수 있다.
버스트 동안에, 테스터 몸체(112)는 타이밍 및 순서회로(12)에 의해서 제어된다. 타이밍 및 순서회로(12)는 각각의 핀(124)이 연관 메모리(128)로부터의 데이터 값의 순서를 판독하게 한다. 각 데이터 값은 신호의 타입을 시간내에 특정 포인트에서 연관된 테스트 프로브(118)에서 측정하려하거나 측정을 적용한 핀에 지시한다. 만약 핀이 기대값과 측정값을 비교하면, 또한 결과가 메모리(128)에 저장된다.
한번에 측정하려하거나 측정하도록 제공된 모든 핀(124)에 값을 정의하는 데이터값의 세트를 "백터"라 부른다. 버스트 동안에, 많은 백터가 실행된다. 백터는 테스트중인 디바이스의 실제 동작 조건을 시뮬레이션하기 위해 고속으로 실행되어야 한다. 반도체 디바이스를 테스트하는데 요구되는 버스트를 정의하기 위해서 수백만의 백터를 가진다. 백터는 전형적으로 부분의 특정타입을 테스트하기 위해 프로그래밍된 테스트 시스템을 한번에 메모리(128)로 로딩한다. 이러한 로딩 프로세스는 수 분이 걸릴 수 있으며, 각 버스트에 대해 반복되지 않는다. 오히려, 각 버스트에 대해서, 워크 스테이션(110)은 백터가 버스트의 부분으로서 실행되도록 지시하는 커맨드를 전송한다. 일단 버스트가 완료되면, 워크 스테이션(110)은 메모리(128) 또는 타이밍 및 순서 회로(120)로부터 버스트의 결과를 판독한다.
부가적으로, 테스터 몸체(112)는 하나 이상의 계측기 포함한다. 계측기는 특정 테스트 기능을 수행한다. 예를 들면, 사인파와 같은 특정 테스트 신호를 생성할 수 있다. 대안적으로, 계측기는 고속으로 신호를 샘플링하기 때문에, 디지털 신호 프로세서에 의해서 후에 분석될 수 있다. 이들 기능은 버스트의 부분으로서 수행될 수 있거나, 버스트로부터 분리되어 수행될 수 있다.
부분의 전체 테스트는 때때로 "작업"으로 불리며, 계측기(126)에 의한 측정 또는 DC 측정으로 산재된 일련의 버스트로 이루어진다. 버스트는 테스트중인 디바이스의 특정 기능의 속성을 측정하기 위해서 사용될 수 있다. 대안적으로, 각 버스트는 테스트중인 디바이스를 DC 측정을 받을 수 있는 상태로 위치시키기 위해서만 사용될 수 있다. 테스트의 이들 요소가 수행되는 순서는 때때로 "플로"로 불리우며, 워크 스테이션(110)에서의 소프트웨어에 의해서 지시된다.
일단 디바이스가 완전히 테스트되거나, 결점이 있다고 판단되는 점에서 테스트되면, 워크 스테이션(110)은 제어신호를 핸들링 디바이스(114)에 생성시킨다. 다음, 핸들링 디바이스(114)는 테스트되어야 할 다음 디바이스를 테스트 몸체(112)에 제공하며, 이러한 프로세스가 반복된다. 워크스테이션(110)은 또한 특정 디바이스가 합격인지 불합격인지에 관한 데이터를 모은다. 이것은 데이터를 프로세스할 수 있게 하여서, 결점이 있는 디바이스가 폐기되거나, 실패 경향에 대한 데이터를 분석하는 것과 같은 다른 기능을 수행할 수 있다.
많은 양의 데이터가 테스트중에 사용되기 때문에, 명명된 저장 디바이스 파라미터 데이터의 검색 속도는 테스트를 효율적으로 하는데 매우 중요하다. 바람직한 것은 데이터를 메모리에 저장하는 방법이기 때문에, 데이터를 검색하는 고속 검색이 가능하다.
(발명의 개요)
본 발명은 내포 레벨의 명명된 디바이스 파라미터 데이터를 포함하는 하나 이상의 스프레드시트를 스프레드시트 워크북이 갖는 반도체 테스트 시스템이다. 데이터 매니저는 명명된 데이터를 메모리에 저장하며, 적절한 때에 명명된 저장 데이터를 검색한다. 데이터 매니저는 하나 이상의 컨테이너를 가지며, 각 컨테이너는 2진 트리의 형식으로, 및 또한 순서화된 시퀀스 백터로 레포 레벨의 명명된 데이터를 저장하는 모드를 갖는다. 트리에서의 데이터는 순서화된 시퀀스 백터로 명명된 데이터의 포지션을 정의하는 수치 표시를 갖는 순서화된 시퀀스 백터로 매핑된다. 컨테이너는 명명된 데이터의 내포 레벨과 동일하게 내포된다.
각 컨테이너는 순서화된 시퀀스 백터로 명명된 데이터를 찾기 위해서, 명명된 데이터와 연관된 매핑 표시를 사용하며 명명된 데이터를 트리에서 검색하는 검색모드를 갖는다. 다음, 컨테이너는 수치 표시를 저장한다. 이러한 검색은 명명된 데이터 및 내포 레벨에서의 명명된 데이터의 순서를 찾는다.
본 발명은 일반적으로 반도체 공정에서 사용되는 자동 테스트 장치에 관한 것으로, 더 특별하게, 테스트에서 사용되는 명명된 디바이스 파라미터 데이터의 저장 및 검색에 관한 것이다.
도 1은 종래 기술의 테스터의 하드웨어 블록 다이어그램,
도 2는 본 발명의 테스터의 기능 블록 다이어그램,
도 3은 핀맵에 대한 스프레드시트의 실시예,
도 4는 도 3의 핀맵 데이터의 그래픽 설명도,
도 5는 도 3 및 도 4의 스프레드시트 정보를 저장하는 데이터 매니저의 기능 블록 다이어그램,
도 6은 데이터 매니저에서 사용된 저장 및 검색구조의 상세한 설명도,
도 7은 2진 트리로서 레이아웃된 도 3으로부터의 핀맵 데이터의 제 1 층을 도시,
도 8은 도 3 및 도 7에서 도시된 내포된 핀맵 정보의 제 1 레벨에 대한 핀맵 D컨테이너를 도시,
도 9는 도 4의 내포 레벨에 대한 D컨테이너의 내포의 실시예를 도시,
도 10은 핀 네임이 1 내포 레벨에서의 데이터에서 수 분 사용될 수 있는 것을 설명하는 스프레드시트를 도시,
도 11은 D멀티컨테이너의 구조를 도시.
도 2는 본 발명의 전체 테스트 시스템의 상세한 기능 블록 다이어그램이다. 시스템은 PC 워크스테이션(2000), 테스트 하드웨어(2002), 핸들러(2004), 및 호스트(2006)를 포함한다. 워크스테이션(2000)의 소프트웨어는 프로덕션 인터페이스(2008), 및 테스트 개발 및 실행 프로그램 모듈(2010)으로 이루어져 있다.
먼저, 프로덕션 인터페이스(2008)에서 보면, 이것은 오퍼레이터와 테스트 개발 및 실행 프로그램(2010), 및 호스트(2006)와 핸들러/프로버(2004) 사이의 인터페이스로서 제공한다. 바람직한 실시예에서, 프로덕션 인터페이스(2008)는 마이크로소프트사의 Redmond,WA에서의 비쥬얼 베이직으로 기록된 "액티브 엑스" 제어부로 불리우는 제어부로 이루어져 있다. 이들 제어부는 비쥬얼 베이직을 사용하여 그래픽 사용자 인터페이스(GUI)로 빠르고 쉽게 결합될 수 있거나, GUI없이 프로그램 인터페이스로서 사용될 수 있다. 액티브 엑스 제어부는 오퍼레이터가 테스트 개발 및 실행 프로그램(2010), 호스트(2000), 또는 핸들러(2004)에서의 실행을 개시하게 한다. 생산 테스트동안에 오퍼레이터는 생산 테스트의 실행을 개시하도록 테스트 개발 및 실행 프로그램(2010)에서의 이그제큐티브(2016)와 통신하기 위해서 액티브 엑스 제어부를 사용한다.
추가로, 오퍼레이터는 핸들러(2004) 및 호스트(2006)에 의한 수반 동작을 개시할 수 있다. 오퍼레이터 제어부(2022)는 오퍼레이터가, 사용가능한 핸들러 드라이버(2024)의 메뉴로부터 핸들러를 선택하며 오퍼레이터 제어부를 핸들러(2004)에 연결하며 오퍼레이터 제어부를 가능하게 하는 액티브 엑스 핸들러 제어부를 갖는다. 핸들러(2004)는 테스트되어야 될 디바이스를 테스터(2004)에 제공한다. 또한, 프로덕션 인터페이스(2008)는 오퍼레이터가 호스트(2006)를 테스터(2002)에 연결하게 하는 액티브 엑스 호스트 인터페이스 제어부(2020)를 갖는다. 생산 플로어상에서, 테스터(2002)는 전형적으로 테스터 상태를 모니터하며 테스트 결과를 수집하는 호스트(2006)에 연결되며, 직접 테스트 프로세스를 제어할 수 있다. 호스트 인터페이스 제어부(2020)는 테스터 제어부(2014) API를 호스트(2006)으로부터의 송신 또는 수신된 표준 메시지로 번역한다. 프로덕션 인터페이스(2008)는 프로덕션 테스트동안에 테스트 실행 시간에서만 사용된다. 프로덕션 인터페이스, 핸들러 드라이버, 및 호스트는 여기서 참조된, 공동특허출원이며, 동일한 양수인 Teradyne에게 양도되었으며, 1997년 9월 16일에 출원번호 08/931,793으로 출원된 Daniel C. Proskauer의 "PRODUCTION INTERFACE FOR AN INTEGRATED CIRCUIT TEST SYSTEM"에 개시되어 있다.
테스트 개발 및 실행 프로그램(2010)은 윈도즈 엔 티 운영체제내에서 동작하며, 1)테스트 개발 및 분석 시간 및 2) 테스트 실행 시간에서 사용되는 요소로 분할된 소프트웨어로 이루어져 있다. 엑셀 워크북(312)은 테스트 개발 및 실행 시간동안의 테스트를 개발시기키 위해 사용된 프로그램의 일부분이다. 엑셀은 적용이 개발되게 하는 스프레드시트 프로그램이다. 비쥬얼 베이직은 엑셀로 만들어진 프로그래밍 언어이다.
바람직한 실시예에서, 디바이스 개발 및 플로 개발 툴(310)은 엑셀 워크북(312)내에서의 커스터마이즈 스프레드시트에 의해서 구현된다. 데이터의 3 타입은 테스트를 위한 스프레드시트에 의해서 특정화되는 것이 필요하며, 디바이스 데이터, 테스트 플로 데이터, 및 테스트 인스턴스 데이터가 있다. 디바이스 데이터에 대해서, 타임세트, 채널 맵, 에지 세트 또는 핀맵 또는 다양한 다른 형태의 데이터에 대한 스프레드시트가 있을 수 있다. 이들 스프레드시트의 각각은 데이터세트이다. 테스트 인스턴스 데이터 스프레드시트는 테스트 템플릿과 연관된 디바이스 데이터 세트 및 테스트 템플릿 라이브러리(320)로부터의 테스트 템플릿을 특정화한다. 테스트 템플릿 및 테스트 템플릿의 연관된 디바이스 데이터 세트는 "인스턴스"로 불린다. 테스트 플로 데이터는 실행되어야 할 일련의 테스트 단계를 특정화하는 스프레드시트일 수 있다. 일련의 테스트 스텝은 일련의 테스트 인스턴스의 실행이 될 수 있다.
요약하면, 엑셀 스프레드시트 정보(312)는 디바이스 데이터 세트, 템플릿이, 연관된 데이터 세트로 사용되는 것을 정의하는 테스트 인스턴스 정보, 및 실행되어야 할 순차적인 테스트 인스턴스를 정의하는 테스트 플로 정보를 포함한다.
테스트 템플릿(320)은 비쥬얼 베이직으로 기록되며, 일반적으로 제조자에 의해서 제공된다. 데이터 디바이스 및 플로 개발 툴(310), 엑셀 워크시트(312), 및 테스트 템플릿(320)에서 제공된 제조자는 테스트 실행의 시간이전, 테스트 개발 및 분석 시간동안에 사용된다.
테스트 템플릿(320) 및 엑셀 워크시트(312)는 프로덕션 테스트동안에도 사용된다. 프로덕션 테스트 동안의 테스트 실행 시간에서 사용되는 테스트 개발 및 실행 프로그램(2010)의 추가적인 소프트웨어는 이그제큐티브(2016), 플로 제어 소프트웨어(314), 데이터 매니저(316), 및 계측기 드라이버(328)이다. 이러한 모든 소프트웨어는 윈도즈 엔 티 운영체제 환경에서 동작한다.
이그제큐티브(2016)는 비쥬얼 베이직으로 기록된다. 이것은 프로덕션 인터페이스(2008)로부터의 액티브 엑스 제어부에 응답하여 프로덕션 테스트의 개시 및 실행을 제어한다. 이그제큐티브(2016)는 플로제어부(314)에 의한 동작을 개시한다. 이그제큐티브(2016)에 응답하여, 플로 제어 소프트웨어(314)는 템플릿의 실행을 위하여 사용되어질 데이터, 및 실행되어질 각 템플릿을 리스트화한 작업 제어 데이터구조를 빌딩한다. 작업 제어 데이터 구조는 인덱스화된 리스트일 수 있으나, 다른 실시도 가능하다.
작업 제어 데이터 구조를 빌딩함에 있어서, 제 1 템플릿은 엑셀 워크시트(312)로부터의 플로 데이터 시트에서의 제 1 인스턴스로부터 결정된다. 이러한 인스턴스와 연관된 템플릿은 인스턴스 데이터 시트로부터 결정된다. 템플릿에 대한 표기법은 탑 제어 데이터 구조로 들어간다. 추가적으로, 제 1 템플릿과 함께 사용된 디바이스 데이터는 인스턴스 데이터 시트로부터 결정된다.
특정화된 테스트 템플릿을 위하여 사용된 디바이스 데이터의 식별이 작업 제어 데이터 구조에 추가된다. 이러한 점에서, 데이터 매니저(316)는 엑섹 워크북(312)에서, 테스터(2002)에 적용을 위한 계측기 드라이버로 데이터를 통과시킨다. 데이터 매니저(316)는 테스트 작업 동안에 테스터(2002)로 통과된 특정 데이터를 보류시키는 파라미터 데이터 구조를 어셈블링한다.
일단, 템플릿과 데이터 값을 식별하기 위한 정보가 작업 제어 데이터 구조에 추가되면, 플로 시트에서 특정화된 다음 템플릿을 실행하기 위한 조건이 결정된다. 모든 템플릿이 결정된 후, 플로 제어 소프트웨어(314)는 아이들 상태에 들어간다.
플로 제어 소프트웨어(314)가 아이들 상태에 있을 때, 이것은 테스트 작업을 실행시키기 위해 테스터 제어부(2014) 및 이그제큐티브(2016)를 통해서 유저로부터의 커맨드를 수신하거나, 테스트중인 디바이스가 로딩되며, 테스트할 준비가 되어있다는 것을 지시하는, 핸들링 디바이스(2004)로부터의 스타트 신호를 수신할 수 있다. 테스트 작업을 실행시키는 커맨드가 수신될 때, 작업 제어 데이터 구조로부터의 제 1 템플릿이 판독된다. 템플릿은 작업 제어 데이터 구조로부터의 특정화된 인수와 함께 테스트 템플릿(320)으로부터의 서브프로그램으로서 불린다. 다음, 템플릿 서브프로그램이 실행되며, 플로 제어 소프트웨어(314)로 복귀한다.
테스트를 나타내는 각 템플릿 서브프로그램은 테스트가 합격인지 불합격인지를 나타낸다. 테스트 작업의 상태는 막 호출된 테스트 템플릿에 의해 복귀된 값을 근거로 하여 업데이트된다. 예를 들면, 테스트는 테스트 템플릿이 에러의 검출됨이 없는지(즉 테스트가 합격됨) 또는 에러가 검출되었는지를 나타낼 것이다.
테스트이 새로운 상태는 작업 플로 데이터 구조에 저장된 논리 표현을 평가하기 위해 사용된다. 평가를 근거로 하여, 다음 템플릿이 선택된다. 만약 추가적인 템플릿이 존재하지 않으면, 플로 제어 소프트웨어(314)는 아이들 상태로 복귀한다.
바람직한 실시예에서, 테스트 작업의 결과는 테스트가 완료될 때까지 사용자또는 핸들링 디바이스(114)에 제공되지 않는다. 데이터의 제공은 테스트 작업의 실행을 느리게 한다. 따라서, 각 테스트 작업의 실행 결과는 리퀘스트가 만들어질 때까지 컴퓨터 메모리에 저장된다. 결과에 대한 리퀘스트는 플로 제어 소프트웨어(314)가 아이들 상태로부터 통과하게 하며 인간 유저에게 결과를 디스플레이하게 하거나 결과를 핸들링 디바이스(114)로 통과하게 만든다. 플로 제어부(314), 데이터 매니저(316), 및 계측기 드라이버(328)는 모두 C++로 기록된다.
테스트 개발 및 실행 모듈(2010)은 여기서 참조된, 공동특허출원이며, 동일한 양수인 Teradyne에게 양도되었으며, 1997년 6월 13일에 출원번호 08/874,615로 출원된 Daniel C. Proskauer 및 Predeep B. Deshpande의 "LOW COST, EASY TO USE AUTOMATIC TEST SYSTEM SOFTWARE"에 개시되어 있다.
데이터 매니저(316)가 디바이스 데이터를 검색할 수 있는 것과 함께, 속도는 여러 이유로 매우 중요하다. 이것은 디바이스상의 테스트(즉, 작업)가 얼마나 빨리 수행되는지를 결정한다. 추가적으로, 고속의 검색은 엑셀 스프레드시트상의 데이터에 대한 타당성 검사 절차에 대해 매우 중요하다. 1 스프레드시트상의 데이터는 다른 모든 스프레드시트상의 데이터와 모순이 없어야 한다. 검색의 속도는 본 발명의 특징중의 하나이다.
엑셀 스프레드시트는 테스트에 대한 모든 데이터를 포함한다. 엑셀 데이터는 빠르고 정확하게 검색될 수 있는 방식으로 데이터 매니저내에 저장되야 하는 것이 필요하다. 도 3은 핀맵 스프레드시트의 실시예를 도시한다. 다른 엑셀 데이터시트는 채널, 타임세트, 에지세트, 및 다른 디바이스 데이터 파라미터와 관련된 유사한 데이터를 갖는다. 엑셀 스프레드시트에서, 핀은 제 2 열에 도시된 P1 내지 P14 및 핀그룹(PG11)이다. 핀그룹(PG1,PG2,PG11)은 제 1 열에 도시되어 있다. 다른 정보는 제 3 열(도시생략)에 주어진다. 도 4는 내포되는 일부 핀 및 핀그룹을 갖는 도 3의 핀맵 데이터의 그래픽 설명도를 도시한다. 핀(P1,P2,P3) 및 핀 그룹(PG1,PG2)은 데이터의 제 1 층을 구성한다. 핀(P1,P4,P5)을 포함하는 핀 그룹(PG1), 및 핀 그룹(P G11)은 데이터의 제 1 층내에 내포된 데이터의 제 2 층의 일부분을 구성한다. 데이터 제 2 층의 나머지는 데이터의 제 1 층내에 또한 내포된 핀 그룹(PG2)으로 구성된다. 데이터의 제 3 층은 핀그룹(PG1)내에 내포된 핀그룹(PG11)이다. 내포는 데이터의 필요한 많은 층을 통하여 연속될 수 있다.
데이터 매니저 각각의 스프레드시트를 저장하기 위해 필요하며, 작업의 로딩 또는 실행동안의 임의의 시간에서 임의의 스프레드시트의 내포된 데이터를 통하여 충분한 검색을 지지하게 할 수 있다.
도 5는 엑셀 스프레드시트 정보를 저장하는 데이터 매니저(316)의 기능 블록 다이어그램을 도시한다. 엑셀 워크북(312)은 인터페이스(2100)를 통하여 데이터 매니저(316)와 통신한다. 데이터 매니저는 C++로 기록된다. 플로 제어부(314), 인터페이스(2100), 및 계측기 드라이버(328) 모두 마스터 오브젝트(2102)와 통신한다. 마스터 오브젝트는 엑셀 스프레드시트로부터의 데이터 매니저에 저장된 모든 데이터가 액세스되는 수단이 된다. 플로제어부(314) 드라이버(328) 및 인터페이스(2100)은 각 엑셀 스프레드시트로부터의 모든 데이터를 액세스하기 위해 마스터 오브젝트와 시작된다.
도 6은 데이터 매니저(316)에서 사용된 저장 및 검색 구조의 상세한 설명도이다. 마스터 오브젝트(2102)는 예를 들면 핀맵과 같은 스프레드시트 데이터의 각 카테고리에 대한 D컨테이너를 저장한다. D컨테이너는 스프레드시트내에 저장된 아이템으로서 또는 스프레드시트의 네임으로서 나타난 유저-할당 네임에 의해서 데이터에, 액세스를 제공한다. 도 6은 핀맵 데이터에 대한 D컨테이너(2104), 및 채널맵 데이터, 타임시트 데이터, 및 에지 데이터 각각에 대한 D컨테이너(2106,2108,2110)를 도시한다. 추가적인 D컨테이너는 각각 다양한 스프레드시트에 제공될 수 있다. 핀맵에 대한 D컨테이너(2104)는 데이터 매니저(316)에 현재 로딩된 각 핀맵 스프레드시트의 네임, 및 이들 각각의 핀맵에 대한 데이터가 발견될 수 있는 스타트 어드레스를 포함한다. 마찬가지로, 다른 D컨테이너는 채널, 타임세트, 에지세트 등에 대한 스프레드시트를 대응하는 데이터의 네임 및 액세스 정보를 포함한다.
다른 D컨테이너는 정보의 층이 내포된 하위레벨에 대한 정보를 보류하기 위해 D컨테이너의 상위레벨로부터 내포한다. 예를 들면, D컨테이너(2112,2114)는 도 4에 도시된 바와 같이 핀맵내에 내포된 핀 및 핀그룹에 대한 데이터를 나타낸다. 플로제어부(314), 드라이버(328), 및 인터페이스(2100)는 오직 마스터 오브젝터(2102)로부터 그들의 데이터를 액세스하기 때문에, 각각의 상위레벨 D컨테이너는 지시를 검색 결과의 마스터 오브젝트에 제공한다. 이들 검색결과는 각 타입의 시트에 대한 현재 액세스가능한 데이터를 나타내는 데이터 문맥의 형식으로 나타난다. D컨테이너는 아래 설명된 바와 같이 이러한 문맥 정보를 제공한다.
D컨테이너의 또 다른 동등한 중요한 기능은 순서 정보를 보존시켜서 네임에 의한 고속의 검색을 제공하는 것이다. (핀맵 시트에서의 데이터는 핀이 발생한 순서뿐만 아니라, 핀의 네임으로 이루어진다) D컨테이너가 이러한 능력을 어떻게 수반하는지를 이해하기 위해서, 먼저, 핀맵 스프레드시트에 대한 내포된 데이터의 그래픽 설명도인 도 4를 보는 것이 유용하다. 데이터 매니저(316) 메모리에서의 내포된 트리로부터 핀 또는 핀그룹의 네임을 레이아웃하는 2개의 종래 방법이 있어서, 이들 방법은 후에 검색될 수 있다. 첫번째는 데이터가 2진 트리 데이터 구조에 저장되게 하는 STL 표준 C++ 클래스 라이브러리로부터의 2진 트리이다. 도 7은 2진 트리로서 레이아웃된 도 4로부터의 핀맵 데이터의 제 1 층을 도시한다. 각 핀 또는 핀그룹은 2진 트리의 레이아웃 규칙에 의해 결정된 트리에서의 특정 포지션을 갖는다. 2진 트리는 네임에 의해 데이터에 고속 액세스를 위한 검색 방법을 갖는다. 문제는, 2진 트리가 영문자로 데이터를 저장하기 때문에, 네임의 순서에 관련된 데이터가 2진 트리에서 손실된다는 것이다. 예를 들면, PG11의 네임은 트리에 위치될 수 있지만, 다른 핀 또는 핀그룹에 관한 이들 순서는 손실된다.
데이터 매니저 메모리에서의 핀맵 데이터를 레이아웃하는 다른 방법은 순서정보를 보존하는 제 2 STL 클래스, 백터이다. 각 핀 또는 핀그룹에 대한 데이터는 백터로 순차적으로 순서화된 리스트에 저장되며, 백터에서의 포지션에 대응하는 연관 인덱스로 주어진다. 검색은 백터의 시작에서 순차적인 시작을 수행해야되기 때문에, 네임에 의한 탐색을 인식하지 않는다. 1024 핀(현재 최대수)에 대한 데이터를 갖는 백터에 대해, 1024 네임 수만큼 검색되는 것이 필요하다. 이것은 허용될 수 없을 만큼 느리다. 그러나, 만약 핀에 대한 데이터가 인덱스에 의해 액섹스될 수 있다면, 순차적이기보다 랜덤하게 데이터를 액세스하는 것이 가능하다. 이것은 백터에서의 인덱스 수와 무관한 비율로 극도로 빠르게 행해진다.
단독 사용된, 상용가능한 STL 저장 및 검색 클래스는 네임에 의한 검색이 적합하지 않다. 하나는 순서 정보를 손실하고, 다른 하나는 느리다. 본 발명은 양쪽 STL 클래스를 사용하며, 모든 순서 데이터를 유지하는 이름에 의해 고속 검색을 얻는 방식으로 이들을 결합하는 것이다. 데이터 매니저(316) 메모리에서의 데이터의 대응 레이아웃 및 클래스의 결합은 D컨테이너의 구조 및 동작을 정의한다.
도 8은 데이터 매니저가, 도 4 및 도 7에 도시된 핀맵1(PM1)의 정보의 제 1 내포 레벨을 검색 및 저장하도록 하게하는 핀맵 D컨테이너의 실시예이다. STL 2진 트리는 도 8에 도시된 2진 트리에서의 핀 및 핀그룹을 세트업한다. 다음, STL 백터 클래스는 각 핀 및 핀그룹의 부분과 연관된 고유 인덱스 수와 함께 각 핀 및 핀그룹의 순서화된 시퀀스 백터를 세트업하기 위해 사용된다. 2진 트리에 엔트리에서의 각 핀 및 핀그룹은 백터에서의 수치 포지션 및 네임 모두를 포함한다. 이러한 방식으로, 2진 트리에서의 각 핀 및 핀 그룹은 백터로 매핑된다(기술적으로, 맵이란 항은 네임을 숫자로 변환하기 위해 사용된 2진 트리로 주어진다. 이들 항은 또한 STL 라이브러리의 개발자에 의해 사용된다).
D컨테이너에서의 핀 네임을 검색하기 위해, STL 2진 트리는 고속 2진 검색을 사용하여 네임을 찾는다. 찾아진 핀 네임은 연관된 STL 백터 클래스의 수치적으로 순서화된 리스트에서의 연관된 수치적인 포지션 수를 갖는다. 다음, 수는 하나이상의 단계에서의 STL 백터 클래스에서의 핀 데이터를 액세스하기 위해 사용된다. 다른 경우에서, 백터에서의 데이터는 핀 및 핀그룹의 순서가 네임에 대립하는 것으로서 중요할 때 직접 액세스된다.
도 8의 D컨테이너는 도 4의 핀맵의 상위레벨에서 데이터를 검색만 한다. 하위레벨중의 하나에서의 데이터를 저장하기 위해, 다른 D컨테이너는 내포된 배열에서의 상위 레벨 D컨테이너에 연결된다. 도 9는 도 4의 내포 레벨에 대한 D컨테이너 내포의 실시예를 도시한다. 3 레벨의 D컨테이너(PM1,PM2,PM3)가 모두 내포된다. 각 D컨테이너에 대한 백터에서의 유사한 핀수는 상위 내포 레벨에서의 핀 수로 돌아가 모두 매핑된다. 예를 들면, 핀(P1)은 각 D컨테이너의 백터에 존재한다. 이들 모든 핀은 상위 내포 레벨 D컨테이너로 돌아가 매핑된다. 이들은 상위 내포 레벨에서의 P1의 주소를 갖는 다양한 내포 레벨에서의 각 P1을 가짐으로써 소프트웨어에서 물리적으로 행해진다. 따라서, 만약 검색이 P1으로 향하게 된다면, P1이 상위 내포 레벨에서 발견될 때, 각각의 다른 레벨에서도 발견된다. 추가의 검색이 반드시 필요한 것은 아니다.
백터중의 하나에서의 항이 위치될 때, D컨테이너는 그것의 백터 인덱스를 저장한다. 수의 저장은 이전에 설명된 문맥 메커니즘의 기초이다. 이들 문맥 정보는 이것이 다른 소프트웨어 구성요소로부터의 내포된 데이터의 복잡성을 숨기기 때문에 중요하다. 데이터 매니저를 통하여 데이터를 액세스하는 구성요소에 대하여, 문맥 정보는 이들 구성요소가 각종의 스프레드시트의 오직 1 인스턴스-1핀맵, 1채널맵, 등등만이 존재하는 양상을 나타나게 한다. 이것은 이들 구성요소의 소프트웨어 실행을 매우 간단하게 한다. 더우기, 이러한 설계는 이들이 복잡한 검색을 요구하지 않기 때문에 이들 구성요소의 효율을 강화시킨다. 각 테스트 템플릿의 실행 시작 이전에 단일 D컨테이너-보조 검색은 문맥을 세트한다.
일부 경우에서, 네임은 한개의 내포층에서의 수 시간 나타난다. 예를 들어, 도 10은 핀 네임이 데이터의 1 내포 레벨에서의 수 시간 사용된 스프레드시트를 도시한다. 예에서, 동일 핀은 1 에지세트 이상이 할당될 수 있다. 이 경우를 조절하기 위해서, D컨테이너는 동일한 종류의 데이터의 1 버전 이상과 네임이 연관되도록 하기 위해서 변조된다; 예에서, 1 핀은 수개의 에지세트가 할당된다. 이러한 타입의 D컨테이너는 도 11에서 설명된 D멀티컨테이너로 불린다. 이것은 전에 에지세트 데이터의 수치화된 순서 리스트를 포함하는 메인 백터, 및 네임(P1,P2,P3)을 갖는 2진 트리를 포함한다. 차이점은 2진 트리는 핀 네임을 D컨테이너에서와 같은 단일 백터 인덱스보다는 오히려 1 세트의 백터 인덱스에 매핑하는 중간 백터를 포함한다는 것이다. 도 11의 예에 있어서, P1은 메인 백터로 수치 포지션(2,2,1)에 에지세트로 매핑한다. 따라서, P1에 대한 중간 백터는 포지션 수(2,2,1)를 포함한다. 동일하게, P2 및 P3는 메인 백터의 인덱스를 저장하는 중간 백터를 갖는다. D멀티컨테이너는 D컨테이너와 동일한 방식으로 내포될 수 있다. 지금 에지세트의 검색은 2 피스의 정보를 요구하는데 중간 백터의 인덱스인 네임과 버전수가 그것이다. 대응적으로, 정확한 P1에 대한 문맥 정보는 메인 백터라기 보다 오히려 중간 백터에서의 포지션이다.
도 2를 보면, 플로 제어부(314) 및 데이터 매니저(316)에 의해 관리된 엑셀 스프레드시트 정보는 계측기 드라이버(328)를 통하여 병렬 및/또는 스캔 테스트를 수행하는 종래의 반도체 테스터의 임의의 상태가 될 수 있는 테스터(2002)에 제공된다. 테스터의 실시예는 여기에 참조로 되어 있는, 동일 양수인 테라다인에게 양도된 미국특허 제5,606,568호에 개시되어 있다.
본 발명의 바람직한 실시예가 도시 및 설명되어 있지만, 다양한 변경 및 수정이 당업자에게 발생할 수 있다. 따라서, 본 발명은 첨부된 청구항의 항에만 제한된다.

Claims (22)

  1. 메모리,
    내포 레벨의 명명된 디바이스 파라미터 데이터, 및
    상기 명명된 데이터를 메모리에 저장하며, 그안에 상기 명명된 데이터를 검색하는 데이터 매니저를 포함하며,
    상기 데이터 매니저는 트리의 형식으로, 및 순서화된 시퀀스 백터로 내포 레벨의 상기 명명된 데이터를 저장하는 모드를 각각 갖는 하나 이상의 컨테이너를 가지며,
    상기 트리에서의 상기 데이터는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션을 정의하는 매핑 표시를 갖는 상기 순서화된 시퀀스 백터로 매핑되며,
    상기 각 컨테이너는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터를 찾기 위해, 상기 명명된 데이터를 상기 트리에서 검색하며, 상기 명명된 데이터와 연관된 상기 매핑 표시를 사용하는, 상기 명명된 데이터에 대한 검색 모드를 가지고 있으며,
    상기 검색은 상기 내포 레벨에서의 명명된 데이터의 순서, 및 명명된 데이터를 찾는 것을 특징으로 하는 반도체 테스트 시스템.
  2. 제 1 항에 있어서, 상기 컨테이너는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션 지시기를 저장하는 것을 특징으로 하는 반도체 테스트 시스템.
  3. 제 2 항에 있어서, 상기 트리는 2진 트리인 것을 특징으로 하는 반도체 테스트 시스템.
  4. 제 2 항에 있어서, 상기 컨테이너는 상기 내포 레벨의 상기 명명된 데이터와 동일하게 내포된 것을 특징으로 하는 반도체 테스트 시스템.
  5. 제 2 항에 있어서, 상기 순서화된 시퀀스는 수치적으로 순서화된 시퀀스이며, 상기 매핑 표시는 상기 수치적으로 순서화된 시퀀스에서의 상기 명명된 데이터의 포지션인 것을 특징으로 하는 반도체 테스트 시스템.
  6. 제 2 항에 있어서, 상용가능한 프로그램은 1 세트의 결정 논리 규칙에 따라서 상기 명명된 데이터를 상기 트리에 저장 및 검색하는 것을 특징으로 하는 반도체 테스트 시스템.
  7. 제 2 항에 있어서, 상용가능한 프로그램은 상기 순서화된 시퀀스로 상기 명명된 데이터를 저장 및 검색하는 것을 특징으로 하는 반도체 테스트 시스템.
  8. 제 2 항에 있어서, 상기 명명된 디바이스 파라미터 데이터를 포함하는 하나 이상의 스프레드시트를 갖는 스프레드시트 워크북을 포함하는 것을 특징으로 하는 반도체 테스트 시스템.
  9. 제 8 항에 있어서, 상기 데이터 매니저로의 스프레드시트 정보의 플로를 제어하기 위해, 상기 스프레드시트 워크북 및 상기 데이터 매니저와 협조하는 플로 제어부를 포함하는 것을 특징으로 하는 반도체 테스트 시스템.
  10. 제 9 항에 있어서, 상기 데이터 매니저와 협조하는 하나 이상의 테스트 템플릿을 포함하고 있으며, 상기 플로 제어부는 상기 데이터 매니저로의 상기 테스트 템플릿 정보의 플로를 제어하는 것을 특징으로 하는 반도체 테스트 시스템.
  11. 제 10 항에 있어서, 상기 데이터 매니저와 협조하는 계측기 드라이버를 포함하고 있으며, 상기 데이터 매니저는 상기 스프레드시트로부터의 정보를 상기 계측기 드라이버에 제공하는 것을 특징으로 하는 반도체 테스트 시스템.
  12. 메모리,
    동일한 내포 레벨에서 한번 이상 발생하는 일부 네임을 갖는, 내포 레벨의 명명된 디바이스 파라미터 데이터, 및
    상기 명명된 데이터를 메모리에 저장하며, 그안에 상기 명명된 데이터를 검색하는 데이터 매니저를 포함하며,
    상기 데이터 매니저는 트리의 형식으로, 및 순서화된 시퀀스 백터로 내포 레벨의 상기 명명된 데이터를 저장하는 모드를 각각 갖는 하나 이상의 멀티컨테이너를 가지며,
    상기 명명된 데이터의 상기 각 네임은 오직 한번 상기 트리에 나타나며, 상기 순서화된 시퀀스 백터에 있는 한 네임의 모든 반복을 포함하며,
    상기 반복된 각 네임의 상기 명명된 데이터는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 순서를 정의하는 매핑 표시를 갖는 상기 순서화된 시퀀스 백터로 각 반복의 동일한 네임을 매핑하는 상기 중간 백터로 매핑되며,
    상기 각 멀티컨테이너는 상기 중간 백터 및 상기 순서화된 시퀀스 백터로 상기 명명된 데이터를 찾기 위해, 상기 명명된 데이터를 상기 트리에서 검색하며, 상기 명명된 데이터와 연관된 상기 매핑 표시를 사용함으로써, 상기 명명된 데이터에 대한 검색 모드를 가지며,
    상기 검색은 상기 내포 레벨에서의 모든 반복에 대한 명명된 데이터의 순서, 및 명명된 데이터를 찾는 것을 특징으로 하는 반도체 테스트 시스템.
  13. 제 12 항에 있어서, 상기 컨테이너는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션 지시기를 저장하는 것을 특징으로 하는 반도체 테스트 시스템.
  14. 제 2 항 또는 제 13 항에 있어서, 컨테이너 및 멀티컨테이너 모두를 가지고 있는 것을 특징으로 하는 반도체 테스트 시스템.
  15. 제 13 항에 있어서, 상기 트리는 2진 트리인 것을 특징으로 하는 반도체 테스트 시스템.
  16. 제 13 항에 있어서, 상기 컨테이너는 상기 내포 레벨의 상기 명명된 데이터와 동일하게 내포된 것을 특징으로 하는 반도체 테스트 시스템.
  17. 제 13 항에 있어서, 상기 순서화된 시퀀스는 수치적으로 순서화된 시퀀스이며, 상기 매핑 표시는 상기 수치적으로 순서화된 시퀀스에서의 상기 명명된 데이터의 포지션인 것을 특징으로 하는 반도체 테스트 시스템.
  18. 제 13 항에 있어서, 상용가능한 프로그램은 1 세트의 결정 논리 규칙에 따라서 상기 명명된 데이터를 상기 트리에 저장 및 검색하는 것을 특징으로 하는 반도체 테스트 시스템.
  19. 제 13 항에 있어서, 상용가능한 프로그램은 상기 순서화된 시퀀스로 상기 명명된 데이터를 저장 및 검색하는 것을 특징으로 하는 반도체 테스트 시스템.
  20. 메모리,
    명명된 디바이스 파라미터 데이터, 및
    상기 명명된 데이터를 메모리에 저장하며, 그안에 상기 명명된 데이터를 검색하는 데이터 매니저를 포함하며,
    상기 데이터 매니저는 트리의 형식으로, 및 순서화된 시퀀스 백터로 상기 명명된 데이터를 저장하는 모드를 갖는 컨테이너를 가지며,
    상기 트리에서의 상기 데이터는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션을 정의하는 매핑 표시를 갖는 상기 순서화된 시퀀스 백터로 매핑되며,
    상기 컨테이너는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터를 찾기 위해, 상기 명명된 데이터를 상기 트리에서 검색하며, 상기 명명된 데이터와 연관된 상기 매핑 표시를 사용하는, 상기 명명된 데이터에 대한 검색 모드를 가지고 있으며, 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션 지시기를 저장하며,
    상기 검색은 명명된 데이터, 및 명명된 데이터의 순서를 찾는 것을 특징으로 하는 반도체 테스트 시스템.
  21. 메모리,
    동일한 내포 레벨에서 한번 이상 발생하는 일부 네임을 갖는, 명명된 디바이스 파라미터 데이터, 및
    상기 명명된 데이터를 메모리에 저장하며, 그안에 상기 명명된 데이터를 검색하는 데이터 매니저를 포함하며,
    상기 데이터 매니저는 트리의 형식으로, 및 순서화된 시퀀스 백터로 상기 명명된 데이터를 저장하는 모드를 갖는 하나 이상의 멀티컨테이너를 가지며,
    상기 명명된 데이터의 상기 각 네임은 오직 한번 상기 트리에 나타나며, 상기 순서화된 시퀀스 백터에 있는 한 네임의 모든 반복을 포함하며,
    상기 반복된 각 네임의 상기 명명된 데이터는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 순서를 정의하는 매핑 표시를 갖는 동일한 네임의 각 반복을 상기 순서화된 시퀀스로 매핑하는 상기 중간 백터로 매핑되며,
    상기 멀티컨테이너는 상기 중간 백터 및 상기 순서화된 시퀀스 백터로 상기 명명된 데이터를 찾기 위해, 상기 명명된 데이터를 상기 트리에서 검색하며 상기 명명된 데이터와 연관된 상기 매핑 표시를 사용함으로써, 상기 명명된 데이터에 대한 검색 모드를 가지며,
    상기 컨테이너는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션 지시기를 저장하며,
    상기 검색은 모든 반복에 대한 명명된 데이터의 순서, 및 명명된 데이터를 찾는 것을 특징으로 하는 반도체 테스트 시스템.
  22. 메모리,
    내포 레벨의 명명된 디바이스 파라미터 데이터,
    상기 명명된 디바이스 파라미터 데이터를 포함하는 하나 이상의 스프레드시트를 갖는 스프레드시트 워크북,
    상기 명명된 데이터를 메모리에 저장하며, 그안에 상기 명명된 데이터를 검색하는 데이터 매니저,
    상기 데이터매니저로의 스프레드시트 정보의 플로를 제어하기 위해, 상기 스프레드시트 워크북 및 상기 데이터매니저와 협조하는 플로 제어부, 및
    상기 데이터 매니저와 협조하는 하나 이상의 테스트 템플릿을 포함하며,
    상기 플로 제어부는 상기 데이터 매니저로의 상기 테스트 템플릿 정보의 플로를 제어하며,
    상기 데이터 매니저는 트리의 형식으로, 및 순서화된 시퀀스 백터로 내포 레벨의 상기 명명된 데이터를 저장하는 모드를 각각 갖는 하나 이상의 컨테이너를 가지고 있으며,
    상기 트리에서의 상기 데이터는 상기 순서화된 시퀀스 백터로 상기 명명된 데이터의 포지션을 정의하는 수치표시를 갖는 상기 순서화된 시퀀스 백터로 매핑되며,
    상기 컨테이너는 상기 내포 레벨의 상기 명명된 데이터와 동일하게 내포되며, 상기 순서화된 시퀀스 백터로 상기 명명된 데이터를 찾기 위해, 상기 명명된 데이터를 상기 트리에서 검색하며 상기 명명된 데이터와 연관된 상기 매핑 표시를 사용하는, 상기 명명된 데이터에 대한 검색모드를 각각 가지며, 상기 수치 표시를 저장하며,
    상기 검색은 상기 내포 레벨의 명명된 데이터의 순서, 및 명명된 데이터를 찾는 것을 특징으로 하는 반도체 테스트 시스템.
KR1020007002727A 1997-09-16 1998-09-15 집적회로 테스트용 테스트 시스템에서의 명명된 디바이스파라미터 데이터를 저장 및 검색하는 시스템 KR20010023999A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/931,784 US6047293A (en) 1997-09-16 1997-09-16 System for storing and searching named device parameter data in a test system for testing an integrated circuit
US08/931,784 1997-09-16
PCT/US1998/019136 WO1999014610A1 (en) 1997-09-16 1998-09-15 System for storing and searching named device parameter data in a test system for testing an integrated circuit

Publications (1)

Publication Number Publication Date
KR20010023999A true KR20010023999A (ko) 2001-03-26

Family

ID=25461343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007002727A KR20010023999A (ko) 1997-09-16 1998-09-15 집적회로 테스트용 테스트 시스템에서의 명명된 디바이스파라미터 데이터를 저장 및 검색하는 시스템

Country Status (7)

Country Link
US (1) US6047293A (ko)
EP (1) EP1012615B1 (ko)
JP (1) JP2003520939A (ko)
KR (1) KR20010023999A (ko)
CN (1) CN1113247C (ko)
DE (1) DE69814102T2 (ko)
WO (1) WO1999014610A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2336008B (en) * 1998-04-03 2000-11-08 Schlumberger Holdings Simulation system including a simulator and a case manager adapted for organizing data files
US6507842B1 (en) 2000-07-10 2003-01-14 National Instruments Corporation System and method for importing and exporting test executive values from or to a database
US7653787B2 (en) * 2001-05-07 2010-01-26 Alcatel-Lucent Usa Inc. System for storing web site names and caching audio resources of the most visited web sites
US20020170000A1 (en) * 2001-05-09 2002-11-14 Emanuel Gorodetsky Test and on-board programming station
AU2002249724B2 (en) * 2002-03-28 2008-01-17 Telefonaktiebolaget Lm Ericsson (Publ) An arrangement and a method for supporting process / application control
US20060167947A1 (en) * 2003-03-01 2006-07-27 Dunkle Mark V Communications interface database for electronic diagnostic apparatus
US7171587B2 (en) * 2003-04-28 2007-01-30 Teradyne, Inc. Automatic test system with easily modified software
US7246283B1 (en) * 2003-08-11 2007-07-17 Altera Corporation Method and apparatus for managing testing in a production flow
US20050097548A1 (en) * 2003-10-31 2005-05-05 Dillenburg Brian J. Systems and methods for developing and distributing software components
US20090012835A1 (en) * 2007-07-06 2009-01-08 Gorczyca Tim Methods for Increased Compensation for Hourly Wage Employees
US20090224793A1 (en) * 2008-03-07 2009-09-10 Formfactor, Inc. Method And Apparatus For Designing A Custom Test System
US8095234B2 (en) * 2008-04-17 2012-01-10 Teradyne, Inc. Transferring disk drives within disk drive testing systems
CN101916204B (zh) * 2010-04-16 2013-06-19 广州致远电子股份有限公司 一项用于测量分析仪器的虚拟机数据搜索系统
CN101944123B (zh) * 2010-09-25 2012-05-02 清华大学 面向半导体制造装备功能仿真的批量配置文件管理方法
US20120179943A1 (en) * 2011-01-06 2012-07-12 International Business Machines Corporation Method for information transfer in a voltage-driven intelligent characterization bench for semiconductor
CN107526708A (zh) * 2017-08-23 2017-12-29 诺仪器（中国）有限公司 测量仪器的波形显示处理方法及系统
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program
CN112182311B (zh) * 2020-12-01 2022-05-24 南京集成电路设计服务产业创新中心有限公司 一种数据搜索方法、电子设备及计算机可读存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0397937A3 (en) * 1988-05-18 1991-07-24 Hewlett-Packard Company Control system and method for automated parametric test equipment
US5467291A (en) * 1991-09-09 1995-11-14 Hewlett-Packard Company Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range
US5473942A (en) * 1992-10-19 1995-12-12 Vick; Kenneth W. Acoustic location fixing insect detector
WO1994014115A2 (en) * 1992-12-01 1994-06-23 Microsoft Corporation A method and system for in-place interaction with embedded objects
US5418947A (en) * 1992-12-23 1995-05-23 At&T Corp. Locating information in an unsorted database utilizing a B-tree
US5630126A (en) * 1994-12-13 1997-05-13 International Business Machines Corp. Systems and methods for integrating computations into compound documents
US5745767A (en) * 1995-03-28 1998-04-28 Microsoft Corporation Method and system for testing the interoperability of application programs
US5893123A (en) * 1995-06-22 1999-04-06 Tuinenga; Paul W. System and method of integrating a spreadsheet and external program having output data calculated automatically in response to input data from the spreadsheet
US5712995A (en) * 1995-09-20 1998-01-27 Galileo Frames, Inc. Non-overlapping tiling apparatus and method for multiple window displays
US5606568A (en) * 1995-11-30 1997-02-25 Megatest Corporation Method and apparatus for performing serial and parallel scan testing on an integrated circuit
US5633879A (en) * 1996-01-19 1997-05-27 Texas Instruments Incorporated Method for integrated circuit design and test
US5673272A (en) * 1996-02-13 1997-09-30 Teradyne, Inc. Apparatus and method for performing digital signal processing in an electronic circuit tester
US5737512A (en) * 1996-05-22 1998-04-07 Teradyne, Inc. Fast vector loading for automatic test equipment
US5764908A (en) * 1996-07-12 1998-06-09 Sofmap Future Design, Inc. Network system containing program modules residing in different computers and executing commands without return results to calling modules
US5835891A (en) * 1997-02-06 1998-11-10 Hewlett-Packard Company Device modeling using non-parametric statistical determination of boundary data vectors
US5777841A (en) * 1997-03-07 1998-07-07 Northern Telecom Limited Method of qualification testing of DC-DC converters
US5828675A (en) * 1997-06-06 1998-10-27 National Semiconductor Corporation Viterbi decoder circuit
US5910895A (en) * 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
US5828674A (en) * 1997-09-16 1998-10-27 Teradyne, Inc. Production interface for integrated circuit test system

Also Published As

Publication number Publication date
DE69814102T2 (de) 2003-12-24
EP1012615A1 (en) 2000-06-28
EP1012615B1 (en) 2003-05-02
CN1113247C (zh) 2003-07-02
JP2003520939A (ja) 2003-07-08
US6047293A (en) 2000-04-04
DE69814102D1 (de) 2003-06-05
CN1270673A (zh) 2000-10-18
WO1999014610A1 (en) 1999-03-25

Similar Documents

Publication Publication Date Title
EP0988558B1 (en) Low cost, easy to use automatic test system software
US6047293A (en) System for storing and searching named device parameter data in a test system for testing an integrated circuit
US8347267B2 (en) Automated software testing and validation system
US6681351B1 (en) Easy to program automatic test equipment
US5938781A (en) Production interface for an integrated circuit test system
US5787006A (en) Apparatus and method for management of integrated circuit layout verification processes
CN100580473C (zh) 支持开放架构测试系统中的校准和诊断
US5668745A (en) Method and apparatus for testing of semiconductor devices
KR20030084668A (ko) 테스트 실행 시스템 및 그의 구동 방법
US8225152B2 (en) Method and apparatus for generating electronic test and data structure
US7089139B2 (en) Method and apparatus for configuration of automated debug of in-circuit tests
US6823272B2 (en) Test executive system with progress window
US7050921B2 (en) Electronic test program with run selection
US20050261855A1 (en) Supporting calibration and diagnostics in an open architecture test system
US7171587B2 (en) Automatic test system with easily modified software
GB2460407A (en) Using coverage data to choose software regression tests
CN107515803A (zh) 一种存储性能测试方法和装置
CN101067562A (zh) 用于记录测试结果的方法、代码及装置
US7254508B2 (en) Site loops
JPH0256947A (ja) パラメータ試験装置用制御装置及び方法
CN1385887A (zh) 晶片测试器的屏幕使用界面及前置处理方法
CN116301858A (zh) 一种电子产品数字化调试工艺工装模型的构建方法
Mills A resource allocation analyzer for source programs written in atlas
CA2291396A1 (en) Assembly and testing tracking system
JPH04253230A (ja) 電子機器診断装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application