CN101067562A - 用于记录测试结果的方法、代码及装置 - Google Patents

用于记录测试结果的方法、代码及装置 Download PDF

Info

Publication number
CN101067562A
CN101067562A CNA2007101017122A CN200710101712A CN101067562A CN 101067562 A CN101067562 A CN 101067562A CN A2007101017122 A CNA2007101017122 A CN A2007101017122A CN 200710101712 A CN200710101712 A CN 200710101712A CN 101067562 A CN101067562 A CN 101067562A
Authority
CN
China
Prior art keywords
test data
test
selection
data
project
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101017122A
Other languages
English (en)
Inventor
卡利·康纳利
瑞德·F·哈郝
克里斯丁·N·卡斯特顿
罗伯特·S·库尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verigy Singapore Pte Ltd
Original Assignee
Verigy Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Verigy Singapore Pte Ltd filed Critical Verigy Singapore Pte Ltd
Publication of CN101067562A publication Critical patent/CN101067562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing

Abstract

本发明提供了一种用于记录测试结果的方法(100)，具有用于以下操作的步骤：A)访问(102)与对若干被测器件执行测试的测试仪相关联的测试数据流；B)选择(104)要被记录到数据存储装置的测试数据项目，根据若干测试数据化格式选择来执行该选择；以及C)记录(106)被选的测试数据项目。

Description

用于记录测试结果的方法、代码及装置
技术领域
本发明涉及用于记录测试结果的方法、代码及装置。
背景技术
诸如Agilent Technologies的93000片上系统(SOC)测试仪等测试仪对被测器件(DUT)执行测试，并报告这些测试的结果。测试仪产生的结果可以包括测试结果和附加数据(例如测试标记、用户数据、环境数据、时间戳，等等)。测试数据随后被分析或被存储以供后续分析。所产生的数据量可在从大量冗长数据(其中所有或近乎所有事件(例如激励和测试结果)都对测试数据有贡献)到最小限度数据(其中只产生汇总数据)之间变化。
如果测试被设置为生成过少的测试数据，则测试可能不能具有足够的信息并且需要被重复。这当测试仪被自动运行并且输出仅在进行了几小时或甚至几天的测试之后才被检查时显得尤为不方便。如果测试被设置为生成多于所需的数据，则资源被浪费并且甚至会降低测试性能。
发明内容
在一个实施例中，一种用于记录测试结果的方法包括：A)访问与对若干被测器件执行测试的测试仪相关联的测试数据流；B)选择要被记录到数据存储装置的测试数据项目，根据若干测试数据化格式选择来执行该选择；以及C)记录被选的测试数据项目。
在另一实施例中，一个或多个计算机可读介质存储有指令序列，所述指令序列在被机器执行时使得机器执行以下动作：：A)访问与对若干被测器件执行测试的测试仪相关联的测试数据流；B)选择要被记录到数据存储装置的测试数据项目，根据若干测试数据化格式选择来执行该选择；以及C)记录被选的测试数据项目。
在另一实施例中，一种装置包括：A)第一接口，用于访问与对若干被测器件执行测试的测试仪相关联的测试数据流；B)第二接口，用于访问数据存储装置；C)处理器，用于选择要被记录到所述数据存储装置的测试数据项目，所述处理器根据若干测试数据格式化选择来选择测试数据项目；以及D)输出，用于将被选的测试数据项目记录到所述数据存储装置。
附图说明
下面的附图示出了本发明的说明性实施例，其中：
图1示出了用于记录测试结果的示例性方法；并且
图2示出了用于执行图1所示的用于记录测试结果的方法的示例性装置。
具体实施方式
图1示出了用于记录测试结果的示例性方法100。方法100包括步骤102、104、106，这些步骤用于：A)访问与对若干被测器件执行测试的测试仪相关联的测试数据流；B)选择要被记录到数据存储装置的测试数据项目，根据若干测试数据化格式选择来执行该选择；以及C)记录被选的测试数据项目。
通过根据所述若干测试数据格式化选择来选择要被记录到数据存储装置的测试数据项目，可以记录处理(例如格式化、组织、分析、呈现)所需的项目而不会浪费资源。
在执行步骤106之后，步骤108被选择性地执行，以便根据用户选择来确定测试数据格式化选择。用户可以是电子用户(例如程序、代理、例程)或与用户接口交互的人类用户。也可以向用户呈现潜在测试数据格式化选择的列表，以便辅助用户对测试数据格式化选择的评估和选择。
在一个实施例中，根据要被若干格式器(formatter)格式化的测试数据集合来选择要记录的测试数据项目。格式器使被记录的测试数据成为这样一种形式，其可被不可操作来读取被记录的测试数据的其他过程(例如分析、呈现、存储或附加格式化)使用。一个格式器可以格式化特定格式类型，例如STDF(标准测试数据格式，有时也称为标准Teradyne数据格式)、XML(可扩展标记语言)、HTML(超文本标记语言)，以及其他标准或定制格式类型。因此，某些数据项的类型与某些格式器有关，测试数据格式化选择使得测试数据的关联项被记录以供数据格式器使用。当多个格式器读取被记录的测试数据时，每个格式器所需的测试数据选择的集合形成了若干测试数据格式化选择。
在另一实施例中，根据要被生成的测试报告的元素的集合选择要被记录的测试数据项目。例如，一个测试报告是关于管脚数据，第二测试报告是关于差错数据，于是根据两个格式化选择记录测试数据项目。例如当每个格式器产生不同格式类型(例如HTML、XML)的格式化数据或者不同的格式器可以产生不同的测试报告数据(例如汇总数据、管脚数据、差错)时，可以由多个格式器产生测试报告。
在执行步骤106之后，步骤110被选择性地执行，以便根据用户选出的测试数据格式化选择来确定测试数据格式化选择。测试数据格式化选择中的成员映射到若干要被记录的测试数据项目。例如，测试数据格式化选择“管脚故障”与“管脚数据”和“故障数据”类型的测试数据项目相关联。通过记录“管脚数据”和“故障数据”，可以从被记录的数据产生所需的“管脚故障”测试数据。在另一实例中，测试数据格式化选择“头部”可以与包括“用户”、“测试号”、“DUT序列号”、“日期”和“时间”的测试数据项目相关联。因此，对“头部”的选择记录了多个测试数据项目。
在执行步骤106之后，步骤112被选择性地执行，以便执行步骤114和116来A)监视若干测试数据格式化选择；和B)对测试数据格式化选择的改变作出动态响应。用户可以在访问测试数据流之前或在初始访问发生之后选择若干测试数据格式化选择。如果在执行选择步骤104或记录步骤106时对若干测试数据格式化选择作出改变，则记录步骤106将反映所述改变。在一个实施例中，例如在初始测试或DUT易于出错时，监视被记录的测试数据项目的用户可以最初将若干测试数据格式化选择设置为更冗长的记录级别。在确定测试或DUT不产生某些差错时，用户就可以取消对若干测试数据格式化选择中的一些的选择，以便随后使得不需要的测试数据项目不再被记录。
图2示出了用于执行例如图1的用于记录测试结果的方法的示例性装置200。测试数据流202被第一接口206访问。处理器204选择要记录到数据存储装置210的测试数据项目。第二接口208随后与数据存储装置210通信以便存储被选测试数据。在一个实施例中，处理器204可以是一个或多个执行处理指令的计算系统。在一个实施例中，第一接口206和第二接口208是处理器204的组件(例如过程、端口)。
可选地，第三接口212接收用户的若干测试数据格式化选择。在一个实施例中，第三接口212可以被集成到处理器204中。
被记录的测试数据可在数据存储装置210中例如被可选的格式器218访问。
在一个实施例中，如图2所示，测试数据流202被从对若干DUT 216执行测试的测试仪214取得。在另一个实施例中，测试数据流202可以作为对一个或多个DUT执行的先前测试的伪像(artifact)而被取得。

Claims (10)

1.一种记录测试结果的方法(100)，包括：
访问(102)与对若干被测器件执行测试的测试仪相关联的测试数据流；
选择(104)要被记录到数据存储装置的测试数据项目，根据若干测试数据格式化选择执行所述选择；以及
记录(106)被选的测试数据项目。
2.如权利要求1所述的方法(100)，还包括根据用户选择来确定(108)所述测试数据格式化选择。
3.如权利要求所述的方法(100)，还包括根据用户对报告元素的选择来确定(110)所述测试数据格式化选择。
4.如权利要求1所述的方法(100)，还包括：
监视(114)所述若干测试数据格式化选择；以及
对所述测试数据格式化选择的改变作出动态响应(116)。
5.如权利要求1所述的方法(100)，其中根据要被若干格式器格式化的测试数据集合来选择要被记录的测试数据项目。
6.如权利要求1所述的方法(100)，其中根据要被生成的测试报告的元素集合来选择要被记录的测试数据项目。
7.一种装置(200)，包括：
第一接口(206)，用于访问与对若干被测器件(216)执行测试的测试仪(214)相关联的测试数据流(202)；
第二接口(208)，用于访问数据存储装置(210)；以及
处理器(204)，用于选择要被记录到所述数据存储装置(210)的测试数据项目，所述处理器(204)根据若干测试数据格式化选择来选择测试数据项目。
8.如权利要求7所述的装置(200)，其中所述装置还包括第三接口(212)，用于从用户接收所述若干测试数据格式化选择中的至少一个。
9.如权利要求8所述的装置(200)，其中所述第三接口(212)还包括提示装置，所述提示装置呈现潜在的测试数据格式化选择以辅助用户进行选择。
10.如权利要求7所述的装置(200)，其中所述处理器(204)根据要被生成的测试报告的元素集合来选择要被记录的测试数据项目。
CNA2007101017122A 2006-04-24 2007-04-24 用于记录测试结果的方法、代码及装置 Pending CN101067562A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/410,741 2006-04-24
US11/410,741 US20070260938A1 (en) 2006-04-24 2006-04-24 Method, code, and apparatus for logging test results

Publications (1)

Publication Number Publication Date
CN101067562A true CN101067562A (zh) 2007-11-07

Family

ID=38622437

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101017122A Pending CN101067562A (zh) 2006-04-24 2007-04-24 用于记录测试结果的方法、代码及装置

Country Status (6)

Country Link
US (1) US20070260938A1 (zh)
JP (1) JP2007292757A (zh)
KR (1) KR20070104850A (zh)
CN (1) CN101067562A (zh)
DE (1) DE102007019072A1 (zh)
TW (1) TW200817692A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103823145A (zh) * 2014-03-18 2014-05-28 福建联迪商用设备有限公司 硬件自动化测试平台
US11961577B2 (en) 2022-07-05 2024-04-16 Nxp Usa, Inc. Testing of on-chip analog-mixed signal circuits using on-chip memory

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421360B2 (en) * 2006-01-31 2008-09-02 Verigy (Singapore) Pte. Ltd. Method and apparatus for handling a user-defined event that is generated during test of a device
US20070179970A1 (en) * 2006-01-31 2007-08-02 Carli Connally Methods and apparatus for storing and formatting data
US20090013218A1 (en) * 2007-07-02 2009-01-08 Optimal Test Ltd. Datalog management in semiconductor testing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630048A (en) * 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US6101622A (en) * 1998-04-27 2000-08-08 Credence Systems Corporation Asynchronous integrated circuit tester
US6226765B1 (en) * 1999-02-26 2001-05-01 Advantest Corp. Event based test system data memory compression
US6697752B1 (en) * 2000-05-19 2004-02-24 K&L Technologies, Inc. System, apparatus and method for testing navigation or guidance equipment
US7366652B2 (en) * 2003-06-16 2008-04-29 Springsoft, Inc. Method of programming a co-verification system
US7509226B2 (en) * 2003-06-25 2009-03-24 Teradyne, Inc. Apparatus and method for testing non-deterministic device data
US7421360B2 (en) * 2006-01-31 2008-09-02 Verigy (Singapore) Pte. Ltd. Method and apparatus for handling a user-defined event that is generated during test of a device
US20070192346A1 (en) * 2006-01-31 2007-08-16 Carli Connally Apparatus for storing variable values to provide context for test results that are to be formatted
US7581148B2 (en) * 2006-01-31 2009-08-25 Verigy (Singapore) Pte. Ltd. System, method and apparatus for completing the generation of test records after an abort event

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103823145A (zh) * 2014-03-18 2014-05-28 福建联迪商用设备有限公司 硬件自动化测试平台
CN103823145B (zh) * 2014-03-18 2016-08-31 福建联迪商用设备有限公司 硬件自动化测试平台
US11961577B2 (en) 2022-07-05 2024-04-16 Nxp Usa, Inc. Testing of on-chip analog-mixed signal circuits using on-chip memory

Also Published As

Publication number Publication date
JP2007292757A (ja) 2007-11-08
US20070260938A1 (en) 2007-11-08
TW200817692A (en) 2008-04-16
KR20070104850A (ko) 2007-10-29
DE102007019072A1 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
JP5767471B2 (ja) テストの網羅性を評価する装置及び方法
Blackburn et al. Why model-based test automation is different and what you should know to get started
US9465718B2 (en) Filter generation for load testing managed environments
CN110502374A (zh) 识别自动测试时设备故障的根本原因的流量捕获调试工具
US20050204241A1 (en) Method and device for analyzing software error
CN103823145B (zh) 硬件自动化测试平台
CN108021505A (zh) 数据上线方法、装置和计算机设备
Perry et al. An empirical study of software interface faults
CN101067562A (zh) 用于记录测试结果的方法、代码及装置
US6047293A (en) System for storing and searching named device parameter data in a test system for testing an integrated circuit
US20050204345A1 (en) Method and apparatus for monitoring computer software
US20020078401A1 (en) Test coverage analysis system
US20090164931A1 (en) Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System
CN107515803A (zh) 一种存储性能测试方法和装置
Mohr Performance evaluation of parallel programs in parallel and distributed systems
US20230366927A1 (en) Dice testing method
Ahmad et al. Identifying randomness related flaky tests through divergence and execution tracing
US6760904B1 (en) Apparatus and methods for translating test vectors
US8027764B2 (en) Method and system for automatic test data generation for lookup tables
CN115168179A (zh) 一种诊断did自动测试方法、系统及存储介质
Karnane et al. Automating root-cause analysis to reduce time to find bugs by up to 50%
CN113157556A (zh) 一种基于选择主成分识别的行业建筑软件缺陷管理方法
CN106844760A (zh) 全自动微粒子化学发光分析仪专用辅助分析方法
CN113742213A (zh) 一种用于数据分析的方法、系统和介质
CN113326206B (zh) 数据加工系统的测试方法、设备、存储介质及程序产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication