KR20010019334A - Alignment Correction Method of Exposure System - Google Patents

Alignment Correction Method of Exposure System Download PDF

Info

Publication number
KR20010019334A
KR20010019334A KR1019990035680A KR19990035680A KR20010019334A KR 20010019334 A KR20010019334 A KR 20010019334A KR 1019990035680 A KR1019990035680 A KR 1019990035680A KR 19990035680 A KR19990035680 A KR 19990035680A KR 20010019334 A KR20010019334 A KR 20010019334A
Authority
KR
South Korea
Prior art keywords
alignment
correction value
wafer
correction
stepper
Prior art date
Application number
KR1019990035680A
Other languages
Korean (ko)
Inventor
오원남
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990035680A priority Critical patent/KR20010019334A/en
Publication of KR20010019334A publication Critical patent/KR20010019334A/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: An alignment correction method used in an exposure apparatus is provided to improve correction reliability and to prevent yield drop. CONSTITUTION: A fabrication process line(10) for semiconductor wafer includes a plurality of exposure apparatus(4a,4b) such as steppers, other kinds of fabrication apparatus(7), overlay inspection units(5a,5b), and a control system(6). While an alignment between patterns formed on the wafer is made in the steppers(4a,4b), an aberration in alignment occurs or exists due to several causes. Therefore, a correction value for removing the aberration is assigned to the steppers(4a,4b), and further, the inspection units(5a,5b) detects the aberration and then produces an additional correction value. In particular, the correction value assigned to the steppers(4a,4b) has several differential values sorted by image of specific position of the wafer.

Description

정렬노광 설비의 얼라인먼트 보정방법{Alignment Correction Method of Exposure System}Alignment Correction Method of Exposure System

본 발명은 반도체 장치의 제조에서 복수의 패턴을 형성할 때에 패턴간 평면방향의 상대적인 위치를 조정하는 얼라인먼트 보정방법에 관한 것으로서, 보다 상세하게는 정렬노광 설비에서 이미지(Image)별로 얼라인먼트를 보정하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment correction method for adjusting a relative position in a planar direction between patterns when forming a plurality of patterns in the manufacture of a semiconductor device, and more particularly, a method for correcting alignment for each image in an alignment exposure facility. It is about.

반도체 제조에 있어서, 제품의 생산 공기와 각 부문별 장비의 생산 능력은 생산성 및 경쟁력 측면에서 매우 중요한 역할을 차지하고 있다. 일반적으로, 반도체 웨이퍼 공정은 높은 정확도가 요구된다. 한 번의 결함(defect) 발생으로 웨이퍼는 완전히 못쓰게 되기 때문에 문제가 발생되자 마자 스펙에서 벗어나거나 낮은 수율의 웨이퍼는 즉시 골라내야 한다.In semiconductor manufacturing, the production air of a product and the production capacity of equipment in each sector play an important role in terms of productivity and competitiveness. In general, semiconductor wafer processing requires high accuracy. Because a single defect can cause a wafer to be completely obsolete, a wafer that is out of specification or has a low yield should be picked out as soon as a problem occurs.

특히, 반도체 제조의 노광 공정에서 오버레이(overlay)의 정확성은 매우 중요하다. 이러한 오버레이 데이터는 반도체 장치의 고집적화에 따라 그 중요도가 더 증가하고 있다. 즉, 반도체 장치가 고집적화됨에 따라 수행되는 공정이 더 복잡해지고 공정 변수 또한 다양하게 변화하여 사진 공정에 영향을 미치는 요인이 다양해지고 있다.In particular, the accuracy of the overlay is very important in the exposure process of semiconductor manufacturing. The importance of such overlay data is increasing with high integration of semiconductor devices. In other words, as semiconductor devices are highly integrated, processes performed are more complicated, and process variables also vary, and various factors influencing the photolithography process are diversified.

얼라인먼트에 관해서, 도 1에 나타내는 개념도를 사용하여 상세히 설명한다.An alignment is demonstrated in detail using the conceptual diagram shown in FIG.

각각의 평면(3a, 3b)은 패턴(1a) 및 얼라인먼트 마크(2a∼2d), 패턴(1b) 및 얼라인먼트 마크(2e∼2h)를 포함한다. 상기 패턴(1a, 1b)들은 각각 웨이퍼상에 형성되고, 실리콘화합물이나 금속 등으로 이루어진다. 상기 얼라인먼트 마크(2a∼2d)는 패턴(1a)와 동시에 형성되고, 얼라인먼트 마크(2e∼2h)는 패턴(1b)와 동시에 형성되고 있다. 반도체 장치의 제조공정에서는, 패턴(1b) 상의 바른 위치에 패턴(1b)를 적층할 필요가 있다. 얼라인먼트는 패턴의 위치를 상대적으로 합치는 것이다. 반도체 장치의 제조공정에서 얼라인먼트가 필요한 공정으로는 노광 공정이 있다. 노광 공정에서, 실제로는, 레티클과 웨이퍼의 위치 맞춤이 행하여진다.Each plane 3a, 3b includes a pattern 1a and alignment marks 2a to 2d, a pattern 1b and alignment marks 2e to 2h. The patterns 1a and 1b are formed on a wafer, respectively, and are made of a silicon compound or a metal. The alignment marks 2a to 2d are formed at the same time as the pattern 1a, and the alignment marks 2e to 2h are formed at the same time as the pattern 1b. In the manufacturing process of a semiconductor device, it is necessary to laminate | stack the pattern 1b in the correct position on the pattern 1b. Alignment is the relative merging of the positions of the patterns. The exposure process is a process which requires alignment in the manufacturing process of a semiconductor device. In the exposure step, the alignment of the reticle and the wafer is actually performed.

종래의 정렬노광 설비에서 사용하고 있는 얼라인먼트 보정방법은, 웨이퍼 1매에 대해 1개의 보정치로 보정을 수행하고 있다. 즉, 웨이퍼내의 전송(Translation), 스케일링(Scaling), 회전(Rotation), 레티클 감소(Reticle Reduction)등을 웨이퍼 전체 필드(field)로 보정한 후 노광하기 때문에 얼라인먼트 보정에 한계를 갖는다.In the alignment correction method used in the conventional alignment exposure equipment, correction is performed with one correction value for one wafer. That is, alignment correction is limited because exposure, scaling, rotation, reticle reduction, and the like in the wafer are corrected and exposed after the entire field of the wafer.

더욱이, 웨이퍼 크기(size)가 점점 대형화되어 감에 따라 1매의 웨이퍼에 대한 정렬 데이터가 에지(edge), 플랫존(flatzone), 및 센터 부위별로 차이가 발생함으로써, 최적의 오버레이 데이터로 정렬 노광을 수행하더라도 특정부위에 대한 미스얼라인으로 인하여 수율 저하(yield drop)의 요인이 되고 있다.Moreover, as wafer size becomes larger and larger, alignment data for one wafer may vary by edge, flat zone, and center portion, thereby aligning exposure with optimal overlay data. Even though this is performed, it is a factor of yield drop due to misalignment of a specific part.

이와 같이, 종래의 얼라인먼트 보정방법은 1매의 웨이퍼 전체에 대해 1개의 보정치로 보정을 수행하기 때문에 얼라인먼트 보정에 대한 신뢰도와 효율성이 떨어지는 문제점을 내포하고 있다.As described above, the conventional alignment correction method includes a problem in that reliability and efficiency of alignment correction are inferior because correction is performed with one correction value for the entire wafer.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해결하기 위하여, 웨이퍼 1매에 대해 특정 부위별로 차별화된 여러개의 보정 데이터로 보정함으로써 보정의 신뢰성을 향상시키며 수율 저하를 방지할 수 있는 정렬노광 설비의 얼라인먼트 보정방법을 제공하는데 있다.Therefore, the technical problem to be achieved by the present invention is to solve the problem of the prior art described above, by correcting with a plurality of correction data differentiated for each specific region for a single wafer to improve the reliability of the correction and to prevent yield degradation To provide an alignment correction method of the alignment exposure equipment.

도 1은 얼라인먼트를 설명하기 위한 개념도,1 is a conceptual diagram for explaining an alignment;

도 2는 본 발명에서의 생산관리 시스템의 구성을 도시한 블럭도,2 is a block diagram showing the configuration of a production management system according to the present invention;

도 3은 웨이퍼의 맵(Map)을 관측한 도면으로서,3 is a view of observing a map of the wafer.

도 3a는 웨이퍼의 센터 부위와 에지 부위로 구별된 이미지를,3A shows an image divided into a center portion and an edge portion of a wafer,

도 3b는 웨이퍼의 특정 부위와 구별된 이미지를 각각 나타낸다.3B each shows an image that is distinct from a particular portion of the wafer.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

4a, 4b : 스테퍼(Stepper) 5a, 5b : 중첩 검사장치4a, 4b: Stepper 5a, 5b: Overlap Inspection Device

6a : 얼라인먼트 보정부 6b : 데이터 베이스6a: alignment correction unit 6b: database

본 발명의 바람직한 실시예에 따르면, 상기 기술적 과제는,According to a preferred embodiment of the present invention, the technical problem,

반도체 장치에 적층되는 패턴간의 어긋난량을 없애기 위한 스테퍼 보정치가 설정되는 복수의 스테퍼와, 상기 패턴간의 어긋난량을 검출하여 이 검출된 어긋난량을 없애기 위한 중검 보정치를 생성하는 중첩 검사장치를 관리대상에 포함하는 반도체 장치의 생산관리 시스템에서, 상기 생산관리 시스템이 상기 스테퍼에 설정하는 스테퍼 보정치를 생성하는 방법으로서,A plurality of steppers in which a stepper correction value is set for eliminating the deviation amount between the patterns stacked on the semiconductor device, and an overlapping inspection device for detecting the deviation amount between the patterns and generating a heavy correction value for eliminating the detected deviation amount are included in the management target. In the production management system of a semiconductor device comprising, a method for generating a stepper correction value that the production management system sets to the stepper,

상기 스테퍼 보정치가 웨이퍼 1매에 대한 특정 부위로 나뉘어진 이미지(image)별로 구분된 여러개의 보정치로 설정된 후, 정렬 노광되는 것을 특징으로 하는 이미지별 얼라인먼트 보정방법에 의해 달성된다.The stepper correction value is set by a plurality of correction values divided by images divided into specific regions for a single wafer, and is then achieved by an alignment correction method for each image.

바람직하게, 상기 이미지는 웨이퍼의 에지 부위, 플랫존 부위, 또는 센터 부위로 구별되는 것을 특징으로 한다.Preferably, the image is characterized in that it is divided into an edge portion, a flat zone portion, or a center portion of the wafer.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art the scope of the invention. It is provided for complete information.

도 2는 반도체 장치의 제조를 관리하는 본 발명의 생산관리 시스템을 나타내는 블럭도이다.2 is a block diagram showing a production management system of the present invention for managing the manufacture of semiconductor devices.

도 2를 참조하면, 참조부호 4a, 4b, …는 노광 공정에서 사용되는 스텝식 투영노광장치(이하, 스테퍼라 칭함)를, 5a, 5b…는 중첩 검사장치, 6은 생산관리 시스템 본체를, 6a는 생산관리 시스템에 포함되는 얼라인먼트 보정부, 6b는 데이터 베이스, 7,…은 스테퍼 장치나 에칭장치 등의 반도체 제조장치, 8은 데이터 베이스(6b)의 내용을 참조하는 참조용 단말, 10은 반도체 장치(집적회로)를 제조하는 제조라인, 20은 상기 제조라인(10)에 사용되는 웨이퍼, 21은 상기 제조라인(10)이 웨이퍼(20)위에 형성된 반도체 장치를 각각 나타낸다.2, reference numerals 4a, 4b,... Denotes a stepped projection exposure apparatus (hereinafter referred to as a stepper) used in the exposure step, 5a, 5b... Is an overlapping inspection device, 6 is a production control system main body, 6a is an alignment correction unit included in the production control system, 6b is a database, 7,. Semiconductor manufacturing apparatuses, such as a silver stepper apparatus and an etching apparatus, 8 is a reference terminal which references the content of the database 6b, 10 is a manufacturing line which manufactures a semiconductor device (integrated circuit), 20 is the said manufacturing line 10 21 denotes semiconductor devices in which the manufacturing line 10 is formed on the wafer 20.

상기 스테퍼(4a, 4b, …)에 의해서 얼라인먼트가 행하여진 패턴사이에는, 얼라인먼트를 행하고 있음에도 불구하고 어긋난량이 생긴다. 이 원인으로는, 스테퍼 자신의 기계적인 오차등 여러가지 원인이 있다.Although the alignment is performed between the patterns aligned by the steppers 4a, 4b, ..., the amount of deviation occurs. There are various causes such as mechanical error of stepper itself.

상기 스테퍼들(4a, 4b, …)에는 이 어긋난량을 없애기 위한 스테퍼 보정치가 설정된다. 한편, 상기 중첩 검사장치(5a, 5b,…)는 이 어긋난량을 검출하여, 이 어긋난량을 없애기 위한 중검 보정치를 계산한다.Stepper correction values are set in the steppers 4a, 4b, ... to eliminate this deviation. On the other hand, the superimposition inspection apparatus 5a, 5b, ... detects this shift | offset | difference amount, and calculates the heavy sword correction value for eliminating this shift | offset | difference amount.

상기 생산관리 시스템 본체(6)는 얼라인먼트에 관계하는 데이터, 즉 스테퍼 보정치, 중검 보정치, 처리 내용등을 관리한다. 이러한 얼라인먼트 데이터는 데이터 베이스(6b)에 격납되어 있다. 얼라인먼트 보정부(6a)는 생산관리 시스템 본체(6)의 한 기능이고, 스테퍼 보정치를 계산한다.The production management system main body 6 manages data related to alignment, that is, stepper correction value, heavy gum correction value, processing contents and the like. Such alignment data is stored in the database 6b. The alignment correction part 6a is a function of the production management system main body 6, and calculates a stepper correction value.

이러한 구성을 갖는 생산관리 시스템이 행하는 얼라인먼트 보정방법을 도 2 및 도 3을 참조하여 설명하면 다음과 같다.An alignment correction method performed by the production management system having such a configuration will be described with reference to FIGS. 2 and 3 as follows.

먼저, 생산관리 시스템 본체(6)는 스테퍼(4a, 4b, …)나 반도체 제조장치(7)를 이용하여 반도체 장치를 제조하기 위한 여러가지 공정을 행한다. 그리고, 스테퍼(4a, 4b, …)를 이용하는 얼라인먼트가 행해질 때마다. 생산관리 시스템 본체(6)는 얼라인먼트 데이터를 데이터 베이스(6b)에 축적하여 관리한다. 다음에, 상기 중첩 검사장치(5a, 5b,…)는 얼라인먼트 마크간의 어긋난량을 검출한 후, 이 어긋난량으로부터 중검 보정치를 계산한다.First, the production management system main body 6 performs various processes for manufacturing a semiconductor device using the stepper 4a, 4b, ..., and the semiconductor manufacturing apparatus 7. As shown in FIG. And every time alignment using the stepper 4a, 4b, ... is performed. The production management system main body 6 accumulates and manages the alignment data in the database 6b. Next, the said overlapping inspection apparatus 5a, 5b, ... detects the shift | offset amount between alignment marks, and calculates a heavy sword correction value from this shift | offset | difference amount.

연이어, 얼라인먼트 보정부(6a)는 상기 중검 보정치와 생산관리 시스템 본체(6)가 관리하고 있는 얼라인먼트 데이터에 의해, 다음 번의 얼라인먼트에서 설정하는 스테퍼 보정치를 계산한다. 그리고, 생산관리 시스템 본체(6)는 이러한 스텝들에 관계되는 얼라인먼트 데이터를 데이터 베이스(6b)에 추가해서 관리한다.Subsequently, the alignment correction unit 6a calculates the stepper correction value set in the next alignment, based on the heavy gum correction value and the alignment data managed by the production management system main body 6. The production management system main body 6 adds and manages the alignment data relating to these steps to the database 6b.

본 실시예에서는, 상기 데이터 베이스(6b)에 축적되는 얼라인먼트 데이터의 스테퍼 보정치는, 도 3a에 도시한 바와 같은 에지 부위(E), 또는 도 3b에 도시한 바와 같은 미스얼라인으로 인해 수율 저하가 예상되는 특정부위(M)별로 구분하여 저장된다. 이 특정부위(M)는 도 3b와 같은 좌측 상단의 에지부가 될 수 있으며, 수율 저하가 예상되는 플랫존 부위가 될 수도 있음은 물론이다.In the present embodiment, the stepper correction value of the alignment data stored in the database 6b is lowered due to the edge portion E as shown in Fig. 3A or the misalignment as shown in Fig. 3B. It is stored separately by the expected specific part (M). The specific portion M may be an edge portion of the upper left side as shown in FIG. 3B, and may be a flat zone portion in which a yield decrease is expected.

따라서, 다음 번의 얼라인먼트 공정에서 실제 이용되는 스테퍼 보정치의 수는 종래보다 증가한다.Therefore, the number of stepper correction values actually used in the next alignment process increases more than before.

1회의 런(Run)에서는 동일 방향으로 미스얼라인이 발생하기 때문에, 본 실시예와 같이 특정부위의 이미지별로 구분하여 노광할 경우, 매우 향상된 보정 효과를 얻을 수 있다.Since the misalignment occurs in the same direction in one run, when the exposure is performed separately for each image of a specific portion as in the present embodiment, a very improved correction effect can be obtained.

이에 따라, 종래의 얼라인먼트 보정방법에서의 문제점인 상기 특정 부위에서의 수율 저하 현상을 방지하는 것이 가능함으로써, 신뢰성 관리의 효율성을 향상시킬 수 있다.Accordingly, it is possible to prevent the yield deterioration phenomenon at the specific site, which is a problem in the conventional alignment correction method, thereby improving the efficiency of reliability management.

도면 및 상세한 설명에서 본 발명의 바람직한 실시예가 기술되었고, 특정 용어가 사용되었으나, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한하고자 하는 목적이 아니라 기술적인 개념에서 사용된 것이다. 따라서, 본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능함은 물론이다.While the preferred embodiments of the invention have been described in the drawings and the description, specific terms have been used, which are used in technical concepts rather than for the purpose of limiting the scope of the invention as set forth in the claims below. Therefore, the present invention is not limited to the above embodiments, and the modifications and improvements of the present invention are possible, of course.

이상 설명한 바와 같이, 본 발명에 따라 미스얼라인이 예상되는 특정부위에 이미지를 만들어 준 후, 이 이미지별로 구분된 보정치로 얼라인먼트를 수행하는 보정방법에 따르면, 웨이퍼 1매에 대해 특정 부위별로 차별화된 여러개의 보정 데이터로 보정함으로써 보정의 신뢰성을 향상시키며 수율 저하를 방지할 수 있는 효과를 발휘한다.As described above, according to the correction method for creating an image on a specific portion where misalignment is expected according to the present invention, and performing alignment with the correction values classified for each image, the wafer is differentiated by specific region for one wafer. By correcting with multiple correction data, it is possible to improve the reliability of the correction and to prevent a decrease in yield.

Claims (2)

반도체 장치에 적층되는 패턴간의 어긋난량을 없애기 위한 스테퍼 보정치가 설정되는 복수의 스테퍼와, 상기 패턴간의 어긋난량을 검출하여 이 검출된 어긋난량을 없애기 위한 중검 보정치를 생성하는 중첩 검사장치를 관리대상에 포함하는 반도체 장치의 생산관리 시스템에서, 상기 생산관리 시스템이 상기 스테퍼에 설정하는 스테퍼 보정치를 생성하는 방법으로서,A plurality of steppers in which a stepper correction value is set for eliminating the deviation amount between the patterns stacked on the semiconductor device, and an overlapping inspection device for detecting the deviation amount between the patterns and generating a heavy correction value for eliminating the detected deviation amount are included in the management target. In the production management system of a semiconductor device comprising, a method for generating a stepper correction value that the production management system sets to the stepper, 상기 스테퍼 보정치가 웨이퍼 1매에 대한 특정 부위로 나뉘어진 이미지(image)별로 구분된 여러개의 보정치로 설정된 후, 정렬 노광되는 것을 특징으로 하는 이미지별 얼라인먼트 보정방법.And the stepper correction value is set to a plurality of correction values divided by images divided into specific regions for one wafer, and then aligned and exposed. 제1항에 있어서, 상기 이미지는,The method of claim 1, wherein the image, 웨이퍼의 에지(edge) 부위 및 플랫존 부위중의 어느 하나인 것을 특징으로 하는 이미지별 얼라인먼트 보정방법.An alignment correction method for each image, which is one of an edge portion and a flat zone portion of a wafer.
KR1019990035680A 1999-08-26 1999-08-26 Alignment Correction Method of Exposure System KR20010019334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990035680A KR20010019334A (en) 1999-08-26 1999-08-26 Alignment Correction Method of Exposure System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035680A KR20010019334A (en) 1999-08-26 1999-08-26 Alignment Correction Method of Exposure System

Publications (1)

Publication Number Publication Date
KR20010019334A true KR20010019334A (en) 2001-03-15

Family

ID=19608813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035680A KR20010019334A (en) 1999-08-26 1999-08-26 Alignment Correction Method of Exposure System

Country Status (1)

Country Link
KR (1) KR20010019334A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9703189B2 (en) 2014-09-05 2017-07-11 Samsung Electronics Co., Ltd. Method of calculating a shift vale of a cell contact
KR20180000169U (en) * 2016-07-06 2018-01-16 주식회사 니프코코리아 Automotive tray

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9703189B2 (en) 2014-09-05 2017-07-11 Samsung Electronics Co., Ltd. Method of calculating a shift vale of a cell contact
US10126646B2 (en) 2014-09-05 2018-11-13 Samsung Electronics Co., Ltd. Method of calculating a shift value of a cell contact
KR20180000169U (en) * 2016-07-06 2018-01-16 주식회사 니프코코리아 Automotive tray

Similar Documents

Publication Publication Date Title
TWI477929B (en) A method and a system for reducing overlay errors within exposure fields by apc control strategies
US6218200B1 (en) Multi-layer registration control for photolithography processes
JP4794882B2 (en) Scanning exposure apparatus and scanning exposure method
US20120244461A1 (en) Overlay control method and a semiconductor manufacturing method and apparatus employing the same
JP2009212153A (en) Exposure method, exposure device, and method of manufacturing the same
KR100194255B1 (en) How to Align Reticle Patterns
US20060019184A1 (en) Multi-exposure lithography method and system providing increased overlay accuracy
JP4612412B2 (en) Manufacturing method of semiconductor device
JP2011066323A (en) Method for correction of exposure treatment
JP2830830B2 (en) Electron beam exposure method
KR20010019334A (en) Alignment Correction Method of Exposure System
JP2002134397A (en) Photomask, semiconductor device, method for exposing semiconductor chip pattern and chip alignment accuracy inspecting device
US6586143B1 (en) Accurate wafer patterning method for mass production
US6841451B2 (en) Method of fabricating semiconductor device having alignment mark
EP1145082A1 (en) Reticle, wafer and method for determining an alignment error in a stepper
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
JPH11150054A (en) Mix-and-match exposure method
US20050071033A1 (en) Smart overlay control
US5856054A (en) Method of alignment in exposure step through array error and shot error determinations
JP4454773B2 (en) Alignment method and alignment apparatus
US7218400B2 (en) In-situ overlay alignment
US9753373B2 (en) Lithography system and semiconductor processing process
KR100316066B1 (en) Method for correcting overlay parameter of semiconductor device
KR100722136B1 (en) Method of alignment of wafer
JP2000260702A (en) Alignment of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination