KR20010018256A - 수소 내성 강화를 위한 강유전체 캐패시터의 제조방법 - Google Patents

수소 내성 강화를 위한 강유전체 캐패시터의 제조방법 Download PDF

Info

Publication number
KR20010018256A
KR20010018256A KR1019990034128A KR19990034128A KR20010018256A KR 20010018256 A KR20010018256 A KR 20010018256A KR 1019990034128 A KR1019990034128 A KR 1019990034128A KR 19990034128 A KR19990034128 A KR 19990034128A KR 20010018256 A KR20010018256 A KR 20010018256A
Authority
KR
South Korea
Prior art keywords
hydrogen
ferroelectric capacitor
ferroelectric
electrode pattern
upper electrode
Prior art date
Application number
KR1019990034128A
Other languages
English (en)
Inventor
이용탁
여환국
윤의준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990034128A priority Critical patent/KR20010018256A/ko
Publication of KR20010018256A publication Critical patent/KR20010018256A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

수소에 대한 내성 강화를 위한 캡층(capping layer)을 구비하는 강유전체 캐패시터를 제조하는 방법이 개시된다. 본 발명은 강유전체 캐패시터에서 전극으로 사용되는 백금족 금속의 경우, 후속의 수소 열처리 공정시 수소를 해리 흡착하는 화학적 흡착력이 강하기 때문에 수소 원자를 강유전체 박막으로 공급함으로써 열화 반응을 촉진시키는 것을 억제하기 위하여, 강유전체 캐패시터의 상부전극 패턴 위에 수소에 대한 내성을 갖는 금속막으로 구성된 캡층을 형성한다. 본 발명에 따른 캡층은 강유전체 캐패시터의 상부전극과 절연막간의 수소 손상(Hydrogen Damage)에 대한 장벽 역할을 수행하여 백금족 상부전극의 촉매 효과를 억제함으로써, 캐패시터의 분극 특성을 개선하며, 누설전류의 발생도 감소시킨다.

Description

수소 내성 강화를 위한 강유전체 캐패시터의 제조방법{Fabrication Method of Ferroelectric Capacitor for Hydrogen Endurance}
본 발명은 강유전체 램(FRAM; Ferroelectric Random Access Memory)에 관한 것으로서, 특히 수소에 대한 내성 강화를 위한 캡층(capping layer)을 구비하는 강유전체 캐패시터를 제조하는 방법에 관한 것이다.
최근, 비휘발성 메모리 소자(nonvolatile memory)로서 높은 동작속도와 낮은 구동전압 등의 장점으로 인해 FRAM의 연구가 활발히 진행되고 있다.
반도체 집적회로 장치에서 정보는 메모리 셀 캐패시터에 전하의 형태로 저장된다. 이 저장된 전하는 시간이 지나면서 여러 경로를 통해 소실된다. 따라서, 주기적으로 정보를 재생시키는 리프레쉬(refresh) 동작이 필요하다. 이러한 리프레쉬 동작간의 간격을 리프레쉬 타임이라고 한다. 이러한 리프레쉬 타임은 캐패시터의 용량을 증가시켜 메모리 셀 캐패시터에 의해 저장되는 전하량을 증가시킴으로써 개선할 수 있다.
캐패시터의 용량을 증가시키기 위한 방법으로 널리 사용되는 방법중의 하나가 고유전율을 갖는 강유전체 물질을 캐패시터의 유전막으로 사용하는 방법이 있다. 강유전체는 자발 분극(Pr; Remnant polarization)의 일부가 외부 전계가 제거된 이후에도 잔존하며, 또한 그 자발 분극의 방향을 외부 전계의 방향을 변화시킴으로써 바꿀 수 있는 재료이다.
강유전체의 이와 같은 성질은 현재 널리 사용되는 디지털 메모리 소자의 기본이 되고 있는 바이너리(binary) 메모리의 기본 개념과 합치되는 점이기 때문에, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT)와 같은 강유전체를 이용한 메모리 소자의 연구가 주목을 받고 있다.
이러한 FRAM(Ferroelectric Random Access Memory)의 실현에 장애가 되는 가장 큰 요소로는, PZT 캐패시터의 강유전 특성이 후속 공정시의 조건에 의해 열화 된다는 것이다. 그 중에서 가장 큰 문제점은 수소(hydrogen)가 유입된 후속 공정을 진행한 후 나타나는 PZT 박막의 분극 이력곡선(Polarization Hysteresis Loop)의 열화 현상이다.
특히, 층간 절연막(interlayer dielectric; ILD) 증착 공정, 금속간 절연막(intermetallic dielectric; IMD) 증착 공정, 또는 소자의 페시베이션을 위한 실리콘 질화막을 형성하는 공정 등은 필연적으로 수소 분위기에서의 열처리 공정이 수반되기 때문에 PZT 박막의 강유전성을 열화 시킨다는 것이다.
지금까지 공지된 연구 결과에 의하면, 전술한 수소 열처리에 의해 나타나는 열화 현상으로는 잔류 분극의 감소, 피로 속도의 증가, 및 누설 전류의 증가 등으로 보고되고 있다(T. Hase 등에 의한 Integrated Ferroelectrics, 16, 29(1997) 참조). 이와 같은 열화는 400℃ 이하의 낮은 온도에서 빠르게 진행된다.
이러한 현상의 원인으로, 상부 전극으로 사용한 백금(Pt)의 촉매 작용이 보고되고 있으며(Y. Shimamoto 등에 의한 Appl. Phys. Lett. 70, 3096(1997) 참조), 실제 잔류 분극이 감소하는 메커니즘은 수소에 의한 산소 빈자리 형성과 PZT 박막 내에 수소의 유입 때문으로 이해되고 있다(H. Miki 등에 의한 Jpn. J. Appl. Phys. 36, 1132(1997) 참조).
즉, 상부전극(Pt)/강유전체 박막(PZT)/하부전극(Pt)으로 구성되는 캐패시터는 수소(hydrogen)가 함유된 300℃ 이상의 환원 분위기에서 공정이 진행되면, 누설 전류 특성이 저하되고, 강유전성이 급격히 열화된다.
따라서, 후속의 수소 열처리를 필수적으로 수반하고 있는 지금까지의 방법은 우수한 잔류 분극 및 누설전류 특성이 절실히 요구되는 FRAM 소자에 부적합하며, 이러한 수소에 의한 손상(hydrogen damage)을 저감시킬 수 있는 신규의 방법이 절실히 요구되고 있다.
본 발명은 강유전체 캐패시터에서 전극으로 사용되는 백금족 금속의 경우, 후속의 수소 열처리 공정시 수소를 해리 흡착하는 화학적 흡착력이 강하기 때문에 수소 원자를 강유전체 박막으로 공급함으로써 열화 반응을 촉진시키는 것을 억제할 수 있는 강유전체 캐패시터의 제조 방법을 제공하고자 한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해결하기 위하여, 수소 내성 강화를 위한 금속막으로 이루어진 캡층 (capping layer)을 구비하는 강유전체 캐패시터의 제조방법을 제공하는 것이다.
도 1은 본 발명에 따라 제작된 강유전체 캐패시터의 개략적인 단면도이다.
도 2는 상부전극을 구비한 강유전체 캐패시터의 열처리 온도에 따른 이력 곡선을 도시한 그래프이다.
도 3은 상부전극이 없는 강유전체 박막의 열처리 후의 이력 곡선을 도시한 그래프이다.
도 4는 본 발명에 따른 캡층을 구비한 강유전체 캐패시터의 열처리 후의 이력 곡선을 도시한 그래프이다.
본 발명의 바람직한 실시예에 따르면, 상기 기술적 과제는,
반도체 기판 상에 게이트 전극과 반도체 기판 내에 소오스/드레인 영역을 구비하는 트랜지스터를 형성하는 단계, 상기 트랜지스터의 소오스/드레인 영역중의 하나와 접속된 하부전극 패턴, 유전체막 패턴 및 상부전극 패턴을 순차적으로 구비하는 강유전체 캐패시터를 형성하는 단계, 및 상기 강유전체 캐패시터의 상부전극 패턴 위에 수소 내성 강화를 위한 금속막으로 구성된 캡층(capping layer)을 형성하는 단계를 포함하는 강유전체 캐패시터의 제조방법에 의해 달성된다.
본 발명에 의하면, 강유전체 캐패시터의 상부전극으로 사용되는 백금족 금속이 수소를 해리 흡착하는 화학적 흡착력이 강하여 수소 원자를 강유전체 박막에 공급함으로써 열화 반응을 촉진시키는 것을 억제하는 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 그리고, 이하에서 강유전체 물질은 고유전율의 강유전체 또는 고유전율의 상유전체 물질을 포함한다.
일반적으로, 수소에 의한 PZT(Pb, ZrxTi1-xO3) 박막의 열화 현상은 잔류분극의 감소, 피로속도의 증가, 및 누설전류의 증가 등의 구체적인 문제점으로 나타난다. 이 원인은 수소의 환원 반응에 의한 산소 빈자리, 납 빈자리 등의 형성에 기인한다고 보고되고 있으며, 특히 상부 전극으로 사용된 백금족 금속이 블러킹의 역할 대신에 수소를 해리 흡착하는 촉매 역할을 수행하는 것으로 인식되고 있다.
이것은 백금족 금속의 경우, 수소를 해리 흡착하는 화학적 흡착력이 강하기 때문에 수소 원자를 강유전체 박막에 공급함으로써 전술한 열화 반응을 촉진시키는 것을 의미한다. 하지만, 이러한 화학적 흡착은 표면에 단원자층만이 반응을 할 수 있으므로, 표면과 결정 입계에 흡착 반응이 적은 금속을 도포할 수 있다면 백금의 촉매 반응을 억제할 수 있다.
따라서, 본 발명은 강유전체 캐패시터의 상부전극 패턴 위에 수소에 대한 내성을 강화하기 위한 금속막으로 구성된 캡층(capping layer)을 형성함으로써, 수소에 의한 손상(Hydrogen damage)을 방지하는 것이다.
도 1은 본 발명에 따라 제작된 COB(Capacitor On Bit-line) 구조의 강유전체 캐패시터의 단면을 간략히 도시한 것이다.
도 1을 참조하면, 반도체 기판(100) 상에 게이트 절연막(102)을 형성하고, 이 게이트 절연막(102) 상에 게이트 전극(104)을 형성한다. 연이어, 상기 반도체 기판(100) 내에 상기 게이트 전극(104)을 마스크로 이용하여 불순물 이온을 주입하여 소오스 및 드레인 영역(106, 107)을 형성하여 트랜지스터를 완성한다.
이어서, 상기 결과물 전면에 PSG, BPSG, TEOS 및 USG 중에서 선택된 어느 하나의 절연물질을 증착한 다음 평탄화하여 층간 절연막(108)을 형성한다. 이어서, 상기 층간 절연막(108)을 패터닝하여 소오스 영역(106) 또는 드레인 영역(107)을 노출시키는 콘택 홀을 형성한다.
상기 콘택 홀이 형성된 결과물 전면에 콘택 홀을 채우는 도전막, 예컨대 불순물이 도핑된 Si, W, Ta, Ru, Ir, Pt, Os, WSi, WN 또는 이들의 조합막을 형성하고, 이를 CMP(Chemical Mechanical Polishing)를 이용하여 평탄화하여 상기 콘택 홀 내부에 상기 소오스 영역(106)과 접촉하는 콘택 플러그(110)를 형성한다. 이때, 콘택 홀 내부에만 선택적으로 도전막을 형성하여 콘택 플러그(110)를 형성할 수도 있다.
이어, 상기 도전성 플러그(110)가 형성된 결과물 상에 캐패시터의 하부 전극 패턴(112)을 형성한다. 이때, 상기 캐패시터의 하부전극 패턴(112)은 금속막, 도전성 금속 산화막, 또는 이들의 복합막을 사용하여 형성한다. 대표적인 하부전극 물질로는 Pt, Ir, Ru, Rh, Os, Pd, RuO2, IrO2, (Ca,Sr)RuO3, LaSrCoO3등이 있다.
상기 하부전극 패턴(112) 위에 PZT와 같은 강유전체 패턴(114)을 형성한다. 상기 강유전체막(114)으로는 TiO2, Ta2O5, Al2O3, SiO2, SiN, BaTiO3, SrTiO3, (Ba,Sr)TiO3, Bi4Ti3O12, PbTiO3, (Pb,La)(Zr,Ti)O3, Pb(Zr,Ti)O3, 및 SrBi2Ta2O9로 이루어진 그룹에서 선택된 어느 하나를 사용한다. 상기 강유전체막 패턴(114) 상부에 상부 전극용 도전막 예를 들면, 백금족 금속막을 형성한 후, 사진식각 공정을 통해 상부전극 패턴(116), 강유전체막 패턴(114), 및 하부전극 패턴(112)을 셀 단위로 패터닝하여 강유전체 캐패시터의 제작을 완성한다.
이어, 강유전체 캐패시터의 상부전극 패턴(116) 위에 후속 공정의 수소 열처리시의 수소에 의한 손상(hydrogen damage)으로 부터 강유전체 박막을 보호하기 위하여, 수소에 대한 내성을 갖는 금속막으로 이루어진 캡층(120)을 형성한다.
이때, 상기 수소 내성 강화를 위한 캡층(120)의 금속막으로, 납(Pb), 바륨(Ba), 티타늄(Ti), 비쓰무스(Bi), 스트론튬(Sr), 라듐(La), 및 지르코늄(Zr)으로 이루어진 그룹에서 선택된 어느 하나를 사용하는 것이 바람직하다. 또한, 상기 캡층(120)은 스퍼터링, CVD(Chemical Vapor Deposition), 및 ALD(Atomic Layer Deposition) 중의 어느 하나의 방식으로 수행되며, 이 캡층(120)의 증착 두께는 약 50Å 정도가 바람직하다.
도시되지는 않았지만, 상기 공정을 통하여 수소에 대한 내성이 강화된 박형의 금속막으로 캡층(capping layer)(120) 위에 절연막을 형성한다. 이 절연막은 실리콘을 포함하는 산화막을 이용하여 형성한다. 따라서, 실리콘 산화막, BPSG 및 PSG로 이루어진 그룹에서 선택된 어느 하나로 형성하는 것이 바람직하다.
본 발명에 따르면, 하부전극 패턴(112), 강유전체막 패턴(114) 및 상부전극 패턴(116)으로 이루어진 캐패시터와 상기 절연막(도시 안됨)과의 사이에 납(Pb)과 같은 금속의 캡층(120)을 증착하여, 후속 공정의 열처리 시 백금의 촉매 효과를 억제함으로써, 수소에 대한 열화를 방지할 수 있다.
본 발명의 효과는, 강유전체 캐패시터의 열처리 온도에 따른 분극 이력특성을 측정한 하기의 실험예를 통하여 더욱 명확해 질 수 있다. 물론, 이 실험예가 본 발명을 제한하려는 것은 아니다.
도 2는 백금 상부전극이 형성된 시편(Pt/PZT/Pt)을 온도 유지시간을 10분으로 고정하고 온도를 증가시키면서 수소 열처리한 시편의 이력 곡선(hysteresis loop)을 도시한 그래프로서, (a) 곡선은 100℃의 얼처리 온도에서, (b) 곡선은 200℃, (c) 곡선은 300℃, (d) 곡선은 400℃의 온도에서 수소 열처리한 이력 곡선을 각각 나타낸다.
도 2에서 쉽게 알 수 있는 바와 같이, 100℃에서 수소 열처리한 곡선 (a)의 시편은 열처리하지 않은 초기 시편과 비교하여 거의 변화가 없으며, 400℃에서 수소 열처리한 곡선 (d)와 같은 시편의 경우, 잔류 분극과 항 전압이 거의 '0'에 가까운 상유전성을 보이고 있다. 한편, 곡선 (c)와 같이 강유전체 열화의 중간 과정으로 보이는 300℃ 수소 열처리한 시편의 이력 곡선은 0V를 기준으로 분리되어 변형되고 있다. 따라서, 이와 같은 분극 이력곡선의 변형은 PZT 박막 상부에 양 전하의 축적에 의한 것임을 알 수 있다.
도 3은 상부전극이 형성되지 않은 시편(PZT/Pt)을 상기 실험 결과에서 열화가 가장 심하게 일어나는 조건(400℃, 10 min.)으로 열처리한 시편의 분극 이력곡선을 나타낸다.
도 3에서 알 수 있는 바와 같이, 잔류 분극은 6.4 μC/㎠ 정도로 낮은 잔류 분극값을 갖고 있지만, 강유전성을 여전히 나타내고 있다. 그 이유는 백금 상부전극의 촉매 작용이 없기 때문에 열화가 심하게 진행되지 않은 것으로 판단되며, 수소 분위기, 3 Torr의 감압 상태에서 열처리함으로써 환원 분위기를 통해 PZT 박막내에 산소 부족을 촉진시킨 것임을 알 수 있다.
도 4는 본 발명에 따른 캡층을 구비한 강유전체 캐패시터의 열처리 후의 이력 곡선을 도시한 그래프로서, 백금 상부전극의 수소의 해리 흡착 반응과 촉매 반응을 비활성화시키기 위해 백금 상부전극 위에 약 60Å 정도의 두께를 갖는 박형의 납(Pb)을 스퍼터링으로 증착한 시편을 400℃의 온도에서 약 10분간 수소 열처리한 후의 이력곡선을 나타낸다.
도 4에서 알 수 있는 바와 같이, 본 발명에 의하면, 백금만으로 이루어진 상부전극이 있는 시편을 동일 조건에서 수소 열처리한 도 2의 (d) 곡선과 비교할 때, 자발 분극의 열화가 현격히 줄어듦을 알 수 있다. 이는 백금의 표면을 납으로 코팅함으로써, 수소가 원자 상태로 해리 흡착하는 것을 방해하기 때문이다.
도면 및 상세한 설명에서 본 발명의 바람직한 실시예가 기술되었고, 특정 용어가 사용되었으나, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한하고자 하는 목적이 아니라 기술적인 개념에서 사용된 것이다. 따라서, 본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
이상 설명한 바와 같이, 본 발명에 따른 캡층(capping layer)은 강유전체 캐패시터의 상부전극과 절연막간의 수소 손상(Hydrogen Damage)에 대한 장벽 역할을 수행하여 백금족 상부전극의 촉매 효과를 억제함으로써, 캐패시터의 분극 특성을 개선하며, 누설전류의 발생도 감소시킬 수 있는 효과를 발휘한다.

Claims (3)

  1. 반도체 기판 상에 게이트 전극과 반도체 기판 내에 소오스/드레인 영역을 구비하는 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소오스/드레인 영역중의 하나와 접속된 하부전극 패턴, 유전체막 패턴 및 상부전극 패턴을 순차적으로 구비하는 강유전체 캐패시터를 형성하는 단계; 및
    상기 강유전체 캐패시터의 상부전극 패턴 위에 수소 내성 강화를 위한 금속막으로 구성된 캡층(capping layer)을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 캐패시터의 제조방법.
  2. 제1항에 있어서,
    상기 수소에 대한 내성을 갖는 금속막으로 이루어진 캡층은,
    납(Pb), 바륨(Ba), 티타늄(Ti), 비쓰무스(Bi), 스트론튬(Sr), 라듐(La), 및 지르코늄(Zr)으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 강유전체 캐패시터의 제조방법.
  3. 제1항에 있어서, 상기 캡층을 형성하는 단계는,
    스퍼터링, CVD(Chemical Vapor Deposition), 및 ALD(Atomic Layer Deposition) 중의 어느 하나의 방식으로 수행되는 것을 특징으로 하는 강유전체 캐패시터의 제조방법.
KR1019990034128A 1999-08-18 1999-08-18 수소 내성 강화를 위한 강유전체 캐패시터의 제조방법 KR20010018256A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990034128A KR20010018256A (ko) 1999-08-18 1999-08-18 수소 내성 강화를 위한 강유전체 캐패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990034128A KR20010018256A (ko) 1999-08-18 1999-08-18 수소 내성 강화를 위한 강유전체 캐패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR20010018256A true KR20010018256A (ko) 2001-03-05

Family

ID=19607683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034128A KR20010018256A (ko) 1999-08-18 1999-08-18 수소 내성 강화를 위한 강유전체 캐패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR20010018256A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692466B1 (ko) * 2005-01-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치와 그 제조 방법
KR100799117B1 (ko) * 2001-12-21 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799117B1 (ko) * 2001-12-21 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100692466B1 (ko) * 2005-01-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치와 그 제조 방법
US7518173B2 (en) 2005-01-18 2009-04-14 Fujitsu Microelectronics Limited Semiconductor device having ferroelectric capacitor and its manufacture method

Similar Documents

Publication Publication Date Title
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
US7585683B2 (en) Methods of fabricating ferroelectric devices
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US6500678B1 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6617206B1 (en) Method of forming a capacitor structure
KR100729231B1 (ko) 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US20090061538A1 (en) Methods of forming ferroelectric capacitors and methods of manufacturing semiconductor devices using the same
US6396092B1 (en) Semiconductor device and method for manufacturing the same
US6635497B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6596547B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
KR19990061803A (ko) 강유전체 메모리 장치 및 그 제조 방법
JP5672832B2 (ja) 半導体装置とその製造方法
US6686236B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6528328B1 (en) Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US20030011014A1 (en) Capacitor with high dielectric constant materials and method of making
US6576942B2 (en) Diffusion prevention film and a semiconductor storage device
US20080076191A1 (en) GCIB smoothing of the contact level to improve PZT films
US6503792B2 (en) Method for fabricating a patterned metal-oxide-containing layer
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
KR20000014388A (ko) 강유전체 메모리 커패시터 및 그 제조방법
KR20010018256A (ko) 수소 내성 강화를 위한 강유전체 캐패시터의 제조방법
KR100607163B1 (ko) 강유전체 메모리 소자 및 그 제조방법
JP2007081443A (ja) 半導体装置およびその製造方法
US6884674B2 (en) Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid