KR20010013579A - Capacitor and method of making - Google Patents

Capacitor and method of making Download PDF

Info

Publication number
KR20010013579A
KR20010013579A KR19997011586A KR19997011586A KR20010013579A KR 20010013579 A KR20010013579 A KR 20010013579A KR 19997011586 A KR19997011586 A KR 19997011586A KR 19997011586 A KR19997011586 A KR 19997011586A KR 20010013579 A KR20010013579 A KR 20010013579A
Authority
KR
South Korea
Prior art keywords
capacitor
capacitor plate
elements
connector
plate element
Prior art date
Application number
KR19997011586A
Other languages
German (de)
French (fr)
Korean (ko)
Inventor
퀵나사니엘알.
코프클린턴브이.
리버만마이클
소보레브스키알렉산더
머레이마이클씨.
Original Assignee
브라이언 디어
유에스에프 필트레이션 앤드 세퍼레이션스 그룹 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브라이언 디어, 유에스에프 필트레이션 앤드 세퍼레이션스 그룹 인크. filed Critical 브라이언 디어
Publication of KR20010013579A publication Critical patent/KR20010013579A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/28Tubular capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil

Abstract

An apparatus and process is disclosed for making a capacitor comprising the step of covering a first capacitor plate element (12) with a spacing material (30). The first capacitor plate element (12) and the spacing material (30) are encased within a second capacitor element (22). The second capacitor plate element (22) is drawn for reducing the outer diameter thereof. A multiplicity of the capacitor elements are inserted within a second capacitor plate connector (23). The second capacitor plate connector (23) is drawn for reducing the outer diameter of the metallic tube and for electrically interconnecting the multiplicity of the second capacitor plate elements (22) with the second capacitor plate connector (23) to form a second capacitor plate (20). The multiplicity of the first capacitor elements are interconnected with a first capacitor plate connector (13) to form a first capacitor plate (10). In one embodiment of the invention, the spacing material is a dielectric material (30) whereas in another embodiment of the invention, the spacing material is transformed into or replaced by a dielectric material.

Description

캐패시터 및 그 제조 방법{CAPACITOR AND METHOD OF MAKING}Capacitor and Manufacturing Method Thereof {CAPACITOR AND METHOD OF MAKING}

오랫 동안에 걸쳐, 전자 부품의 크기는 전기 및 전자 기술 분야에서 꾸준하고 현저히 감소되어 왔다. 그러한 전기 부품 크기의 현저한 감소와 더불어, 전자 부품의 속도 및 복잡성은 전기 및 전자 기술 분야에서 실제 증가하여 왔다. 전자 부품의 크기의 감소는 주로 반도체 및 저항 소자의 영역 내에서 주로 이루어져 왔다. 그러나, 그러한 크기의 현저한 감소는 전기 캐패시터의 영역에는 영향을 주지 못해왔다.Over the years, the size of electronic components has been steadily and markedly reduced in the field of electrical and electronic technologies. In addition to the significant reduction in the size of such electrical components, the speed and complexity of the electronic components have actually increased in the field of electrical and electronic technologies. The reduction of the size of electronic components has been mainly made in the areas of semiconductors and resistive elements. However, the significant reduction in size has not affected the area of the electrical capacitors.

캐패시터는 2 개의 도전성판 사이에 개재된 유전체에 의해 분리된 2 개의 도전성판에 의해 형성된다. 캐패시터의 정전 용량은 캐패시터의 도전성판의 면적에 직접 비례하고 도전성판의 분리 또는 유전체의 두께에 역비례한다. 캐패시터의 유전체는 캐패시터의 정전 용량을 증가시키도록 충분히 얇은 한편 도전성 캐패시터 판들 간의 잠재적 전압차를 견디기에 충분한 두께로 되어야 한다.The capacitor is formed by two conductive plates separated by a dielectric interposed between the two conductive plates. The capacitance of the capacitor is directly proportional to the area of the conductive plate of the capacitor and inversely proportional to the separation of the conductive plate or the thickness of the dielectric. The dielectric of the capacitor should be thin enough to increase the capacitance of the capacitor while being thick enough to withstand the potential voltage difference between the conductive capacitor plates.

캐패시터 크기의 임의의 감소는 캐패시터의 물리적 형태, 즉 도전성 캐패시터 판들의 총표면적 및 캐패시터의 도전성판들 간의 유전성 절연체의 두께에 의해 한정됨을 알 수 있다. 따라서, 동일 정전 용량을 유지하면서 캐패시터의 물리적 치수를 감소시키기 위해, 도전성 캐패시터 판들의 총표면적의 임의의 감소는 유전체의 두께 또는 도전성 캐패시터 판들 간의 간격의 해당 감소와 관련되어야 한다.It can be seen that any reduction in capacitor size is limited by the physical shape of the capacitor, ie the total surface area of the conductive capacitor plates and the thickness of the dielectric insulator between the conductive plates of the capacitor. Thus, to reduce the physical dimensions of the capacitor while maintaining the same capacitance, any reduction in the total surface area of the conductive capacitor plates must be related to the corresponding reduction in the thickness of the dielectric or the spacing between the conductive capacitor plates.

전통적으로, 종래 기술의 캐패시터는 유전체에 의해 분리된 제1 및 제2 포일을 원통형 롤로 압연함으로써 성형된다. 종래 기술의 일부는 박판 기술등을 구체화함으로써 캐패시터의 소형화를 시도하여 왔다. 박판 기술을 이용함으로써, 도전성 캐패시터 판들의 물리적 두께는 그 표면적의 감소 없이 줄어들게 된다. 박판 기술의 이용은 정해진 정전 용량용 캐패시터의 물리적 크기의 감소에 도움을 주게 된다.Traditionally, capacitors of the prior art are molded by rolling first and second foils separated by a dielectric into a cylindrical roll. Some of the prior arts have attempted miniaturization of capacitors by incorporating thin sheet technology or the like. By using thin plate technology, the physical thickness of the conductive capacitor plates is reduced without reducing its surface area. The use of sheet metal technology helps to reduce the physical size of a given capacitance capacitor.

따라서, 본 발명의 목적은 지금까지 종래 기술에 의해 알려져 있지 않은 물리적 크기에 대해 매우 큰 정전 용량을 갖는 캐패시터의 제조 장치 및 방법을 제공하기 위한 것이다.It is therefore an object of the present invention to provide an apparatus and method for the manufacture of capacitors with very large capacitances over a physical size not known by the prior art.

본 발명의 또 다른 목적은 매우 신뢰성있고 고온 작업을 할 수 있는 캐패시터의 제조 장치 및 방법을 제공하기 위한 것이다.It is yet another object of the present invention to provide an apparatus and method for manufacturing capacitors which are very reliable and capable of high temperature operation.

본 발명의 또 다른 목적은 병렬 전기 접속된 다수의 동축 캐패시터를 이용하는 캐패시터의 제조 장치 및 방법을 제공하기 위한 것이다.Another object of the present invention is to provide an apparatus and method for manufacturing a capacitor using a plurality of coaxial capacitors connected in parallel.

본 발명의 또 다른 목적은 각각의 개별 동축 캐패시터가 상호 접속에 앞서 임의의 결함에 대해 검사할 수 있어 다수의 동축 캐패시터 중 하나의 결함이 있는 캐패시터로 인해 그 캐패시터를 폐기할 필요성을 없앨 수 있는 캐패시터의 제조 장치 및 방법을 제공하기 위한 것이다.It is another object of the present invention that each individual coaxial capacitor can be inspected for any defects prior to interconnection, eliminating the need to discard the capacitor due to a defective capacitor of one of the plurality of coaxial capacitors. It is to provide an apparatus and method for producing the same.

본 발명의 또 다른 목적은 와이어 인발 공정에서 유전체에 의해 분리된 동축 도체를 인발함으로써 캐패시터를 제조하는 장치 및 방법을 제공하기 위한 것이다.It is another object of the present invention to provide an apparatus and method for manufacturing a capacitor by drawing a coaxial conductor separated by a dielectric in a wire drawing process.

본 발명의 또 다른 목적은 와이어 인발 공정으로 다중 개별 동축 캐패시터를 인발함으로써 캐패시터를 제조하는 장치 및 방법을 제공하기 위한 것이다.It is another object of the present invention to provide an apparatus and method for manufacturing capacitors by drawing multiple individual coaxial capacitors in a wire drawing process.

앞서의 목적들은 본 발명과 더욱 관련된 목적들의 일부를 약술한 것이다. 이러한 목적들은 본 발명의 더 두드러진 특징 및 적용예의 일부를 단지 설명하는 것으로 해석되어야 한다. 많은 다른 유익한 결과들은 공개된 본 발명을 상이한 방식으로 적용함으로써 또는 본 발명을 본 발명의 범주 내에서 수정함으로써 달성될 수 있다. 따라서, 본 발명의 완전한 이해로부터의 다른 목적들을 본 발명의 요약, 첨부 도면과 관련하여 청구범위에 의해 한정된 본 발명의 범주 외에 바람직한 실시예를 설명하는 상세한 설명을 참조함으로써 얻을 수 있게 된다.The above objects outline some of the more relevant objects of the present invention. These objects should be construed as merely describing some of the more salient features and applications of the present invention. Many other beneficial results can be achieved by applying the disclosed invention in different ways or by modifying the invention within the scope of the invention. Accordingly, other objects from a complete understanding of the invention may be obtained by reference to the following detailed description which describes preferred embodiments other than the scope of the invention as defined by the claims, in conjunction with the summary of the invention.

본 발명은 전기 및 전자 회로용 캐패시터에 관한 것이고, 특히 높은 정전 용량 및 적은 물리적 용적을 갖는 개선된 금속 캐패시터에 관한 것이다. 본 발명은 또한 와이어 인발 공정을 통한 개선된 금속 캐패시터의 제조 방법에 관한 것이다.The present invention relates to capacitors for electrical and electronic circuits, and in particular to improved metal capacitors having high capacitance and low physical volume. The invention also relates to a method for producing an improved metal capacitor through a wire drawing process.

도1은 본 발명의 캐패시터의 등각도.1 is an isometric view of a capacitor of the present invention.

도2는 도1의 캐패시터의 단면도.2 is a cross-sectional view of the capacitor of FIG.

도3은 캐패시터의 개선된 제조 방법을 도시한 블록 선도.3 is a block diagram illustrating an improved method of manufacturing a capacitor.

도4는 도3에 언급된 와이어로서 도시된 제1 캐패시터 판 소자의 등각도.4 is an isometric view of a first capacitor plate element shown as the wire mentioned in FIG.

도4a는 도4의 단부도.4A is an end view of FIG. 4;

도5는 도4의 제1 캐패시터 판 소자를 둘러싸고 있는 유전체의 등각도.5 is an isometric view of the dielectric surrounding the first capacitor plate element of FIG.

도5a는 도5의 단부도.Fig. 5A is an end view of Fig. 5;

도6은 제2 캐패시터 판 소자 내에 놓여 있는 제1 캐패시터 판 소자와 유전체의 등각도.Fig. 6 is an isometric view of a dielectric with a first capacitor plate element lying within the second capacitor plate element.

도6a는 도6의 단부도.6A is an end view of FIG. 6;

도7은 캐패시터 소자의 성형을 위해 제1 캐패시터 판 소자 및 유전체와 함께 제2 캐패시터 판 소자를 인발한 후의 등각도.Fig. 7 is an isometric view after drawing the second capacitor plate element together with the first capacitor plate element and the dielectric for shaping the capacitor element;

도7a는 도7의 확대 단부도.7A is an enlarged end view of FIG.

도8은 다중 캐패시터 소자를 일열로 조립한 것을 도시한 등각도.FIG. 8 is an isometric view illustrating assembly of multiple capacitor elements in a row; FIG.

도8a는 도8의 단부도.8A is an end view of FIG. 8;

도9는 캐패시터 소자들의 열을 둘러싸는 제2 캐패시터 판 커넥터의 등각도.9 is an isometric view of a second capacitor plate connector surrounding a row of capacitor elements.

도9a는 도9의 단부도.9A is an end view of FIG.

도10은 제2 캐패시터 판을 성형하도록 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 캐패시터 소자들의 열을 내부에 갖춘 제2 캐패시터 판 커넥터를 인발한 후의 등각도.Figure 10 is an isometric view after drawing a second capacitor plate connector having a row of capacitor elements therein to electrically interconnect the second capacitor plate elements to the second capacitor plate connector to form a second capacitor plate.

도10a는 도10의 확대 단부도.10A is an enlarged end view of FIG. 10;

도11은 캐패시터 소자들의 열의 제1 캐패시터 판 소자들 각각의 일부를 노출한 후의 등각도.Figure 11 is an isometric view after exposing a portion of each of the first capacitor plate elements in a row of capacitor elements.

도11a는 도11의 확대 단부도.Figure 11A is an enlarged end view of Figure 11;

도12는 제1 캐패시터 판을 성형하도록 다중 제1 캐패시터 소자들을 제1 캐패시터 판 커넥터에 상호 접속시키는 등각도.12 is an isometric view of interconnecting multiple first capacitor elements to a first capacitor plate connector to form a first capacitor plate.

도12a는 도12의 확대도.12A is an enlarged view of FIG.

도13은 도12의 캐패시터의 패키징 후의 등각도.FIG. 13 is an isometric view after packaging of the capacitor of FIG. 12; FIG.

도13a는 도13의 확대도.13A is an enlarged view of FIG.

도14는 캐패시터의 개선된 제1 제조 방법을 도시한 블록 선도.Figure 14 is a block diagram illustrating an improved first method of manufacturing a capacitor.

도15는 도14에 언급된 와이어로서 도시된 제1 캐패시터 판 소자의 등각도.FIG. 15 is an isometric view of a first capacitor plate element shown as the wire mentioned in FIG.

도15a는 도15의 단부도.Figure 15A is an end view of Figure 15;

도16은 도15의 제1 캐패시터 판 소자를 둘러싸고 있는 유전체의 등각도.Figure 16 is an isometric view of the dielectric surrounding the first capacitor plate element of Figure 15;

도16a는 도16의 단부도.Figure 16A is an end view of Figure 16;

도17은 제2 캐패시터 판 소자 내에 놓여 있는 제1 캐패시터 판 소자와 스페이스 바 재료의 등각도.Figure 17 is an isometric view of the first capacitor plate element and the space bar material lying within the second capacitor plate element.

도17a는 도17의 단부도.Figure 17A is an end view of Figure 17;

도18은 캐패시터 소자의 성형을 위해 제1 캐패시터 판 소자 및 간격 재료와 함께 제2 캐패시터 판 소자를 인발한 후의 등각도.Fig. 18 is an isometric view after drawing the second capacitor plate element together with the first capacitor plate element and the spacing material for shaping the capacitor element;

도18a는 도18의 확대 단부도.18A is an enlarged end view of FIG. 18;

도19는 다중 동축 소자들을 평행 열로 조립한 것을 도시한 등각도.19 is an isometric view illustrating the assembly of multiple coaxial elements in parallel rows.

도19a는 도19의 단부도.19A is an end view of FIG. 19;

도20은 동축 소자들의 평행 열을 둘러싸는 제2 캐패시터 판 커넥터의 등각도.20 is an isometric view of a second capacitor plate connector enclosing parallel rows of coaxial elements.

도20a는 도20의 단부도.20A is an end view of FIG. 20;

도21은 제2 캐패시터 판을 성형하도록 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 동축 소자들의 평행 열을 내부에 갖춘 제2 캐패시터 판 커넥터를 인발한 후의 등각도.Figure 21 is an isometric view after drawing a second capacitor plate connector having therein a parallel row of coaxial elements to electrically interconnect the second capacitor plate elements to the second capacitor plate connector to form a second capacitor plate.

도21a는 도21의 확대 단부도.Figure 21A is an enlarged end view of Figure 21;

도22는 도21의 동축 소자들의 평행 열을 다수의 세그먼트로 절단한 후의 등각도.FIG. 22 is an isometric view after cutting parallel rows of the coaxial elements of FIG. 21 into multiple segments. FIG.

도22a는 도22의 확대 단부도.Figure 22A is an enlarged end view of Figure 22;

도23은 캐패시터 소자들의 평행 열의 제1 캐패시터 판 소자들 각각의 일부를 노출한 후의 등각도.Figure 23 is an isometric view after exposing a portion of each of the first capacitor plate elements in a parallel row of capacitor elements.

도23a는 도23의 확대 단부도.FIG. 23A is an enlarged end view of FIG. 23; FIG.

도24는 캐패시터 소자들의 평행 열을 성형하도록 간격 재료를 유전체로 대치하는 공정을 도시한 등각도.Fig. 24 is an isometric view showing a process of replacing the spacer material with a dielectric to form parallel rows of capacitor elements.

도24a는 도24의 확대 단부도.Figure 24A is an enlarged end view of Figure 24;

도25는 제1 캐패시터 판을 성형하도록 다중 제1 캐패시터 소자들을 제1 캐패시터 판 커넥터에 상호 접속시키는 등각도.Figure 25 is an isometric view of interconnecting multiple first capacitor elements to a first capacitor plate connector to form a first capacitor plate.

도25a는 도25의 확대도.FIG. 25A is an enlarged view of FIG. 25;

도26은 도25의 캐패시터의 패키징 후의 등각도.Figure 26 is an isometric view after packaging of the capacitor of Figure 25;

도26a는 도26의 확대도.FIG. 26A is an enlarged view of FIG.

도27은 캐패시터의 개선된 제조 방법을 도시한 블록 선도.Fig. 27 is a block diagram showing an improved method of manufacturing a capacitor.

도28은 도27에 언급된 와이어로서 도시된 제1 캐패시터 판 소자의 등각도.FIG. 28 is an isometric view of a first capacitor plate element shown as the wire mentioned in FIG. 27; FIG.

도28a는 도28의 단부도.FIG. 28A is an end view of FIG. 28;

도29는 제1 캐패시터 판 소자를 둘러싸고 있는 제2 캐패시터 판 소자의 등각도.Fig. 29 is an isometric view of a second capacitor plate element surrounding the first capacitor plate element.

도29a는 도29의 단부도.FIG. 29A is an end view of FIG. 29; FIG.

도30은 캐패시터 소자를 성형하도록 제1 캐패시터 판 소자와 함께 제2 캐패시터 판 소자를 인발한 후의 등각도.30 is an isometric view after drawing the second capacitor plate element together with the first capacitor plate element to mold the capacitor element;

도30a는 도30의 확대 단부도.30A is an enlarged end view of FIG. 30;

도31은 다중 동축 소자들을 평행 열로 조립한 것을 도시한 등각도.Fig. 31 is an isometric view illustrating the assembly of multiple coaxial elements in parallel rows.

도31a는 도31의 단부도.FIG. 31A is an end view of FIG. 31;

도32는 동축 소자들의 평행 열을 둘러싸는 제2 캐패시터 판 커넥터의 등각도.Figure 32 is an isometric view of a second capacitor plate connector enclosing parallel rows of coaxial elements.

도32a는 도32의 단부도.32A is an end view of FIG. 32;

도33은 제2 캐패시터 판을 성형하도록 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 동축 소자들의 평행 열을 내부에 갖는 제2 캐패시터 판 커넥터를 인발한 후의 등각도.Figure 33 is an isometric view after drawing a second capacitor plate connector having a parallel row of coaxial elements therein for electrically interconnecting the second capacitor plate elements to the second capacitor plate connector to form a second capacitor plate.

도33a는 도33의 확대 단부도.Figure 33A is an enlarged end view of Figure 33;

도34는 도33의 동축 소자들의 평행 열을 다수의 세그먼트로 절단한 후의 등각도.FIG. 34 is an isometric view after cutting parallel rows of the coaxial elements of FIG. 33 into multiple segments. FIG.

도34a는 도34의 확대 단부도.Figure 34A is an enlarged end view of Figure 34;

도35는 캐패시터 소자들의 평행 열의 제1 캐패시터 판 소자들 각각의 일부를 노출한 후의 등각도.35 is an isometric view after exposing a portion of each of the first capacitor plate elements in a parallel row of capacitor elements.

도35a는 도35의 확대 단부도.Figure 35A is an enlarged end view of Figure 35;

도36은 캐패시터 소자들의 평행 열을 형성하도록 유전체를 성형하는 공정을 도시한 등각도.Fig. 36 is an isometric view showing a process of forming a dielectric to form parallel rows of capacitor elements.

도36a는 도36의 확대 단부도.FIG. 36A is an enlarged end view of FIG. 36;

도37은 유전체의 성형 전의 도36a의 일부의 확대도.Figure 37 is an enlarged view of a portion of Figure 36A before forming the dielectric.

도37a는 유전체의 성형 후의 도37과 유사한 확대도.FIG. 37A is an enlarged view similar to FIG. 37 after molding of the dielectric; FIG.

본 발명은 첨부 도면에 도시된 특정 실시예와 함께 첨부된 청구범위에 의해 한정된다. 본 발명의 요약을 위해, 본 발명은 다중 캐패시터 소자로부터 형성된 열을 포함하는 개선된 캐패시터에 관한 것이다. 다중 캐패시터 소자들의 각각은 그 사이에 개재된 유전체와 함께 제2 캐패시터 판 소자에 의해 둘러싸여진 제1 캐패시터 판 소자를 포함한다. 제1 캐패시터 판 커넥터는 제1 캐패시터 판을 형성하도록 다중 캐패시터 소자들의 제1 캐패시터 판 소자들의 각각을 상호 접속시킨다. 제2 캐패시터 판 커넥터는 제2 캐패시터 판을 형성하도록 다중 캐패시터 소자들의 제2 캐패시터 판 소자들의 각각을 상호 접속시킨다.The invention is defined by the appended claims, along with the specific embodiments shown in the accompanying drawings. For purposes of summarizing the invention, the present invention is directed to an improved capacitor comprising heat formed from multiple capacitor elements. Each of the multiple capacitor elements includes a first capacitor plate element surrounded by a second capacitor plate element with a dielectric interposed therebetween. The first capacitor plate connector interconnects each of the first capacitor plate elements of the multiple capacitor elements to form a first capacitor plate. The second capacitor plate connector interconnects each of the second capacitor plate elements of the multiple capacitor elements to form a second capacitor plate.

본 발명의 하나의 실시예에서, 제1 캐패시터 판 소자는 실제 원형 단면을 갖는 금속 와이어를 포함한다. 유전체는 각각의 제1 캐패시터 판 소자들 상에 산화물을 포함하거나 또는 각각의 제1 캐패시터 판 소자들 상에 코팅을 포함할 수 있다.In one embodiment of the invention, the first capacitor plate element comprises a metal wire having an actual circular cross section. The dielectric may comprise an oxide on each of the first capacitor plate elements or a coating on each of the first capacitor plate elements.

본 발명의 또 다른 실시예에서, 각각의 제2 캐패시터 판 소자들은 각각의 제1 캐패시터 판 소자들 주위의 연속 금속관 형태의 금속관과 유전체를 포함한다. 제1 캐패시터 판 커넥터는 노출부를 갖는 각각의 제1 캐패시터 판 소자들을 포함한다. 제1 캐패시터 판 커넥터는 제1 캐패시터 판을 형성하도록 각각의 다중 제1 캐패시터 소자들의 각각의 노출부를 상호 접속시킨다. 제2 캐패시터 판 커넥터는 제2 금속관 내에 배치되어 전기 접촉되는 다중 캐패시터 소자들을 포함한다.In another embodiment of the invention, each second capacitor plate element comprises a metal tube and a dielectric in the form of a continuous metal tube around each of the first capacitor plate elements. The first capacitor plate connector includes respective first capacitor plate elements with exposed portions. The first capacitor plate connector interconnects each exposed portion of each of the multiple first capacitor elements to form a first capacitor plate. The second capacitor plate connector includes multiple capacitor elements disposed in and in electrical contact with the second metal tube.

본 발명은 또한 제1 캐패시터 판 소자들을 간격 재료로 덮는 단계를 포함하는 캐패시터를 제조하기 위한 제1 공정으로 구체화된다. 제1 캐패시터 판 소자와 간격 재료는 제2 캐패시터 판 소자 내에 넣어지게 된다. 제1 캐패시터 판 소자를 갖춘 제2 캐패시터 판 소자와 내부의 간격 재료는 그 외경을 줄이고 캐패시터 소자를 형성하기 위해 인발된다. 다중 캐패시터 소자들은 제2 캐패시터 판 커넥터 내에 삽입된다. 다중 캐패시터 소자를 내부에 갖는 제2 캐패시터 판 커넥터는 그 외경을 줄이기 위해 그리고 제2 캐패시터 판을 형성하도록 다중 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 인발된다. 다중 제1 캐패시터 소자들은 제1 캐패시터 판을 형성하도록 제1 캐패시터 판 커넥터와 상호 접속된다.The invention is also embodied in a first process for manufacturing a capacitor comprising covering the first capacitor plate elements with a gap material. The first capacitor plate element and the spacer material are encased in the second capacitor plate element. The second capacitor plate element with the first capacitor plate element and the gap material therein are drawn to reduce its outer diameter and form the capacitor element. Multiple capacitor elements are inserted in the second capacitor plate connector. A second capacitor plate connector having multiple capacitor elements therein is drawn to reduce its outer diameter and to electrically interconnect the multiple second capacitor plate elements to the second capacitor plate connector to form a second capacitor plate. Multiple first capacitor elements are interconnected with a first capacitor plate connector to form a first capacitor plate.

본 발명은 또한 제1 캐패시터 판 소자를 제공하는 단계를 포함하는 캐패시터를 제조하는 제1 공정으로 구체화된다. 제1 캐패시터 판 소자는 제2 캐패시터 판 소자 내에 넣어지게 된다. 제1 캐패시터 판 소자를 내부에 갖는 제2 캐패시터 판 소자는 그 외경을 줄이고 캐패시터 소자를 형성하기 위해 인발된다. 다중 캐패시터 소자들은 제2 캐패시터 판 커넥터 내에 삽입된다. 다중 캐패시터 소자를 내부에 갖는 제2 캐패시터 판 커넥터는 그 외경을 줄이기 위해 그리고 제2 캐패시터 판을 형성하도록 다중 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 인발된다. 유전체는 각각의 제1 및 제2 캐패시터 판들 사이에 형성된다. 다중 제1 캐패시터 소자들은 제1 캐패시터 판을 형성하도록 제1 캐패시터 판 커넥터에 상호 접속된다.The present invention is also embodied in a first process of manufacturing a capacitor comprising providing a first capacitor plate element. The first capacitor plate element is encased in the second capacitor plate element. The second capacitor plate element having the first capacitor plate element therein is drawn to reduce its outer diameter and form the capacitor element. Multiple capacitor elements are inserted in the second capacitor plate connector. A second capacitor plate connector having multiple capacitor elements therein is drawn to reduce its outer diameter and to electrically interconnect the multiple second capacitor plate elements to the second capacitor plate connector to form a second capacitor plate. A dielectric is formed between each of the first and second capacitor plates. Multiple first capacitor elements are interconnected to the first capacitor plate connector to form a first capacitor plate.

본 발명은 또한 제1 캐패시터 판 소자를 제공하는 단계를 포함하는 캐패시터를 제조하기 위한 제1 공정으로 구체화된다. 제1 캐패시터 판 소자는 제2 캐패시터 판 소자 내에 넣어진다. 제1 캐패시터 판 소자를 내부에 갖는 제2 캐패시터 판 소자는 그 외경을 줄이고 캐패시터 소자를 형성하기 위해 인발된다. 다중 캐패시터 소자들은 제2 캐패시터 판 커넥터 내에 삽입된다. 다중 캐패시터 소자를 내부에 갖는 제2 캐패시터 판 커넥터는 그 외경을 줄이기 위해 그리고 제2 캐패시터 판을 형성하도록 다중 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 인발된다. 유전체는 각각의 제1 및 제2 캐패시터 판들 사이에 형성된다. 다중 제1 캐패시터 소자들은 제1 캐패시터 판을 형성하도록 제1 캐패시터 판 커넥터에 상호 접속된다.The invention is also embodied in a first process for manufacturing a capacitor comprising providing a first capacitor plate element. The first capacitor plate element is encased in the second capacitor plate element. The second capacitor plate element having the first capacitor plate element therein is drawn to reduce its outer diameter and form the capacitor element. Multiple capacitor elements are inserted in the second capacitor plate connector. A second capacitor plate connector having multiple capacitor elements therein is drawn to reduce its outer diameter and to electrically interconnect the multiple second capacitor plate elements to the second capacitor plate connector to form a second capacitor plate. A dielectric is formed between each of the first and second capacitor plates. Multiple first capacitor elements are interconnected to the first capacitor plate connector to form a first capacitor plate.

앞서 설명된 것들은 그 기술 분야에 대한 본 발명의 기여를 더욱 충분히 알 수 있도록 후속의 상세한 설명이 더욱 더 이해될 수 있도록 하기 위해 본 발명에 더 관련되고 중요한 특징들을 보다 광범위하게 요약한 것이다. 본 발명의 청구범위의 주제를 형성하는 본 발명의 또 다른 특징에 대해서는 이후에 설명하기로 한다. 기술된 개념 및 특정 실시예는 본 발명의 동일 목적의 실행을 위해 다른 구조물의 수정 또는 설계를 기초로 용이하게 이용될 수 있음을 알 수 있다. 또한 그 기술 분야에 숙련된 자라면 그러한 동등 구성이 첨부된 특허 청구범위에 기재된 바와 같이 본 발명의 정신 및 범주로부터 벗어나지 않음을 알 수 있게 된다.The foregoing is a broader summary of the more relevant and important features of the present invention in order that the detailed description that follows may be better understood in order to better understand the contribution of the present invention to the art. Further features of the invention, which form the subject of the claims of the invention, will be described later. It will be appreciated that the described concepts and specific embodiments can be readily utilized based on modifications or designs of other structures for carrying out the same purposes of the present invention. It will also be apparent to those skilled in the art that such equivalent constructions do not depart from the spirit and scope of the present invention as set forth in the appended claims.

본 발명의 성질 및 목적의 더 충분한 이해를 위해, 첨부 도면과 관련된 이하의 상세한 설명을 참고하기로 한다.For a more complete understanding of the nature and objects of the invention, reference is made to the following detailed description taken in conjunction with the accompanying drawings.

몇몇 도면에 걸쳐 유사한 부품에 대해서는 유사한 도면 부호를 부기하기로 한다.Like reference numerals designate like parts throughout the several views.

도1은 본 발명의 캐패시터(5)의 등각도이고 도2는 도1의 캐패시터(5)의 단면도이다. 캐패시터(5)는 전기적 병렬 회로로 상호 접속된 물리적 방향의 평행 열로 도시된 동축 캐패시터 소자(8)의 열(6)을 포함한다.1 is an isometric view of a capacitor 5 of the invention and FIG. 2 is a cross-sectional view of the capacitor 5 of FIG. The capacitor 5 comprises a row 6 of coaxial capacitor elements 8 shown in parallel rows in the physical direction interconnected by electrical parallel circuits.

캐패시터(5)는 유전체(30)에 의해 분리된 제1 캐패시터 판(10)과 제2 캐패시터 판(20)을 포함한다. 제1 캐패시터 판(10)은 각각의 다중 제1 캐패시터 소자(12)가 외경(12D)을 갖는 와이어로서 도시된 다중 제1 캐패시터 소자(12)를 포함한다.Capacitor 5 includes a first capacitor plate 10 and a second capacitor plate 20 separated by dielectric 30. The first capacitor plate 10 includes multiple first capacitor elements 12 in which each of the multiple first capacitor elements 12 is shown as a wire having an outer diameter 12D.

제2 캐패시터 판(20)은 다중 제1 캐패시터 소자(12)를 둘러싸는 다중 제2 캐패시터 소자(22)를 포함한다. 다중 유전체(30)는 각각의 다중 제1 캐패시터 소자(12)와 다중 제2 캐패시터 소자(22) 사이에 개재된다.The second capacitor plate 20 includes multiple second capacitor elements 22 surrounding the multiple first capacitor elements 12. Multiple dielectrics 30 are interposed between each multiple first capacitor element 12 and multiple second capacitor element 22.

도2에 양호하게 도시된 대로, 각각의 제2 캐패시터 소자(22)는 외경(22D)을 형성하는 데 반해, 각각의 다중 유전체(30)는 외경(30D)을 형성한다.As best shown in Fig. 2, each second capacitor element 22 forms an outer diameter 22D, while each multiple dielectric 30 forms an outer diameter 30D.

다중 제1 캐패시터 소자(12)는 제1 캐패시터 판(10)을 형성하도록 제1 판 커넥터(13)에 의해 접속된다. 제1 판 커넥터(13)는 다중 제1 캐패시터 소자(12)와 전기 병렬식으로 상호 접속된다. 제1 캐패시터 판(10)은 제1 와이어 커넥터(14)를 통해 제1 접속 와이어(15)에 접속된다.The multiple first capacitor elements 12 are connected by a first plate connector 13 to form a first capacitor plate 10. The first plate connector 13 is electrically connected in parallel with the multiple first capacitor elements 12. The first capacitor plate 10 is connected to the first connecting wire 15 via the first wire connector 14.

다중 제2 캐패시터 소자(22)는 제2 캐패시터 판(20)을 형성하도록 제2 판 커넥터(23)에 의해 접속된다. 제2 판 커넥터(23)는 다중 제2 캐패시터 소자(22)와 전기 병렬식으로 상호 접속된다. 제2 캐패시터 판(20)은 제2 와이어 커넥터(24)를 통해 제1 접속 와이어(25)에 접속된다.The multiple second capacitor elements 22 are connected by the second plate connector 23 to form the second capacitor plate 20. The second plate connector 23 is electrically connected in parallel with the multiple second capacitor elements 22. The second capacitor plate 20 is connected to the first connection wire 25 via the second wire connector 24.

캐패시터(5)는 제1 및 제2 캐패시터 판(10, 20)을 주위로부터 절연시키기 위해 절연 덮개(40)로 포위된다. 절연 덮개(40)는 외부 절연체(42)와 단부 절연체(44, 46)를 포함한다.The capacitor 5 is surrounded by an insulating cover 40 to insulate the first and second capacitor plates 10, 20 from the surroundings. The insulating cover 40 includes an outer insulator 42 and end insulators 44 and 46.

캐패시터(5)는 명료한 도시를 위해 열(6) 내에 단지 적은 수의 동축 캐패시터 소자(8) 만으로 도시되어 있다. 도1 및 도2의 캐패시터(5)가 본 발명의 공정에 따라 구성될 때, 바람직하게, 500 내지 1000 개의 동축 캐패시터 소자(8)들이 열(6) 내에 내장된다.The capacitor 5 is shown with only a small number of coaxial capacitor elements 8 in the row 6 for clarity of illustration. When the capacitor 5 of FIGS. 1 and 2 is constructed in accordance with the process of the invention, preferably 500 to 1000 coaxial capacitor elements 8 are embedded in a row 6.

도3은 캐패시터(5)를 제조하기 위한 제1 공정(110)을 도시한 블록 선도이다. 도3의 개선된 공정(110)은 제1 캐패시터 판 소자(12)의 제공을 포함한다. 도4는 도3에 언급된 제1 캐패시터 판 소자(12)의 등각도이고 도4a는 도4의 단부도이다. 바람직하게, 제1 캐패시터 판 소자(12)는 외경(12D)에 의해 형성된 실제 원형 단면을 갖는 금속 와이어의 형태로 된다.3 is a block diagram showing the first process 110 for manufacturing the capacitor 5. The improved process 110 of FIG. 3 includes providing a first capacitor plate element 12. 4 is an isometric view of the first capacitor plate element 12 mentioned in FIG. 3 and FIG. 4A is an end view of FIG. Preferably, the first capacitor plate element 12 is in the form of a metal wire having an actual circular cross section formed by the outer diameter 12D.

도3은 제1 캐패시터 판 소자(12)를 유전체(30)로 덮는 공정 단계(111)를 도시한다. 도5는 도4의 제1 캐패시터 판 소자(12)를 둘러싸고 있는 유전체(30)의 등각도이고 도5a는 도5의 단부도이다. 바람직하게, 유전체(30)는 외경(30D)을 형성하도록 0.005cm 내지 0.05cm의 두께로 제1 캐패시터 판 소자(12)에 도포된다. 유전체(30)는 40 내지 400 volts/mil 범위의 유전체 강도와 2 내지 12,000 범위의 유전체 상수를 갖는 절연 재료이다.3 shows a process step 111 of covering the first capacitor plate element 12 with a dielectric 30. FIG. 5 is an isometric view of the dielectric 30 surrounding the first capacitor plate element 12 of FIG. 4 and FIG. 5A is an end view of FIG. Preferably, the dielectric 30 is applied to the first capacitor plate element 12 with a thickness of 0.005 cm to 0.05 cm to form the outer diameter 30D. Dielectric 30 is an insulating material having a dielectric strength in the range of 40 to 400 volts / mil and a dielectric constant in the range of 2 to 12,000.

제1 캐패시터 판 소자(12)를 유전체(30)로 덮는 공정은 캐패시터(5)의 소정의 물리적 전기적 특성에 따라 다양한 방식으로 달성될 수 있다. 본 발명의 하나의 예에서, 제1 캐패시터 판 소자(12)를 유전체(30)로 덮는 공정은 제1 캐패시터 판 소자(12) 상에 산화물을 형성하는 단계를 포함한다. 본 발명의 또 다른 예에서, 제1 캐패시터 판 소자(12)를 유전체(30)로 덮는 공정은 제1 캐패시터 판 소자(12)를 유전체(30)로 코팅하는 단계를 포함한다. 제1 캐패시터 판 소자(12)는 제1 캐패시터 판 소자(12) 상에서 경화되는 유동 가능한 유전체(30)로 코팅될 수 있다. 또 다른 예에서, 제1 캐패시터 판 소자(12)를 유전체(30)로 덮는 공정은 유전체 직물 형태로 제1 캐패시터 판 소자(12)를 유전체(30)로 감싸는 단계를 포함한다.The process of covering the first capacitor plate element 12 with the dielectric 30 can be accomplished in a variety of ways depending on the desired physical and electrical properties of the capacitor 5. In one example of the invention, the process of covering the first capacitor plate element 12 with the dielectric 30 includes forming an oxide on the first capacitor plate element 12. In another example of the invention, the process of covering the first capacitor plate element 12 with the dielectric 30 includes coating the first capacitor plate element 12 with the dielectric 30. The first capacitor plate element 12 may be coated with a flowable dielectric 30 that is cured on the first capacitor plate element 12. In another example, the process of covering the first capacitor plate element 12 with the dielectric 30 includes wrapping the first capacitor plate element 12 with the dielectric 30 in the form of a dielectric fabric.

도3은 제1 캐패시터 판 소자(12)와 유전체(30)를 제2 캐패시터 판 소자(22)로 감싸는 공정 단계(112)를 도시한 것이다. 도6은 제2 캐패시터 판 소자(22) 내에 놓여 있는 제1 캐패시터 판 소자(12)와 유전체(30)의 등각도이고 도6a는 도6의 단부도이다. 제2 캐패시터 판 소자(22)는 예비 성형된 관(26)에 의해 형성된다. 제2 캐패시터 판 소자(22)는 외경(22D)에 의해 형성된 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12)와 유전체(30)를 에워싼다. 바람직하게, 제2 캐패시터 판 소자(22)는 제1 캐패시터 판 소자(12)와는 상이한 화학적 특성을 갖는 연속 금속관의 형태로 된다. 제1 캐패시터 판 소자(12)와 유전체(30)를 제2 캐패시터 판 소자(22) 내에 넣는 단계는 제1 캐패시터 판 소자(12)와 유전체(30)를 제2 캐패시터 판 소자(22) 내로 삽입하는 단계를 포함한다.FIG. 3 shows a process step 112 of wrapping the first capacitor plate element 12 and the dielectric 30 with the second capacitor plate element 22. FIG. 6 is an isometric view of the first capacitor plate element 12 and the dielectric 30 lying within the second capacitor plate element 22 and FIG. 6A is an end view of FIG. The second capacitor plate element 22 is formed by a preformed tube 26. The second capacitor plate element 22 surrounds the first capacitor plate element 12 and the dielectric 30 to have an actual circular cross section formed by the outer diameter 22D. Preferably, the second capacitor plate element 22 is in the form of a continuous metal tube having different chemical properties from the first capacitor plate element 12. Inserting the first capacitor plate element 12 and the dielectric 30 into the second capacitor plate element 22 inserts the first capacitor plate element 12 and the dielectric 30 into the second capacitor plate element 22. It includes a step.

달리, 제2 캐패시터 판 소자(22)는 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12)와 유전체(30) 주위에 형성된 종방향 연장 시트로 될 수 있다. 이 경우에, 유전체(30)를 그 위에 갖는 제1 캐패시터 판 소자(12)는 제1 캐패시터 판 소자(12)와 유전체(30) 주위의 제2 캐패시터 판 소자(22)의 종방향 연장 시트를 구부림으로써 넣어지게 된다.Alternatively, the second capacitor plate element 22 may be a longitudinally extending sheet formed around the first capacitor plate element 12 and the dielectric 30 to have an actual circular cross section. In this case, the first capacitor plate element 12 having the dielectric 30 thereon extends the longitudinally extending sheet of the first capacitor plate element 12 and the second capacitor plate element 22 around the dielectric 30. It is put in by bending.

도3은 그 외경(22D)을 줄이고 동축 캐패시터 소자(8)를 성형하기 위해 제1 캐패시터 판 소자(12)와 유전체(30)를 내부에 갖는 제2 캐패시터 판 소자(22)를 인발하는 공정 단계(113)를 도시한 것이다.3 shows a process step of drawing a second capacitor plate element 22 having a first capacitor plate element 12 and a dielectric 30 therein to reduce its outer diameter 22D and form the coaxial capacitor element 8. 113 is shown.

도7은 동축 캐패시터 소자(8)를 성형하도록 제1 캐패시터 판 소자(12)와 유전체(30)를 갖는 제2 캐패시터 판 소자(22)를 인발한 후의 등각도이다. 도7a는 도7의 확대 단부도이다. 바람직하게, 제2 캐패시터 판 소자(22)를 인발하는 공정 단계(113)는 그 외경(22D)을 줄이도록 제1 캐패시터 판 소자(12)와 유전체(30)를 내부에 갖는 제2 캐패시터 판 소자(22)의 연속적인 인발 및 풀림(annealing) 단계를 포함한다. 제2 캐패시터 판 소자(22)의 연속적인 인발 및 풀림 단계는 이에 의해 동축 캐패시터 소자(8)를 성형하기 위해 유전체(30)의 양 측면에 결합되도록 제1 캐패시터 판 소자(12)와 제2 캐패시터 판 소자(22)를 이동시킨다.FIG. 7 is an isometric view after drawing the first capacitor plate element 12 and the second capacitor plate element 22 having the dielectric 30 to form the coaxial capacitor element 8. 7A is an enlarged end view of FIG. Preferably, the process step 113 of drawing the second capacitor plate element 22 may include a second capacitor plate element having the first capacitor plate element 12 and the dielectric 30 therein to reduce its outer diameter 22D. A continuous drawing and annealing step of (22). The successive drawing and unwinding steps of the second capacitor plate element 22 may thereby be coupled to both sides of the dielectric 30 to form the coaxial capacitor element 8 and the first capacitor plate element 12 and the second capacitor. The plate element 22 is moved.

도3은 다중 동축 캐패시터 소자(8)를 실제 평행 열(6)로 조립하는 공정 단계(114)를 도시한 것이다. 도8은 열(6) 내로 조립된 다중 동축 캐패시터 소자(8)의 등각도이고 도8a는 도8의 단부도이다. 바람직하게, 500 내지 1000 개의 동축 캐패시터 요소(8)는 열(6)을 형성하도록 실제 평행 형태로 배치된다.3 shows a process step 114 of assembling the multiple coaxial capacitor elements 8 into actual parallel rows 6. FIG. 8 is an isometric view of multiple coaxial capacitor elements 8 assembled into a row 6 and FIG. 8A is an end view of FIG. Preferably, 500 to 1000 coaxial capacitor elements 8 are arranged in actual parallel form to form a row 6.

도3은 다중 동축 캐패시터 소자(8)의 열(6)을 제2 캐패시터 판 커넥터(23) 내에 넣는 공정 단계(115)를 도시한 것이다. 도9는 동축 캐패시터 소자(8)의 열(6)을 둘러싸는 제2 캐패시터 판 커넥터(23)의 등각도이고 도9a는 도9의 단부도이다. 바람직하게, 제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)와 동일한 화학적 특성을 갖는 연속 금속관의 형태로 된다. 제2 캐패시터 판 커넥터(23)는 외경(23D)에 의해 형성된 실제 원형 단면을 갖도록 열(6)을 둘러싼다. 바람직하게, 다중 동축 캐패시터 소자(8)의 열(6)을 제2 캐패시터 판 커넥터(23) 내에 넣는 단계는 다중 동축 캐패시터 소자(8)의 열(6)을 예비 성형된 제2 금속관 내에 동시에 삽입하는 단계를 포함한다.3 shows a process step 115 of inserting a row 6 of multiple coaxial capacitor elements 8 into a second capacitor plate connector 23. FIG. 9 is an isometric view of a second capacitor plate connector 23 surrounding a row 6 of coaxial capacitor elements 8 and FIG. 9A is an end view of FIG. Preferably, the second capacitor plate connector 23 is in the form of a continuous metal tube having the same chemical properties as the second capacitor plate element 22. The second capacitor plate connector 23 surrounds the row 6 to have an actual circular cross section formed by the outer diameter 23D. Preferably, the step of inserting the rows 6 of the multiple coaxial capacitor elements 8 into the second capacitor plate connector 23 simultaneously inserts the rows 6 of the multiple coaxial capacitor elements 8 into the preformed second metal tube. It includes a step.

달리, 제2 캐패시터 판 커넥터(23)는 실제 원형 단면을 갖도록 다중 동축 캐패시터 소자(8)의 열(6) 주위에 형성된 종방향 연장 시트로 될 수 있다. 이 경우에, 다중 동축 캐패시터 소자(8)의 열(6)은 다중 동축 캐패시터 소자(8)의 열(6) 주위로 제2 캐패시터 판 커넥터(23)의 종방향 연장 시트를 구부림으로써 넣어지게 된다.Alternatively, the second capacitor plate connector 23 may be a longitudinally extending sheet formed around the rows 6 of the multiple coaxial capacitor elements 8 to have a substantially circular cross section. In this case, the rows 6 of the multiple coaxial capacitor elements 8 are inserted by bending the longitudinally extending sheet of the second capacitor plate connector 23 around the rows 6 of the multiple coaxial capacitor elements 8. .

도3은 동축 캐패시터 소자(8)의 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 공정 단계(116)를 도시한 것이다. 도10은 제2 캐패시터 판(20)을 성형하도록 제2 캐패시터 판 소자(22)들을 제2 캐패시터 판 커넥터(23)에 전기적으로 상호 접속시키기 위해 동축 캐패시터 소자(8)들의 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 후의 등각도이고 도10a는 도10의 확대 단부도이다.3 shows a drawing process step 116 of a second capacitor plate connector 23 having a row 6 of coaxial capacitor elements 8 therein. FIG. 10 shows a row 6 of coaxial capacitor elements 8 therein for electrically interconnecting the second capacitor plate elements 22 to the second capacitor plate connector 23 to form the second capacitor plate 20. FIG. 10A is an enlarged end view of FIG. 10 after drawing out of the second capacitor plate connector 23 having in FIG.

다중 동축 캐패시터 소자(8)의 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)를 인발함으로써 제2 캐패시터 판 커넥터(23)의 외경(23D)을 줄이게 되고 제2 캐패시터 판(20)을 성형하도록 다중 제2 캐패시터 판 소자(22)를 제2 캐패시터 판 커넥터(23)에 전기적으로 상호 접속시킨다.By drawing out the second capacitor plate connector 23 having the row 6 of the multiple coaxial capacitor elements 8 therein, the outer diameter 23D of the second capacitor plate connector 23 is reduced and the second capacitor plate 20 is reduced. The multiple second capacitor plate elements 22 are electrically interconnected to the second capacitor plate connector 23 so as to form the mold.

동축 캐패시터 소자(8)의 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 공정 단계(116)는 3가지 효과를 제공한다. 첫 번째로, 그 공정 단계(116)는 제2 캐패시터 판 커넥터(23)의 외경(23D)을 줄이게 된다. 두 번째로, 그 공정 단계(116)는 동축 캐패시터 소자(8)들 각각의 대응 외경(8D)과 유전체(30)의 대응 두께를 줄이게 된다. 세 번째로, 그 공정 단계(116)는 제2 캐패시터 판(20)을 성형하도록 제2 캐패시터 판 소자(22)가 제2 캐패시터 판 소자(22) 인접부 및 제2 캐패시터 판 커넥터(23)에 확산 용접시킨다.The drawing process step 116 of the second capacitor plate connector 23 having a row 6 of coaxial capacitor elements 8 therein provides three effects. First, the process step 116 reduces the outer diameter 23D of the second capacitor plate connector 23. Secondly, the process step 116 reduces the corresponding outer diameter 8D of each of the coaxial capacitor elements 8 and the corresponding thickness of the dielectric 30. Third, the process step 116 allows the second capacitor plate element 22 to be adjacent to the second capacitor plate element 22 and the second capacitor plate connector 23 to form the second capacitor plate 20. Diffusion welding

제2 캐패시터 판 소자(22)의 제2 캐패시터 판 소자(22) 인접부 및 제2 캐패시터 판 커넥터(23)로의 확산 용접은 단일 제2 캐패시터 판(20)을 형성한다. 유전체(30)에 의해 둘러싸인 다중 제1 캐패시터 소자(12)는 단일 제2 캐패시터 판(20) 내에 내장된다.Diffusion welding of the second capacitor plate element 22 adjacent to the second capacitor plate element 22 and the second capacitor plate connector 23 forms a single second capacitor plate 20. Multiple first capacitor elements 12 surrounded by dielectric 30 are embedded within a single second capacitor plate 20.

도3은 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 소자(12)를 제1 캐패시터 판 커넥터(13)에 상호 접속시키는 공정 단계(117)를 도시한다. 본 발명의 하나의 예에서, 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 소자(12)를 제1 캐패시터 판 커넥터(13)에 상호 접속시키는 단계는 동축 캐패시터 소자(8)의 열(6)의 제1 캐패시터 판 소자(12)의 각각의 일부(60)를 노출시키는 단계를 포함한다. 그후에, 다중 제1 캐패시터 소자(12)의 각각의 노출부(60)는 제1 캐패시터 판 커넥터(13)에 상호 접속된다.3 shows a process step 117 of interconnecting multiple first capacitor elements 12 to a first capacitor plate connector 13 to form a first capacitor plate 10. In one example of the invention, the step of interconnecting the multiple first capacitor elements 12 to the first capacitor plate connector 13 to form the first capacitor plate 10 comprises a row of coaxial capacitor elements 8. Exposing each portion 60 of the first capacitor plate element 12 of 6). Thereafter, each exposed portion 60 of the multiple first capacitor elements 12 is interconnected to the first capacitor plate connector 13.

도11은 동축 캐패시터 소자(8)의 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부(60)를 노출한 후의 등각도이다. 도11a는 도11의 확대 단부도이다. 본 발명의 하나의 공정에서, 동축 캐패시터 소자(8)의 열(6)의 제1 캐패시터 판 소자(12)의 각각의 일부(60)를 노출시키는 공정은 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부를 화학적으로 제거하는 단계를 포함한다. 바람직하게, 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부를 분해하기 위한 산 내로 침지된다.11 is an isometric view after exposing a portion 60 of each of the first capacitor plate elements 12 in a row 6 of coaxial capacitor elements 8. FIG. 11A is an enlarged end view of FIG. In one process of the invention, the process of exposing each portion 60 of the first capacitor plate element 12 in the row 6 of the coaxial capacitor element 8 comprises a portion of the second capacitor plate element 22. And chemically removing a portion of the second capacitor plate connector 23. Preferably, the second capacitor plate element 22 and the second capacitor plate connector 23 are immersed into a mountain for disassembling a portion of the second capacitor plate element 22 and a portion of the second capacitor plate connector 23. .

제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)와 동일한 화학적 특성을 갖는다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 제1 캐패시터 판 소자(12)와는 상이한 화학적 특성을 갖기 때문에, 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부는 제1 캐패시터 판 소자(12)를 제거하지 않고도 화학적으로 제거될 수 있다.The second capacitor plate connector 23 has the same chemical properties as the second capacitor plate element 22. Since the second capacitor plate element 22 and the second capacitor plate connector 23 have different chemical properties from those of the first capacitor plate element 12, a part of the second capacitor plate element 22 and the second capacitor plate connector A part of 23 can be chemically removed without removing the first capacitor plate element 12.

도12는 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 소자(12)의 제1 캐패시터 판 커넥터(13)로의 상호 접속을 도시한 등각도이다. 도12a는 도12의 확대도이다. 본 발명의 하나의 예에서, 다중 제1 캐패시터 소자(12) 각각의 노출부(60)는 납땜 공정에 의해 제1 캐패시터 판 커넥터(13)에 상호 접속된다. 대안으로, 다중 제1 캐패시터 소자(12) 각각의 노출부(60)는 용접 공정에 의해 제1 캐패시터 판 커넥터(13)에 상호 접속된다. 제1 캐패시터 판(10)은 제1 와이어 커넥터(14)를 통해 제1 접속 와이어(15)에 접속된다. 그 기술 분야에 숙련된 자라면 다중 제1 캐패시터 소자(12)를 전기적으로 상호 접속하는 데 다양한 방식이 이용될 수 있음을 알 수 있다.FIG. 12 is an isometric view illustrating the interconnection of multiple first capacitor elements 12 to first capacitor plate connector 13 to form a first capacitor plate 10. 12A is an enlarged view of FIG. 12. In one example of the invention, the exposed portion 60 of each of the multiple first capacitor elements 12 is interconnected to the first capacitor plate connector 13 by a soldering process. Alternatively, the exposed portion 60 of each of the multiple first capacitor elements 12 is interconnected to the first capacitor plate connector 13 by a welding process. The first capacitor plate 10 is connected to the first connecting wire 15 via the first wire connector 14. Those skilled in the art will appreciate that various methods may be used to electrically interconnect the multiple first capacitor elements 12.

도3은 캐패시터(5)를 절연 덮개(40)로 포위하는 공정 단계(118)를 도시한 것이다. 도13은 절연 덮개(40)로 포위된 도12의 캐패시터(5)의 등각도이다. 도13a는 도13의 확대도이다. 절연 덮개(40)는 외부 절연체(42)와 단부 절연체(44, 46)를 포함한다. 대안으로, 절연 덮개(40)는 포팅(potting) 공정등에 의해 단일 절연 도포될 수 있다.3 shows a process step 118 of enclosing the capacitor 5 with an insulating cover 40. FIG. 13 is an isometric view of the capacitor 5 of FIG. 12 surrounded by an insulating cover 40. FIG. 13A is an enlarged view of FIG. The insulating cover 40 includes an outer insulator 42 and end insulators 44 and 46. Alternatively, insulation cover 40 may be applied in a single insulation by a potting process or the like.

예 1Example 1

제1 캐패시터 판 소자(12)First Capacitor Plate Element 12

재료 니켈Material nickel

초기 직경 0.05cmInitial diameter 0.05 cm

제2 캐패시터 판 소자(22)Second Capacitor Plate Element 22

재료 동Material copper

벽 두께 0.025cmWall thickness 0.025cm

초기 직경 0.05cmInitial diameter 0.05 cm

최종 직경 0.024cmFinal diameter 0.024cm

제2 캐패시터 판 커넥터(23)Second capacitor plate connector (23)

재료 동Material copper

벽 두께 0.025cmWall thickness 0.025cm

초기 직경 0.6cmInitial diameter 0.6cm

최종 직경 0.024cmFinal diameter 0.024cm

절연체(30)Insulator (30)

재료 알루미늄 산화물 직물Material of aluminum oxide fabric

초기 두께 0.01cmInitial thickness 0.01 cm

최종 두께 0.0001cmFinal thickness 0.0001cm

캐패시터(5)Capacitor (5)

최종 물리적 치수 0.024cm× 1cmFinal Physical Dimensions 0.024cm × 1cm

동축 캐패시터의 수 331Number of coaxial capacitors 331

정전 용량 1.4㎌Capacitance 1.4㎌

예 2Example 2

제1 캐패시터 판 소자(12)First Capacitor Plate Element 12

재료 스테인레스강 304LMaterial stainless steel 304L

초기 직경 0.025cmInitial diameter 0.025cm

제2 캐패시터 판 소자(22)Second Capacitor Plate Element 22

재료 니켈 등급 201Material Nickel Grade 201

벽 두께 0.025cmWall thickness 0.025cm

초기 직경 0.08cmInitial diameter 0.08 cm

최종 직경 0.024cmFinal diameter 0.024cm

제2 캐패시터 판 커넥터(23)Second capacitor plate connector (23)

재료 니켈 등급 201Material Nickel Grade 201

벽 두께 0.025cmWall thickness 0.025cm

초기 직경 0.9cmInitial diameter 0.9cm

최종 직경 0.024cmFinal diameter 0.024cm

절연체(30)Insulator (30)

재료 나트륨 규산염Material sodium silicate

초기 두께 0.005cmInitial thickness 0.005cm

최종 두께 0.00005cmFinal thickness 0.00005cm

캐패시터(5)Capacitor (5)

최종 물리적 치수 0.024cm× 1cmFinal Physical Dimensions 0.024cm × 1cm

동축 캐패시터의 수 817Number of coaxial capacitors 817

정전 용량 2.5㎌Capacitance 2.5㎌

도14는 캐패시터를 제조하기 위한 제2 공정(210)을 도시한 블록 선도이다. 도14의 개선된 공정(210)은 제1 캐패시터 판 소자(12)의 제공을 포함한다. 도15는 도14에 언급된 제1 캐패시터 판 소자(12)의 등각도이고, 도15a는 도15의 단부도이다. 바람직하게, 제1 캐패시터 판 소자(12)는 외경(12D)에 의해 형성된 실제 원형 단면을 갖는 금속 와이어의 형태로 된다.14 is a block diagram illustrating a second process 210 for manufacturing a capacitor. The improved process 210 of FIG. 14 includes the provision of the first capacitor plate element 12. FIG. 15 is an isometric view of the first capacitor plate element 12 mentioned in FIG. 14, and FIG. 15A is an end view of FIG. Preferably, the first capacitor plate element 12 is in the form of a metal wire having an actual circular cross section formed by the outer diameter 12D.

도14는 제1 캐패시터 판 소자(12)를 간격 재료(31)로 덮는 공정 단계(211)를 도시한 것이다. 도16은 도15의 제1 캐패시터 판 소자(12)를 안에 넣은 간격 재료(31)의 등각도이고 도16a는 도16의 단부도이다. 간격 재료(31)는 외경(31D)에 의해 형성된 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12)를 둘러싼다.FIG. 14 shows a process step 211 covering the first capacitor plate element 12 with a gap material 31. FIG. 16 is an isometric view of the spacing material 31 encased in the first capacitor plate element 12 of FIG. 15 and FIG. 16A is an end view of FIG. The spacer material 31 surrounds the first capacitor plate element 12 to have an actual circular cross section formed by the outer diameter 31D.

제1 캐패시터 판 소자(12)를 간격 재료(31)로 덮는 공정은 캐패시터(5)의 소정의 물리적 및 전기적 특성에 따라 다양한 방식으로 달성될 수 있다. 본 발명의 하나의 예에서, 제1 캐패시터 판 소자(12)를 간격 재료(31)로 덮는 공정은 간격 재료(31)로 제조된 예비 성형관(26) 내에 제1 캐패시터 판 소자(12)를 삽입하는 단계를 포함한다. 대안으로, 제1 캐패시터 판 소자(12)를 간격 재료(31)로 덮는 공정은 제1 캐패시터 판 소자(12) 주위로 간격 재료의 종방향 연장 시트를 절곡하는 단계를 포함할 수 있다. 본 발명의 또 다른 예에서, 제1 캐패시터 판 소자(12)를 간격 재료(31)로 덮는 공정은 제1 캐패시터 판 소자(12)를 간격 재료(31)로 코팅하는 단계를 포함한다. 제1 캐패시터 판 소자(12)는 제1 캐패시터 판 소자(12) 상에서 경화되는 유동 가능한 간격 재료(30)로 코팅될 수 있다. 간격 재료(31)는 외경(31D)을 형성하도록 제1 캐패시터 판 소자(12)를 0.005cm 내지 0.05cm의 두께로 제1 캐패시터 판 소자(12)에 도포된다. 간격 재료(31)는 높은 연성을 갖고 제1 캐패시터 판 소자(12)와는 화학적으로 상이한 재료인 것이 바람직하다.The process of covering the first capacitor plate element 12 with the spacer material 31 can be accomplished in a variety of ways depending on the desired physical and electrical properties of the capacitor 5. In one example of the invention, the process of covering the first capacitor plate element 12 with the spacing material 31 comprises placing the first capacitor plate element 12 in a preformed tube 26 made of the spacing material 31. Inserting. Alternatively, the process of covering the first capacitor plate element 12 with the spacer material 31 may include bending the longitudinally extending sheet of spacer material around the first capacitor plate element 12. In another example of the invention, the process of covering the first capacitor plate element 12 with the spacer material 31 includes coating the first capacitor plate element 12 with the spacer material 31. The first capacitor plate element 12 may be coated with a flowable spacer material 30 that is cured on the first capacitor plate element 12. The spacer material 31 is applied to the first capacitor plate element 12 with a thickness of 0.005 cm to 0.05 cm to form the outer diameter 31D. The spacer material 31 is preferably a material having high ductility and chemically different from the first capacitor plate element 12.

도14는 제2 캐패시터 판 소자(22) 내에 제1 캐패시터 판 소자(12)와 간격 재료(31)를 넣는 공정 단계(212)를 도시한 것이다. 도17은 제2 캐패시터 판 소자(22) 내에 넣는 제1 캐패시터 판 소자(12)와 간격 재료(31)의 등각도이고 도17a는 도17의 단부도이다. 제2 캐패시터 판 소자(22)는 예비 성형관(26)에 의해 형성된다. 제2 캐패시터 판 소자(22)는 외경(22D)에 의해 형성된 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12)와 간격 재료(31)를 둘러싼다. 제2 캐패시터 판 소자(22)는 제1 캐패시터 판 소자(12)와는 상이한 화학적 특성을 갖는 연속 금속관의 형태인 것이 바람직하다. 제2 캐패시터 판 소자(22) 내에 제1 캐패시터 판 소자(12)와 간격 재료(31)를 넣는 단계는 제1 캐패시터 판 소자(12)와 간격 재료(31)를 제2 캐패시터 판 소자(22) 내에 삽입하는 단계를 포함한다.FIG. 14 shows a process step 212 of inserting the first capacitor plate element 12 and the spacer material 31 into the second capacitor plate element 22. FIG. 17 is an isometric view of the first capacitor plate element 12 and the spacer material 31 encased in the second capacitor plate element 22 and FIG. 17A is an end view of FIG. The second capacitor plate element 22 is formed by the preform tube 26. The second capacitor plate element 22 surrounds the first capacitor plate element 12 and the spacer material 31 to have an actual circular cross section formed by the outer diameter 22D. The second capacitor plate element 22 is preferably in the form of a continuous metal tube having a different chemical characteristic from that of the first capacitor plate element 12. The step of inserting the first capacitor plate element 12 and the spacer material 31 into the second capacitor plate element 22 is performed by transferring the first capacitor plate element 12 and the spacer material 31 to the second capacitor plate element 22. Inserting within.

대안으로, 제2 캐패시터 판 소자(22)는 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12)와 간격 재료(31) 주위에 형성된 종방향 연장 시트로 될 수 있다. 이 경우에 있어서, 간격 재료(30)를 갖는 제1 캐패시터 판 소자(12)는 제2 캐패시터 판 소자(22)의 종방향 연장 시트를 제1 캐패시터 판 소자(12)와 간격 재료(31) 주위로 절곡함으로써 넣어지게 된다. 제2 캐패시터 판 소자(22)는 간격 재료(31)와는 상이한 화학적 특성을 갖는 연속 금속관의 형태인 것이 바람직하다.Alternatively, the second capacitor plate element 22 may be a longitudinally extending sheet formed around the first capacitor plate element 12 and the spacer material 31 to have an actual circular cross section. In this case, the first capacitor plate element 12 with the spacing material 30 has a longitudinal extension sheet of the second capacitor plate element 22 around the first capacitor plate element 12 and the spacer material 31. It is put in by bending. The second capacitor plate element 22 is preferably in the form of a continuous metal tube having different chemical properties from the spacer material 31.

도14는 그 외경(22D)을 줄이기 위해 그리고 이에 의해 동축 소자(7)를 성형하기 위해 제1 캐패시터 판 소자(12)와 간격 재료(31)를 내부에 갖는 제2 캐패시터 판 소자(22)의 인발 공정 단계(213)를 도시한 것이다.FIG. 14 shows a second capacitor plate element 22 having a first capacitor plate element 12 and a spacer material 31 therein for reducing its outer diameter 22D and thereby forming the coaxial element 7. Drawing process step 213 is shown.

도18은 제1 캐패시터 판 소자(12)와 간격 재료(31)를 갖는 제2 캐패시터 판 소자(22)의 인발 후의 등각도이다. 바람직하게, 제2 캐패시터 판 소자(22)의 인발 공정 단계(213)는 외경(8D)을 줄이기 위해 제1 캐패시터 판 소자(12)와 간격 재료(31)를 내부에 갖는 제2 캐패시터 판 소자(22)의 연속적인 인발 및 풀림 단계를 포함한다. 제2 캐패시터 판 소자(22)의 인발 단계는 동축 소자(7)를 성형하도록 제1 캐패시터 판 소자(12)와 제2 캐패시터 판 소자(22)를 간격 재료(31)의 양 측면에 결합하도록 이동시킨다.FIG. 18 is an isometric view after drawing of the first capacitor plate element 12 and the second capacitor plate element 22 having the spacer material 31. Preferably, the drawing process step 213 of the second capacitor plate element 22 includes a second capacitor plate element 12 having the first capacitor plate element 12 and the spacer material 31 therein to reduce the outer diameter 8D. The continuous drawing and unwinding step 22). The drawing step of the second capacitor plate element 22 moves to couple the first capacitor plate element 12 and the second capacitor plate element 22 to both sides of the spacer material 31 to form the coaxial element 7. Let's do it.

도14는 다중 동축 소자(7)로부터 형성된 열(8)을 실제 평행 형태로 조립하는 공정 단계(214)를 도시한 것이다. 도19는 평행 열(6)로 조립된 다중 동축 소자(7)의 등각도이고 도19a는 도19의 단부도이다. 평행 열(6)을 형성하도록 500 내지 1000 개의 동축 소자(7)들이 실제 평행 형태로 배열되는 것이 바람직하다.FIG. 14 shows a process step 214 of assembling rows 8 formed from multiple coaxial elements 7 in practical parallel form. 19 is an isometric view of multiple coaxial elements 7 assembled in parallel rows 6 and FIG. 19A is an end view of FIG. It is preferred that 500 to 1000 coaxial elements 7 are arranged in an actual parallel form to form parallel rows 6.

도14는 다중 동축 소자(7)의 평행 열(6)을 제2 캐패시터 판 커넥터(23) 내에 넣는 공정 단계(215)를 도시한 것이다. 도20은 동축 소자(7)의 평행 열(6)을 넣는 제2 캐패시터 판 커넥터(23)의 등각도이고 도20a는 도20의 단부도이다. 제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)와 동일한 화학적 특성을 갖는 연속 금속관(56)의 형태인 것이 바람직하다.14 shows a process step 215 of inserting parallel rows 6 of multiple coaxial elements 7 into a second capacitor plate connector 23. FIG. 20 is an isometric view of a second capacitor plate connector 23 for inserting parallel rows 6 of coaxial elements 7 and FIG. 20A is an end view of FIG. The second capacitor plate connector 23 is preferably in the form of a continuous metal tube 56 having the same chemical properties as the second capacitor plate element 22.

제2 캐패시터 판 커넥터(23)는 외경(23D)에 의해 형성된 실제 원형 단면을 갖도록 열(6)을 둘러싼다. 바람직하게, 다중 동축 소자(7)의 열(6)을 제2 캐패시터 판 커넥터(23) 내에 넣는 단계는 다중 동축 소자(7)의 열(6)을 예비 성형된 제2 금속관 내에 동시에 삽입하는 단계를 포함한다.The second capacitor plate connector 23 surrounds the row 6 to have an actual circular cross section formed by the outer diameter 23D. Preferably, inserting the rows 6 of the multiple coaxial elements 7 into the second capacitor plate connector 23 simultaneously inserts the rows 6 of the multiple coaxial elements 7 into the preformed second metal tube. It includes.

대안으로, 제2 캐패시터 판 커넥터(23)는 실제 원형 단면을 갖도록 다중 동축 소자(7)의 열(6) 주위에 형성된 종방향 연장 시트로 될 수 있다. 이 경우에 있어서, 다중 동축 소자(7)의 열(6)은 제2 캐패시터 판 커넥터(23)의 종방향 연장 시트를 다중 동축 소자(7)의 열(6) 주위로 절곡함으로써 넣어지게 된다.Alternatively, the second capacitor plate connector 23 can be a longitudinally extending sheet formed around the rows 6 of the multiple coaxial elements 7 to have an actual circular cross section. In this case, the rows 6 of the multiple coaxial elements 7 are inserted by bending the longitudinally extending sheet of the second capacitor plate connector 23 around the rows 6 of the multiple coaxial elements 7.

도14는 동축 소자(7)들의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 공정 단계(216)를 도시한 것이다. 도21은 제2 캐패시터 판(20)을 성형하도록 제2 캐패시터 판 소자(22)들을 제2 캐패시터 판 커넥터(23)에 전기적으로 상호 접속시키기 위해 동축 소자(7)들의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 후의 등각도이다. 도21a는 도21의 확대 단부도이다. 다중 동축 소자(7)의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)를 인발함으로써 제2 캐패시터 판 커넥터(23)의 외경(23D)을 줄이게 되고 제2 캐패시터 판(20)을 성형하도록 다중 제2 캐패시터 판 소자(22)를 제2 캐패시터 판 커넥터(23)에 전기적으로 상호 접속시킨다.FIG. 14 shows the drawing process step 216 of the second capacitor plate connector 23 having a parallel row 6 of coaxial elements 7 therein. FIG. 21 shows a parallel row 6 of coaxial elements 7 for electrically interconnecting the second capacitor plate elements 22 to the second capacitor plate connector 23 to form the second capacitor plate 20. It is an isometric view after drawing out of the 2nd capacitor board connector 23 which has in the. FIG. 21A is an enlarged end view of FIG. By drawing the second capacitor plate connector 23 having the parallel rows 6 of the multiple coaxial elements 7 therein, the outer diameter 23D of the second capacitor plate connector 23 is reduced and the second capacitor plate 20 is reduced. The multiple second capacitor plate elements 22 are electrically interconnected to the second capacitor plate connector 23 so as to form the mold.

동축 소자(7)의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 공정 단계(216)는 3가지 효과를 제공한다. 첫 번째로, 공정 단계(216)는 제2 캐패시터 판 커넥터(23)의 외경(23D)을 줄이게 된다. 두 번째로, 공정 단계(216)는 동축 소자(7)들 각각의 대응 외경(23D)과 간격 재료(31)의 대응 두께를 줄이게 된다. 세 번째로, 공정 단계(216)는 제2 캐패시터 판(20)을 성형하도록 제2 캐패시터 판 소자(22)들을 인접 제2 캐패시터 판 소자(22) 및 제2 캐패시터 판 커넥터(23)에 확산 용접시킨다.The drawing process step 216 of the second capacitor plate connector 23 having a parallel row 6 of coaxial elements 7 therein provides three effects. Firstly, process step 216 reduces the outer diameter 23D of the second capacitor plate connector 23. Secondly, process step 216 reduces the corresponding outer diameter 23D of each of the coaxial elements 7 and the corresponding thickness of the spacer material 31. Thirdly, process step 216 performs diffusion welding of the second capacitor plate elements 22 to the adjacent second capacitor plate element 22 and the second capacitor plate connector 23 to form the second capacitor plate 20. Let's do it.

제2 캐패시터 판 소자(22)들을 인접 제2 캐패시터 판 소자(22) 및 제2 캐패시터 판 커넥터(23)로의 확산 용접은 단일 제2 캐패시터 판(20)을 형성하게 된다. 간격 재료(31)에 의해 둘러싸인 다중 제1 캐패시터 소자(12)는 단일 제2 캐패시터 판(20) 내에 내장된다.Diffusion welding of the second capacitor plate elements 22 to the adjacent second capacitor plate element 22 and the second capacitor plate connector 23 will form a single second capacitor plate 20. Multiple first capacitor elements 12 surrounded by the spacer material 31 are embedded in a single second capacitor plate 20.

도14는 동축 소자(7)의 평행 열(6)의 절단 공정 단계(217)를 도시한 것이다. 도22는 도21의 동축 소자(7)의 평행 열(6)을 다수의 세그먼트(61 내지 64)로 절단한 후의 등각도이다. 도22a는 도22의 확대 단부도이다.14 shows a cutting process step 217 of parallel rows 6 of coaxial elements 7. FIG. 22 is an isometric view after cutting the parallel rows 6 of the coaxial element 7 of FIG. 21 into a number of segments 61 to 64. 22A is an enlarged end view of FIG.

동축 소자(7)의 평행 열(6)은 간격 재료(31)의 제거 및 교환을 가능하게 하기 위한 길이를 갖는 세그먼트로 절단된다. 더 구체적으로, 동축 소자(7)는 캐패시터(5)의 소정의 정전 용량을 얻기에 충분히 길게 되는 한편 간격 재료(31)의 완전한 제거 및 교환을 가능하게 하기에 충분히 짧은 길이를 갖는 세그먼트로 절단된다. 본 발명의 하나의 예에서, 동축 소자(7)들은 1cm의 길이를 갖는 세그먼트로 절단된다. 공정 단계(217)는 동축 캐패시터 소자(8)의 평행 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부를 노출시키는 단계를 포함할 수 있다.The parallel rows 6 of the coaxial element 7 are cut into segments having a length to enable the removal and exchange of the spacer material 31. More specifically, the coaxial element 7 is cut into segments that are long enough to achieve the desired capacitance of the capacitor 5 while being short enough to allow complete removal and replacement of the spacer material 31. . In one example of the invention, the coaxial elements 7 are cut into segments having a length of 1 cm. Process step 217 may include exposing a portion of each of the first capacitor plate elements 12 in parallel rows 6 of coaxial capacitor elements 8.

도23은 동축 캐패시터 소자(8)의 평행 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부를 노출한 후의 등각도이다. 도23a는 도23의 확대 단부도이다. 본 발명의 하나의 공정에서, 동축 소자(7)의 평행 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부(60)를 노출하는 단계는 제2 캐패시터 판 소자(22)의 일부 및 제2 캐패시터 판 커넥터(23)의 일부를 화학적으로 제거하는 단계를 포함한다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부를 분해시키기 위한 산 내에 침지되는 것이 바람직하다.FIG. 23 is an isometric view after exposing a part of each of the first capacitor plate elements 12 in the parallel row 6 of the coaxial capacitor elements 8. FIG. 23A is an enlarged end view of FIG. In one process of the invention, exposing a portion 60 of each of the first capacitor plate elements 12 in a parallel row 6 of coaxial elements 7 comprises a portion of the second capacitor plate element 22 and Chemically removing a portion of the second capacitor plate connector 23. Preferably, the second capacitor plate element 22 and the second capacitor plate connector 23 are immersed in an acid for disassembling a part of the second capacitor plate element 22 and a part of the second capacitor plate connector 23. .

제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)와 동일한 화학적 특성을 갖는다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)가 제1 캐패시터 판 소자(12)와는 상이한 화학적 특성을 갖기 때문에, 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부는 제1 캐패시터 판 소자(12)의 제거 없이도 화학적으로 제거될 수 있다.The second capacitor plate connector 23 has the same chemical properties as the second capacitor plate element 22. Since the second capacitor plate element 22 and the second capacitor plate connector 23 have different chemical properties from those of the first capacitor plate element 12, a part of the second capacitor plate element 22 and the second capacitor plate connector A part of 23 can be chemically removed without removing the first capacitor plate element 12.

도14는 간격 재료(31)를 제거하는 공정 단계(218) 및 간격 재료(31)를 유전체(30)로 대치하는 공정 단계(219)를 도시한 것이다. 도24는 간격 재료(31)를 제거하고 간격 재료(31)를 유전체(30)로 대치하는 복합 공정(218, 219)을 도시한 등각도이다. 도24a는 도24의 확대 단부도이다.FIG. 14 shows a process step 218 of removing the gap material 31 and a process step 219 of replacing the gap material 31 with the dielectric 30. FIG. 24 is an isometric view of complex processes 218 and 219 for removing the spacer material 31 and replacing the spacer material 31 with the dielectric 30. 24A is an enlarged end view of FIG.

간격 재료(31)는 제2 캐패시터 판 소자(22)의 각각을 각각의 동축 소자(7) 내의 각각의 제1 캐패시터 판 소자(12)로부터 이격시킨다. 간격 재료(31)가 유전체(30)에 의해 대치될 때, 유전체(30)는 각각의 캐패시터 소자(8)를 성형하도록 각각의 제2 캐패시터 판 소자(22)를 각각의 제1 캐패시터 판 소자(12)로부터 이격시킨다. 간격 재료(31)가 유전체(30)에 의해 대치될 때, 동축 소자(7)의 평행 열(6)은 캐패시터 소자(8)의 평행 열(6)로 변형된다.The spacer material 31 spaces each of the second capacitor plate elements 22 from each first capacitor plate element 12 in each coaxial element 7. When the spacer material 31 is replaced by the dielectric 30, the dielectric 30 causes each second capacitor plate element 22 to form a respective capacitor element 8 to each first capacitor plate element ( 12). When the spacer material 31 is replaced by the dielectric 30, the parallel rows 6 of the coaxial element 7 deform into parallel rows 6 of the capacitor element 8.

간격 재료(31)는 2 개의 별도의 상이한 공정에서 유전체(30)에 의해 제거 및 대치될 수 있고 또는 단일 공정 내에서 결합될 수 있다. 간격 재료(31)는 화학적 또는 전기 화학적 공정에서 유전체(30)에 의해 제거 및 대치되는 것이 바람직하다. 본 발명의 하나의 실시예에서, 간격 재료(31)는 간격 재료(31)를 제거하는 산에 의해 분해되도록 선택된 금속 재료이다. 그 후에, 산화물과 같은 화학적 컴파운드는 유전체(30)를 성형하도록 제1 및 제2 캐패시터 판 소자(12, 22) 중 하나의 소자 상에 형성될 수 있다.The spacer material 31 may be removed and replaced by the dielectric 30 in two separate different processes or may be combined within a single process. The spacer material 31 is preferably removed and replaced by the dielectric 30 in a chemical or electrochemical process. In one embodiment of the present invention, the spacer material 31 is a metal material selected to be decomposed by an acid that removes the spacer material 31. Subsequently, a chemical compound, such as an oxide, may be formed on one of the first and second capacitor plate elements 12, 22 to mold the dielectric 30.

본 발명의 하나의 예에서, 제1 캐패시터 소자(12)는 티타늄으로 제조되고 간격 재료(31)는 제1 캐패시터 소자(12) 상에 코팅된 동 재료로부터 형성된다. 제2 캐패시터 판 소자(22)는 알루미늄 재료로 제조된다. 동 간격 재료(31)는 양극 처리조 내에 동축 소자(7) 양극을 제작함으로써 알루미늄 양극 처리조 내에서 분해된다. 알루미늄 양극 처리 공정 중에, 동 간격 재료(31)는 스테인레스강 음극 상에 도금된다. 동 간격 재료(31)는 알루미늄 산화물이 유전체(30)를 성형하도록 알루미늄 제2 캐패시터 판 소자(22) 상에 형성되는 동안 양극 처리조 내에서 분해된다.In one example of the invention, the first capacitor element 12 is made of titanium and the spacer material 31 is formed from copper material coated on the first capacitor element 12. The second capacitor plate element 22 is made of aluminum material. The copper gap material 31 is decomposed in the aluminum anodizing tank by manufacturing the coaxial element 7 anode in the anodizing tank. During the aluminum anodization process, the copper gap material 31 is plated on the stainless steel cathode. The copper gap material 31 is decomposed in the anodizing bath while aluminum oxide is formed on the aluminum second capacitor plate element 22 to form the dielectric 30.

도14는 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 판 소자(12)를 제1 캐패시터 판 커넥터(13)에 상호 접속시키는 공정 단계(220)를 도시한 것이다. 본 발명의 하나의 예에서, 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 판 소자(12)를 제1 캐패시터 판 커넥터(13)에 상호 접속시키는 단계는 동축 캐패시터 소자(8)의 평행 열(6)의 각각의 제1 캐패시터 판 소자(12)의 노출부(60)를 상호 접속시키는 단계를 포함한다.FIG. 14 shows a process step 220 of interconnecting multiple first capacitor plate elements 12 to first capacitor plate connector 13 to form a first capacitor plate 10. In one example of the invention, the step of interconnecting the multiple first capacitor plate elements 12 to the first capacitor plate connector 13 to form the first capacitor plate 10 is parallel to the coaxial capacitor element 8. Interconnecting the exposed portions 60 of each first capacitor plate element 12 in a row 6.

도25는 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 소자(12)를 제1 캐패시터 판 커넥터(13)에 상호 접속시키는 단계를 도시한 등각도이다. 도25a는 도25의 확대도이다. 본 발명의 하나의 예에서, 각각의 다중 제1 캐패시터 소자(12)의 노출부(60)는 납땜 공정에 의해 제1 캐패시터 판 커넥터(13)에 상호 접속된다. 제1 캐패시터 판(10)은 제1 와이어 커넥터(14)를 통해 제1 접속 와이어(15)에 접속된다. 대안으로, 다중 제1 캐패시터 소자(12) 각각의 노출부(60)는 용접 공정에 의해 제1 캐패시터 판 커넥터(13)에 상호 접속된다.FIG. 25 is an isometric view illustrating the steps of interconnecting multiple first capacitor elements 12 to first capacitor plate connector 13 to form a first capacitor plate 10. 25A is an enlarged view of FIG. In one example of the invention, the exposed portions 60 of each of the multiple first capacitor elements 12 are interconnected to the first capacitor plate connector 13 by a soldering process. The first capacitor plate 10 is connected to the first connecting wire 15 via the first wire connector 14. Alternatively, the exposed portion 60 of each of the multiple first capacitor elements 12 is interconnected to the first capacitor plate connector 13 by a welding process.

도14는 도25 및 도25a의 캐패시터(5)를 절연 덮개(40)로 포위하는 공정 단계(221)를 도시한 것이다. 도26은 도25의 캐패시터(5)의 절연 덮개(40)의 등각도이고 도26a는 도26의 확대도이다. 절연 덮개(40)는 외부 절연체(42)와 단부 절연체(44, 46)를 포함한다. 대안으로, 절연 덮개(40)는 포팅 공정등에 의해 단일 절연 도포될 수 있다.FIG. 14 shows a process step 221 of enclosing the capacitor 5 of FIGS. 25 and 25A with an insulating sheath 40. FIG. 26 is an isometric view of the insulating cover 40 of the capacitor 5 of FIG. 25 and FIG. 26A is an enlarged view of FIG. The insulating cover 40 includes an outer insulator 42 and end insulators 44 and 46. Alternatively, the insulation cover 40 may be applied in a single insulation by a potting process or the like.

예 3Example 3

제1 캐패시터 판 소자(12)First Capacitor Plate Element 12

재료 티타늄Material titanium

초기 직경 0.25cmInitial diameter 0.25 cm

최종 직경 0.025cmFinal diameter 0.025cm

제2 캐패시터 판 소자(22)Second Capacitor Plate Element 22

재료 알루미늄Material aluminum

벽 두께 0.07cmWall thickness 0.07cm

초기 직경 0.4cmInitial diameter 0.4cm

최종 직경 0.025cmFinal diameter 0.025cm

제2 캐패시터 판 커넥터(23)Second capacitor plate connector (23)

재료 알루미늄Material aluminum

벽 두께 0.07cmWall thickness 0.07cm

초기 직경 0.4cmInitial diameter 0.4cm

최종 직경 0.025cmFinal diameter 0.025cm

스페이서Spacer

재료 동Material copper

두께 0.0002cmThickness 0.0002cm

절연체(30)Insulator (30)

재료 알루미늄 산화물Material aluminum oxide

두께 0.000001cmThickness 0.000001cm

캐패시터(5)Capacitor (5)

최종 물리적 치수 0.025cm× 1cmFinal Physical Dimensions 0.025cm × 1cm

동축 캐패시터의 수 300Number of coaxial capacitors 300

정전 용량 1.1㎌Capacitance 1.1㎌

도27은 캐패시터를 제조하기 위한 제3 공정(310)을 도시한 블록 선도이다. 도27의 개선된 공정(310)은 제1 캐패시터 판 소자(12)를 제공하는 공정 단계(311)를 포함한다. 도28은 도27에 언급된 제1 캐패시터 판 소자(12)의 등각도이고 도28a는 도28의 단부도이다. 제1 캐패시터 판 소자(12)는 외경(12D)에 의해 형성된 실제 원형 단면을 갖는 금속 와이어의 형태인 것이 바람직하다.FIG. 27 is a block diagram illustrating a third process 310 for manufacturing a capacitor. The improved process 310 of FIG. 27 includes a process step 311 providing a first capacitor plate element 12. FIG. 28 is an isometric view of the first capacitor plate element 12 mentioned in FIG. 27 and FIG. 28A is an end view of FIG. The first capacitor plate element 12 is preferably in the form of a metal wire having an actual circular cross section formed by the outer diameter 12D.

도27은 제1 캐패시터 판 소자(12)를 제2 캐패시터 판 소자(22) 내에 넣는 공정 단계(312)를 도시한 것이다. 도29는 제1 캐패시터 판 소자(12)를 넣게 되는 제2 캐패시터 판 소자(22)의 등각도이고 도29a는 도29의 단부도이다. 제2 캐패시터 판 소자(22)는 예비 성형관(26)에 의해 형성된다. 제2 캐패시터 판 소자(22)는 외경(22D)에 의해 형성된 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12)를 둘러싼다. 제2 캐패시터 판 소자(22)는 제1 캐패시터 판 소자(12)와는 상이한 화학적 특성을 갖는 연속 금속 관의 형태인 것이 바람직하다. 제1 캐패시터 판 소자(12)를 제2 캐패시터 판 소자(22) 내에 넣는 단계는 제1 캐패시터 판 소자(12)를 제2 캐패시터 판 소자(22) 내에 삽입하는 단계를 포함한다.FIG. 27 shows a process step 312 of placing the first capacitor plate element 12 into the second capacitor plate element 22. FIG. 29 is an isometric view of the second capacitor plate element 22 into which the first capacitor plate element 12 is placed and FIG. 29A is an end view of FIG. The second capacitor plate element 22 is formed by the preform tube 26. The second capacitor plate element 22 surrounds the first capacitor plate element 12 to have an actual circular cross section formed by the outer diameter 22D. The second capacitor plate element 22 is preferably in the form of a continuous metal tube having different chemical properties from the first capacitor plate element 12. The step of inserting the first capacitor plate element 12 into the second capacitor plate element 22 includes inserting the first capacitor plate element 12 into the second capacitor plate element 22.

대안으로, 제2 캐패시터 판 소자(22)는 실제 원형 단면을 갖도록 제1 캐패시터 판 소자(12) 주위에 형성된 종방향 연장 시트로 될 수 있다. 이러한 경우에, 제1 캐패시터 판 소자(12)는 제2 캐패시터 판 소자(22)의 종방향 연장 시트를 제1 캐패시터 판 소자(12) 주위로 절곡함으로써 넣어지게 된다. 제2 캐패시터 판 소자(22)는 제1 캐패시터 판 소자(12)의 화학적 특성과는 상이한 화학적 특성을 갖는 연속 금속 관의 형태인 것이 바람직하다.Alternatively, the second capacitor plate element 22 may be a longitudinally extending sheet formed around the first capacitor plate element 12 to have an actual circular cross section. In this case, the first capacitor plate element 12 is inserted by bending the longitudinally extending sheet of the second capacitor plate element 22 around the first capacitor plate element 12. The second capacitor plate element 22 is preferably in the form of a continuous metal tube having a chemical property different from that of the first capacitor plate element 12.

본 발명의 이러한 실시예의 제2 중요한 태양은 유전체(30)를 성형하도록 투과 가스에 민감한 제1 캐패시터 판(12)을 선택하는 일이다. 본 발명의 이러한 실시예의 제2 중요한 태양은 높은 가스 투과성을 갖도록 제2 캐패시터 판 소자(22)를 선택하는 일이다. 일예로, 은이 높은 산소 투과성을 갖는 것은 잘 알려져 있는 일이다. 1995년 12월 5일에 특허 허여되고 발명의 명칭이 "프리커서(precursor) 합금의 고압 산화"인 미국 특허 제5,472,527호는 은의 산소 투과성을 개시한다.A second important aspect of this embodiment of the present invention is to select the first capacitor plate 12 that is sensitive to permeate gas to form the dielectric 30. A second important aspect of this embodiment of the present invention is the selection of the second capacitor plate element 22 to have high gas permeability. For example, it is well known that silver has high oxygen permeability. U.S. Patent 5,472,527, issued on December 5, 1995 and entitled "High Pressure Oxidation of Precursor Alloys," discloses oxygen permeability of silver.

도27은 외경(22D)을 줄이기 위해 그리고 이에 의해 동축 소자(7)를 형성하기 위해 제1 캐패시터 판 소자(12)와 함께 제2 캐패시터 판 소자(22)의 인발 공정 단계(313)를 도시한 것이다.Figure 27 shows the drawing process step 313 of the second capacitor plate element 22 together with the first capacitor plate element 12 to reduce the outer diameter 22D and thereby form the coaxial element 7. will be.

도30은 제1 캐패시터 판 소자(12)와 함께 제2 캐패시터 판 소자(22)의 인발 후의 등각도이다. 도30a는 도30의 확대 단부도이다. 바람직하게, 제2 캐패시터 판 소자(22)의 인발 공정 단계(313)는 동축 소자(7)의 외경(7D)을 줄이기 위해 제1 캐패시터 판 소자(12)와 함께 제2 캐패시터 판 소자(22)의 연속적인 인발 및 풀림 단계를 포함한다. 제2 캐패시터 판 소자(22)의 인발로 인해 동축 소자(7)를 성형하도록 제2 캐패시터 판 소자(22)를 제1 캐패시터 판 소자(12)와 결합하도록 이동시킨다.30 is an isometric view after drawing out of the second capacitor plate element 22 together with the first capacitor plate element 12. 30A is an enlarged end view of FIG. 30; Preferably, the drawing process step 313 of the second capacitor plate element 22 is performed together with the first capacitor plate element 12 together with the first capacitor plate element 22 to reduce the outer diameter 7D of the coaxial element 7. Successive drawing and unwinding steps. Due to the drawing of the second capacitor plate element 22, the second capacitor plate element 22 is moved to engage the first capacitor plate element 12 to form the coaxial element 7.

도27은 다중 동축 소자(7)로부터 성형된 열(8)을 실제 평행 형태로 조립하는 공정 단계(314)를 도시한 것이다. 도31은 평행 열(6)로 조립된 다중 동축 소자(7)의 등각도이고 도31a는 도31의 단부도이다. 평행 열(6)을 형성하도록 500 내지 1000 개의 동축 소자(7)들을 실제 평행 형태로 배열하는 것이 바람직하다.Figure 27 shows a process step 314 of assembling the rows 8 formed from the multiple coaxial elements 7 in a substantially parallel form. FIG. 31 is an isometric view of multiple coaxial elements 7 assembled in parallel rows 6 and FIG. 31A is an end view of FIG. It is preferable to arrange 500 to 1000 coaxial elements 7 in a substantially parallel form to form parallel rows 6.

도27은 다중 동축 소자(7)의 평행 열(6)을 제2 캐패시터 판 커넥터(23) 내에 넣는 공정 단계(315)를 도시한 것이다. 도32는 동축 소자(7)의 평행 열(6)을 넣는 제2 캐패시터 판 커넥터(23)의 등각도이고 도32a는 도32의 단부도이다. 제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)와 동일한 화학적 특성을 갖는 연속 금속 관의 형태인 것이 바람직하다. 제2 캐패시터 판 커넥터(23)는 외경(23D)에 의해 형성된 실제 원형 단면을 갖도록 열(6)을 둘러싼다. 바람직하게, 다중 동축 소자(7)의 열(6)을 제2 캐패시터 판 커넥터(23) 내에 넣는 단계는 다중 동축 소자(7)의 열(6)을 예비 성형된 제2 금속 관 내에 동시에 삽입하는 단계를 포함한다.FIG. 27 shows a process step 315 of inserting parallel rows 6 of multiple coaxial elements 7 into a second capacitor plate connector 23. 32 is an isometric view of a second capacitor plate connector 23 for inserting parallel rows 6 of coaxial elements 7 and FIG. 32A is an end view of FIG. The second capacitor plate connector 23 is preferably in the form of a continuous metal tube having the same chemical properties as the second capacitor plate element 22. The second capacitor plate connector 23 surrounds the row 6 to have an actual circular cross section formed by the outer diameter 23D. Preferably, the step of inserting the rows 6 of the multiple coaxial elements 7 into the second capacitor plate connector 23 simultaneously inserts the rows 6 of the multiple coaxial elements 7 into the preformed second metal tube. Steps.

대안으로, 제2 캐패시터 판 커넥터(23)는 실제 원형 단면을 갖도록 다중 동축 소자(7)의 열(6) 주위에 형성된 종방향 연장 시트로 될 수 있다. 이 경우에 있어서, 다중 동축 소자(7)의 열(6)은 제2 캐패시터 판 커넥터(23)의 종방향 연장 시트를 다중 동축 소자(7)의 열(6) 주위로 절곡함으로써 넣어지게 된다.Alternatively, the second capacitor plate connector 23 can be a longitudinally extending sheet formed around the rows 6 of the multiple coaxial elements 7 to have an actual circular cross section. In this case, the rows 6 of the multiple coaxial elements 7 are inserted by bending the longitudinally extending sheet of the second capacitor plate connector 23 around the rows 6 of the multiple coaxial elements 7.

도27은 동축 소자(7)의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 공정 단계(316)를 도시한 것이다. 도33은 제2 캐패시터 판(20)을 성형하도록 제2 캐패시터 판 소자(22)들을 제2 캐패시터 판 커넥터(23)에 전기적으로 상호 접속시키기 위해 동축 소자(7)들의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 후의 등각도이다. 도33a는 도33의 확대 단부도이다. 다중 동축 소자(7)들의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발로 인해 제2 캐패시터 판 커넥터(23)의 외경(23D)을 줄일 수 있게 되고 제2 캐패시터 판(20)을 성형하도록 다중 제2 캐패시터 판 소자(22)를 제2 캐패시터 판 커넥터(23)에 전기적으로 상호 접속시키게 된다. 동축 소자(7)들의 평행 열(6)을 내부에 갖는 제2 캐패시터 판 커넥터(23)의 인발 공정 단계(316)는 전술한 바와 같이 3가지 효과를 제공하게 된다.FIG. 27 shows the drawing process step 316 of the second capacitor plate connector 23 having a parallel row 6 of coaxial elements 7 therein. 33 shows a parallel row 6 of coaxial elements 7 for electrically interconnecting the second capacitor plate elements 22 to the second capacitor plate connector 23 to form the second capacitor plate 20. It is an isometric view after drawing out of the 2nd capacitor board connector 23 which has in the. 33A is an enlarged end view of FIG. The drawing of the second capacitor plate connector 23 having the parallel row 6 of multiple coaxial elements 7 therein makes it possible to reduce the outer diameter 23D of the second capacitor plate connector 23 and to reduce the second capacitor plate. Multiple second capacitor plate elements 22 are electrically interconnected to the second capacitor plate connector 23 to form 20. The drawing process step 316 of the second capacitor plate connector 23 having a parallel row 6 of coaxial elements 7 therein provides three effects as described above.

도27은 동축 소자(7)의 평행 열(6)의 절단 공정 단계(317)를 도시한 것이다. 도34는 도22의 동축 소자(7)의 평행 열(6)을 다수의 세그먼트(61 내지 64)로 절단한 후의 등각도이다. 도34a는 도34의 확대 단부도이다.FIG. 27 shows the cutting process step 317 of the parallel rows 6 of the coaxial element 7. FIG. 34 is an isometric view after cutting the parallel rows 6 of the coaxial element 7 of FIG. 22 into a number of segments 61 to 64. 34A is an enlarged end view of FIG.

동축 소자(7)의 평행 열(6)은 각각의 제1 및 제2 캐패시터 판(12, 22) 사이에 유전체(30)의 성형을 가능하게 하기 위한 길이를 갖는 세그먼트로 절단된다. 더 구체적으로, 동축 소자(7)는 유전체(30)의 성형을 가능하게 하기 위해 가스가 동축 소자(7)의 평행 열(6)의 내부로 투과할 수 있기에 충분히 짧은 길이를 갖는 세그먼트로 절단된다. 또한, 동축 소자(7)는 캐패시터(5)의 소정의 정전 용량을 얻기에 충분히 큰 길이를 갖는 세그먼트로 절단된다. 본 발명의 하나의 예에서, 동축 소자(7)들은 1cm의 길이를 갖는 세그먼트로 절단된다. 공정 단계(317)는 동축 캐패시터 소자(8)의 평행 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부를 노출시키는 단계를 포함할 수 있다.The parallel rows 6 of the coaxial element 7 are cut into segments having a length to enable the molding of the dielectric 30 between the respective first and second capacitor plates 12, 22. More specifically, the coaxial element 7 is cut into segments having a length short enough to allow gas to penetrate into the parallel rows 6 of the coaxial element 7 to enable molding of the dielectric 30. . In addition, the coaxial element 7 is cut into segments having a length large enough to obtain a predetermined capacitance of the capacitor 5. In one example of the invention, the coaxial elements 7 are cut into segments having a length of 1 cm. Process step 317 may include exposing a portion of each of the first capacitor plate elements 12 in parallel rows 6 of coaxial capacitor elements 8.

도35는 동축 캐패시터 소자(8)의 평행 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부(60)를 노출한 후의 등각도이다. 도35a는 도35의 확대 단부도이다. 본 발명의 하나의 공정에서, 동축 소자(7)의 평행 열(6)의 제1 캐패시터 판 소자(12) 각각의 일부(60)를 노출하는 공정은 제2 캐패시터 판 소자(22)의 일부 및 제2 캐패시터 판 커넥터(23)의 일부를 화학적으로 제거하는 단계를 포함한다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부를 분해시키기 위한 산 내에 침지되는 것이 바람직하다.35 is an isometric view after exposing a portion 60 of each of the first capacitor plate elements 12 in a parallel row 6 of coaxial capacitor elements 8. 35A is an enlarged end view of FIG. 35. FIG. In one process of the invention, the process of exposing a portion 60 of each of the first capacitor plate elements 12 in the parallel row 6 of the coaxial element 7 comprises a portion of the second capacitor plate element 22 and Chemically removing a portion of the second capacitor plate connector 23. Preferably, the second capacitor plate element 22 and the second capacitor plate connector 23 are immersed in an acid for disassembling a part of the second capacitor plate element 22 and a part of the second capacitor plate connector 23. .

제2 캐패시터 판 커넥터(23)는 제2 캐패시터 판 소자(22)와 동일한 화학적 특성을 갖는다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)가 제1 캐패시터 판 소자(12)와는 상이한 화학적 특성을 갖기 때문에, 제2 캐패시터 판 소자(22)의 일부와 제2 캐패시터 판 커넥터(23)의 일부는 제1 캐패시터 판 소자(12)의 제거 없이도 화학적으로 제거될 수 있다.The second capacitor plate connector 23 has the same chemical properties as the second capacitor plate element 22. Since the second capacitor plate element 22 and the second capacitor plate connector 23 have different chemical properties from those of the first capacitor plate element 12, a part of the second capacitor plate element 22 and the second capacitor plate connector A part of 23 can be chemically removed without removing the first capacitor plate element 12.

도27은 각각의 동축 소자(7) 내의 각각의 제1 및 제2 캐패시터 판 소자(12, 22) 사이에 유전체(30)를 성형하는 공정 단계(318)를 도시한 것이다. 도36은 각각의 제1 및 제2 캐패시터 판 소자(12, 22) 사이에 유전체(30)를 성형하는 공정 단계(318)를 도시한 등각도이다. 도36a는 도36의 확대 단부도이다.FIG. 27 shows a process step 318 of forming a dielectric 30 between each of the first and second capacitor plate elements 12, 22 in each coaxial element 7. FIG. 36 is an isometric view of process step 318 for forming dielectric 30 between each of first and second capacitor plate elements 12, 22. FIG. 36A is an enlarged end view of FIG. 36;

유전체(30)의 성형 공정 단계(318)는 가스가 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)를 통과하는 단계를 포함한다. 가스는 제1 캐패시터 판(12)에 반응하여 유전체(30)를 성형하도록 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)를 통과하게 된다. 유전체(30)가 형성될 때, 동축 소자(7)의 평행 열(6)은 캐패시터 소자(8)의 평행 열(6)로 변형된다.The forming process step 318 of the dielectric 30 includes passing gas through the second capacitor plate element 22 and the second capacitor plate connector 23. The gas passes through the second capacitor plate element 22 and the second capacitor plate connector 23 to react with the first capacitor plate 12 to form the dielectric 30. When the dielectric 30 is formed, the parallel rows 6 of the coaxial element 7 deform into parallel rows 6 of the capacitor element 8.

도37은 유전체(30)의 성형 전의 도36a의 일부의 확대도이다. 제1 캐패시터 판(12)은 제2 캐패시터 판 소자(22)에 결합된다. 제1 캐패시터 판(12)은 유전체(30)를 성형하기 위해 투과 가스에 반응하도록 선택된다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 높은 가스 투과성을 갖도록 선택된다.FIG. 37 is an enlarged view of a portion of FIG. 36A before forming the dielectric 30. FIG. The first capacitor plate 12 is coupled to the second capacitor plate element 22. The first capacitor plate 12 is selected to react with the permeate gas to form the dielectric 30. The second capacitor plate element 22 and the second capacitor plate connector 23 are selected to have high gas permeability.

도37a는 유전체(30)의 성형 후의 도37과 유사한 확대도이다. 가스는 제1 캐패시터 판(12)에 반응하도록 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)를 통해 투과한다. 제1 캐패시터 판(12)과 가스의 반응으로 인해 제1 캐패시터 판(12)와 제2 캐패시터 판 소자(22) 사이에 유전체(30)가 형성된다.FIG. 37A is an enlarged view similar to FIG. 37 after forming the dielectric 30. FIG. The gas penetrates through the second capacitor plate element 22 and the second capacitor plate connector 23 to react with the first capacitor plate 12. The reaction of the first capacitor plate 12 and the gas forms a dielectric 30 between the first capacitor plate 12 and the second capacitor plate element 22.

본 발명의 하나의 예에서, 산소는 제1 캐패시터 판(12)의 표면을 산화시키도록 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)를 통과하게 된다. 제1 판(12)의 산화 표면은 유전체(30)를 생성하도록 산화물층을 형성하게 된다.In one example of the present invention, oxygen passes through the second capacitor plate element 22 and the second capacitor plate connector 23 to oxidize the surface of the first capacitor plate 12. The oxidized surface of the first plate 12 will form an oxide layer to produce the dielectric 30.

유전체(30)가 제1 캐패시터 판(12)과 제2 캐패시터 판 소자(22) 사이에 형성될 때, 유전체(30)는 각각의 동축 캐패시터 소자(8)들을 성형하도록 각각의 제2 캐패시터 판 소자(22)를 각각의 제1 캐패시터 판 소자(12)로부터 이격시킨다.When dielectric 30 is formed between first capacitor plate 12 and second capacitor plate element 22, dielectric 30 forms each second capacitor plate element to shape respective coaxial capacitor elements 8. (22) is spaced apart from each first capacitor plate element (12).

본 발명의 하나의 예에서, 제1 캐패시터 소자(12)는 티타늄(Ti)으로 제조된다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 은으로 제조된다. 은으로 제조된 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)를 통해 투과한 산소 가스는 유전체(30)를 형성하도록 티타늄으로 제조된 제1 캐패시터 소자(12) 상에 티타늄 2산화물(TiO2)층을 형성하게 된다.In one example of the invention, the first capacitor element 12 is made of titanium (Ti). The second capacitor plate element 22 and the second capacitor plate connector 23 are made of silver. Oxygen gas transmitted through the second capacitor plate element 22 and the second capacitor plate connector 23 made of silver forms titanium 2 on the first capacitor element 12 made of titanium to form the dielectric 30. An oxide (TiO 2 ) layer is formed.

본 발명의 또 다른 예에서, 제1 캐패시터 소자(12)는 알루미늄으로 제조된다. 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)는 은으로 제조된다. 은으로 제조된 제2 캐패시터 판 소자(22)와 제2 캐패시터 판 커넥터(23)를 통해 투과한 산소 가스는 유전체(30)를 형성하도록 알루미늄으로 제조된 제1 캐패시터 소자(12) 상에 알루미늄 산화물(AlO)층을 형성하게 된다.In another example of the invention, the first capacitor element 12 is made of aluminum. The second capacitor plate element 22 and the second capacitor plate connector 23 are made of silver. Oxygen gas transmitted through the second capacitor plate element 22 and the second capacitor plate connector 23 made of silver is aluminum oxide on the first capacitor element 12 made of aluminum to form the dielectric 30. The (AlO) layer is formed.

도27은 제1 캐패시터 판(10)을 성형하도록 다중 제1 캐패시터 소자(12)를 제1 캐패시터 판 커넥터(13)에 상호 접속시키는 공정 단계(320)를 도시한 것이다. 공정 단계(320)는 도25 및 도25a를 참고로 하여 전술한 공정 단계(220)와 유사하다.FIG. 27 shows a process step 320 of interconnecting multiple first capacitor elements 12 to first capacitor plate connector 13 to form a first capacitor plate 10. Process step 320 is similar to process step 220 described above with reference to FIGS. 25 and 25A.

도27은 도36 및 도36a의 캐패시터(5)를 절연 덮개(40)로 포위하는 공정 단계(321)를 도시한 것이다. 공정 단계(321)는 도26 및 도26a를 참고로 하여 전술한 공정 단계(221)와 유사하다.FIG. 27 shows a process step 321 of enclosing the capacitor 5 of FIGS. 36 and 36A with an insulating sheath 40. Process step 321 is similar to process step 221 described above with reference to FIGS. 26 and 26A.

예 4Example 4

제1 캐패시터 판 소자(12)First Capacitor Plate Element 12

재료 알루미늄Material aluminum

초기 직경 0.25cmInitial diameter 0.25 cm

최종 직경 0.025cmFinal diameter 0.025cm

제2 캐패시터 판 소자(22)Second Capacitor Plate Element 22

재료 은Material silver

벽 두께 0.025cmWall thickness 0.025cm

초기 직경 0.3cmInitial diameter 0.3cm

최종 직경 0.025cmFinal diameter 0.025cm

제2 캐패시터 판 커넥터(23)Second capacitor plate connector (23)

재료 은Material silver

벽 두께 0.025cmWall thickness 0.025cm

초기 직경 0.3cmInitial diameter 0.3cm

최종 직경 0.025cmFinal diameter 0.025cm

절연체(30)Insulator (30)

재료 알루미늄 산화물Material aluminum oxide

두께 0.000001cmThickness 0.000001cm

캐패시터(5)Capacitor (5)

최종 물리적 치수 0.025cm× 1cmFinal Physical Dimensions 0.025cm × 1cm

동축 캐패시터의 수 300Number of coaxial capacitors 300

정전 용량 2.0㎌Capacitance 2.0㎌

본 발명은 선행 설명 뿐만 아니라 첨부된 특허 청구 범위의 내용을 포함하게 된다. 본 발명은 어느 특정의 바람직한 형태로 기술되었지만, 본 발명의 바람직한 형태의 기재 내용은 단지 예로서 이루어진 것이며 구성과 조합 및 부품의 배열의 세부 내용의 수 많은 변경이 본 발명의 정신 및 범주로부터 벗어남이 없이 이루어질 수 있음을 알 수 있을 것이다.The invention is intended to include the contents of the appended claims as well as the preceding description. Although the present invention has been described in any particular preferred form, the teachings of the preferred form of the invention have been made by way of example only and numerous modifications of the details of construction, combination and arrangement of parts have been departed from the spirit and scope of the invention. It will be appreciated that it can be done without.

Claims (29)

다중 캐패시터 소자들의 열과,A row of multiple capacitor elements, 제2 캐패시터 판 소자에 의해 둘러싸인 제1 캐패시터 판 소자를 포함하고 유전체가 그 사이에 개재된 각각의 다중 캐패시터 판 소자들과,Each of the multiple capacitor plate elements comprising a first capacitor plate element surrounded by a second capacitor plate element and having a dielectric interposed therebetween, 제1 캐패시터 판을 성형하도록 다중 캐패시터 소자들의 제1 캐패시터 판 소자들의 각각을 상호 접속시키는 제1 캐패시터 판 커넥터와,A first capacitor plate connector interconnecting each of the first capacitor plate elements of the multiple capacitor elements to form a first capacitor plate; 제2 캐패시터 판을 성형하도록 다중 캐패시터 소자들의 제2 캐패시터 판 소자들의 각각을 상호 접속시키는 제2 캐패시터 판 커넥터를 포함하는 것을 특징으로 하는 캐패시터.And a second capacitor plate connector interconnecting each of the second capacitor plate elements of the multiple capacitor elements to form a second capacitor plate. 제1항에 있어서, 제1 캐패시터 판 소자들의 각각은 원형 단면을 갖는 금속 와이어를 포함하는 것을 특징으로 하는 캐패시터.The capacitor of claim 1, wherein each of the first capacitor plate elements comprises a metal wire having a circular cross section. 제1항에 있어서, 유전체는 각각의 제1 캐패시터 판 소자들 상에 산화물을 포함하는 것을 특징으로 하는 캐패시터.The capacitor of claim 1 wherein the dielectric comprises an oxide on each of the first capacitor plate elements. 제1항에 있어서, 유전체는 각각의 제1 캐패시터 판 소자들 상에 배치된 코팅부를 포함하는 것을 특징으로 하는 캐패시터.The capacitor of claim 1 wherein the dielectric comprises a coating disposed on each of the first capacitor plate elements. 제1항에 있어서, 각각의 제2 캐패시터 판 소자들은 각각의 제1 캐패시터 판 소자들 주위에 배치된 연속 금속관과 유전체를 포함하는 것을 특징으로 하는 캐패시터.2. The capacitor of claim 1 wherein each second capacitor plate element comprises a continuous metal tube and a dielectric disposed around each of the first capacitor plate elements. 제1항에 있어서, 제1 캐패시터 판 커넥터는 노출부를 갖는 각각의 제1 캐패시터 판 소자들을 포함하고, 상기 제1 캐패시터 판 커넥터는 제1 캐패시터 판을 성형하도록 각각의 상기 다중 제1 캐패시터 소자들의 각각의 노출부를 상호 접속시키는 것을 특징으로 하는 캐패시터.2. The apparatus of claim 1, wherein the first capacitor plate connector includes respective first capacitor plate elements having exposed portions, wherein the first capacitor plate connector each of each of the plurality of first capacitor elements to form a first capacitor plate. A capacitor, characterized in that to interconnect the exposed portion of the. 제1항에 있어서, 제2 캐패시터 판 커넥터는 제2 금속관 내에 배치되어 그와 전기 접촉하는 다중 캐패시터 소자들을 포함하는 것을 특징으로 하는 캐패시터.2. The capacitor of claim 1 wherein the second capacitor plate connector comprises multiple capacitor elements disposed in and in electrical contact with the second metal tube. 제1항에 있어서, 주위로부터 캐패시터를 절연하도록 상기 캐패시터를 포위하는 절연 덮개를 포함하는 것을 특징으로 하는 캐패시터.2. The capacitor of claim 1 including an insulation cover surrounding the capacitor to insulate the capacitor from the surroundings. 제1 캐패시터 판 소자를 제공하는 단계와,Providing a first capacitor plate element, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계와,Covering the first capacitor plate element with a gap material; 제1 캐패시터 판 소자와 간격 재료를 제2 캐패시터 판 소자 내에 넣는 단계와,Inserting the first capacitor plate element and the spacer material into the second capacitor plate element, 외경을 줄이고 캐패시터 소자를 성형하도록 제1 캐패시터 판 소자와 간격 재료를 내부에 갖는 제2 캐패시터 판 소자의 인발 단계와,A drawing step of the second capacitor plate element having the first capacitor plate element and the spacer material therein to reduce the outer diameter and to form the capacitor element, 다중 캐패시터 소자들을 제2 캐패시터 판 커넥터 내에 삽입하는 단계와,Inserting the multiple capacitor elements into the second capacitor plate connector, 제2 캐패시터 판을 성형하도록 그 외경을 줄이고 다중 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 다중 캐패시터 소자들을 내부에 갖는 제2 캐패시터 판 커넥터의 인발 단계와,Drawing out of a second capacitor plate connector having multiple capacitor elements therein to reduce its outer diameter to form a second capacitor plate and electrically interconnect the multiple second capacitor plate elements to the second capacitor plate connector; 제1 캐패시터 판을 성형하도록 다중 제1 캐패시터 소자들을 제1 캐패시터 판 커넥터에 상호 접속시키는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.Interconnecting the multiple first capacitor elements to the first capacitor plate connector to form the first capacitor plate. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 제1 캐패시터 판 소자 상에 절연 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a spacer material comprises forming an insulating oxide on the first capacitor plate element. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 제1 캐패시터 판 소자를 유전체로 코팅하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a spacer material comprises coating the first capacitor plate element with a dielectric. 제9항에 있어서, 제1 캐패시터 판 소자와 간격 재료를 제2 캐패시터 소자 내에 넣는 단계는 제1 캐패시터 판 소자와 간격 재료를 예비 성형된 제1 금속관 내에 넣는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein placing the first capacitor plate element and the spacing material into the second capacitor element comprises placing the first capacitor plate element and the spacing material into the preformed first metal tube. Manufacturing method. 제9항에 있어서, 제1 캐패시터 판 소자와 간격 재료를 제2 캐패시터 소자 내에 넣는 단계는 제1 캐패시터 판 소자 주위의 연속관과 간격 재료를 성형하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein the step of placing the first capacitor plate element and the spacer material into the second capacitor element comprises forming a continuous tube and the spacer material around the first capacitor plate element. . 제9항에 있어서, 간격 재료를 금속 포일 재료로 둘러싸는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9 including enclosing the spacer material with a metal foil material. 제9항에 있어서, 다중 캐패시터 소자들을 제2 캐패시터 판 커넥터 내에 삽입하는 단계는 다중 캐패시터 소자들을 예비 성형된 제2 금속관 내에 삽입하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein inserting the multiple capacitor elements into the second capacitor plate connector comprises inserting the multiple capacitor elements into a second preformed metal tube. 제9항에 있어서, 다중 캐패시터 소자들을 제2 캐패시터 판 커넥터 내에 삽입하는 단계는 다중 캐패시터 소자들 주위에 연속관을 성형하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein inserting the multiple capacitor elements into the second capacitor plate connector comprises forming a continuous tube around the multiple capacitor elements. 제9항에 있어서, 다중 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위한 제2 캐패시터 판 커넥터의 인발 단계는 단일 재료를 형성하기 위해 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 확산 용접하도록 제2 캐패시터 판 커넥터를 인발하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein the drawing step of the second capacitor plate connector for electrically interconnecting multiple second capacitor plate elements to the second capacitor plate connector comprises forming the second capacitor plate elements to form a single material. Drawing a second capacitor plate connector to diffusion weld to the connector. 제9항에 있어서, 제1 캐패시터 판을 성형하도록 다중 제1 캐패시터 소자들을 제1 캐패시터 판 커넥터에 상호 접속시키는 단계는 캐패시터 소자들의 열의 제1 캐패시터 판 소자들의 각각의 일부를 노출시키는 단계와, 다중 제1 캐패시터 소자들의 각각의 노출부를 제1 캐패시터 판 커넥터에 상호 접속시키는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein interconnecting the multiple first capacitor elements to the first capacitor plate connector to form a first capacitor plate comprises exposing a portion of each of the first capacitor plate elements in a row of capacitor elements; Interconnecting each exposed portion of the first capacitor elements to the first capacitor plate connector. 제9항에 있어서, 제1 캐패시터 판을 성형하도록 다중 제1 캐패시터 소자들을 제1 캐패시터 판 커넥터에 상호 접속시키는 단계는 제2 캐패시터 판 소자들과 제2 캐패시터 판 커넥터의 일부를 화학적으로 제거함으로써 캐패시터 소자들의 열의 제1 캐패시터 판 소자들의 각각의 일부를 노출시키는 단계와, 다중 제1 캐패시터 소자들의 각각의 노출부를 제1 캐패시터 판 커넥터에 상호 접속시키는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein interconnecting the multiple first capacitor elements to the first capacitor plate connector to form the first capacitor plate comprises: removing the capacitor by chemically removing the second capacitor plate elements and a portion of the second capacitor plate connector. Exposing a portion of each of the first capacitor plate elements in a row of elements and interconnecting each exposed portion of the multiple first capacitor elements to the first capacitor plate connector. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 유전체로 전환되기에 적절한 간격 재료를 선택하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a spacer material comprises selecting a spacer material suitable for conversion to a dielectric. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 제1 및 제2 캐패시터 판 소자들 사이의 캐패시터 유전체를 각각의 다중 캐패시터 소자들에 제공하도록 간격 재료 상에 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a spacer material comprises forming an oxide on the spacer material to provide a capacitor dielectric between each of the first and second capacitor plate elements to each of the multiple capacitor elements. Method of manufacturing a capacitor comprising a. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 제1 및 제2 캐패시터 판 소자들 중 하나가 산소가 스며들도록 선택하는 단계와, 제1 및 제2 캐패시터 판 소자들 사이의 캐패시터 유전체를 각각의 다중 캐패시터 소자들에 제공하도록 간격 재료 상에 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a gap material comprises selecting one of the first and second capacitor plate elements to permeate oxygen, and between the first and second capacitor plate elements. Forming an oxide on the spacer material to provide a capacitor dielectric to each of the multiple capacitor elements. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 유전체에 의해 대치되기에 적절한 간격 재료를 선택하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a spacer material comprises selecting a spacer material suitable for replacement by the dielectric. 제9항에 있어서, 제1 캐패시터 판 소자를 간격 재료로 덮는 단계는 간격 재료를 유전체로 화학적으로 대치하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with the spacer material comprises chemically replacing the spacer material with a dielectric. 제9항에 있어서, 제1 캐패시터 판 소자를 캐패시터 유전체의 성형을 위해 선택된 간격 재료로 덮는 단계는 제1 및 제2 캐패시터 판 소자들 사이로부터 간격 재료를 화학적으로 제거하는 단계와, 각각의 제1 및 제2 캐패시터 판 소자들 사이에 유전체를 화학적으로 성형하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein covering the first capacitor plate element with a spacer material selected for forming the capacitor dielectric chemically removes the spacer material from between the first and second capacitor plate elements, and each of the first And chemically forming a dielectric between the second capacitor plate elements. 제9항에 있어서, 간격 재료를 제거하는 단계와 절연체를 성형하는 단계는 제1 및 제2 캐패시터 판 소자들 사이의 캐패시터 유전체를 각각의 다중 캐패시터 소자들에 제공하도록 동시에 간격 재료를 화학적으로 제거하는 단계와, 다중 캐패시터 소자들의 각각의 제1 및 제2 캐패시터 판 소자들 중 하나의 소자 상에 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.10. The method of claim 9, wherein removing the spacer material and shaping the insulator simultaneously chemically remove the spacer material to provide a capacitor dielectric between each of the first and second capacitor plate elements to each of the multiple capacitor elements. And forming an oxide on one of the first and second capacitor plate elements of each of the multiple capacitor elements. 제1 캐패시터 판 소자를 제공하는 단계와,Providing a first capacitor plate element, 제1 캐패시터 판 소자를 제2 캐패시터 판 소자 내에 넣는 단계와,Inserting the first capacitor plate element into the second capacitor plate element, 외경을 줄이고 캐패시터 소자를 성형하도록 제1 캐패시터 판 소자를 내부에 갖는 제2 캐패시터 판 소자의 인발 단계와,A drawing step of the second capacitor plate element having the first capacitor plate element therein to reduce the outer diameter and to form the capacitor element, 다중 캐패시터 소자들을 제2 캐패시터 판 커넥터 내에 삽입하는 단계와,Inserting the multiple capacitor elements into the second capacitor plate connector, 제2 캐패시터 판을 성형하도록 그 외경을 줄이고 다중 제2 캐패시터 판 소자들을 제2 캐패시터 판 커넥터에 전기적으로 상호 접속시키기 위해 다중 캐패시터 소자들을 내부에 갖는 제2 캐패시터 판 커넥터의 인발 단계와,Drawing out of a second capacitor plate connector having multiple capacitor elements therein to reduce its outer diameter to form a second capacitor plate and electrically interconnect the multiple second capacitor plate elements to the second capacitor plate connector; 각각의 제1 및 제2 캐패시터 판들 사이에 유전체를 형성하는 단계와,Forming a dielectric between each of the first and second capacitor plates; 제1 캐패시터 판을 성형하도록 다중 제1 캐패시터 소자들을 제1 캐패시터 판 커넥터에 상호 접속시키는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.Interconnecting the multiple first capacitor elements to the first capacitor plate connector to form the first capacitor plate. 제27항에 있어서, 각각의 제1 및 제2 캐패시터 판들 사이에 유전체를 형성하는 단계는 제1 및 제2 캐패시터 판 소자들 사이의 캐패시터 유전체를 각각의 다중 캐패시터 소자들에 제공하도록 다중 캐패시터 소자들의 각각의 제1 및 제2 캐패시터 판 소자들 중 하나의 소자 상에 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.29. The method of claim 27, wherein forming a dielectric between each of the first and second capacitor plates comprises providing a capacitor dielectric between the first and second capacitor plate elements to each of the multiple capacitor elements. Forming an oxide on one of the first and second capacitor plate elements, respectively. 제27항에 있어서, 제1 및 제2 캐패시터 판 소자들 중 하나는 산소가 스며들도록 선택되고, 제1 및 제2 캐패시터 판 소자들 사이의 캐패시터 유전체를 각각의 다중 캐패시터 소자들에 제공하도록 제1 및 제2 캐패시터 판 소자들 중 하나의 소자 상에 산화물을 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.28. The device of claim 27, wherein one of the first and second capacitor plate elements is selected to infiltrate oxygen, and wherein the first and second capacitor plate elements are provided with a capacitor dielectric between each of the first and second capacitor plate elements. And forming an oxide on one of the second capacitor plate elements.
KR19997011586A 1997-06-10 1998-06-09 Capacitor and method of making KR20010013579A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US4913997P 1997-06-10 1997-06-10
US60/049,139 1997-06-10
US60/049,140 1997-06-10

Publications (1)

Publication Number Publication Date
KR20010013579A true KR20010013579A (en) 2001-02-26

Family

ID=46799379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19997011586A KR20010013579A (en) 1997-06-10 1998-06-09 Capacitor and method of making

Country Status (1)

Country Link
KR (1) KR20010013579A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901125B2 (en) 2022-04-26 2024-02-13 Samsung Electro-Mechanics Co., Ltd. Capacitor component including unit device having polygonal-shaped cross-section

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901125B2 (en) 2022-04-26 2024-02-13 Samsung Electro-Mechanics Co., Ltd. Capacitor component including unit device having polygonal-shaped cross-section

Similar Documents

Publication Publication Date Title
CN101625912B (en) Insulated assembly of insulated electric conductors
US20090116173A1 (en) Solid electrolytic capacitor
US6917514B2 (en) Electrolytic capacitor and method for manufacturing the same
CZ289613B6 (en) Metal product of valve metal, adapted for use as electrode and process for producing thereof
JP2018170267A5 (en)
JP2005252262A5 (en)
JP3801660B2 (en) Method for manufacturing capacitor element for tantalum solid electrolytic capacitor
WO1998057341A1 (en) Capacitor and method of making
US6046091A (en) Capacitor and method of making
KR20010013579A (en) Capacitor and method of making
US6650223B1 (en) Electrical fuse element
EP0990241A1 (en) Capacitor and method of making
AU5934299A (en) Capacitor and method of making
KR20060135865A (en) Method for manufacturing solid electrolytic capacitor
MXPA99011395A (en) Capacitor and method of making
JP2727645B2 (en) Chip-shaped solid electrolytic capacitor
JP3478041B2 (en) Manufacturing method of chip-shaped solid electrolytic capacitor
CN114334451A (en) Metallized film capacitor
JP3185275B2 (en) Manufacturing method of chip-shaped solid electrolytic capacitor
JPH06275477A (en) Chip-like solid electrolytic capacitor and its production
JPH0620884A (en) Chip-type solid-state electrolytic capacitor
JPH05101966A (en) Manufacture of molded electronic component and lead frame
JPH0590095A (en) Chip type solid electrolytic capacitor and its manufacture
JPH10125544A (en) Impedance element and its manufacture
JPH05226195A (en) Solid-state chip electrolytic capacitor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination