KR20010012682A - 클럭 신호 생성기를 구비하는 수신기 - Google Patents

클럭 신호 생성기를 구비하는 수신기 Download PDF

Info

Publication number
KR20010012682A
KR20010012682A KR1019997010643A KR19997010643A KR20010012682A KR 20010012682 A KR20010012682 A KR 20010012682A KR 1019997010643 A KR1019997010643 A KR 1019997010643A KR 19997010643 A KR19997010643 A KR 19997010643A KR 20010012682 A KR20010012682 A KR 20010012682A
Authority
KR
South Korea
Prior art keywords
frequency
fref
control value
reference frequency
converter control
Prior art date
Application number
KR1019997010643A
Other languages
English (en)
Other versions
KR100611245B1 (ko
Inventor
헨리 코흐티어
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010012682A publication Critical patent/KR20010012682A/ko
Application granted granted Critical
Publication of KR100611245B1 publication Critical patent/KR100611245B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

수신기에 있어서, 기준 주파수 발진기(RFO)는 기준 주파수(Fref)를 갖는 기준 주파수 신호를 생성한다. 클럭 회로는 기준 주파수 신호로부터 클럭 신호(CLK)를 유도한다. 주파수 변환기(FRC)는 중간 주파수 신호(IF)를 획득하기 위해 변환 주파수(Fconv)를 이용하여 입력 신호(RF)를 주파수에서 변환한다. 변환 주파수(Fconv)는 P와 기준 주파수(Fref)의 곱을 M으로 나눈 값이며, P와 M은 정수이고 P는 조정 가능하다. 주파수 이동 회로(FSC)는 K와 기준 주파수(Fref)의 곱을 P의 특정 값(Ptyp)으로 나눈 값과 거의 동일한 주파수 이동(Fref)(Fref＝K·Fref÷Ptyp)을 이용하여 기준 주파수(Fref)를 이동시키기 위해 포함되고, K는 정수이다. 따라서, 앞서 설명된 주파수 이동(

Description

클럭 신호 생성기를 구비하는 수신기{RECEIVER WITH A CLOCK SIGNAL GENERATOR}
GB-A-2 310 966은 시스템 클럭 신호에 의해 설정된 속도로 동작하는 회로를 포함하는 통신 장치를 기술하고 있다. 통신 장치는 다수의 다른 채널들 중 임의의 하나의 채널로 통신을 한다. 클럭 회로는 다수의 다른 채널들 중 적어도 하나의 채널 상에서 의사(spurious) 신호를 생성하는 제 1 주파수에서 시스템 클럭 신호를 출력한다. 제어기는, 다수의 채널들 중 적어도 하나의 채널로부터 의사 신호를 제거하기 위해 통신 장치가 다수의 채널들 중 적어도 하나의 채널로 동조되었을 때, 시스템 클럭 신호를 제 1 사전 결정된 양만큼 제 2 주파수로 이동시킨다.
본 발명은 기준 주파수를 갖는 기준 주파수 신호를 생성하기 위한 기준 주파수 발진기, 및 기준 주파수 신호로부터 클럭 신호를 유도하기 위한 클럭 회로를 포함하는 수신기에 관한 것이다.
도 1은 청구항 1항에서 한정된 것과 같은 본 발명의 기본 특성을 기술하고 있는 개념도.
도 2는 청구항 2항 및 3항에서 한정된 것과 같은 추가적인 특성을 기술하고 있는 개념도.
도 3은 본 발명에 따른 수신기의 실시예를 기술하고 있는 블록도.
도 4는 도 3에서 기술된 수신기를 동조하는 방법을 기술하고 있는 흐름도.
본 발명의 목적은 전문에서 한정된 것과 같은 수신기의 비용에 있어 효과적인 수신기 구현을 가능하게 하는데 있다.
수신기는 중간 주파수 신호를 획득하기 위해 변환 주파수를 이용하여 입력 신호를 주파수에서 변환하기 위한 주파수 변환기를 포함하고, 상기 변환 주파수는 P와 기준 주파수의 곱을 M으로 나눈 값이며, P와 M은 정수이고, P는 조정 가능하다고 가정하자.
본 발명은 다음과 같은 양상을 고려한다. 많은 수신기에서, 중간 주파수 신호는 만족스런 수신 품질을 획득하기 위해 주파수에 있어 충분히 정확하여야 한다. 중간 주파수 신호의 주파수 정확도는 입력 신호의 주파수 정확도와 변환 주파수의 정확도에 의해 좌우된다. 입력 신호의 주파수 정확도는 일반적으로 비교적 양호하고, 종종, 중간 주파수 신호(IF)의 주파수 정확도는 실질적으로 변환 주파수 정확도에 의해 좌우된다.
충분히 정확한 변환 주파수는 기준 주파수가 고정되고 정확한 경우에 획득될 수 있다. 1만큼의 P의 조정은 기준 주파수를 M으로 나눈 값과 동일한 변환 주파수의 변화를 수반한다. P 유닛을 1씩 변화시킴으로써, 변환 주파수의 그리드는 획득되고, 두 인접한 변환 주파수 사이의 거리는 기준 주파수를 M으로 나눈 값이다. 이러한 그리드를 이용하여, 비교적 만족스러운 주파수 정확도가 중간 주파수의 레벨에서 획득될 수 있어서 만족스러운 수신 품질이 획득된다.
종래 기술에서는, 합성기 회로가 기준 주파수 신호로부터 클럭 신호를 유도하기 위해 사용된다. 그러므로, 기준 주파수가 고정되어 있는 동안에는 클럭 신호를 주파수에서 이동시키는 것이 가능하다. 클럭 신호를 주파수에서 이동시킴으로써, 수신기가 동조되어질 필요가 있는 채널에서 클럭 신호가 간섭을 야기하는 것이 방지될 수 있다.
본 발명에 따라, 수신기는 주파수 이동을 이용하여 기준 주파수를 이동시키기 위한 주파수 이동 회로를 포함하고, 상기 주파수 이동은 K와 기준 주파수의 곱을 P의 특정 값으로 나눈 값과 거의 동일하며, K는 정수이다. 따라서, 기준 주파수를 앞서 기술된 주파수 이동에 따라 이동시킴으로써, 변환 주파수 정확도에 거의 영향을 주지 않고도 클럭 신호가 바람직한 채널에서 간섭을 야기하는 것이 방지될 수 있다. 변환 주파수는 기준 주파수가 이동되지 않았을 경우, 획득될 수 있는 변환 주파수의 그리드에 실질적으로 존재한다. 변환 주파수는 실질적으로 이러한 그리드에 존재하기 때문에, 중간 주파수 레벨에서 주파수의 정확도는 기준 발진기가 주파수에서 이동된다는 사실에 거의 영향을 받지 않는다. 결국, 본 발명은 기준 주파수 신호로부터 클럭 신호를 유도하기 위한 이러한 합성 회로를 요구하지 않고도 만족스러운 수신 품질을 가능하게 한다. 따라서, 본 발명은 비용에 있어서 효율적인 구현을 가능하게 한다.
본 발명의 이러한 양상 및 다른 양상은 이후에 기술된 실시예를 참조하여, 제한되지 않은 예로부터 명확해지고 설명될 것이다.
다음의 설명은 참조 심볼에 관한 것이다. 동일한 부분은 모든 도면에서 동일한 참조 문자로 한정된다. 수 개의 동일 부분이 하나의 도면에서 나타날 수 있다. 이런 경우, 동일한 부분들 간의 구별을 위해 번호가 참조 문자에 부가된다. 다수의 동일 부분이 가변적일 경우에는 괄호 사이에 번호가 기재된다. 번호는 편의를 위해 생략될 수도 있다. 이러한 사실은 청구항뿐만 아니라 상세한 설명에도 적용된다.
도 1은 본 발명의 기본적인 특징부를 기술하고 있다. 기준 주파수 발진기(RFO)는 기준 주파수(Fref)를 갖는 기준 주파수 신호를 생성한다. 클럭 회로는 기준 주파수 신호로부터 클럭 신호(CLK)를 유도한다. 주파수 변환기(FRC)는 중간 주파수 신호(IF)를 획득하기 위해 변환 주파수(Fconv)를 이용하여 입력 신호(RF)를 주파수에서 변환한다. 변환 주파수(Fconv)는 P와 기준 주파수(Fref)의 곱을 M으로 나눈 값이고, P와 M은 정수이며, P는 조정 가능하다. 주파수-이동 회로(FSC)는 주파수 이동(Fref)을 이용하여 기준 주파수(Fref)를 이동하기 위해 구비되고, 상기 주파수 이동은 K와 기준 주파수의 곱을 P의 특정 값(Ptyp)으로 나눈 값과 거의 동일하며, K는 정수이다. 즉,Fref=K·Fref÷Ptyp이다.
다음의 양상은 도 1에 기술된 기본적인 특징부의 효과적인 구현을 고려하고 있다. 실제로, P는 주파수 변환기(FRC)에 인가되는 주파수 변환기 제어 값에 의해 한정된다. 주파수 변환기(FRC)가 동조될 필요가 있는 각 채널을 위해, P의 특정 값이 제공되고, 따라서 특정 주파수 변환기 제어 값이 제공된다. 모든 이러한 주파수 변환기 제어 값을 메모리에 저장하는 것이 가능하게 된다. 그러나, 이러한 사실은 비교적 큰 메모리를 요구하기 때문에, 이러한 접근 방법은 비교적 비용이 많이 든다.
일반적으로, 채널은 두 개의 인접하는 채널 사이의 주파수 거리가 고정되는 주파수 그리드에 존재한다. 기준 주파수(Fref)가 이동되지 않는다고 가정하면, 다른 채널을 위한 주파수 변환기 제어 값은 두 개의 인접하는 값 사이의 차이가 고정되는 그리드를 구성한다. 이러한 조화는 모든 값을 메모리에 저장하는 것 보다 더 적은 비용이 드는 방식으로 임의 채널을 위해 주파수 변환기 제어 값이 획득되도록 한다. 그러나, 기준 주파수(Fref)는 하나 또는 그 이상의 채널을 위해 이동될 것이기 때문에, 이러한 값의 조화는 존재하지 않는다.
도 2는 다음의 특징부를 기술하고 있다. 생성기(GEN)는 채널 선택 명령(CHsel)에 응답하여 예비 주파수 변환기 제어 값(Np)을 생성한다. 수정기(COR)는 예비 주파수 변환기 제어 값(Np)에 응답하여 주파수 변환기 제어 값(N)을 주파수 변환기(FRC)에 공급한다. 기준 주파수(Fref)가 이동하지 않을 경우에는 주파수 변환기 제어 값(N)이 예비 주파수 변환기 제어 값(Np)이다. 기준 주파수(Fref)가 이동할 경우에는 주파수 변환기 제어 값(N)은 예비 주파수 변환기 제어 값(Np)에서 K를 감산한 값이다. 주파수 변환기(FRC)에서, P는 주파수 변환기 제어 값(N)에 0을 포함하는 임의 정수(A) 값을 더한 값과 동일하며, 즉 P=N＋A이다.
도 2에 기술된 특징부는 다음의 효과 및 이점을 갖는다. 예비 주파수 제어 값(Np)은 두 개의 인접한 값 사이의 차이가 고정되는 그리드에 존재할 것이다. 따라서, 이러한 사실은 이러한 값을 공급하는 생성기(GEN)의 구현을 비교적 쉽게 한다. 수정기(COR)는, 일예로 0이나 K와 동일한 고정된 값을 수신하는 감산기의 형태와 같은 간단한 방식으로 또한 구현될 수도 있다. 따라서 도 3에 기술된 특징부는 저렴한 비용의 구현에 기여한다.
도 3은 도 1 및 도 2에 기술된 특징부를 재수반하는 수신기의 예를 기술하고 있다. 수신기는 주파수 변환기(FRC), 복조기(DEM), 기저대역 처리기(PRC)를 포함한다. 또한 수신기는 수정 발진기(XTO), 논리 회로(TTL), 주파수-이동 회로(FSC), 메모리(MEM), 및 제어기(CON)를 포함한다. 더 상세하게는, 주파수 변환기(FRC)는 입력 증폭기(LNA), 제 1 및 제 2 혼합기(MIX1,MIX2), 필터(FIL), 합성기(SYN) 및 주파수 곱셈기(MUL)를 포함한다. 주파수-이동 회로(FSC)는 메모리(MEM) 및 D/A-변환기(DAC)를 포함한다.
도 3에 기술된 수신기는 다음과 같이 동작한다. 주파수 변환기(FRC)는 변환 주파수(Fconv)를 이용하여 입력 신호(RF)를 주파수에서 변환하고, 결국 중간 주파수 신호(IF2)를 획득한다. 변환 주파수(Fconv)는 제어기(CON)에 의해 제공된 합성기 제어 값(N), 및 수정 발진기(XTO)를 통해 제공된 기준 주파수(Fref)에 의해 결정된다. 복조기(DEM)는 중간 주파수 신호(IF2)로부터 기저대역 신호(BB)를 유도한다. 기저대역 처리기(PRC)는, 일예로 음향 신호 및 제어 명령을 유도하기 위해 기저대역 신호(BB)를 처리한다.
기저대역 처리기(PRC)와 제어기(CON)는 클럭 신호(CLK)의 제어 하에 동작한다. TTL 회로는 수정 발진기(XTO)에 의해 제공된 기준 주파수(Fref)로부터 클럭 신호(CLK)를 유도한다. 기준 주파수(Fref)는 D/A 변환기(DAC)에 의해 제공된 제어 전압(VC)을 통해 이동될 수 있다. 제어 전압(VC)은 메모리(MEM)로부터 판독되어 D/A 변환기(DAC)에 인가되는 값(VAL)에 의해 한정된다. 채널 선택 명령(CHsel)에 대한 응답으로, 제어기(CON)는 메모리로부터 판독되는 두 가능한 값(VAL1 또는 VAL2)들 중 하나의 값을 선택하고, 주파수 변환기(FRC)에 인가될 합성기 제어 값(N)을 계산한다.
주파수 변환기(FRC)에서, 입력 증폭기(LNA)는 입력 신호(RF)를 증폭한다. 제 1 혼합기(MIX1)는 증폭된 입력 신호와 합성기(SYN)에 의해 제공된 제 1 혼합용 신호(LO1)를 혼합한다. 제 1 혼합용 신호(LO1)는 입력 신호(RF)의 주파수보다 더 높은 주파수를 갖는다. 제 1 혼합용 신호(LO1)의 주파수는 기준 주파수(Fref)의 N/M배이고, N은 합성기 제어 값이며 M은 정수이다. 따라서 제 1 혼합기(MIX1)는 증폭된 입력 신호를 주파수에서 변환하여, 예비 중간 주파수 신호(IF1)를 산출한다. 필터(FIL1)를 통해 필터링한 후에, 제 2 혼합기(MIX2)는 상기 신호(IF1)와 수정 발진기(XTO)로부터의 출력 신호를 수신하는 주파수 곱셈기(MUL)에 의해 제공된 제 2 혼합용 신호(LO2)를 혼합한다. 제 2 혼합용 신호(LO2)의 주파수는 기준 주파수(Fref)의 R배이다. 따라서 제 2 혼합기(MIX2)는 예비 중간 주파수 신호(IF1)를 주파수에서 변환하고, 주파수 변환기(FRC)에 의해 인가된 중간 주파수 신호(IF2)를 산출한다. 중간 주파수(IF2)는 예비 중간 주파수(IF1)보다 더 낮은 주파수이다.
따라서, 주파수 변환기(FRC)의 변환 주파수(Fconv)는 (N÷M-R)·Fref 이다. 이것은 Fconv=(N-R×M)×Fref÷M으로 다시 쓸 수 있다. 따라서, 그것은 P=N-R×M을 수반한다. 정수 R 앞의 - 부호는 제 1 혼합용 신호(LO1)가 입력 신호(RF)의 주파수보다 더 높은 주파수를 갖는다는 사실 때문이고, 반면에 중간 주파수(IF2)는 예비 중간 주파수(IF1)보다 더 낮은 주파수이다.
도 4는 도 3에 기술된 수신기를 동조하기 위한 방법을 설명하고 있다. 단계(S1)에서, 제어기(CON)는 수신한 예비 합성기 제어 값(Np)을 채널 선택 명령 생성기(CHsel)에 기초하여 계산한다(CHsel⇒Np). 단계(S2)에서, 제어기(CON)는 채널 선택 명령(CHsel)이 특정 채널 선택 명령의 그룹(GRP)에 속하는지(CHsel∈GRP?)를 검사한다. 그룹(GRP)은, 기준 주파수(Fref)가 이동되지 않았을 경우, 클럭 신호(CLK)가 간섭을 야기하는 채널과 병합된 채널 명령(CHsel)에 의해 형성된다. 만약 채널 선택 명령(CHsel)이 특정 채널 선택 명령의 그룹(GRP)에 속하지 않는다면, 제어기(CON)는 단계(S3)와 단계(S4)를 수행한다. 만약 채널 선택 명령이 특정 채널 선택 명령의 그룹(GRP)에 속한다면, 제어기(CON)는 단계(S5)와 단계(S6)를 수행한다.
채널 선택 명령(CHsel)이 특정 채널 선택 명령의 그룹(GRP)에 속하지 않는다고 가정하자. 단계(S3)에서, 제어기(CON)는 메모리(MEM)로부터 판독되도록 값(VAL1)을 선택하고, 상기 값(VAL1)은 D/A 변환기(DAC)에 공급된다. 그 결과, 기준 주파수는 디폴트(default) 기준 주파수인 Fref로 될 것이다(VAL1→DAC⇒XTO:Fref). 단계(S4)에서, 제어기는 합성기 제어 값(N)을 합성기(SYN)에 공급하고, 합성기 제어 값(N)은 예비 합성기 제어 값(Np)과 같게 된다(N=Np).
채널 선택 명령(CHsel)이 특정 채널 선택 명령의 그룹(GRP)에 속한다고 가정하자. 단계(S5)에서, 제어기(CON)는 메모리(MEM)로부터 판독되도록 값(VAL2)을 선택하고, 상기 값(VAL2)은 D/A 변환기(DAC)에 공급된다. 그 결과, 기준 주파수는 이동 기준 주파수인 Fref＋Fref가 될 것이다(VAL2→DAC⇒XTO:Fref＋Fref). 단계(S6)에서, 제어기(CON)는 합성기 제어 값(N)을 합성기(SYN)에 공급하고, 주파수 합성기 제어 값(N)은 예비 합성기 제어 값에서 K를 감산한 값(N=Np-K)이 되고, K는 음의 값을 포함하는 정수가 된다.
디폴트 기준 주파수와 이동 기준 주파수간의 차이(Fref)는 K와 디폴트 기준 값(Fref)의 곱을 P의 특정 값(Ptyp)으로 나눈 값과 거의 동일하다. K가 양의 값이라고 가정하면, 기준 주파수(Fref)가 이동되지 않았을 경우에는, 클럭 신호(CLK)가 간섭을 야기하는 채널에 대해 기준 주파수는 그로 인해 약간 증가한다. 반대로, 만약 K가 음의 값이라면, 기준 주파수는 이러한 채널에 대해 약간 감소한다.
도 3에 기술된 수신기는, 일예로 N-AMPS라고 일반적으로 불려지는 이동 전화 표준에 따라 동작하는 이동 전화기의 일부를 형성할 수 있다. 일예를 통해, 도 3의 수신기에는 다양한 파라미터에 대한 값들이 주어진다. 기준 주파수(Fref)는 15,36 MHz이고 정수 M은 1536이다. 따라서, 변환 주파수(Fconv)는 합성기 제어 값(N)을 1씩 변화시킴으로써 10 kHz 단위로 변경될 수 있다. 예비 중간 주파수(IF1)는 92,61 MHz에 존재하고, 중간 주파수(IF)는 450 kHz에 존재한다. 제 2 혼합용 신호(LO2)는 기준 주파수(Fref)의 6배인 92,16 MHz의 주파수를 가지므로, R=6이다.
고조파의 기준 주파수(Fref)는 채널 번호(112,184,368,440,624 및 696)에서 간섭을 야기할 수 있다. 따라서, 기준 주파수(Fref)는 수신기가 이러한 특정 채널 번호로 동조될 경우 이동되어야 한다. 앞서 설명된 것처럼, 주파수 이동(Fref)은 실질적으로 K와 기준 주파수(Fref)의 곱을 P의 특정 값(Ptyp)으로 나눈 값이다.
P의 특정 값(Ptyp)은 다음과 같이 결정된다. 채널 번호(404)는 가장 낮은 특정 채널 번호(112)와 가장 높은 특정 채널 번호(696) 사이의 중간이고, 그것을 위해 기준 주파수(Fref)는 이동될 필요가 있다. 수신기가 채널 번호(404)로 동조되기 위한 P의 값은 P의 특정 값(Ptyp)으로써 얻어진다. 채널 번호(404)에서의 입력 신호(RF)는 882.12 MHz의 주파수를 갖는다. 그러므로, 수신기를 이러한 주파수로 동조하기 위해, 제 1 혼합용 신호(LO1)는 974,73 MHz인 882.12＋92.61 MHz의 주파수를 가질 필요가 있다. 따라서, 합성기 제어 값(N)은 97473이 될 필요가 있다. 또한 특정 합성기 제어 값(Ntyp)은 97473이다. Ntyp=97473, R=6, M=1536일 경우, Ptyp＝Ntyp-R×M이기 때문에 Ptyp=88257이다.
따라서, 주파수 이동(Fref)은 위에서 계산된 것처럼, 15.36 MHz의 기준 주파수를 88257인 P의 특정 값(Ptyp)으로 나눈 값인 174 Hz의 K배가 되어야 한다. 일예로, K＝+2라고 가정하자. 이것은 수신기를 본래의 채널 번호로 동조하기 위한 기준 주파수(Fref)에 비해서, 기준 주파수(Fref)가 수신기를 특정 채널 번호로 동조하기 위한 더 높은 주파수인 348 Hz라는 것을 의미한다.
그럼에도 불구하고, 수신기가 본래의 채널 번호인 채널 번호(404)로 동조될 때는, 기준 주파수(Fref)가Fref＝+2×174 Hz＝348 Hz 만큼 이동된다라고 가정하자. 기준 주파수(Fref)가 이동되지 않을 때는, 합성기 제어 값(N)은 수신기를 상기 채널로 동조하기 위해 97473이 되어야 한다는 것이 앞서 설명되고 있다. 그러나, 기준 주파수(Fref)가 이동되기 때문에, 다른 합성기 제어 값(N)이 수신기를 채널 번호(404)로 동조하기 위해 필요하게 될 것이다.
기준 주파수(Fref)는Fref＝+2×174 Hz만큼 이동된다고 가정되고 있기 때문에, 합성기 제어 값(N)은 97473-K가 되어야 할 필요가 있고, 결국 97473-2이다. 그런 경우에, 제 1 혼합용 신호(LO1)는 974,732,088 Hz인 (97471÷1536)×15,360,348 Hz의 주파수를 가질 것이다. 그러므로, 예비 중간 주파수(IF1) 신호는 92,612,088 Hz의 주파수를 가질 것이다. 제 2 혼합용 신호(LO2)는 92,162,088 Hz의주파수를 가질 것이다. 그러므로, 중간 주파수 신호(IF2)는 450,000 Hz의 주파수를 가질 것이다. 따라서, 기준 주파수(Fref)의 이동은 중간 주파수 신호(IF2)의 주파수 정확도에 영향을 주지 않는다. 결과적으로, 이러한 신호는 인접한 채널 선택도를 제공하는 450 kHz에서 하나 또는 그 이상의 필터에 대해 정확하게 위치하게 될 것이다. 도 3에 대해, 이러한 필터들이 복조기(DEM)에 포함될 수 있다.
실제로, K와 기준 주파수(Fref)의 곱의 값을 P의 특정 값(Ptyp)으로 나눈 값과 약간 차이가 나는 값만큼 기준 주파수(Fref)를 이동시키는 것이 바람직 할 수 있다. 일예로, 기준 주파수(Fref)는 주파수에 있어 정확해야 될 필요가 있는 송신 신호를 생성하기 위해 또한 사용된다고 가정하자. 따라서, 기준 주파수(Fref)의 이동은 송신 신호의 주파수 정확도에 영향을 줄 것이다. 결과적으로, 중간 주파수 신호(IF2)의 주파수 정확도와 송신 신호의 주파수 정확도 사이에는 절충이 이루어져야 할 필요가 있다. 일예를 제공하기 위해, 실행의 감소에 있어, 360 Hz의 주파수 이동(Fref)은 앞서 계산된 348 Hz의 주파수 이동(Fref)보다 더 나은 절충이 이루어진다는 사실이 확인되고 있다.
위의 도면들과 도면들에 대한 설명은 본 발명을 제한하기보다는 기술하고 있다. 첨부된 청구항의 범주 내에는 다수의 대안이 존재한다는 사실이 명백해질 것이다. 일부 최종 설명이 이러한 양상으로 이루어질 것이다.
도 3에 기술된 수신기에 따라, 모든 종류의 값(VAL)이 메모리(MEM)에 저장될 수 있다는 사실이 주시되어야 한다. 그런 다음, 주어진 합성기 제어 값(N)을 위해, 제어기(CON)는 가장 좋은 수신 품질이 획득되기 위한 값을 선택한다. 그러한 목적을 위해, 도 4에 기술된 방법은 다음과 같이 변형될 수 있다. 단계(S5)에서, 제어기는 항상 값(VAL2)을 선택하는 대신에 채널 선택 명령(CHsel)에 따라 메모리(MEM)로부터 값을 선택한다. 사실상, 제어기(CON)는 약간은 다르지만 공통으로 갖는 다수의 주파수 이동 중에서 K와 기준 주파수(Fref)의 곱을 P의 특정 값(Ptyp)으로 나눈 값과 거의 동일한 주파수 이동 값을 선택한다.
기능 유닛 또는 기능은 다수의 상이한 방법으로 분리될 수 있다. 이러한 양상에 있어, 도면들은 매우 개략적이고 각 도면은 단지 하나의 실시예만을 나타낸다는 사실이 주시되어야 한다. 비록 도면은 각 블록에서 기능적인 유닛을 나타내고 있지만, 도면은 수 개의 기능 유닛이 하나의 물리적인 유닛에서 구현된다는 사실을 전혀 배제하지는 않는다. 일예로, 도 3을 참조하여, 메모리(MEM)와 D/A 변환기(DAC)는 제어기(CON)에 포함될 수 있다.
마지막으로, 청구항에서 괄호 사이의 임의의 참조 부호는 청구항을 제한하는 것으로써 해석되지 않아야 한다.

Claims (3)

  1. 기준 주파수(Fref)를 갖는 기준 주파수 신호를 생성하기 위한 기준 주파수 발진기(RFO), 및
    상기 기준 주파수 신호로부터 클럭 신호(CLK)를 유도하기 위한 클럭 회로를 포함하는 수신기에 있어서,
    중간 주파수 신호(IF)를 획득하기 위해, 변환 주파수(Fconv)가 P와 상기 기준 주파수(Fref)의 곱을 M으로 나눈 값이고 P와 M은 정수이며 P는 조정 가능한 수 일 때, 상기 변환 주파수(Fconv)를 이용하여 입력 신호(RF)를 주파수에서 변환하기 위한 주파수 변환기(FRC), 및
    K가 정수인 경우, K와 상기 기준 주파수(Fref)의 곱을 P의 특정 값(Ptyp)으로 나눈 값(Fref＝K·Fref÷Ptyp)과 거의 동일한 주파수 이동(Fref)을 이용하여 상기 기준 주파수(Fref)를 이동하기 위한 주파수 이동 회로(FSC)를 포함하는 것을 특징으로 하는, 수신기.
  2. 제 2항에 있어서, 상기 수신기는, 채널 선택 명령(CHsel)에 응답하여 예비 주파수 변환기 제어 값(Np)을 생성하기 위한 생성기(GEN)와, 상기 예비 주파수 변환기 제어 값(Np)에 응답하여 주파수 변환기 제어 값(N)을 상기 주파수 변환기(FRC)에 공급하기 위한 수정기를 포함하되, 상기 주파수 변환기 제어 값(N)은 상기 기준 주파수(Fref)가 이동되지 않았을 경우에는 상기 예비 주파수 변환기 제어 값(Np)이고, 상기 주파수 변환기 제어 값(N)은 상기 기준 주파수(Fref)가 이동될 경우에는 상기 예비 주파수 변환기 제어 값(Np)에서 K를 감산한 값이며, P는 상기 주파수 변환기 제어 값(N)에 0을 포함하는 임의 정수(A)를 더한 값(P＝N＋A)과 동일한 것을 특징으로 하는, 수신기.
  3. 제 1항에서 청구된 것과 같은 수신기를 동조하는 방법에 있어서,
    채널 선택 명령(CHsel)에 응답하여 예비 주파수 변환기 제어 값(Np)을 생성하는 단계,
    상기 예비 주파수 변환기 제어 값(Np)에 응답하여 주파수 변환기 제어 값(N)을 상기 주파수 변환기(FRC)에 공급하는 단계를 포함하되,
    상기 주파수 변환기 제어 값(N)은 상기 기준 주파수(Fref)가 이동되지 않았을 경우에는 상기 예비 주파수 변환기 제어 값(Np)이고, 상기 주파수 변환기 제어 값(N)은 상기 기준 주파수(Fref)가 이동될 경우에는 상기 예비 주파수 변환기 제어 값(Np)에서 K를 감산한 값이며, P는 주파수 변환기 제어 값(N)에 0를 포함하는 임의 정수(A)를 더한 값(P＝N＋A)과 동일한 것을 특징으로 하는, 수신기를 동조하는 방법.
KR1019997010643A 1998-03-20 1999-03-18 클럭 신호 생성기를 구비하는 수신기및 수신기를 동조하는 방법 KR100611245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9803468 1998-03-20
FR98/03468 1998-03-20
PCT/IB1999/000456 WO1999049582A2 (en) 1998-03-20 1999-03-18 Receiver with a clock signal generator

Publications (2)

Publication Number Publication Date
KR20010012682A true KR20010012682A (ko) 2001-02-26
KR100611245B1 KR100611245B1 (ko) 2006-08-10

Family

ID=9524303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997010643A KR100611245B1 (ko) 1998-03-20 1999-03-18 클럭 신호 생성기를 구비하는 수신기및 수신기를 동조하는 방법

Country Status (6)

Country Link
US (1) US6449319B1 (ko)
EP (1) EP0988707A2 (ko)
JP (1) JP2001527736A (ko)
KR (1) KR100611245B1 (ko)
CN (1) CN1153361C (ko)
WO (1) WO1999049582A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661852B1 (en) 1999-07-21 2003-12-09 Raytheon Company Apparatus and method for quadrature tuner error correction
US6640237B1 (en) 1999-07-27 2003-10-28 Raytheon Company Method and system for generating a trigonometric function
US6590948B1 (en) 2000-03-17 2003-07-08 Raytheon Company Parallel asynchronous sample rate reducer
US6647075B1 (en) 2000-03-17 2003-11-11 Raytheon Company Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
EP1182792A1 (en) * 2000-08-25 2002-02-27 Telefonaktiebolaget L M Ericsson (Publ) An electronic circuit for and a method of controlling the output frequency of a frequency synthesizer
KR100624482B1 (ko) 2004-11-23 2006-09-18 삼성전자주식회사 인접 채널의 간섭 영향을 줄이는 튜닝 방법 및 그 장치
DE102005054347A1 (de) * 2005-11-15 2007-05-24 Atmel Duisburg Gmbh Elektronische Schaltung und Verfahren zum Betreiben einer elektronischen Schaltung
US8537285B2 (en) 2007-03-14 2013-09-17 Larry Silver Carrier recovery system with phase noise suppression
US8902365B2 (en) 2007-03-14 2014-12-02 Lance Greggain Interference avoidance in a television receiver
US7907694B2 (en) * 2007-09-24 2011-03-15 Intel Corporation Adaptive control of clock spread to mitigate radio frequency interference
EP2383914B1 (en) 2010-04-30 2015-01-28 Nxp B.V. RF digital spur reduction
EP2383913B1 (en) * 2010-04-30 2013-10-23 Nxp B.V. RF digital spur reduction
US8483333B2 (en) * 2010-05-06 2013-07-09 Mediatek Inc. Methods for adjusting system clock in terms of operational status of non-baseband module, methods for peripheral device control adjustment, and electronic devices using the same
TW201431570A (zh) 2012-11-22 2014-08-16 Ucb Pharma Gmbh 用於經皮投服羅替戈汀（Ｒｏｔｉｇｏｔｉｎｅ）之多天式貼片
CA2948219C (en) 2014-05-20 2023-04-04 Lts Lohmann Therapie-Systeme Ag Method for adjusting the release of active agent in a transdermal delivery system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355684B1 (ko) * 1992-11-26 2002-12-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 직접변환수신기
US5612977A (en) * 1993-12-28 1997-03-18 Nec Corporation Automatic frequency control circuit for a receiver of phase shift keying modulated signals
KR100219709B1 (ko) * 1994-03-15 1999-09-01 윤종용 디지탈무선통신장치에있어서송수신신호처리회로
JPH07312536A (ja) * 1994-05-17 1995-11-28 Sony Corp 短波受信機
US5745848A (en) 1996-03-04 1998-04-28 Motorola, Inc. Method and apparatus for eliminating interference caused by spurious signals in a communication device
US5874913A (en) * 1996-08-29 1999-02-23 Motorola, Inc. Method and apparatus to compensate for Doppler frequency shifts in a satellite communication system
GB2320633B (en) * 1996-12-17 2000-12-27 Motorola Gmbh Frequency generating circuit and method of operation
JPH1164480A (ja) * 1997-08-12 1999-03-05 Sokkia Co Ltd Ｇｐｓ受信機
JP3698543B2 (ja) * 1998-02-19 2005-09-21 富士通株式会社 無線受信機、無線送受信機及び無線受信機用回路

Also Published As

Publication number Publication date
KR100611245B1 (ko) 2006-08-10
US6449319B1 (en) 2002-09-10
WO1999049582A2 (en) 1999-09-30
CN1153361C (zh) 2004-06-09
JP2001527736A (ja) 2001-12-25
CN1272257A (zh) 2000-11-01
EP0988707A2 (en) 2000-03-29
WO1999049582A3 (en) 2000-01-06

Similar Documents

Publication Publication Date Title
KR100611245B1 (ko) 클럭 신호 생성기를 구비하는 수신기및 수신기를 동조하는 방법
US7783259B2 (en) System and method of eliminating or minimizing LO-related interference from tuners
KR970009902B1 (ko) 합성 장치를 갖춘 무선 선택 호출 수신 장치
EP0385181B1 (en) Tuner station selecting apparatus
JP2000353922A (ja) ダウン変換とエネルギ拡散混合信号の組合せを使用した直接変換無線受信器とその信号処理方法
JPH0936768A (ja) 受信用ｉｃおよびスーパーヘテロダイン受信機
KR100355137B1 (ko) 다중전송파전송방식에있어서의주파수보정방법
EP0896425B1 (en) Receiving apparatus for digital broadcasting
US4194151A (en) Multifrequency generator
US20050128363A1 (en) Television tuner and method of processing a received rf signal
JP2001044873A (ja) 二重周波数変換器
US6021164A (en) Digital radio communication system having reduced phase-locked loop, and its synchronization
JP3825540B2 (ja) 受信機および送受信機
KR19990067799A (ko) 위성방송수신기용 튜너
EP1335488A2 (en) Frequency conversion circuit having phase noises lowered
JP3592159B2 (ja) テレビジョン信号送信機
EP0792052A1 (en) Local signal generator
JP3077528B2 (ja) 周波数変換装置
JPH07250005A (ja) Ｆｍ受信装置
CN1636313A (zh) 向下变换信号频率的装置
JP2002325028A (ja) 周波数走査形受信機
KR19990042776A (ko) 방송 수신기의 자동 튜닝 방법
JP2002076974A (ja) 受信装置
JP2002335178A (ja) 周波数走査形受信機
JPH0720729U (ja) シンセサイザ受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee