KR20010002718A - 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치 - Google Patents

전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치 Download PDF

Info

Publication number
KR20010002718A
KR20010002718A KR1019990022654A KR19990022654A KR20010002718A KR 20010002718 A KR20010002718 A KR 20010002718A KR 1019990022654 A KR1019990022654 A KR 1019990022654A KR 19990022654 A KR19990022654 A KR 19990022654A KR 20010002718 A KR20010002718 A KR 20010002718A
Authority
KR
South Korea
Prior art keywords
address
processor
interprocessor communication
processors
switch block
Prior art date
Application number
KR1019990022654A
Other languages
English (en)
Other versions
KR100304412B1 (ko
Inventor
전용진
Original Assignee
이정태
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이정태, 대우통신 주식회사 filed Critical 이정태
Priority to KR1019990022654A priority Critical patent/KR100304412B1/ko
Publication of KR20010002718A publication Critical patent/KR20010002718A/ko
Application granted granted Critical
Publication of KR100304412B1 publication Critical patent/KR100304412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 프로세서간 통신 메시지 스위치 블럭을 통하여 행하는 프로세서간 통신에서 필요로 하는 다수의 프로세서들의 어드레스를 할당하는 방법 및 장치에 관한 것으로서, 프로세서간 통신 메시지 스위치 블럭(10)내 프로세서(P7)에는 고유의 어드레스(1240)외에 어드레스 할당시에 사용되는 임시 어드레스(1111)가 설정되고, 각 프로세서(P1-P6)들은 초기 부팅시에 이 임시 어드레스(1111)를 어드레스 부여 요구 메시지에 부가하여 프로세서(P7)에 전송한다. 프로세(P7)는 이 메시지 부여 요구 메시지에 부응하여 저장부(11)에 저장되어 있던 어드레스중 하나를 해당 프로세서(P1-P6)에 부여한다.

Description

전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치{METHOD AND APPARATUS FOR ALLOTING ADDRESS USED IN INTER PROCESSOR COMMUNICATION}
본 발명은 전전자 교환기에서 프로세서간 통신(Inter Processor Communication : IPC)을 위하여 프로세서들에 어드레스를 부여하는 방법 및 장치에 관한 것으로서, 더욱 상세하게는 IPC 메시지 스위치 블럭을 통하여 프로세서들에 어드레스를 할당하는 전전자 교환기의 IPC용 어드레스 할당 방법 및 장치에 관한 것이다.
전전자 교환기에는 다수의 프로세서들이 사용되고 있으며, 이들 프로세서들은 상호 통신하여 전전자 교환기의 작동을 상호 제어한다. 이와 같이 프로세서들 사이에 이루어지는 통신을 프로세서간 통신이라 칭하며, 프로세서간 통신을 행하기 위해서는 프로세서 각각에 고유의 어드레스가 할당되어야 한다. 프로세서들에 어드레스를 할당하기 위한 종래의 방법은 프로세서가 장착되는 보오드의 스트랩 등을 이용하는 것이었다. 즉, 종래에는 프로세서가 보오드내에 장착되면 사용자는 보오드내의 션트(shunt) 등을 이용하여 프로세서가 필요로 하는 어드레스를 할당하는 것이다. 프로세서는 초기 부팅이 완료되면, 션트의 상태를 파악하여 할당된 어드레스를 검출하고 검출된 어드레스를 IPC 관리용 프로세서에 보고하므로써 IPC 통신이 가능한 상태가 된다.
그러나, 상술한 방법에서는 사용자가 션트 등을 수동으로 조작하여 필요한 어드레스를 프로세서에 부여하여야 하므로 다수의 프로세서에 어드레스를 할당하기 위하여는 장시간이 필요하고 특히 션트의 조작시에 오류가 발생할 여지가 많다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위한 것으로서, 본 발명의 목적은 IPC 통신을 관리하는 관리용 프로세서가 프로세서들에 필요로 하는 어드레스를 일괄하여 부여할 수 있는 방법을 제공하는데에 있다.
본 발명의 다른 목적은 IPC 통신을 관리하는 관리용 프로세서가 프로세서들에 필요로 하는 어드레스를 일괄하여 부여할 수 있는 장치를 제공하는데에 있다.
이러한 목적을 달성하기 위한 본 발명은, 프로세서간 통신 메시지 스위치 블럭을 통하여 행하는 프로세서간 통신에서 필요로 하는 다수의 프로세서들의 어드레스를 할당하는 방법으로서, 프로세서들중 어느 하나를 초기 구동시키는 단계와; 초기 구동된 프로세서로부터의 어드레스 부여 요구 메시지를 프로세서간 통신 메시지 스위치 블럭에 전송하는 단계와; 어드레스 부여 요구 메시지에 응답하여 소정의 어드레스를 초기 구동된 프로세서의 어드레스로 프로세서간 통신 메시지 스위치 블럭내에 설정하는 단계와; 프로세서간 통신 메시지 스위치 블럭내에 설정된 어드레스를 초기 구동된 프로세서에 제공하는 단계와; 프로세간 통신 메시지 스위치 블럭으로부터 제공된 어드레스를 초기 구동된 프로세서의 자기 어드레스로 초기 구동된 프로세서에 설정하는 단계를 구비한다.
본 발명은 또한, 프로세서간 통신을 행하는 전전자 교환기에 있어서, 초기 구동시에 어드레스 할당 요구 메시지를 전송하며, 어드레스 부여 요구 메시지에 응답하여 전송되어 온 소정의 어드레스를 자기 어드레스로 설정하는 다수의 프로세서들과; 어드레스 부여 요구 메시지를 수신하고, 어드레스 부여 요구 메시지를 전송한 프로세서에 소정의 어드레스를 할당하여 전송하는 프로세서간 통신 메시지 스위치 블럭을 구비한다.
도 1은 본 발명에 따른 전전자 교환기의 프로세서간 통신용 어드레스 할당 장치의 일 상태를 도시한 개략 블럭도,
도 2는 본 발명에 따른 전전자 교환기의 프로세서간 통신용 어드레스 할당 장치의 상태 변화를 도시한 개략 블럭도,
도 3은 본 발명에 따른 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법에서 관리용 프로세서가 행하는 작동 흐름도,
도 4는 본 발명에 따른 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법에서 일반 프로세서가 행하는 작동 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10 : IPC 메시지 스위치 블럭
11, 12 : 저장부
13 : 노드 블럭
P1-P7 : 프로세서
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 전전자 교환기의 IPC용 어드레스 할당 장치의 개략 블럭도이다. 도시된 바와 같이 다수의 프로세서(P1-P6)들은 하나의 IPC 메시지 스위치 블럭(10)에 연결되어 있으며, IPC 메시지 스위치 블럭(10)은 하나의 관리용 프로세서(P7)와 두 개의 저장부(11, 12) 그리고, 노드 블럭(13)을 구비하고 있다. 여기서, 저장부(11)내에는 프로세서(P1-P7)들에 할당이 가능한 어드레스들이 저장되어 있으며, 저장부(12)내에는 프로세서(P1-P7)들에 할당된 어드레스와 그 위치 정보(Loc. 0 - Loc. 7)가 저장되어 있다. 프로세서(P1-P7)의 위치 정보(Loc. 1-Loc.7)는 프로세서(P1-P7)가 어느 보오드내에 장착되어 있는가에 대한 정보를 의미하며, 이러한 정보는 곧 프로세서(P1-P7)들이 노드 블럭(13)의 어느 노드(n1-n7)에 연결되어 있는가에 대한 정보를 의미한다. 프로세서(P7)는 노드 블럭(13)을 통하여 프로세서(P1-P6)들로부터의 메시지내에 포함되어 있는 어드레스 정보를 입력하며, 이 어드레스 정보에 따라 노드 블럭(13)내의 노드(n1-n7)들을 선택적으로 연결하므로써 스위칭기능을 행한다. 이러한 노드 블럭(13)의 스위칭에 의하여 프로세서(P1-P7)들은 상호간에 메시지를 전달할 수 있다.
상술한 구성을 갖는 장치에서 IPC 메시지 스위치 블럭(10)이 프로세서(P1-P6)들에 어드레스를 할당하는 방법을 이하에서 설명한다. 먼저, 도 1에 도시된 바와 같이 위치(Loc.0, Loc.1, Loc.2)에 존재하는 프로세서(P1, P2, P3)에는 어드레스가 할당되어 있고, 프로세서(P4, P5, P6)에는 할당되어 있지 않은 상태라 가정한다.
도 1에서 IPC 메시지 스위치 블럭(10)내의 프로세서(P7)는 위치(Loc.7)를 갖고 있으며, 이 위치(Loc.7)에는 두 개의 어드레스(1240),(1111)가 부여되어 있다. 여기서, 어드레스(1240)는 프로세서(P7)의 고유 어드레스이며, 어드레스(1111)는 프로세서(P1-P6)들이 초기 부팅된 후에 프로세서(P7)에 어드레스의 할당을 요구할 때에 사용하는 임시 어드레스를 의미한다. 따라서, 프로세서(P1-P6)들에는 이 어드레스(1111) 정보가 사전에 저장되어야 할 것이다.
이러한 상태에서 어드레스가 아직 할당되어 있지 않은 프로세서(예컨데, P4)는 초기 부팅시에, 노드(n4)를 알람 상태(Alarm State)에서 일반 상태(Normal State)로 변환시킨다. IPC 메시지 스위치 블럭(10)내의 프로세서(P7)는 노드 블럭(13)내의 노드들(n1-n6)의 상태 변환을 감시하고 있으며, 도 3에 도시된 바와 같이, 어느 하나의 노드(n1-n6들중 하나)가 일반 상태로 전환되었는가를 판단한다(S1)
단계(S1)에서의 판단 결과, 어느 하나의 노드(n1-n6들중 하나로 본 실시예에서 n4)가 일반 상태로 전환되면, 프로세서(P7)는 소정 시간내에 해당 노드(n4)를 통하여 어드레스 부여 요구 메시지가 입력되는가를 판단한다(S2, S3). 여기서, 후술하는 바와 같이, 프로세서(P4)는 어드레스 부여 요구 메시지내에 어드레스(1111)를 포함시켜 전송하므로써 프로세서(P7)는 어드레스 부여 요구 신호를 수신할 수 있다. 즉, 프로세서(P7)는 이 어드레스 부여 요구 메시지내의 어드레스(1111)에 따라 노드(n4)를 노드(n7)와 연결하므로써 프로세서(P4)와의 통신을 가능케 하는 것이다.
상술한 단계(S2)의 판단 결과, 어드레스 부여 요구 메시지가 수신되면, 프로세서(P7)는 저장부(11)내의 어드레스 정보들 중에서, 가용 가능한 어드레스가 있는가를 탐색하고(S4), 가용 가능한 어드레스가 있는 경우에는, 도 2에 도시된 바와 같이, 이 어드레스를 독출하여 저장부(12)내의 위치 정보(Loc.4 )에 할당한다(S5). 여기서, 위치 정보(Loc.4 )는 프로세서(P4)의 보드내 위치를 의미하며, 이러한 위치는 프로세서(P4)의 노드(n4)를 이용하여 검출이 가능하다. 즉, 프로세서(P4)의 초기 부팅시에 상태가 변환된 노드(n4)를 프로세서(P7)가 알고 있으므로 이 노드(n4)에 대응하는 위치 정보(Loc. 4)에 소정 어드레스(1237)를 도 2와 같이 할당하는 것이다.
한편, 상술한 바와 같이 프로세서(P7)와 프로세서(P4)는 노드 블럭(13)을 통하여 상호 연결되어 있는 상태이므로, 프로세서(P7)는 이 어드레스 정보(1237)를 프로세서(P4)에 전달한다(S6). 이후, 프로세서(P7)는 프로세서(P4)를 통하여 소정의 수신 확인 신호가 전달되는 가를 확인하고(S7), 수신 확인 신호가 전달되면 모든 과정을 중단하나, 수신 확인 신호가 전달되지 않으면 단계(S6)를 재 수행하므로써 어드레스 정보를 연속하여 재 송부한다.
도 4에는 프로세서(P4)의 작동 흐름도가 도시되어 있다.
도시된 바와 같이 프로세서(P4)는 초기 부팅되면(S11), 내부에 저장되어 있는 임시 어드레스 즉, (1111)의 정보를 독출한다(S12). 그리고, 프로세서(P4)는 이 임시어드레스(1111)에 어드레스 부여 요구 메시지를 부가하여 IPC 메시지 스위치 블럭(10)내의 노드 블럭(13)에 전송한다(S13).
IPC 메시지 스위치 블럭(10)은 상술한 어드레스 부여 요구 메시지를 수신하고, 도 3의 흐름도에 도시된 과정을 행하여 프로세서(P4)에 소정의 어드레스를 부여한다. 프로세서(P4)는 어드레스 부여 요구 메시지의 송신후에 소정의 어드레스 정보가 입력되는가를 판단하고(S14), IPC 메시지 스위치 블럭(10)으로부터 어드레스 정보가 전송되면 수신 확인 신호를 IPC 메시지 스위치 블럭(10)에 전송한다(S15). 이 후, 프로세서(P4)는 IPC 메시지 스위치 블럭(10)으로부터의 어드레스 정보에 의한 어드레스(본 실시예에서는1237 )를 자기 어드레스로서 설정하고 모든 과정을 종료한다.
상술한 바와 같이 본 발명에서는 IPC 망을 통한 프로세서간 통신에 필요한 프로세서들의 어드레스를 IPC망을 관리하는 별도의 관리용 프로세서가 프로세서들의 초기 부팅시에 자동으로 부과하므로써 어드레스 할당 과정이 자동화되어 편리성및 정확성이 향상되는 효과가 있다.

Claims (7)

  1. 프로세서간 통신 메시지 스위치 블럭을 통하여 행하는 프로세서간 통신에서 필요로 하는 다수의 프로세서들의 어드레스를 할당하는 방법으로서,
    상기 프로세서들중 어느 하나를 초기 구동시키는 단계와;
    상기 초기 구동된 프로세서로부터의 어드레스 부여 요구 메시지를 상기 프로세서간 통신 메시지 스위치 블럭에 전송하는 단계와;
    상기 어드레스 부여 요구 메시지에 응답하여 소정의 어드레스를 상기 초기 구동된 프로세서의 어드레스로 상기 프로세서간 통신 메시지 스위치 블럭내에 설정하는 단계와;
    상기 프로세서간 통신 메시지 스위치 블럭내에 설정된 상기 어드레스를 상기 초기 구동된 프로세서에 제공하는 단계와;
    상기 프로세간 통신 메시지 스위치 블럭으로부터 제공된 어드레스를 상기 초기 구동된 프로세서의 어드레스로 상기 초기 구동된 프로세서에 설정하는 단계를 구비하는 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법.
  2. 제 1 항에 있어서,
    상기 어드레스 부여 요구 메시지는 상기 프로세서간 통신 메시지 스위치 블럭을 지정하는 소정의 임시 어드레스를 포함하며, 상기 임시 어드레스에 의하여 상기 어드레스 부여 요구 메세지는 상기 프로세서간 통신 메시지 블럭에 전송되는 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법.
  3. 제 2 항에 있어서,
    상기 프로세서간 통신 메시지 스위치 블럭은 상기 임시 어드레스 및 프로세서간 통신용 어드레스를 갖는 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법.
  4. 프로세서간 통신을 행하는 전전자 교환기에 있어서,
    초기 구동시에 어드레스 할당 요구 메시지를 전송하며, 상기 어드레스 부여 요구 메시지에 응답하여 전송되어 온 소정의 어드레스를 자기 어드레스로 설정하는 다수의 프로세서들과;
    상기 어드레스 부여 요구 메시지를 수신하고, 상기 어드레스 부여 요구 메시지를 전송한 프로세서에 소정의 어드레스를 할당하여 전송하는 프로세서간 통신 메시지 스위치 블럭을 구비하는 전전자 교환기의 프로세서간 통신용 어드레스 할당 장치.
  5. 제 4 항에 있어서,
    상기 프로세서들에는 상기 프로세서간 통신 메시지 스위치 블럭을 지정하는 소정의 임시 어드레스가 저장되며, 상기 어드레스 부여 요구 메시지에 상기 임시 어드레스를 부가하므로써 상기 어드레스 부여 요구 메세지를 상기 프로세서간 통신 메시지 블럭에 전송하는 전전자 교환기의 프로세서간 통신용 어드레스 할당 장치.
  6. 제 5 항에 있어서,
    상기 프로세서간 통신 메시지 스위치 블럭은 상기 프로세서들에 할당 가능하는 다수의 어드레스가 저장된 제 1 저장 수단을 구비하며, 상기 제 1 저장 수단내의 어드레스들중 상기 프로세서들에 할당되지 않은 어드레스를 상기 어드레스 부여 요구 메시지를 전송한 프로세서에 할당하는 전전자 교환기의 프로세서간 통신용 어드레스 할당 장치.
  7. 제 6 항에 있어서,
    상기 프로세서간 통신 메시지 스위치 블럭은 상기 프로세서에 할당된 어드레스를 프로세서별로 저정하는 제 2 저장 수단을 구비하는 전전자 교환기의 프로세서간 통신용 어드레스 할당 장치.
KR1019990022654A 1999-06-17 1999-06-17 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치 KR100304412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022654A KR100304412B1 (ko) 1999-06-17 1999-06-17 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022654A KR100304412B1 (ko) 1999-06-17 1999-06-17 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20010002718A true KR20010002718A (ko) 2001-01-15
KR100304412B1 KR100304412B1 (ko) 2001-11-01

Family

ID=19592974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022654A KR100304412B1 (ko) 1999-06-17 1999-06-17 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100304412B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893344B1 (ko) * 2006-07-07 2009-04-15 후지제롯쿠스 가부시끼가이샤 네트워크 시스템, 화상 처리 장치, 방법, 및 컴퓨터 판독 가능한 매체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893344B1 (ko) * 2006-07-07 2009-04-15 후지제롯쿠스 가부시끼가이샤 네트워크 시스템, 화상 처리 장치, 방법, 및 컴퓨터 판독 가능한 매체
KR100919442B1 (ko) * 2006-07-07 2009-09-29 후지제롯쿠스 가부시끼가이샤 네트워크 설정 장치

Also Published As

Publication number Publication date
KR100304412B1 (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
US5526492A (en) System having arbitrary master computer for selecting server and switching server to another server when selected processor malfunctions based upon priority order in connection request
KR930003441B1 (ko) 서로 다른 시스템으로 작동하는 데이타 처리 시스템에 있어서, 자원을 분할하여 변경 가능하게 실행하기 위한 장치 및 방법
US5500852A (en) Method and apparatus for network variable aliasing
EP2040176B1 (en) Dynamic Resource Allocation
US20060200605A1 (en) Electronic apparatus system with master node and slave node
JPH04236647A (ja) コンピュータシステム・コンプレックス及びその操作方法
EP0499736A2 (en) Controller architecture for RF trunking distributed multisite switch
KR100304412B1 (ko) 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치
US6615285B1 (en) Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus
JP3215184B2 (ja) 多重通信装置
US7583690B2 (en) Allocation of station addresses to communication users in a bus system
JP2000031875A (ja) 通信端末装置および通信制御装置ならびにデータ通信システム
KR20010010275A (ko) 메시지큐와 공유메모리를 결합 이용한 프로세스 간의 통신 방법
JPH05300152A (ja) アドレス設定器
US20200379811A1 (en) Methods, computing unit and memory pool for enabling usage of remote memory resources
JPS61255461A (ja) マルチｃｐｕ通信装置
US20230251613A1 (en) Automation System
KR100459558B1 (ko) 두 개의 에스에스7 신호 점 사이에서의 선택코드 자동 할당방법
JP3224876B2 (ja) 多重通信分散処理システム
JP4438572B2 (ja) Ｉｐ電話端末設定装置、ｉｐ電話端末、およびプログラム
KR100429527B1 (ko) 이동단말기의 아이피 제어 장치 및 방법
FI87716B (fi) Dubbleringsfoerfarande foer ett kopplingssystem, speciellt foer en telefoncentral
JP3014112B2 (ja) マルチプロセッサシステムにおけるメッセージ通信方式
JPH10247616A (ja) 露光装置、半導体生産システム及び半導体製造方法
JPH05225111A (ja) チャネル構成情報識別装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090622

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee