KR20010001414A - 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법 - Google Patents

영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법 Download PDF

Info

Publication number
KR20010001414A
KR20010001414A KR1019990020620A KR19990020620A KR20010001414A KR 20010001414 A KR20010001414 A KR 20010001414A KR 1019990020620 A KR1019990020620 A KR 1019990020620A KR 19990020620 A KR19990020620 A KR 19990020620A KR 20010001414 A KR20010001414 A KR 20010001414A
Authority
KR
South Korea
Prior art keywords
wbp
line
write
read
address
Prior art date
Application number
KR1019990020620A
Other languages
English (en)
Other versions
KR100352371B1 (ko
Inventor
김상범
최장식
김기현
민병기
황승구
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019990020620A priority Critical patent/KR100352371B1/ko
Publication of KR20010001414A publication Critical patent/KR20010001414A/ko
Application granted granted Critical
Publication of KR100352371B1 publication Critical patent/KR100352371B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/16—Devices for hanging or supporting pictures, mirrors, or the like
    • A47G1/1653—Devices for hanging or supporting pictures, mirrors, or the like for connecting to a surface other than a flat wall, e.g. room corner, ceiling, window
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/16—Devices for hanging or supporting pictures, mirrors, or the like
    • A47G2001/1693—Hand-tools for lifting picture frames onto hooks

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 디지털 영상 처리 장치에 관한 것으로, 특히 영상 압축/복원 코덱 프로세서의 영상을 디스플레이 할 수 있도록 하는 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법을 제공하는 데 그 목적이 있다.
본 발명에 따르면, DMA 데이터 버스에 실린 데이터를 입력받아 출력하기 위한 DMA 인터페이스; 상기 DMA 인터페이스에서 입력된 데이터를 일시 저장하고 있으며, 쓰기 제어 신호에 따라 저장하고 있는 데이터를 출력하기 위한 입력 버퍼; 쓰기 제어 신호에 따라 상기 입력 버퍼에서 입력되는 데이터를 쓰기 어드레스에 쓰기 동작을 수행하고, 읽기 제어 신호에 따라 읽기 어드레스에 저장되어 있는 데이터를 읽어 출력하기 위한 라인 메모리; 제어 신호에 따라 읽기 어드레스와 쓰기 어드레스를 번갈아 상기 라인 메모리에 인가 할 수 있도록 하기 위한 멀티 플렉서; 제어 신호에 따라 읽기 어드레스를 상기 라인 메모리에 출력하기 위한 읽기 어드레스 발생기; 제어 신호에 따라 쓰기 어드레스를 상기 라인 메모리에 출력하기 위한 쓰기 어드레스 발생기; 및 상기 입력 버퍼에 쓰기 제어 신호를 발생시키고, 상기 읽기 어드레스 발생기와 상기 쓰기 어드레스 발생기에 어드레스 발생 제어 신호를 발생시키며, 상기 라인 메모리에 쓰기 읽기 제어 신호를 발생시키기 위한 라인 버퍼 제어기를 포함하여 이루어진 라인 버퍼 장치가 제공된다.

Description

영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법 { Line buffer for enlarging an moving image in display and its method }
본 발명은 디지털 영상 처리 장치 및 그 제어 방법에 관한 것으로, 특히 영상 압축/복원 코덱 프로세서의 영상을 디스플레이 할 수 있도록 하는 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법에 관한 것이다.
종래 기술로는 비디오의 스케일 조절을 입력 픽셀의 평균값에 대한 계수와 휘도와 색상 성분의 곱셈에 의해서 구하는 방법이 있었다.
그리고, 상기 종래 기술에서 계수는 입력 비디오 스트림에 대하여 수직과 수평 방향에 대하여 구해지게 되었다.
그리하여 영상의 크기가 커지거나 작아질 때 먼저, 수직 방향에 대하여 스케일 된 픽셀을 얻어내고, 다음 수평 방향에 대하여 적용한다. 또한 크기를 조절할 때 먼저 입력 픽셀에 대하여 두배로 확장한 픽셀을 만들고 다음 원하는 크기 만큼 줄이는 과정을 수행한다.
그러나, 상기 종래 기술은 한 프레임 전체를 프레임 버퍼에 저장하기 위해 외부에 메모리를 두어야 함으로 그 구성에 있어서 장치가 차지하는 크기가 크다는 문제점이 있었으며, 한 프레임에 대한 읽기 작업이 끝나면 읽기 작업이 끝난 프레임이 삭제 됨으로 인해 영상의 특성에 맞는 메모리 사용이 구현되지 않아 메모리 사용에 있어서, 비 효율적이라는 문제점이 있었다.
본 발명은 앞서 설명한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 일반 라인 버퍼를 구성할 때 사용하는 일반 FIFO나 듀얼 포트 메모리를 사용하지 않고 단일 포트를 갖는 일반 메모리를 사용하여 라인 버퍼를 구성하도록 하여, 일단 저장된 라인 데이터를 재사용할 수 있도록 하였으며, 이 때 라인 메모리의 효율성을 높이기 위하여 순환 FIFO형태로 데이터가 저장되도록 하여, 일기 포인터를 라인의 시작점으로 필요한 만큼 되돌릴 수 있도록 하여 한번 저장된 라인 데이터를 여러번 사용할 수 있도록 하는 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명이 적용되는 동영상 압축/복원 시스템의 블록 구성도.
도 2는 도 1의 코덱 메모리의 구성과 DMA 전송 패킷의 설명도.
도 3은 본 발명의 일실시예에 따른 영상 확대 디스플레이를 위한 라인 버퍼의 구성도.
도 4는 도 3의 라인 버퍼의 메모리 내용과 어드레스 관계에 대한 설명도.
도 5는 도 3의 쓰기 어드레스 발생기의 제어 흐름도.
도 6은 도 3의 읽기 어드레스 발생기의 제어 흐름도.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
510 : DMA 인터페이스 520 : 입력 버퍼
530 : 라인 메모리 540 : 인터플레이션 필터
550 : 멀티플렉스 560 : 라인버퍼 제어기
570 : 타이밍 및 제어기 580 : 쓰기 어드레스 발생기
590 : 읽기 어드레스 발생기
앞서 설명한 바와 같은 목적을 달성하기 위한 본 발명에 따르면, DMA 데이터 버스에 실린 데이터를 입력받아 출력하기 위한 DMA 인터페이스; 상기 DMA 인터페이스에서 입력된 데이터를 일시 저장하고 있으며, 쓰기 제어 신호에 따라 저장하고 있는 데이터를 출력하기 위한 입력 버퍼; 쓰기 제어 신호에 따라 상기 입력 버퍼에서 입력되는 데이터를 쓰기 어드레스에 쓰기 동작을 수행하고, 읽기 제어 신호에 따라 읽기 어드레스에 저장되어 있는 데이터를 읽어 출력하기 위한 라인 메모리; 제어 신호에 따라 읽기 어드레스와 쓰기 어드레스를 번갈아 상기 라인 메모리에 인가 할 수 있도록 하기 위한 멀티 플렉서; 제어 신호에 따라 읽기 어드레스를 상기 라인 메모리에 출력하기 위한 읽기 어드레스 발생기; 제어 신호에 따라 쓰기 어드레스를 상기 라인 메모리에 출력하기 위한 쓰기 어드레스 발생기; 및 상기 입력 버퍼에 쓰기 제어 신호를 발생시키고, 상기 읽기 어드레스 발생기와 상기 쓰기 어드레스 발생기에 어드레스 발생 제어 신호를 발생시키며, 상기 라인 메모리에 쓰기 읽기 제어 신호를 발생시키기 위한 라인 버퍼 제어기를 포함하여 이루어진 라인 버퍼 장치가 제공된다.
또한, 본 발명에 따르면, 쓰기포인터(WP), 쓰기 베이스 포인터(WBP), 컴포넌트 모드(COMP)를 초기화 하한 후에 라인 메모리가 비어 있는지를 판단하는 제 1 단계; 상기 제 1 단계의 판단 결과, 상기 라인 메모리가 비어 있으면 DMA 전송 요구를 하는 제 2 단계; 전송된 데이터의 컴포넌트가 Cb 이면 WP = WBP; WP = WBP + 4; WP = WBP + 8; WP = WBP + 12의 순서대로 쓰기 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 3 단계; 컴포넌트가 Cr 이면 WP = WBP+2; WP = WBP + 6; WP = WBP + 10; WP = WBP + 14;의 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 4 단계; 컴포넌트가 Y0 이면 WP = WBP+1; WP = WBP + 3; WP = WBP + 5; WP = WBP + 7;의 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 5 단계; 컴포넌트가 Y1이면 WP = WBP+9; WP = WBP + 11; WP = WBP + 13; WP = WBP + 15;의 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 6 단계; 컴포넌트로 Cb를 지정한 후에 쓰기 베이스 포인트(WBP)를 16 만큼 증가 시켜서 증가된 값이 상기 라인 메모리의 최대 어드레스를 넘어서는 지를 판단하는 제 7 단계; 및 상기 제 7 단계의 판단 결과, 넘어서면 WBP=0로 하고, 그렇지 않으면 상기 제 1 단계의 상기 라인 메머리가 비어있는지를 판단하는 과정부터 반복 수행하는 제 8 단계를 포함하여 이루어진 라인 버퍼 장치의 제어 방법이 제공된다.
또한, 본 발명에 따르면, 읽기 어드레스 포인터(RF)와 읽기 베이스 포인터(RBP), 수직 라인 상태 변수(VNUM)를 초기화하는 제 1 단계; 수평 라인의 엑티브 상태를 기다리다가 엑티브 상태가 되면 인터폴레이션 필터에서 라인 데이터 읽기 요구가 있는지 검사하는 제 2 단계; 상기 제 2 단계의 검사 결과, 읽기 요구가 있으면 라인 메모리에 유효 데이터가 있을 때까지 기다리는 제 3 단계; 읽기 어드레스를 제어 신호에 동기시켜서 RP=RBP; RF=RBP + 1; RP= RBP + 2; RP=RBP + 3; 의 어드레스를 발생시킨 후에 읽기 베이스 포인터(RBP)를 '4' 증가시키고, 상기 제 2 단계의 엑티브 라인 상태를 기다리는 과정부터 반복 수행하는 제 4 단계; 엑티브 라인 상태에서 수평라인의 엑티브 상태가 해제되면, 수직 라인 상태 변수(VNUM)가 '0'인가를 검사하는 제 5 단계; 상기 제 5 단계의 검사 결과, '0' 이면 읽기 베이스 포인터를 '4' 증가하고, 다음 라인 시작 변수(LSP)에 읽기 베이스 포인터(RBP)를 인가하고 수직 라인 확대 변수(VNUM)를 초기화 시킨 후에 수평라인이 엑티브 될 때까지 기다리는 제 6 단계; 및 엑티브 라인 상태에서 수직 확대 변수가 아직 '0' 이 아니면 수직 확대 변수를 '1' 감소 시키고 읽기 베이스 포인터(RBP)를 라인 시작 포인터(LSP)로 초기화 시킨 후 수평 라인이 엑티브 될 때까지 기다리는 제 7 단계를 포함하여 이루어진 라인 버퍼의 제어 방법이 제공된다.
아래에서, 본 발명에 따른 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법의 양호한 실시예를 첨부한 도면을 참조로 하여 상세히 설명하겠다.
영상 압축/복원 코덱을 구현하기 위해서는 복원된 영상 또는 오버레이된 영상을 일반 비디오 출력 장치에 디스플레이 하는 방법이 필요하다.
H.261/H.263가 같은 영상 압축/복원 표준은 보통 디스플레이 장치에 비하여 작은 크기의 영상에 대하여 압축/복원을 행하므로 일반 NTSC 방식의 비디오 출력 장치에 직접 디스플레이하기에는 너무 크기가 작기 때문에 영상의 확대 과정을 거쳐서 디스플레이하는 것이 보통이다.
본 발명은 영상 압축/복원 코덱의 영상 이미지 버퍼에 저장된 QCIF(176*144)혹은 Sub QCIF(128*96)의 영상 이미지를 일반 비디오 출력 장치에 표시하기 위하여 영상 버퍼에 저장된 이미지와 같은 크기, 또는 2배, 4배로 확대된 크기로 영상을 만드는 장치에 관한 것이다.
특히 영상 코덱에서 코덱 프레임 버퍼에서 직접 픽셀 데이터를 읽는 구조를 갖게 하여 별도의 디스플레이용 프레임 버퍼를 두지 않도록 하여 구성요소를 줄이도록 하였다.
영상 코덱을 구현하는데 있어서 별도의 디스플레이용 프레임 메모리를 두지 않고 실시간 영상을 디스플레이하기 위해서는 다음과 같은 고려사항이 필요하다.
첫째, NTSC 비디오 출력 장치는 한 필드가 720*480의 유휴 이미지 영역을 갖고 한 프레임은 두 개의 필드로 구성되며 초당 30번의 이미지가 디스플레이 된다.
본 발명은 디스플레이될 프레임 전체를 저장하지 않기 때문에 디스플레이 리프레쉬 사이클에 맞추어서 코덱 메모리에서 계속적으로 데이터를 읽어와야 한다.
이 때, 디스플레이할 영상의 크기를 확대하기 위하여 영상 라인을 복사할 때 코덱 메모리에서 다시 데이터를 읽으면 코덱의 DMA 성능을 크게 떨어뜨리게 되므로 한번 읽은 데이터를 다시 사용할 수 있는 방법이 필요하게 된다.
또한, 라인 버퍼의 효율성을 높여서 코덱 DMA에서 순차적인 서비스로 인한 지연이 있더라도 충분히 데이터를 손실하지 않는 구조가 필요하다.
본 발명에서는 일반 라인 버퍼를 구성할 때 사용하는 일반 FIFO나 듀얼 포트 메모리를 사용하지 않고 단일 포트를 갖는 일반 메모리를 사용하여 라인 버퍼를 구성하도록 하였으며, 일단 저장된 라인 데이터를 재사용할 수 있도록 하였다.
이 때 라인 메모리의 효율성을 높이기 위하여 순환 FIFO 형태로 데이터가 저장되도록 하였고, 읽기 포인터를 라인의 시작점으로 필요한 만큼 되돌릴 수 있도록 하여 한번 저장된 라인 데이터를 여러 번 사용할 수 있게 하였다.
도면에서, 도 1은 본 발명이 적용되는 동영상 압축/복원 시스템의 블록 구성도로서, 영상의 압축 과정을 살펴보면 카메라(100)에서 인가된 영상 신호는 NTSC 디코더(150)를 거쳐서 디지털 신호화 되고, 다시 CCIR 601(720x480) 크기의 영상은 비디오 입력 인터페이스를 거쳐서 QCIF(176x144) 혹은 SQCIF(128x96)의 영상으로 변환 된다.
이렇게 축소된 영상은 DMA 제어기(300)를 통하여 코덱 메모리(400)에 저장된다.
이렇게 저장된 영상 데이터는 영상 압축/복원 프로세서(700)에서 압축된 코드 형태로 변환되고, 호스트 버스를 통하여 호스트 프로세서(800)의 제어하에 통신 수단을 통하여 전송되든지, 시스템의 메모리(810)에 저장될 수 있다.
반대로 영상의 복원 과정을 살펴 보면 통신 수단 또는 메모리(810)에서 복원될 압축코드를 호스트 프로세서(800)에서 호스트버스를 통하여 영상 압축 복원 프로세서(700)로 보내면, 영상 압축 프로세서(700)에서는 압축된 코드를 해석하여 복원 시킨 영상 데이터를 DMA 제어기(300)를 통하여 코덱 메모리(400)에 저장한다.
코덱 메모리(400)에 저장된 영상 데이터는 다시 DMA 제어기(300)를 통하여 비디오 출력 인터페이스(500)에 인가된다.
이때 비디오 출력 인터페이스(500)는 QCIF나 SQCIF 크기의 영상을 2배 또는 4 배 확대하고 이 확대된 영상 데이터를 NTSC 인코더(600)에 인가하여 디스플레이(650) 수단을 통하여 복원된 영상을 볼 수 있게 된다.
코덱 메모리(400)에 저장된 영상 데이터는 밝기 성분(Y)과 색상 성분(Cb, Cr)으로 구분되어 저장된다.
도면에서, 도 2는 도 1의 코덱 메모리의 구성과 DMA 전송 패킷의 설명도이다.
도 2는 분리되어 저장된 밝기 성분(410)과 색상 성분(420, 430)을 나타내고 있으며 DMA 제어기(300)를 통하여 비디오 출력 인터페이스(500)로 전달될 때의 데이터 형태는 데이터 패킷의 형태(310, 320, 330, 340)이다.
한번 DMA 전송이 이루어 지면 같은 성분에 대하여 4 클럭 단위로 버스트 전송이 이루어 진다.
즉, Cb 색상 성분에 대하여 4개의 픽셀 데이터(310)로 구성된 한 패킷은 한번의 DMA 전송으로 비디오 출력 인터페이스(500)로 전송되고, 같은 방법으로 Cr, Y 성분에 대해서도 같은 과정을 거친다.
이렇게 전송된 픽셀 데이터에 대하여 수평, 수직 방향으로 확대하고 NTSC 인코더(600)에 맞는 데이터 형식 및 타이밍을 제공하는 장치가 비디오 출력 인터페이스(500)이다.
도면에서, 도 3은 본 발명의 일실시예에 따른 영상 확대 디스플레이를 위한 라인 버퍼의 구성도이다.
도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 영상 확대 디스플레이를 위한 라인 버퍼는, DMA 인터페이스(510), 입력 버퍼(520), 라인 메모리(530), 인터플레이션 필터(540), 멀티 플렉서(550), 라인 버퍼 제어기(560), 타이밍 및 제어기(570), 쓰기 어드레스 발생기(580), 읽기 어드레스 발생기(590)을 구비하고 있다.
이제, 본 발명의 일실시예에 따른 영상 확대 디스플레이를 위한 라인 버퍼의 동작을 살펴보면 다음과 같다.
DMA 인터페이스(510)는 DMA 제어기에 데이터 전송을 요구(DRQ)하고 이에 응답한 신호(DACK, MWRB)에 따라 DMA 데이터 버스(MBUS)에 실린 데이터를 입력 버퍼(520)에 인가한다.
입력 버퍼(520)는 인가된 데이터를 쓰기 제어 신호에 따라 라인 메모리(530)에 출력한다.
라인 메모리(530)는 쓰기 제어 신호에 따라 입력 버퍼(520)에서 입력되는 데이터를 쓰기 어드레스 발생기(580)에서 만든 어드레스 위치에 쓰기 동작을 수행하고, 읽기 제어 신호에 따라 읽기 어드레스에 저장되어 있는 데이터를 읽어 출력한다.
여기서 라인 메모리(530)는 단 방향 포트의 일반 메모리로 구성되며 쓰기 구간과 읽기 구간을 한 사이클씩 시간적으로 교차시켜서 가상적인 듀얼 포드의 기능을 수행할 수 있도록 한다.
즉, 멀티플렉서(590)를 통하여 읽기 어드레스와 쓰기 어드레스를 번갈아 인가 할 수 있도록 라인 버퍼 제어기(560)에서 멀티플렉서(580)와 라인 메모리(530)에 상응하는 제어신호를 인가 한다.
라인 메모리(530)에 저장된 데이터는 도 4에 나타낸 것처럼 Cb Y Cr Y의 형태의 반복되는 단위로 저장된다. 이러한 반복된 단위는 CCIR 656 포멧의 데이터를 출력할 때 쉽게 배열 될 수 있는 구조이다.
도 4의 라인 메모리는 일종의 FIFO처럼 동작하지만 일반 FIFO와 같이 한 셀(어드레스) 단위로 저장되고 읽혀지는 구조가 아니라 쓰기 데이터 패킷는 16개의 셀(어드레스)로 구성되고 읽기 데이터 패킷은 4개의 셀(어드레스)로 구성되어 쓰여지거나 읽혀 진다.
또한 수직 확대를 위하여 같은 라인의 데이터를 다시 읽을 필요가 있을 때, 코덱 프레임에서 라인 데이터를 읽어 오지 않고, 이전에 저장된 라인 데이터를 라인 메모리에서 다시 읽을 수 있도록 하였다.
먼저 쓰기 동작을 살펴보면 다음과 같다. 도 5의 쓰기 어드레스 발생기의 제어 순서 중에서 쓰기 어드레스(WP)를 중심으로 살펴보면 다음과 같다.
먼저, 쓰기포인터(WP), 쓰기 베이스 포인터(WBP), 컴포넌트 모드(COMP)를 초기화 하고(501) 라인 메모리가 비어 있으면(502) DMA 전송 요구를 한다(503).
전송된 데이터의 컴포넌트가 Cb 이면(504) WP = WBP; WP = WBP + 4; WP = WBP + 8; WP = WBP + 12의 순서대로 제어 회로의 제어 신호에 동기되어 쓰기 어드레스를 발생하고(513) 라인 메모리가 비어 있는가를 판단하는 과정(502)으로 복귀한다.
같은 방법으로 컴포넌트가 Cr 이면(506) WP = WBP+2; WP = WBP + 6; WP = WBP + 10; WP = WBP + 14;의 어드레스를 발생하고(514), Y0 이면(507) WP = WBP+1; WP = WBP + 3; WP = WBP + 5; WP = WBP + 7;의 어드레스를 발생한다(515).
컴포넌트가 Y1이면(507) WP = WBP+9; WP = WBP + 11; WP = WBP + 13; WP = WBP + 15;의 어드레스를 발생하고(508) 다음 컴포넌트로 Cb를 지정한 다음 쓰기 베이스 포인트(WBP)를 16 만큼 증가 시켜서(510) 이 값이 메모리의 최대 어드레스를 넘어서면(511) WBP=0로 하고(512), 그렇지 않으면 다시 라인 메모리가 비어있는지를 판단하는 과정(502)으로 복귀한다.
이러한 과정은 도 2의 DMA 패킷을 도 4의 라인 메모리 형식으로 바꾸기 위한 어드레스를 발생 시킨다.
또한 쓰기 동작은 라인 버퍼의 비어있는 공간을 최대한 이용하기 위해 비동기 FIFO 순서로 데이터를 채우므로 DMA 전송 시 여유를 갖을 수 있다.
다음으로 읽기 동작을 살펴 보기 위하여 읽기 어드레스 발생기에서 읽기 어드레스 포인터(RP)를 중심으로 설명하면 다음과 같다.
도면에서, 도 6은 도 3의 쓰기 어드레스 발생기의 제어 흐름도이다.
도면에 도시된 바와 같이, 도 3의 쓰기 어드레스 발생기의 제어는, 먼저, 읽기 어드레스 포인터(RF)와 읽기 베이스 포인터(RBP), 수직 라인 상태 변수(VNUM)를 초기화 하고(601) 수평 라인의 엑티브 상태를 기다리다가(602) 엑티브 상태가 되면 인터폴레이션 필터에서 라인 데이터 읽기 요구가 있는지 검사하여(606) 읽기 요구가 있으면 라인 메모리에 유효 데이터가 있을 때까지 기다렸다가(607) 읽기 어드레스를 제어부의 제어 신호에 동기시켜서 RP=RBP; RF=RBP + 1; RP= RBP + 2; RP=RBP + 3; 의 어드레스를 발생시킨 후에(608) 읽기 베이스포인터(RBP)를 '4' 증가하고(610) 엑티브 라인 상태를 기다리는 과정(602)으로 복귀한다.
엑티브 라인 상태를 검사하여 수평라인의 엑티브 상태가 해제되면, 수직 라인 상태 변수(VNUM)가 '0'인가를 검사하여(603) '0' 이면 읽기 베이스 포인터를 '4' 증가하고, 다음 라인 시작 변수(LSP)에 읽기 베이스 포인터(RBP)를 인가하고 수직 라인 확대 변수(VNUM)를 초기화 시킨 후에(609) 수평라인이 엑티브 될 때까지 기다린 후(611) 엑티브 라인 상태를 검사하는 과정(602)으로 복귀한다.
수평라인의 엑티브 상태가 해제되고 수직라인상태 변수(VNUM)를 '1' 감소 시키고(604) 읽기 베이스 포인터(RBP)를 라인 시작 포인터(LSP)로 초기화 시킨 후에(605), 수평라인이 엑티브 될 때까지 기다린다(611).
즉, 다음 픽셀 라인을 이전 픽셀 라인 값으로 다시 읽어서 채우는 과정을 반복하게 되며, VNUM이 '0'이 될 때 까지 이전 픽셀 라인을 복사하여 수직 라인을 확대하는 결과를 얻는다.
앞서 상세히 설명한 바와 같이 본 발명의 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법은 영상 압축/복원 코덱의 영상 이미지 버퍼에 저장된 QCIF(176x144) 혹은 Sub-QCIF(128x96)의 영상 이미지를 일반 비디오 출력 장치에 표시하기 위하여 영상 버퍼에 저장된 이미지와 같은 크기, 또는 2 배, 4배로 확대된 크기로 영상을 만드는 장치에 사용되며, 특히 영상 코덱에서 코덱 프레임 버퍼에서 직접 픽셀 데이터를 읽는 구조를 갖게 하여 별도의 디스플레이용 프레임 버퍼를 두지 않도록 하여 구성요소를 줄이도록 하는 효과가 있다.
이상에서 본 발명의 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (7)

  1. DMA 데이터 버스에 실린 데이터를 입력받아 출력하기 위한 DMA 인터페이스;
    상기 DMA 인터페이스에서 입력된 데이터를 일시 저장하고 있으며, 쓰기 제어 신호에 따라 저장하고 있는 데이터를 출력하기 위한 입력 버퍼;
    쓰기 제어 신호에 따라 상기 입력 버퍼에서 입력되는 데이터를 쓰기 어드레스에 쓰기 동작을 수행하고, 읽기 제어 신호에 따라 읽기 어드레스에 저장되어 있는 데이터를 읽어 출력하기 위한 라인 메모리;
    제어 신호에 따라 읽기 어드레스와 쓰기 어드레스를 번갈아 상기 라인 메모리에 인가 할 수 있도록 하기 위한 멀티 플렉서;
    제어 신호에 따라 읽기 어드레스를 상기 라인 메모리에 출력하기 위한 읽기 어드레스 발생기;
    제어 신호에 따라 쓰기 어드레스를 상기 라인 메모리에 출력하기 위한 쓰기 어드레스 발생기; 및
    상기 입력 버퍼에 쓰기 제어 신호를 발생시키고, 상기 읽기 어드레스 발생기와 상기 쓰기 어드레스 발생기에 어드레스 발생 제어 신호를 발생시키며, 상기 라인 메모리에 쓰기 읽기 제어 신호를 발생시키기 위한 라인 버퍼 제어기를 포함하여 이루어진 라인 버퍼 장치.
  2. 제 1 항에 있어서,
    상기 라인 메모리로부터 입력되는 데이터중 인접하는 데이터를 이용하여 수평 라인상에 수평 확대를 위한 픽셀을 형성시키기 위한 인터플레이션 필터를 더 포함하여 이루어진 라인 버퍼 장치.
  3. 제 2 항에 있어서,
    상기 라인 버퍼 제어기는,
    DMA 패킷을 상기 라인 메모리 형식으로 바꾸기 위한 쓰기 어드레스를 발생하도록 하기 위한 제어 신호를 생성하여 상기 쓰기 어드레스 발생기로 출력하고, 수직 라인 상태 변수에 따른 각 라인의 반복적인 읽기 동작이 수행되도록 하는 읽기 어드레스를 발생하도록 하는 제어 신호를 생성하여 상기 읽기 어드레스 발생기로 출력하는 것을 특징으로 하는 라인 버퍼 장치.
  4. 제 2 항에 있어서,
    상기 라인 버퍼 제어기는,
    쓰기포인터(WP), 쓰기 베이스 포인터(WBP), 컴포넌트 모드(COMP)를 초기화 하고, 상기 라인 메모리가 비어 있으면 DMA 전송 요구 제어 신호를 상기 입력 버퍼로 출력하며, 전송된 데이터의 컴포넌트가 Cb 이면 WP = WBP; WP = WBP + 4; WP = WBP + 8; WP = WBP + 12의 순서대로 쓰기 어드레스를 발생할 수 있도록 상기 쓰기 어드레스 발생기에 제어 신호를 출력하고, 컴포넌트가 Cr 이면 WP = WBP+2; WP = WBP + 6; WP = WBP + 10; WP = WBP + 14;의 순서대로 어드레스를 발생할 수 있도록 상기 쓰기 어드레스 발생기로 제어 신호를 출력하고, Y0 이면 WP = WBP+1; WP = WBP + 3; WP = WBP + 5; WP = WBP + 7;의 어드레스를 발생시킬 수 있도록 쓰기 어드레스를 발생할 수 있도록 제어 신호를 상기 쓰기 어드레스 발생기로 출력하며, 컴포넌트가 Y1이면 WP = WBP+9; WP = WBP + 11; WP = WBP + 13; WP = WBP + 15;의 어드레스가 발생하도록 상기 쓰기 어드레스 발생기로 제어 신호를 출력하고, 컴포넌트로 Cb를 지정한 다음 쓰기 베이스 포인트(WBP)를 16 만큼 증가 시킨 후에, 쓰기 베이스 포인터가 상기 라이 메모리의 끝 어드레스보다 크면 초기화시키는 것을 특징으로 하는 라인 버퍼 장치.
  5. 제 2 항 또는 제 4 항에 있어서,
    상기 라인 버퍼 제어기는,
    읽기 어드레스 포인터(RF)와 읽기 베이스 포인터(RBP), 수직 라인 상태 변수(VNUM)를 초기화 하고, 수평라인의 엑티브 상태를 기다리다가 엑티브 상태가 되면 상기 인터폴레이션 필터에서 라인 데이터 읽기 요구가 있는지 검사하여 읽기 요구가 있으면 상기 라인 메모리에 유효 데이터가 있을 때까지 기다렸다가 RP=RBP; RF=RBP + 1; RP= RBP + 2; RP=RBP + 3; 의 어드레스를 발생시킬 수 있도록 하기 위한 제어 신호를 상기 읽기 어드레스 발생부로 출력하고, 엑티브 라인 상태에서 수평라인의 엑티브 상태가 해제되면, 수직 라인 상태 변수(VNUM)에 따라 읽기 베이스 포인터(RBP)를 라인 시작 포인터(LSP)로 초기화 시키는 것을 특징으로 하는 라인 버퍼 장치.
  6. 쓰기포인터(WP), 쓰기 베이스 포인터(WBP), 컴포넌트 모드(COMP)를 초기화 하한 후에 라인 메모리가 비어 있는지를 판단하는 제 1 단계;
    상기 제 1 단계의 판단 결과, 상기 라인 메모리가 비어 있으면 DMA 전송 요구를 하는 제 2 단계;
    전송된 데이터의 컴포넌트가 Cb 이면 WP = WBP; WP = WBP + 4; WP = WBP + 8; WP = WBP + 12의 순서대로 쓰기 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 3 단계;
    컴포넌트가 Cr 이면 WP = WBP+2; WP = WBP + 6; WP = WBP + 10; WP = WBP + 14;의 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 4 단계;
    컴포넌트가 Y0 이면 WP = WBP+1; WP = WBP + 3; WP = WBP + 5; WP = WBP + 7;의 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 5 단계;
    컴포넌트가 Y1이면 WP = WBP+9; WP = WBP + 11; WP = WBP + 13; WP = WBP + 15;의 어드레스를 발생한 후에, 상기 제 1 단계의 상기 라인 메모리가 비어 있는가를 판단하는 과정부터 반복 수행하는 제 6 단계;
    컴포넌트로 Cb를 지정한 후에 쓰기 베이스 포인트(WBP)를 16 만큼 증가 시켜서 증가된 값이 상기 라인 메모리의 최대 어드레스를 넘어서는 지를 판단하는 제 7 단계; 및
    상기 제 7 단계의 판단 결과, 넘어서면 WBP=0로 하고, 그렇지 않으면 상기 제 1 단계의 상기 라인 메머리가 비어있는지를 판단하는 과정부터 반복 수행하는 제 8 단계를 포함하여 이루어진 라인 버퍼 장치의 제어 방법.
  7. 읽기 어드레스 포인터(RF)와 읽기 베이스 포인터(RBP), 수직 라인 상태 변수(VNUM)를 초기화하는 제 1 단계;
    수평 라인의 엑티브 상태를 기다리다가 엑티브 상태가 되면 인터폴레이션 필터에서 라인 데이터 읽기 요구가 있는지 검사하는 제 2 단계;
    상기 제 2 단계의 검사 결과, 읽기 요구가 있으면 라인 메모리에 유효 데이터가 있을 때까지 기다리는 제 3 단계;
    읽기 어드레스를 제어 신호에 동기시켜서 RP=RBP; RF=RBP + 1; RP= RBP + 2; RP=RBP + 3; 의 어드레스를 발생시킨 후에 상기 제 2 단계의 엑티브 라인 상태를 기다리는 과정부터 반복 수행하는 제 4 단계;
    엑티브 라인 상태에서 수평라인의 엑티브 상태가 해제되면, 수직 라인 상태 변수(VNUM)가 '0'인가를 검사하는 제 5 단계;
    상기 제 5 단계의 검사 결과, '0' 이면 읽기 베이스 포인터를 '4' 증가하고, 다음 라인 시작 변수(LSP)에 읽기 베이스 포인터(RBP)를 인가하고 수직 라인 확대 변수(VNUM)를 초기화 시킨 후에 수평라인이 엑티브 될 때까지 기다리는 제 6 단계; 및
    수평라인의 엑티브 상태가 해제되고 수직 확대 변수가 아직 '0' 이 아니면 수직 확대 변수를 '1' 감소 시키고 읽기 베이스 포인터(RBP)를 라인 시작 포인터(LSP)로 초기화 시킨 후 수평라인이 엑티브 될 때까지 기다리는 제 7 단계를 포함하여 이루어진 라인 버퍼의 제어 방법.
KR1019990020620A 1999-06-04 1999-06-04 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법 KR100352371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020620A KR100352371B1 (ko) 1999-06-04 1999-06-04 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020620A KR100352371B1 (ko) 1999-06-04 1999-06-04 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20010001414A true KR20010001414A (ko) 2001-01-05
KR100352371B1 KR100352371B1 (ko) 2002-09-11

Family

ID=19590013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020620A KR100352371B1 (ko) 1999-06-04 1999-06-04 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR100352371B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750244A (zh) * 2011-04-22 2012-10-24 安凯(广州)微电子技术有限公司 分级缓冲的dma传送装置及传送方法
KR20240000450U (ko) 2022-08-31 2024-03-07 서종호 커텐걸이

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640876B1 (ko) * 2004-11-17 2006-11-02 엘지전자 주식회사 이동 방송 수신기의 비디오 디코딩 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163716B1 (ko) * 1995-08-10 1999-01-15 김광호 와이드텔레비젼의 수직신장 장치 및 방법
JPH10145585A (ja) * 1996-11-07 1998-05-29 Kawasaki Steel Corp 拡大画像生成装置
KR100228711B1 (ko) * 1997-08-29 1999-11-01 윤종용 화면 수직압축/신장 방법 및 그 장치
KR100242028B1 (ko) * 1997-12-20 2000-02-01 윤종용 보간법을 이용한 영상 확대/축소 방법
KR100290856B1 (ko) * 1999-03-03 2001-05-15 구자홍 디지털 티브이의 영상 확대 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750244A (zh) * 2011-04-22 2012-10-24 安凯(广州)微电子技术有限公司 分级缓冲的dma传送装置及传送方法
CN102750244B (zh) * 2011-04-22 2015-03-11 安凯(广州)微电子技术有限公司 分级缓冲的dma传送装置及传送方法
KR20240000450U (ko) 2022-08-31 2024-03-07 서종호 커텐걸이

Also Published As

Publication number Publication date
KR100352371B1 (ko) 2002-09-11

Similar Documents

Publication Publication Date Title
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
US5629719A (en) Displaying image signals using horizontal and vertical comparisons
JP4964386B2 (ja) グラフィカルデータおよびデジタルドキュメント処理の視覚表示を生成するためのシステムおよび方法
US6005546A (en) Hardware assist for YUV data format conversion to software MPEG decoder
US6348925B1 (en) Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing
US5742272A (en) Accelerated full screen video playback
KR100281499B1 (ko) 쌍일차필터,비디오영상리사이징방법및컴퓨터시스템
JPH05241553A (ja) 複数ビデオ・ウィンドウを表示する方法及び装置
JP2006014341A (ja) Ｍｃｕバッファを用いて画像データを格納するための方法及び装置
WO1993010518A2 (en) Video/graphics memory system
JP3189031B2 (ja) データレート変換方法及び装置
US11055820B2 (en) Methods, apparatus and processor for producing a higher resolution frame
US20040096108A1 (en) Image processing apparatus and method for converting image data between raster scan order and block scan order
Li et al. A flexible display module for DVD and set-top box applications
KR100352371B1 (ko) 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법
JP2001103473A (ja) 画像パケット構造、ページ画像データ構造並びにパケット生成装置及び方法
JP2005338844A (ja) ラインバッファを使わずに画像を次元変換するための方法並びに装置
US5689436A (en) Apparatus for compressing and decompressing video signal
JPH0981720A (ja) イメージ処理装置
JP3894173B2 (ja) 映像データ転送を行うコンピュータシステム
JPH04235592A (ja) 表示制御装置
JPH11283024A (ja) 圧縮表示方法及びその装置
JP2002232837A (ja) 情報処理装置
JPH09182072A (ja) 画像圧縮装置
JPH06274155A (ja) 画像の合成表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee