KR20010001225A - 고용량 캐패시터의 제조방법 - Google Patents

Abstract

폴리실리콘층을 고식각률을 가지는 혼합가스로 이방성 식각함으로써 공정을 단순화시킬 수 있는 고용량 캐패시터의 제조방법이 개시되어 있다. 반도체 웨이퍼상에 폴리실리콘층을 형성하고, 폴리실리콘층의 상부에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 하여 육플루오르화황(SF₆), 염소(Cl₂) 및 산소(O₂)로 이루어진 혼합 가스로 플루오르 이온 또는 플루오르 라디칼이 다량 포함된 분위기 하에서 상기 폴리실리콘층을 이방성 식각하여, 스토리지 전극을 형성한 다음, 상기 스토리지 전극의 상부에 유전체막 및 플레이트 전극을 형성하여 캐패시터를 제조한다. 스토리지 전극을 형성하기 위한 폴리실리콘층의 식각공정시 육플루오르화황, 염소 및 산소로 이루어진 혼합가스를 이용하여 폴리실리콘과 반응성이 높은 플루오르 이온 또는 플루오르 라디칼이 다량 포함된 분위기 하에서 식각공정을 수행함으로써, 폴리실리콘에 대한 식각률이 증가되어 캐패시터의 스토리지 전극 형성시 수행되는 식각공정 시간을 단축시킬 수 있고, 이에 따라 반도체 장치의 생산성을 향상시킬 수 있다.

Description

고용량 캐패시터의 제조방법 {METHOD FOR MANUFACTURING CAPACITOR HAVING HIGH CAPACITANCE}

본 발명은 고용량 캐패시터의 제조방법에 관한 것으로써, 보다 상세하게는 반도체 기판 상에 형성되는 캐패시터의 스토리지 폴리 등과 같은 폴리실리콘층을 높은 식각률로 이방성 식각하여 공정을 단순화시킬 수 있는 고용량 캐패시터의 제조방법에 관한 것이다.

ULSI 급의 디렘(DRAM) 소자의 제조에 있어서, 소자의 고집적화에 따라 캐패시터의 용량을 증가시키기 위한 연구가 계속되어 왔다.

캐패시터의 용량(C)은 하기 수학식 1에서와 같이 유전체의 유전율, 캐패시터의 면적, 유전체의 두께 등에 의해 결정된다.

즉, 유전체의 유전율이 증가할수록, 캐패시터의 면적이 증가할수록, 그리고 유전체의 두께가 얇을수록 캐패시터의 용량은 증가한다.

그러나, 유전체의 두께의 경우, 얇게 형성하는 것에 한계가 있기 때문에 최근에는 유전율이 높은 물질로 유전체를 형성하거나, 캐패시터의 형상을 변형시킴으로써 캐패시터의 면적을 증가시키는 방법이 연구되고 있다.

유전율이 높은 유전체로서는 오산화탄탈륨(Ta₂O₅), 이산화티타늄(TiO₂) 등과 STO(SrTiO₃)와 같은 강유전성(ferroelectric) 물질, 상유전성(paraelectric) 물질 등이 사용되고 있다.

또한, 캐패시터의 면적을 증가시키기 위한 방법으로는 캐패시터의 형상을 스택(stack)형, 트랜치(trench)형, 핀(pin)형 그리고 COB(capacitor over bit-line)구조 등으로 형성함으로써 캐패시터의 용량을 증가시키는 방법이 연구되고 있다.

각각의 방법은 장단점을 갖고 있기 때문에 소자에 가장 적합한 캐패시터 구조를 선택하여 사용하는 것이 필요하다.

이와 같이 캐패시터를 형성하는 여러 방법 중의 하나로 캐패시터의 스토리지 전극의 재료로써 폴리실리콘을 사용하고 폴리실리콘의 두께를 예를 들면 8,000Å 이상으로 크게 하여 캐패시터 용량을 증가시키는 방법이 연구되고 있다.

그러나, 이러한 방법에서는 노광, 현상으로 패턴을 형성한 후, 식각공정을 수행함에 있어서 식각되는 시간이 길어짐에 따라 단위시간당 웨이퍼 처리 개수가 낮아진다는 단점이 있다. 이러한 문제점을 해결하기 위해서는 식각률(분당 식각하는 속도)을 급격히 향상시켜 단위 시간당 웨이퍼 처리 개수를 증가하여야만 제조 원가 부담을 감소시킬 수 있다.

또한, 상기와 같은 캐패시터의 형상을 형성하기 위해서는 정확한 미세 패턴을 형성하기 위한 식각방법이 요구된다.

일반적으로 포토레지스트 등을 마스크로 사용한 식각 방법으로는 등방성 식각(isotropic etching) 방법과 이방성 식각(anisotropic etching) 방법이 있다.

등방성 식각 방법에서는 마스크의 에지부에서 수직방향, 수평방향 모두 등방적으로 식각되고 식각 단면은 최종적으로 오버 행 상태가 되고 패턴은 사다리형이 된다.

이 때, 등방적이 아니고 오히려 수평 방향의 식각이 급속히 진행되는 경우도 있는데, 이것은 포토레지스트와 식각 피가공막의 밀착성이 불량한 경우나 상기 막의 표면에 식각률이 큰 층이 존재할 경우에 발생하기 쉽다.

이에 반하여 이방성 식각에서는 레지스트 패턴하에서 수평 방향의 식각은 거의 진행되지 않고 초기의 포토레지스트 패턴이 정확히 전사된다.

또한, 반도체에 주요 사용되는 식각방법으로는 플라즈마를 이용한 건식식각방법과 화학약품을 이용한 습식식각방법이 있는데, 건식식각방법은 마이크론(micron) 단위의 미세패턴을 형성하기 위한 반도체 제조 기술에서는 필수적인 반도체 제조 방법이다.

식각에 있어서는 피가공막의 종류에 따라 식각 방식이나 식각물질(etchant)의 종류를 결정하여야 하며, 건식식각에 있어서 식각을 좌우하는 요소로는 가스 조성, 압력, 챔버내 온도, 주파수 및 출력을 들 수 있다. 이 중에서도 가스 조성은 식각률을 결정하는 중요한 변수이다.

즉, 식각 프로세스 자체가 화학 반응이 주체이고 그것에 스퍼터링 등의 물리적 요소가 가해지는 기술이기 때문에 특정한 조성의 혼합된 반응 가스와 피가공막의 반응력은 식각률을 결정하게 된다.

최근에는 반도체 장치의 제조공정이 서브마이크론(sub-micron) 레벨로 진행됨에 따라 가공치수가 미세화하여 0.4㎛ 이하 레벨의 패턴 가공이 필요하게 되었다. 따라서, 높은 식각선택비와 미세 선폭 제어 등의 요구가 강조되고 있다. 이에 따라, 수직 프로파일(profile)을 형성하는 이방성 건식식각 방식이 식각공정의 대다수를 차지하게 되었으며, 수직 프로파일에 대한 요구는 회로선폭길이(design rule)의 감소와 더불어 그 정도가 더욱 강해지고 있는 추세이다.

이와 같이 수직 프로파일이 요구되는 이유는 고집적화에 따른 해상성능의 향상을 도모하기 위한 것이다.

도 1a 및 도 1b는 종래의 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.

도 1a를 참조하면, 필드산화막(2)에 의해 활성영역과 필드영역으로 구분된 반도체 기판(1)상에 게이트 전극(4)과 소오스/드레인 영역(6)으로 이루어진 트랜지스터를 형성한 후, 상기 결과물 전면에 제1 절연층(10)을 형성한다. 이어서, 상기 절연층(10)의 상부에 식각저지층(12)으로서 질화막을 형성한 후, 그 상부에 다시 제2 절연층(14)을 형성한다. 상기 제2 절연층(14) 상에 포토레지스트(도시 안됨)를 도포한 후, 리소그래피에 의해 상기 드레인/소오스 영역(6)의 일부를 노출시키는 콘택홀(8)을 형성하기 위한 제1 포토레지스트 패턴(도시 안됨)을 형성한 다음, 상기 제1 포토레지스트 패턴을 식각마스크로 하여 상기 제2 절연층(14), 식각저지층(12) 및 제1 절연층(10)을 이방성식각하여 콘택홀(8)을 형성한다.

상기 콘택홀(8)이 형성되어 있는 상기 기판(1)의 전면에 상기 콘택홀(8)을 채우고 상기 제2 절연층(14)을 기준으로 폴리실리콘을 약 0.8∼1.2㎛정도의 두께로 적층하여 폴리실리콘층(16)을 형성한다.

도 1b를 참조하면, 상기 폴리실리콘층(16)의 상부에 포토레지스트를 도포한 후, 통상의 사진공정에 의해 스토리지 전극 형성을 위한 포토레지스트 패턴(20)을 형성한다.

계속하여, 상기 포토레지스트 패턴(22)을 식각마스크로 하여 육플루오르화황(SF₆), 염소(Cl₂) 및 질소(N₂)로 이루어진 혼합가스 또는 염소 및 브롬화수소(HBr)로 이루어진 혼합가스를 사용하여 플라즈마 건식식각방법으로 상기 폴리실리콘층(16)을 이방성식각하여 스토리지 전극(22)을 형성한다.

그리고, 상기 스토리지 전극(22)의 상부에 유전체막(도시 안됨) 및 플레이트 전극(도시 안됨)을 형성함으로써, 상기 스토리지 전극(22), 유전체막 및 플레이트 전극을 포함하는 캐패시터를 완성한다.

그러나, 상술한 종래의 캐패시터의 제조방법에 따르면, 폴리실리콘층을 형성하고, 그 상부에 포토레지스트 패턴을 형성한 후, 육플루오르화황(SF₆), 염소(Cl₂) 및 질소(N₂)로 이루어진 혼합가스 또는 염소 및 브롬화수소(HBr)로 이루어진 혼합가스를 사용하여 플라즈마 건식식각방법으로 상기 폴리실리콘층을 식각하여 스토리지 전극(22)을 형성하고 있으나, 상기 혼합가스의 경우 폴리실리콘에 대한 식각률이 약 4000Å/min정도로 낮음으로써, 캐패시터의 용량을 증가시키기 위하여 약 0.8∼1.2㎛정도의 두께로 형성된 폴리실리콘층을 식각하는 공정시간이 증가하여 생산성이 저하되는 문제점이 있고, 또한, 상기 브롬화수소와 염소로 이루어진 혼합가스의 경우에는 브롬(Br)과 실리콘(Si)과의 반응으로 인하여 브롬화실리콘(SiBr₄)과 같은 반응생성물들을 생성됨으로써 상기 스토리지 전극의 프로파일(profile)을 수직하게 형성할 수 없는 문제점이 있다.

따라서, 본 발명의 목적은 식각률이 높은 혼합가스를 사용하여 폴리실리콘층을 이방성 건식식각함으로써, 반도체 장치의 생산효율을 향상시킬 수 있는 캐패시터의 제조방법을 제공하는 것이다.

도 1a 및 도 1b는 종래의 캐패시터의 제조방법을 설명하기 위한 단면도들이다.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 고용량 캐패시터의 제조방법을 설명하기 위한 단면도들이다.

〈도면의 주요 부분에 대한 부호의 설명〉

50 : 기판 52 : 필드산화막

54 : 게이트 56 : 소오스/드레인 영역

58 : 콘택홀 60 : 제1 절연층

62 : 식각저지층 64 : 제2 절연층

66 : 폴리실리콘층 68 : 제2 포토레지스트 패턴

70 : 스토리지 전극 72 : 유전체막

74 : 플레이트 전극

상술한 본 발명의 목적을 달성하기 위하여 본 발명은 반도체 웨이퍼상에 폴리실리콘층을 형성하는 단계, 상기 폴리실리콘층상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 하여 육플루오르화황(SF₆), 염소(Cl₂) 및 산소(O₂)로 이루어진 혼합 가스로 플루오르 이온 및 플루오르 라디칼이 포함된 분위기하에서 상기 폴리실리콘층을 이방성식각하여, 스토리지 전극을 형성하는 단계, 및 상기 스토리지 전극상에 유전체막 및 플레이트 전극을 형성하는 단계로 구성된 것을 특징으로 하는 반도체 장치의 캐패시터의 제조 방법을 제공한다.

상기 육플루오르화황, 상기 염소 및 상기 산소 가스의 유량비는 1∼50 : 10∼200 : 1∼20이며, 상기 폴리실리콘층을 형성하는 단계는 폴리실리콘을 저압화학기상증착(LPCVD) 방법을 이용하여 0.8 ㎛이상의 두께로 증착시켜 수행된다.

본 발명에 따르면, 폴리실리콘층을 형성한 후, 스토리지 전극을 형성하기 위한 건식식각공정시, 육플루오르화황, 염소 및 산소로 이루어진 혼합가스를 이용하여 상기 폴리실리콘층을 이방성 건식식각함으로써, 마이크로로딩효과을 감소시킬 수 있으므로, 스토리지 전극의 프로파일을 수직하게 형성할 수 있고, 또한 상기 혼합가스는 종래에 비하여 높은 식각률을 가짐으로써, 스토리지 전극을 형성하기 위한 상기 폴리실리콘층의 식각 공정시간을 단축시킬 수 있으므로, 반도체 장치의 생산성을 향상시킬 수 있다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 상세하게 설명한다.

도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 단면도들이다.

도 2a를 참조하면, 필드산화막(52)에 의해 액티브영역과 필드영역으로 분리된 반도체 기판(50) 상에 게이트 전극(54)과 소오스/드레인 영역(56)으로 이루어진 트랜지스터를 형성한 후, 상기 결과물의 전면에 산화 실리콘을 증착하여 제1 절연층(60)을 형성한다.

이어서, 상기 제1 절연층(60)의 상부에 질화물을 적층하여 식각저지층(62)을 형성한 후, 그 상부에 다시 산화 실리콘을 증착하여 제2 절연층(64)을 형성한다. 계속하여 상기 제2 절연층(64)의 상부에 포토레지스트를 도포하여 제1 포토레지스트막(도시 안됨)을 형성한 후, 통상의 사진방법을 이용하여 상기 소오스/드레인 영역(56)의 일부를 노출시키는 콘택홀을 형성하기 위한 제1 포토레지스트 패턴(도시 안됨)을 형성한다. 다음에, 상기 제1 포토레지스트 패턴을 식각마스크로 하여 상기 제2 절연층(64), 식각저지층(62), 및 제1 절연층(60)을 이방성식각하여 콘택홀(58)을 형성한다.

도 2b를 참조하면, 상기 콘택홀(58)이 형성된 상기 기판(50)의 전면 및 상기 콘택홀(58)의 내부에 저압화학기상증착(LPCVD)방법으로 폴리실리콘을 적층하여 약 0.8㎛이상, 바람직하게는 0.8∼1.2㎛정도의 두께를 갖는 폴리실리콘층(66)을 형성한다. 상기와 같은 두께로 폴리실리콘을 증착하게 되면, 통상적으로 약 0.3∼0.8㎛정도의 두께로 폴리실리콘을 증착시켜 형성하는 캐패시터에 비하여, 캐패시터의 면적이 증가하게 됨으로써 캐패시터의 용량을 증가시킬 수 있다.

계속하여, 상기 폴리실리콘층(66)의 상부에 포토레지스트를 도포하여 제2 포토레지스트막(도시 안됨)을 형성한 후, 통상의 사진공정을 이용하여 상기 폴리실리콘층(66)의 상부에 캐패시터의 스토리지 전극 형성을 위한 제2 포토레지스트 패턴(68)을 형성한다.

도 2c를 참조하면, 상기 제2 포토레지스트 패턴(68)을 식각마스크로 하여 상기 제2 포토레지스트 패턴(68)의 하부에 노출된 폴리실리콘층(66)을 육플루오르화황(SF₆), 염소(Cl₂) 및 산소(O₂) 가스로 이루어진 혼합가스를 사용하여 이방성 건식식각방법으로 식각함으로써 스토리지 전극(70)을 형성한다.

일반적으로 폴리실리콘층을 패터닝하기 위한 이방성 건식식각방법에 사용되는 가스로는 염소, 육플루오르화황 및 질소로 이루어진 혼합가스 또는 염소와 브롬화수소로 이루어진 혼합가스가 사용되고 있다. 그러나, 상기 가스들을 사용한 이방성 건식식각방법으로 폴리실리콘층을 패터닝할 경우, 패턴밀도의 차이로 인하여 식각된 패턴의 크기가 일정치 않게 되는 로딩효과(loading effect)로 인하여 수직한 프로파일을 얻기 어렵다. 또한, 상기 혼합가스는 폴리실리콘에 대한 식각률이 약 4000Å/min정도로 작기 때문에 약 0.8㎛이상, 예를 들면 0.8∼1.2㎛ 정도의 두께를 갖는 폴리실리콘층을 식각하기 위해서는 복수회의 식각 공정이 요구됨으로써 공정시간이 늘어나게 되는 단점이 있다.

따라서, 본 실시예에서는 상기 노출된 폴리실리콘층(66)을 육플루오르화황, 염소 및 산소로 이루어진 혼합가스를 사용하여 이방성 건식식각방법으로 식각함으로써, 수직한 프로파일(profile)을 갖는 스토리지 전극을 형성함과 동시에, 상기 혼합가스는 폴리실리콘층에 대한 식각률이 약 7000Å/min 이상이 됨으로써, 폴리실리콘층의 식각공정을 1회 내지 2회정도로 단축시킬 수 있으므로, 전체적인 제조공정을 단축시킬 수 있다.

상기 폴리실리콘층(66)을 이방성 건식식각방법으로 식각하는 공정은 고밀도 플라즈마 시스템인 TCP(Transformer Coupled Plasma) 장치에서 수행되며, 약 10∼20mTorr정도의 압력과, 약 750∼850W정도의 RF전력 및 약 150∼250W의 바이어스(Bias)전력에서 실시한다.

이 때, 상기 육플루오르화황, 상기 염소 및 상기 산소의 유량비는 1∼50 : 10∼200 : 1∼20으로 하며, 바람직하게는 상기 육플루오르화황의 유량은 약 1∼50sccm정도이고, 상기 염소가스의 유량은 약 10∼200sccm정도이며, 상기 산소가스의 유량은 약 1∼20sccm정도이다.

보다 구체적으로는, 상기 식각 공정은 약 15mTorr의 압력과, 약 800W의 RF전력 및 약 200W의 바이어스 전력에서 수행되며, 상기 육플루오르화황의 유량은 10sccm이고, 상기 염소가스의 유량은 약 60sccm정도이며, 상기 산소가스의 유량은 약 5sccm정도이다.

상기 가스들의 유량이 상기 범위를 초과하게되면, 등방성 식각이 진행되어 수직한 프로파일을 얻기 어렵고, 상기 범위보다 작을 경우에는 식각률이 저하된다.

상술한 본 발명의 이방성 건식식각방법의 메카니즘을 상세히 살펴보면 다음과 같다.

먼저, 육플루오르화황 가스는 폴리실리콘을 등방성식각하는 특성이 있으며, 이에 대한 반응식은 다음과 같다.

Si + 4F →SiF₄↑

즉, 육플루오르화황 가스의 플루오르(F)와 폴리실리콘과의 반응으로 인하여 사플루오르화규소(SiF₄) 가스가 발생함으로써 폴리실리콘층이 식각된다.

상기 반응식 1에서 나타난 바와 같이 규소와 반응하여 사플루오르화규소 가스를 발생시키는 플루오르는 하기 반응식들에 의해 이온 또는 라디칼의 형태로 발생된다.

SF₆+ e^-→ SF₅+ F⁺+ e^-

F + e^-→F⁺+ 2e^-

F + e^-→ F^*+ e^-

상기 반응식 2는 육플루오르화황의 이온화반응을 나타낸 것이며, 상기 반응식 3은 플루오르의 해리반응을 나타낸 것이고, 상기 반응식 4는 플루오르의 여기반응을 나타낸 것이다.

상기와 같이 플루오르 라디칼 및 플루오르 이온들이 다량으로 생성되어지면, 폴리실리콘과의 반응이 촉진됨으로써 식각률을 향상시킬 수 있다.

특히 본 실시예에서는 황(S)과의 반응성이 강한 산소를 첨가하여, 플루오르 라디칼 및 플루오르 이온의 생성량을 향상시킴으로써, 식각률을 향상시킨다.

그러나, 상술한 바와 같이 육플루오르화황은 폴리실리콘을 등방성식각하는 특성이 있고, 산소를 식각을 촉진시키는 역할을 함에 따라 수직한 프로파일을 얻을 수 없으므로, 염소 가스를 첨가한다.

상기 염소 가스는 하기 반응식 5에서와 같이 폴리실리콘에 대한 선택비가 매우 높기 때문에 식각률을 향상시킬 수 있으며, 또한 하기 반응식 6에서와 같이 포토레지스트와의 반응으로 인하여 폴리머들이 형성된다.

Si + 4Cl →SiCl₄↑

xC + yCl →CxCly

상기 반응식 6에 나타난 바와 같이, 염소 가스와 포토레지스트의 탄소 원자와의 반응으로 인하여 생성된 폴리머들은 폴리실리콘층 중 식각되어지는 부분의 측면에 얇게 달라붙게 됨으로써, 측벽으로 식각이 진행되는 것을 방지하게 되므로, 수직한 프로파일을 얻을 수 있게된다.

계속하여, 상기 제2 포토레지스트 패턴(68)을 제거하여 스토리지 전극(70)을 형성한다.

도 2d를 참조하면, 상기 스토리지 전극(70)을 형성한 후, 상기 스토리지 전극(70)의 상부에 유전물질, 바람직하게는 오산화탄탈륨(Ta₂O₅)을 도포하여 유전체막(72)을 형성하고, 상기 유전체막(72)의 상부에 폴리실리콘을 상기 유전체막(72)의 전면에 증착시켜 플레이트 전극(74)을 형성한다. 따라서, 스토리지 전극(70), 유전체막(72) 및 플레이트 전극(74)으로 구성된 캐패시터가 완성된다.

본 발명에 따른 반도체 장치의 제조방법에 의하면, 반도체 웨이퍼상에 폴리실리콘층을 형성한 후, 스토리지 전극을 형성하기 위한 건식식각 공정시, 육플루오르화황, 염소, 산소로 이루어진 혼합가스를 사용하여 상기 폴리실리콘층을 식각함으로써, 폴리실리콘과 반응성이 높은 다량의 플루오르 라디칼 및 플루오르 이온이 형성된 분위기하에서 식각 공정이 수행되므로 폴리실리콘에 대한 식각률을 향상시킬 수 있다. 따라서, 캐패시터의 용량을 증가시키기 위하여 캐패시터의 두께를 증가시키는 경우에도 폴리실리콘층의 식각공정을 1회 내지 2회정도로 단축시킬 수 있으므로, 전체적인 제조공정을 단축되어, 반도체 장치의 생산성을 향상시킬 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

1. 반도체 웨이퍼상에 폴리실리콘층을 형성하는 단계;

   상기 폴리실리콘층상에 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 식각마스크로 하여 육플루오르화황(SF₆), 염소(Cl₂) 및 산소(O₂)로 이루어진 혼합 가스로 플루오르 이온 및 플루오르 라디칼이 포함된 분위기하에서 상기 폴리실리콘층을 이방성식각하여, 스토리지 전극을 형성하는 단계; 및

   상기 스토리지 전극상에 유전체막 및 플레이트 전극을 형성하는 단계로 구성된 것을 특징으로 하는 반도체 장치의 캐패시터의 제조 방법.
2. 제1항에 있어서, 상기 육플루오르화황, 상기 염소 및 상기 산소 가스의 유량비는 1∼50 : 10∼200 : 1∼20인 것을 특징으로 하는 반도체 장치의 캐패시터의 제조방법.
3. 제1항에 있어서, 상기 폴리실리콘층을 형성하는 단계는 폴리실리콘을 저압화학기상증착(LPCVD) 방법을 이용하여 0.8 ㎛이상의 두께로 증착시키는 것을 특징으로 하는 반도체 장치의 캐패시터의 제조방법.