KR20010000254U - Substrate for semiconductor device - Google Patents
Substrate for semiconductor device Download PDFInfo
- Publication number
- KR20010000254U KR20010000254U KR2019990009992U KR19990009992U KR20010000254U KR 20010000254 U KR20010000254 U KR 20010000254U KR 2019990009992 U KR2019990009992 U KR 2019990009992U KR 19990009992 U KR19990009992 U KR 19990009992U KR 20010000254 U KR20010000254 U KR 20010000254U
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- unit
- semiconductor device
- pad
- matrix type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 230000007547 defect Effects 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
Abstract
본 고안은 매트릭스 타입의 기판을 이용하여 반도체 장치를 제조시 봉함공정이 완료된 후, 반도체 장치를 낱개로 분리하는 싱글레이션 공정에서 상기 기판을 정확하게 절단할 수 있도록 함으로서 불량을 방지하고, 신뢰성을 향상시킬 수 있도록 된 것으로, 그 구성은 각 유니트(Unit)가 매트릭스 타입으로 배열되고, 각 유니트의 사이에는 각각 슬롯이 형성되는 한편, 상기 매트릭스 타입으로 배열된 각 유니트에는 반도체칩이 실장되는 패드가 형성되고, 이 패드에 실장되는 반도체칩의 칩패드와 전기적으로 연결되어 신호를 전달하도록 도전성 트레이스로 패턴이 형성되며, 상기 패턴을 보호하도록 커버코트가 플레이팅 된 반도체 장치용 기판에 있어서, 반도체 장치의 싱글레이션 공정시 정확하게 절단되도록 상기 기판의 각 유니트 사이에 형성되는 슬롯과 슬롯간에 노치(notch)를 형성하여서 된 것을 특징으로 한다.The present invention prevents defects and improves reliability by allowing the substrate to be precisely cut in a singulation process in which the semiconductor devices are separated after the sealing process is completed in manufacturing a semiconductor device using a matrix type substrate. The configuration is that each unit (Unit) is arranged in a matrix type, each slot is formed between each unit, while each unit arranged in the matrix type is formed a pad on which a semiconductor chip is mounted A pattern is formed of a conductive trace electrically connected to a chip pad of a semiconductor chip mounted on the pad to transmit a signal, and a cover coat is plated to protect the pattern. A slab formed between each unit of the substrate so that it can be cut accurately during the migration process. It is characterized by forming a notch between the lot and the slot (notch).
Description
본 고안은 반도체 장치용 기판에 관한 것으로, 더욱 상세하게는 기판의 각 유니트 사이에 형성되는 슬롯과 슬롯간의 이음새에 노치(notch)를 형성하여 싱글레이션 공정에서 반도체 장치를 정확하게 절단할 수 있도록 된 것이다.The present invention relates to a substrate for a semiconductor device, and more particularly, a notch is formed in a slot formed between each unit of the substrate and a slot between the slots so that the semiconductor device can be precisely cut in a singulation process. .
최근, 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전제품들도 소형화되어 가고 있음으로, 이러한 추세에 따라 반도체 장치의 크기를 반도체칩의 크기로 축소하여 경박단소화 함은 물론, 반도체 패키지의 고집적화 및 고성능화 할 수 있도록 다핀화가 가능하도록 된 볼 그리드 어레이 반도체 패키지가 개발되어 있다.Recently, electronic devices and home appliances have been miniaturized due to the rapid high integration and miniaturization of semiconductor chips. Accordingly, the size of semiconductor devices is reduced to the size of semiconductor chips. A ball grid array semiconductor package has been developed to enable multi-pinning to achieve high integration and high performance.
또한, CABGA(Chip Array Ball Grid Array ; 칩 어레이 볼 그리드 어레이 패키지), CSP(Chip Scale Package ; 칩 스케일 패키지), 플립 칩(Flip chip) 등을 응용한 소형 패키지가 개발됨에 따라 기판도 일렬의 스트립 단위에서 다열로 된 매트릭스 타입의 기판이 사용된다.In addition, with the development of small packages using CABGA (Chip Array Ball Grid Array), CSP (Chip Scale Package), Flip chip, etc. Matrix-type substrates with multiple rows in units are used.
상기 매트릭스 타입의 기판은, 각 유니트(Unit)가 매트릭스 타입으로 배열되고, 각 유니트의 사이에는 각각 슬롯이 형성되는 한편, 상기 매트릭스 타입으로 배열된 각 유니트에는 반도체칩이 실장되는 패드가 형성되고, 이 패드에 실장되는 반도체칩의 칩패드와 전기적으로 연결되어 신호를 전달하도록 도전성 트레이스로 패턴이 형성되며, 상기 패턴을 보호하도록 커버코트(cover coat)가 플레이팅 되어있다.In the substrate of the matrix type, each unit is arranged in a matrix type, and slots are formed between each unit, while pads in which semiconductor chips are mounted are formed in each unit arranged in the matrix type. A pattern is formed of a conductive trace so as to be electrically connected to the chip pad of the semiconductor chip mounted on the pad to transmit a signal, and a cover coat is plated to protect the pattern.
이러한 매트릭스타입의 기판은, 패키지 장치의 크기가 작은 칩 스케일 패키지로 갈수록 이들 유니트와 유니트 간의 간격은 줄어들고 더욱이 반도체 패키지의 봉함공정(열경화성수지를 이용하여 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형하는 공정)이 완료된 후에 싱글레이션 공정에서 절단하여 최종 소자(패키지)를 얻는다.Such matrix type substrates have smaller gaps between chip units with smaller package devices, and the gap between these units decreases. Furthermore, the sealing process of the semiconductor package (thermosetting resin is used to protect the material from external impact and contact, and the appearance of the product After the process of forming into a certain shape to form the shape of) is cut in the singulation process to obtain the final device (package).
이와 같이 싱글레이션 공정에서 반도체 장치를 정확하게 절단하지 않으면, 불량이 발생되는 것은 당연한 바, 종래에는 절단을 위한 아무런 구조가 없음으로서, 즉 절단되는 부위가 기판의 두께와 동일한 두께로 평평하게 되어 있음으로서, 절단시에 전혀 다른 부분이 절단되는 등 반도체 장치가 정확하게 절단되지 못하는 문제점이 있었다.If the semiconductor device is not cut accurately in the singulation process as described above, it is natural that a defect occurs. In the related art, there is no structure for cutting, that is, the cut portion is flattened to the same thickness as the thickness of the substrate. There is a problem in that the semiconductor device is not cut accurately, such that a completely different part is cut at the time of cutting.
본 고안의 목적은 이와 같은 문제점을 해소하기 위하여 고안된 것으로서, 봉함공정이 완료된 반도체 장치를 낱개로 분리하기 위한 싱글레이션 공정에서 반도체 장치를 절단시 절단되는 부위에 노치를 형성하여 반도체 장치가 정확하게 절단될 수 되도록 하여 불량을 방지하고, 신뢰성을 향상시키도록 된 반도체 장치용 기판을 제공하는데 있다.An object of the present invention is to solve the above problems, and in the singulation process for separating the semiconductor devices, each of which has been sealed, a notch is formed on the cut portion of the semiconductor device so that the semiconductor device can be accurately cut. The present invention provides a substrate for a semiconductor device that is capable of preventing defects and improving reliability.
이러한 목적을 달성하기 위한 본 고안의 구성은, 각 유니트(Unit)가 매트릭스 타입으로 배열되고, 각 유니트의 사이에는 각각 슬롯이 형성되는 한편, 상기 매트릭스 타입으로 배열된 각 유니트에는 반도체칩이 실장되는 패드가 형성되고, 이 패드에 실장되는 반도체칩의 칩패드와 전기적으로 연결되어 신호를 전달하도록 도전성 트레이스로 패턴이 형성되며, 상기 패턴을 보호하도록 커버코트가 플레이팅 된 반도체 장치용 기판에 있어서, 반도체 장치의 싱글레이션 공정시 반도체 장치가 정확하게 절단되도록 상기 기판의 각 유니트의 사이에 형성되는 슬롯과 슬롯간에는 노치(notch)를 형성하여서 된 것을 특징으로 한다.In order to achieve the above object, according to the present invention, each unit is arranged in a matrix type, and slots are formed between the units, respectively, and a semiconductor chip is mounted in each unit arranged in the matrix type. A pad is formed, and a pattern is formed of a conductive trace so as to be electrically connected to a chip pad of a semiconductor chip mounted on the pad to transmit a signal, and a cover coat is plated to protect the pattern. A notch is formed between a slot formed between each unit of the substrate and a slot so that the semiconductor device is accurately cut during the semiconductor device singulation process.
도 1은 본 고안에 따른 반도체 장치용 기판의 평면도1 is a plan view of a substrate for a semiconductor device according to the present invention
도 2는 도 1의 "A"부 확대도2 is an enlarged view of a portion “A” of FIG. 1;
도 3은 본 고안의 요부인 노치(notch)부를 나타낸 확대 단면도3 is an enlarged cross-sectional view showing a notch part that is a main part of the present invention;
- 도면의 주요 부분에 대한 부호의 설명 -Description of symbols for the main parts of the drawings
10 - 반도체 장치용 기판10-substrate for semiconductor devices
1 - 유니트 2 - 슬롯1-Unit 2-Slot
3 - 다이패드 4 - 회로패턴3-Die Pad 4-Circuit Pattern
5 - 노치(notch)5-notch
이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 고안에 따른 반도체 장치용 기판의 평면도이고, 도 2는 도 1의 "A"부 확대도이며, 도 3은 본 고안의 요부인 노치(notch)부의 확대 단면도이다.1 is a plan view of a substrate for a semiconductor device according to the present invention, FIG. 2 is an enlarged view of a portion “A” of FIG. 1, and FIG. 3 is an enlarged cross-sectional view of a notch part that is a main part of the present invention.
도 1에 도시된 바와 같이 본 고안에 따른 반도체 장치용 기판(10 ; Substrate)은, 다수개의 유니트(1)가 열과 행으로 배열되는 매트릭스타입으로 구성되고, 각 유니트(1)와 유니트(1)의 사이에는 각각 슬롯(2)이 형성되어 있다.As shown in FIG. 1, the substrate 10 for substrates according to the present invention includes a matrix type in which a plurality of units 1 are arranged in columns and rows, and each unit 1 and a unit 1. Slots 2 are formed between the two.
또, 상기 기판(10)의 표면에는 도 2에 도시된 바와 같이 반도체칩이 실장되는 다이패드(3)가 중앙부에 형성되어 있고, 이 다이패드(3)에 실장되는 반도체칩의 신호가 연결되어 이를 전달하도록 회로패턴(4)이 형성되어 있으며, 상기 회로패턴(4)을 보호하도록 커버코트(Cover coat)가 플레이팅되어 있다.In addition, as shown in FIG. 2, a die pad 3 on which the semiconductor chip is mounted is formed at the center of the substrate 10, and signals of the semiconductor chip mounted on the die pad 3 are connected to each other. A circuit pattern 4 is formed to transmit this, and a cover coat is plated to protect the circuit pattern 4.
그리고, 반도체 장치의 제조 공정중 봉함공정이 완료된 후에는 싱글레이션하여 낱개의 반도체 장치로 분리하는데, 이때 상기 반도체 장치를 용이하게 분리할 수 있도록 상기 기판(10)의 각 유니트(1)와 유니트(1) 사에에 형성되는 슬롯(2)과 슬롯(2) 간에는 노치(5 ; notch)가 형성되어 있다.After the sealing process is completed during the manufacturing process of the semiconductor device, the semiconductor device is singulated and separated into individual semiconductor devices. In this case, the unit 1 and the unit (1) of the substrate 10 can be easily separated. 1) A notch 5 is formed between the slot 2 and the slot 2 formed in the yarn.
상기 노치(5)는 도 3에 도시된 바와 같이 기판(10)의 일면(저면)에만 형성되거나, 또는 기판(10)의 양면 전체에 형성될 수 있다.As shown in FIG. 3, the notch 5 may be formed only on one surface (bottom surface) of the substrate 10 or may be formed on both surfaces of the substrate 10.
이와 같이 구성된 본 고안은, 상기 기판(10)에 형성된 노치(5)에 의해 반도체 장치의 싱글레이션 공정시 반도체 장치가 정확하게 절단되어 불량을 방지한다. 즉, 상기 노치(5)에 의해 싱글레이션 펀치(도시되지 않음)로 절단시 쉽게 절단할 수 있음은 물론, 정확하게 절단이 가능함으로서, 반도체 장치의 신뢰성이 향상된다.According to the present invention configured as described above, the semiconductor device is precisely cut during the singulation process of the semiconductor device by the notch 5 formed on the substrate 10 to prevent defects. That is, the notch 5 can be easily cut at the time of cutting with a single punch (not shown), and can be cut accurately, thereby improving the reliability of the semiconductor device.
이상의 설명과 같이 본 고안은, 매트릭스 타입의 기판을 이용하여 반도체 장치를 제조시 봉함공정이 완료된 후, 반도체 장치를 낱개로 분리하는 싱글레이션 공정에서 상기 기판의 절단되는 부위에 노치를 형성하여 반도체 장치가 정확하게 절단될 수 되도록 함으로서 불량을 방지하고, 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, according to the present invention, a semiconductor device is formed by forming a notch in a cut portion of the substrate in a singulation process in which the semiconductor device is separated after the sealing process is completed, when the semiconductor device is manufactured using a matrix type substrate. By allowing the to be cut accurately, there is an advantage that can prevent the failure, and improve the reliability.
Claims (1)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990009992U KR20010000254U (en) | 1999-06-07 | 1999-06-07 | Substrate for semiconductor device |
| JP2000123164A JP3314304B2 (en) | 1999-06-07 | 2000-04-24 | Circuit board for semiconductor package |
| US09/589,713 US6512288B1 (en) | 1999-06-07 | 2000-06-07 | Circuit board semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990009992U KR20010000254U (en) | 1999-06-07 | 1999-06-07 | Substrate for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010000254U true KR20010000254U (en) | 2001-01-05 |
Family
ID=54763800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019990009992U KR20010000254U (en) | 1999-06-07 | 1999-06-07 | Substrate for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010000254U (en) |
-
1999
- 1999-06-07 KR KR2019990009992U patent/KR20010000254U/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101297015B1 (en) | Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof | |
| US7993979B2 (en) | Leadless package system having external contacts | |
| KR100319609B1 (en) | A wire arrayed chip size package and the fabrication method thereof | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US7732901B2 (en) | Integrated circuit package system with isloated leads | |
| US20080093717A1 (en) | Leadframe of a leadless flip-chip package and method for manufacturing the same | |
| US6300685B1 (en) | Semiconductor package | |
| US11908805B2 (en) | Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact | |
| KR20000001598A (en) | Semiconductor chip package and its fabricating method | |
| KR101896972B1 (en) | Package substrate and semiconductor package including the same | |
| KR20050020500A (en) | Thin semiconductor package having stackable lead frame and manufacturing method thereofLithium-sulfur battery | |
| KR101041228B1 (en) | Test pads on flash memory cards | |
| CN103972196A (en) | Lead frame array package with flip chip die attach | |
| KR20030081549A (en) | Method of producing a semiconductor device package | |
| KR20010000254U (en) | Substrate for semiconductor device | |
| JP4002143B2 (en) | Manufacturing method of semiconductor device | |
| US20020166695A1 (en) | Gate area relief strip for a molded I/C package | |
| US6924557B2 (en) | Semiconductor package | |
| JP2518575B2 (en) | Semiconductor chip encapsulation method | |
| KR0185514B1 (en) | Chip scale package and method of making the same | |
| KR100708046B1 (en) | Substrate for semiconductor package | |
| KR100542671B1 (en) | Semiconductor package and its manufacturing method | |
| KR100379086B1 (en) | Semiconductor Package Manufacturing Method | |
| JP2000068415A (en) | Manufacture of chip scale package device and the chip scale package device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |