KR20000073228A - Timing controller for lcd - Google Patents
Timing controller for lcd Download PDFInfo
- Publication number
- KR20000073228A KR20000073228A KR1019990016395A KR19990016395A KR20000073228A KR 20000073228 A KR20000073228 A KR 20000073228A KR 1019990016395 A KR1019990016395 A KR 1019990016395A KR 19990016395 A KR19990016395 A KR 19990016395A KR 20000073228 A KR20000073228 A KR 20000073228A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- color
- input
- brightness
- unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
- G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
- G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
본 발명은 박막 트랜지스터 액정표시소자용 콘트롤러에 관한 것으로서, 입력되는 R, G, B 데이터를 조정하여 밝기를 조정하여 화면색을 원하는 색으로 조정하여 줄 수 있는 색상조정가능한 액정표시소자용 타이밍 콘트롤러에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a controller for a thin film transistor liquid crystal display device. The present invention relates to a timing controller for a color adjustable liquid crystal display device that can adjust screen brightness to a desired color by adjusting input R, G and B data. It is about.
박막 트랜지스터 액정표시소자(TFT-LCD)는 그 사용지역에 따라 화면에 디스플레이되는 색표시특성을 변화시켜 주어야 한다. 이는 사용자의 시각적 특성이 지역적, 인종적인 영향에 의해 크게 달라지기 때문이다. 즉, 아시아인은 약간 붉은 기운이 도는(redish) 화면을 선호하고, 유럽인들은 푸른 기운이 도는 화면을 선호하는 것이 일반적이다.A thin film transistor liquid crystal display (TFT-LCD) should change the color display characteristics displayed on the screen according to its use area. This is because the visual characteristics of the user are greatly changed by regional and racial influences. In other words, Asians generally prefer a redish red screen, while Europeans prefer a blueish red screen.
또한, 이러한 이유외에도 박막 트랜지스터 액정표시소자의 광시야각을 위해 액정모듈에 부착하는 광시야각 필름(wide viewing film)을 사용할 경우 화면이 약간 노란색을 띄게 되는데, 이러한 경우 화면상에서 디스플레이되는 노란 기운을 없애주는 기술이 필요하다.In addition, for this reason, when using a wide viewing film attached to the liquid crystal module for the wide viewing angle of the thin film transistor liquid crystal display device, the screen becomes slightly yellow. In this case, the yellow energy displayed on the screen is removed. Skill is needed.
따라서, 박막 트랜지스터 액정표시소자에 있어서, 상황에 따라 디스플레이되는 화면의 색을 보정하여야 할 필요성이 있다.Therefore, in the thin film transistor liquid crystal display device, there is a need to correct the color of the screen displayed according to a situation.
종래에는 액정모듈에서의 색보정을 위하여 칼라필터의 색특성을 변화시키는 방법을 사용하였다. 그러나, 이러한 칼라필터의 색특성을 변화는 방법은 일반 원하는 색상으로 칼라필터의 색특성을 변화시켜 액정패널을 제작한 경우에는 색보정이 더 이상 불가능하기 때문에 정해진 색특성의 용도로 사용할 수 없는 문제점이 있었다. 또한, 칼라필터의 개발에 많은 비용이 소요되므로, 전체적인 개발비의 상승을 초래하는 문제점이 있었다.Conventionally, a method of changing color characteristics of a color filter is used for color correction in a liquid crystal module. However, the method of changing the color characteristics of the color filter is a problem that cannot be used for a given color characteristic because color correction is no longer possible when the liquid crystal panel is manufactured by changing the color characteristics of the color filter to a general desired color. There was this. In addition, since the development of the color filter takes a lot of costs, there was a problem that the rise of the overall development cost.
상기의 방법외에 백라이트 또는 편광판의 색특성을 변화시키는 방법이 있으나, 이 방법 또한 개발비가 비싸며 구현에 어려움이 많은 문제점이 있있다.In addition to the above method, there is a method of changing the color characteristics of the backlight or the polarizing plate, but this method also has a problem of high development cost and difficulty in implementation.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위하여 액정패널에 표시되는 데이터를 조절함으로써 화면의 색상을 원하는 색으로 조절가능한 액정표시소자용 타이밍 콘트롤러를 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a timing controller for a liquid crystal display device capable of adjusting a color of a screen to a desired color by adjusting data displayed on a liquid crystal panel in order to solve the problems of the prior art as described above.
도 1은 본 발명의 실시예에 따른 액정표시소자용 타이밍 콘트롤러의 블럭도,1 is a block diagram of a timing controller for a liquid crystal display device according to an embodiment of the present invention;
도 2는 본 발명의 실시예에 따른 액정표시소자용 타이밍 콘트롤러의 내부회로의 개략도,2 is a schematic diagram of an internal circuit of a timing controller for a liquid crystal display device according to an embodiment of the present invention;
도 3은 도 2의 타이밍 콘트롤러에 있어서, R 색상조정부의 상세도,3 is a detailed view of an R color adjusting unit in the timing controller of FIG. 2;
도 4은 도 2의 타이밍 콘트롤러를 통해 청색(B)을 조정하는 경우를 예로 설명한 타이밍도,4 is a timing diagram illustrating an example of adjusting blue B through the timing controller of FIG. 2;
도 5는 도 2의 타이밍 콘트롤러를 통해 적색(R)을 조정하는 경우를 예로 설명한 타이밍도,FIG. 5 is a timing diagram illustrating an example in which red (R) is adjusted through the timing controller of FIG. 2.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
10 : R 색상조정부 20 : G 색상 조정부10: R color adjuster 20: G color adjuster
30 : B 색상조정부 11, 21, 31 : 가감산부30: B color adjustment section 11, 21, 31: Addition and subtraction section
12, 22, 32 : 버퍼부 AS1 : 제1가감산기12, 22, 32: buffer unit AS1: first additive subtractor
AS2 : 제2가감산기 100 : 타이밍 콘트롤러AS2: Second Subtractor 100: Timing Controller
상기한 바와같은 목적을 달성하기 위하여, 본 발명은 R, G, B 입력 데이터를 조정하고 클럭신호에 따라 조정된 R, G, B 출력 데이터를 발생하는 액정표시소자용 타이밍 콘트롤러에 있어서, R 에 대한 방향신호 및 크기신호에 따라서 외부로부터 입력되는 R 입력 데이터의 밝기를 조정하여 주는 R 색상 조정부와; G 에 대한 방향신호 및 크기신호에 따라서 외부로부터 입력되는 G 입력 데이터의 밝기를 조정하여 주는 G 색상 조정부와; B 에 대한 방향신호 및 크기신호에 따라서 외부로부터 입력되는 B 입력 데이터의 밝기를 조정하여 주는 B 색상 조정를 포함하는 액정표시소자용 타이밍 콘트롤러를 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention relates to a timing controller for a liquid crystal display device that adjusts R, G, B input data and generates R, G, B output data adjusted according to a clock signal. An R color adjusting unit for adjusting the brightness of the R input data input from the outside according to the direction signal and the magnitude signal with respect to the external signal; A G color adjusting unit for adjusting the brightness of the G input data input from the outside according to the direction signal and the magnitude signal for the G; According to an aspect of the present invention, there is provided a timing controller for a liquid crystal display device including B color adjustment for adjusting the brightness of B input data input from the outside according to a direction signal and a magnitude signal for B.
상기 R, G, B 색상조정부는 각각 R, G, B에 대한 방향신호에 따라서 외부로부터 입력되는 R, G, B 입력 데이터를 크기신호만큼 가산 또는 감산연산을 수행하는 가감산부와; 상기 가감산부의 출력신호를 저장하고 상기 클럭신호에 따라 밝기가 조정된 R, G, B 출력데이타로서 출력하는 버퍼부를 포함한다.The R, G, B color adjustment unit adds or subtracts the R, G, B input data inputted from the outside according to the direction signals for the R, G, B, respectively, by the magnitude signal; And a buffer unit for storing the output signal of the addition and subtraction unit and outputting the R, G, and B output data whose brightness is adjusted according to the clock signal.
상기 R, G, B 색상조정부에 있어서, 가감산부는 R, G, G 에 대한 방향신호에 따라서 외부로부터 입력되는 R, G, B 입력 데이터를 크기신호만큼 가산 또는 감산연산을 수행하는 제1가감산기와; R, G, B 에 대한 방향신호에 따라 상기 제1가감산기의 출력신호를 "1"만큼 가산 또는 감산하는 제2가감산기를 구비한다.In the R, G, and B color adjusting unit, a first subtracting unit that adds or subtracts R, G, B input data input from the outside by a magnitude signal according to a direction signal with respect to R, G, and G. Acid groups; And a second adder / subtracter for adding or subtracting the output signal of the first adder / subtracter by " 1 " according to the direction signals for R, G, and B.
상기 R, G, B 색상조정부의 버퍼부는 상기 클럭신호의 네가티브 에지에서 상기 제2가감산기로부터 인가되는 출력신호를 밝기가 조정된 R, G, B 출력데이타를 출력하기 위한, 병렬연결된 다수의 플립플롭으로 이루어진다.The buffer unit of the R, G, B color adjustment unit, a plurality of parallel connected flips for outputting the R, G, B output data with the brightness adjusted to the output signal applied from the second subtractor at the negative edge of the clock signal It is made of flop.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 액정표시소자용 타이밍 콘트롤러의 블록도를 도시한 것이다. 도 2를 참조하면, 본 발명의 실시예에 따른 액정표시소자용 타이밍 콘트롤러는 R, G, B 각각에 대한 색상의 밝기를 증가 또는 감소시키는 방향을 결정하는 신호(DIR), R, G, B 각각에 대한 색상의 밝기의 정도 즉, 크기를 결정하는 신호(MAG), R, G, B 각각에 대한 입력신호(IB, IG, IR) 그리고 클럭신호(MCLK)를 입력하여, 입력되는 R, G, B 신호의 색상을 상기 방향신호(DIR)과 크기신호(MAG)에 따라서 조정하여 원하는 색상으로 변환된 출력신호(OB, OG, OR)를 출력한다.2 is a block diagram of a timing controller for a liquid crystal display device according to an exemplary embodiment of the present invention. Referring to FIG. 2, the timing controller for a liquid crystal display according to an exemplary embodiment of the present invention may include a signal DIR for determining a direction of increasing or decreasing the brightness of colors for each of R, G, and B, R, G, and B. RG inputted by inputting the input signals IB, IG, IR and the clock signal MCLK for each of the signal MAG, R, G, and B, which determine the magnitude of the brightness of the color for each, that is, the size, The colors of the G and B signals are adjusted in accordance with the direction signal DIR and the magnitude signal MAG to output the output signals OB, OG and OR converted to desired colors.
상기 타이밍 콘트롤러(100)는 크기신호(MAG) 및 방향신호(DIR)에 대한 입력이 없으면, 클럭신호(MCLK)에 따라 입력되는 R, G, B 데이터를 R, G, B 출력데이타(OR, OG, OB)로서 출력한다. 한편, 크기신호(MAG) 및 방향신호(DIR)에 대한 입력이 있으면 R, G, B 입력 데이터(IR, IG, IB)를 그에 대응하는 색상으로 조정하여 R, G, B 출력 데이터(OR, OG, OB)를 출력한다.When there is no input to the magnitude signal MAG and the direction signal DIR, the timing controller 100 may output the R, G, and B output data OR, R, G, and B data according to the clock signal MCLK. OG, OB). On the other hand, if there is an input to the magnitude signal MAG and the direction signal DIR, the R, G, and B input data IR, IG, and IB are adjusted to the corresponding colors to adjust the R, G, and B output data (OR, OG, OB).
도 2는 본 발명의 실시예에 따른 타이밍 콘트롤러의 내부회로에 대한 개략적인 블록도를 도시한 것이다. 도 2를 참조하면, 본 발명의 타이밍 콘트롤러는 각각 R, G, B 데이터중 R 입력 데이터에 대하여 색상을 조정하기 위한 R 색상 조정부(10)와, R, G, B 데이터중 G 입력 데이터에 대하여 색상을 조정하기 위한 G 색상조정부(20)와, R, G, B 데이터중 B 입력 데이터에 대하여 색상을 조정하기 위한 B 색상조정부(30)를 구비한다.2 is a schematic block diagram of an internal circuit of a timing controller according to an embodiment of the present invention. Referring to FIG. 2, the timing controller of the present invention includes an R color adjusting unit 10 for adjusting color of R input data among R, G, and B data, and G input data among R, G, and B data, respectively. And a G color adjusting unit 20 for adjusting the color, and a B color adjusting unit 30 for adjusting the color of the B input data among the R, G, and B data.
상기 R 색상 조정부(10)는 방향신호(RDIR)과 크기신호(RMAG)에 따라서 6비트의 R 입력 데이터(IR0-IR5)를 가산 또는 감산하는 가감산부(11)와, 상기 가감산부(11)의 출력을 저장하고 R 신호에 대한 색상이 조정된 6비트의 R 출력 데이터(OR0-OR5)를 발생하기 위한 버퍼부(12)를 포함한다.The R color adjusting unit 10 adds or subtracts 11 to add or subtract 6-bit R input data IR0-IR5 according to the direction signal RDIR and the magnitude signal RMAG, and the adder subtracter 11. And a buffer section 12 for storing the output of the < RTI ID = 0.0 > and / or < / RTI > generating 6-bit R output data OR0-OR5 with adjusted color for the R signal.
상기 R 색상조정부(10)에 있어서, 가감산부(11)는 상기 방향신호(DIR)과 크기신호(RMAG)에 따라서 6비트의 R 입력 데이터(IR0-IR5)를 가산 또는 감산하는 제1가감산기(AS1)와, 상기 제1가감산기(AS1)의 출력을 입력하여 방향신호(RDIR)과 크기신호 '1'에 따라서 상기 제1가감산기(AS1)의 출력을 가산 또는 감산하는 제2가감산기(AS2)를 구비한다.In the R color adjusting unit 10, the adder / subtracter 11 adds or subtracts 6-bit R input data IR0-IR5 according to the direction signal DIR and the magnitude signal RMAG. And a second adder subtractor for inputting or subtracting the output of the first adder subtractor AS1 according to the direction signal RDIR and the magnitude signal '1' by inputting the output of the first adder subtractor AS1. AS2 is provided.
상기 R 색상조정부(10)에 있어서, 버퍼부(12)는 상기 가감산부(11)의 제2가감산기(AS2)의 출력을 각각 1비트씩 저장하고 R 출력 데이터(OR0-OR5)로서 출력하기 위한, 상기 클럭신호(MCLK)의 네가티브 에지에서 트리거되어 상기 제2가감산기(AS2)의 출력을 저장 ?? 출력하는 병렬연결된 6개의 D 플립플롭(DF0-DF5)를 구비한다.In the R color adjusting unit 10, the buffer unit 12 stores the outputs of the second subtracter AS2 of the adder / subtracter 11 by 1 bit, and outputs them as R output data OR0-OR5. For triggering on the negative edge of the clock signal MCLK to store the output of the second subtracter AS2. It has six D flip-flops (DF0-DF5) connected in parallel.
상기 G 색상 조정부(20)는 방향신호(GDIR)과 크기신호(GMAG)에 따라서 6비트의 G 입력 데이터(IG0-IG5)를 가산 또는 감산하는 가감산부(21)와, 상기 가감산부(21)의 출력을 저장하고 G 신호에 대한 색상이 조정된 6비트의 G 출력 데이터(OG0-OG5)를 발생하기 위한 버퍼부(22)를 포함한다.The G color adjusting unit 20 adds or subtracts 21 to add or subtract 6-bit G input data IG0-IG5 according to the direction signal GDIR and the magnitude signal GMAG, and the adder subtracter 21. And a buffer section 22 for storing the output of the < RTI ID = 0.0 > G < / RTI >
상기 B 색상 조정부(30)는 방향신호(BDIR)과 크기신호(BMAG)에 따라서 6비트의 B 입력 데이터(IB0-IB5)를 가산 또는 감산하는 가감산부(31)와, 상기 가감산부(31)의 출력을 저장하고 B 신호에 대한 색상이 조정된 6비트의 B 출력 데이터(OB0-OB5)를 발생하기 위한 버퍼부(32)를 포함한다.The B color adjuster 30 adds or subtracts 31 to add or subtract 6-bit B input data IB0-IB5 according to the direction signal BDIR and the magnitude signal BMAG, and the adder subtractor 31. And a buffer unit 32 for storing 6-bit B output data OB0-OB5 with the output of the B signal adjusted in color.
상기 G 색상조정부(20)와 B 색상조정부(30)에 있어서, 가감산기(21), (31)와 버퍼부(22), (32)의 구성 및 그의 동작은 상기 R 색상조정부(10)와 동일하여 그에 대한 구성을 생략한다.In the G color adjusting unit 20 and the B color adjusting unit 30, the configuration and operation of the adder / subtracter 21, 31 and the buffer unit 22, 32 are similar to those of the R color adjusting unit 10. The same configuration is omitted.
상기한 바와같은 구성을 갖는 본 발명의 실시예에 따른 색상조정가능한 타이밍 콘트롤러의 동작을 도 4A 내지 도 4E를 참조하여 설명하면 다음과 같다.The operation of the color adjustable timing controller according to the embodiment of the present invention having the configuration as described above will be described with reference to FIGS. 4A to 4E.
타이밍 콘트롤러(100)는 외부로부터 R, G, B 각각에 대한 6비트 입력 데이터(IR0-IR5), (IG0-IG5), (IB0-IB5)가 입력되면, R, G, B 각각에 대한 방향신호(RDIR, GDIR, BDIR)와 크기신호(RMAG, GMAG, BMAG)에 따라 그의 입력신호를 조정하여 R, G, B 색상에 대한 밝기가 조정된 R, G, B 출력 데이터(OR0-OR5), (OG0-OG5), (0B0-OB5)를 출력하게 된다.When the 6-bit input data (IR0-IR5), (IG0-IG5), and (IB0-IB5) are input to the R, G, and B from the outside, the timing controller 100 receives directions for the R, G, and B, respectively. R, G, B output data (OR0-OR5) whose brightness is adjusted for R, G, B colors by adjusting its input signal according to the signals (RDIR, GDIR, BDIR) and magnitude signals (RMAG, GMAG, BMAG) , (OG0-OG5), (0B0-OB5) will be output.
도 4A 내지 도 4E는 청색(B)에 대한 색상의 밝기를 조정하는 파형도를 도시한 것으로서, 청색(B)에 대한 색상를 조정하는 동작을 설명한다. 제4도의 파형도에서, 방향신호(BDIR)는 로우레벨인 경우에는 입력신호에 대한 감산연산을 수행하는 것을 의미하고, 하이레벨인 경우에는 입력신호에 대한 가산연산을 수행하는 것을 의미한다. 또한, 크기신호(BMAG)는 로우레벨인 경우에는 입력신호의 밝기를 가산 또는 감산연산을 통해 "1"레벨만큼 밝게 또는 어둡게 조정하는 것을 의미하고, 하이레벨인 경우에는 입력신호의 밝기를 가산 또는 감산연산을 통해 "2"레벨만큼 밝게 또는 어둡게 조정하는 것을 의미한다.4A to 4E show waveform diagrams for adjusting the brightness of colors for blue (B), and illustrate an operation for adjusting the colors for blue (B). In the waveform diagram of FIG. 4, the direction signal BDIR means to perform a subtraction operation on the input signal at the low level, and to perform the addition operation on the input signal at the high level. In addition, the magnitude signal BMAG means to adjust the brightness of the input signal to be lighter or darker by "1" level through the addition or subtraction operation at the low level, and to add or subtract the brightness of the input signal at the high level. Subtractive means to adjust the brightness as dark or dark as "2" level.
따라서, 본발명의 타이밍 콘트롤러에서, 제1가감산기(AS1)의 크기신호에는 외부로부터 인가되는 크기신호(BMAG)에 따라 "0" 또는 "1"이 인가되고, 제2가감산기(AS2)의 크기신호에는 항상 "1"크기신호(MAG)가 인가된다. 그러므로, 크기신호(BMAG)가 로우레벨인 경우에는 제1가감산기(AS1)의 크기신호(BMAG)에는 "0"이 인가되고, 제2가감산기(AS2)의 크기신호에는 "1" 이 인가되어 가산 또는 감산 "1"의 연산을 수행한다. 반면에, 크기신호(BMAG)가 하이레벨인 경우에는 제1가감산기(AS1)의 크기신호(BMAG)로 "1"이 인가되고 또한 제2가감산기(AS2)의 크기신호로 "1"이 인가되므로 가산 또는 감산 "2"의 연산을 수행하는 것이다. 이때, 각 R, G, B 에 대한 입력데이타가 각각 6비트이므로, 각 R, G, B 에 대한 색상의 밝기는 0부터 63 사이의 레벨을 갖게 된다.Therefore, in the timing controller of the present invention, "0" or "1" is applied to the magnitude signal of the first adder subtracter AS1 according to the magnitude signal BMAG applied from the outside, The magnitude signal "MAG" is always applied to the magnitude signal. Therefore, when the magnitude signal BMAG is at the low level, "0" is applied to the magnitude signal BMAG of the first adder subtracter AS1, and "1" is applied to the magnitude signal of the second adder subtractor AS2. To perform addition or subtraction "1". On the other hand, when the magnitude signal BMAG is at the high level, "1" is applied to the magnitude signal BMAG of the first subtractor AS1 and "1" is applied to the magnitude signal of the second subtractor AS2. It is applied to perform the operation of addition or subtraction "2". At this time, since the input data for each R, G, B is 6 bits, respectively, the brightness of the color for each R, G, B has a level between 0 and 63.
청색(B)에 대한 6비트 입력신호(IB0-IB5)로서 101010가 입력된다고 가정한다. 즉, 청색(B)에 대한 입력 데이터는 그의 밝기가 42레벨을 갖는다고 가정한다.Assume that 101010 is input as the 6-bit input signal IB0-IB5 for blue (B). That is, the input data for blue B assumes that its brightness has 42 levels.
먼저, 제4도의 구간(A)에서는, 청색(B)에 대한 방향신호(BDIR) 및 크기신호(BMAG)가 각각 로우레벨이므로, 청색에 대한 입력신호에 대하여 "1" 만큼의 감산동작을 수행하여 청색신호를 입력신호의 밝기보다 "1" 레벨 만큼 어둡게 하여 준다.First, in the section A of FIG. 4, since the direction signal BDIR and the magnitude signal BMAG for the blue color B are each low level, the subtraction operation is performed as much as "1" for the input signal for the blue color. The blue signal is made darker by "1" level than the brightness of the input signal.
즉, B 색상조정부(30)의 가감산부(31)에서는, 제1가감산기(AS1)에 방향신호(DIR) 및 크기신호(MAG)로서 각각 로우레벨신호가 인가된다. 이때, 제1가감산기(AS1)는 크기신호(BMAG)에 "0"이 인가되므로 제1가감산기(AS1)는 6비트의 입력 데이터(IB0-IB5) 101010를 그대로 출력하게 된다. 제2가감산기(AS1)는 크기신호로서 "1"이 인가되므로, 입력 데이터(IB0-IB5) 101010 에 대하여 "1"레벨만큼 감산동작을 수행하므로, 그의 출력신호로서 101001, 즉 41을 출력한다.That is, in the adder / subtracter 31 of the B color adjuster 30, a low level signal is applied to the first adder-sublimer AS1 as the direction signal DIR and the magnitude signal MAG, respectively. In this case, since the first additive subtracter AS1 is applied with the magnitude signal BMAG, “0” is applied, so that the first additive subtractor AS1 outputs 6-bit input data IB0-IB5 101010 as it is. Since the second additive subtractor AS1 is applied with "1" as the magnitude signal, the subtractor AS1 performs a subtraction operation by "1" level with respect to the input data IB0-IB5 101010, and thus outputs 101001, that is, 41 as its output signal. .
버퍼부(32)에서는 상기 클럭신호(MCLK)의 네가티브 에지에서 트리거되어 상기 제2가감산기(AS2)의 6비트 출력을 각각 1비트씩 병렬연결된 D 플립플롭(DF0-DF5)를 통해 B 출력 데이터(OB0-OB5)를 동시에 출력한다. 이때, 버퍼부(32)의 D 플립플롭(DF0-DF5)는 클럭신호(MCLK)의 다음 네가티브 에지때까지 그의 출력신호를 유지하게 된다.The buffer unit 32 triggers the negative edge of the clock signal MCLK, and outputs the B output data through the D flip-flop DF0-DF5 connected in parallel with each of the 6-bit outputs of the second subtractor AS2 by 1 bit. Outputs (OB0-OB5) simultaneously. At this time, the D flip-flops DF0-DF5 of the buffer unit 32 maintain their output signals until the next negative edge of the clock signal MCLK.
제4도의 구간(B)에서는, 청색(B)에 대한 방향신호(BDIR) 및 크기신호(BMAG)가 각각 하이레벨 및 로우레벨이므로, 청색에 대한 입력신호에 대하여 "1" 만큼의 가산동작을 수행하여 청색신호를 입력신호의 밝기보다 "1" 레벨 만큼 밝은 레벨로 만들어준다. 즉, 버퍼부(32)를 통해 101011(43 레벨)의 6비트 B 출력 데이터를 출력한다.In the section B of FIG. 4, since the direction signal BDIR and the magnitude signal BMAG for the blue B are high level and low level, respectively, an addition operation of "1" is performed on the input signal for blue color. The blue signal is made as bright as "1" level than the brightness of the input signal. That is, 6-bit B output data of 101011 (43 levels) is output through the buffer unit 32.
제4도의 구간(C)에서는, 청색(B)에 대한 방향신호(BDIR) 및 크기신호(BMAG)가 각각 로우 및 하이레벨이므로, 청색에 대한 입력신호에 대하여 "2" 만큼의 감산동작을 수행하여 청색신호를 입력신호의 밝기보다 "2" 레벨 만큼 어둡게 하여 준다.In the section C of FIG. 4, since the direction signal BDIR and the magnitude signal BMAG for the blue color B are at the low and high levels, the subtraction operation is performed by "2" for the input signal for the blue color. To make the blue signal darker by "2" level than the brightness of the input signal.
즉, B 색상조정부(30)의 가감산부(31)에서는 제1가감산기(AS1)의 크기신호(BMAG)로서 "1"이 인가되므로, 입력 데이터(IB0-IB5) 101010에서 1만큼 감산된 출력신호를 발생하고, 이어서 제2가감산기(AS2)는 크기신호로서 "1"이 인가되므로 상기 제1가산기( AS1)의 출력신호에서 다시 1만큼 감산된 출력신호를 발생한다. 따라서, 버퍼부(32)에서는 최종적으로 입력 데이터(IB0-IB5) 101010에서 2만큼 감산된 출력 데이터(OB0-OB5) 101000(40레벨)를 발생하게 된다.That is, since "1" is applied as the magnitude signal BMAG of the first subtractor AS1 in the addition / subtraction unit 31 of the B color adjustment unit 30, the output subtracted by 1 from the input data IB0-IB5 101010. A signal is generated, and since the second adder AS2 is applied with "1" as a magnitude signal, the second adder AS2 generates an output signal subtracted by one from the output signal of the first adder AS1. Accordingly, the buffer unit 32 generates output data OB0-OB5 101000 (level 40) which is finally subtracted by two from the input data IB0-IB5 101010.
제4도의 구간(D)에서는, 청색(B)에 대한 방향신호(BDIR) 및 크기신호(BMAG)가 각각 하이레벨이므로, 청색에 대한 입력신호에 대하여 "2" 만큼의 가산동작을 수행하여 청색신호를 입력신호의 밝기보다 "2" 레벨 만큼 밝게 하여 준다.In the section D of FIG. 4, since the direction signal BDIR and the magnitude signal BMAG for the blue color B are each at the high level, an addition operation of "2" is performed on the input signal for the blue color, and the blue signal is performed. Make it as bright as the level of input signal.
상기에서 설명한 바와같이, 본 발명의 타이밍 콘트롤러는 각 R, G B 에 대한 입력 데이터를 기준으로 하여 방향신호와 크기신호에 따라 입력 데이터의 밝기 레벨을 조정하여 줌으로써 디스플레이되는 데이터를 원하는 색상으로 조정하는 것이 가능하다.As described above, the timing controller of the present invention adjusts the displayed data to a desired color by adjusting the brightness level of the input data according to the direction signal and the size signal based on the input data for each R and GB. It is possible.
또한, 본 발명의 타이밍 콘트롤러에서는 각 R, G, B 에 대한 크기신호(MAG)를 1비트로 설정하여 밝기의 레벨을 2만큼 가변시켜주는 것이 가능하지만, 크기신호(MAG)를 2비트로 설정하여 주면 밝기의 레벨을 4만큼 가변시켜 주는 가능하다.In addition, in the timing controller of the present invention, it is possible to vary the brightness level by 2 by setting the magnitude signal MAG for each R, G, B to 1 bit, but if the magnitude signal MAG is set to 2 bits, It is possible to change the brightness level by 4.
도 5는 R 입력 데이터에 대한 밝기를 조정하는 경우의 파형도를 도시한 것이다. R 입력 데이터에 대한 밝기를 조정하는 경우도 도 4의 B 입력 데이터에 대한 밝기를 조정하는 경우의 동작과 동일하다. 도 5에서는 입력되는 R 데이터의 밝기가 50인 110010 의 입력 데이터를 예로 들었다.5 shows a waveform diagram in the case of adjusting the brightness for the R input data. The case of adjusting the brightness of the R input data is the same as the operation of adjusting the brightness of the B input data of FIG. 4. In FIG. 5, input data of 110010 having a brightness of 50 R data input is exemplified.
제5도의 구간(A)에서는, 적색(R)에 대한 방향신호(RDIR) 및 크기신호(RMAG)가 각각 로우레벨 및 하이레벨이므로, 적색에 대한 입력신호에 대하여 "2" 만큼의 감산동작을 수행하여 적색신호를 입력신호의 밝기보다 "2" 레벨 만큼 어둡게 하여 준다.In the section A of FIG. 5, since the direction signal RDIR and the magnitude signal RMAG for the red color R are low level and high level, respectively, a subtraction operation of "2" is performed for the input signal for the red color R. The red signal is made darker by "2" level than the brightness of the input signal.
제5도의 구간(B)에서는, 적색(R)에 대한 방향신호(RDIR) 및 크기신호(RMAG)가 각각 하이레벨이므로, 적색에 대한 입력신호에 대하여 "2" 만큼의 가산동작을 수행하여 적색신호를 입력신호의 밝기보다 "2" 레벨 만큼 밝게 하여 준다.In the section B of FIG. 5, since the direction signal RDIR and the magnitude signal RMAG for the red color R are each at the high level, an addition operation of "2" is performed on the input signal for the red color red signal. Make it as bright as the level of input signal.
제5도의 구간(C)에서는, 적색(R)에 대한 방향신호(RDIR) 및 크기신호(RMAG)가 각각 로우레벨이므로, 적색에 대한 입력신호에 대하여 "1" 만큼의 감산동작을 수행하여 적색신호를 입력신호의 밝기보다 "1" 레벨 만큼 어둡게 하여 준다.In the section C of FIG. 5, since the direction signal RDIR and the magnitude signal RMAG for the red color R are each low level, the subtraction operation is performed by the amount of " 1 " The signal is made darker by "1" level than the brightness of the input signal.
제5도의 구간(D)에서는, 적색(R)에 대한 방향신호(RDIR) 및 크기신호(RMAG)가 각각 하이레벨 및 로우레벨이므로, 적색에 대한 입력신호에 대하여 "1" 만큼의 가산동작을 수행하여 적색신호를 입력신호의 밝기보다 "1" 레벨 만큼 밝게 조종하여 준다.In the section D of FIG. 5, since the direction signal RDIR and the magnitude signal RMAG for the red color R are high level and low level, respectively, an addition operation of "1" is performed on the input signal for red color. The red signal is controlled as bright as "1" level than the brightness of the input signal.
본 발며의 타이밍 콘트롤러는 외부로부터 인가되는 각 R, G, B 입력 데이터에 대하여 방향 및 크기를 설정하여 줌으로써, 원하는 색상을 조정하는 것이 가능하다. 즉, 적색계열의 색상을 원하는 경우에는 상기의 R 색상조정부(10)를 통해 상기에서 설명한 바와같이 R 색상을 상대적으로 밝게 하여주고, 화면색상을 청색으로 만들기 위해서는 B색상조정부(10)를 통해 B색상을 상대적으로 밝게 하여준다. 한편, 화면이 노란색을 띠는 것을 방지하기 위해서는 노란색을 구성하는 색데이타를 적당히 조절하여 주면된다. 즉, 가장 밝은 노란색(yellow)를 구성하기 위해 R 데이터(IR0-IR5)가 111111 이 인가되고, G 데이터(IG0-IG5)가 111111이 인가되면, 이 입력 데이터보다 "1" 레벨 낮은 111110(62레벨)의 R 데이터, 111110(62레벨)의 G 데이터를 출력하거나, 또는 입력 데이터보다 "2" 레벨 낮은 111101(61) 레벨의 R 데이터, 111101(61레벨)의 G데이타를 발생하면, 전체적으로 노란색 휘도가 약하게 된다.The timing controller of the present invention can adjust a desired color by setting a direction and a size for each of the R, G, and B input data applied from the outside. That is, if a red color is desired, the R color adjusting unit 10 makes the R color relatively bright as described above, and makes the screen color blue as described above through the B color adjusting unit 10. This makes the colors relatively brighter. Meanwhile, in order to prevent the screen from becoming yellow, the color data constituting the yellow may be adjusted appropriately. That is, when the R data IR0-IR5 is applied to 111111 and the G data IG0-IG5 is applied to 111111 to form the brightest yellow, 111110 (62) lower than the input data by "1". Level R data, 111110 (level 62) G data, or 111101 (61 level) R data lower than "2" level than the input data, or 111101 (level 61) G data are generated. The brightness becomes weak.
이상에서 자세히 설명된 바와 같이, 본 발명의 액정표시소자의 타이밍 콘트롤러는 입력되는 R, G, B 데이터를 조정하여 줌으로써 화면의 색특성을 변경하는 것이 가능한 이점이 있다. 이에 따라 화면을 원하는 색상으로 자유로이 조정하는 것이 가능할 뿐만 아니라 박막 트랜지스터 액정표시소자의 패널과는 무관하게 단순히 콘트롤러만을 대체시켜 줌으로써 다양한 스펙을 갖는 액정표시소자를 제조하는 것이 가능하고, 이에 따라 제조원가가 저렴하게 소요되는 효과가 있다.As described in detail above, the timing controller of the liquid crystal display device of the present invention has the advantage that it is possible to change the color characteristics of the screen by adjusting the input R, G, B data. Accordingly, it is possible not only to freely adjust the screen to a desired color, but also to manufacture a liquid crystal display device having various specifications by simply replacing the controller irrespective of the panel of the thin film transistor liquid crystal display device, thereby reducing the manufacturing cost. It takes effect.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990016395A KR100687319B1 (en) | 1999-05-07 | 1999-05-07 | Timing controller for lcd |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990016395A KR100687319B1 (en) | 1999-05-07 | 1999-05-07 | Timing controller for lcd |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000073228A true KR20000073228A (en) | 2000-12-05 |
KR100687319B1 KR100687319B1 (en) | 2007-02-27 |
Family
ID=19584235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990016395A KR100687319B1 (en) | 1999-05-07 | 1999-05-07 | Timing controller for lcd |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100687319B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794303B1 (en) * | 2001-05-14 | 2008-01-11 | 삼성전자주식회사 | Automatic brightness control apparatus of liquid crystal display module for reducing power consumption and control method of the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0136498B1 (en) * | 1994-04-25 | 1998-11-16 | 김주용 | Frame rate controller |
KR100362471B1 (en) * | 1995-12-29 | 2003-03-03 | 삼성전자 주식회사 | Digital color signal controller |
-
1999
- 1999-05-07 KR KR1019990016395A patent/KR100687319B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794303B1 (en) * | 2001-05-14 | 2008-01-11 | 삼성전자주식회사 | Automatic brightness control apparatus of liquid crystal display module for reducing power consumption and control method of the same |
Also Published As
Publication number | Publication date |
---|---|
KR100687319B1 (en) | 2007-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101654355B1 (en) | Source Driver, Display Device having the same and Method for driving thereof | |
JP4918007B2 (en) | Method for manufacturing array substrate for liquid crystal display device | |
JP3769463B2 (en) | Display device, image reproducing device including display device, and driving method thereof | |
US20020109655A1 (en) | Driving circuit of a liquid crystal display device | |
KR100241839B1 (en) | Method for driving halftone for a liquid crystal display | |
WO2018045831A1 (en) | Eye diagram amplitude adjusting method, data transmission method, circuit, and display device | |
KR20070001427A (en) | A protcetive circuit, a method for driving the same, a liquid crystal display device using the same, and a method for driving the liquid crystal diplay device using the same | |
WO2018233402A1 (en) | Current comparison circuit, and display apparatus and driving method therefor | |
KR100542319B1 (en) | Liquid Crystal Display Device | |
KR101354272B1 (en) | Liquid crystal display device and driving method thereof | |
KR101899100B1 (en) | Liquid crystal display and driving method thereof | |
US7808465B2 (en) | Gamma voltage generator, source driver, and display device utilizing the same | |
KR20000018587A (en) | Driving circuit for liquid crystal display and driving method therefor | |
KR100687319B1 (en) | Timing controller for lcd | |
KR101585688B1 (en) | Liquid Crystal Display and Driving Method thereof | |
KR20010072321A (en) | Increasing color purity in color-sequential liquid crystal display | |
KR100781306B1 (en) | Programmable gamma compensation circuit using look-up table | |
KR100347868B1 (en) | Liquid crystal display panel driving circuit capable of adjusting brightness and adjusting method of the same | |
JPH10198307A (en) | Display device and gamma correcting method | |
KR100687327B1 (en) | Circuit of color revision in liquid crystal display | |
KR20060125223A (en) | Display device, driving apparatus of display device, and integrated circuit | |
KR100362471B1 (en) | Digital color signal controller | |
KR100945584B1 (en) | Apparatus of driving liquid crystal display | |
KR0155928B1 (en) | The noise elimination circuit of liquid crystal display | |
KR20010004879A (en) | Display signal input circuit in LCD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
EXPY | Expiration of term |