JPH10198307A - Display device and gamma correcting method - Google Patents

Display device and gamma correcting method

Info

Publication number
JPH10198307A
JPH10198307A JP35658496A JP35658496A JPH10198307A JP H10198307 A JPH10198307 A JP H10198307A JP 35658496 A JP35658496 A JP 35658496A JP 35658496 A JP35658496 A JP 35658496A JP H10198307 A JPH10198307 A JP H10198307A
Authority
JP
Japan
Prior art keywords
signal
gamma correction
circuit
image signal
correction data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35658496A
Other languages
Japanese (ja)
Other versions
JP3612912B2 (en
Inventor
Tomomi Kamio
知巳 神尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35658496A priority Critical patent/JP3612912B2/en
Publication of JPH10198307A publication Critical patent/JPH10198307A/en
Application granted granted Critical
Publication of JP3612912B2 publication Critical patent/JP3612912B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device and gamma correcting method by which proper gamma correction can be performed by means of a simple circuit. SOLUTION: A level conversion circuit 22 supplies a shift signal of a digital quantity corresponding to a bright signal to an adding circuit 2C and a subtracting circuit 2E. The adding circuit 2C adds the shift signal to the RGB signal of a digital quantity that has been extracted by a RGB extracting circuit 2A and whose contrast has been adjusted by a contrast treating circuit 2B. A gamma correction data read circuit 2D reads the gamma correction data from the address of the output value of the adding circuit 2C of a ROM 2M. In other words, the address value of the ROM 2M corresponds to the data before gamma correction. In the gamma correction data read by a gamma correction data read circuit 2D, the amount equivalent to the shift signal is subtracted by the subtracting circuit 2E and is output. Then, the RGB signal that has been output from the subtracting circuit 2E and has been subjected to gamma correction is restricted to a prescribed level by a limiter 2F and is output.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表示装置及びガン
マ補正方法に関し、特に、共通電極とこの共通電極に対
向する画素電極とで画素を構成し、かつこの共通電極の
電位を制御することによってブライト補正をする表示装
置におけるガンマ補正に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a gamma correction method, and more particularly to a display device and a gamma correction method in which a pixel is formed by a common electrode and a pixel electrode opposed to the common electrode, and the potential of the common electrode is controlled. The present invention relates to gamma correction in a display device that performs bright correction.

【0002】[0002]

【従来の技術】TFT液晶表示装置において、ブライト
調整とガンマ(γ)補正は、液晶パネルの電気光学特性
曲線と視野角依存性を補償するために必要な技術であ
る。従来のTFT液晶表示装置におけるブライト調整
は、TFTに印加する信号のダイナミックレンジが所定
値(例えば、5V)以下に制限され、画素電極に書き込
む画像信号の振幅調整では調整範囲を満足できないの
で、ブライト信号に連動して共通電極の電位を制御する
ことにより行っていた。
2. Description of the Related Art In a TFT liquid crystal display device, brightness adjustment and gamma (.gamma.) Correction are techniques required for compensating the electro-optical characteristic curve and viewing angle dependence of a liquid crystal panel. In the brightness adjustment in the conventional TFT liquid crystal display device, the dynamic range of the signal applied to the TFT is limited to a predetermined value (for example, 5 V) or less, and the adjustment range cannot be satisfied by the amplitude adjustment of the image signal written to the pixel electrode. This is done by controlling the potential of the common electrode in conjunction with the signal.

【0003】このようにブライト調整を行った場合に
は、図7に示すように画像信号のγ特性もブライト調整
の変動幅に応じてずれることとなるので、γ補正の電位
ポイントを共通電極の電位に連動して移動させる必要が
ある。このγ補正のための回路には、ブライト信号に連
動した基準電位が必要となる。
When the brightness adjustment is performed in this manner, as shown in FIG. 7, the gamma characteristic of the image signal also shifts in accordance with the fluctuation width of the brightness adjustment. It is necessary to move in conjunction with the potential. The circuit for this γ correction requires a reference potential linked to the bright signal.

【0004】しかしながら、この基準電位を発生する基
準電位発生回路は、構成が非常に複雑なものとなる。ま
た、この基準電位発生回路を実装するためにはかなりの
スペースを必要とする。さらには、ソースドライバへこ
の電位を供給するためのラインが必要となるため、この
ラインを実装するためにかなりのスペースが必要になる
という問題もある。
However, the configuration of the reference potential generating circuit for generating the reference potential is very complicated. In addition, a considerable space is required to mount the reference potential generating circuit. Further, since a line for supplying this potential to the source driver is required, there is a problem that a considerable space is required for mounting this line.

【0005】一方、このスペース的な問題点を解決する
ために、γ補正の基準電位をブライト信号とは無関係に
固定する方式も用いられている。しかしながら、この方
式ではγ特性のずれに対応することができず、適切なγ
補正をすることができないという問題点がある。
On the other hand, in order to solve the space problem, a method of fixing a reference potential for γ correction independently of a bright signal has been used. However, this method cannot cope with the deviation of the γ characteristic,
There is a problem that correction cannot be performed.

【0006】[0006]

【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解消するためになされたものであり、簡易
な回路で適切なガンマ補正をすることができる表示装置
及びガンマ補正方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and has an object to provide a display device and a gamma correction method capable of performing appropriate gamma correction with a simple circuit. The purpose is to provide.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点にかかる表示装置は、共通電極
と、マトリクス状に配置され、かつ、前記共通電極に対
向して配置された複数の画素電極と、この複数の画素電
極にそれぞれ接続された複数のアクティブ素子とを有
し、前記共通電極と前記画素電極との信号のレベルの差
に応じて画像を表示する表示手段と、外部から供給され
たブライト信号に基づいて前記共通電極に書き込む信号
を制御して、前記表示手段のブライト調整を行うブライ
ト調整手段と、外部から供給された画像信号に対応する
デジタル信号と前記ブライト信号に対応するデジタル信
号に基づいてガンマ補正をして、補正画像信号を生成す
るガンマ補正手段と、前記マトリクスのいずれかのライ
ンに接続された前記複数のアクティブ素子を選択してオ
ンする選択駆動手段と、前記選択駆動手段により選択さ
れてオンされた前記アクティブ素子に接続された前記画
素電極に、前記ガンマ補正手段で生成された前記補正画
像信号を前記アクティブ素子を介して書き込む信号駆動
手段と、を備えることを特徴とする。
In order to achieve the above object, a display device according to a first aspect of the present invention is arranged in a matrix with a common electrode, and is arranged facing the common electrode. A plurality of pixel electrodes, and a plurality of active elements respectively connected to the plurality of pixel electrodes, and display means for displaying an image according to a difference in signal level between the common electrode and the pixel electrodes. A brightness adjusting means for controlling a signal to be written to the common electrode based on a bright signal supplied from the outside to adjust brightness of the display means, a digital signal corresponding to an image signal supplied from the outside, and the bright Gamma correction means for performing gamma correction based on a digital signal corresponding to the signal to generate a corrected image signal, and the gamma correction means connected to any one of the matrix lines. A selection drive unit for selecting and turning on the active element, and the corrected image signal generated by the gamma correction unit to the pixel electrode connected to the active element selected and turned on by the selection drive unit. Signal driving means for writing via the active element.

【0008】上記表示装置によれば、ブライト調整に連
動したガンマ補正をデジタル量で求めることができる。
このため、アナログ量でガンマ補正をする場合に必要な
基準電位発生回路などの複雑な回路を必要としない。こ
のため、簡易な回路でブライト調整に連動した適切なガ
ンマ補正をすることができる。
[0008] According to the above display device, gamma correction linked to the brightness adjustment can be obtained by a digital amount.
Therefore, there is no need for a complicated circuit such as a reference potential generating circuit necessary for performing gamma correction with an analog amount. For this reason, it is possible to perform appropriate gamma correction linked to the brightness adjustment with a simple circuit.

【0009】上記表示装置において、前記ガンマ補正手
段は、ガンマ補正をするためのガンマ補正データが、前
記ブライト信号及び前記画像信号に対応して書き込まれ
た記憶手段と、前記ブライト信号及び前記画像信号に基
づいて、前記記憶手段に書き込まれたガンマ補正データ
を読み出す読出手段と、この読出手段で読み出したガン
マ補正データから前記補正画像信号を生成する手段と、
を備えるものとすることができる。
In the above display device, the gamma correction means includes: storage means in which gamma correction data for performing gamma correction is written in correspondence with the bright signal and the image signal; Reading means for reading gamma correction data written in the storage means based on the gamma correction data read from the gamma correction data read by the reading means,
May be provided.

【0010】また、上記表示装置において、前記ガンマ
補正手段は、ガンマ補正をするためのガンマ補正データ
が、前記ブライト信号及び前記画像信号に対応するアド
レスに書き込まれた記憶手段と、前記画像信号に対応す
るデジタル信号に前記ブライト信号に対応するデジタル
信号を加算する加算手段と、前記記憶手段の前記加算手
段で加算されたデジタル信号の値に対応するアドレスに
書き込まれているガンマ補正データを読み出す読出手段
と、この読出手段が読み出したガンマ補正データから前
記ブライト信号に対応するデジタル信号を減算して、補
正画像信号を生成する減算手段と、を備えるものとする
こともできる。
In the above display device, the gamma correction means includes: storage means in which gamma correction data for performing gamma correction is written at an address corresponding to the bright signal and the image signal; Adding means for adding a digital signal corresponding to the bright signal to a corresponding digital signal; and reading and reading gamma correction data written at an address corresponding to the value of the digital signal added by the adding means in the storage means Means for subtracting a digital signal corresponding to the bright signal from the gamma correction data read by the reading means to generate a corrected image signal.

【0011】なお、ここでいう加算及び減算には、正数
のみならず、0及び負数の加算及び減算を含む。すなわ
ち、通常のブライト調整の場合には、0を加算及び減算
する。通常のブライト調整とずれた場合に、いずれの側
にブライト調整するかによって正数と負数のいずれを加
算及び減算するかが決まる。また、前記記憶手段のアド
レスは、前記加算手段で加算されたデジタル信号の値に
完全に一致した絶対アドレスによるものでも、所定の値
を加算または減算した相対アドレスによるものでもよ
い。
Note that the addition and subtraction referred to here include addition and subtraction of 0 and negative numbers as well as positive numbers. That is, in the case of normal brightness adjustment, 0 is added and subtracted. When the brightness is deviated from the normal brightness adjustment, it is determined which of a positive number and a negative number to add or subtract depending on which side the brightness adjustment is performed. Further, the address of the storage means may be an absolute address which completely matches the value of the digital signal added by the adding means, or a relative address obtained by adding or subtracting a predetermined value.

【0012】上記表示装置において、ガンマ補正が施さ
れた前記補正画像信号のレベルは、前記アクティブ素子
のダイナミックレンジの範囲を超えることがあり得る。
このため、前記ガンマ補正手段は、さらに、生成された
前記補正画像信号の出力レベルを、前記ブライト信号に
従って一定のレベルに制限する出力調整手段を備えるも
のとしてもよい。
In the above display device, the level of the corrected image signal subjected to the gamma correction may exceed the dynamic range of the active element.
For this reason, the gamma correction unit may further include an output adjustment unit that limits an output level of the generated corrected image signal to a constant level according to the bright signal.

【0013】本発明の表示装置は、TFT液晶表示装置
などのアクティブマトリクス方式の液晶表示装置に適用
することを好適とする。この場合、前記表示手段は、互
いに対向する一対の基板間に液晶を封入した液晶パネル
によって構成され、前記共通電極は、前記一対の基板の
一方の対向面に形成され、前記画素電極及び前記アクテ
ィブ素子は、前記一対の基板の他方の対向面に形成され
たものであり、さらに、前記ガンマ補正手段で補正され
た前記補正画像信号の極性を所定タイミング毎に反転す
る第1の極性反転手段と、前記ブライト調整手段でブラ
イト調整がされた前記信号の極性を所定タイミング毎に
反転する第2の極性反転手段を備え、前記信号駆動手段
には、前記第1の極性反転手段によって所定タイミング
毎に極性が反転された前記補正画像信号が供給され、前
記共通電極には、前記第2の極性反転手段によって所定
タイミング毎に極性が反転された前記信号が書き込まれ
る、ものとなる。
The display device of the present invention is preferably applied to an active matrix type liquid crystal display device such as a TFT liquid crystal display device. In this case, the display means is constituted by a liquid crystal panel in which liquid crystal is sealed between a pair of substrates facing each other, the common electrode is formed on one of the opposing surfaces of the pair of substrates, and the pixel electrode and the active electrode are formed. The element is formed on the other opposing surface of the pair of substrates, and further includes a first polarity inversion unit that inverts the polarity of the corrected image signal corrected by the gamma correction unit at predetermined timings. A second polarity inverting means for inverting the polarity of the signal subjected to the brightness adjustment by the brightness adjusting means at every predetermined timing, wherein the signal driving means comprises a second polarity inverting means at every predetermined timing by the first polarity inversion means. The corrected image signal whose polarity has been inverted is supplied to the common electrode, and the signal whose polarity has been inverted at predetermined timing by the second polarity inverting means is supplied to the common electrode. Written by, it becomes a thing.

【0014】また、上記目的を達成するため、本発明の
第2の観点にかかるガンマ補正方法は、共通電極と、マ
トリクス状に配置され、かつ、前記共通電極に対向して
配置された複数の画素電極と、この複数の画素電極にそ
れぞれ接続された複数のアクティブ素子とを有し、前記
共通電極と前記画素電極との信号のレベルの差に応じて
画像を表示する表示パネルと、前記マトリクスのいずれ
かのラインに接続された前記複数のアクティブ素子を選
択してオンする選択駆動回路と、前記選択駆動回路によ
り選択されてオンされた前記アクティブ素子に接続され
た前記画素電極に、外部から供給された画像信号をガン
マ補正した補正画像信号を前記アクティブ素子を介して
書き込む信号駆動回路と、外部から供給されたブライト
信号に基づいて前記共通電極に書き込む信号を制御し
て、前記表示パネルのブライト調整を行うブライト調整
回路と、を備える表示装置におけるガンマ補正方法であ
って、ガンマ補正をするためのガンマ補正データを、前
記ブライト信号及び前記画像信号に対応して記憶手段に
書き込む書込ステップと、この書込ステップで前記記憶
手段に書き込まれた前記ガンマ補正データを、前記ブラ
イト信号及び前記画像信号に基づいて読み出す読出ステ
ップと、この読出ステップで読み出された前記ガンマ補
正データから前記補正画像信号を生成する生成ステップ
と、を含むことを特徴とする。
In order to achieve the above object, a gamma correction method according to a second aspect of the present invention is directed to a gamma correction method, comprising: a common electrode; and a plurality of gamma correction electrodes arranged in a matrix and opposed to the common electrode. A display panel having a pixel electrode and a plurality of active elements respectively connected to the plurality of pixel electrodes, and displaying an image in accordance with a difference in signal level between the common electrode and the pixel electrode; and A selection driving circuit that selects and turns on the plurality of active elements connected to any one of the lines, and the pixel electrode connected to the active element selected and turned on by the selection driving circuit, from the outside. A signal driving circuit for writing a corrected image signal obtained by gamma-correcting the supplied image signal through the active element, and a signal driving circuit based on a bright signal supplied from the outside. A brightness adjustment circuit for controlling brightness of the display panel by controlling a signal to be written to a common electrode, wherein the gamma correction data for performing gamma correction includes the brightness signal and the brightness signal. A writing step of writing to the storage means in accordance with the image signal; a reading step of reading the gamma correction data written to the storage means in the writing step based on the bright signal and the image signal; Generating the corrected image signal from the gamma correction data read in the reading step.

【0015】本発明のガンマ補正方法は、さらに、前記
生成ステップで生成された前記補正画像信号のレベル
を、前記ブライト信号に従って一定のレベルに制限して
出力する出力調整ステップを含む、ものとしてもよい。
[0015] The gamma correction method of the present invention may further include an output adjusting step of limiting the level of the corrected image signal generated in the generating step to a constant level in accordance with the bright signal and outputting the same. Good.

【0016】[0016]

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0017】[第1の実施の形態]図1は、本発明の第
1の実施の形態におけるTFT液晶表示装置の構成を示
すブロック図である。図示するように、このTFT液晶
表示装置は、デジタルRGB発生部1、制御部2、ゲー
トドライバ3、デジタルソースドライバ4、D/A変換
器5、反転アンプ6、及びTFT液晶パネル7とから構
成される。
[First Embodiment] FIG. 1 is a block diagram showing a configuration of a TFT liquid crystal display device according to a first embodiment of the present invention. As shown, the TFT liquid crystal display device includes a digital RGB generator 1, a controller 2, a gate driver 3, a digital source driver 4, a D / A converter 5, an inverting amplifier 6, and a TFT liquid crystal panel 7. Is done.

【0018】デジタルRGB発生部1は、外部から供給
された映像信号から、水平同期信号(H)及び垂直同期
信号(V)、この水平同期信号(H)及び垂直同期信号
(V)に同期したクロック信号(CK)を生成する。さ
らに、デジタルRGB発生部1は、このクロック信号
(CK)に同期して赤(R)、緑(G)、青(B)の3
色の色信号(RGB信号)を映像信号から同一のタイミ
ングでサンプリングする。これらの各信号は、制御部2
へ送られる。なお、R、G、Bの各色信号は、デジタル
RGB発生部1から並列に出力される。
The digital RGB generator 1 synchronizes the horizontal synchronizing signal (H) and the vertical synchronizing signal (V) with the horizontal synchronizing signal (H) and the vertical synchronizing signal (V) from a video signal supplied from the outside. Generate a clock signal (CK). Further, the digital RGB generator 1 synchronizes with the clock signal (CK) to generate three signals of red (R), green (G), and blue (B).
The color signals (RGB signals) of the colors are sampled from the video signal at the same timing. These signals are transmitted to the control unit 2
Sent to The R, G, and B color signals are output from the digital RGB generator 1 in parallel.

【0019】制御部2は、デジタルRGB発生部1から
供給されたRGB信号、クロック信号(CK)、水平同
期信号(H)及び垂直同期信号(V)、並びブライト信
号から、反転RGB信号、ゲートコントロール信号、ソ
ースコントロール信号、Vcomレベル信号、及び反転信
号(FRP)を生成する。これらの各信号は、後述する
ように、このTFT液晶表示装置の回路各部へ供給され
る。なお、制御部2の構成については、さらに後述す
る。
The control unit 2 converts the RGB signal, clock signal (CK), horizontal synchronizing signal (H) and vertical synchronizing signal (V) supplied from the digital RGB generating unit 1 A control signal, a source control signal, a Vcom level signal, and an inverted signal (FRP) are generated. These signals are supplied to respective circuit portions of the TFT liquid crystal display device as described later. The configuration of the control unit 2 will be further described later.

【0020】ゲートドライバ3は、制御部2から供給さ
れたゲートコントロール信号に応答して、TFT液晶パ
ネル7のいずれかのゲートラインを選択駆動する。デジ
タルソースドライバ4は、制御部2から供給されたソー
スコントロール信号に応答して、制御部2から供給され
た後述する反転RGB信号を順にラッチする。なお、こ
のデジタルソースドライバ4に供給される基準電位VDD
は、一定であり、基準電位発生回路を必要としない。
The gate driver 3 selectively drives any one of the gate lines of the TFT liquid crystal panel 7 in response to a gate control signal supplied from the control unit 2. In response to the source control signal supplied from the control unit 2, the digital source driver 4 sequentially latches inverted RGB signals, which will be described later, supplied from the control unit 2. The reference potential V DD supplied to the digital source driver 4
Is constant and does not require a reference potential generation circuit.

【0021】D/A変換器5は、制御部2によってブラ
イト調整が与えられたデジタル量のVcomレベル信号を
D/A変換(デジタル−アナログ変換)する。反転アン
プ6は、制御部2から供給された反転信号(FRP)に
従って、D/A変換器5から出力されたアナログ量のV
comレベル信号の極性を反転/非反転し、所定のレベル
に増幅したVcom信号をTFT液晶パネル7の共通電極
に出力する。
The D / A converter 5 performs D / A conversion (digital-to-analog conversion) of the digital amount Vcom level signal to which the brightness adjustment has been given by the control unit 2. The inverting amplifier 6 is configured to output the analog amount of V output from the D / A converter 5 in accordance with the inverted signal (FRP) supplied from the control unit 2.
The polarity of the com level signal is inverted / non-inverted, and the Vcom signal amplified to a predetermined level is output to the common electrode of the TFT liquid crystal panel 7.

【0022】TFT液晶パネル7は、図2(A)に示す
ように、一対の透明基板70、71の間にシール材73
によって液晶72が封入されたものである。透明基板7
1の背面側には、バックライト(図示せず)が配置され
ている。一方の透明基板70の上には、反転アンプ6か
ら出力された共通電位Vcomが書き込まれる共通電極7
4が形成されている。
As shown in FIG. 2A, a sealing material 73 is provided between a pair of transparent substrates 70 and 71.
The liquid crystal 72 is encapsulated by this. Transparent substrate 7
A backlight (not shown) is arranged on the back side of the device 1. On one transparent substrate 70, a common electrode 7 to which a common potential Vcom output from the inverting amplifier 6 is written.
4 are formed.

【0023】もう一方の透明基板71の上には、画素電
極75がマトリクス状に形成されている。各々の画素電
極75には、TFT76のドレインが接続されている。
また、TFT76のゲートはゲートライン30に接続さ
れ、TFT76のソースはデータライン40に接続され
ている。また、透明基板70には、RGBの各色に対応
するカラーフィルタ(図示せず)が配されている。
On the other transparent substrate 71, pixel electrodes 75 are formed in a matrix. The drain of a TFT 76 is connected to each pixel electrode 75.
The gate of the TFT 76 is connected to the gate line 30, and the source of the TFT 76 is connected to the data line 40. Further, on the transparent substrate 70, color filters (not shown) corresponding to the respective colors of RGB are arranged.

【0024】デジタルソースドライバ4にラッチされた
1ライン分の画像データは、ゲートドライバ3によって
選択されたラインの画素電極75に書き込まれる。すな
わち、このTFT液晶パネル7では、図2(B)に示す
共通電極74及び画素電極75とで構成される静電容量
7Cに保持された電圧を制御することによって液晶72
の配向状態を変化させ、透過する光の光量を制御する。
The image data for one line latched by the digital source driver 4 is written to the pixel electrode 75 on the line selected by the gate driver 3. That is, in the TFT liquid crystal panel 7, the liquid crystal 72 is controlled by controlling the voltage held in the capacitance 7C composed of the common electrode 74 and the pixel electrode 75 shown in FIG.
To control the amount of transmitted light.

【0025】TFT液晶パネル7において、共通電極7
4の上には配向膜77が、画素電極75及びTFT76
の上には配向膜78がそれぞれ形成されている。また、
透明基板70、71間の液晶72にはスペーサ79が挿
入されており、透明基板70、71の間隔を一定に保っ
ている。なお、このTFT液晶パネル7は、透明基板7
0、71の一方または両方の外側に偏光板を備えていて
もよい。
In the TFT liquid crystal panel 7, the common electrode 7
4, an alignment film 77 is formed on the pixel electrode 75 and the TFT 76.
An alignment film 78 is formed thereon. Also,
A spacer 79 is inserted into the liquid crystal 72 between the transparent substrates 70 and 71 to keep the distance between the transparent substrates 70 and 71 constant. The TFT liquid crystal panel 7 has a transparent substrate 7
A polarizing plate may be provided outside one or both of 0 and 71.

【0026】次に、制御部2の構成について詳しく説明
する。制御部2は、図3に示すように、コントローラ2
1、レベル変換回路22、RGB抽出回路2A、コント
ラスト処理回路2B、加算回路2C、γ補正データ読出
回路2D、減算回路2E、リミッタ2F、反転回路2
G、タイミング処理回路2H、及びROM(Read Only
Memory)2Mとから構成される。
Next, the configuration of the control unit 2 will be described in detail. The control unit 2 includes a controller 2 as shown in FIG.
1. Level conversion circuit 22, RGB extraction circuit 2A, contrast processing circuit 2B, addition circuit 2C, γ correction data reading circuit 2D, subtraction circuit 2E, limiter 2F, inversion circuit 2.
G, timing processing circuit 2H, and ROM (Read Only)
Memory) 2M.

【0027】コントローラ21は、デジタルRGB発生
部1から供給された水平同期信号(H)及び垂直同期信
号(V)、並びにクロック信号(CK)に基づいて、内
部クロック信号を生成する。制御部2の各部の動作は、
この内部クロック信号に同期して行われる。
The controller 21 generates an internal clock signal based on the horizontal synchronizing signal (H) and the vertical synchronizing signal (V) supplied from the digital RGB generator 1 and the clock signal (CK). The operation of each unit of the control unit 2 is as follows.
This is performed in synchronization with the internal clock signal.

【0028】コントローラ21は、また、デジタルRG
B発生部1から供給された水平同期信号(H)及び垂直
同期信号(V)、並びにクロック信号(CK)に基づい
て、1フレーム毎に反転/非反転が切り替えられる反転
信号(FRP)を生成する。この反転信号(FRP)
は、反転回路2G及び反転アンプ6へ供給される。
The controller 21 also includes a digital RG
Based on the horizontal synchronizing signal (H) and the vertical synchronizing signal (V) supplied from the B generator 1 and the clock signal (CK), an inversion signal (FRP) that is switched between inversion and non-inversion for each frame is generated. I do. This inverted signal (FRP)
Is supplied to the inverting circuit 2G and the inverting amplifier 6.

【0029】コントローラ21は、さらに、デジタルR
GB発生部1から供給された水平同期信号(H)及び垂
直同期信号(V)、並びにクロック信号(CK)に基づ
いて、ゲートコントロール信号及びソースコントロール
信号を生成する。ゲートコントロール信号は、ゲートド
ライバ3に供給される。一方、ソースコントロール信号
は、デジタルソースドライバ4に供給される。
The controller 21 further includes a digital R
A gate control signal and a source control signal are generated based on the horizontal synchronizing signal (H) and the vertical synchronizing signal (V) and the clock signal (CK) supplied from the GB generator 1. The gate control signal is supplied to the gate driver 3. On the other hand, the source control signal is supplied to the digital source driver 4.

【0030】レベル変換回路22は、外部から供給され
たブライト信号に基づいて、加算回路2C及び減算回路
2Eに供給するシフト信号を生成する。また、リミッタ
2Fに供給するリミッタレベル信号を生成する。ここで
生成されるシフト信号は、通常のブライト調整時には値
0とし、いずれの側にどれだけブライト調整をするかに
よって、正または負の所定の値に定められる。また、リ
ミッタレベル信号は、リミッタ2Fの出力信号が画素電
極74の電位を越えず、かつ、TFTに印加可能な信号
のダイナミックレンジに含まれるように制御するための
所定の値が選ばれる。さらに、レベル変換回路22は、
外部から供給されたブライト信号に基づいて、ブライト
調整を行ったVcomレベル信号を生成する。このVcomレ
ベル信号は、D/A変換器5に入力される。
The level conversion circuit 22 generates a shift signal to be supplied to the addition circuit 2C and the subtraction circuit 2E based on an externally supplied bright signal. In addition, a limiter level signal to be supplied to the limiter 2F is generated. The shift signal generated here is set to a value of 0 during normal brightness adjustment, and is set to a predetermined positive or negative value depending on which side and how much brightness is adjusted. As the limiter level signal, a predetermined value for controlling the output signal of the limiter 2F so as not to exceed the potential of the pixel electrode 74 and to be included in the dynamic range of a signal that can be applied to the TFT is selected. Further, the level conversion circuit 22
A Vcom level signal that has been subjected to brightness adjustment is generated based on a brightness signal supplied from the outside. This Vcom level signal is input to the D / A converter 5.

【0031】RGB抽出回路2Aは、デジタルRGB発
生部1から並列に供給されたRGB信号をラッチし、
R、G、Bそれぞれの色信号を所定の順序で直列に出力
する。コントラスト処理回路2Bは、コントラスト調整
スイッチ(図示せず)などにより設定されたコントラス
ト信号に基づいて、R、G、Bそれぞれの色信号のコン
トラストを調整する。
The RGB extraction circuit 2A latches the RGB signals supplied in parallel from the digital RGB generator 1,
The R, G, and B color signals are output in series in a predetermined order. The contrast processing circuit 2B adjusts the contrast of each of the R, G, and B color signals based on a contrast signal set by a contrast adjustment switch (not shown) or the like.

【0032】加算回路2Cは、コントラスト処理回路2
Bによってコントラスト調整がされたR、G、Bそれぞ
れの色信号に、レベル変換回路22から供給されたシフ
ト信号を加算する。γ補正データ読出回路2Dは、加算
回路2Cの出力信号で示されるROM2Mのアドレスに
格納されているγ(ガンマ)補正データを読み出して、
減算回路2Eに出力する。
The addition circuit 2C is a contrast processing circuit 2
The shift signal supplied from the level conversion circuit 22 is added to each of the R, G, and B color signals whose contrast has been adjusted by B. The γ correction data reading circuit 2D reads γ (gamma) correction data stored at the address of the ROM 2M indicated by the output signal of the addition circuit 2C,
Output to the subtraction circuit 2E.

【0033】減算回路2Eは、γ補正データ読出回路2
Dから供給されたγ補正データから、レベル変換回路2
2から供給されたシフト信号を減算する。リミッタ2F
は、レベル変換回路22から供給されたリミッタレベル
信号に基づいて、減算回路2Eから入力した信号の最大
レベルを所定値以下に抑えて出力する。これは、TFT
76に印加する信号のダイナミックレンジが所定値(例
えば、5V)を越えることができないこと、及び画素電
極75に書き込む信号のレベルがVcom信号のレベルを
越えてはいけないことによる。
The subtraction circuit 2E includes a γ correction data reading circuit 2
D from the gamma correction data supplied from D
2 is subtracted from the supplied shift signal. Limiter 2F
, Based on the limiter level signal supplied from the level conversion circuit 22, suppresses the maximum level of the signal input from the subtraction circuit 2E to a predetermined value or less and outputs the signal. This is a TFT
This is because the dynamic range of the signal applied to the pixel 76 cannot exceed a predetermined value (for example, 5 V) and the level of the signal written to the pixel electrode 75 must not exceed the level of the Vcom signal.

【0034】反転回路2Gは、画素電極75に書き込む
信号の極性を1フレーム毎に反転させるため、コントロ
ーラ21から出力された反転信号(FRP)に応答し
て、リミッタ2Fの出力信号を反転/非反転させて出力
する。タイミング処理回路2Hは、反転回路2Gから出
力されたR、G、Bのそれぞれの色信号を、ゲートコン
トロール信号及びソースコントロール信号とタイミング
合わせするため所定タイミング遅延させて、反転RGB
信号として出力する。
The inversion circuit 2G inverts / non-inverts the output signal of the limiter 2F in response to the inversion signal (FRP) output from the controller 21 in order to invert the polarity of the signal written to the pixel electrode 75 for each frame. Invert and output. The timing processing circuit 2H delays each of the R, G, and B color signals output from the inversion circuit 2G by a predetermined timing in order to match the timing with the gate control signal and the source control signal, and
Output as a signal.

【0035】ROM2Mは、γ補正データ読出回路2D
によりγ補正をするためのγ補正データが予め書き込ま
れたものである。このROM2Mに書き込まれたγ補正
データについて図4を参照して説明する。通常のブライ
ト調整を行っているときのRGB信号(ブライト調整値
との相対量)の入力ダイナミックレンジは、図4(A)
のグラフのの範囲にある。この場合のγ補正データ
は、’の範囲にある。
The ROM 2M includes a gamma correction data read circuit 2D
Γ correction data for γ correction is written in advance. The γ correction data written in the ROM 2M will be described with reference to FIG. The input dynamic range of the RGB signal (the relative amount with respect to the brightness adjustment value) during the normal brightness adjustment is shown in FIG.
In the range of the graph. The γ correction data in this case is in the range of '.

【0036】このRGB信号のレベル(ブライト調整値
との相対量)に対応して、図4(B)に示すように、R
OM2Mのアドレス0000・・・0〜0011・・・
1が割り付けられている。そして、それぞれのアドレス
にRGB信号のレベルに対応したγ補正データ’が書
き込まれている。
In accordance with the level of the RGB signal (the relative amount with respect to the brightness adjustment value), as shown in FIG.
OM2M address 0000 ... 0-0011 ...
1 is assigned. Then, γ correction data ′ corresponding to the level of the RGB signal is written to each address.

【0037】一方、レベル変換回路22が所定のブライ
ト調整を行うと、RGB信号の範囲は、ブライト調整値
との相対量では、図4(A)のグラフのの範囲よりも
上位または下位にずれることがある。この場合のγ
補正データは、それぞれ’及び’の範囲にある。
On the other hand, when the level conversion circuit 22 performs a predetermined brightness adjustment, the range of the RGB signal is shifted higher or lower than the range of the graph of FIG. Sometimes. Γ in this case
The correction data is in the range of 'and' respectively.

【0038】ROM2Mには、図4(B)に示すよう
に、この上位側のRGB信号に対応してアドレス010
0・・・0〜0111・・・1を割り付け、それぞれの
アドレスにγ補正データ’を書き込んでおく。また、
下位側のRGB信号に対応してアドレス1100・・・
1〜0111・・・1を割り付け、それぞれのアドレス
にγ補正データ’を書き込んでおく。
As shown in FIG. 4B, an address 010 is stored in the ROM 2M in correspondence with the upper RGB signal.
.. 0 to 0111... 1 are assigned, and γ correction data ′ is written in each address. Also,
Addresses 1100,... Corresponding to the lower-side RGB signals
1 to 0111... 1 are assigned, and γ correction data ′ is written in each address.

【0039】以下、この実施の形態のTFT液晶表示装
置における動作について説明する。この表示装置には、
外部からデジタル量の映像信号とデジタル量のブライト
信号とが供給される。この映像信号はデジタルRGB発
生部1に、ブライト信号は、制御部2のレベル変換回路
22にそれぞれ供給される。
Hereinafter, the operation of the TFT liquid crystal display device of this embodiment will be described. This display includes:
A digital video signal and a digital bright signal are supplied from outside. The video signal is supplied to the digital RGB generator 1 and the bright signal is supplied to the level converter 22 of the controller 2.

【0040】デジタルRGB発生部1は、映像信号に基
づいて、クロック信号(CK)、水平同期信号(H)、
垂直同期信号(V)、及びRGB信号を生成する。生成
されたクロック信号(CK)、水平同期信号(H)及び
垂直同期信号(V)は、コントローラ21に供給され
る。また、RGB信号はRGB抽出回路2Aにそれぞれ
供給される。
The digital RGB generator 1 generates a clock signal (CK), a horizontal synchronizing signal (H),
A vertical synchronizing signal (V) and an RGB signal are generated. The generated clock signal (CK), horizontal synchronization signal (H), and vertical synchronization signal (V) are supplied to the controller 21. The RGB signals are supplied to the RGB extraction circuit 2A.

【0041】コントローラ21においては、デジタルR
GB発生部1から供給されたクロック信号(CK)、水
平同期信号(H)及び垂直同期信号(V)に基づいて、
内部クロック信号が生成される。この内部クロック信号
は、制御部2の回路各部に供給され、回路各部を動作さ
せる。
In the controller 21, the digital R
Based on the clock signal (CK), horizontal synchronization signal (H), and vertical synchronization signal (V) supplied from the GB generator 1,
An internal clock signal is generated. This internal clock signal is supplied to each section of the circuit of the control section 2 to operate each section of the circuit.

【0042】また、コントローラ21においては、デジ
タルRGB発生部1から供給されたクロック信号(C
K)、水平同期信号(H)及び垂直同期信号(V)に基
づいて、反転信号(FRP)、ゲートコントロール信号
及びソースコントロール信号が生成される。反転信号
(FRP)は、反転回路2G及び反転アンプ6に供給さ
れる。ゲートコントロール信号は、ゲートドライバ3に
供給される。ソースコントロール信号は、デジタルソー
スドライバ4に供給される。
In the controller 21, the clock signal (C) supplied from the digital RGB
K), an inverted signal (FRP), a gate control signal, and a source control signal are generated based on the horizontal synchronization signal (H) and the vertical synchronization signal (V). The inversion signal (FRP) is supplied to the inversion circuit 2G and the inversion amplifier 6. The gate control signal is supplied to the gate driver 3. The source control signal is supplied to the digital source driver 4.

【0043】レベル変換回路22に供給されたブライト
信号からは、Vcomレベル信号、シフト信号、及びリミ
ッタレベル信号が生成される。Vcomレベル信号は、共
通電極74の電位を制御してブライト調整を行うための
信号で、D/A変換器5に供給される。シフト信号は加
算回路2C及び減算回路2Eに、リミッタレベル信号は
リミッタ2Fにそれぞれ供給される。
From the bright signal supplied to the level conversion circuit 22, a Vcom level signal, a shift signal, and a limiter level signal are generated. The Vcom level signal is a signal for controlling the potential of the common electrode 74 to perform brightness adjustment, and is supplied to the D / A converter 5. The shift signal is supplied to an addition circuit 2C and a subtraction circuit 2E, and the limiter level signal is supplied to a limiter 2F.

【0044】RGB抽出回路2Aに並列に供給された
R、G、Bそれぞれの色信号は、RGB抽出回路2Aか
ら所定の順序で直列にコントラスト処理回路2Bに供給
される。コントラスト処理回路2Bでは、外部から供給
されたコントラスト信号に基づいて、RGB信号のコン
トラスト調整をする。コントラスト処理回路2Bでコン
トラスト調整がされた画像信号は、加算回路2Cに供給
される。
The R, G, and B color signals supplied in parallel to the RGB extraction circuit 2A are supplied from the RGB extraction circuit 2A to the contrast processing circuit 2B in a predetermined order in series. The contrast processing circuit 2B adjusts the contrast of the RGB signals based on the contrast signal supplied from the outside. The image signal whose contrast has been adjusted by the contrast processing circuit 2B is supplied to the addition circuit 2C.

【0045】そして、この加算回路2Cからリミッタ2
Fまでにおいて、γ補正処理を行う。以下、図5(A)
のグラフ及び図5(B)のアドレスマップを参照して説
明する。
Then, the addition circuit 2C outputs a signal from the limiter 2
Up to F, γ correction processing is performed. Hereinafter, FIG. 5 (A)
And the address map of FIG. 5B.

【0046】コントラスト処理回路2Bから加算回路2
Cに供給された画像信号のダイナミックレンジは、図5
(A)のに示す範囲であり、画像信号はこの範囲のい
ずれかの値Wをとる。この画像信号Wは、図5(B)の
に示す範囲のROM2Mのアドレス00000000
〜00111111のいずれかに対応している。
From the contrast processing circuit 2B to the adding circuit 2
The dynamic range of the image signal supplied to C is shown in FIG.
The image signal takes one of the values W in this range. This image signal W is stored at the address 00000000 of the ROM 2M in the range shown in FIG.
To 00111111.

【0047】次に、加算回路2Cでは、図5(A)及び
(B)のに示すように、この画像信号Wに、レベル変
換回路22から供給されたブライト信号に対応したシフ
ト信号aを加算する。そして、図5(A)及び(B)の
に示すように、γ補正データ読出回路2Dは、ROM
2Mのこの加算した値W+aのアドレスからγ補正デー
タXを読み出す。
Next, in the adder circuit 2C, as shown in FIGS. 5A and 5B, a shift signal a corresponding to the bright signal supplied from the level conversion circuit 22 is added to the image signal W. I do. Then, as shown in FIGS. 5A and 5B, the γ correction data read circuit 2D includes a ROM
The γ correction data X is read from the address of the added value W + a of 2M.

【0048】ここで、画像信号Wとシフト信号aとを加
算した値W+aが通常のブライト補正時の入力ダイナミ
ックレンジより上になる場合にはROM2Mのアドレス
01000000〜01111111の範囲からデータ
Xを読み出す。下になる場合(このとき、シフト信号a
は負数)にはROM2Mのアドレス11000000〜
11111111の範囲からγ補正データXを読み出す
こととなる。
Here, when the value W + a obtained by adding the image signal W and the shift signal a is higher than the input dynamic range at the time of normal bright correction, the data X is read from the address range of 010000000 to 01111111 of the ROM 2M. If it is below (at this time, the shift signal a
Is a negative number).
The γ correction data X is read from the range of 111111111.

【0049】このγ補正データ読出回路2Dにより読み
出されたγ補正データXには、実際には、ブライト調整
分のシフト信号aが加算されている。そこで、図5
(A)及び(B)のに示すように、減算回路2Eは、
γ補正データXからシフト信号aを減算し、この減算し
た値Yを補正画像信号として出力する。
The gamma correction data X read by the gamma correction data reading circuit 2D is actually added with the shift signal a for the brightness adjustment. Therefore, FIG.
As shown in (A) and (B), the subtraction circuit 2E
The shift signal a is subtracted from the γ correction data X, and the subtracted value Y is output as a corrected image signal.

【0050】なお、シフト信号aの値は、通常のブライ
ト調整時には0としており、白側または黒側のいずれに
ブライト調整をするかによって、正または負の所定の値
に定められる。
The value of the shift signal a is set to 0 during normal brightness adjustment, and is set to a predetermined positive or negative value depending on whether the brightness adjustment is performed on the white side or the black side.

【0051】以上のようにして、ブライト信号に連動し
てγ補正を施した補正画像信号Yが生成されるが、この
値はTFT76に印加可能な信号のダイナミックレンジ
を越えている可能性がある。そこで、図5(A)及び
(B)のに示すように、補正画像信号Yをリミッタ2
Fに通して、所定レベル以下に制限した補正画像信号Z
を得る。
As described above, the corrected image signal Y subjected to the γ correction is generated in conjunction with the bright signal, but this value may exceed the dynamic range of the signal that can be applied to the TFT 76. . Therefore, as shown in FIGS. 5A and 5B, the corrected image signal Y is supplied to the limiter 2.
F, the corrected image signal Z limited to a predetermined level or less.
Get.

【0052】この補正画像信号Zは、反転回路2Gに供
給される。反転回路2Gは、反転信号(FRP)に基づ
いて、補正画像信号Zを反転/非反転させて信号に極性
を与える。そして、この極性を与えられた補正画像信号
は、タイミング処理回路2Hで所定のタイミング合わせ
を行った後、反転RGB信号として順次デジタルソース
ドライバ4に供給される。
This corrected image signal Z is supplied to the inverting circuit 2G. The inversion circuit 2G inverts / non-inverts the corrected image signal Z based on the inversion signal (FRP) to give a polarity to the signal. Then, the corrected image signal given this polarity is supplied to the digital source driver 4 sequentially as an inverted RGB signal after performing predetermined timing adjustment in the timing processing circuit 2H.

【0053】デジタルソースドライバ4では、コントロ
ーラ21から供給されたソースコントロール信号に従っ
て、タイミング処理回路2Hから出力された反転RGB
信号を順にラッチしていく。そして、1ライン分の信号
がラッチされたときに出力されるソースコントロール信
号(書き込み信号)により、ゲートドライバ3で選択さ
れたゲートライン30に接続された画素電極75に、ラ
ッチした信号をTFT76を介して書き込んでいく。
In the digital source driver 4, according to the source control signal supplied from the controller 21, the inverted RGB output from the timing processing circuit 2H is output.
The signals are sequentially latched. Then, the signal which is latched to the pixel electrode 75 connected to the gate line 30 selected by the gate driver 3 is transferred to the TFT 76 by the source control signal (write signal) output when the signal for one line is latched. Write through.

【0054】また、レベル変換回路22から出力された
Vcomレベル信号は、D/A変換器5でアナログ量に変
換され、反転アンプ6において反転信号(FRP)に従
った極性がつけられて、かつ、所定のレベルに増幅され
る。反転アンプ6から出力したVcom信号は、その電位
によりブライト調整がされて、TFT液晶パネル7の共
通電極74に書き込まれる。このように、ブライト調整
に連動したガンマ補正が実現されている。
The Vcom level signal output from the level conversion circuit 22 is converted by the D / A converter 5 into an analog signal, and the inversion amplifier 6 applies the polarity according to the inversion signal (FRP). , To a predetermined level. The Vcom signal output from the inverting amplifier 6 is subjected to bright adjustment by the potential and written to the common electrode 74 of the TFT liquid crystal panel 7. Thus, gamma correction linked to the brightness adjustment is realized.

【0055】以上説明したように、この実施の形態のT
FT液晶表示装置では、デジタル量のRGB信号にブラ
イト調整に対応した値を加算回路2Cで加算し、ROM
2Mの加算した値のアドレスからγ補正データを読み出
していた。そして、減算回路2Eで、読み出したγ補正
データから加算回路2Cで加算した値を減算していた。
このため、この実施の形態のTFT液晶表示装置では、
ブライト調整に連動したガンマ補正を非常に簡単な回路
で実現することができる。
As described above, T of this embodiment is different from that of FIG.
In the FT liquid crystal display device, a value corresponding to the brightness adjustment is added to a digital amount of RGB signal by an addition circuit 2C, and a ROM
The γ correction data is read from the address of the value obtained by adding 2M. Then, the value added by the addition circuit 2C is subtracted from the read gamma correction data by the subtraction circuit 2E.
Therefore, in the TFT liquid crystal display device of this embodiment,
Gamma correction linked to the brightness adjustment can be realized with a very simple circuit.

【0056】これにより、この実施の形態のTFT液晶
表示装置では、複雑な基準電位発生回路を必要としな
い。また、基準電位をソースドライバに供給するための
ラインも不要となる。従って、ソースドライバや表示パ
ネルを小型化することができる。また、製造/調整工程
の簡略化も可能となる。これにより、装置全体でのコス
トダウンを計ることができる。
As a result, the TFT liquid crystal display device of this embodiment does not require a complicated reference potential generation circuit. Further, a line for supplying the reference potential to the source driver is not required. Therefore, the size of the source driver and the display panel can be reduced. In addition, the manufacturing / adjustment process can be simplified. As a result, the cost of the entire apparatus can be reduced.

【0057】[第2の実施の形態]上記の第1の実施の
形態では、デジタルRGB入力のソースドライバを使用
したTFT液晶表示装置に本発明を適用した場合につい
て説明した。しかし、本発明は、アナログRGB入力の
低電圧アナログソースドライバを用いたTFT液晶表示
装置にも適用することができる。
[Second Embodiment] In the first embodiment, the case where the present invention is applied to a TFT liquid crystal display device using a digital RGB input source driver has been described. However, the present invention can also be applied to a TFT liquid crystal display device using a low-voltage analog source driver of analog RGB input.

【0058】図6は、本発明の第2の実施の形態におけ
るTFT液晶表示装置の構成を示すブロック図である。
この図において、図1のTFT液晶表示装置と同じ構成
の部分には、同じ符号を付している。
FIG. 6 is a block diagram showing a configuration of a TFT liquid crystal display device according to the second embodiment of the present invention.
In this figure, the same components as those of the TFT liquid crystal display device of FIG. 1 are denoted by the same reference numerals.

【0059】このTFT液晶表示装置は、アナログ量の
RGB信号をA/D変換(アナログ−デジタル変換)す
るA/D変換器81と、アナログ量のブライト信号をA
/D変換するA/D変換器82と、制御部2から供給さ
れたデジタル量の反転RGB信号をD/A変換するD/
A変換器83とを備えている。また、第1の実施の形態
のデジタルソースドライバ4の代わりにアナログソース
ドライバ84を、第1の実施の形態の反転アンプ6の代
わりに反転アンプ85を備えている。
The TFT liquid crystal display device includes an A / D converter 81 for A / D converting (analog-digital conversion) an analog RGB signal, and an A / D converter 81 for converting an analog bright signal to an analog signal.
An A / D converter 82 for performing D / A conversion and a D / A converter for performing D / A conversion on a digital amount of an inverted RGB signal supplied from the control unit 2.
A converter 83 is provided. Further, an analog source driver 84 is provided instead of the digital source driver 4 according to the first embodiment, and an inverting amplifier 85 is provided instead of the inverting amplifier 6 according to the first embodiment.

【0060】以下、この実施の形態のTFT液晶表示装
置における動作について説明する。外部から供給された
アナログ量のアナログRGB信号及びブライト信号は、
それぞれA/D変換器81、82でデジタル量に変換さ
れる。デジタル量に変換されたRGB信号及びブライト
信号は、制御部2に入力される。
Hereinafter, the operation of the TFT liquid crystal display device of this embodiment will be described. The analog RGB signal and the bright signal of the analog amount supplied from outside are
The signals are converted into digital quantities by A / D converters 81 and 82, respectively. The RGB signal and the bright signal that have been converted into digital quantities are input to the control unit 2.

【0061】制御部2の動作は、レベル変換回路22か
らVcomレベル信号が出力されないことを除いては、第
1の実施の形態と同じである。すなわち、制御部2は、
RGB信号に対してγ補正や極性反転などの所定の処理
を加え、また、各制御信号を生成して出力する。
The operation of the control unit 2 is the same as that of the first embodiment except that the Vcom level signal is not output from the level conversion circuit 22. That is, the control unit 2
A predetermined process such as γ correction or polarity inversion is applied to the RGB signals, and each control signal is generated and output.

【0062】制御部2から出力されたゲートコントロー
ル信号はゲートドライバ3に供給され、ゲートドライバ
3は、第1の実施の形態と同様にいずれかのゲートライ
ンを選択駆動する。また、ソースコントロール信号がア
ナログソースドライバ84に供給される。
The gate control signal output from the control unit 2 is supplied to the gate driver 3, and the gate driver 3 selectively drives any one of the gate lines as in the first embodiment. Further, the source control signal is supplied to the analog source driver 84.

【0063】制御部2から出力された反転RGB信号
は、D/A変換器83によりアナログ量に変換されて、
反転アナログRGB信号としてアナログソースドライバ
84に供給される。アナログソースドライバ84は、ソ
ースコントロール信号に従って反転アナログRGB信号
を順にラッチしていく。アナログソースドライバ84に
1ライン分の反転アナログ信号がラッチされると、ゲー
トドライバ3で選択されたラインの画素電極75にそれ
ぞれの信号が書き込まれる。
The inverted RGB signal output from the control unit 2 is converted into an analog amount by the D / A converter 83,
It is supplied to the analog source driver 84 as an inverted analog RGB signal. The analog source driver 84 sequentially latches the inverted analog RGB signals according to the source control signal. When the inversion analog signal for one line is latched by the analog source driver 84, each signal is written to the pixel electrode 75 of the line selected by the gate driver 3.

【0064】一方、反転アンプ85に供給されたブライ
ト信号は、制御部2から出力された反転信号(FRP)
に従って1フレーム毎に極性が反転されて、TFT液晶
パネル7の共通電極74に書き込まれる。以上のように
して、この実施の形態のTFT液晶表示装置において
も、第1の実施の形態のTFT液晶表示装置と同様にブ
ライト補正に連動したγ補正を施した画像を表示するこ
とができる。
On the other hand, the bright signal supplied to the inverting amplifier 85 is the inverted signal (FRP) output from the control unit 2.
, The polarity is inverted for each frame and written to the common electrode 74 of the TFT liquid crystal panel 7. As described above, also in the TFT liquid crystal display device of the present embodiment, it is possible to display an image on which the γ correction has been performed in conjunction with the bright correction, similarly to the TFT liquid crystal display device of the first embodiment.

【0065】[実施の形態の変形]上記の実施の形態で
は、ROM2Mのアドレス0000・・・0〜0011
・・・1に通常のブライト補正時のデータを書き込み、
アドレス0100・・・〜0111・・・1に上位側、
1100・・・0〜1111・・・1に下位側のデータ
を書き込んでいた。しかしながら、本発明はこれに限ら
れない。例えば、シフト信号分を加算したRGB信号
(RGB信号とブライト信号の相対値)がそのままRO
M2Mのアドレスとなるようにγ補正データを書き込ん
でおいてもよい。また、この相対値に所定の値(負数を
含む)を加算したアドレス(相対アドレス)にγ補正デ
ータを書き込んでおいてもよい。
[Modification of Embodiment] In the above embodiment, addresses 0000...
... Write data for normal brightness correction to 1
Addresses 0100... To 0111.
1100... 0 to 1111. However, the present invention is not limited to this. For example, the RGB signal (the relative value between the RGB signal and the bright signal) obtained by adding the shift signal is used as the RO signal.
The gamma correction data may be written so as to be the address of M2M. The gamma correction data may be written at an address (relative address) obtained by adding a predetermined value (including a negative number) to this relative value.

【0066】上記の実施の形態では、加算回路2Cは、
RGBの画像信号にブライト調整分のデータ量を加算
し、γ補正データ読出回路2DはROM2Mに書き込ま
れたγ補正データをテーブルルックアップ方式で読み出
してきた。そして、減算回路2Eは読み出したγ補正デ
ータからブライト調整分のデータ量を減算していた。し
かしながら、本発明はこれに限られない。例えば、上記
方式の代わりに、所定の処理プログラムに基づいて、R
GBの画像信号及びブライト調整分のデータ量に従って
γ補正データを計算するプロセッサを用いる方式を採用
することもできる。
In the above embodiment, the adder circuit 2C
The data amount for the brightness adjustment is added to the RGB image signal, and the γ-correction data reading circuit 2D reads the γ-correction data written in the ROM 2M by a table lookup method. Then, the subtraction circuit 2E subtracts the data amount for the brightness adjustment from the read γ correction data. However, the present invention is not limited to this. For example, instead of the above method, based on a predetermined processing program, R
A method using a processor that calculates γ correction data according to the data amount of the GB image signal and the brightness adjustment may be adopted.

【0067】上記の実施の形態では、デジタル量のRG
B信号に対するγ補正をハードウェアで行っていた。し
かしながら、汎用プロセッサ及びこのプロセッサを動作
させるためのソフトウェアによって、本発明のガンマ補
正の処理の全部または一部を行ってもよい。
In the above embodiment, the digital amount of RG
The gamma correction for the B signal has been performed by hardware. However, all or a part of the gamma correction processing of the present invention may be performed by a general-purpose processor and software for operating the processor.

【0068】上記の実施の形態では、R、G、Bの3色
の色信号を使用してフルカラー表示をするTFT液晶表
示装置について説明した。しかしながら、本発明は、モ
ノクローム画像を表示するTFT液晶表示装置について
も適用できる。また、複数色のモノクローム画像を合成
してフルカラー画像を表示する多板式液晶プロジェクタ
のような表示装置にも適用できる。
In the above-described embodiment, a TFT liquid crystal display device that performs full color display using three color signals of R, G, and B has been described. However, the present invention is also applicable to a TFT liquid crystal display device that displays a monochrome image. Further, the present invention can be applied to a display device such as a multi-panel liquid crystal projector that displays a full-color image by combining monochrome images of a plurality of colors.

【0069】上記の実施の形態では、本発明をTFT液
晶表示装置に適用した場合について説明した。しかしな
がら、本発明はこれに限られない。例えば、ダイオード
やMIM(Metal Insulator Metal)等のアクティブ素
子を用いた他のアクティブマトリクス型の液晶表示装置
にも適用できる。
In the above embodiment, the case where the present invention is applied to a TFT liquid crystal display device has been described. However, the present invention is not limited to this. For example, the present invention can be applied to other active matrix type liquid crystal display devices using active elements such as diodes and MIM (Metal Insulator Metal).

【0070】さらには、本発明は、例えば有機EL表示
装置など、共通電極の電位を制御することでブライト補
正を行う全ての表示装置に適用することができる。な
お、有機EL素子は極性を持たないため、本発明を有機
EL表示装置に適用した場合は、反転アンプ及び制御部
中の反転回路は必要ない。また、有機EL表示装置でフ
ルカラー表示を行う場合、有機EL素子の電気光学特性
は、色毎に異なるため、γ補正データを書き込んだRO
Mを色毎に用意しておけばよい。
Further, the present invention can be applied to all display devices that perform bright correction by controlling the potential of a common electrode, such as an organic EL display device. Since the organic EL element has no polarity, when the present invention is applied to an organic EL display device, an inverting amplifier and an inverting circuit in a control unit are not required. Further, when performing full-color display with an organic EL display device, since the electro-optical characteristics of the organic EL element are different for each color, the RO in which the γ correction data is written is used.
M may be prepared for each color.

【0071】[0071]

【発明の効果】以上説明したように、本発明によれば、
簡易な回路で適切なガンマ補正をすることができる。
As described above, according to the present invention,
Appropriate gamma correction can be performed with a simple circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態におけるTFT液晶
表示装置の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a TFT liquid crystal display device according to a first embodiment of the present invention.

【図2】図1のTFT液晶パネルの構成を示す図であ
り、(A)は断面図、(B)は模式図である。
2A and 2B are diagrams showing a configuration of the TFT liquid crystal panel of FIG. 1, wherein FIG. 2A is a cross-sectional view and FIG. 2B is a schematic diagram.

【図3】図1のTFT液晶表示装置における制御部の構
成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a control unit in the TFT liquid crystal display device of FIG.

【図4】図2のROMに書き込まれるガンマ補正データ
の一例を示す図であり、(A)はグラフ、(B)はアド
レスマップである。
4A and 4B are diagrams illustrating an example of gamma correction data written in the ROM of FIG. 2, wherein FIG. 4A is a graph and FIG. 4B is an address map.

【図5】本発明の第1の実施の形態におけるガンマ補正
方法の説明図である。
FIG. 5 is an explanatory diagram of a gamma correction method according to the first embodiment of the present invention.

【図6】本発明の第2の実施の形態におけるTFT液晶
表示装置の構成を示すブロック図である。
FIG. 6 is a block diagram illustrating a configuration of a TFT liquid crystal display device according to a second embodiment of the present invention.

【図7】従来のTFT液晶表示装置におけるブライト調
整とガンマ電位の変動との関係を示す図である。
FIG. 7 is a diagram showing the relationship between brightness adjustment and fluctuation of gamma potential in a conventional TFT liquid crystal display device.

【符号の説明】[Explanation of symbols]

1・・・デジタルRGB発生部、2・・・制御部、3・・・ゲー
トドライバ、4・・・デジタルソースドライバ、5・・・D/
A変換器、6・・・反転アンプ、7・・・TFT液晶パネル、
21・・・コントローラ、22・・・レベル変換回路、2A・・
・RGB抽出回路、2B・・・コントラスト処理回路、2C
・・・加算回路、2D・・・γ補正データ読出回路、2E・・・
減算回路、2F・・・リミッタ、2G・・・反転回路、2H・・
・タイミング処理回路、2M・・・ROM(Read Only Memo
ry)、70、71・・・透明基板、72・・・液晶、74・・・
共通電極、75・・・画素電極、76・・・薄膜トランジスタ
(TFT)、30・・・ゲートライン、40・・・ソースライ
ン、81、82・・・A/D変換器、83・・・D/A変換
器、84・・・アナログソースドライバ、85・・・反転アン
DESCRIPTION OF SYMBOLS 1 ... Digital RGB generation part, 2 ... Control part, 3 ... Gate driver, 4 ... Digital source driver, 5 ... D /
A converter, 6: inverting amplifier, 7: TFT liquid crystal panel,
21: controller, 22: level conversion circuit, 2A
-RGB extraction circuit, 2B ... contrast processing circuit, 2C
... Addition circuit, 2D ... γ-correction data reading circuit, 2E ...
Subtraction circuit, 2F ... limiter, 2G ... inversion circuit, 2H
・ Timing processing circuit, 2M ・ ・ ・ ROM (Read Only Memo)
ry), 70, 71 ... transparent substrate, 72 ... liquid crystal, 74 ...
Common electrode, 75: Pixel electrode, 76: Thin film transistor (TFT), 30: Gate line, 40: Source line, 81, 82: A / D converter, 83: D / A converter, 84: Analog source driver, 85: Inverting amplifier

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】共通電極と、マトリクス状に配置され、か
つ、前記共通電極に対向して配置された複数の画素電極
と、この複数の画素電極にそれぞれ接続された複数のア
クティブ素子とを有し、前記共通電極と前記画素電極と
の信号のレベルの差に応じて画像を表示する表示手段
と、 外部から供給されたブライト信号に基づいて前記共通電
極に書き込む信号を制御して、前記表示手段のブライト
調整を行うブライト調整手段と、 外部から供給された画像信号に対応するデジタル信号と
前記ブライト信号に対応するデジタル信号に基づいてガ
ンマ補正をして、補正画像信号を生成するガンマ補正手
段と、 前記マトリクスのいずれかのラインに接続された前記複
数のアクティブ素子を選択してオンする選択駆動手段
と、 前記選択駆動手段により選択されてオンされた前記アク
ティブ素子に接続された前記画素電極に、前記ガンマ補
正手段で生成された前記補正画像信号を前記アクティブ
素子を介して書き込む信号駆動手段と、 を備えることを特徴とする表示装置。
1. A semiconductor device comprising: a common electrode; a plurality of pixel electrodes arranged in a matrix and opposed to the common electrode; and a plurality of active elements respectively connected to the plurality of pixel electrodes. A display unit that displays an image in accordance with a difference in signal level between the common electrode and the pixel electrode; and a signal that is written to the common electrode based on a bright signal supplied from the outside, thereby controlling the display. Brightness adjustment means for performing brightness adjustment of the means, and gamma correction means for performing gamma correction based on a digital signal corresponding to an externally supplied image signal and a digital signal corresponding to the brightness signal to generate a corrected image signal Selecting drive means for selecting and turning on the plurality of active elements connected to any one of the lines of the matrix; Signal driving means for writing, via the active element, the corrected image signal generated by the gamma correction means to the pixel electrode connected to the active element that has been selected and turned on. Display device.
【請求項2】前記ガンマ補正手段は、 ガンマ補正をするためのガンマ補正データが、前記ブラ
イト信号及び前記画像信号に対応して書き込まれた記憶
手段と、 前記ブライト信号及び前記画像信号に基づいて、前記記
憶手段に書き込まれたガンマ補正データを読み出す読出
手段と、 この読出手段で読み出したガンマ補正データから前記補
正画像信号を生成する手段と、を備える、 ことを特徴とする請求項1に記載の表示装置。
2. The gamma correction unit includes: a storage unit in which gamma correction data for performing gamma correction is written in correspondence with the bright signal and the image signal; and a gamma correction data based on the bright signal and the image signal. 2. A reading means for reading gamma correction data written in the storage means, and means for generating the corrected image signal from the gamma correction data read by the reading means. Display device.
【請求項3】前記ガンマ補正手段は、 ガンマ補正をするためのガンマ補正データが、前記ブラ
イト信号及び前記画像信号に対応するアドレスに書き込
まれた記憶手段と、 前記画像信号に対応するデジタル信号に前記ブライト信
号に対応するデジタル信号を加算する加算手段と、 前記記憶手段の前記加算手段で加算されたデジタル信号
の値に対応するアドレスに書き込まれているガンマ補正
データを読み出す読出手段と、 この読出手段が読み出したガンマ補正データから前記ブ
ライト信号に対応するデジタル信号を減算して、補正画
像信号を生成する減算手段と、を備える、 ことを特徴とする請求項1に記載の表示装置。
3. The gamma correction unit includes: a storage unit in which gamma correction data for performing gamma correction is written at an address corresponding to the bright signal and the image signal; and a digital signal corresponding to the image signal. Adding means for adding a digital signal corresponding to the bright signal; reading means for reading gamma correction data written at an address corresponding to the value of the digital signal added by the adding means in the storage means; The display device according to claim 1, further comprising: subtraction means for subtracting a digital signal corresponding to the bright signal from the gamma correction data read by the means to generate a corrected image signal.
【請求項4】前記ガンマ補正手段は、さらに、 生成された前記補正画像信号の出力レベルを、前記ブラ
イト信号に従って一定のレベルに制限する出力調整手段
を備える、 ことを特徴とする請求項1乃至3のいずれか1項に記載
の表示装置。
4. The apparatus according to claim 1, wherein said gamma correction means further comprises an output adjustment means for limiting an output level of the generated corrected image signal to a constant level according to the bright signal. 4. The display device according to any one of 3.
【請求項5】前記表示手段は、互いに対向する一対の基
板間に液晶を封入した液晶パネルによって構成され、 前記共通電極は、前記一対の基板の一方の対向面に形成
され、 前記画素電極及び前記アクティブ素子は、前記一対の基
板の他方の対向面に形成されたものであり、 さらに、前記ガンマ補正手段で補正された前記補正画像
信号の極性を所定タイミング毎に反転する第1の極性反
転手段と、 前記ブライト調整手段でブライト調整がされた前記信号
の極性を所定タイミング毎に反転する第2の極性反転手
段を備え、 前記信号駆動手段には、前記第1の極性反転手段によっ
て所定タイミング毎に極性が反転された前記補正画像信
号が供給され、 前記共通電極には、前記第2の極性反転手段によって所
定タイミング毎に極性が反転された前記信号が書き込ま
れる、 ことを特徴とする請求項1乃至4のいずれか1項に記載
の表示装置。
5. The display means comprises a liquid crystal panel in which liquid crystal is sealed between a pair of substrates facing each other, the common electrode is formed on one of the opposite surfaces of the pair of substrates, The active element is formed on the other facing surface of the pair of substrates, and further includes a first polarity inversion for inverting the polarity of the corrected image signal corrected by the gamma correction unit at predetermined timings. Means, and second polarity inverting means for inverting the polarity of the signal subjected to the brightness adjustment by the brightness adjusting means at predetermined time intervals, wherein the signal driving means has a predetermined timing by the first polarity inversion means. The corrected image signal whose polarity has been inverted every time is supplied to the common electrode. Signal is written, a display device according to any one of claims 1 to 4, characterized in that.
【請求項6】共通電極と、マトリクス状に配置され、か
つ、前記共通電極に対向して配置された複数の画素電極
と、この複数の画素電極にそれぞれ接続された複数のア
クティブ素子とを有し、前記共通電極と前記画素電極と
の信号のレベルの差に応じて画像を表示する表示パネル
と、 前記マトリクスのいずれかのラインに接続された前記複
数のアクティブ素子を選択してオンする選択駆動回路
と、 前記選択駆動回路により選択されてオンされた前記アク
ティブ素子に接続された前記画素電極に、外部から供給
された画像信号をガンマ補正した補正画像信号を前記ア
クティブ素子を介して書き込む信号駆動回路と、 外部から供給されたブライト信号に基づいて前記共通電
極に書き込む信号を制御して、前記表示パネルのブライ
ト調整を行うブライト調整回路と、 を備える表示装置におけるガンマ補正方法であって、 ガンマ補正をするためのガンマ補正データを、前記ブラ
イト信号及び前記画像信号に対応して記憶手段に書き込
む書込ステップと、 この書込ステップで前記記憶手段に書き込まれた前記ガ
ンマ補正データを、前記ブライト信号及び前記画像信号
に基づいて読み出す読出ステップと、 この読出ステップで読み出された前記ガンマ補正データ
から前記補正画像信号を生成する生成ステップと、 を含むことを特徴とするガンマ補正方法。
6. A semiconductor device comprising: a common electrode; a plurality of pixel electrodes arranged in a matrix and opposed to the common electrode; and a plurality of active elements respectively connected to the plurality of pixel electrodes. A display panel for displaying an image in accordance with a difference in signal level between the common electrode and the pixel electrode; and a selection for selecting and turning on the plurality of active elements connected to any one of the lines of the matrix. A driving circuit, and a signal for writing, via the active element, a corrected image signal obtained by gamma-correcting an externally supplied image signal to the pixel electrode connected to the active element selected and turned on by the selection driving circuit. A drive circuit for controlling a signal to be written to the common electrode based on a bright signal supplied from the outside to perform a brightness adjustment of the display panel; A gamma correction method for a display device, comprising: a writing adjustment circuit for writing gamma correction data for performing gamma correction to storage means in accordance with the bright signal and the image signal; Reading the gamma correction data written in the storage means in the reading step based on the bright signal and the image signal; and generating the corrected image signal from the gamma correction data read in the reading step A gamma correction method, comprising:
【請求項7】さらに、前記生成ステップで生成された前
記補正画像信号のレベルを、前記ブライト信号に従って
一定のレベルに制限して出力する出力調整ステップを含
む、 ことを特徴とする請求項6に記載のガンマ補正方法。
7. The method according to claim 6, further comprising an output adjusting step of limiting the level of the corrected image signal generated in the generating step to a predetermined level according to the bright signal and outputting the limited level. The gamma correction method described.
JP35658496A 1996-12-27 1996-12-27 Display device and gamma correction method Expired - Fee Related JP3612912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35658496A JP3612912B2 (en) 1996-12-27 1996-12-27 Display device and gamma correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35658496A JP3612912B2 (en) 1996-12-27 1996-12-27 Display device and gamma correction method

Publications (2)

Publication Number Publication Date
JPH10198307A true JPH10198307A (en) 1998-07-31
JP3612912B2 JP3612912B2 (en) 2005-01-26

Family

ID=18449760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35658496A Expired - Fee Related JP3612912B2 (en) 1996-12-27 1996-12-27 Display device and gamma correction method

Country Status (1)

Country Link
JP (1) JP3612912B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255306A (en) * 2002-03-05 2003-09-10 Matsushita Electric Ind Co Ltd Method for driving liquid crystal display
JP2009139651A (en) * 2007-12-06 2009-06-25 Casio Comput Co Ltd Display control circuit, and display provided therewith
KR100922796B1 (en) 2003-02-05 2009-10-21 엘지디스플레이 주식회사 Method and Apparatus For Loading Data in Liquid Crystal Display
JP2016186633A (en) * 2016-04-25 2016-10-27 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
CN108538267A (en) * 2018-04-20 2018-09-14 昆山龙腾光电有限公司 Driving circuit and liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255306A (en) * 2002-03-05 2003-09-10 Matsushita Electric Ind Co Ltd Method for driving liquid crystal display
KR100922796B1 (en) 2003-02-05 2009-10-21 엘지디스플레이 주식회사 Method and Apparatus For Loading Data in Liquid Crystal Display
JP2009139651A (en) * 2007-12-06 2009-06-25 Casio Comput Co Ltd Display control circuit, and display provided therewith
JP2016186633A (en) * 2016-04-25 2016-10-27 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
CN108538267A (en) * 2018-04-20 2018-09-14 昆山龙腾光电有限公司 Driving circuit and liquid crystal display device

Also Published As

Publication number Publication date
JP3612912B2 (en) 2005-01-26

Similar Documents

Publication Publication Date Title
JP3277121B2 (en) Intermediate display drive method for liquid crystal display
JP3583669B2 (en) Liquid crystal display
JP4986334B2 (en) Liquid crystal display device and driving method thereof
KR100915234B1 (en) Driving apparatus of liquid crystal display for varying limits selecting gray voltages and method thereof
US7136036B2 (en) Method and apparatus for uniform brightness in displays
JP2006039538A (en) Driving circuit of liquid crystal display device and method for driving same
JP2006171761A (en) Display device and driving method thereof
US20120001959A1 (en) Electro-optical device, image processing circuit, and electronic device
KR20050061799A (en) Liquid crystal display and driving method thereof
JP2007178561A (en) Display apparatus and drive method thereof
KR100572788B1 (en) Afterimage suppression circuit, projector, liquid crystal display and afterimage suppression method
JP2009058784A (en) Display device
US20090135173A1 (en) Liquid crystal display and method of driving liquid crystal display
JP3612912B2 (en) Display device and gamma correction method
US20120256975A1 (en) Liquid crystal display device and drive method of liquid crystal display device
JP2000098343A (en) Color unevenness correcting device
JP2004045702A (en) Liquid crystal display device
KR20070014581A (en) Programmable gamma compensation circuit using look-up table
KR101012791B1 (en) Liquid crystal display and driving method thereof
JP2000221948A (en) Color irregularity correction device
JP2008058443A (en) Liquid crystal display device and method of driving the same
KR20080051598A (en) Liquid crystal display device
KR20070052084A (en) Display device
KR100495775B1 (en) drive system for liquid crystal display
JP2000056737A (en) Luminance irregularity correcting device of liquid crystal panel

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees