KR20000066091A - Controlling circuit for polarity inversion signal of LC in LCD - Google Patents
Controlling circuit for polarity inversion signal of LC in LCD Download PDFInfo
- Publication number
- KR20000066091A KR20000066091A KR1019990012941A KR19990012941A KR20000066091A KR 20000066091 A KR20000066091 A KR 20000066091A KR 1019990012941 A KR1019990012941 A KR 1019990012941A KR 19990012941 A KR19990012941 A KR 19990012941A KR 20000066091 A KR20000066091 A KR 20000066091A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- inversion signal
- line
- frame
- inverting signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
Abstract
Description
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치의 액정 극성 반전 제어방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal polarity inversion control method of a liquid crystal display device.
일반적으로 극성 반전은 액정의 열화를 방지하기 위하여 교류 구동을 하는 것으로, 즉, 하나의 화소를 기준으로 프레임(frame) 또는 라인(line) 주기가 끝나면, 데이터 신호를 반전시켜 입력해주는 것이다.In general, polarity inversion is to drive AC to prevent deterioration of the liquid crystal, that is, when a frame or line period ends with respect to one pixel, the data signal is inverted and inputted.
종래에는 극성 반전을 수행하기 위하여, 콘트롤러 IC에서 극성 반전 신호를 생성하는데, 이 극성 반전 신호는 라인 반전 신호와 프레임 반전 신호의 익스클루시브 오어(exclusive OR)되어 형성된다. 여기서, 라인 반전 신호는 패널로 데이터 로딩되는 신호를 토글(toggle)시키어 생성되며, 프레임 반전 신호는 입력 데이터 인에이블(input data enable) 신호의 블랭크(blank) 기간 동안에 사용되어지는 펄스를 이용하여 생성된다.Conventionally, in order to perform polarity inversion, the controller IC generates a polarity inversion signal, which is formed by an exclusive OR of the line inversion signal and the frame inversion signal. Here, the line inversion signal is generated by toggling a signal loaded into the panel, and the frame inversion signal is generated using a pulse used during a blank period of an input data enable signal. do.
이를 도면을 통하여 설명하면, 도 1c에 도시된 라인 반전 신호는 도 1a의 데이터 인에이블 입력 신호(DE)와, 도 1b의 로딩 출력 신호(loading output signal :loading)에 의하여 생성된다. 이때, 로딩 출력 신호는 도 1a의 데이터 인에이블 신호의 폴링(falling)시에 라이징(rising)되도록 되어, 라인 반전 신호는 로딩 출력 신호의 라이징에 따라, 라이징, 폴링이 번갈아가면서 되도록 형성된다.1C, the line inversion signal illustrated in FIG. 1C is generated by the data enable input signal DE of FIG. 1A and the loading output signal (loading) of FIG. 1B. In this case, the loading output signal is allowed to rise when falling of the data enable signal of FIG. 1A, and the line inversion signal is formed to alternate between rising and falling according to the rising of the loading output signal.
한편, 도 1d는 수직 동기 신호를 나타내고, 도 1e는 수직 동기 신호의 라이징시 라이징, 폴링이 번갈아 발생되는 프레임 반전 신호를 나타낸다. 이에따라, 도 1c의 라인 반전 신호와 도 1e의 프레임 반전 신호를 익스클루시브 오어시키게 되면, 도 1f에서와 같이 극성 반전 신호가 생성된다.1D illustrates a vertical synchronization signal, and FIG. 1E illustrates a frame inversion signal in which rising and falling occurs alternately when the vertical synchronization signal rises. Accordingly, when the line inversion signal of FIG. 1C and the frame inversion signal of FIG. 1E are exclusively ORed, a polarity inversion signal is generated as shown in FIG. 1F.
즉, 도 1f에 도시된 바와 같이, 극성 반전 신호는 한 프레임이 지난다음, 다음 프레임의 시작이, 이전 프레임의 시작과 반대의 상태로 출력되도록 생성된다.That is, as shown in FIG. 1F, the polarity inversion signal is generated such that after one frame, the start of the next frame is output in a state opposite to the start of the previous frame.
일반적으로 모니터 기능에는 좌우, 또는 상하로 화면이 확장되는 OSD(on screen display) 기능이 있다. 이 기능은 클럭 신호가 변조됨으로써, 화면의 좌우, 또는 상하가 늘어나도록 하는 것이다.In general, the monitor function has an on-screen display (OSD) function that extends the screen from side to side or up and down. This function allows the clock signal to be modulated so that the left and right or the top and bottom of the screen increase.
그러나, 상기 OSD 기능으로 인하여 클럭이 변조되어, 데이터 인에이블 신호는 도 2a에 도시된 바와 같이, 데이터 인에이블 구간에서 글리치(glitch:g)가 발생된다. 이로 인하여, 로딩 출력 신호 또한 도 2b와 같이 변화된다. 이에따라, 데이터 인에이블 신호와 로딩 출력 신호로 생성되는 라인 반전 신호 역시 도 2c에 도시된 바와 같이 변화되어 진다.However, the clock is modulated due to the OSD function, so that the data enable signal is glitch (g) in the data enable period, as shown in FIG. 2A. Due to this, the loading output signal is also changed as shown in FIG. 2B. Accordingly, the line inversion signal generated from the data enable signal and the loading output signal is also changed as shown in FIG. 2C.
도 2c의 라인 반전 신호와, 상기 도 2d의 수직 동기 신호에 의한 도 2e의 프레임 반전 신호를 익스클루시브 오어시키면, 도 2f에 도시된 바와 같이 변형된 극성 반전 신호가 생성된다.When the line inversion signal of FIG. 2C and the frame inversion signal of FIG. 2E by the vertical synchronization signal of FIG. 2D are exclusively generated, the polarity inversion signal modified as shown in FIG. 2F is generated.
이때, 변형된 극성 반전 신호(도 2f)는 상기 정상적인 극성 반전 신호(도 1f)와 달리, 한 프레임이 지나고 난 다음, 다음 프레임의 시작시, 그것의 첫 신호가 이전 프레임의 첫 신호와 동일한 상을 출력하게 되어, 원하는 극성 반전을 이루기 어렵다.At this time, the modified polarity inversion signal (FIG. 2F) is different from the normal polarity inversion signal (FIG. 1F), after one frame has passed, and at the beginning of the next frame, its first signal is the same as the first signal of the previous frame. It is difficult to achieve the desired polarity reversal.
따라서, 본 발명의 목적은 데이터 인에이블 구간시 글리치가 발생되더라도 극성 반전이 용이하게 되도록 하는 액정표시장치의 액정 극성 반전 신호 제어장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal polarity inversion signal control device of a liquid crystal display device such that polarity inversion is facilitated even when glitches are generated during a data enable period.
도 1a 내지 도 1f는 정상적인 액정 극성 반전 신호의 생성방법을 설명하기 위한 각 신호별 타이밍도.1A to 1F are timing diagrams for respective signals for explaining a method of generating a normal liquid crystal polarity inversion signal.
도 2a 내지 도 2f는 종래의 액정 극성 반전 신호의 생성방법을 설명하기 위한 각 신호별 타이밍도.2A to 2F are timing diagrams for respective signals for explaining a conventional method of generating a liquid crystal polarity inversion signal.
도 3은 본 발명에 따른 액정표시장치의 액정 극성 반전 신호 제어장치를 개략적으로 나타낸 블록도.Figure 3 is a block diagram schematically showing a liquid crystal polarity inversion signal control device of the liquid crystal display according to the present invention.
도 4a 내지 도 4f는 본 발명에 액정표시장치의 액정 극성 반전 신호 제어 장치를 설명하기 위한 각 신호별 타이밍도.4A to 4F are timing diagrams for respective signals for explaining the liquid crystal polarity inversion signal control device of the liquid crystal display according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
11 : 프레임 반전 신호 생성부 13 : 라인 반전 신호 생성부11: frame inverted signal generator 13: line inverted signal generator
15 : 익스클루시브 오어부 17 : 클리어부15: Exclusive Or part 17: Clear part
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 수직 동기 신호에 의하여 프레임 반전 신호를 생성하는 프레임 반전 신호 생성부와, 로딩 출력 신호가 입력되어 라인 반전 신호를 생성하는 라인 반전 신호 생성부, 및 상기 프레임 반전 신호 생성부로부터 생성된 프레임 반전 신호와 라인 반전 신호 생성부를 익스클루시브 오어하여 극성 반전 신호를 생성하는 익스클루시브 오어부를 포함하며, 상기 라인 반전 신호 생성부의 입력단에는 상기 라인 반전 신호가 블랭킷 구간에서 수직 동기 신호와 동시에 클리어되도록 하는 클리어부가 구비되는 것을 특징으로 한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, a frame inversion signal generator for generating a frame inversion signal by the vertical synchronization signal, and a loading output signal is input to generate a line inversion signal A line inversion signal generator and an exclusive orr for generating a polarity inversion signal by exclusively generating a frame inversion signal and a line inversion signal generator generated from the frame inversion signal generator, the line inversion signal generator The input terminal may include a clear unit configured to simultaneously clear the line inversion signal with the vertical synchronization signal in the blanket period.
본 발명에 의하면, 라인 반전 신호 생성부의 입력단에, 블랭킷 구간에서 수직 동기 신호와 동시에 라인 반전 신호가 클리어되도록 하는 클리어부를 설치하여, 글리치가 발생되더라도 안정적으로 극성 반전 신호를 생성할 수 있도록 한다.According to the present invention, at the input terminal of the line inversion signal generation unit, a clear unit is provided for clearing the line inversion signal at the same time as the vertical synchronizing signal in the blanket period, so that the polarity inversion signal can be stably generated even if glitch is generated.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 3은 본 발명에 따른 액정표시장치의 액정 극성 반전 신호 제어장치를 개략적으로 나타낸 블록도이고, 도 4a 내지 도 4f는 본 발명에 액정표시장치의 액정 극성 반전 신호 제어 장치를 설명하기 위한 각 신호별 타이밍도이다. 여기서, 도 4a는 글리치가 발생된 데이터 인에이블 입력 신호를 나타내고, 도 4b는 도 4a의 데이터 인에이블 신호에 따른 로딩 출력 신호를 나타내며, 도 4c는 본 발명에 따른 클리어된 라인 반전 신호를 나타낸다. 또한, 도 4d는 수직 동기 신호를 나타내며, 도 4e는 수직 동기 신호에 따른 프레임 반전 신호를 나타내며, 도 4f는 도 4c의 라인 반전 신호와 도 4e의 프레임 반전 신호를 익스클루시브 오어한 극성 반전 신호를 나타낸다.FIG. 3 is a block diagram schematically showing a liquid crystal polarity inversion signal control device of a liquid crystal display device according to the present invention, and FIGS. 4A to 4F illustrate a liquid crystal polarity inversion signal control device of a liquid crystal display device according to the present invention. This is a timing chart for each signal. 4A illustrates a data enable input signal in which glitch is generated, FIG. 4B illustrates a loading output signal according to the data enable signal of FIG. 4A, and FIG. 4C illustrates a cleared line inversion signal according to the present invention. 4D illustrates a vertical synchronization signal, FIG. 4E illustrates a frame inversion signal according to the vertical synchronization signal, and FIG. 4F illustrates a polarity inversion signal obtained by exclusively integrating the line inversion signal of FIG. 4C and the frame inversion signal of FIG. 4E. Indicates.
먼저, 도 3에 의거하여 본 발명의 액정표시장치의 액정 극성 반전 신호 제어장치를 설명한다.First, the liquid crystal polarity inversion signal control apparatus of the liquid crystal display device of the present invention will be described with reference to FIG.
본 발명의 액정 극성 반전 신호 제어 장치는, 수직 동기 신호에 의하여 프레임 반전 신호를 생성하는 프레임 반전 신호 생성부(11)와, 로딩 출력 신호가 입력되어 라인 반전 신호를 생성하는 라인 반전 신호 생성부(13) 및 상기 프레임 반전 신호 생성부(11)로부터 생성된 프레임 반전 신호와 라인 반전 신호 생성부(13)를 익스클루시브 오어하여 극성 반전 신호를 생성하는 익스클루시브 오어부(15)를 포함한다.The liquid crystal polarity inversion signal control device of the present invention includes a frame inversion signal generator 11 for generating a frame inversion signal by a vertical synchronization signal, and a line inversion signal generator for inputting a loading output signal to generate a line inversion signal ( 13) and an exclusive OR unit 15 for generating the polarity inversion signal by exclusively performing the frame inversion signal generated from the frame inversion signal generator 11 and the line inversion signal generator 13. .
이때, 상기 라인 반전 신호 생성부(13)의 입력단에는 상기 라인 반전 신호가 블랭킷 구간에서 수직 동기 신호와 동시에 클리어되도록 하는 클리어부(17)가 구비된다.In this case, a clear unit 17 is provided at an input terminal of the line inversion signal generator 13 to simultaneously clear the line inversion signal with a vertical synchronization signal in a blanket period.
여기서, 상기 프레임 반전 신호 생성부(11)와 라인 반전 신호 생성부(13)는 예를들어, D플립플롭으로 구성된다.The frame inversion signal generator 11 and the line inversion signal generator 13 are, for example, D flip-flops.
상기 클리어부(17)는 2입력 앤드 게이트로 구성되며, 그의 제 1 입력에는 수직 동기 신호가 입력되고, 제 2 입력에는 반전된 클리어 신호가 입력된다.The clear section 17 is composed of two input and gate gates, a vertical synchronization signal is input to the first input thereof, and an inverted clear signal is input to the second input thereof.
이러한 구성을 갖는 액정표시장치의 액정 극성 반전 신호 제어 장치는 다음과 같이 동작한다.The liquid crystal polarity inversion signal control device of the liquid crystal display device having such a configuration operates as follows.
먼저, 도 4a와 같이, 데이터 인에이블 신호가 모니터의 OSD 기능에 의하여 데이터 인에이블 구간에 글리치(g)가 발생되면, 도 4b의 로딩 출력 신호 역시 글리치 발생구간에서 신호가 라이징된다.First, as shown in FIG. 4A, when glitches g are generated in the data enable period by the OSD function of the monitor, the loading output signal of FIG. 4B also rises in the glitches section.
한편, 프레임 반전 신호는 도 4d의 수직 동기 신호에 의하여 도 4e와 같이 생성된다.Meanwhile, the frame inversion signal is generated as shown in FIG. 4E by the vertical synchronization signal of FIG. 4D.
이때, 본 발명의 라인 반전 신호는 상술한 바와 같이, 로딩 출력 신호(도 4b)와, 클리어된 반전 신호 및 수직 동기 신호의 앤드 조합된 신호가 D 플립플롭에 입력되어 생성된다. 이에따라, 라인 반전 신호는 도 4c에 도시된 바와 같이, 데이터 인에이블 신호(도 4a)의 블랭킷 구간에 해당되는 부분에서 상기 수직 동기 신호에 맞추어 클리어 반전이 일어난다. 여기서, 도면의 "CI"는 클리어 반전이 발생되는 부분이다.At this time, as described above, the line inversion signal of the present invention is generated by inputting the loading output signal (Fig. 4B) and the signal of AND combination of the cleared inverted signal and the vertical synchronizing signal to the D flip-flop. Accordingly, as shown in FIG. 4C, the line inversion signal is clear inverted in accordance with the vertical synchronization signal in a portion corresponding to the blanket period of the data enable signal (FIG. 4A). Here, "CI" in the figure is a portion where clear inversion occurs.
따라서, 도 4c의 라인 반전 신호와 도 4e의 프레임 반전 신호가 익스클루시브 오어부(15)에 입력되면, 도 4f에 도시된 바와 같이, 제 1 프레임이 끝나고, 제 2 프레임의 시작이 상기 제 1 프레임의 시작과는 반대의 상으로부터 출력된다.Therefore, when the line inversion signal of FIG. 4C and the frame inversion signal of FIG. 4E are input to the exclusive OR unit 15, as shown in FIG. 4F, the first frame ends, and the start of the second frame starts with the first frame. It is output from the phase opposite to the start of one frame.
즉, 본 실시예에서는 클리어부(17)에서 블랭킷 구간에서 수직 동기 신호와 동시에 클리어 신호를 입력하여주므로써, 라인 반전 신호를 블랭킷 구간에서 반전을 시켜준다. 그러므로, 완전한 극성 반전을 이루게 된다.That is, in the present exemplary embodiment, the clear unit 17 inputs a clear signal simultaneously with the vertical synchronization signal in the blanket period, thereby inverting the line inversion signal in the blanket period. Therefore, complete polarity inversion is achieved.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 라인 반전 신호 생성부의 입력단에, 블랭킷 구간에서 수직 동기 신호와 동시에 라인 반전 신호가 클리어되도록 하는 클리어부를 설치하여, 글리치가 발생되더라도 안정적으로 극성 반전 신호를 생성할 수 있도록 한다.As described in detail above, according to the present invention, at the input terminal of the line inversion signal generating unit, a clear unit is provided to clear the line inversion signal at the same time as the vertical synchronization signal in the blanket section, so that the polarity inversion signal is stably generated even if glitch is generated. To create a.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012941A KR100590915B1 (en) | 1999-04-13 | 1999-04-13 | Controlling circuit for polarity inversion signal of LC in LCD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012941A KR100590915B1 (en) | 1999-04-13 | 1999-04-13 | Controlling circuit for polarity inversion signal of LC in LCD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000066091A true KR20000066091A (en) | 2000-11-15 |
| KR100590915B1 KR100590915B1 (en) | 2006-06-19 |
Family
ID=19579690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990012941A KR100590915B1 (en) | 1999-04-13 | 1999-04-13 | Controlling circuit for polarity inversion signal of LC in LCD |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100590915B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503941B1 (en) * | 2001-11-26 | 2005-07-27 | 가부시키가이샤 아드반스트 디스프레이 | Liquid crystal driving device |
| KR100831284B1 (en) * | 2002-06-29 | 2008-05-22 | 엘지디스플레이 주식회사 | Method for driving liquid crystal display |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910005001B1 (en) * | 1988-12-05 | 1991-07-20 | 김문식 | How to make relief pattern |
| JPH0313178A (en) * | 1989-06-12 | 1991-01-22 | Seiko Instr Inc | Vertical blanking signal generation circuit |
| KR100256297B1 (en) * | 1997-06-25 | 2000-05-15 | 김영환 | Lcm(liquid crystal module) driver |
| JPH1198419A (en) * | 1997-09-17 | 1999-04-09 | Sony Corp | Ccd image pickup device |
-
1999
- 1999-04-13 KR KR1019990012941A patent/KR100590915B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503941B1 (en) * | 2001-11-26 | 2005-07-27 | 가부시키가이샤 아드반스트 디스프레이 | Liquid crystal driving device |
| US7102607B2 (en) | 2001-11-26 | 2006-09-05 | Kabushiki Kaisha Advanced Display | Liquid crystal driving device |
| KR100831284B1 (en) * | 2002-06-29 | 2008-05-22 | 엘지디스플레이 주식회사 | Method for driving liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100590915B1 (en) | 2006-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100927013B1 (en) | LCD and its driving method | |
| JP4481460B2 (en) | Liquid crystal display device and driving method thereof | |
| KR100318979B1 (en) | Controller and control method for liquid-crystal display panel, and liquid-crystal display device | |
| WO2006109647A1 (en) | Display apparatus and method for controlling the same | |
| KR970005937B1 (en) | Output circuit for lcd control signal inputted data enable signal | |
| KR100186556B1 (en) | Lcd device | |
| US20020089484A1 (en) | Method and apparatus for driving liquid crystal display | |
| KR100590915B1 (en) | Controlling circuit for polarity inversion signal of LC in LCD | |
| US6281869B1 (en) | Display device capable of enlarging and reducing video signal according to display unit | |
| JPH08304773A (en) | Matrix type liquid crystal display device | |
| US5900855A (en) | Method for preventing a direct current shock to a liquid crystal display module | |
| KR920007931Y1 (en) | Scan line drive circuit in display device | |
| KR100206583B1 (en) | Polarity detecting circuit of synchronizing signal for liquid crystal display device | |
| JPH0311474B2 (en) | ||
| JPH0638149A (en) | Drive circuit for lcd panel | |
| KR100226814B1 (en) | A method for operation of liquid crystal desplay | |
| KR101128686B1 (en) | Inversion control circuit | |
| KR100446391B1 (en) | Driver circuit of liquid crystal display device and its driving method, especially preventing generation of main clock signal | |
| KR0155928B1 (en) | The noise elimination circuit of liquid crystal display | |
| KR100260658B1 (en) | Image display unit and image display method | |
| JP2001147674A (en) | Dot matrix display device and control method thereof | |
| KR0124601B1 (en) | Apparatus for eliminating a noise of vertical sync. signal in tft-lcd tv | |
| KR100274545B1 (en) | Liquid crystal driving voltage generator | |
| JPH0222391B2 (en) | ||
| JP2006180119A (en) | Liquid crystal television |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
| EXPY | Expiration of term |