KR20000065858A - 액정 패널을 갖는 평판 디스플레이 시스템 - Google Patents

액정 패널을 갖는 평판 디스플레이 시스템 Download PDF

Info

Publication number
KR20000065858A
KR20000065858A KR1019990012578A KR19990012578A KR20000065858A KR 20000065858 A KR20000065858 A KR 20000065858A KR 1019990012578 A KR1019990012578 A KR 1019990012578A KR 19990012578 A KR19990012578 A KR 19990012578A KR 20000065858 A KR20000065858 A KR 20000065858A
Authority
KR
South Korea
Prior art keywords
signal
drive integrated
source drive
liquid crystal
data
Prior art date
Application number
KR1019990012578A
Other languages
English (en)
Other versions
KR100319196B1 (ko
Inventor
안현선
이준표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990012578A priority Critical patent/KR100319196B1/ko
Publication of KR20000065858A publication Critical patent/KR20000065858A/ko
Application granted granted Critical
Publication of KR100319196B1 publication Critical patent/KR100319196B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

사분주 방식을 채택하여 화상 데이터를 구동하는 클럭 신호의 주파수를 줄이고 소스 드라이브 집적회로에 화상 데이터를 구동하는 방식을 듀얼 버스 싱글 포트 방식으로 개선시킨 액정 패널을 갖는 평판 디스플레이 시스템에 관한 것으로서, 시스템 본체와 액정 표시 장치로 구성되며, 상기 액정 표시 장치는 소스 신호와 게이트 신호에 의하여 구동되는 액정 패널, 상기 저전압차동시그널링 신호를 TTL 레벨로 변환하는 저전압차동시그널링 수신 수단, 상기 TTL 레벨로 변환된 신호 중 클럭 신호를 상기 메인 주파수의 사분주된 주파수를 갖도록 변환하고, 상기 이븐 데이터와 오드 데이터를 각각 듀얼 버스를 통하여 출력하며, 상기 소스 신호와 게이트 신호의 발생에 필요한 제어신호를 출력하는 타이밍 컨트롤러, 상기 전원으로써 계조 전압들과 게이트 온/오프 전압 및 상기 타이밍 컨트롤러에 필요한 동작 전압을 생성하는 전압 공급 수단, 복수 개의 소스 드라이브 집적회로들이 상기 타이밍 컨트롤러와 듀얼 버스 싱글 포트 방식으로 연결되어서 전송되는 상기 화상 데이터와 계조 전압 및 제어 신호를 이용하여 소스 신호를 발생시켜서 상기 액정 패널로 출력하는 소스 드라이브 파트 및 복수 개의 게이트 드라이브 집적회로들이 상기 제어신호와 게이트 온/오프 전압을 이용하여 게이트 신호를 발생시켜서 상기 액정 패널로 출력하는 게이트 드라이브 파트를 구비하여 이루어진다.

Description

액정 패널을 갖는 평판 디스플레이 시스템{Flat panel Display System having an LCD Panel}
본 발명은 액정 패널을 갖는 평판 디스플레이 시스템에 관한 것으로서, 보다 상세하게는 사분주 방식을 채택하여 화상 데이터를 구동하는 클럭 신호의 주파수를 줄이고 소스 드라이브 집적회로에 화상 데이터를 구동하는 방식을 듀얼 버스 싱글 포트 방식으로 개선시킨 액정 패널을 갖는 평판 디스플레이 시스템에 관한 것이다.
최근 평판 디스플레이 기술이 다양하게 개발되고 있으며, 가장 널리 상용화되고 있는 것이 액정 패널을 채용하여 노트북 컴퓨터나 벽걸이형 텔레비젼과 같은 제품에 적용되는 액정 표시 장치이다.
액정 표시 장치는 회로적으로 액정 패널과 그의 구동을 위한 구동 파트로 구분될 수 있다. 액정 패널은 투광도가 대전력에 따라서 달라지는 액정의 물성적 특성을 이용하여 소정 화면을 디스플레이하는 것이고, 구동 파트는 시스템으로부터 전송되는 데이터와 컨트롤 신호 등으로 소스 신호와 게이트 온/오프 신호를 발생하여 액정 패널에 인가하여 액정의 물성적 특성의 변화를 제어하는 것이다.
액정 패널이 화면을 표시하는 가장 기본적인 구조는 도트(DOT)이며, 동일한 크기의 화면에서 해상도가 증가하면 도트의 사이즈가 줄어들고 그 만큼 구동 주파수의 증가가 요구된다.
구동 주파수가 고주파로 증가할수록 EMI 문제점이 발생되어서 액정 패널의 동작이 영향을 받으며, 이를 해결하기 위한 다양한 방법이 시도되고 있다.
일반적으로 XGA 급의 액정 패널은 1024*768 도트로 구성되며, 1 프레임을 구동하기 위하여 메인 클럭 주파수는 65MHz로 제공된다. 그리고, SXGA의 경우 액정 패널은 1280*1024 도트로 구성되며, 1 프레임을 구동하기 위하여 메인 클럭 주파수는 108MHz로 제공된다.
이러한 고주파를 갖는 클럭신호를 그대로 이용하도록 액정 표시 장치를 구성하는데는 현실적으로 현재 개발된 컨트롤러나 소스 드라이브 집적회로로써 문제점이 따르고 또한 고주파 클럭신호에 의하여 이차적으로 발생되는 EMI에 화면의 디스플레이 상태가 영향을 받는다.
그러므로 고주파의 클럭 신호는 주파수가 이분주 또는 사분주 방식에 따라서 조정되며, XGA의 경우 이분주 방식이 채용되어서 소스 드라이브 집적회로는 32.5MHz의 주파수로 구동되며, SXGA의 경우 이분주 또는 사분주 방식이 채용되어서 소스 드라이브 집적회로는 54MHz 또는 27MHz의 주파수로 동작된다.
또한, 최근 노트북과 같은 제품에는 배선을 줄이면서 전송속도를 개선하고 EMI 문제점을 해결하기 위하여 컴퓨터본체와 같은 시스템에서 액정표시장치로 신호를 전송할 때 저전압차동시그널링(Low Voltage Differential Signaling, 이하 'LVDS'라 함) 방식이 많이 적용되고 있다.
LVDS 방식으로 시스템 본체에서 액정 표시 장치로 신호가 전송될 때, 화상 데이터는 일 예로써 홀수번째 소스 드라이브 집적회로와 짝수번째 소스 드라이브 집적회로와 같이 소스 드라이브 집적회로들을 두 그룹으로 구분하여서 각 LVDS 라인으로 전송될 수 있으며, 각 LVDS 라인 별로 화상 데이터는 시스템 본체에서 제공되는 클럭신호의 주파수가 이분주된 주파수를 갖는 클럭 신호와 같이 전송된다.
전술한 이분주 방식이 적용된 종래의 일예가 도 1에 나타나 있다.
도 1은 액정 표시 장치의 타이밍 컨트롤러와 소스 드라이브 집적회로 간의 화상 데이터 전송을 섦병하기 위한 블록도이다. 도 1에는 타이밍 컨트롤러(5)와 소스 드라이브 집적회로들(10∼19)이 구성된다. 타이밍 컨트롤러(5)는 각 소스 드라이브 집적회로들(10∼19)에 클럭신호 CLK와, 데이터신호 D1, D2와, 수평 시프트 신호 STH_A, STH_B를 제공하고, 소스 드라이브 집적회로들(10∼19)은 소스 신호를 액정 패널(도시되지 않음)로 공급한다.
구체적으로 타이밍 컨트롤러(5)는 각 소스 드라이브 집적회로들(10∼19)에 시스템 본체로부터 이분주되어 전송된 클럭신호 CLK가 인가되며, 단자 D1에 연결된 버스를 통해서 화상 데이터들이 시리얼로 홀수번째 소스 드라이브 집적회로들(10, 12, 14, 16, 18)에 입력되고, 단자 D2에 연결된 버스를 통해서 화상 데이터들이 시리얼로 짝수번째 소스 드라이브 집적회로들(11, 13, 15, 17, 19)에 입력된다.
그리고, 수평 시프트 신호 STH_A가 첫번째 소스 드라이브 집적회로(10)에 입력되어서 그 후 캐리아웃 신호로써 홀수번째 소스 드라이브 집적회로들(12, 14, 16, 18)에 연속하여 전달되고, 수평 시프트 신호 STH_B는 두 번째 소스 드라이브 집적회로(11)에 입력되어서 그 후 캐리아웃 신호로써 짝수번째 소스 드라이브 집적회로들(13, 15, 17, 19)에 연속하여 전달된다. 여기에서 수평 시프트 신호 STH_A와 STH_B는 동시에 발생되어 각각 소스 드라이브 집적회로(10, 11)에 입력된다.
XGA의 경우 구동 주파수는 시스템 본체에서 제공되는 메인 주파수가 64MHz이고 전송되기 전 이분주되어 전달되는 클럭 신호의 주파수는 32MHz이다. 그리고, 수평 방향의 해상도는 1024이므로. 도트 별로 3컬러를 구현하기 위한 화소를 포함한 것을 감안하면 액정 패널에 형성되는 소스 라인은 1024×3 즉 3072개이다. 그러므로 10개의 소스 드라이브 집적회로가 구성된 경우 각 소스 드라이브 집적회로 별로 308 라인에 해당하는 데이터가 타이밍 컨트롤러(5)로부터 입력된다.
그리고, 컨트롤러(5)로부터 단자 D1에 연결된 버스를 통해서 홀수번째 소스 드라이브 집적회로들(10, 12, 14, 16, 18)로 1, 2, 3 … 307, 308, 309, 617, 618, 619 … 소스 라인들에 해당하는 데이터가 시리얼로 전송되고, 단자 D2에 연결된 버스를 통해서 짝수번째 소스 드라이브 집적회로들(11, 13, 15, 17, 19)로 310, 311 … 616, 925, 926, 927 … 소스 라인들에 해당하는 데이터가 시리얼로 전송된다.
소스 드라이브 집적회로들은 수평 시프트 신호 STH_A와 STH_B가 입력되거나 이들 수평 시프트 신호에 따라서 발생되는 캐리아웃 신호가 연속하여 전달됨에 따라서 데이터 신호의 입력이 순차적으로 인에이블되며, 소스 드라이브 집적회로들은 STH_A와 그에 따라서 발생되는 캐리아웃 신호에 의하여 10, 12, 14, 16, 18의 순서로 인에이블되고 STH_B와 그에 따라서 발생되는 캐리아웃 신호에 의하여 11, 13, 15, 17, 19의 순서로 인에이블된다.
즉, 소스 드라이브 집적회로(10)와 소스 드라이브 집적회로(11)은 동시에 데이터의 입력이 이루어진다. 그러므로, 1, 2, 3, … 309번째 소스 라인에 해당하는 데이터의 소스 드라이브 집적회로(10) 입력과 310, 311 …616번째 소스 라인에 해당하는 데이터의 소스 드라이브 집적회로(11) 입력은 동시에 이루어진다.
전술한 도 1의 경우 데이터 D1, D2는 별도의 버스를 통하여 각각 소스 드라이브 집적회로에 연결되며, 소스 드라이브 집적회로는 두 버스 중 하나와 포트에 연결되기 때문에 듀얼 버스 싱글 포트(Dual Bus Single Port) 방식이라 한다. 즉, 도 1의 경우 이분주 방식의 듀얼 버스 싱글 포트 방식으로 구성된 예다.
그러나, 전술한 바와 같은 이분주 방식은 SXGA 급 액정 표시 장치와 같이 고 해상도를 가짐으로써 108MHZ 이상되는 메인 주파수를 갖는 경우에는 적용하기 어렵다.
즉, SXGA 급의 액정 표시 장치의 경우 시스템 본체의 메인 주파수가 이분주되어도 클럭 주파수는 54MHZ로 결정되며, 이러한 주파수로 컨트롤러 및 소스 드라이브 집적회로를 구동하기는 현실적으로 어렵다. 또한 고주파에 따른 EMI 영향이 발생되는 문제점이 있다.
본 발명의 목적은 액정 표시 장치를 구동시킴에 있어서 소스 드라이브 집적회로의 클럭 주파수를 줄여서 EMI의 영향을 줄임에 있다.
본 발명의 다른 목적은 사분주 방식의 듀얼 버스 싱클 포트 방식으로 컨트롤러와 소스 드라이브 집적회로들을 구성함에 있다.
본 발명의 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
도 1은 종래의 이분주 방식과 듀얼 버스 싱글 포트 방식으로 소스 드라이브 집적회로를 구동하는 액정표시장치의 컨트롤러와 소스 드라이브 집적회로들의 구성 관계를 나타내는 블록도
도 2은 본 발명에 따른 액정 패널을 갖는 평판 디스플레이 시스템의 실시예가 적용되는 액정 표시 장치와 시스템 본체의 구성 관계를 나타내는 블록도
도 3는 도2의 평판 디스플레이 시스템에 사분주 방식과 듀얼 버스 싱글 포트 방식을 채용한 실시예를 나타내는 블록도
도 4는 도 2의 평판 디스플레이 시스템에 사분주 방식과 듀얼 버스 싱글 포트 방식을 채용한 다른 실시예를 나타내는 블록도
상술한 목적을 달성하기 위한 본 발명에 따른 액정 패널을 갖는 평판 디스플레이 시스템은 시스템 본체와 액정 표시 장치로 구성되며, 상기 시스템 본체에서 화상 데이터를 오드 데이터와 이븐 데이터로 구분하여 서로 다른 저전압차동시그널링 신호로 전송하고, 상기 저전압 차동 시그널링 신호에 메인 주파수가 이분주된 클럭신호가 포함되며, 직류 전원이 상기 시스템 본체에서 상기 액정 표시 장치에 공급되는 액정패널을 갖는다.
이 중 상기 액정 표시 장치는 소스 신호와 게이트 신호에 의하여 구동되는 액정 패널, 상기 저전압차동시그널링 신호를 TTL 레벨로 변환하는 저전압차동시그널링 수신 수단, 상기 TTL 레벨로 변환된 신호 중 클럭 신호를 상기 메인 주파수의 사분주된 주파수를 갖도록 변환하고, 상기 이븐 데이터와 오드 데이터를 각각 듀얼 버스를 통하여 출력하며, 상기 소스 신호와 게이트 신호의 발생에 필요한 제어신호를 출력하는 타이밍 컨트롤러, 상기 전원으로써 계조 전압들과 게이트 온/오프 전압 및 상기 타이밍 컨트롤러에 필요한 동작 전압을 생성하는 전압 공급 수단, 복수 개의 소스 드라이브 집적회로들이 상기 타이밍 컨트롤러와 듀얼 버스 싱글 포트 방식으로 연결되어서 전송되는 상기 화상 데이터와 계조 전압 및 제어 신호를 이용하여 소스 신호를 발생시켜서 상기 액정 패널로 출력하는 소스 드라이브 파트 및 복수 개의 게이트 드라이브 집적회로들이 상기 제어신호와 게이트 온/오프 전압을 이용하여 게이트 신호를 발생시켜서 상기 액정 패널로 출력하는 게이트 드라이브 파트를 구비하여 이루어진다.
그리고, 상기 듀얼 버스 싱글 포트 방식은 상기 타이밍 컨트롤러에서 이븐 데이터와 오드 데이터에 대한 각각의 듀얼 버스를 통하여 데이터를 동시에 출력하고, 상기 소스 드라이브 집적회로들은 이븐 데이터와 오드 데이터가 입력되기 위한 포트를 각각 가지며 각 포트는 해당 듀얼 버스들 중 한 라인에 연결되는 것이다.
그리고, 상기 타이밍 컨트롤러는 제 1 수평 시프트 신호와 제 2 수평 시프트 신호를 출력하고, 제 1 수평 시프트 신호는 홀수 번째 쌍의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 전달되고, 제 2 수평 시프트 신호는 짝수 번째 상의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 출력될 수 있다.
또한, 상기 타이밍 컨트롤러는 제 1 수평 시프트 신호와 제 2 수평 시프트 신호를 출력하고, 제 1 수평 시프트 신호는 홀수 번째의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 전달되고, 제 2 수평 시프트 신호는 짝수 번째의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 출력될 수 있다.
여기에서 상기 듀얼 버스 별로 개별 소스 드라이브 집적회로는 둘 내지 다섯을 한 쌍으로 시리얼로 전송되는 화상 데이터를 동시에 전송받아서 처리하도록 구성될 수 있다.
이하, 본 발명에 따른 액정 패널을 갖는 평판 디스플레이 시스템에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 실시예는 액정 패널을 이용한 평판 디스플레이 시스템에 이용되며, 평판 디스플레이 시스템은 노트북 컴퓨터와 같은 화상 신호와 전원을 공급하는 시스템 본체(40)와 액정 표시 장치(42)의 인터페이스로 구성된다.
도 2를 참조하면, 시스템 본체(40)는 화상 데이터와 제어 신호를 포함하는 화상 신호를 출력하는 비데오 신호 처리부(44)와 DC 전원을 공급하는 전원부(50)를 구비하며, 비데오 신호 처리부(44)는 TTL 레벨의 화상 신호를 LVDS 방식의 신호로 변환하는 LVDS 변환기(46, 48)를 구비한다. 따라서, 시스템 본체(40)에서 발생된 화상 신호가 비데오 신호 처리부(44) 내부에서 LVDS 방식 신호로 변환되어 출력된다.
이때 비데오 신호 처리부(44)는 멀티 싱크 기능을 가지며, 멀티 싱크 기능을 수행하기 위하여 SXGA 급의 해상도를 구현하기 위해서는 비데오 신호 처리부(44)는 메인 구동 주파수가 108MHz로 설정된다.
이 메인 구동 주파수는 비데오 신호 처리부(44) 내에서 이분주되어서 54MHz로 조정되며, 조정된 주파수의 클럭 신호가 화상 신호에 포함된다. 그리고, 비데오 신호 처리부(44)는 액정 표시 장치(42)에 내장되는 액정패널(62)의 형성되는 소스 라인 수에 대응하여 홀수번째 소스 라인에 해당하는 데이터(이하 '오드 데이터(Odd Data)'라 함)와 짝수번째 라인에 해당하는 데이터(이하 '이븐 데이터(Even Data)'라 함)를 구분하여서 각각 LVDS 변환기(46, 48)를 통하여 출력한다.
액정 표시 장치(42)에는 시스템 본체(40)의 LVDS 변환기(46)에 대응되는 LVDS 수신기(52, 54)가 구성되며, LVDS 수신기(52, 54)는 LVDS 신호를 TTL 레벨로 변환하여 복수의 비트 라인을 통하여 각각 타이밍 컨트롤러(56)에 입력하도록 구성된다.
그리고, 타이밍 컨트롤러(56)는 TTL 레벨로 입력된 화상 신호를 화상 데이터와 제어 신호로 구분하여 처리하고, 이들 신호 간의 타이밍을 조절하여 소스 드라이브 집적회로 파트(58)과 게이트 드라이브 집적회로 파트(60)로 해당 신호들을 출력하도록 구성된다. 여기에서 소스 드라이브 집적회로 파트(58)와 게이트 드라이브 집적회로 파트(60)는 각각 복수 개의 소스 드라이브 집적회로(도시되지 않음)와 게이트 드라이브 집적회로(도시되지 않음)로 구성된다.
또한, 시스템 본체(40)의 전원부(50)로부터 DC 전원이 액정 표시 장치(42)의 전원 공급부(64)로 공급되며, 전원공급부(64)는 타이밍 컨트롤러(56)와 계조 발생부(66) 및 게이트 전압 발생부(68)로 각각 상이한 레벨의 DC 전압을 공급하도록 구성된다.
이 중 계조 발생부(66)는 소스 신호로 공급할 계조 전압들을 발생하여서 소스 드라이브 파트(58)의 각 소스 드라이브 집적회로들에 공급하며, 게이트 전압 발생부(68)는 게이트 온/오프 전압을 생성하여 게이트 드라이브 파트(58)의 각 게이트 드라이브 집적회로들에 공급한다.
따라서 소스 드라이브 파트(58)의 각 소스 드라이브 집적회로는 타이밍 컨트롤러(56)와 계조 발생부(66)로부터 제공되는 화상 데이터와 제어신호들 및 계조 전압들로써 소스 신호를 발생하여 액정 패널(62)로 출력하고, 게이트 드라이브 파트(60)의 각 게이트 드라이브 집적회로는 타이밍 컨트롤러(56)와 게이트 전압 발생부로부터 제공되는 제어 신호와 게이트 온/오프 전압들로써 게이트 신호를 발생하여 액정 패널(62)로 출력한다.
그러면 액정 패널(62)은 화소별로 게이트 신호에 의하여 턴온/턴오프되면서 소스 신호가 인가되는 레벨에 따라서 액정의 물성이 변화되고, 전체적으로 소정 화면이 디스플레이된다.
전술한 바 중 소스 드라이브 파트(58)의 각 소스 드라이브 집적회로는 사분주된 클럭 신호에 의하여 동작되며, 도 3의 제 1 실시예 또는 도 4의 제 2 실시예와 같이 후술되는 바와 같은 듀얼 버스 싱글 포트 방식으로 구성된다.
여기에서 타이밍 컨트롤러(56)는 하나의 블록으로 도시되었으나, 오드 데이터와 이븐 데이터를 각각 처리하는 두 개의 타이밍 컨트롤러가 조합된 것이다.
그리고, 본 발명은 사분주 방식의 듀얼 버스 싱글 포트 방식으로 구성된 것으로서 사분주 방식은 소스 드라이브 집적회로에 적용되는 클럭 신호가 비데오 신호 처리부(44)의 메인 클럭 신호의 주파수가 사분주된 주파수를 갖는 것을 의미하고, 듀얼 버스 싱글 포트 방식은 타이밍 컨트롤러에서 오드 데이터가 출력되는 듀얼 버스에 대하여 각 소스 드라이브 집적회로가 하나의 포트로 연결되는 것을 의미한다. 물론 타이밍 컨트롤러에서 이븐 데이터가 출력되는 듀얼 버스에 대해서도 각 소스 드라이브 집적회로는 하나의 포트로 연결된다.
먼저, 본 발명에 따른 제 1 실시예의 상세한 구성에 대하여 도 3을 참조하여 설명한다. 여기에서 제 1 실시예를 이루는 도 3의 타이밍 컨트롤러(75)는 도 2의 타이밍 컨트롤러(56)와 동일한 부품이며 소스 드라이브 집적회로(80∼89)는 도 2의 소스 드라이브 집적회로 파트(58)에 구성된 것이다.
제 1 실시예의 타이밍 컨트롤러(75)에 LVDS 수신기(52)로부터 오드 데이터를 포함하는 화상 신호가 입력되고, LVDS 수신기(54)로부터 이븐 데이터를 포함하는 화상 신호가 입력된다.
타이밍 컨트롤러(75)는 비데오 신호 처리부(44)로부터 이분주되어 전송된 클럭 신호를 다시 이분주하여 사분주된 클럭신호 CLK를 각 소스 드라이브 집적회로(80∼89)에 인가하도록 구성되며, 타이밍 컨트롤러(75)는 네 개의 버스를 통하여 각 소스 드라이브 집적회로(80∼89)에 화상 데이터를 출력한다. 여기에서 오드 데이터는 D11, D12 포트를 통하여 분할되어서 듀얼 버스로 출력되고, 이븐 데이터는 D21, D22 포트를 통하여 분할되어서 듀얼 버스로 출력된다. 이 중 D11, D21 포트로는 소스 드라이브 집적회로(80, 81, 84, 85, 88, 89)에 전송되는 화상 데이터가 출력되고, D12, D22 포트로는 소스 드라이브 집적회로(82, 83, 86, 87)에 전송되는 화상 데이터가 출력된다.
그리고, 타이밍 컨트롤러(75)는 수평 시프트 신호 STH_A와 STH_B를 소스 드라이브 집적회로(80)과 소스 드라이브 집적회로(82)에 각각 입력한다.
그러면, 소스 드라이브 집적회로(80)는 수평 시프트 신호 STH_A가 내부에서 시프트되는 동안 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들이며 그 후 캐리아웃 신호를 소스 드라이브 집적회로(81)로 출력한다. 전술한 캐리아웃 신호는 각 소스 드라이브 집적회로들(84, 85, 88, 89)로 순차적으로 전달되며, 캐리아웃 신호가 각 소스 드라이브 집적회로들(81, 84, 85, 88, 89)에서 시프트될 때 각각 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들인다.
이와 동일하게, 소스 드라이브 집적회로(82)는 수평 시프트 신호 STH_B가 내부에서 시프트되는 동안 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들이며 그 후 캐리아웃 신호를 소스 드라이브 집적회로(83)로 출력한다. 전술한 캐리아웃 신호는 각 소스 드라이브 집적회로들(86, 87)로 순차적으로 전달되며, 캐리아웃 신호가 각 소스 드라이브 집적회로들(83, 86, 87)에서 시프트될 때 각각 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들인다.
전술한 제 1 실시예가 SXGA 급 화상 데이터를 처리하는 경우, SXGA 급의 해상도가 1280*1024이므로 여기에 수평 방향으로 3컬러를 곱하면 총 소스 신호 라인은 3840개가 구성된다. 결국 소스 드라이브 집적회로가 10개 구성된 경우 각 소스 드라이브 집적회로(80∼89)는 각각 384 라인의 소스 신호를 출력하도록 구성된다.
구체적으로, 오드 데이터는 1, 3, 5 … 383, 385, … 3839 라인에 해당하는 데이터가 시리얼로 구성되며, 이븐 데이터는 2, 4, 6, … 384, 386, … 3840 라인에 해당하는 데이터가 시리얼로 구성된다. 그리고, 오드 데이터는 단자 D11을 통해서 1, 3, 5, … 767, 1537, 1539, …2303, 3073, 3075 … 3839 라인에 해당하는 데이터를 출력하며, 단자 D12를 통해서 769, 771, … 1153, 2305, 2307, … 3071 라인에 해당하는 데이터를 출력한다. 그리고, 이븐 데이터는 단자 D21을 통해서 2, 4, 6, … 768, 1538, 1540, …2304, 3074, 3076 … 3840 라인에 해당하는 데이터를 출력하며, 단자 D22를 통해서 770, 772, … 1154, 2306, 2308, … 3072 라인에 해당하는 데이터를 출력한다.
그에 따라서 소스 드라이브 집적회로(80)는 타이밍 컨트롤러(75)로부터 오드 데이터를 D11 단자에 연결된 버스를 통하여 192개 읽어들이고 이븐 데이터를 D21 단자에 연결된 버스를 통하여 192개 읽어들인다. 그러면 시리얼로 전송되는 이븐 데이터와 오드 데이터가 조합되어서 소스 드라이브 집적회로(80)에 1, 2, 3 … 384 라인에 해당하는 데이터가 입력된다. 그 후 소스 드라이브 집적회로(81)이 시리얼로 전송되는 이븐 데이터와 오드 데이터를 타이밍 컨트롤러(75)의 단자 D11과 단자 D21에 연결된 버스를 통하여 192개씩 읽어들임으로써 385, 386, 387, … 728 라인에 해당하는 데이터가 입력된다.
소스 드라이브 집적회로(80)에 수평 시프트 신호 STH_A가 입력될 때 소스 드라이브 집적회로(83)에는 수평 시프트 신호 STH_B가 입력되므로, 이들 소스 드라이브 집적회로들(80, 83)은 동시에 각각에 해당하는 데이터를 읽어들인다.
결국 소스 드라이브 집적회로들(80, 81)과 소스 드라이브 집적회로(82, 83)에서 각각 동일한 분량의 데이터를 동일한 시각에 읽어들이며, 전술한 이븐 데이터와 오드 데이터를 읽어들이는 동작은 소스 드라이브 집적회로들(84, 85)과 소스 드라이브 집적회로(86, 87)에 이어지고, 최종적으로 소스 드라이브 집적회로들(88, 89)에서 전술한 이븐 데이터와 오드 데이터를 읽어들이는 동작이 수행된다.
이렇게 읽어들인 데이터로써 각 소스 드라이브 집적회로는 계조 발생부(66)로부터 제공되는 계조 전압들 중 해당되는 특정의 것을 선택하고 제어 신호에 의하여 동시에 소스 신호를 출력한다. 즉, 소스 드라이브 집적회로들은 화상 데이터의 읽어들이는 동작은 부분적으로 수행되나 소스 신호를 액정 패널(62)로 출력하는 동작은 동시에 수행된다.
전술한 동작에 있어서 본 발명에 따른 제 1 실시예는 사분주 방식으로 SXGA 급 해상도의 화면을 32MHz 정도의 낮은 주파수로 구현함으로서 타이밍 컨트롤러와 소스 드라이브 집적회로의 구성이 용이하고, EMI의 발생이 방지된다.
그리고, 타이밍 컨트롤러(75)에서 필요로 하는 메모리의 용량이 적게 요구된다. 구체적으로 전체 10개의 소스 드라이브 집적회로들에 시리얼로 전송되는 데이터를 입력하기 위하여 소스 드라이브 집적회로 한 개에 해당하는 분량의 데이터를 래치하는 정도의 메모리가 요구된다.
즉, 소스 드라이브 집적회로(80)와 소스 드라이브 집적회로(82)에 동일한 시간에 데이터를 입력하기 위해서는 타이밍 컨트롤러(75)에서 소스 드라이브 집적회로(81)에 입력할 데이터를 래치하여 저장하여야 한다. 이는 시리얼로 화상 데이터가 전송되기 때문에 순서적으로 늦은 소스 드라이브 집적회로(82)에 해당하는 데이터를 출력하는 동안 소스 드라이브 집적회로(81)에 해당하는 데이터를 타이밍 컨트롤러(75)에 저장하고, 저장된 데이터는 소스 드라이브 집적회로(83)에 화상 데이터가 입력될 때 소스 드라이브 집적회로(81)에 입력하기 위해서이다.
전술한 바와 같은 사분주 방식의 듀얼 버스 싱글 포트의 구성과 다르게 도 4와 같이 제 2 실시예가 구성될 수 있다.
도 4를 참조하면, 제 2 실시예를 이루는 도 4의 타이밍 컨트롤러(95)는 도 2의 타이밍 컨트롤러(56)와 동일한 부품이며, 소스 드라이브 집적회로(80∼89)는 도 2의 소스 드라이브 집적회로 파트(58)에 구성된 것이다.
제 2 실시예의 타이밍 컨트롤러(95)에 LVDS 수신기(52)로부터 오드 데이터를 포함하는 화상 신호가 입력되고, LVDS 수신기(54)로부터 이븐 데이터를 포함하는 화상 신호가 입력된다.
타이밍 컨트롤러(95)는 비데오 신호 처리부(44)로부터 이분주되어 전송된 클럭 신호를 다시 이분주하여 사분주된 클럭신호 CLK를 각 소스 드라이브 집적회로(100∼109)에 인가하도록 구성되며, 타이밍 컨트롤러(95)는 네 개의 버스를 통하여 각 소스 드라이브 집적회로(100∼109)에 화상 데이터를 출력한다.
여기에서 오드 데이터는 D11, D12 포트를 통하여 분할되어서 듀얼 버스로 출력되고, 이븐 데이터는 D21, D22 포트를 통하여 분할되어서 듀얼 버스로 출력된다. 즉 D11, D21 포트로는 소스 드라이브 집적회로(100, 102, 104, 106, 108)에 전송되는 화상 데이터가 출력되고, D12, D22 포트로는 소스 드라이브 집적회로(101, 103, 105, 107, 109)에 전송되는 화상 데이터가 출력된다.
그리고, 타이밍 컨트롤러(95)는 수평 시프트 신호 STH_A와 STH_B를 소스 드라이브 집적회로(100)과 소스 드라이브 집적회로(101)에 각각 입력한다.
그러면, 소스 드라이브 집적회로(100)는 수평 시프트 신호 STH_A가 내부에서 시프트되는 동안 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들이며 그 후 캐리아웃 신호를 소스 드라이브 집적회로(102)로 출력하며, 전술한 캐리아웃 신호는 각 소스 드라이브 집적회로들(104, 106, 108)로 순차적으로 전달되며 캐리아웃 신호가 각 소스 드라이브 집적회로들(102, 104, 106, 108)에서 시프트될 때 각각 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들인다.
이와 동일하게, 소스 드라이브 집적회로(101)는 수평 시프트 신호 STH_B가 내부에서 시프트되는 동안 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들이며 그 후 캐리아웃 신호를 소스 드라이브 집적회로(103)로 출력하며, 전술한 캐리아웃 신호는 각 소스 드라이브 집적회로들(105, 107, 109)로 순차적으로 전달되며 캐리아웃 신호가 각 소스 드라이브 집적회로들(103, 105, 107, 109)에서 시프트될 때 각각 인에이블 상태에서 해당되는 이븐 데이터와 오드 데이터를 읽어들인다.
전술한 제 2 실시예도 SXGA 급 화상 데이터를 처리하는 경우, 총 소스 신호 라인은 3840개가 구성되고, 각 소스 드라이브 집적회로(100∼109)는 각각 384 라인의 소스 신호를 출력하도록 구성된다.
구체적으로, 오드 데이터는 1, 3, 5 … 383, 385, … 3839 라인에 해당하는 데이터가 시리얼로 구성되며, 이븐 데이터는 2, 4, 6, … 384, 386, … 3840 라인에 해당하는 데이터가 시리얼로 구성된다. 그리고, 오드 데이터는 단자 D11을 통해서 1, 3, 5, … 383, 769, 771 … 1151, 1537, 1539 … 1919, 2305, 2307 … 2687, 3073, 3075 … 3455 라인에 해당하는 데이터를 출력하며, 단자 D12를 통해서 385, 387 … 767, 1153, 1155 … 1535, 1921, 1923 … 2303, 2689, 2691 … 3071, 3457, 3459 … 3839 라인에 해당하는 데이터를 출력한다. 그리고, 이븐 데이터는 단자 D11을 통해서 2, 4, 6, … 384, 770, 772 … 1152, 1538, 1540 … 1920, 2306, 2308 … 2688, 3074, 3076 … 3456 라인에 해당하는 데이터를 출력하며, 단자 D12를 통해서 386, 388 … 768, 1154, 1156 … 1536, 1922, 1924 … 2304, 2690, 2692 … 3072, 3458, 3460 … 3840 라인에 해당하는 데이터를 출력한다.
그에 따라서 소스 드라이브 집적회로(100)는 타이밍 컨트롤러(95)로부터 오드 데이터를 D11 단자에 연결된 버스를 통하여 192개 읽어들이고 이븐 데이터를 D21 단자에 연결된 버스를 통하여 192개 읽어들인다. 그러면 시리얼로 전송되는 이븐 데이터와 오드 데이터가 조합되어서 소스 드라이브 집적회로(100)에 1, 2, 3 … 384 라인에 해당하는 데이터가 입력된다. 그 후 소스 드라이브 집적회로(102)가 시리얼로 전송되는 이븐 데이터와 오드 데이터를 타이밍 컨트롤러(95)의 단자 D11과 단자 D21에 연결된 버스를 통하여 192개씩 읽어들임으로써 769, 770, 771, … 1152 라인에 해당하는 데이터가 입력된다.
소스 드라이브 집적회로(100)에 수평 시프트 신호 STH_A가 입력될 때 소스 드라이브 집적회로(101)에는 수평 시프트 신호 STH_B가 입력되므로, 이들 소스 드라이브 집적회로들(100, 101)은 동시에 각각에 해당하는 데이터를 읽어들인다.
결국 소스 드라이브 집적회로들(100, 101)과 소스 드라이브 집적회로(102, 103)에서 각각 동일한 분량의 데이터를 동일한 시각에 읽어들이며, 전술한 이븐 데이터와 오드 데이터를 읽어들이는 동작은 이 후에 수평 시프트 신호 STH_A, STH_B가 입력되는 소스 드라이브 집적회로들에 이어진다.
이렇게 읽어들인 데이터로써 각 소스 드라이브 집적회로는 계조 발생부(66)로부터 제공되는 계조 전압들 중 해당되는 특정의 것을 선택하고 제어 신호에 의하여 동시에 소스 신호를 출력한다. 즉, 소스 드라이브 집적회로들은 화상 데이터의 읽어들이는 동작은 부분적으로 수행되나 소스 신호를 액정 패널(62)로 출력하는 동작은 동시에 수행된다.
전술한 동작에 있어서 본 발명에 따른 제 2 실시예는 제 1 실시예와 같이 사분주 방식으로 SXGA 급 해상도의 화면을 32MHz 정도의 낮은 주파수로 구현함으로서 타이밍 컨트롤러와 소스 드라이브 집적회로의 구성이 용이하고, EMI의 발생이 방지된다.
그리고, 타이밍 컨트롤러(75)에 시리얼로 출력하는 데이터의 래치를 위한 메모리의 구성이 불필요하게 된다. 이는 시리얼로 전송되는 데이터들이 래치되지 않고 계속 소스 드라이브 집적회로로 출력되기 때문이다.
또한, 제 2 실시예의 경우 타이밍 컨트롤러와 소스 드라이브 집적회로 간의 배선을 구성함에 있어서 차동 신호가 전달되는 배선끼리 쌍을 이루도록 함으로써 노이즈 상쇄 효과를 기대할 수 있다.
또한, 제 1 및 제 2 실시예에서는 두 개의 소스 드라이브 집적회로들을 한 쌍으로하여 시리얼로 연결됨으로써 동작되는 것이나, 본 명세서의 기술적 사상을 이해한 자라면 소스 드라이브 집적회로들의 출력 단위(제 1 실시예에서는 192개)를 변경시켜서 3∼5 개까지 시리얼로 연결하여 쌍으로 동작시킬 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다.
따라서, 본 발명에 따르면 화상 데이터를 구동하는 주파수를 사분주 방식에 의하여 조절함으써 EMI에 액정 패널이 영향받는 것이 방지되어 화면의 디스플레이 상태가 개선되며 제품의 신뢰성이 향상되는 효과가 있다.
또한, 사분주 듀얼 버스 싱글 포트 방식으로 타이밍 컨트롤러와 소스 드라이브 집적회로들 간의 화상 데이터 전송이 이루어짐으로써 1280*1024 이상의 해상도를 갖는 화면의 구성이 용이해지는 효과가 있다..

Claims (6)

  1. 시스템 본체와 액정 표시 장치로 구성되며, 상기 시스템 본체에서 화상 데이터를 오드 데이터와 이븐 데이터로 구분하여 서로 다른 저전압차동시그널링 신호로 전송하고, 상기 저전압 차동 시그널링 신호에 메인 주파수가 이분주된 클럭신호가 포함되며, 직류 전원이 상기 시스템 본체에서 상기 액정 표시 장치에 공급되는 액정패널을 갖는 평판 디스플레이 시스템에 있어서,
    상기 액정 표시 장치는,
    소스 신호와 게이트 신호에 의하여 구동되는 액정 패널;
    상기 저전압차동시그널링 신호를 TTL 레벨로 변환하는 저전압차동시그널링 수신 수단;
    상기 TTL 레벨로 변환된 신호 중 클럭 신호를 상기 메인 주파수의 사분주된 주파수를 갖도록 변환하고, 상기 이븐 데이터와 오드 데이터를 각각 듀얼 버스를 통하여 출력하며, 상기 소스 신호와 게이트 신호의 발생에 필요한 제어신호를 출력하는 타이밍 컨트롤러;
    상기 전원으로써 계조 전압들과 게이트 온/오프 전압 및 상기 타이밍 컨트롤러에 필요한 동작 전압을 생성하는 전압 공급 수단;
    복수 개의 소스 드라이브 집적회로들이 상기 타이밍 컨트롤러와 듀얼 버스 싱글 포트 방식으로 연결되어서 전송되는 상기 화상 데이터와 계조 전압 및 제어 신호를 이용하여 소스 신호를 발생시켜서 상기 액정 패널로 출력하는 소스 드라이브 파트 및
    복수 개의 게이트 드라이브 집적회로들이 상기 제어신호와 게이트 온/오프 전압을 이용하여 게이트 신호를 발생시켜서 상기 액정 패널로 출력하는 게이트 드라이브 파트를 구비하여 이루어짐을 특징으로 하는 액정 패널을 갖는 평판 디스플레이 시스템.
  2. 제 1 항에 있어서,
    상기 듀얼 버스 싱글 포트 방식은 상기 타이밍 컨트롤러에서 이븐 데이터와 오드 데이터에 대한 각각의 듀얼 버스를 통하여 데이터를 동시에 출력하고, 상기 소스 드라이브 집적회로들은 이븐 데이터와 오드 데이터가 입력되기 위한 포트를 각각 가지며 각 포트는 해당 듀얼 버스들 중 한 라인에 연결되는 것임을 특징으로 하는 액정 패널을 갖는 평판 디스플레이 시스템.
  3. 제 2 항에 있어서,
    상기 타이밍 컨트롤러는 제 1 수평 시프트 신호와 제 2 수평 시프트 신호를 출력하고, 제 1 수평 시프트 신호는 홀수 번째 쌍의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 전달되고, 제 2 수평 시프트 신호는 짝수 번째 상의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 출력됨을 특징으로 하는 액정 패널을 갖는 평판 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 타이밍 컨트롤러는 제 1 수평 시프트 신호와 제 2 수평 시프트 신호를 출력하고, 제 1 수평 시프트 신호는 홀수 번째의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 전달되고, 제 2 수평 시프트 신호는 짝수 번째의 소스 드라이브 집적회로들을 인에이블 시키기 위하여 출력됨을 특징으로 하는 액정 패널을 갖는 평판 디스플레이 장치
  5. 제 2 항, 제 3 항 또는 제 4 항에 있어서,
    상기 타이밍 컨트롤러는 네 개의 버스를 통하여 동시에 화상 데이터를 시리얼로 전송함을 특징으로 하는 액정 패널을 갖는 평판 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 듀얼 버스 별로 개별 소스 드라이브 집적회로는 둘 내지 다섯을 한 쌍으로 시리얼로 전송되는 화상 데이터를 동시에 전송받아서 처리하도록 구성됨을 특징으로 하는 액정 패널을 갖는 평판 디스플레이 장치.
KR1019990012578A 1999-04-09 1999-04-09 액정 패널을 갖는 평판 디스플레이 시스템 KR100319196B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990012578A KR100319196B1 (ko) 1999-04-09 1999-04-09 액정 패널을 갖는 평판 디스플레이 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012578A KR100319196B1 (ko) 1999-04-09 1999-04-09 액정 패널을 갖는 평판 디스플레이 시스템

Publications (2)

Publication Number Publication Date
KR20000065858A true KR20000065858A (ko) 2000-11-15
KR100319196B1 KR100319196B1 (ko) 2001-12-29

Family

ID=19579277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012578A KR100319196B1 (ko) 1999-04-09 1999-04-09 액정 패널을 갖는 평판 디스플레이 시스템

Country Status (1)

Country Link
KR (1) KR100319196B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864926B1 (ko) * 2007-05-11 2008-10-22 엘지디스플레이 주식회사 액정표시장치
KR100870499B1 (ko) * 2007-03-28 2008-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR100870515B1 (ko) * 2007-05-11 2008-11-26 엘지디스플레이 주식회사 액정표시장치
KR100870498B1 (ko) * 2007-03-28 2008-11-26 엘지디스플레이 주식회사 액정표시장치
US8289258B2 (en) 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859219B1 (ko) 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289258B2 (en) 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display
KR100870499B1 (ko) * 2007-03-28 2008-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR100870498B1 (ko) * 2007-03-28 2008-11-26 엘지디스플레이 주식회사 액정표시장치
KR100864926B1 (ko) * 2007-05-11 2008-10-22 엘지디스플레이 주식회사 액정표시장치
KR100870515B1 (ko) * 2007-05-11 2008-11-26 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100319196B1 (ko) 2001-12-29

Similar Documents

Publication Publication Date Title
US7936345B2 (en) Driver for driving a display panel
KR100572218B1 (ko) 평판디스플레이시스템의화상신호인터페이스장치및그방법
KR100578618B1 (ko) 액정표시장치
US7227522B2 (en) Method of driving a liquid crystal display and driver circuit for driving a liquid crystal display
KR100864926B1 (ko) 액정표시장치
US8493310B2 (en) Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks
KR20040057805A (ko) 커넥터 및 이를 이용한 액정표시장치의 구동장치
US20050184978A1 (en) Signal driving system for a display
JP2005284217A (ja) データ転送方法および電子装置
US7307613B2 (en) Video data transfer method, display control circuit, and liquid crystal display device
KR20090120359A (ko) 액정표시장치
US7724225B2 (en) Display panel for liquid crystal display
CN101510398A (zh) 源极驱动电路
US20080198126A1 (en) Display Apparatus and Display Drive Circuit
JP3416045B2 (ja) 液晶表示装置
KR100319196B1 (ko) 액정 패널을 갖는 평판 디스플레이 시스템
US6750856B2 (en) Display system and information processing apparatus
KR100440839B1 (ko) 구동 장치 및 그것을 포함하고 있는 표시 모듈
KR20020001471A (ko) 멀티 타이밍 컨트롤러를 가지는 액정표시장치
KR19980076463A (ko) 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템
JP2001109437A (ja) 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法
US20070139349A1 (en) Driving ic for a display device
WO2006112060A1 (en) Image data processing apparatus and image data processing method
JPH08278479A (ja) 表示信号インターフェース方式
KR100405024B1 (ko) 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111214

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee