KR20000060605A - ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법 - Google Patents

ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법 Download PDF

Info

Publication number
KR20000060605A
KR20000060605A KR1019990009063A KR19990009063A KR20000060605A KR 20000060605 A KR20000060605 A KR 20000060605A KR 1019990009063 A KR1019990009063 A KR 1019990009063A KR 19990009063 A KR19990009063 A KR 19990009063A KR 20000060605 A KR20000060605 A KR 20000060605A
Authority
KR
South Korea
Prior art keywords
type gan
ohmic contact
type
gan
contact resistance
Prior art date
Application number
KR1019990009063A
Other languages
English (en)
Other versions
KR100308921B1 (ko
Inventor
송종인
Original Assignee
김효근
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김효근, 광주과학기술원 filed Critical 김효근
Priority to KR1019990009063A priority Critical patent/KR100308921B1/ko
Priority to US09/394,223 priority patent/US6410944B1/en
Priority to JP2000064128A priority patent/JP2000286412A/ja
Publication of KR20000060605A publication Critical patent/KR20000060605A/ko
Application granted granted Critical
Publication of KR100308921B1 publication Critical patent/KR100308921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 p형 GaN계 반도체의 낮은 오믹접촉 저항 형성을 위한 Epi 구조 및 낮은 오믹접촉 저항 형성을 위한 Epi 구조성장 방법에 관한 것이다
본 발명은 p형 GaN의 오믹접촉 형성 시 발생되는 저항의 크기를 줄이기 위해 오믹금속과 p형 GaN 사이에 초고농도 p형으로 도핑된 GaAs 또는 그레이딩된 AlXGa1-XAs (0＜x≤1)층을 성장 또는 재결정 성장시키도록 하는 것이다.
본 발명은 초고농도 p형으로 도핑된 GaAs 또는 그레이딩된 AlXGa1-XAs (0＜x≤1)층은 p형 GaN에 형성되는 전위장벽의 크기를 감소시켜 p형 GaN에 형성되는 p형 오믹 저항을 획기적으로 줄여주며, GaN 계열의 발광 소자 또는 초고속 전자 소자의 성능 향상에 크게 기여한다.

Description

ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ구조 성장방법{Epi Structure for Low Ohmic Contact Resistance in p-type GaN-based Semicondutors and Growing Method of Epi Structure for Low Ohmic Contact Resistance Formation}
본 발명은 p형 GaN계(질화 갈륨계) 반도체의 낮은 오믹(Ohmic)접촉 저항성을 위한 Epi(epitaxial)구조 및 낮은 오믹접촉 저항 형성을 위한 Epi 구조 성장방법에 관한 것이다.
최근 GaN계의 화합물반도체 소자는 세계적으로 연구개발의 대상으로 각광을 받고있다. GaN계 화합물 반도체는 기존의 Ⅲ-V족 화합물반도체에 비하여 큰 에너지 밴드갭(Energy Bandgap)(Eg=3.4 eV) 특성을 보유하고 있으며, 이러한 특성을 요구하는 광소자 및 전자소자에 널리 응용될 수 있다.
GaN계 광소자의 발광소자(Light Emitting Diode 또는 Laser Diode)는 가시광선들 중 파장이 짧은 청색광을 발생시키며, 삼원색이 요구되는 디스플레이 또는 고밀도 정보저장기(CD Pickup 등)에 응용되고 있다.
GaN계 전자소자로서는 FET(Field Effect Transistor) 또는 HBT (Heterojunction Bipolar Transistor)가 있으며, GaN계 화합물반도체의 우수한 전자이동도 특성에 의한 고속 동작가능성과 큰 에너지 밴드갭 특성에 의한 고온 및 고출력 동작가능성 등의 장점을 활용하고 있다. GaN계 전자소자는 주로 고온 및 고출력 동작을 요구하는 전자소자 응용을 위해 활발히 연구 개발되고 있다.
일반적으로 GaN계 광소자 및 전자소자의 제조방법에 있어서는 다음의 세 가지 이유로 인하여 낮은 p형 오믹저항의 형성이 매우 어렵다.
첫째, GaN의 밴드갭이 3.4 eV로 매우 크기 때문에 오믹형성에 사용되는 금속과 p형 GaN와의 접촉 시 발생되는 전위장벽(Potential barrier)(Φb1) 역시 매우 크며 결과적으로 매우 큰 오믹저항을 형성하게 된다.(오믹접촉에 흐르는 전류는 전위장벽의 크기에 대해 지수(Exponential)함수인 exp(-Φb)에 비례하여 흐름)
둘째, GaN의 p형 오믹금속으로 가장 일반적으로 사용되는 Ni(Nichel)이 p형 GaN와 형성하는 전위장벽(Φb1)은 도 4(c)에 나타난 바와 같이, GaN의 밴드갭의 2/3 정도 (약 2.25 eV)로 매우 큰 값이다.
셋째, GaN의 p형 불순물 농도는 일반적으로 n형 불순물 농도보다 낮으며 정공 (hole) 통과유효질량(Tunneling effective mass)이 전자(electron)의 통과유효질량 보다 커서 오믹접촉시 상대적으로 p형 GaN에 매우 큰 저항이 형성된다.
이와 같이 GaN계 광소자 및 전자소자의 제조방법에 있어 큰 접촉저항과 관련된 문제점들은 다음과 같다.
첫째, 광 소자의 경우 도 4(d)에 나타난 바와 같이, 같은 양의 광 신호(전류에 비례함)를 생성시키기 위해서 더 높은 전압을 가해야 한다. 이는 결과적으로 광 소자의 발광 효율을 감소, 전력소비 증가로 이어지며 또한 큰 오믹저항에 의해 발생되는 열은 광 소자의 신뢰도를 저하시킬 수 있다.
둘째, p형 오믹 전극을 요구하는 HBT와 같은 전자 소자의 경우 큰 오믹저항은 제작되는 전자소자의 속도 특성을 열화시키는 가장 중요한 요인으로 작용한다.
이와 같은 문제점을 해결하기 위해서 종래의 기술은 도 4(a)에 나타난 바와 같이, GaN에 p형 GaN(1)으로 도핑될 수 있는 금속(예: Ni)을 오믹금속(2)으로 증착시키고 열처리를 하여 오믹접촉면에서의 GaN의 p형 불순물 농도를 증가시켜 준다.
도면부호 중 3은 n형 GaN형이고, 4는 완충층(Buffer), 5는 기판(Substrate)이고, Eg는 에너지 밴드갭으로서 자유전자(ⓔ)및 정공(ⓗ)이 존재할 수 있는 에너지 준위가 존재하지 않는 에너지 대역이며, Φb는 전위장벽, Fermi Level(EFM, ESM)은 페르미 준위이며, VON및 ION는 다이오드의 턴온 전압 및 전류이다.
이와 같이 종래기술에서 사용하는 GaN의 p형 불순물 농도의 증가는 도 4(c)에 나타난 바와 같이, 오믹접촉면에 발생되는 전위장벽의 폭을 감소시킴으로써, 통과전류(Tunneling 전류) 성분을 증가시켜 오믹저항의 감소효과를 발생시키나, 전위장벽의 높이에는 큰 영향을 줄 수 없기 때문에 만족할 만큼의 낮은 p형 오믹저항의 형성에는 한계가 있다.
종래의 기술에서는 열처리를 통하여 오믹 접촉면에서의 p형 GaN의 농도를 증가시켜 형성되는 전위장벽의 폭을 감소시킨다. 전위장벽 폭의 감소는 장벽을 통한 정공의 통과확률을 증가시켜 오믹저항을 통해 흐르는 전류를 증가시키나(즉, 저항을 감소시키나) 저항감소의 효과는 제한적이다. 저항감소의 효과가 제한적인 이유는 이 방식이 전위장벽의 높이에는 영향을 주지 않으며 이 때문에 아직도 많은 양의 정공의 흐름이 높은 전위장벽에 의하여 차단되기 때문이다.
본 발명은 p형 GaN에 발생하는 전위장벽의 높이를 낮춤으로써, 오믹저항의 크기를 획기적으로 줄여 GaN 계열 반도체를 이용하는 광 소자 또는 전자소자의 성능을 향상시키도록 함을 기술적인 과제로 삼는다.
본 발명은 p형 GaN에 오믹접촉을 형성할 때 p형 GaN에서 발생하는 전위장벽을 줄이기 위해 오믹금속과 p형 GaN 사이에 매우 높은 p형으로 도핑된 GaAs를 결정성장하는 Epi 구조를 제공함을 특징으로 한다.
또한, 본 발명은 p형 GaN에 오믹접촉을 형성할 때 p형 GaN에서 발생하는 전위장벽을 더욱 더 줄이기 위해 오믹금속과 p형 GaN 사이에 매우 높은 p형으로 도핑된 그레이딩(Grading)된 AlXGa1-XAs(0＜x≤1)를 결정성장하는 Epi 구조를 제공함을 특징으로 한다. 상기에서X는 AlXGa1-XAs(0＜x≤1)에서 Ⅲ족 원소들의 구성비이다.
또한, 본 발명은 상기 Epi 구조를 하나의 결정성장 시스템에서 계속해서 성장하는 방법 또는 매우 높은 p형으로 도핑된 갈륨비소(GaAs) 또는 그레이딩된 AlXGa1-XAs(0＜x≤1)를 GaN계 Epi 성장에 사용한 결정성장 시스템과는 다른 결정성장 시스템을 이용하여 재결정성장을 하는 방법을 제공함을 특징으로 한다. 상기에서 AlXGa1-XAs(0＜x≤1)는 Ⅲ족 원소인 Al가 Ga이 변화하면서 형성되는 그레이딩된 결정층이다.
또한, 본 발명은 오믹접촉을 형성할 때 상기 Epi 구조에 비합금(Non-alloyed)오믹금속을 이용하는 방법을 제공함을 특징으로 한다.
또한, 본 발명은 오믹접촉을 형성할 때 상기 Epi구조에 합금 오믹금속을 이용하여 매우 높은 p형으로 도핑된 GaAs 또는 그레이딩된 AlXGa1-XAs (0＜x≤1)와 p형 GaN에 의해 형성된 전위장벽의 폭을 열처리를 통하여 p형 GaN의 p형 도핑을 증가시킴으로써 더욱 더 낮추는 방법을 제공함을 특징으로 한다.
도 1은 본 발명의 p형 GaN계 반도체의 낮은 오믹접촉 저항 형성 방법을 설명하기 위한 Epi 구조 및 에너지 밴드 블럭도로서,
a)는 본 발명의 낮은 오믹접촉 저항 형성을 위한 Epi 구조와 오믹접촉의 단면도
b)는 본 발명의 낮은 오믹접촉 저항 형성을 위한 Epi 구조와 오믹접촉의 에너지 밴드 블럭도
c)는 평형상태에서 본 본 발명의 Epi 구조와 오믹 접촉의 에너지 밴드 블럭도
도 2는 본 발명을 GaN 발광소자에 적용한 응용도
도 3은 본 발명을 GaN계 HBT소자에 적용한 응용도
도 4는 종래기술을 이용한 p-형 GaN계 반도체의 오믹전극 형성 방법을 설명하기 위한 Epi 구조 및 에너지 밴드 블럭도를 나타내는 단면도로서,
a)는 종래기술의 Epi 구조와 오믹접촉의 단면도
b)는 종래기술의 Epi 구조와 오믹 접촉의 에너지 밴드 블럭도
c)는 평형상태에서 본 종래기술의 Epi 구조와 오믹접촉의 에너지 밴드 블럭도
d)는 종래기술과 본 발명의 차이점을 설명하기 위한 GaN계 p-n 접합의 등가회로도 및 전류-전압 특성도
＜ 도면의 주요부분에 대한 부호설명 ＞
1: p형 GaN 2: 오믹금속
3: n형 GaN 4: 완충층
5: 기판 6: p형 GaAs 또는 그레이딩된 AlGaAs 결정층
본 발명을 설명함에 있어 종래 기술인 도 4와 동일 부분은 동일부호를 사용한다.
＜ 실시예 1 ＞
도면 1(a)와 같이 매우 높은 p형으로 도핑된 GaAs를 p형 GaN위에 결정성장한다. 이 경우 도면 1(c)에 나타난 바와 같이 (AlXGa1-XAs의 x가 0 인 경우) 전위장벽(Φb2) 값이 GaAs의 밴드갭(1.43 eV)의 1/2 정도인 약 0.72 eV로 매우 낮게 형성이 된다.
상기에서, GaAs의 경우 페르미 준위 피닝(Fermi level pinning)현상에 의해 거의 대부분 금속이 GaAs에 대해 밴드갭의 1/2 정도의 전위장벽을 형성하는 것으로 알려져 있다.
또한 GaAs는 매우 높은 p형으로 도핑되어 있기 때문에 전위장벽의 폭이 매우 좁아서 정공의 통과확률(Tunneling probability)이 매우 높으며 오믹금속(2)과 p형 GaAs(6)와의 사이에는 무시할 만큼의 매우 작은 오믹저항이 형성되게 된다. 이때 GaAs와 GaN와의 사이에는 약 1.9 eV 정도의 낮은 전위장벽(Φb3)이 형성되며 이 값은 종래기술의 전위장벽(Φb1)인 약 2.25 eV보다 0.35 eV 정도 작은 값으로 오믹저항의 감소에 크게 기여한다. 이러한 기능을 수행할 수 있는 p형 GaAs의 두께는 p형 도핑농도와 관련이 있으며, p형 도핑농도가 2×1020/cm3일 경우 약 60Å 정도의 얇은 GaAs로도 이 목적을 위해 충분히 활용될 수 있다. GaAs의 초고농도 p형 불순물 농도는 결정성장 시 카본(Carbon), 베릴륨(Beryllium), 아연(Zinc)등의 불순물 도핑을 통해서 얻어지며 특히 카본, 베릴륨의 경우는 2×1020/cm3이상의 값이 쉽게 얻어질 수 있는 것으로 알려져 있다.
위 구조에서는 높은 온도의 열처리를 요구하지 않는 티탄늄/백금/금 (Ti/Pt /Au)과 같은 비합금 오믹 콘텍트(contact)용 금속을 사용하여도 충분히 작은 오믹저항을 얻을 수 있다.
그러나, 종래기술에서 사용되는 니켈/백금/금(Ni/Pt/Au)과 같이 높은 온도에서 열처리를 하는 합금 오믹 콘덱트용 금속을 사용할 경우 더욱 더 낮은 오믹저항을 얻을 수 있는데 그 이유는 열처리에 의해 확산된 니켈이 GaN의 p형 불순물 농도를 증가시켜 GaAs와 GaN 사이의 전위장벽의 폭을 감소시키기 때문이다.
열처리의 조건은 종래기술의 열처리 기술과 유사한데 그 이유는 성장된 GaAs층의 두께가 매우 얇아 니켈의 확산에 거의 영향을 주지 않기 때문이다.
＜ 실시예 2 ＞
상기와 같은 ＜ 실시예 1 ＞의 효과를 증가시키기 위해서 본 발명은 도 1(a)와 같이 p형 GaN 위에 매우 높은 p형으로 도핑된 AlXGa1-XAs (0＜x≤1)에서 GaAs로 그레이딩된 결정층(6)을 성장한다. 이 경우 도 1(c)에 나타난 바와 같이, 전위장벽 (Φb2)값은 GaAs의 밴드갭(1.43 eV)의 1/2 정도인 약 0.72 eV로 ＜ 실시예 1 ＞과 같은 값을 갖게 오믹금속(2)과 p형 GaAs와의 사이에는 무시할 만큼의 매우 작은 오믹저항이 형성되게 된다. 이때 AlXGa1-XAs 와 GaN와의 사이에는 x값이 0.45이하일 경우 Φb3=1.906-0.526x, x값이 0.45 부터 1 사이에서는 Φb3=1.704+0.015x-0.143x2정도의 전위장벽이 형성되며 이 값은 ＜ 실시예 1 ＞의 전위장벽 값인 약 1.9 eV보다 작은 값으로 오믹저항을 ＜ 실시예 1 ＞보다 더욱 감소시키는데 기여한다. x=1인 AlAs의 경우 Φb3의 값은 약 1.57 eV로서 종래기술의 2.25 eV와 수단 1의 1.9 eV 보다 각각 0.68 eV와 0.33 eV 만큼 낮아져서 오믹 저항의 값이 더욱 감소된다. 그레이딩된 AlXGa1-XAs 층의 두께는 GaAs의 경우와 같이 p형 도핑농도가 2×1020/cm3일 경우 약 60Å 정도이면 되며, AlXGa1-XAs 층의 초고농도 p형 불순물 농도는 결정성장 시 카본, 베릴륨, 아연등의 불순물 도핑을 통해서 얻어질 수 있다.
＜ 실시예 2 ＞에서 사용할 수 있는 오믹접촉용 금속은 ＜ 실시예 1 ＞의 GaAs 결정성장의 경우와 같다.
이와 같은 본 발명은 도 2와 도 3과 같이, GaN 발광소자와 GaN계 HBT소자에 적용하여 전력효율 및 성능을 향상시키게 된다.
본 발명은 GaN의 p형 오믹접촉 저항을 줄임으로써, GaN 발광소자 (LED 또는 LD)의 전력 효율을 향상시킬 수 있다.
즉, 도면 본 발명을 통하여 제작되는 GaN 발광소자는 접촉 저항(RD)의 감소를 통하여 종래방식에 의해 제작된 발광소자에 비해 낮은 전압에서 동작될 수 있기 때문이다. 또한 접촉 저항에 의해 소비되는 전력의 감소는 소자의 동작 온도를 낮추는 역할을 하며 소자의 수명을 증가시키는 효과가 있다.
또한, 본 발명은 GaN의 작은 p형 오믹접촉 저항은 초고속 전자소자로 사용되는 GaN계 HBT 소자의 성능을 향상시키는 역할을 한다. p형 오믹접촉 저항은 Npn HBT의 베이스 저항으로 나타나며, 베이스 저항의 감소에 의해 HBT의 전력이득의 증가, 동작속도 증가, 초고주파 잡음의 감소 등의 성능 향상이 이루어질 수 있는 효과를 가진다.

Claims (5)

  1. p형 GaN에 오믹접촉을 형성할 때 p형 GaN에서 발생하는 전위장벽을 줄이기 위해 오믹금속과 p형 GaN 사이에 매우 높은 p형으로 도핑된 GaAs를 결정성장 하도록 구성함을 특징으로 하는 p형 GaN계 반도체의 낮은 오믹접촉 저항 형성을 위한 Epi구조 .
  2. 제 1항에 있어서, p형 GaN에 오믹접촉을 형성할 때 p형 GaN에서 발생하는 전위장벽을 줄이기 위해 오믹금속과 p형 GaN 사이에 매우 높은 p형으로 도핑된 그레이딩된 AlXGa1-XAs(0＜x≤1)를 결정성장 하도록 구성함을 특징으로 하는 p형 GaN계 반도체의 낮은 오믹접촉 저항 형성을 위한 Epi구조.
  3. 제 1항 또는 제 2항에 있어서, 오믹접촉을 형성할 때 상기 Epi구조에 비합금 오믹금속을 이용하도록 함을 특징으로 하는 p형 GaN계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Epi 구조.
  4. 제 1항 또는 제 2항에 있어서, 오믹 접촉을 형성할 때 상기 Epi구조에 합금 오믹금속을 이용하여 매우 높은 p형으로 도핑된 GaAs 또는 그레이딩된 AlXGa1-XAs (0＜x≤1)와 p형 GaN에 의해 형성된 전위장벽의 폭을 열처리를 통하여 p형 GaN의 p형 도핑을 증가시키도록 함을 특징으로 하는 p형 GaN계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Epi 구조.
  5. Epi구조를 하나의 결정성장 시스템에서 계속해서 성장하게 하거나 매우 높은 p형으로 도핑된 갈륨비소(GaAs) 또는 그레이딩된 AlXGa1-XAs(0＜x≤1)를 GaN계 Epi성장에 사용한 결정성장 시스템과는 다른 결정성장 시스템을 이용하여 재결정 성장토록 함을 특징으로 하는 p형 GaN계 반도체의 낮은 오믹접촉 저항 형성을 위한 Epi구조 성장 방법.
KR1019990009063A 1999-03-17 1999-03-17 ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법 KR100308921B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990009063A KR100308921B1 (ko) 1999-03-17 1999-03-17 ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법
US09/394,223 US6410944B1 (en) 1999-03-17 1999-09-13 Epitaxial structure for low ohmic contact resistance in p-type GaN-based semiconductors
JP2000064128A JP2000286412A (ja) 1999-03-17 2000-03-08 半導体素子構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009063A KR100308921B1 (ko) 1999-03-17 1999-03-17 ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법

Publications (2)

Publication Number Publication Date
KR20000060605A true KR20000060605A (ko) 2000-10-16
KR100308921B1 KR100308921B1 (ko) 2001-09-26

Family

ID=19576852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009063A KR100308921B1 (ko) 1999-03-17 1999-03-17 ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법

Country Status (3)

Country Link
US (1) US6410944B1 (ko)
JP (1) JP2000286412A (ko)
KR (1) KR100308921B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217456A (ja) * 2000-02-03 2001-08-10 Sharp Corp 窒化ガリウム系化合物半導体発光素子
KR100542720B1 (ko) * 2003-06-03 2006-01-11 삼성전기주식회사 GaN계 접합 구조
KR100986464B1 (ko) 2003-09-01 2010-10-08 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100486614B1 (ko) * 2004-03-05 2005-05-03 에피밸리 주식회사 낮은 접촉저항을 가지는 ⅲ-질화물반도체 발광소자
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
JP4605291B2 (ja) * 2008-06-03 2011-01-05 住友電気工業株式会社 ＡｌｘＧａ（１−ｘ）Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌｘＧａ（１−ｘ）Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法
WO2018151157A1 (ja) * 2017-02-17 2018-08-23 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子およびその製造方法
KR102404522B1 (ko) * 2019-05-02 2022-06-08 한국전자통신연구원 반도체 소자 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804834A (en) * 1994-10-28 1998-09-08 Mitsubishi Chemical Corporation Semiconductor device having contact resistance reducing layer
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JPH10209569A (ja) * 1997-01-16 1998-08-07 Hewlett Packard Co <Hp> ｐ型窒化物半導体装置とその製造方法

Also Published As

Publication number Publication date
KR100308921B1 (ko) 2001-09-26
US6410944B1 (en) 2002-06-25
JP2000286412A (ja) 2000-10-13

Similar Documents

Publication Publication Date Title
JP2803741B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward &lt;1-100&gt; and &lt;11-20&gt; directions relative to {0001} crystal planes
US6686610B2 (en) Light emitting diode
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
KR100295165B1 (ko) 질화물계iii-v족화합물반도체소자및그의제조방법
EP1393352B1 (en) Semiconductor device, semiconductor layer and production method thereof
KR20090019884A (ko) Ⅲ-니트라이드 발광 장치에서 옴 접촉의 형성
KR20070058499A (ko) 저저항 옴 접촉을 구비한 ⅲα족 질화물 반도체
JP2007059719A (ja) 窒化物半導体
KR100308921B1 (ko) ｐ형 ＧａＮ계 반도체의 낮은 오믹 접촉 저항 형성을 위한 Ｅｐｉ구조 및 낮은 오믹접촉 저항 형성을 위한 Ｅｐｉ 구조 성장방법
KR100542720B1 (ko) GaN계 접합 구조
US5898190A (en) P-type electrode structure and a semiconductor light emitting element using the same structure
JP2007134517A (ja) 窒化物半導体構造
WO2002093658A1 (en) Nitride semiconductor led with tunnel junction
KR20020031683A (ko) 질화물 반도체 발광소자 및 그 제조방법
US20060060132A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
KR20160027644A (ko) 발광소자 및 조명시스템
KR20010008570A (ko) 양자 우물 구조의 질화물 반도체소자
US6448584B1 (en) Light emitting diode with high luminance and method for making the same
JPH10261815A (ja) 半導体装置
JPS61228684A (ja) 半導体発光素子
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
KR20010002265A (ko) 질화물 반도체소자의 피형 오믹 콘택
JPH10270757A (ja) 窒化ガリウム系化合物半導体の電極
JP3801963B2 (ja) 窒化物半導体ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130710

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee