KR20000059872A - Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 - Google Patents
Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 Download PDFInfo
- Publication number
- KR20000059872A KR20000059872A KR1019990007762A KR19990007762A KR20000059872A KR 20000059872 A KR20000059872 A KR 20000059872A KR 1019990007762 A KR1019990007762 A KR 1019990007762A KR 19990007762 A KR19990007762 A KR 19990007762A KR 20000059872 A KR20000059872 A KR 20000059872A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- heat treatment
- silicon wafer
- forming
- atmosphere
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 ND3가스를 이용한 반도체 소자용 극박막 절연막의 형성공정에 관한 것이다.
본 발명은 실리콘웨이퍼에 절연막 형성 후 질소원으로 ND3가스를 사용하여 상압 또는 저압에서 600℃∼1000℃의 온도로 5~100분 동안 열처리 혹은 800℃∼1100℃의 온도범위에서 1∼100초 동안 급속 열처리를 하거나 또는 저압, 600℃ 이하의 온도에서 5~100분 동안 플라즈마 처리를 통하여 절연막에 질소도핑을 실시한다. 또한 중수소(D2)를 ND3가스와 동시에 사용함으로써 절연막에 첨가될 질소의 양을 조절할 수 있다.
본 발명의 목적은 종래의 질소 도핑 개스로 사용되던 NH3대신에 ND3개스를 이용하여 반도체 소자용 극박막 절연막을 형성시켜 종래의 NH3공정의 문제점인 잔류 수소에 의한 전자 트래핑(trapping)을 해결하고 최적 농도의 질소에 의한 소자 특성 및 신뢰성을 개선시키는 데 있다.
Description
본 발명은 ND₃를 이용한 반도체 소자용 극박막 절연막의 형성공정에 관한 것이다. 보다 상세하게는 금속산화막(MOS: Multi Oxide Semiconductor)반도체 소자제작에 필수공정인 절연막 형성 공정에 관한 것으로 MOS를 응용한 차세대 모든 초대규모 집적회로(ULSI: Ultra Large Scale Integration) 소자에 적용 가능한 기술이다.
종래의 게이트 산화용(Gate Oxide)용 절연막을 형성하는 가장 일반적인 기술은 실리콘웨이퍼(silicon wafer)를 산소, 수소 또는 수증기 분위기에서 고온으로 열처리하여 SiO2막을 형성하는 것이다. 한편 소자의 집적도가 증가할수록 절연막의 두께도 약 50Å이하로 스케일링(Scaling) 되며 얇은 절연막에 인가되는 전기장이 증가하여 절연막의 신뢰성 특성이 중요해진다.
또한 절연막의 두께가 얇아질수록 폴리실리콘 게이트 내의 붕소(boron)가 산화막(oxide)을 통해 실리콘 기판까지 침투하여 소자의 문턱전압(Threshold Voltage, Vth)을 낮추는 문제가 발생한다. 이를 해결하는 방법으로 현재까지 연구된 바에 의하면 Si/SiO2계면에 질소(Nitrogen)를 도핑하여 열처리하는 방법이 있는데 질소원으로는 통상적으로 암모니아(NH3)를 사용하고 있다. 그러나 절연막에 NH3열처리시 NH3에 포함된 수소(hydrogen)가 절연막에 남아서 전자의 트랩싸이트(trap-site)로 작용하여 소자의 신뢰성을 감소시키는 문제점이 있다.
본 발명과 관련있는 종래기술로서 미합중국 특허 4,980,307호에 의하면 NH3를 사용하여 Oxynitride(SiOxNy)를 제작하면 전기적 특성이 개선된다고 하였으며 또한 Applied Physics Letter(1988년, vol.52, No. 9, pp. 736-738)에 발표된 호리(T. Hori)의 논문 "Correlation between trap density and hydrogen concentration in ultrathin rapidly reoxidized nitrided oxide"에 의하면 NH3열처리과정에서 다량의 수소가 함유되어 이로인해 전자 트랩이 발생하여 신뢰특성이 악화된다고 보고되었다.
본 발명자가 발표한 논문(Applied Physics Letter 1999년 2월 1일호에 발표)에 의하면 기존의 수증기(H2O) 대신에 중수(D2O)를 사용함으로써 소자의 특성 및 신뢰성이 현저하게 개선되는 것을 확인하였다. 그 원인으로 SIMS (Secondary Ion Mass Spectroscopy)에서도 확인된 중수소(Deuterium)가 Si/SiO2계면에 존재하여 Si/SiO2계면의 댕글링 본드(dangling bond)를 기존의 Si-H bond 대신 Si-D bond를 형성함으로 인해 소자동작시 높은 전기장이 인가되어도 신뢰성 특성이 상대적으로 우수하다.
본 발명은 실리콘웨이퍼 절연막의 문턱전압을 낮추어 소자의 신뢰성을 향상시키기 위해 질소원을 사용하는 방법에 있어서 질소원을 기존의 암모니아(NH3) 가스대신에 ND3가스를 이용함으로써 질소에 의한 붕소가 절연막을 통해 침투하는 성질과, 중수소에 의한 소자의 신뢰성을 개선하는 것을 기술적 과제로 삼는다.
도 1의 점선은 NH₃가스를 실리콘웨이퍼에 도핑하고 열처리 후의 문턱전압의 변화를 나타내고, 실선은 ND3가스를 실리콘웨이퍼에 도핑하고 열처리 후의 문턱전압의 변화를 나타낸 그래프.
본 발명은 소자의 신뢰성을 향상시키기 위해 실리콘웨이퍼에 절연막 형성 후 질소원으로 기존에 사용하는 암모니아(NH3) 가스대신에 ND3가스를 사용하여 상압 또는 1토르(Torr)∼100토르의 저압, 600℃∼1000℃에서 5~100분 동안 열처리 혹은 800℃-1100℃의 온도범위에서 1-100초 동안 급속 열처리를 하거나 또는 10밀리토르 (mtorr)∼10토르의 저압, 상온∼600℃에서 5~100분 동안 플라즈마 처리를 통하여 절연막에 질소도핑을 실시한다. 또한 중수소(D2)를 ND3가스와 부피비로 1:1∼1:10으로 사용함으로써 ND3의 분압을 조절하거나 또는 1차로 절연막에 ND3가스를 도핑하고 2차로 절연막에 D2도핑후 열처리하여 절연막에 첨가될 질소의 양을 조절할 수 있다.
이하 본 발명을 다음의 실시예에 의하여 상세히 설명하고자 한다. 그러나 이들에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다.
<실시예 1>
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, ND3분위기에서 상압, 850℃의 온도로 1 시간 동안 열처리하였다. 이때 열처리 공정은 기존의 퍼니스(Furnace) 열처리를 사용하였다.
<실시예 2>
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, ND3분위기에서 상압, 1000℃의 온도로 10초 동안 열처리하였다. 이때 열처리 공정은 급속 열처리 퍼니스(Rapid Thermal Furnace) 열처리를 사용하였다.
<실시예 3>
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, ND3와 D2를 부피비로 1:9 혼합하여 ND3의 분압을 0.1로 조절하여 실리콘웨이퍼와 절연막의 계면에 존재하는 질소의 양을 조절한 후 상압, 1000℃에서 10초 동안 급속 열처리하였다.
<실시예 4>
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, ND3분위기에서 10 Torr의 저압, 850℃의 온도로 1 시간 동안 열처리하였다.
<실시예 5>
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, ND3분위기에서 1torr의 저압, 300℃의 온도로 5분 동안 플라즈마(Plasma) 처리하였다.
<실시예 6>
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, ND3분위기에서 상압, 900℃의 온도로 10초 동안 1차 열처리한 후, D2분위기에서 상압, 1000℃의 온도로 10초 동안 2차 열처리하였다.
< 비교예 >
실리콘웨이퍼에 통상의 방법을 이용하여 SiO2절연막을 형성한 후, 이를 NH3분위기에서 상압, 850℃의 온도로 1 시간 동안 실리콘웨이퍼를 열처리하였다.
< 시험예 >
실시예 1에서 실리콘웨이퍼에 SiO2절연막을 형성하고 ND3분위기에서 열처리한 실리콘웨이퍼와 비교예에서 실리콘웨이퍼에 SiO2절연막을 형성하고 NH3분위기에서 열처리한 실리콘웨이퍼를 0∼1000초 동안 J=10mA/cm2의 전기적 스트레스하 (Stress)에서 HP4145 반도체소자 측정 장비를 이용하여 문턱전압의 변화를 측정하였으며 그 결과를 도 1의 그래프에 도시하였다. 도 1에서 나타내고 있는 것처럼 NH3분위기 보다 ND3분위기에서 열처리한 실리콘웨이퍼가 훨씬 낮은 문턱전압의 변화를 나타내는 것을 알 수 있었다.
본 발명은 실리콘웨이퍼에 SiO2절연막을 형성한 후 실리콘웨이퍼와 절연막 (Si/SiO2)의 계면에 질소원으로 ND3가스를 도핑하여, 기존 NH3공정의 문제점인 수소 첨가에 의한 전자 트래핑으로 야기되는 소자의 문턱전압의 변화를 낮추어 소자의 특성 및 신뢰성을 개선시킬 수 있다.
Claims (6)
- 실리콘웨이퍼에 통상의 방법으로 SiO2절연막을 형성한 후, ND3분위기에서 실리콘웨이퍼의 절연막을 열처리하거나 또는 ND3와 D2를 이용하여 실리콘웨이퍼의 절연막을 열처리하는 것을 특징으로 하는 ND3을 이용한 반도체 소자용 극박막 절연막의 형성공정.
- 제 1항에 있어서, 상압 또는 저압(1torr-100torr)에서 600℃-900℃의 온도범위에서 5-100분 동안 열처리 하는 것을 특징으로 하는 ND3를 이용한 반도체 소자용 극박막 절연막의 형성공정.
- 제 1항에 있어서, 상압 또는 저압(1torr-100torr)에서 800℃-1100℃의 온도범위에서 1-100초 동안 급속 열처리 하는 것을 특징으로 하는 ND3를 이용한 반도체 소자용 극박막 절연막의 형성공정.
- 제 1항에 있어서, 열처리는 ND3분위기에서 저압(10mtorr-10torr), 상온∼ 600℃에서 5-100분 동안 플라즈마 처리하는 것을 특징으로 하는 ND3를 이용한 반도체 소자용 극박막 절연막의 형성공정.
- 제 1항에 있어서, ND3와 D2를 이용하여 1차로 ND3분위기에서 열처리하고 2차로 D2분위기에서 열처리하는 것을 특징으로 하는 ND3를 이용한 반도체 소자용 극박막 절연막의 형성공정.
- 제 1항에 있어서, ND3와 D2를 이용하여 ND3와 D2를 부피비로 1:1 ∼ 1:10 혼합하여 열처리하는 것을 특징으로 하는 ND3를 이용한 반도체 소자용 극박막 절연막의 형성공정.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990007762A KR100312017B1 (ko) | 1999-03-09 | 1999-03-09 | Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990007762A KR100312017B1 (ko) | 1999-03-09 | 1999-03-09 | Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000059872A true KR20000059872A (ko) | 2000-10-16 |
KR100312017B1 KR100312017B1 (ko) | 2001-11-03 |
Family
ID=19575992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990007762A KR100312017B1 (ko) | 1999-03-09 | 1999-03-09 | Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100312017B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210055148A (ko) | 2019-11-06 | 2021-05-17 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9214708U1 (de) * | 1992-10-29 | 1993-12-02 | Mauser-Werke GmbH, 50321 Brühl | Palettencontainer |
-
1999
- 1999-03-09 KR KR1019990007762A patent/KR100312017B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100312017B1 (ko) | 2001-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
US5880040A (en) | Gate dielectric based on oxynitride grown in N2 O and annealed in NO | |
KR100563748B1 (ko) | 반도체소자의제조방법 | |
KR101058882B1 (ko) | 초-저압에서 암모니아를 이용한 급속 열 어닐링을 통한 실리콘 옥시질화물의 질소 프로파일 테일러링 | |
US6197701B1 (en) | Lightly nitridation surface for preparing thin-gate oxides | |
US7429540B2 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
US6503846B1 (en) | Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates | |
US6548366B2 (en) | Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile | |
US6632747B2 (en) | Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile | |
US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
US8809141B2 (en) | High performance CMOS transistors using PMD liner stress | |
US6642156B2 (en) | Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics | |
KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
JP2007053392A (ja) | Mis型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 | |
US6780719B2 (en) | Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures | |
US6372581B1 (en) | Process for nitriding the gate oxide layer of a semiconductor device and device obtained | |
KR100312017B1 (ko) | Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 | |
Choi et al. | Effects of high temperature forming gas anneal on the characteristics of metal-oxide-semiconductor field-effect transistor with HfO 2 gate stack | |
Mukhopadhyay et al. | Ultrathin oxides using N2O on strained Si1− x Ge x layers | |
KR20030000575A (ko) | 반도체소자의 제조방법 | |
Huang et al. | Interface Trap Density Reduction Due to AlGeO Interfacial Layer Formation by Al Capping on Al 2 O 3/GeO x/Ge Stack | |
KR940007448B1 (ko) | 게이트절연막 형성방법 | |
JPH0823095A (ja) | 半導体装置及びその製造方法 | |
KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
Sun et al. | Gate Oxynitride Grown in N2O and Annealed in NO Using Rapid Thermal Processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |