KR20000055871A - 다채널 시스템 디코드장치 및 방법 - Google Patents

다채널 시스템 디코드장치 및 방법 Download PDF

Info

Publication number
KR20000055871A
KR20000055871A KR1019990004732A KR19990004732A KR20000055871A KR 20000055871 A KR20000055871 A KR 20000055871A KR 1019990004732 A KR1019990004732 A KR 1019990004732A KR 19990004732 A KR19990004732 A KR 19990004732A KR 20000055871 A KR20000055871 A KR 20000055871A
Authority
KR
South Korea
Prior art keywords
system clock
channel
value
unit
time
Prior art date
Application number
KR1019990004732A
Other languages
English (en)
Other versions
KR100335084B1 (ko
Inventor
범재영
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990004732A priority Critical patent/KR100335084B1/ko
Publication of KR20000055871A publication Critical patent/KR20000055871A/ko
Application granted granted Critical
Publication of KR100335084B1 publication Critical patent/KR100335084B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

다채널 시스템 디코드장치 및 방법은 하나 이상의 채널을 통해 서로 다른 시스템 클럭과 타임 베이스(time base)로 입력되는 다수개의 프로그램을 동시에 역다중화하도록 하기 위한 것으로서, 다채널 시스템 디코드장치에 있어서, 입력되는 다수개의 스트림중 선택된 프로그램들을 역다중화/디코드하는 멀티-채널 디멀티플렉스/디코드부와, 상기 멀티-채널 디멀티플렉스/디코드부의 신호에 따라 하나의 클럭 발생기로 서로 다른 타임 베이스(time base)를 갖는 시스템 타임들을 생성하는 멀티플 시스템 클럭 제어부로 구성되는데 그 요지가 있다.

Description

다채널 시스템 디코드장치 및 방법{apparatus and method for decoding multi program in multi-channel system}
본 발명은 다채널 시스템에 관한 것으로, 특히 다채널 시스템 디코드장치 및 방법에 관한 것이다.
일반적으로 시스템 복호기는 스트림을 입력받아 하나의 프로그램을 역다중화한다.
즉 입력받은 스트림중에서 사용자가 원하는 하나의 프로그램을 골라내어 비디오, 오디오 등의 복호기로 데이터를 전송한다.
또한, 동시에 립 싱크로니제이션(lip synchronization)을 위해서 시스템 타임 클럭(system time clock)정보를 각 복호기에 전송한다.
이하, 종래 기술에 따른 시스템 디코드장치에 대하여 엠펙 2(MPEG 2) 트랜스포트 스트림의 예를 들어 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 종래 기술에 따른 시스템 디코드장치를 나타낸 도면으로, 입력되는 채널(channel)을 디코드하여 하나 또는 다수의 프로그램이 포함된 트랜스포트 스트림을 출력하는 채널 특성 디코더(1)와, 상기 채널 특성 디코더(1)의 하나 또는 다수의 프로그램이 포함된 트랜스포트 스트림을 디멀티플렉싱하고 디코드하여 출력하는 트랜스포트 스트림 디멀티플렉서/디코더(2)와, 상기 트랜스포트 스트림 디멀티플렉서/디코더(2)의 신호에 따라 시스템 클럭을 제어하는 클럭 제어부(3)와, 상기 클럭 제어부(3)의 시스템 클럭에 따라 상기 트랜스포트 스트림 디멀티플렉서/디코더(2)의 신호를 디코드하여 비디오 신호를 출력하는 비디오 디코더(4)와, 상기 클럭 제어부(3)의 시스템 타임에 따라 상기 트랜스포트 스트림 디멀티플렉서/디코더(2)의 신호를 디코드하여 오디오 신호를 출력하는 오디오 디코더(5)로 구성된다.
도 2 는 도 1 의 시스템 디코더를 다수개 이용한 다채널 시스템 디코드장치를 나타낸 도면으로, 하나 또는 다수의 프로그램이 포함된 다수개의 스트림을 각각 디코드하여 출력하는 다수개의 시스템 디코더(system decoder)(10a~10n)와, 상기 다수개의 시스템 디코더(11)에서 디코드된 타임 정보에 따라 각각의 시스템 타임을 제어하는 다수개의 클럭 제어부(11a~11n)와, 상기 다수개의 클럭 제어부(11a~11n)의 시스템 타임에 따라 상기 다수개의 시스템 디코더(system decoder)(10a~10n)의 신호를 디코드하여 비디오 신호를 출력하는 다수개의 비디오 디코더(12a~12n)와, 상기 다수개의 클럭 제어부(11a~11n)의 시스템 타임에 따라 상기 다수개의 시스템 디코더(system decoder)(10a~10n)의 신호를 디코드하여 오디오 신호를 출력하는 다수개의 오디오 디코더(13a~13n)로 구성된다.
이와 같이 구성된 종래 기술에 따른 시스템 디코드장치 및 방법의 동작을 엠펙 2(MPEG 2) 트랜스포트 스트림의 예를 들어 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 1 에 도시된 바와 같이, 채널 특성 디코더(1)는 입력되는 채널(channel)을 디코드하여 하나 또는 다수의 프로그램이 포함된 트랜스포트 스트림을 출력한다.
그러면 트랜스포트 스트림 디멀티플렉서/디코더(2)는 상기 채널 특성 디코더(1)의 하나 또는 다수의 프로그램이 포함된 트랜스포트 스트림을 디멀티플렉싱 및 디코드하여 출력한다.
이어 클럭 제어부(3)는 상기 트랜스포트 스트림 디멀티플렉서/디코더(2)의 신호에 따라 시스템 클럭을 제어한다.
그러면 비디오 디코더(4)는 상기 클럭 제어부(3)의 시스템 타임에 따라 상기 트랜스포트 스트림 디멀티플렉서/디코더(2)의 신호를 디코드하여 비디오 신호를 출력한다.
아울러 오디오 디코더(5)는 상기 클럭 제어부(3)의 시스템 타임에 따라 상기 트랜스포트 스트림 디멀티플렉서/디코더(2)의 신호를 디코드하여 오디오 신호를 출력한다.
상기와 같은 종래 기술에 따른 시스템 디코드장치는 하나의 프로그램만을 역다중화하여 디코딩한다.
즉 전송되는 트랜스포트 스트림에 포함되어 있는 다수개의 프로그램들중에서 하나의 프로그램만을 역다중화하고 나서, 이 프로그램에 압축되어 포함된 비디오, 오디오 데이터만을 각각의 디코더로 전송한다.
또한, 도 2 에 도시된 바와 같이, 다수개의 시스템 디코더(system decoder)(10a~10n)는 하나 또는 다수의 프로그램이 포함된 다수개의 스트림을 각각 디코드하여 출력한다.
이어 다수개의 클럭 제어부(11a~11n)는 상기 다수개의 시스템 디코더(11)에서 디코드된 타임 정보에 따라 각각의 시스템 클럭을 제어한다.
그러면 다수개의 비디오 디코더(12a~12n)는 상기 각각의 클럭 제어부(11a~11n)의 시스템 타임에 따라 상기 다수개의 시스템 디코더(system decoder)(10a~10n)의 신호를 디코드하여 비디오 신호를 출력한다.
아울러 다수개의 오디오 디코더(13a~13n)는 상기 각각의 클럭 제어부(11a~11n)의 시스템 타임에 따라 상기 다수개의 시스템 디코더(system decoder)(10a~10n)의 신호를 디코드하여 오디오 신호를 출력한다.
상기와 같이 단순히 하나의 프로그램을 디코딩하는 시스템 디코드장치를 단순하게 반복 수행함으로써 다수개의 프로그램을 디코드하는 것이다.
그러나 종래 기술에 따른 시스템 디코드장치는 하나의 채널을 통해 입력되는 프로그램들중 두 개 이상의 프로그램을 동시에 보려고 할 경우 또는 여러 채널에서 들어오는 프로그램들을 동시에 보려 할 경우 도 1 에 도시된 바와 같은 구조를 반복으로 부가하여 디코드함으로써 시스템의 낭비가 많고, 효율이 낮아지는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 하나 이상의 채널을 통해 서로 다른 시스템 클럭과 타임 베이스(time base)로 입력되는 다수개의 프로그램을 동시에 역다중화하도록 한 다채널 시스템 디코드장치 및 방법을 제공하는데 그 목적이 있다.
도 1 은 종래 기술에 따른 시스템 디코드장치를 나타낸 도면
도 2 는 도 1 의 시스템 디코더를 다수개 이용한 다채널 시스템 디코드장치를 나타낸 도면
도 3 은 본 발명에 따른 다채널 시스템 디코드장치를 나타낸 도면
도 4 는 도 3 의 다중 시스템 클럭 제어부의 시스템 클럭 카운터 발생상태의 일예를 나타낸 도면
도면의 주요부분에 대한 부호의 설명
101a~101n : 다수개의 채널 특성 디코더
102 : 멀티-채널 디멀티플렉스/디코드부
103 : 멀티플 시스템 클럭 제어부
104a~104n : 다수개의 비디오 디코더
105a~105n : 다수개의 오디오 디코더
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다채널 시스템 디코드장치의 특징은, 다채널 시스템 디코드장치에 있어서, 입력되는 다수개의 스트림중 선택된 프로그램들을 역다중화/디코드하는 멀티-채널 디멀티플렉스/디코드부와, 상기 멀티-채널 디멀티플렉스/디코드부의 신호에 따라 하나의 클럭 발생기로 서로 다른 타임 베이스(time base)를 갖는 시스템 클럭을 생성하는 멀티플 시스템 클럭 제어부를 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다채널 시스템 디코드방법의 특징은, 하나의 프로그램의 시스템 클럭에 맞춰 시스템 클럭을 복원하는 단계와, 상기 복원된 시스템 클럭값과 다른 프로그램들의 샘플된 타임 스템프를 비교하여 이니셜 오프셋(initial offset)을 결정하는 단계와, 상기 이니셜 오프셋(initial offset)값에 따라 보정된 시스템 클럭값과 다음 타임 스템프값들에 따라 복원된 시스템 클럭값을 비교하여 디퍼런셜 오프셋(differential offset)값을 결정하는 단계와, 상기 디퍼런셜 오프셋(differential offset)값이 소정 상수만큼 변할 경우의 시스템 클럭값의 변화를 계산하여 유니트 디스토션(unit distortion)을 결정하는 단계와, 시스템 클럭 카운터가 상기 유니트 디스토션(unit distortion)에 소정 상수를 연산한 만큼 증가할 때마다 해당하는 시스템 클럭 카운터에 상수를 보정하는 단계를 포함하여 이루어지는데 있다.
상기 검출된 이니셜 오프셋과 넥스트 오프셋을 연산하여 디퍼런셜 오프셋(differential offset)을 검출하는 단계와, 상기 시스템 타임 디퍼런스와 디퍼런셜 오프셋을 연산하여 순차적으로 다수개의 유니트 디스토션(unit distortion)을 검출하는 단계와, 상기 다수개의 유니트 디스토션(unit distortion)으로부터 대표 유니트 디스토션의 평균값을 검출하는 단계와, 상기 하나의 프로그램의 시스템 클럭을 참조하여 상기 검출된 대표 유니트 디스토션값을 삽입하는 단계와, 상기 삽입된 유니트 디스토션의 평균값에 따라 가상 시스템 클럭으로 다른 프로그램의 시스템 타임을 발생하는 단계로 이루어지는데 다른 특징이 있다.
이하, 본 발명에 따른 다채널 시스템 디코드장치 및 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 3 은 본 발명에 따른 다채널 시스템 디코드장치를 나타낸 도면으로, 입력되는 채널(channel)을 디코드하여 하나 또는 다수의 프로그램이 포함된 스트림을 출력하는 다수개의 채널 특성 디코더(101a~101n)와, 상기 다수개의 채널 특성 디코더(101a~101n)에서 출력된 하나 또는 다수의 프로그램이 포함된 다수개의 스트림으로부터 선택된 프로그램들을 디멀티플렉싱하고 디코드하여 출력하는 멀티-채널 디멀티플렉스/디코드부(102)와, 상기 멀티-채널 디멀티플렉스/디코드부(102)의 신호에 따라 다수개의 시스템 클럭을 제어하는 멀티플 시스템 클럭 제어부(103)와, 상기 멀티플 시스템 클럭 제어부(103)의 시스템 타임에 따라 상기 멀티-채널 디멀티플렉서/디코더(102)의 신호를 디코드하여 비디오 신호를 출력하는 다수개의 비디오 디코더(104a~104n)와, 상기 멀티플 시스템 클럭 제어부(103)의 시스템 타임에 따라 상기 멀티-채널 디멀티플렉서/디코더(102)의 신호를 디코드하여 오디오 신호를 출력하는 다수개의 오디오 디코더(105a~105n)로 구성된다.
도 4 는 도 3 의 다중 시스템 클럭 제어부의 시스템 클럭 카운터 발생상태의 일예를 나타낸 도면으로, 두 개의 채널일 경우를 예를 들어 도시한 것이다.
이와 같이 구성된 본 발명에 따른 다채널 시스템 디코드장치 및 방법의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 다수개의 채널 특성 디코더(101a~101n)는 입력되는 채널(channel)을 디코드하여 하나 또는 다수의 프로그램이 포함된 스트림을 각각 출력한다.
그러면 멀티-채널 디멀티플렉스/디코드부(102)는 상기 다수개의 채널 특성 디코더(101a~101n)에서 각각 출력된 다수개의 하나 또는 다수의 프로그램이 포함된 스트림으로부터 선택된 프로그램들을 디멀티플렉싱하고 디코드하여 그 결과신호를 출력한다.
이에 따라 멀티플 시스템 클럭 제어부(103)는 상기 멀티-채널 디멀티플렉스/디코드부(102)의 신호에 따라 다수개의 시스템 클럭을 제어한다.
상기 멀티플 시스템 클럭 제어부(103)는 하나의 시스템 클럭을 이용하여 부호화된 스트림의 경우 하나의 시스템 클럭 제어 블록이 필요하지만 다수개개의 스트림을 동시에 입력받는 경우 각각의 스트림이 각기 다른 시스템 클럭과 타임 베이스를 갖기 때문에 각각에 따른 시스템 클럭 제어를 위해 필요하다.
즉 멀티플 시스템 클럭 제어부(103)는 입력되는 채널 1로부터 제 1 타임 스템프(201)를 검출한다.
그러면 클럭 복원부(202)는 상기 제 1 타임 스템프(201)로부터 채널 1 시스템 클럭(202a)을 복원한 후 시스템 클럭 카운터(202b)의 카운트값을 보정한다.
상기 보정된 시스템 클럭 카운터(202b)의 카운트값은 상기 채널 1의 시스템 타임으로 이용되고, 상기 복원된 채널 1 시스템 클럭(202a)에 따라 디스플레이 클럭(204)을 발생한다.
또한, 입력되는 채널 2로부터 제 1 타임 보정부(205)는 제 2 타임 스템프(205a)를 검출하고, 아울러 상기 시스템 클럭 카운터(202b)로부터 제 1 시스템 타임(205b)을 검출한다.
아울러 입력되는 채널 2로부터 제 2 타임 보정부(206)는 제 3 타임 스템프(206a)를 검출하고, 상기 시스템 클럭 카운터(202b)로부터 제 2 시스템 타임(206b)을 검출한다.
그러면 오프셋 보정부(208)는 상기 제 2 타임 스템프(205a)와 제 1 시스템 타임(205b)을 감산하여 이니셜 오프셋(initial offset)(208a)을 검출하고, 상기 제 3 타임 스템프(206a)와 제 2 시스템 타임(206b)을 감산하여 넥스트 오프셋(next offset)(208b)을 검출한다.
이에 따라 디퍼런셜 보정부(209)는 상기 제 1 시스템 타임(205b)과 제 2 시스템 타임(206b)을 감산하여 시스템 타임 디퍼런스(system time difference)(209a)를 검출하고, 상기 오프셋 보정부(208)에서 검출된 이니셜 오프셋(208a)과 넥스트 오프셋(208b)을 감산하여 디퍼런셜 오프셋(differential offset)(208b)을 검출한다.
이어 유니트 디스토션 검출부(210)는 상기 디퍼런셜 보정부(209)에서 검출된 시스템 타임 디퍼런스(209a)와 디퍼런셜 오프셋(differential offset)(208b)을 제산하여 제 1 유니트 디스토션(unit distortion)(210a)을 검출한 후 순차적으로 제 2 유니트 디스토션(210b) 및 제 n 유니트 디스토션을 검출한다.
이후 에버리지 유니트 디스토션(average unit distortion)(211)은 상기 유니트 디스토션 검출부(210)에서 검출된 유니트 디스토션 값을 비중을 두고 연산하여 대표 유니트 디스토션값을 검출한다.
그러면 오프셋 인서션 루틴(offset insertion routine)(212)은 상기 채널 1 시스템 클럭(202a)을 참조하여 상기 에버리지 유니트 디스토션(211)에서 검출된 대표 유니트 디스토션값을 삽입한다.
이에 따라 가상 시스템 클럭 발생부(213)는 상기 채널 1 시스템 클럭(202a)에 삽입된 대표 유니트 디스토션값에 따라 가상 시스템 클럭으로 채널 2 시스템 타임(214)을 발생한다.
그러면 다수개의 비디오 디코더(104a~104n)는 상기 멀티플 시스템 클럭 제어부(103)에서 각각에 제공되는 시스템 타임에 따라 상기 멀티-채널 디멀티플렉서/디코더(102)의 신호를 디코드하여 비디오 신호를 출력한다.
즉 다수개의 비디오 디코더(104a~104n)는 상기 멀티플 시스템 클럭 제어부(103)에서 제공되는 채널 2 시스템 타임(214)에 따라 상기 멀티-채널 디멀티플렉서/디코더(102)의 신호를 디코드하여 비디오 신호를 출력한다.
아울러 다수개의 오디오 디코더(105a~105n)는 상기 멀티플 시스템 클럭 제어부(103)에서 각각에 제공되는 시스템 타임에 따라 상기 멀티-채널 디멀티플렉서/디코더(102)의 신호를 디코드하여 오디오 신호를 출력한다.
즉 다수개의 오디오 디코더(105a~105n)는 상기 멀티플 시스템 클럭 제어부(103)에서 제공되는 채널 2 시스템 타임(214)에 따라 상기 멀티-채널 디멀티플렉서/디코더(102)의 신호를 디코드하여 오디오 신호를 출력한다.
이상에서 설명한 바와 같이 본 발명에 따른 다채널 시스템 디코드장치 및 방법에 있어서는 하나 이상의 채널을 통해 서로 다른 시스템 클럭과 타임 베이스(time base)로 입력되는 다수개의 프로그램을 동시에 역다중화하도록 함으로써 시스템의 효율을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 다채널 시스템 디코드장치에 있어서,
    입력되는 다수개의 스트림중 선택된 프로그램들을 역다중화/디코드하는 멀티-채널 디멀티플렉스/디코드부와;
    상기 멀티-채널 디멀티플렉스/디코드부의 신호에 따라 하나의 클럭 발생기로 서로 다른 타임 베이스(time base)를 갖는 시스템 타임들을 생성하는 멀티플 시스템 클럭 제어부를 포함하여 구성된 것을 특징으로 하는 다채널 시스템 디코드장치.
  2. 하나의 프로그램의 시스템 클럭에 맞춰 시스템 클럭을 복원하는 단계와;
    상기 복원된 시스템 클럭값과 다른 프로그램들의 샘플된 타임 스템프를 비교하여 이니셜 오프셋(initial offset)을 결정하는 단계와,
    상기 이니셜 오프셋(initial offset)값에 따라 보정된 시스템 클럭값과 다음 타임 스템프값들에 따라 복원된 시스템 클럭값을 비교하여 디퍼런셜 오프셋(differential offset)값을 결정하는 단계와;
    상기 디퍼런셜 오프셋(differential offset)값이 소정 상수만큼 변할 경우의 시스템 클럭값의 변화를 계산하여 유니트 디스토션(unit distortion)을 결정하는 단계와;
    시스템 클럭 카운터가 상기 유니트 디스토션(unit distortion)에 소정 상수를 연산한 만큼 증가할 때마다 해당하는 시스템 클럭 카운터에 상수를 보정하는 단계를 포함하여 구성된 것을 특징으로 하는 다채널 시스템 디코드방법.
  3. 제 2 항에 있어서,
    상기 검출된 이니셜 오프셋과 넥스트 오프셋을 연산하여 디퍼런셜 오프셋(differential offset)을 검출하는 단계와;
    상기 시스템 타임 디퍼런스와 디퍼런셜 오프셋을 연산하여 순차적으로 다수개의 유니트 디스토션(unit distortion)을 검출하는 단계와;
    상기 다수개의 유니트 디스토션(unit distortion)으로부터 대표 유니트 디스토션의 평균값을 검출하는 단계와;
    상기 하나의 프로그램의 시스템 클럭을 참조하여 상기 검출된 대표 유니트 디스토션값을 삽입하는 단계와;
    상기 삽입된 유니트 디스토션의 평균값에 따라 가상 시스템 클럭으로 다른 프로그램의 시스템 타임을 발생하는 단계를 포함하여 구성된 것을 특징으로 하는 다채널 시스템 디코드방법.
KR1019990004732A 1999-02-10 1999-02-10 다채널 시스템 디코드장치 및 방법 KR100335084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990004732A KR100335084B1 (ko) 1999-02-10 1999-02-10 다채널 시스템 디코드장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990004732A KR100335084B1 (ko) 1999-02-10 1999-02-10 다채널 시스템 디코드장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000055871A true KR20000055871A (ko) 2000-09-15
KR100335084B1 KR100335084B1 (ko) 2002-05-02

Family

ID=19574066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004732A KR100335084B1 (ko) 1999-02-10 1999-02-10 다채널 시스템 디코드장치 및 방법

Country Status (1)

Country Link
KR (1) KR100335084B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913880B1 (ko) * 2005-10-14 2009-08-26 삼성전자주식회사 휴대방송 시스템에서 선호 채널 관리 장치 및 방법
KR101466981B1 (ko) * 2008-02-04 2014-12-01 엘지전자 주식회사 Ｐｉｐ 지원 디스플레이 장치, 이를 이용한 시스템 온 칩및 ｄｍｂ 단말기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334978A (ja) * 1993-05-25 1994-12-02 Matsushita Electric Ind Co Ltd 復号化装置
JPH08111861A (ja) * 1994-10-12 1996-04-30 Mitsubishi Electric Corp 画像伝送装置及び画像伝送方法
JPH09130765A (ja) * 1995-11-01 1997-05-16 Mitsubishi Electric Corp 多重チャンネル受信装置
JP2970558B2 (ja) * 1996-10-25 1999-11-02 日本電気株式会社 オーディオ／ビデオ／コンピュータグラフィクス同期再生合成方式及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913880B1 (ko) * 2005-10-14 2009-08-26 삼성전자주식회사 휴대방송 시스템에서 선호 채널 관리 장치 및 방법
US8750337B2 (en) 2005-10-14 2014-06-10 Samsung Electronics Co., Ltd. Apparatus and method for managing a preference channel in a mobile broadcast system
KR101466981B1 (ko) * 2008-02-04 2014-12-01 엘지전자 주식회사 Ｐｉｐ 지원 디스플레이 장치, 이를 이용한 시스템 온 칩및 ｄｍｂ 단말기

Also Published As

Publication number Publication date
KR100335084B1 (ko) 2002-05-02

Similar Documents

Publication Publication Date Title
US7356051B2 (en) Digital visual interface with audio and auxiliary data cross reference to related applications
US8285106B2 (en) Information processing apparatus
US6330033B1 (en) Pulse detector for ascertaining the processing delay of a signal
US20060078305A1 (en) Method and apparatus to synchronize audio and video
CN100588261C (zh) 将视频数据及音频数据同步的方法及系统
CA2421788A1 (en) Regeneration of program clock reference data for mpeg transport streams
MX9801215A (es) Un metodo y aparato para codificar sistemas de corrientes de bits para su conexion sin suturas.
TW200736939A (en) Apparatus and method for determining displaying duration of video frame
KR100335084B1 (ko) 다채널 시스템 디코드장치 및 방법
US7961792B2 (en) Robust system for maintaining audio/video synchronization during playback of multimedia streams with no embedded time stamps
US6243032B1 (en) Decode apparatus that can accommodate dynamic change in sample data attribute during decoding process
KR20060105890A (ko) 디지털 방송 수신 장치 및 그 장치에서의 동기화 처리 방법
KR20110129559A (ko) 디지털 광고 삽입기를 위한 비동기 직렬 인터페이스 스위쳐
KR100864009B1 (ko) 오디오／비디오 동기화 방법
US7903774B2 (en) Method for creating a system clock in a receiver device and corresponding receiver device
JP2007195208A (ja) 情報処理装置および方法、記録媒体、並びにプログラム
KR100724867B1 (ko) 디지털 멀티미디어 방송 시스템에서 멀티 채널 전송을 위한멀티 채널 생성 및 재생 방법
JP3958531B2 (ja) 同期制御装置
JP3944845B2 (ja) 情報処理装置および方法、記録媒体、並びにプログラム
KR100322551B1 (ko) 엠펙 신호 복원장치
KR19980026747A (ko) MPEG-2 운송비트열 재다중화기의 PCR 수정장치(PCR corrector of MPEG-2 transport stream remultiplexer)
KR100617083B1 (ko) 디지털 방송 수신기의 시스템 클럭 제어 장치
KR20020004689A (ko) 엠펙 다중화에서의 타임 스탬프 발생장치 및 그 제어방법
JPH04291892A (ja) 多地点テレビ会議制御装置
KR970004791B1 (ko) 텔레비젼 압축영상신호와 음성신호의 디.에스.3(ds3) 신호로의 다중/역다중화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee