KR20000047257A - 다수의 채널복조기 제어장치 - Google Patents

Abstract

본 발명은 다수의 채널복조기에 각각 데이터 버퍼를 설치하여 하나의 서브프로세서를 통해서 다수의 코드복조기를 제어함으로써 통신시스템의 채널수신장치 구현시에 보드의 크기 및 비용을 절감할 수 있도록 된 다수의 채널복조기 제어장치에 관한 것이다.

본 발명에 의하면 채널수신장치의 서브프로세서(23)는 수신부메인 프로세서(14)로부터 입력되는 채널 복조에 따른 제어데이터를 근거로 각 채널복조기(11)에 복조 채널을 셋팅함과 더불어 각 채널복조기(11)로부터 복조된 본래의 코드데이터가 해당 버퍼(21)에 저장되어 있는지 여부를 상태정보저장부(22)의 비트데이터를 검색하여 파악하고, 해당 버퍼(21)에 코드데이터가 저장된 것으로 판정된 경우에는 상기 코드데이터를 독출하여 수신부메인 프로세서(14)로 출력제어하게 된다. 그리고, 수신부 메인프로세서(14)는 서브프로세서(23)으로부터 출력되는 코드데이터를 수신하여 수신데이터처리부로 출력하는 것을 특징으로 한다.

Description

다수의 채널복조기 제어장치

본 발명은 다수의 채널복조기를 구비하는 통신시스템의 채널수신장치에 관한 것으로, 특히 다수의 채널복조기에 각각 데이터 버퍼를 설치하여 하나의 서브프로세서를 통해서 다수의 코드복조기를 제어함으로써 통신시스템의 채널수신장치 구현시에 보드의 크기 및 비용을 절감할 수 있도록 된 다수의 채널복조기 제어장치에 관한 것이다.

현재에는 산업발달등으로 인한 자동화 및 고속화 추세에 부응하여 데이터통신 분야의 부가기능 요구가 점차 다양해지고 있으며, 이러한 데이터통신의 서비스질을 향상시키기 위해 연구 및 기술개발 노력이 다각도로 이루어지고 있다.

또한, 일반적으로 하나의 시스템 또는 단말기를 구동하기 위해서는 각 구성들을 유기적으로 결합시키기 위한 별도의 제어요소를 구비하게 되는 바, 이는 통상적으로 프로세서를 통해서 관장하여 처리하게 되며, 이 때 각 구성들간의 통신은 소정의 프로토콜을 근거로 이루어지게 된다.

한편, 도1은 다수개의 채널복조기를 구비한 통신시스템의 채널수신장치의 내부구성을 개략적으로 나타낸 블록구성도이다.

도1에서, 참조번호 11은 이후에 설명할 서브프로세서(12)의 제어에 따라 도시되지 않은 채널선택기로부터 송출되는 채널 중간주파수를 각 채널별 코드데이터로 복조하여 송출하는 다수의 채널복조기(11: 11₁∼11_N)이다. 여기서, 상기 채널선택기는 도시되지 않은 RF장치로부터 송출되는 채널 중간주파수를 선택하여 다수의 채널복조기(11)로 송출하게 된다.

또한, 도1에서 참조번호 12는 상기 다수의 채널복조기(11)를 제어하는 다수의 서브프로세서(12: 12₁∼12_N)로서, 이후에 설명한 수신부메인 프로세서(14)로부터 송출되는 채널 복조에 따른 제어데이터를 근거로 채널복조기(11)의 복조 채널을 셋팅함과 더불어 채널복조기(11)로부터 복조된 본래의 코드데이터를 수신받아 수신부메인 프로세서(14)로 송출하게 된다. 여기서, 수신부메인 프로세서(14)로부터 송출되는 채널 복조에 따른 제어데이터는 통신시스템을 총괄하여 제어하는 중심국제어프로세서(도시되지 않음)로부터 통신프로포콜에 따라 생성되어 수신데이터처리부를 통해서 채널수신장치로 송출되는 것으로서, 예컨대 호접속을 요구하는 통신단말기의 송신채널과 수신채널을 일치시키기 위한 채널정보를 칭하는 것이다.

또한, 도1에서 참조번호 13은 상기 서브프로세서(12)로부터 송출되는 코드데이터를 이후에 설명할 수신부메인 프로세서(14)로 인가함과 더불어 수신부메인 프로세서(14)로부터 송출되는 채널 복조에 따른 제어데이터를 서브프로세서(12)로 인가하는 인터페이스 기능을 수행하는 인터페이스부이고, 14는 도시되지 않은 수신데이터처리부로부터 송출되는 채널정보 즉, 채널 복조에 따른 제어데이터를 수신하여 다수의 서브프로세서(12)와 각각 결합되는 채널복조기(11)의 해당 복조 채널을 셋팅하도록 제어함과 더불어 해당 코드복조기(11)로부터 복조된 본래의 코드데이터를 인터페이스부(13)를 통해 입력받아 수신데이터처리부로 송출하는 수신부 메인프로세서이다.

즉, 상기한 구성된 통신시스템의 채널수신장치는 도시되지 않은 중심국제어 프로세서로부터 채널정보 즉, 채널 복조에 따른 제어데이터가 수신되면 수신부메인 프로세서(14)를 통해 수신된 상기 제어데이터를 다수의 서브프로세서(12)로 인가하고, 다수의 서브프로세서(12)는 각각 결합된 채널복조기(11)의 복조 채널을 셋팅하게 된다.

또한, 다수의 서브프로세서(12)가 수신부 메인프로세서(14)로부터 인가된 제어데이터를 근거로 각각 결합된 채널복조기(11)의 복조 채널을 설정한 상태에서, 각 코드복조기(11)는 도시되지 않은 채널선택기로부터 채널 중간주파수가 송출되면 상기 셋팅된 복조 채널을 근거로 복조처리함과 더불어 복조된 본래의 코드데이터를 해당 서브프로세서(12)로 인가하게 되고, 각 서브프로세서(12)는 코드복조기(11)로부터 복조되어 인가되는 코드데이터를 일시 저장한 후 수신부 메인프로세서(14)의 송출요구에 따라 인터페이스부(13)를 통해 수신부 메인프로세서(14)로 송출하게 된다.

그리고, 상기 수신부 메인프로세서(14)는 각 서브프로세서(12)를 순차적으로 선택하여 각 서브프로세서(12)에 일시 저장되어 있는 코드데이터를 검출하고 코드데이터가 저장되어 있는 각 서브프로세서(12)로 송출요구를 수행함과 더불어 각 서브프로세서로(12)부터 송출되는 코드데이터를 인터페이스(13)를 통해 수신하여 도시되지 않은 수신데이터 처리장치로 송출제어하게 된다.

한편, 상기한 구성으로 된 채널수신장치에 있어서는 다수의 채널복조기(11)에 각각 서브프로세서(12)가 결합되어 해당 채널복조기를 제어할 수 있도록 설계되어 있으며, 이 다수의 서브프로세서(12)와 수신부 메인프로세서(14) 사이에는 데이터 충돌 등을 방지하기 위한 인터페이스부(13)가 설치되어 있다.

그런데, 상기 채널수신장치는 다수의 채널복조기(11)에 각각 서브프로세서(12)가 결합되어 구성되므로 채널수신장치 구현상에 사용 칩수가 많아져 비용이 높아지고 특히, 한정된 크기를 가지는 보드에 공간을 많이 차지함과 더불어 유지보수 비용이 높아지게 되는 문제점이 있었다.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로 다수개의 채널복조기와 단일 서브프로세서 사이에 데이터 버퍼링을 위한 버퍼를 설치하고 서브프로세서와 수신부메인 프로세서를 직접 결합함으로써 통신시스템의 채널수신장치 구현시에 보드의 크기 및 비용을 절감할 수 있도록 된 다수의 채널복조기 제어장치에 그 목적이 있다.

도1은 일반적인 통신시스템의 채널수신장치의 내부구성을 개략적으로 나타낸 블록구성도.

도2는 본 발명의 1 실시예에 따른 다수의 채널복조기 제어장치의 구성을 나타낸 블록구성도.

도3은 도2에 도시된 상태정보저장부(22)의 메모리 맵도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

11₁∼11_N: 채널복조기, 12₁∼12_N: 서브프로세서,

13 : 인터페이스, 14, 22 : 수신부 메인프로세서,

21₁∼21_N: 버퍼, 23 : 상태정보 저장부.

상기한 목적을 실현하기 위한 본 발명에 따른 다수의 채널복조기 제어장치는 RF장치로부터 입력되는 중간주파수신호를 복조하는 복조수단과 이 복조수단으로부터 입력되는 변조데이터를 채널주파수에 따라 선택하는 채널선택기를 구비하여 수신데이터처리장치로부터 송출되는 채널 복조 제어데이터를 근거로 상기 채널선택기에 의해 선택된 채널의 채널주파수를 입력받아 본래의 코드데이터로 복조하여 수신처리하는 채널수신장치에 있어서; 서브프로세서의 제어에 따라 상기 채널선택기로부터 선택된 채널의 채널주파수를 본래의 코드데이터로 복조하는 다수개의 채널복조기와, 이 채널복조기로부터 출력되는 코드데이터를 일시저장하는 다수개의 버퍼, 상기 다수개의 버퍼의 코드데이터 저장여부에 따른 상태정보를 저장하는 상태정보저장수단, 메인프로세서의 제어에 따라 상기 다수개의 채널복조기에 복조 채널을 셋팅제어함과 더불어 상태정보저장수단의 상태정보를 파악하여 해당 버퍼의 코드데이터를 독출하여 송출제어하는 서브프로세서 및, 상기 수신데이터 처리장치로부터의 송출되는 채널 복조 제어데이터를 근거로 서브프로세서를 제어함과 더불어 서브프로세서로부터 송출되는 코드데이터를 수신데이터처리장치로 송출제어하는 메인프로세서를 포함하여 구성된 것을 특징으로 한다.

또한, 상기 버퍼는 선입선출방식의 피포(FIFO)메모리인 것을 특징으로 한다.그리고, 상기 상태정보저장수단은 각 버퍼의 코드데이터 저장여부에 따른 상태정보를 각 버퍼에 대응하는 비트수인 것을 특징으로 한다.

또한, 상기 다수의 채널복조기와 각각 버퍼가 결합되고 이 각 버퍼와 서브프로세서가 결합되며 이 서브프로세서와 각 버퍼가 결합된 사이에 상태정보저장부가 병렬로 결합되어 구성되는 것을 특징으로 한다.

상기 구성으로 된 본 발명에 의하면, 채널수신장치의 서브프로세서는 수신부메인 프로세서로부터 송출되는 채널 복조에 따른 제어데이터를 근거로 각 채널복조기에 복조 채널을 셋팅함과 더불어 각 채널복조기로부터 복조된 본래의 코드데이터가 해당 버퍼에 저장되어 있는지 여부를 상태정보저장수단의 비트데이터를 검색하여 파악하고 해당 버퍼에 코드데이터가 저장된 것으로 판정된 경우에는 상기 코드데이터를 독출하여 수신부메인 프로세서로 송출제어하게 된다. 그리고, 수신부 메인프로세서는 서브프로세서으로부터 출력되는 코드데이터를 수신하여 수신데이터처리부로 송출제어하게 된다.

또한, 다수의 채널복조기 제어장치는 다수의 채널복조기와 데이터 버퍼링을 위한 버퍼를 각각 결합하고 이 각 버퍼와 서브프로세서가 결합함과 더불어 서브프로세서와 각 버퍼가 결합된 사이에 상태정보저장수단이 병렬로 결합되어 구성됨으로써 채널수신장치 구현시에 보드의 크기 및 비용을 절감할 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도2는 본 발명의 1 실시예에 따른 다수의 채널복조기 제어장치의 내부구성을 나타낸 블록구성도로서, 도2에서 도1에 도시된 장치와 동일한 기능을 수행하는 부분에 대해서는 동일한 참조부호를 부여하고 그 상세한 설명을 생략한다.

도2에서, 참조번호 21은 각 채널복조기(11)로부터 복조되는 코드데이터를 일시저장하는 버퍼(21₁∼21_N)로서, 선입선출방식의 피포(FIFO : First In First Out)메모리이고, 22는 상기 버퍼(21)의 코드데이터 저장상태를 도3에 도시된 바와 같이 소정의 비트데이터 예컨대 "1" 또는 "0"으로 저장하는 상태정보 저장부, 23은 상기 다수의 코드복조기(11)를 제어하는 서브프로세서로서, 상기 수신부메인 프로세서(14)로부터 입력되는 채널 복조 제어데이터를 근거로 각 코드복조기(11)의 복조 채널을 셋팅함과 더불어 상태정보저장부(22)의 비트데이터를 검색하여 예컨대 "1"로 셋팅된 비트에 해당되는 버퍼(21)를 선택하여 해당 버퍼(21)에 일시저장된 코드데이터를 수신부메인 프로세서(14)로 출력제어하게 된다.

또한, 다수의 채널복조기 제어장치는 다수의 채널복조기(11)에 각각 코드데이터 버퍼링을 위한 버퍼(21)가 결합되고, 이 각각의 버퍼(21)는 서브프로세서(23)가 결합되며, 이 서브프로세서(23)와 다수의 버퍼(21)가 결합된 사이에 상태정보저장부(22)가 병렬로 결합되어 구성된다. 그리고, 서브프로세서(23)와 수신부메인 프로세서(14)가 직접 결합되고, 이 수신부메인 프로세서(14)는 도시되지 않은 수신데이터처리부와 소정의 인터페이스를 통해 결합되며, 상기 다수의 채널복조기(11)는 도시되지 않은 채널선택기와 결합되어 구성된다

이어, 상기한 구성으로 된 다수의 채널복조기 제어장치에 대한 동작을 설명한다.

우선, 통신시스템 채널수신장치의 수신부메인 프로세서(14)는 수신데이터처리부로부터 송출되는 채널정보 즉, 채널 복조에 따른 제어데이터를 수신하여 서브프로세서(12)로 송출하고, 서브프로세서(23)는 메인프로세서(14)로부터 송출되는 채널 복조에 따른 제어데이터를 수신하여 이를 근거로 각 채널복조기(11)에 복조 채널을 셋팅하게 된다.

이후, 상기 각 채널복조기(11)는 서브프로세서(23)로부터 셋팅된 복조 채널에 따라 도시되지 않은 채널선택기로부터 송출되는 채널 중간주파수가 수신되면 상기 셋팅된 복조 채널을 근거로 수신된 채널 중간주파수를 복조처리함과 더불어 복조된 본래의 코드데이터를 해당 버퍼(21)로 송출하게 된다.

이어, 상기 각 버퍼(21)는 해당 채널복조기(11)로부터 송출되는 코드데이터를 수신하여 일시저장함과 더불어 코드데이터 저장 여부를 상태정보저장부(22)로 소정의 플레그데이터 예컨대 "1" 또는 "0"로 송출하고, 이때 상태정보저장부(22)는 해당 버퍼(21)로부터 코드데이터 저장 여부에 따른 소정의 플레그데이터가 수신되면 도3에 되시된 바와 같이 상태정보 테이블에 해당 버퍼의 비트데이터를 예컨대 "1" 또는 "0"로 셋팅하게 된다.

한편, 상기 서브프로세서(23)는 상태정보저장부(22)의 상태정보 테이블을 주기적으로 검색하여 해당 상태정보 테이브에 비트가 예컨대 "1"로 셋팅된 비트데이터가 존재하게 되면 해당 비트데이터에 해당하는 버퍼(21)로 소정의 인에이블신호를 송출하게 되고, 이 버퍼(21)는 서브프로세서(23)로부터 송출되는 인에이블신호에 따라 기저장된 코드데이터를 독출하여 서브프로세서(23)로 송출하게 된다.

이후, 서브프로세서(23)은 수신된 코드데이터를 수신부 메인프로세서(14)로 출력하게 되고 수신부메인 프로세서(14)는 도시되지 않은 메인 서브인터페이스를 통해 수신데이터처리부로 송출하게 된다.

즉, 상기한 실시예에 의하면, 채널수신장치의 서브프로세서(23)는 수신부메인 프로세서(14)로부터 입력되는 채널 복조에 따른 제어데이터를 근거로 각 채널복조기(11)에 복조 채널을 셋팅함과 더불어 각 채널복조기(11)로부터 복조된 본래의 코드데이터가 해당 버퍼(21)에 저장되어 있는지 여부를 상태정보저장부(22)의 비트데이터를 검색하여 파악하고, 해당 버퍼(21)에 코드데이터가 저장된 것으로 판정된 경우에는 상기 코드데이터를 독출하여 수신부메인 프로세서(14)로 송출제어하게 된다. 그리고, 수신부 메인프로세서(14)는 서브프로세서(23)으로부터 송출되는 코드데이터를 수신하여 수신데이터처리부로 송출처리하게 된다.

또한, 다수의 채널복조기 제어장치는 다수의 채널복조기와 데이터 버퍼링을 위한 버퍼를 각각 결합하고 이 각 버퍼와 서브프로세서가 결합함과 더불어 서브프로세서와 각 버퍼가 결합된 사이에 상태정보저장수단이 병렬로 결합되어 구성됨으로써 채널수신장치 구현시에 보드의 크기 및 비용을 절감할 수 있게 된다.

또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 다수개의 채널복조기와 단일 서브프로세서 사이에 데이터 버퍼링을 위한 버퍼를 설치하고 서브프로세서와 수신부메인 프로세서를 직접 결합함으로써 통신시스템의 채널수신장치 구현시에 보드의 크기 및 비용을 절감할 수 있도록 된 다수의 채널복조기 제어장치를 실현할 수 있게 된다.

Claims (4)

1. RF장치로부터 입력되는 중간주파수신호를 복조하는 복조수단과 이 복조수단으로부터 입력되는 변조데이터를 채널주파수에 따라 선택하는 채널선택기를 구비하여 수신데이터처리장치로부터 송출되는 채널 복조 제어데이터를 근거로 상기 채널선택기에 의해 선택된 채널의 채널주파수를 입력받아 본래의 코드데이터로 복조하여 수신처리하는 채널수신장치에 있어서;

   서브프로세서의 제어에 따라 상기 채널선택기로부터 선택된 채널의 채널주파수를 본래의 코드데이터로 복조하는 다수개의 채널복조기와,

   이 채널복조기로부터 출력되는 코드데이터를 일시저장하는 다수개의 버퍼,

   상기 다수개의 버퍼의 코드데이터 저장여부에 따른 상태정보를 저장하는 상태정보저장수단,

   메인프로세서의 제어에 따라 상기 다수개의 채널복조기에 복조 채널을 셋팅제어함과 더불어 상태정보저장수단의 상태정보를 파악하여 해당 버퍼의 코드데이터를 독출하여 송출제어하는 서브프로세서 및,

   상기 수신데이터 처리장치로부터의 송출되는 채널 복조 제어데이터를 근거로 서브프로세서를 제어함과 더불어 서브프로세서로부터 송출되는 코드데이터를 수신데이터처리장치로 송출제어하는 메인프로세서를 포함하여 구성된 것을 특징으로 하는 다수의 채널복조기 제어장치.
2. 제 1 항에 있어서,

   상기 다수의 채널복조기와 각각 버퍼가 결합되고 이 각 버퍼와 서브프로세서가 결합되며 이 서브프로세서와 각 버퍼가 결합된 사이에 상태정보저장부가 병렬로 결합되어 구성되는 것을 특징으로 하는 다수의 채널복조기 제어장치.
3. 제 1 항에 있어서,

   상기 버퍼는 선입선출방식의 피포(FIFO)메모리인 것을 특징으로 하는 다수의 코드복조기 제어장치.
4. 제 1 항에 있어서,

   상기 상태정보저장수단은 각 버퍼의 코드데이터 저장여부에 따른 상태정보를 각 버퍼에 대응하는 비트수인 것을 특징으로 하는 수의 코드복조기 제어장치.