KR20000046725A - Bonding structure of silicon wafer and substrate - Google Patents

Bonding structure of silicon wafer and substrate Download PDF

Info

Publication number
KR20000046725A
KR20000046725A KR1019980063442A KR19980063442A KR20000046725A KR 20000046725 A KR20000046725 A KR 20000046725A KR 1019980063442 A KR1019980063442 A KR 1019980063442A KR 19980063442 A KR19980063442 A KR 19980063442A KR 20000046725 A KR20000046725 A KR 20000046725A
Authority
KR
South Korea
Prior art keywords
substrate
silicon wafer
bonding
conductive
wafer
Prior art date
Application number
KR1019980063442A
Other languages
Korean (ko)
Inventor
이미경
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980063442A priority Critical patent/KR20000046725A/en
Publication of KR20000046725A publication Critical patent/KR20000046725A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A bonding structure of a silicon wafer and a substrate is provided to simplify the connection of the silicon wafer and the substrate without using expensive apparatuses. CONSTITUTION: A bonding structure of a silicon wafer and a substrate includes a fixing member(38), an attachment member(39), and a signal transfer member(37). The fixing member(38) supports a conductive pole with a non-conductive tape sheet for the coupling of the silicon wafer and the substrate. The attachment member(39) is formed on both sides of the fixing member, and the attachment member is adhesive. The signal transfer member(37) according to the present invention is implemented between the wafer and the substrate on which a pattern of the lead frame is formed penetrating the fixing member and attachment member.

Description

실리콘 웨이퍼와 기판의 접합 구조Bonding Structure of Silicon Wafer and Substrate

본 발명은 반도체 제조 과정에서 실리콘 웨이퍼와 기판을 접합(bonding)하는 접합 구조에 관한 것으로써 보다 상세하게는 종래 와이어 본딩에 의한 다단계의 접합 공정의 번잡함과 이에 의한 불량률의 상승을 배제하고 접합을 위한 고가의 전용 장비를 배제하여 불량률을 현저하게 저감시키면서도 접합이 간단하게 이루어질 수 있도록 된 실리콘 웨이퍼와 기판의 접합 구조에 관한 것이다.The present invention relates to a bonding structure for bonding a silicon wafer and a substrate in a semiconductor manufacturing process, and more particularly, to eliminate the complexity of the multi-step bonding process by the conventional wire bonding and thereby increase the defect rate. The present invention relates to a bonded structure of a silicon wafer and a substrate which can be easily bonded while excluding expensive dedicated equipment and significantly reducing defect rates.

일반적으로 반도체를 제조하는 공정을 고 정밀도를 요구하며 청정한 환경 등이 조성되어야 할 필요가 있으며 이러한 고정밀 고청정은 반도체의 고집적 및 불량의 배제를 위하여 각별하게 요구되고 있다.In general, a process for manufacturing a semiconductor requires high precision and a clean environment needs to be formed. Such high-precision high-cleaning is particularly required for the purpose of eliminating high integration and defects of semiconductors.

상술한 바와 같이 양질의 반도체를 제조하기 위한 노력은 핵심 제조 분야 및 기타 주변 환경 분야를 막론하고 상당한 연구 개발이 이루어지고 있다.As described above, efforts to manufacture high quality semiconductors have been made with considerable research and development regardless of the core manufacturing field and other environmental fields.

이중에서 반제품으로 제조된 세라믹 웨이퍼를 기판(substrate)에 접합하기 위한 공정에 있어서도 상기와 같은 노력은 계속되고 있다.In the process of joining a semi-finished ceramic wafer to a substrate, the above efforts are continued.

이하 세라믹 웨이퍼와 기판의 접합 구조에 대하여 종래의 기술을 살펴보면 다음과 같다.Hereinafter, a description will be given of a conventional technology for the bonding structure between a ceramic wafer and a substrate.

세라믹 웨이퍼(10)를 기판(14)에 접합하기 위하여 리드로 이용되는 와이어 프레임(12)을 갖는 기판 상에 소정의 실리콘 웨이퍼를 탑재하고 이 웨이퍼와 상기 와이어 프레임간에 와이어(16)를 이용하여 상호 본딩 접합하여 이루어지는 와이어 본딩 방식에 의한 본딩 구조가 주류를 이루고 있다. (도1 참조)A predetermined silicon wafer is mounted on a substrate having a wire frame 12 used as a lead for bonding the ceramic wafer 10 to the substrate 14, and a wire 16 is used between the wafer and the wire frame. The bonding structure by the wire bonding system formed by bonding bonding is mainstream. (See Figure 1)

결국 금속 와이어(16)를 웨이퍼(10)와 기판(14) 사이 혹은 리드 프레임(12) 사이에 본딩에 의해 연결하여 패키지를 구성하는 구조를 이루는 것이다.As a result, the metal wire 16 is bonded between the wafer 10 and the substrate 14 or between the lead frame 12 to form a structure of a package.

이러한 와이어 본딩 방식은 여러 반도체 제조 메이커들이 가장 많이 이용하고 있는 방식인 것이다.This wire bonding method is the method that many semiconductor manufacturers use most.

상기 와이어 본딩 과정을 간단하게 살펴보면 다음과 같다.The wire bonding process is briefly described as follows.

마스크를 제작하여 스크린 페인팅을 하고 소자를 위치시켜 리플로우 솔더링(reflow soldering)하여 접합을 이루는 것이다.The mask is fabricated, screen-painted, the device is placed and reflow soldered to form a bond.

이는 상기 여러 단계의 접합 공정을 거침에 의하여 각 단계마다 불량 발생의 경우가 모두 존재하므로 써 여러 단계를 거치면 거칠수록 완제품의 불량 요인은 증가하게되는 문제가 있으며, 또한 사용 장비가 많아지므로 이 장비들의 환경 유지에 있어서도 경제적이지 못한 단점이 있다.This is because there is a case of failure occurs in each step by going through the bonding process of the above several steps, there is a problem that the failure factor of the finished product increases as the rough through several steps, and also because there are more equipment used There is also a disadvantage of not being economic in maintaining the environment.

한편, 또 다른 종래 기술에 의한 방식으로써 일명 C4 방식이 알려져 있다.On the other hand, as another conventional technique, a so-called C4 scheme is known.

상기 C4 (controlled-collapse chip connection)는 전술한 와이어 본딩 방식에서의 와이어를 사용하지 아니하고 솔더 범퍼(26; solder bump)를 웨이퍼(20)의 저면에 위치시켜 웨이퍼와 기판(24)을 직접 연결하는 방식에 따른 구조를 갖는다. (도2 참조)The controlled-collapse chip connection (C4) is used to directly connect the wafer and the substrate 24 by placing a solder bumper 26 on the bottom surface of the wafer 20 without using the wire bonding method described above. It has a structure according to the method. (See Fig. 2)

이러한 C4 방식에 의하면 웨이퍼 저면에 솔더 범퍼를 형성하고 이 솔더 범퍼를 고온으로 압착시켜서 기판에 용융 접합시킨 구조의 것으로써 이러한 접합 과정에서 특수한 장비가 필요하고 접합 과정 및 완제품에서의 불량 판단에 어려움이 있어 고가의 투시 장비가 필요한 단점이 있으며 동시에 솔더 범퍼가 녹아 붙는 과정에서 불량을 초래할 가능성이 매우 커 고 정밀도의 작업이 요구되는 폐단이 있다.According to the C4 method, a solder bumper is formed on the bottom of the wafer, and the solder bumper is melt-bonded to the substrate by pressing the solder bumper at a high temperature, and thus, special equipment is required in this bonding process, and it is difficult to judge defects in the bonding process and the finished product. There is a disadvantage in that expensive fluoroscopy equipment is required, and at the same time, the solder bumper is very likely to cause a defect in the melting process, and there is a need for high precision work.

결과적으로 종래 기술들에 의하면 웨이퍼와 기판의 접합을 위한 고가의 전용 장비가 소요되는 단점과 함께 접합 공정들이 여러 단계로 이루어져 불량률을 낮추기 어려운 문제가 있는 것이다.As a result, according to the related arts, a high cost of dedicated equipment for bonding a wafer and a substrate is required, and a bonding process is performed in several steps, which makes it difficult to lower a defective rate.

본 발명은 상술한 바와 같은 종래의 문제점을 해소하고자 안출된 것으로써 다음과 같은 목적을 갖는다.The present invention has been made to solve the conventional problems as described above has the following object.

본 발명은 실리콘 웨이퍼와 기판을 접합함에 있어 와이어 본딩이나 C4방식에 따른 고가의 실행 장비 및 특수 장비를 배제하고도 접합이 극히 간단하게 이루어질 수 있고 제조 단계를 줄여 제조 시간이 대폭 감축되어 생산성이 향상되는 실리콘 웨이퍼와 기판의 접합 구조를 제공하고자 한다.In the present invention, the bonding can be extremely simple without the need for wire bonding or expensive execution equipment and special equipment according to the C4 method for bonding the silicon wafer and the substrate. It is intended to provide a bonded structure of a silicon wafer and a substrate.

본 발명은 접합을 위한 제조 단계를 줄여 각 단계마다 상존하는 불량률이 감소되어 양질의 제품을 얻을 수 있도록 된 실리콘 웨이퍼와 기판의 접합 구조를 제공하고자 한다.The present invention is to provide a bonding structure of a silicon wafer and a substrate to reduce the manufacturing steps for bonding to reduce the defective rate existing at each step to obtain a good quality product.

상기 목적을 구현하고자 이루어지는 본 발명은 비 전도성의 테이프 시트로 이루어 전도성 기둥을 지지하는 고정 수단과 점착성 테이프로 이루어지는 부착 수단과 이 고정 수단과 부착 수단을 관통하며 소정의 직경을 갖는 전도성 기둥이 일정한 밀도로 형성되는 신호 전달 수단으로 이루어지는 접합 수단을 실리콘 웨이퍼와 기판 사이에 개재하여 접합과 동시에 신호 전달이 가능하도록 이루어지는 것에 의한다.The present invention to achieve the above object is made of a non-conductive tape sheet of the fixing means for supporting the conductive pillar and the adhesive tape and the attachment means and the conductive means having a predetermined diameter through the fixing means and the attachment means has a constant density The bonding means formed of the signal transmitting means is formed between the silicon wafer and the substrate so as to enable signal transmission at the same time as the bonding.

도1은 종래의 기술에 의하여 이루어지는 실리콘 웨이퍼와 기판의 접합 구조를 도시한 구성도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block diagram showing a bonded structure of a silicon wafer and a substrate made by a conventional technique.

도2는 또 다른 종래 기술에 따른 접합 구조를 도시한 구성도.Figure 2 is a block diagram showing a junction structure according to another prior art.

도3은 본 발명에 따른 실시 예로써의 접합 구조를 도시한 구성도.Figure 3 is a block diagram showing a bonding structure as an embodiment according to the present invention.

도4는 본 발명의 요부 발췌 확대 사시도.Figure 4 is an enlarged perspective view of the main portion excerpt of the present invention.

** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **

30 : 실리콘 웨이퍼 34 : 기판 36 : 접합 부재30 silicon wafer 34 substrate 36 bonding member

37 : 신호전달수단 37a: 전도성기둥 38 : 고정수단37: signal transmission means 37a: conductive pillar 38: fixing means

39 : 부착수단39: attachment means

이하 첨부된 도면을 참조하여 본 발명의 기술 사상에 대하여 상세하게 살펴보기로 한다.Hereinafter, the technical idea of the present invention will be described in detail with reference to the accompanying drawings.

도3, 도4에 도시한 바와 같이 본 발명의 실리콘 웨이퍼(30)와 기판(34)의 접합 구조는 테이프 시트로써 전도성 기둥(37a)을 지지하는 고정 수단(38)과 이 고정 수단의 양면에 형성된 점착성을 갖는 부착 수단(39)과 상기 고정 수단과 부착 수단을 두께 방향으로 관통하는 전도성 기둥(37a)의 신호 전달 수단(37)으로 이루어진 전도성 접합 부재(36)를 웨이퍼와 리드 프레임의 패턴이 형성된 기판 사이에 개재하여 접합 구성되는 것이다.As shown in Figs. 3 and 4, the bonding structure of the silicon wafer 30 and the substrate 34 of the present invention is provided with fixing means 38 for supporting the conductive pillars 37a with a tape sheet and on both sides of the fixing means. The pattern of the wafer and the lead frame is formed by the conductive bonding member 36 comprising the formed adhesive means 39 having adhesiveness and the signal transmitting means 37 of the conductive pillar 37a penetrating the fixing means and the attaching means in the thickness direction. Bonding is comprised between the formed board | substrates.

상기 전도성 기둥(37a)은 웨이퍼(30)와 기판(34)의 집적도에 따라서 소정의 밀도로 상호 이격된 상태로 밀집되어 형성되고 이 전도성 기둥은 단면 형상이 원형이거나 다각형으로 이루어질 수 있다.The conductive pillars 37a are densely formed in a state in which the conductive pillars 37a are spaced apart from each other at a predetermined density according to the degree of integration of the wafer 30 and the substrate 34, and the conductive pillars may have a circular or polygonal cross-sectional shape.

상기 전도성 접합 부재(36)는 실리콘 웨이퍼의 크기에 맞추어 접합되는데 이때 신호 전달 수단(37)의 전도성 기둥(37a) 설치 밀도는 웨이퍼의 기능과 집적도에 따라서 가변적으로 형성한다.The conductive bonding member 36 is bonded according to the size of the silicon wafer, wherein the installation density of the conductive pillars 37a of the signal transmitting means 37 is variable depending on the function and the degree of integration of the wafer.

또한 상기 테이프 시트로 이루어지는 고정 수단(38)과 이 고정 수단의 양면으로 형성되는 점착성을 갖는 부착 수단(39)은 접합의 고유 기능을 수행하면서도 상기 시트를 관통하여 설치된 전도성 기둥(37a)의 신호 전달 수단(37)을 지지하며 소정의 밀도로 집적된 각 전도성 기둥이 넘어짐을 방지하여 쇼트 등의 발생을 배제하도록 작용하며 기존의 패캐지에서 하부 충진물(under fill)의 기능을 동시에 갖는 것이다.In addition, the fixing means 38 made of the tape sheet and the adhesive means 39 having adhesiveness formed on both sides of the fixing means perform signal transmission of the conductive pillars 37a installed through the sheet while performing a unique function of bonding. It supports the means 37 and prevents the falling of each conductive pillar integrated at a predetermined density to prevent the occurrence of a short and the like and has the function of the under fill in the existing package at the same time.

그리고 상기 전도성 기둥인 신호 전달 수단은 종래의 와이어나 솔더 범퍼과 같은 신호 흐름의 매체로써 작용하게 된다.The signal transmission means, which is the conductive pillar, acts as a medium for signal flow such as a conventional wire or solder bumper.

상기 본 발명에 의하면 전도성 접합 부재(36)는 신호의 전달과 기계적인 접합을 동시에 수행 할 수 있도록 이루어져 있어 웨이퍼(30)와 기판(34) 사이에 설치하게되면 이 두 부재를 접합함과 동시에 신호의 전달이 가능하게되고 웨이퍼와 기판 사이에 존재하는 신호 전달 수단에 의한 공극을 메워줌으로써 별도의 하부 충진물을 충진하는 공정이 필요 없이 전도성 기둥을 보강하게 된다.According to the present invention, the conductive bonding member 36 is configured to perform signal transmission and mechanical bonding at the same time. When the conductive bonding member 36 is installed between the wafer 30 and the substrate 34, the two bonding members simultaneously bond the signals. It is possible to transfer and to fill the voids by the signal transmission means existing between the wafer and the substrate to reinforce the conductive pillars without the need for a separate filling process.

상기 신호의 전달을 위한 전도성 기둥은 집적도에 따라서 소정의 직경으로 설계되고 리드 폭 보다는 작게 형성하는 것이 바람직하며 이러한 전도성 기둥은 웨이퍼와 기판 간에 수직 선상에 위치하는 회로적인 연결 부위에 무작위로 개재되어 전기적인 신호의 전달이 이루어지고 인접의 단자 혹은 소자와는 전기적인 절연 공간을 유지하게 작용 한다.The conductive pillar for transmitting the signal is preferably designed to have a predetermined diameter and formed smaller than the lead width according to the degree of integration, and the conductive pillar is randomly interposed at a circuit connection site located on a vertical line between the wafer and the substrate. The signal is transmitted and maintains an electrical insulation space between adjacent terminals or devices.

한편 상술한 바와 같은 본 발명의 전도성 접합 부재(36)는 웨이퍼(30)와 기판(34)의 접합 및 접속 이외에도 완성된 패키지를 인쇄 회로 기판(PCB)에 실장 하는 경우에도 적용이 가능하다. 즉 신호의 전달과 이 신호 전달을 필요로 하는 두 부재를 기계적으로 접합하는 용도에는 전용이 가능하다는 것이다.Meanwhile, the conductive bonding member 36 of the present invention as described above can be applied to the case where the completed package is mounted on a printed circuit board (PCB) in addition to the bonding and connection of the wafer 30 and the substrate 34. In other words, it is possible to use the signal transmission and the mechanical joining of two members that require the signal transmission.

이상에서 상세하게 살펴본 바와 같은 본 발명인 실리콘 웨이퍼와 기판의 접합 구조에 의하면 웨이퍼와 기판을 접합하는 공정이 대폭 줄어들고 간소화되어 제조 시간이 절약되는 지대한 효과가 있고, 기존의 와이어 본딩이나 C4 방식에 따른 고가의 실행 장비나 불량 여부를 체크하기 위한 투시 장비 등을 배제할 수 있어 경제적인 설비의 구성이 가능한 효과가 있으며 복잡한 접합 단계에서 발생되는 제품의 불량률을 극감시켜 양질의 제품을 용이하게 제조하는 등의 여러 우수한 효과를 갖는 발명임이 명백한 것이다.According to the bonded structure of the silicon wafer and the substrate of the present invention as described in detail above, the process of joining the wafer and the substrate is greatly reduced and simplified, which has a great effect of saving manufacturing time, and expensive according to the conventional wire bonding or C4 method. It is possible to exclude the execution equipment or the fluoroscopy equipment to check for defects, and thus it is possible to construct an economical facility, and to reduce the defect rate of products generated at the complicated bonding stage to easily manufacture high quality products. It is obvious that the invention has several excellent effects.

Claims (3)

실리콘 웨이퍼와 기판의 접합을 위하여 비 전도성 테이프 시트로써 전도성 기둥을 지지하는 고정 수단과,Fixing means for supporting the conductive pillars with a non-conductive tape sheet for bonding the silicon wafer and the substrate; 상기 고정 수단의 양면에 형성된 점착성을 갖는 부착 수단과,Attachment means having adhesiveness formed on both sides of the fixing means; 상기 고정 수단과 부착 수단을 두께 방향으로 관통하는 전도성 기둥의 신호 전달 수단으로 이루어진 전도성 접합 부재로 이루어,Consists of a conductive bonding member consisting of a signal transmission means of the conductive pillar penetrating the fixing means and the attachment means in the thickness direction, 상기 전도성 접합 부재를 웨이퍼와 리드 프레임의 패턴이 형성된 기판 사이에 개재하여 접합과 신호 전달이 가능하게 이루어지는 것을 특징으로 하는 실리콘 웨이퍼와 기판의 접합 구조.A bonding structure of a silicon wafer and a substrate, wherein the conductive bonding member is interposed between the wafer and the substrate on which the lead frame pattern is formed. 제 1항에 있어서, 상기 전도성 기둥은 웨이퍼와 기판의 집적도에 따라서 소정의 밀도를 갖으며 상호 이격된 상태로 밀집되어 이루어지는 것을 특징으로 하는 실리콘 웨이퍼와 기판의 접합 구조.The bonded structure of a silicon wafer and a substrate according to claim 1, wherein the conductive pillars have a predetermined density according to the degree of integration between the wafer and the substrate and are densely spaced from each other. 제 2항에 있어서, 상기 전도성 기둥은 단면 형상이 원형이거나 다각형으로 이루어지는 것을 특징으로 하는 실리콘 웨이퍼와 기판의 접합 구조.The junction structure of a silicon wafer and a substrate according to claim 2, wherein the conductive pillar has a circular or polygonal cross-sectional shape.
KR1019980063442A 1998-12-31 1998-12-31 Bonding structure of silicon wafer and substrate KR20000046725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063442A KR20000046725A (en) 1998-12-31 1998-12-31 Bonding structure of silicon wafer and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063442A KR20000046725A (en) 1998-12-31 1998-12-31 Bonding structure of silicon wafer and substrate

Publications (1)

Publication Number Publication Date
KR20000046725A true KR20000046725A (en) 2000-07-25

Family

ID=19570021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063442A KR20000046725A (en) 1998-12-31 1998-12-31 Bonding structure of silicon wafer and substrate

Country Status (1)

Country Link
KR (1) KR20000046725A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9249038B2 (en) 2011-03-03 2016-02-02 Lg Electronics Inc. Water purifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9249038B2 (en) 2011-03-03 2016-02-02 Lg Electronics Inc. Water purifier

Similar Documents

Publication Publication Date Title
US5795818A (en) Integrated circuit chip to substrate interconnection and method
US5471368A (en) Module having vertical peripheral edge connection
EP1548450B1 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
US6137062A (en) Ball grid array with recessed solder balls
US5177863A (en) Method of forming integrated leadouts for a chip carrier
KR0157284B1 (en) Printed circuit board of solder ball take-on groove furnished and this use of package ball grid array
EP0073149A2 (en) Semiconductor chip mounting module
JPH02152245A (en) Double-side circuit board on which large number of circuit element can be mounted
US5881453A (en) Method for mounting surface mount devices to a circuit board
US5041903A (en) Vertical semiconductor interconnection method and structure
JP2007019507A (en) Substrate assembly production method
JPH09129672A (en) Tape automatic bond structure of semiconductor package
KR20000046725A (en) Bonding structure of silicon wafer and substrate
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
RU2134498C1 (en) Contact assembly
SE470501B (en) A method of mounting to a substrate of a TAB circuit, wherein the connections of the TAB structure are an electrically conductive connection pattern produced on a film strip and which is connected to the semiconductor circuit board of the TAB structure.
KR100396869B1 (en) Junction method for a flexible printed circuit board
RU2134466C1 (en) Carrier of crystal of integrated circuit
JPH05259372A (en) Hibrid ic
KR100396868B1 (en) a fixed method of flexible printed circuit board and structure
JPH08139226A (en) Semiconductor circuit device and method for mounting its circuit
JP3132713B2 (en) Semiconductor device
JPH0645763A (en) Printed wiring board
JP3779485B2 (en) Manufacturing method of semiconductor device
JP2841825B2 (en) Hybrid integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application