KR20000046324A

KR20000046324A - 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치

Info

Publication number: KR20000046324A
Application number: KR1019980063004A
Authority: KR
Inventors: 김대현
Original assignee: 강병호; 대우통신 주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2000-07-25
Also published as: KR100287418B1

Abstract

본 발명은 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치에 관한 것이다.

이러한 본 발명을 구성하는 구성요소 중, 마이크로 프로세서부는 소정 마이크로 프로세서를 이용하여 주 제어장치의 각 구성요소에 대한 전반적인 제어를 담당하며, 상태 및 제어 레지스터부는 주 제어장치의 상태 및 제어용 데이터들을 저장함으로서, 상태 정보를 디스플레이 장치에 나타낼 수 있도록 한다.

또한, 랜 정합부는 이더넷(Ethernet) 포트를 마이크로 프로세서부와 인터페이스 시키는 역할을 수행하며, 직렬 통신부는 직렬 데이터 통신에 의하여 마이크로 프로세서부와 운용 터미널을 서로 접속하여 주고, 프로세서간 통신 처리부는 마이크로 프로세서부와 호스트 디지털 터미널 내의 타 기능 유니트들의 마이크로 프로세서가 서로 프로세서 간 통신(IPC)을 수행할 수 있도록 접속하여 준다.

한편, ATM 셀의 전달통로인 ATM 셀 버스는 제 1 셀 버스 접속부와 제 2 셀 버스 접속부를 통하여 주 제어장치와 접속되는데, 운용유지보수 처리부는 제 1 셀 버스 접속부를 통하여 입출력되는 ATM 셀에 대하여 소정의 운용유지보수(OAM) 기능을 수행하며, 운용통신 처리부는 제 2 셀 버스 접속부를 통하여 입출력되는 ATM 셀을 이용하여 광 종단장치(ONU)와 통신하는 기능을 수행한다.

Description

수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치(A Main Control Unit of Host Digital Terminal in Fiber Loop Carrier-Curb systems)

본 발명은 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치에 관한 것으로서, 특히 수요밀집형 광가입자 전송장치(Fiber Loop Carrier-Curb System: 이하, FLC-C 시스템이라 한다.)의 호스트 디지털 터미널(HDT:Host Digital Terminal)에 대한 전반적인 제어 및 관리 기능을 수행하는 장치인 주 제어장치(MCU:Main Control Unit)에 관한 것이다.

종래에는 음성 정보와 컴퓨터의 사용이 보편화함에 따라, 데이터 정보를 통합하여 통신하는 방법으로 디지털 통신방식을 사용하는 종합 정보 통신망(ISDN:Integrated Services Digital Network)이 제안되어 사용되고 있으며, 통신의 물리매체로는 동축 케이블이 사용되어 왔으나, 동축 케이블은 현재 급속히 수요가 확산되고 있는 고속 데이터 통신이나 영상 정보의 통신 등에 필요한 대역 폭을 확보할 수가 없는 문제점이 있었다.

이런 문제점에 대한 해결책으로 광에 의한 통신 방법이 강구되어 사용되고 있으며, 통신구간의 전 구간으로 광에 의한 통신망이 확장되고 있는데, 그 전 단계로서 아파트 단지와 같은 수요밀집형 장소에까지 광 케이블에 의한 광통신을 실현하는 장치가 FLC-C 시스템이다.

도 1은 FLC-C 시스템(200)의 구성도로서, FLC-C 시스템(200)은 FTTC(Fiber To The Curb) 방식의 서비스 전송 플랫폼이며, 홈-쇼핑, 게임, 영화 등 각종의 서비스를 제공하는 서비스 제공자(130)들은 ATM 교환기(100) 및 FLC-C 시스템(200)을 구성하는 호스트 디지털 터미널(210:HDT)과 광 종단장치(220:Optical Network Unit)를 통해서, 가입자들(140)에게 서비스를 제공한다.

여기서 FLC-C 시스템(200)의 구성요소인 호스트 디지털 터미널(210)은 전화국에 설치되는 장치로서, DS1 및 DS1E 신호와 광대역 교환망측에서 전달되는 비동기 전송 모드(ATM:Asynchronous Transfer Mode) 기반의 광대역 신호를 접속하여, 동기식 디지털 계위로 통합-다중화한 후, 대국 장치인 광 종단장치(220:ONU)로 광전송하는 기능 및 그 역기능을 수행한다.

이러한 호스트 디지털 터미널(210)은 ATM 송수신 유니트(211,212:ATM Transmit Receive Unit), ATM 셀의 전송통로인 ATM 셀 버스(213), 광 송수신 유니트(214:Optical Transmit Receive Unit), DS1E 처리 유니트(215), 및 주 제어장치(216:MCU) 등으로 이루어진다.

이 때, ATM 송수신 유니트(211,212)는 하나의 호스트 디지털 터미널(210)에 2개가 장착되는 것이 일반적인데, ATM 교환기(100)로부터 각각 155.52Mbps의 전송률을 갖는 4개의 동기식 수송 모듈-1(STM-1:Synchronous Transport Module-1) 신호를 수신하여, STM-1 신호에 포함되어 있는 오버헤드를 처리한 후, ATM 셀을 추출하여 ATM 셀 버스(213)로 보내거나 그 역과정을 수행한다.

광 송수신 유니트(214)는 8개로 구성되는 것이 일반적이며, 하나의 광 송수신 유니트(214)는 2개의 광 종단장치와 접속되므로 총 16개의 광 종단 장치(ONU)와 접속한다. 이러한 광 송수신 유니트(214)는 ATM 셀 버스(213)를 통하여 ATM 셀들을 입력받아 STM-4급 광신호(622.08Mbps)로 만들어서 해당 광 종단장치(ONU)로 전송하거나 그 역기능을 수행한다.

DS1E 처리 유니트(215)는 보통 8장으로 구성되어 공중전화망(PSTN: Public Switched Telephone Network)이나 전용망으로부터 12개의 DS1E 신호를 수용하여, 이를 ATM 유료부하 공간에 매핑한 후 ATM 셀 버스(213)를 통하여 광 송수신 유니트(214)로 보내는 기능 및 그 역기능을 수행한다.

그리고, 광 종단 장치(ONU)는 아파트 단지와 같은 주거 밀집 지역의 분배소에 설치되어 호스트 디지털 터미널(210:HDT)에서 수신한 STM-4급 광신호로부터 가입자 신호를 서비스에 따라 분리하여, 각 가입자에게 제공하는 기능과 그 역기능을 수행하는 장치이다.

한편, 이러한 호스트 디지털 터미널(210)에는 FLC-C 시스템(200)의 전반적인 관리, 제어, 광 종단 장치와의 통신기능을 수행하고, 또한 호스트 디지털 터미널(210)에 접속되는 각 기능 유니트들의 상태를 관리하는 장치를 필요로 한다.

이에 본 발명은 상기와 같은 필요성에 부응하기 위하여 안출된 것으로서, FLC-C 시스템(200)의 호스트 디지털 터미널(210)에 장착되어 FLC-C 시스템(200)의 전반적인 관리, 제어, 광 종단장치와의 통신기능을 수행하고, 또한 호스트 디지털 터미널(210)에 접속되는 각 기능 유니트들의 상태를 관리하는 장치, 즉 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치는 이 주 제어장치의 각 구성요소를 제어하는 마이크로 프로세서부; 상기 주 제어장치의 소정 상태 및 제어용 데이터들을 저장함으로서, 상태 정보를 디스플레이 장치에 나타낼 수 있게 하는 상태 및 제어 레지스터부; 이더넷(Ethernet) 포트를 상기 마이크로 프로세서부와 인터페이스 시키는 랜 정합부; 직렬 데이터 통신에 의하여 상기 마이크로 프로세서부와 소정의 운용 터미널을 서로 접속하는 직렬 통신부; 상기 마이크로 프로세서부와 상기 호스트 디지털 터미널 내의 타 기능 유니트들의 마이크로 프로세서가 서로 프로세서간 통신(IPC)을 수행할 수 있도록 하는 프로세서간 통신 처리부; 상기 ATM 셀 버스와 접속하여 소정의 ATM 셀 단위의 신호들을 주고받는 제 1 셀 버스 접속부와 제 2 셀 버스 접속부; 상기 제 1 셀 버스 접속부를 통하여 입출력되는 ATM 셀에 대하여 소정의 유지관리보수(OAM) 기능을 수행하는 운용유지보수 기능부; 및 상기 제 2 셀 버스 접속부를 통하여 입출력되는 ATM 셀을 이용하여 소정의 광 종단장치(ONU)와 데이터를 주고받는 운용통신처리부(390)를 포함하여 구성되는 것을 특징으로 한다.

이 때, 상기 마이크로 프로세서부는 소정의 마이크로 프로세서; 상기 주 제어장치의 초기 동작 프로그램과 데이터가 영구 저장되는 롬(ROM), 상기 주 제어장치가 동작할 때 발생하는 데이터들을 저장하는 디램(DRAM), 및 상기 직렬 통신부로부터 입출력되는 데이터들 중 소정 데이터들을 영구 저장하는 비휘발성 램(NVRAM)으로 구성되는 메모리 수단; 상기 마이크로 프로세서의 어드레스 버스로부터 어드레스 데이터를 입력받아 상기 주 제어장치에 사용되는 각 구성요소들에 대한 칩 선택 신호(Chip Select)를 생성하는 기능, 및 상기 디램(DRAM)을 제어하는 기능을 수행하는 어드레스 디코더 및 디램 제어부; 및 상기 마이크로 프로세서의 데이터 입출력 버스의 크기를 소정 주변장치가 사용할 수 있도록 조절하는 동적 버스 크기 조절부를 포함하도록 구성하여 보다 바람직하게 실시할 수 있다.

도 1은 수요밀집형 광가입자 전송장치의 구성도,

도 2는 본 발명에 따른 주 제어장치에 관한 블록도,

도 3은 마이크로 프로세서부의 구성도이다.

* 도면의 주요부분에 대한 부호의 설명

100: ATM 교환기 200: 수요밀집형 광가입자 전송장치

210: 호스트 디지털 터미널(HDT) 211,212: ATM 송수신 유니트(ATRU)

213: ATM 셀 버스 214: 광 송수신 유니트(OTRU)

215: 주 제어장치(MCU) 220: 광 종단장치(ONU)

310: 마이크로 프로세서부 311: 마이크로 프로세서

312: 롬(ROM) 313: 어드레스 디코더 및 디램 제어부

314: DRAM 315: 동적 버스크기 조절부

316: 비휘발성 램(NVRAM) 317,318: 버퍼

320: 상태 및 제어 레지스터부 330: 랜 정합부

340: 직렬 통신부 350: 프로세서간 통신 처리부

360: 제 1 셀 버스 접속부 370: 제 2 셀 버스 접속부

380: 운용유지보수 기능부 390: 운용통신처리부

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도 2는 본 발명에 따른 수요밀집형 광가입자 전송장치의 주 제어장치에 관한 블록도로서, 마이크로 프로세서부(310), 상태 및 제어 레지스터부(320), 랜 정합부(330), 직렬 통신부(340), 프로세서간 통신 처리부(350), 제 1 셀 버스 접속부(360), 제 2 셀 버스 접속부(370), 운용유지보수 기능부(380), 및 운용통신처리부(390)로 이루어진다.

이 때, 마이크로 프로세서부(310)는 소정의 마이크로 프로세서를 이용하여 주 제어장치(215)를 구성하는 각 구성요소들을 제어하는 기능을 수행한다.

도 3은 마이크로 프로세서부(310)의 구성도로서, 마이크로 프로세서(311:CPU), 롬(312:ROM), 어드레스 디코더 및 디램 제어부(313), DRAM(314), 동적 버스크기 조절부(315), 비휘발성 램(316:NVRAM), 및 버퍼(317,318)로 이루어진다.

롬(312:ROM)은 주 제어장치(215)의 초기 동작에 필요한 프로그램과 데이터가 영구 저장되는 구성요소이며, DRAM(314)은 주 제어장치(215)가 동작할 때 발생하는 데이터들을 저장하는 기억소자로서의 기능을 수행한다. 비휘발성 램(316:NVRAM)은 직렬 통신부(340)로부터 입출력되는 데이터들 중 소정의 데이터들을 영구 저장하기 위하여 사용되는 램으로서, 전원이 오프되더라도 각종 중요한 데이터를 저장하고 있을 수 있다.

어드레스 디코더(313)는 마이크로 프로세서(311)의 어드레스 버스로부터 어드레스 데이터를 입력받아 상위 16 비트의 어드레스를 이용하여, 주 제어장치(215)에 사용되는 각 구성요소들에 대한 칩 선택 신호(Chip Select)를 만들어 낸다. 이 때, 내부 자원(source)을 엑세스하는 경우와 프로세서간 통신(IPC:Inter Processor Communication)을 위하여 타 유니트를 엑세스하는 경우가 있다. 또한, 디램 제어부(313)는 어드레스를 멀티플렉싱하는 기능, RAS/CAS(Row Address Strob/Column Address Strob) 신호를 발생하는 기능, 및 DRAM의 리프레쉬 기능 등을 수행하여 DRAM(314)을 제어한다.

동적 버스크기 조절부(315:Dynamic Bus Sizer)는 32 비트로 동작하는 마이크로 프로세서(311)와 8비트 혹은 16비트의 주변장치를 연결하기 위한 구성요소이다. 즉, 주 제어장치(215)가 엑세스하는 내부 및 외부 자원들 중에는 32 비트 외에 8 비트, 16 비트의 자원들이 존재하기 때문에 내부 및 외부 자원들에 대한 엑세스를 자유롭게 하기 위하여 사용하는 것으로서, 직렬 통신부(340), 프로세서간 통신 처리부(350), 운용유지보수 기능부(380), 및 제 1 셀 버스 접속부(360), 및 제 2 셀 버스 접속부(370)는 크기 조절된 버스(PA[1..0],DSD[31..16])를 통하여 마이크로 프로세서부(310)와 접속한다.

한편, 인터럽트 핸들러에서 사용하는 레벨은 레벨 6(MFP1), 레벨 5(MFP2) 2가지를 사용하며, 이들 인터럽트들은 취합된 후 마이크로 프로세서(310)에게 전달된다.

상태 및 제어 레지스터부(320)는 FLC-C 시스템(200)의 소정 상태정보와 제어정보들을 저장하고 있는 레지스터들로 구성되고, 소정의 경보관련 상태 정보들은 LED부(도시되지 않음)로 출력되어 해당 LED를 켜줌으로서 사용자가 현 상태를 쉽게 파악할 수 있도록 한다.

구체적으로 설명하자면, 상태 및 제어 레지스터부(320)는 마이크로 프로세서(310)의 데이터 버스(D[31..0])를 통하여 데이터를 입출력하며, 상태 레지스터는 호스트 디지털 터미널(210)에 실장되는 기능 유니트들의 전원고장및 실장/탈장 상태를 표시하기 위한 데이터들을 저장하고, 제어 레지스터는 LED부의 해당 LED를 제어하기 위하여 사용되는 것으로서 고장, 긴급경보, 주요경보, 일반경보, 루프백, 광 종단장치(ONU) 경보, 경보이력표시, 가청경보차단 등을 표시한다.

랜 정합부(330)는 이더넷(Ethernet) 포트를 상기 마이크로 프로세서부(310)와 인터페이스 시키는 기능을 수행한다.

구체적으로 설명하자면, 이더넷(Ethernet) 포트를 통하여 입력되는 LAN 데이터는 소정의 이더넷 정합부(도시되지 않음)에서 물리계층의 기능을 처리하고, LAN 제어기(도시되지 않음)에서 MAC 계층의 처리를 한다. 랜 제어기는 자신의 다이렉트 메모리 엑세스(DMA) 기능을 이용하여 소정의 로컬 메모리에 저장한 후, 마이크로 프로세서(311)에게 인터럽트를 띄워주어 데이터의 수신상태를 전달하며. 마이크로 프로세서(311)는 해당되는 로컬 메모리의 데이터를 읽어 처리한다.

반면, 송신방향에서의 랜(LAN) 데이터는 수신의 역순으로 진행된다. 즉, 마이크로 프로세서(311)는 로컬 메모리에 데이터를 기록한 후, 랜 제어기의 특정 레지스터를 세팅함으로서 송신할 데이터의 존재를 전달한다. 그러면, 랜 제어기는 로컬 메모리의 특정 번지로부터 데이터를 읽어들인 후, 해당 프로토콜 처리를 수행하여 데이터를 송신한다.

이 때, 이더넷 식별번호(ID)는 중요한 정보이므로, 비휘발성 램(316:NVRAM)에 기록하여 둔다.

직렬 통신부(340)는 직렬 데이터 통신에 의하여 마이크로 프로세서부(310)와 소정의 운용 터미널을 서로 접속하여 준다. 즉, RS232C 접속포트를 이용하여 CIT(Craft Interface Terminal)과의 접속 및 디버깅이 가능하다.

이러한 직렬 통신부(340)의 어드레스 데이터는 마이크로 프로세서(311)의 어드레스 버스(A[31..0])로부터 수신하고, 직렬 통신 데이터들은 동적 버스크기 조절부(315)에서 조절된 데이터 버스(DSD[31..16])를 통해 마이크로 프로세서부(310)와 송수신된다.

프로세서간 통신 처리부(350)는 마이크로 프로세서부(310)와 호스트 디지털 터미널(210) 내의 타 기능 유니트들(211,212,214,216)의 마이크로 프로세서가 서로 프로세서 간 통신(IPC:Inter Processor Communication)을 수행할 수 있도록 한다.

이 때, IPC 어드레스 버스와 IPC 제어 버스는 마이크로 프로세서(311)의 어드레스 버스(A[31..0])와 소정 버퍼를 통하여 접속되며, IPC 데이터 버스는 동적 버스크기 조절부(315)에서 조절된 데이터 버스(DSD[31..16])와 접속한다.

이러한 프로세서간 통신 처리부(350)에서 일어나는 프로세서간 통신(IPC)은 크게 두 가지 방법으로 구현된다. 먼저, ATM 송수신 장치(211,212:ATRU)와 같은 경우에는 장치의 내부에 프로세서가 존재하기 때문에 프로세서 간 통신을 위하여 듀얼 포트 램(DPRAM)을 이용한다. 그러나, 프로세서가 없는 기타 기능 유니트에 대해서는 주 제어장치(215)에서 직접 각 유니트 내부의 자원을 엑세스한다.

제 1 셀 버스 접속부(360)와 제 2 셀 버스 접속부(370)는 ATM 셀 버스(213)와 접속하여 소정의 ATM 셀 단위의 신호들을 주고받음으로서, 주 제어장치(215)가 ATM 셀 단위의 신호를 송수신 할 수 있도록 한다.

이 때, 제 1 셀 버스 접속부(360)는 ATM 셀 버스(213)로부터 수신되는 IPC 셀과 OAM 셀을 운용유지보수 기능부(380)로 전달하거나, 운용유지보수 기능부(380)로부터 수신되는 OAM 셀을 ATM 셀 버스(213)로 전달한다.

한편, 제 2 셀 버스 접속부(370)는 ATM 셀 버스(213)를 통하여 수신한 셀이 일반 사용자 셀(HDT-ONU간 통신셀)이면 수신된 사용자 셀에서 라우팅 헤더를 제거한 후, 운용통신처리부(390)로 전달하고, 만일 루프백(loopback) 셀이라면 제 2 셀 버스 접속부(370)의 내부에서 루프백 하여 ATM 셀 버스(213)로 다시 전송한다.

운용유지보수 기능부(380)는 제 1 셀 버스 접속부(360)를 통하여 입출력되는 ATM 셀에 대하여 소정의 유지관리보수 기능(루프백, 연속성 검사)을 수행한다.

즉, 해당 운용유지보수 기능을 수행할 OAM 셀을 생성하여 제 1 셀 버스 접속부(360)를 통하여 ATM 셀 버스(213)로 전송하거나, ATM 셀 버스(213)로부터 수신한 OAM 셀을 분석하여 해당 유지보수관리 처리를 수행한다.

운용통신처리부(390)는 ATM 적응계층-5(AAL5) 수신 처리 기능의 제어 데이터를 저장하기 위한 제어램, 수신 데이터를 저장하기 위한 패킷램, 그리고 제어램의 제어 데이터에 따라 패킷램에 수신된 ATM 셀을 조립하여 메시지를 생성하거나, 제어램의 제어 데이터에 따라 패킷램에 수신된 메시지를 분할하여 ATM 셀을 생성하는 ATM 셀 조립 및 분해부로 구성되어, 제 2 셀 버스 접속부(370)를 통하여 입출력되는 ATM 셀을 이용하여 해당 광 종단장치(ONU)와 필요한 정보를 주고받는다.

구체적으로 설명하자면, 운용통신이란 호스트 디지털 터미널(210)과 광 종단장치(ONU) 사이의 통신을 의미하는 것으로서, ATM 적응계층-5(AAL5) 프로토콜 위에 TCP/IP(Transmission Control Protocol/Internet Protocol)를 이용한다.

데이터 수신의 경우에는 셀 분해 및 재조립부(SARA:Segmentation And ReAssembly), 제 2 셀 버스 접속부(370:CUBIT), 및 ATM 셀 버스(213)를 통하여 이루어지는데, ATM 셀 버스(213)로부터 입력되는 데이터는 먼저 제 2 셀 버스 접속부(370:CUBIT)와 셀 분해 및 재조립부를 통하여 소정의 패킷 메모리에 저장된다. 그리고, 셀 분해 및 재조립부는 데이터의 수신을 인터럽트를 통하여 마이크로 프로세서(311)에게 전달하고, 마이크로 프로세서(311)는 TCP/IP 프로토콜 처리를 위하여 상위로 올려준다.

반면, 데이터 송신의 경우에는 수신의 경우와는 상이한 방법을 사용한다.

즉, 송신하고자 하는 데이터를 로컬 램으로부터 제 2 셀 버스 접속부(370:CUBIT)의 제어 셀 경로를 통하여 삽입하고, 제 2 셀 버스 접속부(370:CUBIT)의 소정 송신 요구 레지스터(Tx Request Register)를 세팅하여 송신한다.

이상에서 설명한 바와 같이 본 발명을 사용하면, 운용유지보수 처리 기능, 광 종단장치와의 운용통신, 및 프로세서간 통신(IPC) 기능을 독립적으로 수행함으로서, FLC-C 시스템(200)을 구성하는 호스트 디지털 터미널(210)을 효과적으로 제어할 수 있다.

Claims

비동기 전송 모드 셀(ATM 셀)의 전달통로인 ATM 셀 버스를 포함하여 구성되는 소정 수요밀집형 광가입자 전송장치의 호스트 디지털 터미널(HDT)을 제어하는 주 제어장치에 있어서, 상기 주 제어장치의 각 구성요소를 제어하는 마이크로 프로세서부;

상기 주 제어장치의 소정 상태 및 제어용 데이터들을 저장함으로서, 상태 정보를 디스플레이 장치에 나타낼 수 있게 하는 상태 및 제어 레지스터부;

이더넷(Ethernet) 포트를 상기 마이크로 프로세서부와 인터페이스 시키는 랜 정합부;

직렬 데이터 통신에 의하여 상기 마이크로 프로세서부와 소정의 운용 터미널을 서로 접속하는 직렬 통신부;

상기 마이크로 프로세서부와 상기 호스트 디지털 터미널 내의 타 기능 유니트들의 마이크로 프로세서가 서로 프로세서간 통신(IPC)을 수행할 수 있도록 하는 프로세서간 통신 처리부;

상기 ATM 셀 버스와 접속하여 소정의 ATM 셀 단위의 신호들을 주고받는 제 1 셀 버스 접속부와 제 2 셀 버스 접속부;

상기 제 1 셀 버스 접속부를 통하여 입출력되는 ATM 셀에 대하여 소정의 유지관리보수(OAM) 기능을 수행하는 운용유지보수 기능부; 및

상기 제 2 셀 버스 접속부를 통하여 입출력되는 ATM 셀을 이용하여 소정의 광 종단장치(ONU)와 데이터를 주고받는 운용통신처리부(390)를 포함하여 구성되는 것을 특징으로 하는 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치.
제 1 항에 있어서, 상기 마이크로 프로세서부는

소정의 마이크로 프로세서;

상기 주 제어장치의 초기 동작 프로그램과 데이터가 영구 저장되는 롬(ROM), 상기 주 제어장치가 동작할 때 발생하는 데이터들을 저장하는 디램(DRAM), 및 상기 직렬 통신부로부터 입출력되는 데이터들 중 소정 데이터들을 영구 저장하는 비휘발성 램(NVRAM)으로 구성되는 메모리 수단;

상기 마이크로 프로세서의 어드레스 버스로부터 어드레스 데이터를 입력받아 상기 주 제어장치에 사용되는 각 구성요소들에 대한 칩 선택 신호(Chip Select)를 생성하는 기능, 및 상기 디램(DRAM)을 제어하는 기능을 수행하는 어드레스 디코더 및 디램 제어부; 및

상기 마이크로 프로세서의 데이터 입출력 버스의 크기를 소정 주변장치가 사용할 수 있도록 조절하는 동적 버스 크기 조절부를 포함하여 구성되는 것을 특징으로 하는 수요밀집형 광가입자 전송장치에 있어서 호스트 디지털 터미널의 주 제어장치.