KR20000045639A - 디지털 주파수 및 위상 고정 장치 - Google Patents

디지털 주파수 및 위상 고정 장치 Download PDF

Info

Publication number
KR20000045639A
KR20000045639A KR1019980062206A KR19980062206A KR20000045639A KR 20000045639 A KR20000045639 A KR 20000045639A KR 1019980062206 A KR1019980062206 A KR 1019980062206A KR 19980062206 A KR19980062206 A KR 19980062206A KR 20000045639 A KR20000045639 A KR 20000045639A
Authority
KR
South Korea
Prior art keywords
frequency
signal
phase
output
digital
Prior art date
Application number
KR1019980062206A
Other languages
English (en)
Inventor
정민수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062206A priority Critical patent/KR20000045639A/ko
Publication of KR20000045639A publication Critical patent/KR20000045639A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/066—Carrier recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 유한 임펄스 응답(FIR : Finite Impulse Response) 필터와 복소 곱셈기의 수를 줄여 하드웨어 구현이 용이토록 하고, 주파수 고정 회로에서 위상 고정 회로로의 자동 전환이 가능토록 하여 시스템의 동작 안정화를 도모하고 갑작스런 채널변화에도 대처가 가능토록 한 디지털 주파수 및 위상 고정장치에 관한 것으로서, 이러한 본 발명은, 복소 곱셈기에서 출력되는 I신호로부터 주파수 오차를 검출하는 주파수 오차 검출부, 주파수 오차 검출부에서 출력되는 파일롯 신호를 하드 리미팅하여 파일롯 신호의 부호 정보만 출력하는 제한기, 복소 곱셈기에서 출력되는 Q 신호를 저역 필터링 하는 저역 필터, 저역 필터의 출력신호와 제한기의 출력신호를 승산 하는 승산기, 승산기의 출력신호로부터 위상 오차를 검출하고 이를 주파수 및 위상 보정 값으로 수치제어 발진기에 전달해주는 위상 오차 검출부로 반송파 복원장치를 구현함으로써, 하드웨어 구현이 용이한 디지털 주파수 및 위상 고정장치를 제공한다.

Description

디지털 주파수 및 위상 고정 장치
본 발명은 VSB(잔류측대역) 모드 디지털 텔레비전의 반송파 복원에 관한 것으로, 특히 유한 임펄스 응답(FIR : Finite Impulse Response) 필터와 복소 곱셈기의 수를 줄여 하드웨어 구현이 용이토록 하고, 주파수 고정 회로에서 위상 고정 회로로의 자동 전환이 가능토록 하여 시스템의 동작 안정화를 도모하고 갑작스런 채널변화에도 대처가 가능토록 한 디지털 주파수 및 위상 고정장치에 관한 것이다.
일반적으로, 반송파 복원을 위한 디지털 주파수 및 위상 고정장치(DFPLL : Digital Frequency and Phase Lock Loop)는, 수신 신호의 주파수 및 위상을 보상해주는 역할을 한다. 즉, 디지털 복조기에 입력되는 IF신호의 파일롯 주파수는 46.69Mhz이며, 입력단에서 IF 믹서와 발진기를 이용하여 파일롯 주파수를 기저대역에 가깝게 만든다. 이 신호를 저역통과필터로 통과시켜 이미지 스펙트럼을 제거한다. 이 신호를 심볼 주파수의 2배에 해당하는 21.52Mhz로 아날로그/디지털 변환한 후, 힐버트 변환 필터를 사용하여 복소 신호를 만든다. 그런 후 수치제어발진기(NCO)와 복소 곱셈기 및 루프필터로 이루어진 디지털 주파수 및 위상 고정장치를 이용하여 기저대역 신호를 복원한다.
이러한 기능을 갖는 DFPLL을 적용한 일반적인 VSB모드 디지털 텔레비전의 복조기 구성은 도1과 같다.
도시된 바와 같이, 안테나를 통해 수신된 신호를 튜닝하여 중간주파수(IF)를 출력하는 튜너(10)와, 상기 튜너(10)에서 출력되는 중간주파수(IF)에 유입된 잡음을 제거하는 쏘(SAW)필터(20)와, 상기 쏘필터(20)에서 출력되는 중간주파수의 이득을 조절하는 중간주파 증폭기(30)와, 상기 중간주파 증폭기(30)에서 출력되는 아날로그 중간주파수를 디지털 신호로 변환하는 아날로그/디지털 변환기(40)와, 상기 아날로그/디지털 변환기(40)에서 출력되는 디지털 신호의 주파수 및 위상 오차를 보상하고 반송파를 복원하는 디지털 주파수 및 위상 고장장치(50)와, 상기 디지털 주파수 및 위상 고정장치(50)에서 출력되는 신호로부터 주파수 및 위상 고정(Lock) 여부를 검출하는 록 상태 검출기(60)로 구성되었다.
이와 같이 구성된 일반적인 VSB모드 디지털 텔레비전의 복조기는, 튜너(10)에서 안테나로부터 수신된 신호를 튜닝하여 중심주파수가 44Mhz인 중간주파수(IF) 신호를 출력한다. 이렇게 출력되는 중간주파수는 쏘필터(20)를 통해 잡음이 제거되고, 중간주파 증폭기(30)에 의해 수신신호의 이득이 조절된다. 이득 조절된 신호는 아날로그/디지털 변환기(40)에서 샘플링주파수(fs)에 의해 샘플링 되고, 양자화 되어 디지털 신호로 변환되며, 이렇게 변환되는 디지털 신호의 스펙트럼은 도2와 같다. 도2와 같은 디지털 신호는 완전한 기저대역 신호가 아니고 fif에 해당하는 주파수만큼 주파수 오프셋을 가지고 있다. 주파수 -fif, fif에 해당하는 신호가 파일럿 신호(Pilot Signal)이며, 이 신호가 반송파 복원을 위해 사용된다. 즉, 상기 디지털 신호는 디지털 주파수 및 위상 고정장치(50)에 입력되며, 상기 디지털 주파수 및 위상 고정장치(50)는 주파수 및 위상 오차를 보상하고 반송파를 복원한다.
첨부한 도면 도3은 상기 디지털 주파수 및 위상 고정장치(50)의 일반적인 구성을 보인 것이다.
도시된 바와 같이, 지연기(51)는 상기 아날로그/디지털 변환기(40)에서 얻어지는 디지털 신호를 소정 시간 지연시키게 되고, 유한 임펄스 응답 필터(52)는 상기 입력되는 디지털 신호를 필터링 하여 음의 주파수 성분이 제거된 분석적인 신호(analytic signal), 즉 양의 주파수에 해당하는 파일롯 신호를 출력하게 된다. 그러면 4개의 곱셈기, 1개의 덧셈기, 1개의 뺄셈기로 이루어진 복소 곱셈기(53)는 상기 지연기(51) 및 유한 임펄스 응답 필터(52)를 통해 얻어지는 신호와 수치제어 발진기(54)에서 얻어지는 중심 주파수가 fif인 신호를 곱하여 기저대역 신호를 만든다. 여기서, 입력신호의 중심주파수가 fif이고 수치제어 발진기(54)에서 출력되는 신호의 중심주파수가 fif이면 정확한 기저대역 신호를 만들 수 있다. 그러나 실제로는 다른 영향들과 하드웨어의 제약 때문에 수신된 신호는 주파수 오프셋과 위상 오프셋이 발생한다. 즉 수신된 신호의 주파수는 fif+ Δf가 되고, 위상은 Δθ가 된다. 상기 복소 곱셈기(53)의 출력은 기저대역에서 Δf만큼 주파수 오차가 있으며, 위상은 Δθ만큼 신호가 왜곡되어 있다. 이러한 오프셋을 검출하기 위해서 제1 및 제2 저역필터(55)(56)는 상기 복소 곱셈기(53)에서 출력되는 기저대역 I, Q신호를 각각 저역 필터링 하게 되며, 주파수차 검출기(57)(FDD : Frequency Difference Detector)에서 주파수 오프셋에 해당하는 Δf에 해당하는 DC값을 검출한다. 이 신호는 자동 주파수 컨트롤 루프 필터(61)(AFC LF : Automatic Frequency Control Loop Filter)에서 필터링 되어 가산기(62)에 전달되며, 상기 제2저역필터(56)에서 출력되는 위상 오차 Δθ는 자동 위상 컨트롤 루프필터(59)(APC LF : Automatic Phase Control Loop Filter)를 통해 상기 가산기(62)에 전달된다. 상기 가산기(62)는 상기 자동 주파수 컨트롤 루프필터(61) 및 자동 주파수 위상 컨트롤 루프필터(59)에서 각각 출력되는 주파수 및 위상 DC전압을 가산하여 수치제어 발진기(54)에 전달하게 되며, 수치제어 발진기(54)는 그 DC값을 제어전압으로 발진기의 발진 주파수를 조정하여 수신신호의 주파수 및 위상이 보정된 반송파가 검출되도록 한다.
그러나 상기와 같이 동작하는 일반적인 디지털 주파수 및 위상 고정장치는, 주파수 오프셋 검출과 위상 오차 검출기에서 각각 다른 루프 필터를 사용하고 주파수차 검출 및 고정(FLL)이 먼저 이루어진 후 이를 중지한 상태에서 위상 고정 회로(PLL)가 잔류 주파수 오차와 위상 오차를 모두 보정해야하는 단점이 있다.
또한, 주파수 검출이 먼저 이루어지고 위상 오차는 나중에 이루어지는데, 주파수 오차가 완전히 제거된 후 위상 추적 회로가 자동적으로 동작하는 것이 아니고 외부에서 주파수 추적 회로를 고정시키고 위상 추적 회로를 구동하도록 수동 조작을 해야하므로 매우 불편하다. 이 경우 실제 주파수 추적 회로가 동작하고 있는 상태에서 Δf가 시간적으로 크게 변할 때에는 위상 추적 회로에서 이를 제거하지 못해 회로가 오동작할 우려도 있다.
이러한 단점을 개선하기 위해서 종래에는 도4와 같은 디지털 주파수 및 위상 고정장치가 제안되었다.
도4에 도시된 바와 같이, 지연기(63)는 상기 아날로그/디지털 변환기(40)에서 얻어지는 디지털 신호를 소정 시간 지연시키게 되고, 제1유한 임펄스 응답 필터(64)는 상기 디지털 신호를 필터링 하여 음의 주파수 성분이 제거된 양의 주파수에 해당하는 파일롯 신호를 출력하게 된다. 아울러 제2 및 제3 유한 임펄스 응답 필터(65)(66)도 상기 입력되는 디지털 신호를 각각 필터링 하여 음의 주파수 성분이 제거된 양의 주파수에 해당되는 파일롯 신호를 검출한다. 여기서 검출되는 파일롯 신호는 각각 fif+ Δf의 주파수를 가지며, Δθ의 위상 오차가 있다. 상기 주파수 및 위상 오차를 갖은 파일롯 신호는 4개의 곱셈기, 1개의 덧셈기, 1개의 뺄셈기로 이루어진 제2복소 곱셈기(68)에 입력되며, 제2복소 곱셈기(68)는 주파수가 fif인 수치제어 발진기(69)의 출력신호와 상기 입력되는 두 개의 파일롯 신호를 각각 복소 곱셈하여 기저대역 신호를 만든다. 여기서 Δf는 기저대역에서 도5의 (a)에 도시된 바와 같이 매우 협소하다. 따라서 위상 스펙트럼 특성이 도5의 (b)와 같이 +90도에서 -90도 사이에서 크게 변하는 자동 주파수 검출 필터(70)는 상기 제2복소 곱셈기(68)에서 출력되는 주파수를 필터링 하여 주파수 오차에 따라 파일롯 신호의 위상이 변화되는 파일롯 신호를 출력한다. 즉, 주파수 오차가 양이면 음의 위상을 가지는 파일롯 신호를 출력하고, 상기 주파수 오차가 음이면 양의 위상을 가지는 파일롯 신호를 출력한다. 이렇게 출력되는 파일롯 신호는 제한기(71)에서 하드 리미팅되어 파일롯 신호의 크기와는 상관없이 파일롯 신호의 부호만 주파수 오프셋에 대한 정보로 출력된다. 이렇게 출력되는 파일롯 신호에 대응하는 부호 신호는 곱셈기(72)에서 상기 제2복소 곱셈기(68)에서 출력되는 위상 오차와 승산 되어 그 결과치가 자동 위상 검출 필터(73)로 전달되어 위상 오차 추적회로가 동작되도록 한다. 즉, 주파수 오차가 발생하는 경우에는 자동 주파수 오차 추적회로만 동작이 되고, 주파수 오차가 제거되면 제한기(71)의 출력은 +1 또는 -1로 고정되며, 이후 자동 위상 검출 필터(73)는 위상 오차를 검출하여 DC값으로 수치 제어 발진기(69)에 전달한다. 그러면 수치 제어 발진기(69)는 입력되는 DC값에 따라 주파수 및 위상 오차를 보정하고, 그 보정된 중간주파수를 제1 및 제2 복소 곱셈기(67)(68)에 각각 전달해준다. 그리고 상기 제한기(71)에서 출력되는 파일롯 부호 신호는 저역 필터(74)에서 저역 필터링된 후 정합 필터인 매칭 필터(75)에 인가되며, 매칭 필터(75)는 그 파일롯 부호 신호를 제어신호로 하여 입력 신호의 위상을 고정 또는 반전시키는 역할을 한다.
그러나 이러한 종래의 디지털 주파수 및 위상 고정장치는, 자동 주파수 추적회로가 먼저 동작을 하여 주파수 오차를 보정하고 주파수 오차 보정이 완료되면 자동으로 위상 추적 회로가 동작을 하여 위상을 보정하기 때문에, 일반적인 디지털 주파수 및 위상 고정장치에서 발생하는 추적 장치의 수동 전환에 따른 불편함을 개선할 수 있는 장점이 있으나, 반면 다수개의 유한 임펄스 응답 필터를 사용하고, 두 개의 복소 곱셈기를 사용하게되므로 하드웨어의 복잡도가 증가하는 단점이 있었다.
따라서 본 발명은 상기와 같은 종래 디지털 주파수 및 위상 고정장치에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,
본 발명의 목적은, 유한 임펄스 응답(FIR : Finite Impulse Response) 필터와 복소 곱셈기의 수를 줄여 하드웨어 구현이 용이토록 하고, 주파수 고정 회로에서 위상 고정 회로로의 자동 전환이 가능토록 하여 시스템의 동작 안정화를 도모하고 갑작스런 채널변화에도 대처가 가능토록 한 디지털 주파수 및 위상 고정장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명(장치)은,
양의 주파수에 대한 파일롯 신호를 수치제어 발진기에서 출력되는 중간주파수와 복소 승산 하여 I, Q 기저대역 신호를 만드는 복소 곱셈기에서 출력되는 I신호로부터 주파수 오차를 검출하는 주파수 오차 검출부와;
상기 주파수 오차 검출부에서 출력되는 파일롯 신호를 하드 리미팅하여 파일롯 신호의 부호 정보만 출력하는 제한기와;
상기 복소 곱셈기에서 출력되는 Q 신호를 저역 필터링 하는 저역 필터와;
상기 저역 필터의 출력신호와 상기 제한기의 출력신호를 승산 하는 승산기와;
상기 승산기의 출력신호로부터 위상 오차를 검출하고 이를 주파수 및 위상 보정 값으로 상기 수치제어 발진기에 전달해주는 위상 오차 검출부로 이루어짐을 특징으로 한다.
도1은 일반적인 VSB 모드 디지털 텔레비전의 수신기 블록도,
도2는 도1의 아날로그/디지털 변환기에서 출력되는 디지털 신호의 스펙트럼,
도3은 일반적인 디지털 주파수 및 위상 고정 장치의 블록도,
도4는 종래 디지털 주파수 및 위상 고정장치의 블록도,
도5(a)는 주파수 스펙트럼,
도5(b)는 위상 스펙트럼,
도6은 본 발명에 의한 디지털 주파수 및 위상 고정장치 블록도.
〈도면의 주요 부분에 대한 부호의 설명〉
103 : 복소 곱셈기 104 : 수치 제어 발진기
105 : 주파수 오차 검출부 106 : 제한기
107 : 저역 필터 108 : 승산기
109 : 위상 오차 검출부 110 : 극성 검출기
111 : 정합 필터
이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
첨부한 도면 도6은 본 발명에 의한 디지털 주파수 및 위상 고정장치 블록도이다.
도시된 바와 같이, 아날로그/디지털 변환기(도1의 40)에서 얻어지는 디지털 신호를 소정 시간 지연시키는 지연기(101)와, 상기 디지털 신호를 필터링 하여 음의 주파수 성분이 제거된 양의 주파수에 해당하는 파일롯 신호를 출력하는 유한 임펄스 응답필터(102)와, 상기 지연기(101) 및 유한 임펄스 응답필터(102)에서 각각 출력되는 양의 주파수에 대한 파일롯 신호와 수치제어 발진기(104)에서 출력되는 중간주파수와 복소 승산 하여 I, Q 기저대역 신호를 만드는 복소 곱셈기(103)와, 상기 복소 곱셈기(103)에서 출력되는 I신호로부터 주파수 오차를 검출하는 주파수 오차 검출부(105)와, 상기 주파수 오차 검출부(105)에서 출력되는 파일롯 신호를 하드 리미팅하여 파일롯 신호의 부호 정보만 출력하는 제한기(106)와, 상기 복소 곱셈기(103)에서 출력되는 Q 신호를 저역 필터링 하는 저역 필터(107)와, 상기 저역 필터(107)의 출력신호와 상기 제한기(106)의 출력신호를 승산 하는 승산기(108)와, 상기 승산기(108)의 출력신호로부터 위상 오차를 검출하고 이를 주파수 및 위상 보정 값으로 상기 수치제어 발진기(104)에 전달해주는 위상 오차 검출부(109)와, 상기 제한기(106)에서 출력되는 파일롯 부호 정보의 극성을 검출하는 극성 검출기(110)와, 상기 극성 검출기(110)에서 출력되는 신호에 따라 상기 복소 곱셈기(103)에서 출력되는 기저대역신호의 위상을 반전시키거나 그대로 출력하는 정합필터(111)와, 상기 정합필터(111)에서 출력되는 신호로부터 주파수 및 위상 록 상태를 검출하는 록 상태 검출기(112)로 구성된다.
이와 같이 구성된 본 발명에 의한 디지털 주파수 및 위상 고정장치의 작용을 상세히 설명하면 다음과 같다.
먼저, 지연기(101)는 상기 아날로그/디지털 변환기에서 얻어지는 디지털 신호를 소정 시간 지연시키게 되고, 유한 임펄스 응답 필터(102)는 상기 입력되는 디지털 신호를 필터링 하여 음의 주파수 성분이 제거된 분석적인 신호(analytic signal), 즉 양의 주파수에 해당하는 파일롯 신호를 출력하게 된다. 그러면 4개의 곱셈기, 1개의 덧셈기, 1개의 뺄셈기로 이루어진 복소 곱셈기(103)는 상기 지연기(101) 및 유한 임펄스 응답 필터(102)를 통해 얻어지는 신호와 수치제어 발진기(104)에서 얻어지는 중심 주파수가 fif인 신호를 곱하여 기저대역 신호를 만든다. 여기서, 입력신호의 중심주파수가 fif이고 수치제어 발진기(104)에서 출력되는 신호의 중심주파수가 fif이면 정확한 기저대역 신호를 만들 수 있다. 그러나 실제로는 다른 영향들과 하드웨어의 제약 때문에 수신된 신호는 주파수 오프셋과 위상 오프셋이 발생한다. 즉 수신된 신호의 주파수는 fif+ Δf가 되고, 위상은 Δθ가 된다. 따라서 상기 복소 곱셈기(103)의 출력은 기저대역에서 Δf만큼 주파수 오차가 있으며, 위상은 Δθ만큼 신호가 왜곡되어 있다.
이러한 왜곡을 제거하기 위해서 주파수 오차 검출부(105)는, 상기 복소 곱셈기(103)에서 출력되는 I신호로부터 주파수 오프셋에 해당하는 Δf에 해당하는 DC값을 검출한다. 즉, 오차 검출부(105)는 상기 복소 곱셈기(103)에서 출력되는 주파수를 필터링하고, 주파수 오차가 양이면 음의 위상을 가지는 파일롯 신호를 출력하고, 상기 주파수 오차가 음이면 양의 위상을 가지는 파일롯 신호를 출력한다. 이렇게 검출되는 주파수 오차값은 제한기(106)에 입력되며, 제한기(106)는 그 입력 신호를 하드 리미팅하여 파일롯 신호의 크기와는 상관없이 파일롯 신호의 부호만 주파수 오프셋에 대한 정보로 출력한다.
한편, 저역필터(107)는 상기 복소 곱셈기(103)에서 출력되는 Q 신호를 저역 필터링 하여 위상 오차값을 출력하게 되고, 승산기(108)는 상기 저역 필터(107)의 출력신호와 상기 제한기(106)의 출력신호를 승산 하여 그 결과치를 위상 오차 검출부(109)에 인가한다. 상기 위상 오차 검출부(109)는 상기 승산기(108)의 출력신호로부터 위상 오차를 검출하고 이를 주파수 및 위상 보정 값으로 상기 수치제어 발진기(104)에 전달해주며, 수치제어 발진기(104)는 그 입력 DC값에 따라 출력하는 중간주파수의 주파수 오차 및 위상 오차를 보정 하여 출력한다.
아울러 극성 검출기(110)는 상기 제한기(106)에서 출력되는 파일롯 부호 정보의 극성을 검출하여 정합필터(111)에 전달해주게 되며, 정합 필터(111)는, 상기 극성 검출기(110)에서 얻어지는 극성 검출 신호를 제어신호로 하여 입력 신호의 위상을 고정 또는 반전시키는 역할을 한다. 그리고 록 상태 검출기(112)는 상기 정합 필터(111)에서 출력되는 신호로부터 주파수 및 위상 고정 상태를 검출하게 된다.
이상에서 상술한 바와 같이 본 발명은, 유한 임펄스 응답(FIR : Finite Impulse Response) 필터와 복소 곱셈기의 수를 줄일 수 있어 전체적인 하드웨어 구현이 용이토록 도모해주는 효과가 있다.
또한, 주파수 고정 회로에서 위상 고정 회로로의 자동 전환이 가능하므로 시스템의 동작 안정화를 도모하고 갑작스런 채널변화에도 대처가 가능한 효과가 있다.

Claims (1)

  1. 수신된 신호의 주파수 및 위상을 보정하고 반송파를 복원하는 반송파 복원 장치에 있어서,
    양의 주파수에 대한 파일롯 신호를 수치제어 발진기에서 출력되는 중간주파수와 복소 승산 하여 I, Q 기저대역 신호를 만드는 복소 곱셈기에서 출력되는 I신호로부터 주파수 오차를 검출하는 주파수 오차 검출부와;
    상기 주파수 오차 검출부에서 출력되는 파일롯 신호를 하드 리미팅하여 파일롯 신호의 부호 정보만 출력하는 제한기와;
    상기 복소 곱셈기에서 출력되는 Q 신호를 저역 필터링 하는 저역 필터와;
    상기 저역 필터의 출력신호와 상기 제한기의 출력신호를 승산 하는 승산기와;
    상기 승산기의 출력신호로부터 위상 오차를 검출하고 이를 주파수 및 위상 보정 값으로 상기 수치제어 발진기에 전달해주는 위상 오차 검출부를 포함하여 구성된 것을 특징으로 하는 디지털 주파수 및 위상 고정장치.
KR1019980062206A 1998-12-30 1998-12-30 디지털 주파수 및 위상 고정 장치 KR20000045639A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062206A KR20000045639A (ko) 1998-12-30 1998-12-30 디지털 주파수 및 위상 고정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062206A KR20000045639A (ko) 1998-12-30 1998-12-30 디지털 주파수 및 위상 고정 장치

Publications (1)

Publication Number Publication Date
KR20000045639A true KR20000045639A (ko) 2000-07-25

Family

ID=19568893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062206A KR20000045639A (ko) 1998-12-30 1998-12-30 디지털 주파수 및 위상 고정 장치

Country Status (1)

Country Link
KR (1) KR20000045639A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006660A (ko) * 2002-07-13 2004-01-24 엘지전자 주식회사 디지털 티브이 수신기
KR100438570B1 (ko) * 2001-08-23 2004-07-02 엘지전자 주식회사 무선 랜 수신기의 주파수 오차 검출 방법
KR100451741B1 (ko) * 2002-07-15 2004-10-08 엘지전자 주식회사 반송파 복구 장치
KR100487328B1 (ko) * 2002-10-01 2005-05-03 엘지전자 주식회사 반송파 복구 장치
KR100842293B1 (ko) 2006-12-08 2008-06-30 한국전자통신연구원 고차의 ｑａｍ 시스템의 기저대역 수신기에서의 반송파복원 장치 및 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438570B1 (ko) * 2001-08-23 2004-07-02 엘지전자 주식회사 무선 랜 수신기의 주파수 오차 검출 방법
KR20040006660A (ko) * 2002-07-13 2004-01-24 엘지전자 주식회사 디지털 티브이 수신기
KR100451741B1 (ko) * 2002-07-15 2004-10-08 엘지전자 주식회사 반송파 복구 장치
KR100487328B1 (ko) * 2002-10-01 2005-05-03 엘지전자 주식회사 반송파 복구 장치
KR100842293B1 (ko) 2006-12-08 2008-06-30 한국전자통신연구원 고차의 ｑａｍ 시스템의 기저대역 수신기에서의 반송파복원 장치 및 방법

Similar Documents

Publication Publication Date Title
JP2971033B2 (ja) テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法
KR100400752B1 (ko) 디지털 ｔｖ 수신기에서의 ｖｓｂ 복조 장치
US7010059B2 (en) Quadrature demodulator for compensating for gain and phase imbalances between in-phase and quadrature-phase components
US5757864A (en) Receiver with filters offset correction
US20110081877A1 (en) Dual conversion receiver with programmable intermediate frequency and channel selection
JPH0795258A (ja) デジタル・タイミング回復回路及び回復方法
US6694026B1 (en) Digital stereo recovery circuitry and method for radio receivers
KR20010007583A (ko) 방송 신호용 수신기
JPH0678014A (ja) テレビジョン信号処理装置
KR20010063060A (ko) 잔류측파대 수신기
US6771708B1 (en) Nonlinear compensator
US7366257B2 (en) Carrier recovery device of digital TV receiver
KR20000045639A (ko) 디지털 주파수 및 위상 고정 장치
KR100505669B1 (ko) 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법
US6249559B1 (en) Digital frequency phase locked loop (FPLL) for vestigial sideband (VSB) modulation transmission system
KR100407975B1 (ko) 반송파 복구 장치
KR100379392B1 (ko) 반송파 복구 장치
US5373247A (en) Automatic frequency control method and circuit for correcting an error between a received carrier frequency and a local frequency
KR960010494B1 (ko) 에이치디티브이(hdtv)의 수신장치
US20040145681A1 (en) Digital TV receiver
KR100463502B1 (ko) 에이치디티브이의디지탈복조기
KR100309097B1 (ko) 텔레비젼수신기의정밀튜닝방법및장치와잔류측파대신호정합방법및장치
KR100451741B1 (ko) 반송파 복구 장치
KR101092440B1 (ko) 반송파 복구 장치 및 이를 이용한 디지털 방송 수신기
KR100499480B1 (ko) Ｖｓｂ 수신 시스템에서의 반송파 복구 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination