KR20000045612A - Numerically controlled oscillator of phase tracing loop - Google Patents

Numerically controlled oscillator of phase tracing loop Download PDF

Info

Publication number
KR20000045612A
KR20000045612A KR1019980062179A KR19980062179A KR20000045612A KR 20000045612 A KR20000045612 A KR 20000045612A KR 1019980062179 A KR1019980062179 A KR 1019980062179A KR 19980062179 A KR19980062179 A KR 19980062179A KR 20000045612 A KR20000045612 A KR 20000045612A
Authority
KR
South Korea
Prior art keywords
phase
cosine
sine
value
sign
Prior art date
Application number
KR1019980062179A
Other languages
Korean (ko)
Inventor
정영학
김주상
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062179A priority Critical patent/KR20000045612A/en
Publication of KR20000045612A publication Critical patent/KR20000045612A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: A numerically controlled oscillator is provided to reduce the memory size by calculating a result value of the sine/cosine calculation process in advance and estimating a change range of a phase error near to 0 degree. CONSTITUTION: A sine lookup unit(20) inputs a phase accumulated in a phase accumulator(8), stores only sine values with respect to positive phases, determines the signs of the sign values according to the signs of the phases, and outputs the sign values. A cosine lookup unit(30) inputs a phase accumulated in the phase accumulator(8), reduces and then stores a bit width from a cosine value of the phase, restores the original cosine value, and outputs the restored cosine value. The sine lookup unit(20) includes a sign storage(21) for inputting the phase accumulated in the phase accumulator(8).

Description

위상 추적 루프의 수치제어 발진 장치Numerical Controlled Oscillator of Phase Tracking Loop

본 발명은 HDTV(High Definition TeleVision, 고화질 텔레비전)의 위상 추적 루프(Phase Tracking Loop, PTL)의 수치제어 발진기(Numerically Controlled Oscillator, NCO)에 관한 것으로, 특히 수치제어 발진기의 사인/코사인 연산 과정의 결과 값을 미리 계산하여 메모리에 저장하고 위상 오차의 변화 범위가 0도에 가깝게 추정하여 메모리의 크기를 감소시키는 위상 추적 루프의 수치제어 발진 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a numerically controlled oscillator (NCO) of a phase tracking loop (PTL) of HDTV (High Definition TeleVision, High Definition Television), in particular the result of a sine / cosine calculation process of a numerically controlled oscillator. The present invention relates to a numerically controlled oscillation apparatus of a phase tracking loop which reduces a size of a memory by calculating a value in advance and storing the result in a memory and estimating a change range of a phase error close to 0 degrees.

일반적으로 GA(Grand Alliance, 미국의 대연합) 표준안에 따른 HDTV 등에서는 위상 추적 루프를 사용한다. 이러한 HDTV는 일반적인 텔레비전에 비해 주사선수를 2배이상 늘리고 화면비를 16:9(일반 텔레비전은 4:3)로 늘려 화면의 고정밀화, 대형화를 실현시킨 텔레비전이다.In general, HDTV, such as the GA (Grand Alliance) standard, uses a phase tracking loop. The HDTV is a TV that realizes higher definition and larger screen size by doubling the number of scanning players and increasing the aspect ratio to 16: 9 (4: 3 for general television) compared to the general television.

그리고 일반적인 HDTV에는 위상 추적 루프가 있는 데, 이는 전송된 신호로부터 위상과 이득오차를 추적하고 그 오차를 보상하여줌으로써 후단의 복호기에서 정확하게 데이터를 복구토록 하는 역할을 한다.In general HDTV, there is a phase tracking loop, which tracks the phase and gain error from the transmitted signal and compensates for the error, thereby accurately recovering the data in the subsequent decoder.

도1은 일반적인 HDTV 수상기의 위상 추적 루프의 블록구성도이다.1 is a block diagram of a phase tracking loop of a general HDTV receiver.

이에 도시된 바와 같이, 등화기의 출력과 곱셈부(2)의 출력을 더하는 덧셈부(1)와; 상기 등화기의 출력과 제한 누적부(7)의 값을 곱하는 곱셈부(2)와; 상기 덧셈부(1)의 출력을 지연시켜 동위상의 I 채널 신호를 출력하는 지연부(3)와; 상기 덧셈부(1)의 출력을 FIR(Finite Impulse Response, 유한 임펄스 응답) 필터링을 수행하여 직각 위상의 Q 채널 신호를 출력하는 선형 필터(4)와; 상기 지연부(3)와 선형 필터(4)에서 출력된 I, Q 신호를 복소곱셈하는 복소곱셈부(5)와; 상기 복소곱셈부(5)에서 복소곱셈된 I, Q 채널 신호를 입력받아 오차를 판별하여 이득오차와 위상오차를 출력하는 오차 판별부(6)와; 상기 오차 판별부(6)에서 출력된 이득오차를 입력받아 이득오차 측정값을 누적하여 그 평균치를 구하고 상기 곱셈부(2)로 출력하는 제한 누적부(7)와; 상기 오차 판별부(6)에서 출력된 위상오차를 누적하는 위상 누적부(8)와; 상기 위상 누적부(8)에서 누적된 위상을 입력받아 위상에 대한 사인과 코사인 값을 보상하여 저장하고 상기 복소곱셈부(5)로 출력하는 수치제어 발진부(9)로 구성된다.As shown therein, an adder 1 for adding the output of the equalizer and the output of the multiplier 2; A multiplier (2) which multiplies the output of the equalizer by the value of the limit accumulator (7); A delay unit 3 for delaying the output of the adder 1 and outputting an in-phase I channel signal; A linear filter (4) for performing a finite impulse response (FIR) filtering on the output of the adder 1 to output a Q channel signal having a quadrature phase; A complex multiplier (5) for complex multiplying the I and Q signals output from the delay section (3) and the linear filter (4); An error discriminating unit (6) for receiving an I / Q channel signal multiplied by the complex multiplier (5) to determine an error and outputting a gain error and a phase error; A limit accumulator (7) which receives the gain error output from the error discriminator (6), accumulates the gain error measurement value, calculates an average thereof, and outputs the average value to the multiplier (2); A phase accumulator (8) for accumulating the phase error output from the error discriminator (6); It consists of a numerically controlled oscillator 9 which receives the accumulated phase from the phase accumulator 8, compensates for and stores the sine and cosine of the phase, and outputs it to the complex multiplier 5.

그래서 위상 추적 루프 앞에 위치한 채널 등화기는 10.76Msymbol/sec의 속도로 입력되는 I 채널 신호에 대해 동작하며, 채널 등화기의 양자화 출력이 위상 추적 루프의 입력된다.Thus, the channel equalizer located before the phase tracking loop operates on the input I channel signal at a rate of 10.76 Msymbol / sec, and the quantization output of the channel equalizer is input to the phase tracking loop.

위상 추적 루프에 입력된 I 채널 신호는 먼저 이득 조정이 된 후 선형 필터(4)를 통과하여 Q 채널 신호의 추정치를 만들어 낸다. 이것이 가능한 이유는 VSB(Vestigial SideBand, 잔류측파대) 변조된 신호의 I, Q 성분이 힐버트(Hilbert) 변환과 유사한 선형 변환의 관계에 있기 때문이다. 위상 추적 루프에 입력된 I 채널 신호와 선형 여과기인 FIR 필터(4)의 출력인 Q 채널 신호로 이루어진 복소 신호는 복소곱셈부(5)에 의해 위상이 보상된다.The I channel signal input to the phase tracking loop is first gain adjusted and then passed through a linear filter 4 to produce an estimate of the Q channel signal. This is possible because the I and Q components of the VSB (Vestigial SideBand) modulated signal are in a linear transformation similar to the Hilbert transform. The complex signal consisting of the I channel signal input to the phase tracking loop and the Q channel signal which is the output of the FIR filter 4 which is the linear filter is compensated for by the complex multiplier 5.

위상 오차 및 이득 오차는 판정궤환 방식으로 계산된다. 이렇게 계산된 위상 오차는 위상 누적부(8)를 거쳐 사인/코사인 룩업부(Look Up Table, LUT)인 수치제어 발진부(9)의 어드레스 값으로 입력된다.The phase error and the gain error are calculated by the decision feedback method. The phase error thus calculated is input to the address value of the numerically controlled oscillator 9 which is a sine / cosine look up table (LUT) via the phase accumulator 8.

도2는 종래 위상 추적 루프의 수치제어 발진 장치의 블록구성도이다.2 is a block diagram of a numerically controlled oscillation device of a conventional phase tracking loop.

그래서 종래에 구현된 수치제어 발진부(9)는 롬을 사용하여 사인 롬(13)과 코사인 롬(14)을 구현하였다. 롬으로 수치제어 발진부(9)를 구현하는 경우, 롬의 입력 비트수가 n이라고 하면, 어드레스의 개수는 2n 이 된다.Thus, the numerically controlled oscillator 9 implemented in the related art implements a sine ROM 13 and a cosine ROM 14 using a ROM. When the numerically controlled oscillator 9 is implemented in ROM, the number of input bits in the ROM is n. 2 n Becomes

위상 누적부(8)의 덧셈부(11)의 출력이 누적부(12)로 입력되어 위상 오차가 위상 누적부(8)에서 누적된다. 그러면 누적부(12)의 출력은 사인 롬(13)과 코사인 롬(14)의 어드레스로 입력되어 그 어드레스에 해당하는 사인/코사인 값을 복소곱셈부(5)로 출력하게 된다.The output of the adder 11 of the phase accumulator 8 is input to the accumulator 12 so that the phase error is accumulated in the phase accumulator 8. Then, the output of the accumulator 12 is input to the addresses of the sine rom 13 and the cosine rom 14, and outputs a sine / cosine value corresponding to the address to the complex multiplier 5.

이때의 사인/코사인 값은 다음의 수학식1 및 수학식2와 같다.The sine / cosine values at this time are as shown in Equations 1 and 2 below.

여기서 n은 수치제어 발진부(9)의 어드레스 입력이고, N은 수치제어 발진부(9) 내의 데이터 수이며, sin(n)은 사인의 크기이고, cos(n)은 코사인의 크기이다.Where n is the address input of the numerically controlled oscillator 9, N is the number of data in the numerically controlled oscillator 9, sin (n) is the magnitude of the sine, and cos (n) is the magnitude of the cosine.

그러나 종래의 장치는 사인/코사인 롬(13)(14)에 입력되는 비트수에 따라 메모리의 크기가 변하므로, 입력되는 비트수가 많아지면 메모리의 용량이 매우 커지는 단점이 있었다.However, since the size of the memory varies according to the number of bits input to the sine / cosine ROM 13 and 14, the conventional apparatus has a disadvantage in that the memory capacity becomes very large.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 수치제어 발진기의 사인/코사인 연산 과정의 결과 값을 미리 계산하여 메모리에 저장하고 위상 오차의 변화 범위가 0도에 가깝게 추정하여 메모리의 크기를 감소시킬 수 있는 위상 추적 루프의 수치제어 발진기를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to calculate the result value of the sine / cosine calculation process of the numerically controlled oscillator in advance and store it in the memory, and the variation range of the phase error is It is to provide a numerically controlled oscillator of a phase tracking loop that can reduce the size of memory by estimating near zero degrees.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 위상 추적 루프의 수치제어 발진 장치는,In order to achieve the above object, a numerically controlled oscillation device of a phase tracking loop according to the present invention,

위상 누적부에서 누적된 위상을 입력받아 양수의 위상에 대한 사인값만을 저장한 후 위상의 부호에 따라 사인값의 부호를 결정하여 사인값을 출력하는 사인 룩업부와; 상기 위상 누적부에서 누적된 위상을 입력받아 위상의 코사인 값에서 비트-폭을 줄여 저장한 다음 다시 원래의 코사인값을 복원하여 복원된 코사인 값을 출력하는 코사인 룩업부로 이루어짐을 그 기술적 구성상의 특징으로 한다.A sine lookup unit which receives the accumulated phases from the phase accumulator and stores only the sine values for the positive phases, and then determines the sign of the sine values according to the sign of the phases and outputs the sine values; As a technical feature of the present invention, the phase accumulator comprises a cosine lookup unit which receives the accumulated phase and stores the bit-width from the cosine value of the phase, stores the bit-width, restores the original cosine value, and outputs the restored cosine value. do.

도1은 일반적인 위상 추적 루프의 블록구성도이고,1 is a block diagram of a general phase tracking loop,

도2는 종래 위상 추적 루프에서 수치제어 발진 장치의 블록구성도이며,2 is a block diagram of a numerically controlled oscillation device in a conventional phase tracking loop.

도3은 본 발명에 의한 위상 추적 루프에서 수치제어 발진 장치의 블록구성도이다.3 is a block diagram of a numerically controlled oscillation device in a phase tracking loop according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

8 : 위상 누적부 9 : 수치제어 발진부8: phase accumulator 9: numerically controlled oscillator

11 : 위상 덧셈부 12 :누적부11: phase adder 12: accumulator

20 : 사인 룩업부 21 : 부호 저장부20: sign lookup unit 21: code storage unit

22 : 절대값 연산부 23 : 사인 메모리22: absolute value calculator 23: sine memory

24 : 인버터부 25 : 다중화부24: inverter section 25: multiplexing section

30 : 코사인 룩업부 31 : 제1 덧셈부30: cosine lookup unit 31: the first addition unit

32 : 코사인 메모리 33 : 제2 덧셈부32: cosine memory 33: second adder

이하, 상기와 같은 본 발명 위상 추적 루프의 수치제어 발진 장치의 기술적 사상에 따른 일실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, an embodiment according to the technical idea of the numerically controlled oscillation apparatus of the present invention, the phase tracking loop as described above is as follows.

먼저first

도3은 본 발명에 의한 위상 추적 루프에서 수치제어 발진 장치의 블록구성도이다.3 is a block diagram of a numerically controlled oscillation device in a phase tracking loop according to the present invention.

이에 도시된 바와 같이, 위상 누적부(8)에서 누적된 위상을 입력받아 양수의 위상에 대한 사인값만을 저장한 후 위상의 부호에 따라 사인값의 부호를 결정하여 사인값을 출력하는 사인 룩업부(20)와; 상기 위상 누적부(8)에서 누적된 위상을 입력받아 위상의 코사인 값에서 비트-폭을 줄여 저장한 다음 다시 원래의 코사인값을 복원하여 복원된 코사인 값을 출력하는 코사인 룩업부(30)로 구성된다.As shown in this figure, the sine lookup unit receives the accumulated phases from the phase accumulation unit 8 and stores only the sine values for the positive phases, and then determines the sign of the sine values according to the sign of the phases and outputs the sine values. 20; The cosine lookup unit 30 receives the accumulated phase from the phase accumulator 8 and stores the cosine value of the phase by reducing the bit-width, and then restores the original cosine value to output the restored cosine value. do.

상기에서 사인 룩업부(20)는, 상기 위상 누적부(8)에서 누적된 위상을 입력받아 양수의 위상에 대한 사인값만을 저장하는 부호 저장부(21)와; 상기 위상 누적부(8)에서 누적된 위상을 입력받아 위상의 사인값의 절대값을 취하는 절대값 연산부(22)와; 상기 절대값 연산부(22)에서 출력된 데이터를 저장하는 사인 메모리(23)와; 상기 사인 메모리(23)에 저장된 사인값의 부호를 반전시키는 인버터부(24)와; 상기 사인 메모리(23)와 인버터부(24)의 데이터를 입력받고 상기 부호 저장부(21)에 저장된 사인값의 부호에 따라 부호를 결정하여 다중화하고 다중화된 사인값을 출력하는 다중화부(25)로 구성된다.The sine lookup unit 20 includes: a sign storage unit 21 which receives a phase accumulated by the phase accumulator 8 and stores only a sine value for a positive phase; An absolute value calculator 22 which receives the accumulated phase from the phase accumulator 8 and takes an absolute value of a sine of phase; A sign memory (23) for storing data output from the absolute value calculator (22); An inverter unit (24) for inverting the sign of the sine value stored in the sine memory (23); The multiplexer 25 receives the data of the sine memory 23 and the inverter unit 24, determines a sign according to a sign of a sine value stored in the sign storage unit 21, and outputs a multiplexed sine value. It consists of.

상기에서 코사인 룩업부(30)는, 상기 위상 누적부(8)에서 누적된 위상을 입력받아 위상의 코사인 값에서 비트-폭을 줄이기 위해 1 값에서 위상의 코사인 값을 뺄샘하는 제1 덧셈부(31)와; 상기 제1 덧셈부(31)의 데이터를 저장하는 코사인 메모리(32)와; 상기 코사인 메모리(32)의 위상의 코사인 값에 1을 더하여 원래의 코사인 값을 복원하고 복원된 코사인 값을 출력하는 제2 덧셈부(33)로 구성된다.The cosine lookup unit 30 receives a phase accumulated by the phase accumulator 8 and subtracts a cosine value of a phase from a value 1 to reduce the bit-width from the cosine value of the phase. 31); A cosine memory 32 for storing data of the first adder 31; The second adder 33 is configured to restore the original cosine value by adding 1 to the cosine value of the phase of the cosine memory 32 and output the restored cosine value.

이와 같이 구성된 본 발명의 작용을 상세히 설명하면 다음과 같다.Referring to the operation of the present invention configured as described in detail as follows.

먼저 HDTV 수신기의 위상 추적 루프는 수신 신호에 존재하는 미세 위상 오차를 추정하여 이를 보상한다. 이 보상 과정은 다음의 수학식3과 수학식4로 나타낼 수 있다.First, the phase tracking loop of the HDTV receiver estimates and compensates for the fine phase error present in the received signal. This compensation process can be represented by the following equations (3) and (4).

RealOutput I(n)=I′′(n)cos(θ)-Q′′sin(θ)RealOutput I (n) = I '′ (n) cos (θ) -Q'′sin (θ)

ImaginaryOutput Q(n)=I′′(n)sin(θ)+Q′′cos(θ)ImaginaryOutput Q (n) = I '′ (n) sin (θ) + Q′′cos (θ)

여기서 I′′(n) 은 입력된 동위상의 실수값이고, Q′′(n) 은 입력된 직각위상의 허수값이다.here I '′ (n) Is the real value entered in phase, Q ′ ′ (n) Is the imaginary value of the input quadrature.

이 과정은 입력 복소 신호 I′′(n)+jQ′′(n) 을 위상 오차 보정 신호인 cos(θ)+jsin(θ) 와 복소 곱셈을 시킨 결과와 같다. 이 보정신호는 위상 추적 루프에 의해 예측된 위상 오차인 θ 에 코사인과 사인 연산 과정을 거쳐 발생되는데, 실제 구현에 있어 이의 연산과정은 상당한 하드웨어적 부담을 주게 된다.This process input complex signal I '′ (n) + jQ ′ ′ (n) Phase error correction signal cos (θ) + jsin (θ) And the result of complex multiplication. This correction signal is the phase error predicted by the phase tracking loop. θ It is generated through the process of sine and sine, and in actual implementation, the computational process puts a considerable hardware burden.

그러므로 본 발명에서는 사인/코사인 연산 과정의 결과 값을 미리 계산하여 메모리인 롬(Read Only Memory, 읽기 전용 메모리)에 저장시켜 θ 값에 따라 저장된 값을 출력하여 이용하는 룩업 테이블(Look Up Table, LUT) 방법을 이용한다.Therefore, in the present invention, the resultant value of the sine / cosine operation is calculated in advance and stored in a memory ROM (Read Only Memory). θ A look up table (LUT) method is used to output a stored value according to the value.

이 LUT에는 모든 경우의 θ 입력에 해당하는 값들을 저장할 수도 있으나, 이 경우 상당히 큰 크기의 메모리를 요구하기 때문에 이에 대한 구현 방법을 강구하여야 한다. 본 발명이 사용되는 위상 추적 로프에서의 추정 위상 오차인 θ 의 변화 범위는 0도에 가까운 값들이 추정되므로, 이 성질을 이용하여 LUT에 사용되는 메모리의 크기를 감소시킬 수 있다. 본 발명은 0~10도에 해당하는 사인/코사인 값들을 저장한다.This LUT contains all the θ You can store the values corresponding to the input, but in this case, you need to consider how to implement them. The estimated phase error in the phase tracking rope used in the present invention θ Since the variation range of is estimated to be close to 0 degrees, this property can be used to reduce the size of the memory used in the LUT. The present invention stores sine / cosine values corresponding to 0-10 degrees.

사인 룩업부(20)의 경우, 사인 함수의 특성상 0도를 중심으로 양수의 θ 에 대한 사인 값과 음수의 θ 에 대한 사인 값은 서로 절대값은 같으나 다른 부호를 갖는다. 그러므로 이와 같은 성질을 이용하여 사인 룩업부(20)는 양수의 θ 에 대한 사인 값 만을 부호 저장부(21)에 저장한 후 θ 의 부호에 따라 사인 룩업부(20)의 출력 즉, 사인 값의 부호를 결정하는 과정을 거쳐 복소곱셈부(5)로 입력한다.In the case of the sine lookup unit 20, the positive sine of 0 θ Sine and negative for θ The sine values for are the same absolute value but have different signs. Therefore, using this property, the sine lookup unit 20 θ After storing only the sine value for in the sign storage unit 21 θ The output of the sine lookup unit 20, ie, the sign of the sine value, is input to the complex multiplier 5 according to the sign of.

이를 알고리즘으로 정리하면 다음과 같다.The algorithm is summarized as follows.

sine LUT = abs(sin(theta))sine LUT = abs (sin (theta))

IF theta〈0 THENIF theta 〈0 THEN

Complex Multiplier Imaginary Input = -sine LUTComplex Multiplier Imaginary Input = -sine LUT

ELSEELSE

Complex Multiplier Imaginary Input = sine LUTComplex Multiplier Imaginary Input = sine LUT

END IF;END IF;

그러므로 기존의 음수 θ 값에 대한 사인 값까지 저장 할 때보다 사인 메모리(23)의 크기를 1/2로 줄일 수 있게 된다.Therefore, the existing negative number θ It is possible to reduce the size of the sine memory 23 by half than when storing the sine value for the value.

한편, 코사인 룩업부(30)의 경우, 코사인 함수의 특성에 따라 양수의 θ 와 음수의 θ 에 대해 동일한 값을 가지므로 입력 θ 의 부호에 관계없이 공유할 수 있으므로 양수의 θ 에 대한 코사인 LUT로 음수의 θ 에 대한 연산을 공유한다. 그리고 입력 θ 는 0도에 가까운 범위를 가지므로 코사인 연산의 결과 상대적으로 큰 +1.0에 근접하는 코사인 값들을 코사인 룩업부(30)에 저장하여야 한다. 이는 코사인 메모리(32)에 저장되는 코사인 값들에 대한 비트-폭을 증가시키므로 이에 따라 메모리 용량도 증가하게 된다. 비트-폭을 줄이기 위하여 먼저 다음의 수학식5와 같은 연산을 제1 덧셈부(31)에서 수행하여 코사인 메모리(32)에 저장한다.On the other hand, in the case of the cosine look-up unit 30, the positive sign according to the characteristics of the cosine function θ And negative θ Since it has the same value for, enter θ Can be shared regardless of the sign of θ Cosine LUT for Negative θ Share an operation on. And input θ Since the range is close to 0 degrees, the cosine values close to +1.0, which are relatively large as a result of the cosine operation, must be stored in the cosine lookup unit 30. This increases the bit-width for cosine values stored in cosine memory 32, thus increasing memory capacity. In order to reduce the bit-width, an operation as shown in Equation 5 below is performed by the first adder 31 and stored in the cosine memory 32.

Cosine LUT = 1 - cos(θ)Cosine LUT = 1-cos (θ)

이 경우 Cosine LUT 에는 0에 근접하는 값들이 저장되므로, 종래의 방법보다 작은 비트-폭을 갖고, 또한 이에 따라 코사인 메모리(32)의 메모리 용량도 감소시키는 효과도 거둘 수 있다. 이런 연산 과정을 거친 코사인 메모리(32)의 출력값은 다음의 수학식6과 같은 연산 과정을 제2 곱셈부(33)에서 수행하여 원래의 코사인 값으로 복원되어 복소곱셈부(5)로 입력된다.in this case Cosine LUT Since values close to 0 are stored, they have a smaller bit-width than the conventional method, and thus also reduce the memory capacity of the cosine memory 32. The output value of the cosine memory 32 which has undergone such a calculation process is restored to the original cosine value by performing the calculation process as shown in Equation 6 in the second multiplier 33 and input to the complex multiplier 5.

Complex Μltiplier Real Input = 1 + cosine LUTComplex Μltiplier Real Input = 1 + cosine LUT

이처럼 본 발명은 수치제어 발진기의 사인/코사인 연산 과정의 결과 값을 미리 계산하여 메모리에 저장하고 위상 오차의 변화 범위가 0도에 가깝게 추정하여 메모리의 크기를 감소시키게 되는 것이다.As described above, the present invention reduces the size of the memory by calculating the result value of the sine / cosine calculation process of the numerically controlled oscillator in advance and storing it in the memory and estimating the variation range of the phase error close to 0 degrees.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 위상 추적 루프의 수치제어 발진 장치는 수치제어 발진기의 사인/코사인 연산 과정의 결과 값을 미리 계산하여 메모리에 저장하고 위상 오차의 변화 범위가 0도에 가깝게 추정함으로써 메모리의 크기를 감소시킬 수 있는 효과가 있게 된다.As described above, the numerically controlled oscillation device of the phase tracking loop according to the present invention calculates the result value of the sine / cosine calculation process of the numerically controlled oscillator in advance and stores it in the memory and estimates the variation range of the phase error close to 0 degrees. As a result, the size of the memory can be reduced.

Claims (3)

위상 추적 루프의 수치제어 발진 장치에 있어서,In the numerically controlled oscillation apparatus of a phase tracking loop, 위상 누적부에서 누적된 위상을 입력받아 양수의 위상에 대한 사인값만을 저장한 후 위상의 부호에 따라 사인값의 부호를 결정하여 사인값을 출력하는 사인 룩업부와;A sine lookup unit which receives the accumulated phases from the phase accumulator and stores only the sine values for the positive phases, and then determines the sign of the sine values according to the sign of the phases and outputs the sine values; 상기 위상 누적부에서 누적된 위상을 입력받아 위상의 코사인 값에서 비트-폭을 줄여 저장한 다음 다시 원래의 코사인값을 복원하여 복원된 코사인 값을 출력하는 코사인 룩업부로 구성된 것을 특징으로 하는 위상 추적 루프의 수치제어 발진 장치.A phase tracking loop comprising a cosine lookup unit for receiving the accumulated phase from the phase accumulator and reducing the bit-width from the cosine value of the phase, and then restoring the original cosine value to output the restored cosine value. Numerically controlled oscillation device. 제 1항에 있어서, 상기 사인 룩업부는,The method of claim 1, wherein the sign lookup unit, 상기 위상 누적부에서 누적된 위상을 입력받아 양수의 위상에 대한 사인값만을 저장하는 부호 저장부와;A code storage unit which receives a phase accumulated in the phase accumulator and stores only a sine value of a positive phase; 상기 위상 누적부에서 누적된 위상을 입력받아 위상의 사인값의 절대값을 취하는 절대값 연산부와;An absolute value calculator which receives an accumulated phase from the phase accumulator and takes an absolute value of a sine of phase; 상기 절대값 연산부에서 출력된 데이터를 저장하는 사인 메모리와;A sign memory for storing data output from the absolute value calculator; 상기 사인 메모리에 저장된 사인값의 부호를 반전시키는 인버터부와;An inverter unit for inverting a sign of a sine value stored in the sine memory; 상기 사인 메모리와 인버터부의 데이터를 입력받고 상기 부호 저장부에 저장된 사인값의 부호에 따라 부호를 결정하여 다중화하고 다중화된 사인값을 출력하는 다중화부로 구성된 것을 특징으로 하는 위상 추적 루프의 수치제어 발진 장치.The oscillator of the phase tracking loop, comprising: a multiplexer configured to receive the data of the sine memory and the inverter and determine a sign according to the sign of the sine value stored in the sign storage unit, and to output the sine value. . 제 1항에 있어서, 상기 코사인 룩업부는,The method of claim 1, wherein the cosine lookup portion, 상기 위상 누적부에서 누적된 위상을 입력받아 위상의 코사인 값에서 비트-폭을 줄이기 위해 1 값에서 위상의 코사인 값을 뺄샘하는 제1 덧셈부와;A first adder configured to receive the accumulated phase from the phase accumulator and subtract the cosine of the phase from a value of 1 to reduce the bit-width from the cosine of the phase; 상기 제1 덧셈부의 데이터를 저장하는 코사인 메모리와;A cosine memory for storing data of the first adder; 상기 코사인 메모리의 위상의 코사인 값에 1을 더하여 원래의 코사인 값을 복원하고 복원된 코사인 값을 출력하는 제2 덧셈부로 구성된 것을 특징으로 하는 위상 추적 루프의 수치제어 발진 장치.And a second adder configured to restore an original cosine value by adding 1 to a cosine value of a phase of the cosine memory, and output a reconstructed cosine value.
KR1019980062179A 1998-12-30 1998-12-30 Numerically controlled oscillator of phase tracing loop KR20000045612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062179A KR20000045612A (en) 1998-12-30 1998-12-30 Numerically controlled oscillator of phase tracing loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062179A KR20000045612A (en) 1998-12-30 1998-12-30 Numerically controlled oscillator of phase tracing loop

Publications (1)

Publication Number Publication Date
KR20000045612A true KR20000045612A (en) 2000-07-25

Family

ID=19568866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062179A KR20000045612A (en) 1998-12-30 1998-12-30 Numerically controlled oscillator of phase tracing loop

Country Status (1)

Country Link
KR (1) KR20000045612A (en)

Similar Documents

Publication Publication Date Title
TW313740B (en)
US5838737A (en) Method and apparatus for estimating PSK modulated signals
KR970025102A (en) Phase error detection method and phase tracking loop circuit
TW451580B (en) Decision directed phase detector
US6021157A (en) Fast phase estimation in digital communication systems
JP2971028B2 (en) Phase detection method and phase tracking loop circuit for digital vestigial sideband modulation communication device
KR100525002B1 (en) Apparatus and method for pilotless carrier acquisition of vestigial sideband signal
US4862098A (en) Continuous-wave-modulation detectors using prediction methods
US7366257B2 (en) Carrier recovery device of digital TV receiver
JP3636397B2 (en) Jitter suppression circuit
JP4794634B2 (en) Carrier wave reproducing apparatus and carrier wave reproducing method
KR20000045612A (en) Numerically controlled oscillator of phase tracing loop
US6445752B1 (en) Apparatus and method for phase tracking in a demodulator
KR0180675B1 (en) Phase trace roof and phase error measuring/compensating method
KR20000045608A (en) Sine/cosine look up device of phase tracking loop
KR100348241B1 (en) Apparatus for detecting and controlling phase recovery in satellite broadcasting receiving system
KR20050042753A (en) Timing extractor, timing extraction method and demodulator having the timing extractor
KR100275703B1 (en) Phase tracking circuit and phase detecting method
JP2000270036A (en) Afc circuit, carrier regenerating circuit, and receiving device
KR0175725B1 (en) Error detecting circuit
JP3873439B2 (en) Communication system, modulation method, demodulation method, and recording medium
US5953385A (en) Method and device for detecting the error on the frequency of a carrier
US6757336B1 (en) Device and method for performing a carrier recovery
KR0157530B1 (en) Symbol clock restoration circuit
KR100194936B1 (en) Digital signal determination circuit and method using reference signal in digital modulation system

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination