KR0157530B1 - Symbol clock restoration circuit - Google Patents
Symbol clock restoration circuitInfo
- Publication number
- KR0157530B1 KR0157530B1 KR1019950013291A KR19950013291A KR0157530B1 KR 0157530 B1 KR0157530 B1 KR 0157530B1 KR 1019950013291 A KR1019950013291 A KR 1019950013291A KR 19950013291 A KR19950013291 A KR 19950013291A KR 0157530 B1 KR0157530 B1 KR 0157530B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- symbol clock
- analog
- generating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Abstract
[청구범위에 기재된 발명이 속한 기술분야][Technical field to which the invention described in the claims belong]
디지틀 고선명 텔레비젼의 수신기Receiver of digital high-definition TV
[발명이 해결하려고 하는 기술적 과제][Technical Challenges to Invent]
디지틀 고선명 텔레비젼의 송신측에서 전송된 신호를 수신측에서 그대로 재생하기 위한 심볼 클럭 복구회로를 제공하는데 있다.The present invention provides a symbol clock recovery circuit for reproducing a signal transmitted from a transmitting side of a digital high definition television as it is at the receiving side.
[발명의 해결방법의 요지][Summary of the solution of the invention]
수신되는 아날로그신호를 심볼클럭에 의해 샘플링하여 디지틀신호로 변환하는 아날로그/디지틀변환수단과, 상기 디지틀신호의 기울기를 검출되어 발생된 기울기 검출신호를 래치출력하는 수단과, 상기 디지틀신호에 포함되어 있는 고스트 및 잡음을 제거한 기준신호와 상기 디지틀신호를 가산하여 왜곡신호를 발생하는 수단과, 상기 기울기 검출신호와 상기 왜곡신호를 승산하여 오차신호를 발생하는 수단과, 상기 오차신호의 크기에 대응하는 심볼클럭을 발생하여 상기 아날로그/디지틀변환수단으로 공급하는 수단으로 구성한다.Analog / digital converting means for sampling the received analog signal by a symbol clock and converting it into a digital signal, means for latching out the tilt detection signal generated by detecting the tilt of the digital signal, and included in the digital signal. Means for generating a distortion signal by adding a reference signal from which ghost and noise have been removed and the digital signal, means for generating an error signal by multiplying the slope detection signal with the distortion signal, and a symbol corresponding to the magnitude of the error signal Means for generating a clock and supplying it to the analog / digital converting means.
[발명의 중요한 용도][Important Uses of the Invention]
디지틀 고선명 텔레비젼의 송신되기 전의 신호를 수신측에서 그대로 재생한다.A signal before transmission of digital high definition television is reproduced as it is at the receiving end.
Description
제1도는 본 발명에 따른 심볼 클럭 복구회로의 구성도.1 is a block diagram of a symbol clock recovery circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 아날로그/디지틀변환부 70 : 가산기10: analog / digital converter 70: adder
90 : 승산기 200 : 기울기 검출신호 발생부90: multiplier 200: tilt detection signal generator
300 : 왜곡신호 발생부 400 : 오차신호 발생부300: distortion signal generator 400: error signal generator
500 : 심볼클럭 발생부500: symbol clock generator
본 발명은 디지틀 고선명 텔레비젼 수신기에 관한 것으로, 특히 수신된 신호를 전송되기 전의 원래의 신호와 똑같이 복조하기 위하여 심볼 클럭을 발생하는 심볼 클럭 복구회로에 관한 것이다.The present invention relates to a digital high definition television receiver, and more particularly to a symbol clock recovery circuit that generates a symbol clock to demodulate the received signal equally to the original signal before transmission.
디지틀 고선명 텔레비젼의 수신기는 아날로그 신호를 디지틀 신호로 변환하여 전송전의 원래 신호를 재생하는 동작을 수행하게 되므로, 정확하게 샘플링 시점에서 데이타를 발생하여야만 원래 신호가 재생될 수 있다. 그러므로, 디지틀 고선명 텔레비젼의 수신기에서 수신된 아날로그 신호로부터 디지틀신호로 변화될 때 가장 중요한 것은 샘플링 시점을 정확히 정해주는 것이 필요하다. 이러한 샘플링 시점을 결정하는 회로를 심볼 클럭 복구회로라 한다. 그리고 상기 심볼클럭복구회로의 선행기술로는 예를 들어 대한민국 특허출원된 출원번호 특히 제93-13025호에서 개시되어 있다. 상기 기술은 디지틀 통신기기에서 심볼클럭을 복구함에 있어서, 각 심볼에 대한 상대위치의 평균값에 근거하여 샘플링 시점을 가변시키고, 더우기 샘플링과 샘플링 사이의 시점에 대해서도 샘플링위치추적 가능함으로써 보다 정확한 심볼클럭의 복구가 가능한 장점을 가지고 있다. 그러나, 회로의 구현이 복잡하다는 문제점을 가지고 있다.Since the receiver of a digital high definition television converts an analog signal into a digital signal and performs an operation of reproducing the original signal before transmission, the original signal can be reproduced only when data is generated at a precise sampling time point. Therefore, the most important thing when changing from an analog signal received at a receiver of a digital high definition television to a digital signal is that it is necessary to accurately determine a sampling time point. The circuit that determines this sampling time point is called a symbol clock recovery circuit. The prior art of the symbol clock recovery circuit is disclosed, for example, in Korean Patent Application No. 93-13025. In the above technique, in recovering a symbol clock in a digital communication device, the sampling time is varied based on the average value of relative positions for each symbol, and the sampling position can be traced even between sampling and sampling. It has the advantage of recoverability. However, there is a problem that the implementation of the circuit is complicated.
따라서 본 발명의 목적은 디지틀 고선명 텔레비젼의 수신기에 있어서 전술한 선행기술과 다른 방법으로 간단히 구현할 수 있는 심볼 클럭 복구회로를 제공함에 있다.It is therefore an object of the present invention to provide a symbol clock recovery circuit which can be simply implemented in a method different from the above-described prior art in a receiver of a digital high definition television.
여기에서 사용되는 심볼이라는 용어는 디지틀 고선명 텔레비젼 신호의 전송에서는 전송효율을 높이기 위해 비트단위의 신호를 몇 비트씩 묶어서 하나의 크기를 갖는 신호로 변환하여 전송하게 되는데 이렇게 변환된 것을 말한다.The term 'symbol' is used here to transmit a digital high definition television signal by converting a signal in units of bits into a signal having a size in order to improve transmission efficiency.
상기한 목적을 달성하기 위하여 본 심볼 클럭 복구회로가, 수신되는 아날로그신호를 심볼클럭에 의해 샘플링하여 디지틀신호로 변환하는 아날로그/디지틀변환수단과, 상기 디지틀신호의 기울기를 검출하여 발생된 기울기 검출신호를 래치출력하는 수단과, 상기 디지틀신호에 포함되어 있는 고스트 및 잡음을 제거한 기준신호와 상기 디지틀신호를 가산하여 왜곡신호를 발생하는 수단과, 상기 기울기 검출신호와 상기 왜곡신호를 승산하여 오차신호를 발생하는 수단과, 상기 오차신호의 크기에 대응하는 심볼클럭을 발생하여 상기 아날로그/디지틀변환수단으로 공급하는 수단으로 구성된 것을 특징으로 한다.In order to achieve the above object, the symbol clock recovery circuit includes analog / digital conversion means for sampling a received analog signal by a symbol clock and converting the signal into a digital signal, and a gradient detection signal generated by detecting a slope of the digital signal. Means for latching the output signal, means for generating a distortion signal by adding the ghost and noise reference signal included in the digital signal and the digital signal, and multiplying the slope detection signal with the distortion signal to obtain an error signal. And means for generating and supplying the symbol clock corresponding to the magnitude of the error signal to the analog / digital converting means.
이하 바람직한 본 발명의 일 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
제1도는 본 발명에 따른 디지틀 고선명 텔레비젼의 심볼 클럭 복구회로의 구성도로서, 수신된 아날로그신호는 아날로그/디지틀변환부(10)에서 심볼클럭에 의해 샘플링되어 디지틀신호로 변환된다. 기울기 검출필터(20)는 상기 디지틀신호의 기울기를 검출하여 기울기 검출신호로 출력한다. 상기에서 디지틀신호는 전술한 바와 같이 전송효율을 높이기 위해 비트단위의 데이터를 소정 비트씩 심벌단위로 묶어서 하나의 특정 레벨을 갖도록 변환시킨 신호를 의미한다. 또한 상기 기울기 검출신호라 함은 수신측에서 상기 심볼단위의 디지틀신호를 샘플링하여 재생함에 있어서 현재심볼이 너무 빨리 샘플링되고 있는지 또는 늦게 샘플링되고 있는지 여부를 판단할 수 있도록 하는 신호를 의미한다. 이때 상기 현재심볼이 너무 빨리 또는 늦게 샘플링되고 있는지 여부는 상기 기울기 검출필터에서 인접 심볼들간의 상관값을 계산해서 현재심볼의 기울기가 하이(HIGH)상태에서 로우(LOW)상태로 즉, 폴링(Falling)상태로 변하는지 또는 로우(LOW)상태에서 하이(HIGH)상태로 즉 라이징(Rising)상태로 변하는지를 검사하여 판단하게 된다. 제2래치부(50)는 상기 기울기 검출신호를 제3래치부(80)에서 출력된 오차신호에 동기를 맞추기 위해 래치시킨 후 승산기(90)의 일측단자로 입력된다. 상기 기울기 검출신호는 하이(HIGH)상태에서 로우(LOW)상태로 변하는 것과 로우(LOW)상태에서 하이(HIGH)상태로 변하는 것 중에서 어느 한 상태가 된다.1 is a block diagram of a symbol clock recovery circuit of a digital high definition television according to the present invention. The received analog signal is sampled by a symbol clock in the analog / digital conversion unit 10 and converted into a digital signal. The inclination detection filter 20 detects the inclination of the digital signal and outputs the inclination detection signal. As described above, the digital signal refers to a signal obtained by converting data in units of bits into symbol units by bit for conversion to have one specific level in order to increase transmission efficiency. In addition, the inclination detection signal refers to a signal that allows the receiver to determine whether the current symbol is being sampled too early or late in sampling and reproducing the digital signal in the symbol unit. At this time, whether the current symbol is being sampled too fast or late is calculated by calculating a correlation value between adjacent symbols in the gradient detection filter, so that the slope of the current symbol is changed from a high state to a low state, that is, falling. ) Is determined by checking whether the state is changed from the low state or the low state to the high state, that is, the rising state. The second latch unit 50 latches the inclination detection signal to synchronize with the error signal output from the third latch unit 80 and is input to one terminal of the multiplier 90. The inclination detection signal is in one of a state of changing from a high state to a low state and a state of changing from a low state to a high state.
등화기(40)는 공간적, 지형적인 영향을 받아 생긴 고스트와 잡음을 포함하고 있는 상기 디지틀신호를 상기 고스트와 잡음을 제거하여 전송전인 원래 신호와 거의 비슷한 등화신호로 출력한다. 기준신호발생기(60)는 전송전의 원래 신호가 가질 수 있는 모든 신호들을 미리 저장시켜 놓고 있으며, 상기 등화신호를 상기 저장된 신호들과 비교하여 가장 유사한 신호를 찾아 기준신호로서 출력한다. 그리고 상기 디지틀신호는 상기 기준신호와 동기를 맞추기 위해 제1래치부(30)에서 래치된다. 가산기(70)는 상기 제1래치부(30)에서 래치된 디지틀신호를 일측단자로 입력하고, 상기 기준신호를 타측단자로 입력한 후 가산하여 왜곡신호를 발생한다. 상기 왜곡신호는 상기 수신되는 아날로그신호의 전송전의 원래 신호에 대한 왜곡된 정도를 나타낸다. 그리고 상기 왜곡신호는 제3래치부(80)에서 상기 제2래치부(50)에서 래치된 기울기 검출신호와 동기를 맞추기 위해 래치된 후 상기 승산기(90)의 타측단자로 입력된다. 상기 승산기(90)는 상기 기울기 검출신호와 상기 왜곡신호를 승산하여 오차신호를 발생한다. 상기 오차신호는 상기 디지틀신호가 하이(HIGH)상태에서 로우(LOW)상태로 변하는 과정에서 오차가 발생했는지, 로우(LOW)상태에서 하이(HIGH)상태로 변하는 과정에서 오차가 발생했는가를 나타낸다.The equalizer 40 outputs the digital signal including the ghost and noise generated by spatial and geographical influences as an equalized signal almost similar to the original signal before transmission by removing the ghost and noise. The reference signal generator 60 stores in advance all the signals the original signal may have before transmission, and compares the equalized signal with the stored signals to find the most similar signal and outputs it as a reference signal. The digital signal is latched by the first latch unit 30 to synchronize with the reference signal. The adder 70 inputs the digital signal latched by the first latch unit 30 to one terminal, inputs the reference signal to the other terminal, and adds the reference signal to generate the distortion signal. The distortion signal represents a degree of distortion of the original signal before transmission of the received analog signal. The distortion signal is latched by the third latch unit 80 to synchronize with the tilt detection signal latched by the second latch unit 50 and then input to the other terminal of the multiplier 90. The multiplier 90 multiplies the slope detection signal with the distortion signal to generate an error signal. The error signal indicates whether an error occurs in a process of changing the digital signal from a high state to a low state, or whether an error occurs in a process of changing from a low state to a high state.
상기 오차신호는 제4래치부(100)에서 래치되어 디지탈/아날로그변환부(110)로 입력된다. 상기 제4래치부(100)에서 래치된 오차신호는 상기 디지틀/아날로그변환부(110)에서 아날로그신호로 변환되어 저역통과필터(120)로 입력된다. 상기 저역통과필터(120)는 상기 제4래치부(100)에서 래치된 오차신호를 일정기간 동안 누적시켜 안정된 저역통과신호로 변환한다. 상기 전압제어발진기(130)는 상기 저역통과신호의 크기에 대응하는 심볼클럭을 발생한다. 상기 심볼클럭은 상기 아날로그/디지틀변환부(20)로 궤환되어 상기 아날로그신호에서 디지틀신호로 변환되는 주파수(속도) 및 위상을 조절함으로써 상기 수신된 아날로그신호를 상기 전송전 원래의 신호를 복원할 수 있게 된다.The error signal is latched by the fourth latch unit 100 and input to the digital / analog converter 110. The error signal latched by the fourth latch unit 100 is converted into an analog signal by the digital / analog converter 110 and input to the low pass filter 120. The low pass filter 120 accumulates the error signal latched by the fourth latch unit 100 for a predetermined period and converts the signal into a stable low pass signal. The voltage controlled oscillator 130 generates a symbol clock corresponding to the magnitude of the low pass signal. The symbol clock is returned to the analog / digital converter 20 to adjust the frequency (speed) and phase of the analog signal to the digital signal to restore the original signal before the transmission of the received analog signal. Will be.
상술한 바와 같이 본 발명은 디지틀 고선명 텔레비젼 수신기의 심볼클럭 복구회로를 간단히 구현하여 전송전의 원래 신호를 그대로 재생할 수 있는 잇점이 있다.As described above, the present invention has an advantage of simply implementing a symbol clock recovery circuit of a digital high definition television receiver to reproduce the original signal before transmission.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013291A KR0157530B1 (en) | 1995-05-25 | 1995-05-25 | Symbol clock restoration circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013291A KR0157530B1 (en) | 1995-05-25 | 1995-05-25 | Symbol clock restoration circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043875A KR960043875A (en) | 1996-12-23 |
| KR0157530B1 true KR0157530B1 (en) | 1998-11-16 |
Family
ID=19415429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950013291A KR0157530B1 (en) | 1995-05-25 | 1995-05-25 | Symbol clock restoration circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157530B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102028846B1 (en) | 2018-12-28 | 2019-10-04 | (주)아크에이르 | Inflammatory and oxidative effects due to burns and skin cell biosynthesis to drug ointment formulations and Inflammation and oxidation inhibition due to burn and abrasion, and ointment formulation and composition |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311522B1 (en) * | 1999-07-31 | 2001-10-18 | 서평원 | Distortion Signal Compensation Method and Device in Digital TV |
-
1995
- 1995-05-25 KR KR1019950013291A patent/KR0157530B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102028846B1 (en) | 2018-12-28 | 2019-10-04 | (주)아크에이르 | Inflammatory and oxidative effects due to burns and skin cell biosynthesis to drug ointment formulations and Inflammation and oxidation inhibition due to burn and abrasion, and ointment formulation and composition |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043875A (en) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419630B2 (en) | Data segment synchronization detection circuit and method | |
| KR0143115B1 (en) | A restoration circuit of symbol timing and the method thereof | |
| US5638409A (en) | Data receiving device for reproducing a received symbol from a received data signal | |
| US7916822B2 (en) | Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit | |
| CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
| KR100393198B1 (en) | Timing recovery apparatus for E2PR4ML and method therefor and apparatus for judqing last data | |
| US5732114A (en) | Method of detecting reference symbols for a digital data receiver | |
| US6393084B2 (en) | Clock recovery circuit | |
| KR0157530B1 (en) | Symbol clock restoration circuit | |
| KR0169619B1 (en) | Data segment sync. signal generation apparatus and method thereof | |
| US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
| KR100519805B1 (en) | Symbol timing synchronous apparatus and method, and symbol Timing recovery apparatus for multi-level modulation scheme | |
| JP3261351B2 (en) | Phase correction circuit and method | |
| JP2000049763A (en) | Receiver, automatic frequency correction device and communication equipment | |
| CN112118200A (en) | Tracking method and system | |
| KR100300947B1 (en) | Method and device for excluding error packet in data communication system | |
| KR100191307B1 (en) | Apparatus for restoring digital symbol timing | |
| JPH05316000A (en) | Distribution line carrier | |
| KR100346783B1 (en) | Apparatus of timing recovery using interpolation filter | |
| JP2689922B2 (en) | Demodulator | |
| KR0151527B1 (en) | Data segment sync. signal generation apparatus and method thereof | |
| JPH0767167B2 (en) | Waveform equalizer | |
| JPH0766843A (en) | Carrier recovery system | |
| JP2002158975A (en) | Slice circuit | |
| JP2004343166A (en) | Ask demodulation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050629 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |