KR20000045608A - Sine/cosine look up device of phase tracking loop - Google Patents

Sine/cosine look up device of phase tracking loop Download PDF

Info

Publication number
KR20000045608A
KR20000045608A KR1019980062175A KR19980062175A KR20000045608A KR 20000045608 A KR20000045608 A KR 20000045608A KR 1019980062175 A KR1019980062175 A KR 1019980062175A KR 19980062175 A KR19980062175 A KR 19980062175A KR 20000045608 A KR20000045608 A KR 20000045608A
Authority
KR
South Korea
Prior art keywords
phase
sine
cosine
tracking loop
absolute value
Prior art date
Application number
KR1019980062175A
Other languages
Korean (ko)
Inventor
김주상
정영학
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062175A priority Critical patent/KR20000045608A/en
Publication of KR20000045608A publication Critical patent/KR20000045608A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE: A sine/cosine look up device of phase tracking loop is provided to easily embody hardware by embodying phase tracking loop without using memory. CONSTITUTION: A sine/cosine look up device of phase tracking loop includes a time delay buffer(21) producing sine value after delaying inputted phase accumulated in a phase accumulation table(8). An absolute value operation table(22) takes an absolute value from inputted phase accumulated in a phase accumulation table(8). A shift operation table(23) shift operates data produced form the absolute value operation table(22). A addition table(24) produces a cosine value by adding the values from the absolute value operation table(22) and the shift operation table(23).

Description

위상 추적 루프의 사인/코사인 룩업 장치Sine / Cosine Lookup Device for Phase Tracking Loops

본 발명은 HDTV(High Definition TeleVision, 고화질 텔레비전)의 위상 추적 루프(Phase Tracking Loop, PTL)에 관한 것으로, 특히 메모리를 사용하지 않고 위상 추적 루프를 구현하여 하드웨어 구현을 용이하게 하는 위상 추적 루프의 사인/코사인 룩업 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase tracking loop (PTL) of HDTV (High Definition TeleVision, High Definition Television). Particularly, the sine of a phase tracking loop that facilitates hardware implementation by implementing a phase tracking loop without using a memory. It relates to a cosine lookup device.

일반적으로 GA(Grand Alliance, 미국의 대연합) 표준안에 따른 HDTV 등에서는 위상 추적 루프를 사용한다. 이러한 HDTV는 일반적인 텔레비전에 비해 주사선수를 2배이상 늘리고 화면비를 16:9(일반 텔레비전은 4:3)로 늘려 화면의 고정밀화, 대형화를 실현시킨 텔레비전이다.In general, HDTV, such as the GA (Grand Alliance) standard, uses a phase tracking loop. The HDTV is a TV that realizes higher definition and larger screen size by doubling the number of scanning players and increasing the aspect ratio to 16: 9 (4: 3 for general television) compared to the general television.

그리고 일반적인 HDTV에는 위상 추적 루프가 있는 데, 이는 전송된 신호로부터 위상과 이득오차를 추적하고 그 오차를 보상하여줌으로써 후단의 복호기에서 정확하게 데이터를 복구토록 하는 역할을 한다.In general HDTV, there is a phase tracking loop, which tracks the phase and gain error from the transmitted signal and compensates for the error, thereby accurately recovering the data in the subsequent decoder.

도1은 일반적인 HDTV 수상기의 위상 추적 루프의 블록구성도이다.1 is a block diagram of a phase tracking loop of a general HDTV receiver.

이에 도시된 바와 같이, 등화기의 출력과 곱셈부(2)의 출력을 더하는 덧셈부(1)와; 상기 등화기의 출력과 제한 누적부(7)의 값을 곱하는 곱셈부(2)와; 상기 덧셈부(1)의 출력을 지연시켜 동위상의 I 채널 신호를 출력하는 지연부(3)와; 상기 덧셈부(1)의 출력을 FIR(Finite Impulse Response, 유한 임펄스 응답) 필터링을 수행하여 직각 위상의 Q 채널 신호를 출력하는 FIR 필터(4)와; 상기 지연부(3)와 FIR 필터(4)에서 출력된 I, Q 신호를 복소 다중화하는 복소다중화부(5)와; 상기 복소다중화부(5)에서 복소 다중화된 I, Q 채널 신호를 입력받아 에러를 결정하여 이득에러와 위상에러를 출력하는 에러 결정부(6)와; 상기 에러 결정부(6)에서 출력된 이득 에러를 입력받아 이득에러 측정값을 누적하여 그 평균치를 구하고 상기 곱셈부(2)로 출력하는 제한 누적부(7)와; 상기 에러 결정부(6)에서 출력된 위상에러를 누적하는 위상 누적부(8)와; 상기 위상 누적부(8)에서 누적된 위상을 입력받아 위상에 대한 사인과 코사인 값을 보상하여 저장하고 상기 복소 다중화부(5)로 출력하는 사인/코사인 룩업부(9)로 구성된다.As shown therein, an adder 1 for adding the output of the equalizer and the output of the multiplier 2; A multiplier (2) which multiplies the output of the equalizer by the value of the limit accumulator (7); A delay unit 3 for delaying the output of the adder 1 and outputting an in-phase I channel signal; A FIR filter 4 for performing a finite impulse response (FIR) filtering on the output of the adder 1 to output a Q channel signal having a quadrature phase; A complex multiplexer (5) for complex multiplexing the I and Q signals outputted from the delay unit (3) and the FIR filter (4); An error determiner (6) for receiving a complex multiplexed I, Q channel signal from the complex multiplexer (5) to determine an error and output a gain error and a phase error; A limit accumulator (7) which receives a gain error output from the error determiner (6), accumulates a gain error measurement value, calculates an average thereof, and outputs the average value to the multiplier (2); A phase accumulator (8) for accumulating the phase errors output from the error determiner (6); A sine / cosine lookup unit 9 is configured to receive the accumulated phases from the phase accumulator 8, compensate and store sine and cosine values of the phases, and output the compensating sine and cosine values to the complex multiplexer 5.

그래서 위상 추적 루프 앞에 위치한 채널 등화기는 10.76Msymbol/sec의 속도로 입력되는 I 채널 신호에 대해 동작하며, 채널 등화기의 출력이 위상 추적 루프의 입력된다.Thus, the channel equalizer located before the phase tracking loop operates on incoming I channel signals at a rate of 10.76 Msymbol / sec, and the output of the channel equalizer is input to the phase tracking loop.

위상 추적 루프에 입력된 I 채널 신호는 먼저 이득 조정이 된 후 FIR 필터(4)를 통과하여 Q 채널 신호의 추정치를 만들어 낸다. 이것이 가능한 이유는 VSB(Vestigial SideBand, 잔류측파대) 변조된 신호의 I, Q 성분이 힐버트(Hilbert) 변환과 유사한 선형 변환의 관계에 있기 때문이다. 위상 추적 루프에 입력된 I 채널 신호와 선형 여과기인 FIR 필터(4)의 출력인 Q 채널 신호로 이루어진 복소 신호는 복소 다중화부(5)에 의해 위상이 보상된다.The I channel signal input to the phase tracking loop is first gain adjusted and then passed through the FIR filter 4 to produce an estimate of the Q channel signal. This is possible because the I and Q components of the VSB (Vestigial SideBand) modulated signal are in a linear transformation similar to the Hilbert transform. The complex signal consisting of the I channel signal input to the phase tracking loop and the Q channel signal output of the FIR filter 4 which is a linear filter is compensated for by the complex multiplexer 5.

위상 오차 및 이득 오차는 판정궤환 방식으로 계산된다. 이렇게 계산된 위상 오차는 위상 누적부(8)를 거쳐 사인/코사인 룩업부(Look Up Table, LUT)(9)의 어드레스 값으로 입력된다.The phase error and the gain error are calculated by the decision feedback method. The phase error thus calculated is input to the address value of the sine / cosine look up table (LUT) 9 via the phase accumulator 8.

도2는 종래 위상 추적 루프의 사인/코사인 룩업 장치의 블록구성도이다.2 is a block diagram of a sine / cosine lookup apparatus of a conventional phase tracking loop.

그래서 종래에 구현된 사인/코사인 룩업부(9)는 롬을 사용하여 사인 메모리(13)와 코사인 메모리(14)를 구현하였다. 롬으로 사인/코사인 룩업부(9)를 구현하는 경우, 롬의 입력 비트수가 n이라고 하면, 어드레스의 개수는 2n 이 된다.Thus, the conventional sine / cosine lookup unit 9 implements the sine memory 13 and the cosine memory 14 using a ROM. In the case of implementing the sine / cosine lookup section 9 in ROM, assuming that the number of input bits of the ROM is n, the number of addresses is 2 n Becomes

위상 누적부(8)의 덧셈부(11)의 출력이 누적부(12)로 입력되어 위상 오차가 위상 누적부(8)에서 누적된다. 그러면 누적부(12)의 출력은 사인 메모리(13)와 코사인 메모리(14)의 어드레스로 입력되어 그 어드레스에 해당하는 사인/코사인 값을 출력하게 된다.The output of the adder 11 of the phase accumulator 8 is input to the accumulator 12 so that the phase error is accumulated in the phase accumulator 8. Then, the output of the accumulator 12 is input to the addresses of the sine memory 13 and the cosine memory 14 to output a sine / cosine value corresponding to the address.

이때의 사인/코사인 값은 다음의 수학식1 및 수학식2와 같다.The sine / cosine values at this time are as shown in Equations 1 and 2 below.

여기서 n은 사인/코사인 룩업부(9)의 어드레스 입력이고, N은 사인/코사인 룩업부(9) 내의 데이터 수이며, sin(n)은 사인의 크기이고, cos(n)은 코사인의 크기이다.Where n is the address input of the sine / cosine lookup section 9, N is the number of data in the sine / cosine lookup section 9, sin (n) is the magnitude of the sine and cos (n) is the magnitude of the cosine .

그러나 종래의 장치는 사인/코사인 메모리(13)(14)에 입력되는 비트수에 따라 메모리의 크기가 크게 변하는 단점이 있었다.However, the conventional apparatus has a disadvantage in that the size of the memory varies greatly according to the number of bits input to the sine / cosine memories 13 and 14.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 메모리를 사용하지 않고 위상 추적 루프를 구현하여 하드웨어 구현을 용이하게 할 수 있는 위상 추적 루프의 사인/코사인 룩업 장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the above-mentioned conventional problems, and an object of the present invention is to implement a phase tracking loop without using a memory, and to perform hardware sine / cosine of a phase tracking loop. It is to provide a lookup device.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 위상 추적 루프의 사인/코사인 룩업 장치는,In order to achieve the above object, a sine / cosine lookup device of a phase tracking loop according to the present invention,

위상누적부에서 누적된 위상을 입력받아 지연시킨 다음 사인값을 출력하는 지연부와; 위상누적부에서 누적된 위상을 입력받아 위상의 절대값을 취하는 절대값 연산부와; 상기 절대값 연산부에서 출력된 데이터를 시프트 연산시키는 시프트 연산부와; 상기 절대값 연산부와 상기 시프트 연산부의 출력을 더하여 코사인값을 출력하는 덧셈부로 이루어짐을 그 기술적 구성상의 특징으로 한다.A delay unit for receiving the delayed phase from the phase accumulator and outputting a sine value; An absolute value calculator which receives the accumulated phase from the phase accumulator and takes an absolute value of the phase; A shift calculator which shifts the data output from the absolute value calculator; The technical configuration is characterized by the addition unit for outputting the cosine value by adding the output of the absolute value operation unit and the shift operation unit.

도1은 일반적인 HDTV 수상기의 위상 추적 루프의 블록구성도이고,1 is a block diagram of a phase tracking loop of a general HDTV receiver;

도2는 종래 위상 추적 루프의 사인/코사인 룩업 장치의 블록구성도이며,2 is a block diagram of a sine / cosine lookup device of a conventional phase tracking loop;

도3은 본 발명에 의한 위상 추적 루프의 사인/코사인 룩업 장치의 블록구성도이다.3 is a block diagram of a sine / cosine lookup apparatus for a phase tracking loop according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

8 : 위상 누적부 9 : 사인/코사인 룩업부8: phase accumulator 9: sine / cosine lookup unit

11 : 덧셈부 12 : 누적부11: adder 12: accumulator

21 : 지연부 22 : 절대값 연산부21: delay unit 22: absolute value calculator

23 : 시프트 연산부 24 : 가산부23: shift calculator 24: adder

이하, 상기와 같은 본 발명 위상 추적 루프의 사인/코사인 룩업 장치의 기술적 사상에 따른 일실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment according to the technical idea of the sine / cosine look-up device of the phase tracking loop of the present invention as described above in detail.

도3은 본 발명에 의한 위상 추적 루프의 사인/코사인 룩업 장치의 블록구성도이다.3 is a block diagram of a sine / cosine lookup apparatus for a phase tracking loop according to the present invention.

이에 도시된 바와 같이, 상기 위상누적부(8)에서 누적된 위상을 입력받아 지연시킨 다음 사인값을 출력하는 지연부(21)와; 위상누적부(8)에서 누적된 위상을 입력받아 위상의 절대값을 취하는 절대값 연산부(22)와; 상기 절대값 연산부(22)에서 출력된 데이터를 시프트 연산시키는 시프트 연산부(23)와; 상기 절대값 연산부(22)와 상기 시프트 연산부(23)의 출력을 더하여 코사인값을 출력하는 덧셈부(24)로 구성된다.As shown therein, a delay unit 21 for receiving and delaying a phase accumulated in the phase accumulator 8 and outputting a sine value; An absolute value calculator 22 which receives the accumulated phase from the phase accumulator 8 and takes an absolute value of the phase; A shift calculation unit (23) which shifts the data output from the absolute value calculation unit (22); And an adder 24 for outputting a cosine value by adding the outputs of the absolute value calculator 22 and the shift operator 23.

이와 같이 구성된 본 발명의 작용을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above is as follows.

먼저 본 발명은 어드레스 입력 비트수의 증가에 따라 기하 급수적으로 증가하는 메모리 크기에 대한 하드웨어적인 부담을 제거하기 위하여 사인/코사인 함수를 테일러 급수(taylor series)로 전개하여 이를 일차 함수로 근사화 시켜 메모리 크기에 대한 부담을 제거하고 절대값 연산기와 시프트 연산기 및 덧셈기로 사인/코사인 룩업부(9)를 구현한 것이다.First, the present invention develops a sine / cosine function into a Taylor series and approximates it to a linear function in order to remove the hardware burden on the memory size which increases exponentially with the increase in the number of address input bits. The sine / cosine lookup unit 9 is implemented by eliminating the burden on and using an absolute value calculator, a shift operator, and an adder.

사인/코사인 함수를 테일러 급수로 전개하면 다음의 수학식3 및 수학식4와 같다.Expanding the sine / cosine function to the Taylor series is the same as Equations 3 and 4 below.

수학식3과 수학식4에서 θ 가 작은 값이라고 가정하면, 수학식3과 수학식4는 각각 다음의 수학식 5와 6으로 된다.In Equation 3 and 4 θ Assuming that is a small value, Equations 3 and 4 are the following Equations 5 and 6, respectively.

sin(θ)≈θsin (θ) ≈θ

이렇게 수학식5 및 수학식6과 같이 일차 함수로 근사시킬 수 있게 된다.In this way, it is possible to approximate a linear function as in Equations 5 and 6.

이로부터 사인/코사인 룩업부(9)를 절대값 연산기, 시프트 연산기, 덧셈기 만으로 구현 가능함을 알 수 있다.From this, it can be seen that the sine / cosine lookup unit 9 can be implemented using only an absolute value calculator, a shift operator, and an adder.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 위상 추적 루프의 사인/코사인 룩업 장치는 메모리를 사용하지 않고 위상 추적 루프를 구현하여 하드웨어 구현을 용이하게 할 수 있는 효과가 있게 된다.As described above, the sine / cosine lookup device of the phase tracking loop according to the present invention has an effect of facilitating hardware implementation by implementing the phase tracking loop without using a memory.

Claims (1)

위상 추적 루프의 사인/코사인 룩업 장치에 있어서, 상기 사인/코사인 룩업장치는,A sine / cosine lookup device of a phase tracking loop, wherein the sine / cosine lookup device includes: 위상누적부에서 누적된 위상을 입력받아 지연시킨 다음 사인값을 출력하는 지연부와;A delay unit for receiving the delayed phase from the phase accumulator and outputting a sine value; 위상누적부에서 누적된 위상을 입력받아 위상의 절대값을 취하는 절대값 연산부와;An absolute value calculator which receives the accumulated phase from the phase accumulator and takes an absolute value of the phase; 상기 절대값 연산부에서 출력된 데이터를 시프트 연산시키는 시프트 연산부와;A shift calculator which shifts the data output from the absolute value calculator; 상기 절대값 연산부와 상기 시프트 연산부의 출력을 더하여 코사인값을 출력하는 덧셈부로 구성된 것을 특징으로 하는 위상 추적 루프의 사인/코사인 룩업 장치.And an adder configured to output a cosine value by adding the output of the absolute value calculator and the shift calculator to output a cosine value.
KR1019980062175A 1998-12-30 1998-12-30 Sine/cosine look up device of phase tracking loop KR20000045608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062175A KR20000045608A (en) 1998-12-30 1998-12-30 Sine/cosine look up device of phase tracking loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062175A KR20000045608A (en) 1998-12-30 1998-12-30 Sine/cosine look up device of phase tracking loop

Publications (1)

Publication Number Publication Date
KR20000045608A true KR20000045608A (en) 2000-07-25

Family

ID=19568862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062175A KR20000045608A (en) 1998-12-30 1998-12-30 Sine/cosine look up device of phase tracking loop

Country Status (1)

Country Link
KR (1) KR20000045608A (en)

Similar Documents

Publication Publication Date Title
JP3405619B2 (en) Wireless receiver
JPH03135232A (en) Predeformed device for digital transmission system
JP3613520B2 (en) Digital VSB detector with band phase tracker using radar filter for use in HDTV receiver
JP2971028B2 (en) Phase detection method and phase tracking loop circuit for digital vestigial sideband modulation communication device
JPS5856593A (en) Signal amplitude ratio adjusting circuit
KR100327811B1 (en) Apparatus for time-division multiplexing of multiple quadrature amplitude modulation (QAM) signals
JPH06509923A (en) Noise reduction apparatus and method for television receivers
KR100234838B1 (en) Clock signal generator for a digital television receiver
JPS5844883A (en) Method and device for adjusting digital color signal
WO2006027916A1 (en) Phase error correction circuit
US7366257B2 (en) Carrier recovery device of digital TV receiver
TW516293B (en) VSB digital modulator
KR100260421B1 (en) Digital receiver with march filter responsive to field synchronization code in the final i-f signal envelope
KR20000045608A (en) Sine/cosine look up device of phase tracking loop
KR20010050150A (en) Complex modulator carrier signal generator
EP1623572A1 (en) Combined sampling rate conversion and gain-controlled filtering
KR20030071045A (en) Apparatus for recovering carrier
EP1079575A2 (en) Conversion of PCM to A DC-centered VSB signal
KR20000045612A (en) Numerically controlled oscillator of phase tracing loop
KR0180675B1 (en) Phase trace roof and phase error measuring/compensating method
JP3578650B2 (en) Carrier synchronization circuit, quadrature demodulation circuit and interference wave canceller
KR100493269B1 (en) Digital TV automatic frequency control device
KR100275703B1 (en) Phase tracking circuit and phase detecting method
KR100744511B1 (en) Carrier recovery apparatus and its method in digital broadcasting receiver
JP2874698B2 (en) Non-linear distortion compensator

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination