KR20000044167A - 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법 - Google Patents

디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법 Download PDF

Info

Publication number
KR20000044167A
KR20000044167A KR1019980060658A KR19980060658A KR20000044167A KR 20000044167 A KR20000044167 A KR 20000044167A KR 1019980060658 A KR1019980060658 A KR 1019980060658A KR 19980060658 A KR19980060658 A KR 19980060658A KR 20000044167 A KR20000044167 A KR 20000044167A
Authority
KR
South Korea
Prior art keywords
signal
binary
sequence
noise
bit input
Prior art date
Application number
KR1019980060658A
Other languages
English (en)
Inventor
윤재연
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980060658A priority Critical patent/KR20000044167A/ko
Publication of KR20000044167A publication Critical patent/KR20000044167A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10175—PR4, PR(1,0,-1), i.e. partial response class 4, polynomial (1+D)(1-D)=(1-D2)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/03—Control of operating function, e.g. switching from recording to reproducing by using counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00057—MPEG-1 or MPEG-2 audio layer III [MP3]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1863—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein the Viterbi algorithm is used for decoding the error correcting code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법이 개시되어 있다. 의사잡음 코드 발생기는 의사잡음 수열 비트 입력 신호를 제공한다. 제 1 프리코더는 의사잡음 수열 비트 입력 신호를 입력받아 2진 수열을 바이폴라 펄스 수열로 변환하여 의사잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 제공한다. 채널부는 의사잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 입력받아 자기 특성을 갖는 삼치 신호를 제공한다. 제 1 합산기는 자기 특성을 갖는 삼치 신호 및 화이트 노이즈를 입력받아 화이트 노이즈가 가미된 삼치 신호를 제공한다. 검출 IC는 화이트 노이즈가 가미된 삼치 신호를 입력받아 비터비를 통해 에러 정정후 엠펙2 프로그램 스트림을 출력한다. 제 2 프리코더는 엠펙2 프로그램 스트림의 듀오 바이너리 신호를 제공한다. 비교기는 의사잡음 수열 비트 입력 신호 및 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호를 입력받아 비교된 에러 신호를 제공한다. 에러율 검출기는 비교된 에러 신호를 입력받아 측정된 에러를 시각적으로 표시한다. 따라서, 시그널 프로세싱 워크시스템(SPW)상에서 다양한 시뮬레이션 입력 벡터를 생성함으로써 시뮬레이션 시간을 단축시킨다.

Description

디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법
본 발명은 디지털 브이.씨.알. 테입(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치 및 방법에 관한 것으로, 특히 브이.씨.알.(VCR) 테입에 대한 시뮬레이션을 위해 디지털 신호 처리 분석툴인 시그널 프로세싱 워크시스템(SPW) 툴을 이용하여 시뮬레이션 입력 벡터를 생성할 수 있는 채널에 대한 모델링하기 위한 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법에 관한 것이다.
도 1은 종래의 시그널 프로세싱 워크시스템(SPW)의 입력 신호인 시뮬레이션 벡터 발생을 나타내는 블럭도이다.
도 1을 참조하면, 종래의 디지털 신호 처리(DSP) 분석툴인 시그널 프로세싱 워크시스템(SPW)을 이용한 시뮬레이션시에 2진 디지털 데이터를 브이.씨.알.(VCR) 테이프(100)에 기록하여 다시 재생시켜 아날로그 데이터를 출력한다. 상기 아날로그 데이터를 A/D 컨버터(200)를 통하여 아날로그 데이터를 디지털로 변환하여 디지털 데이터로 검출한 후, 상기 시그널 프로세싱 워크시스템(SPW) 데이터 베이스로 변환한다.
상기 과정을 거치면서 기록(Recording)을 위해 랜덤한 디지털 신호를 발생시키는 계측기인 아비트레이션 제너레이터(Arbitration Generator) 및 신호의 로직(Logic)을 분석하는 계측기인 로직 어날라이져(Logic Analyzer)를 통한 데이터 변환 등의 과정을 거쳐 많은 시간이 소요된다.
그러나, 각종 노이즈 환경에 대한 평가를 할 수 없으며, 멀티레이트(Multirate) 환경에서 심볼 레이트를 가변하여 시뮬레이션을 할 수 없으며, 디지털 데이터 검출 과정과 데이터베이스 변환시 예기치 못한 검출 에러를 발생시킬 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 제안된 것으로, 본 발명의 제 1 목적은 비디오 헤더 시스템(VHS)의 비디오 테이프에 디지털 데이터를 기록하고 다시 재생하여 데이터베이스화하는 번거로운 과정을 제거하여 디지털 비디오 헤더 시스템(D-VHS)을 재생할 수 있는 디지털 신호 처리(DSP) 칩의 멀티레이트를 실행하여 시뮬레이션을 간소화하기 위한 디지털 브이.씨.알. 테이프에 관한 시그널 프로세싱 워크시스템상에서의 모델링 설계 방법을 제공한다.
본 발명의 제 2 목적은 상기 방법을 수행하는 데 특히 적합한 디지털 브이.씨.알. 테이프에 관한 시그널 프로세싱 워크시스템상에서의 모델링 설계 장치를 제공한다.
도 1은 종래의 시그널 프로세싱 워크시스템(SPW)의 입력 신호인 시뮬레이션 벡터 발생을 나타내는 블럭도;
도 2는 본 발명의 일 실시예에 의한 디지털 VCR 테입에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치의 블록도; 및
도 3은 디지털 브이.씨.알. 테입(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 방법을 나타낸 흐름도이다.
＜도면의 주요부분에 대한 부호의 설명＞
10: 의사 잡음 코드 발생기(PN code generator)
20: 제 1 프리코더(precoder) 30: 채널부
22: 지연부 24: 제 2 합산기
26: FIR(Finite Impulse Response) 필터
40: 화이트 노이즈 발생기 50: 제 1 합산기
60: 검출 IC 70: 제 2 프리코더
80: 비교기 90: 에러율(error rate) 검출기
SPW: 시스널 프로세싱 워크시스템(Signal Processing Worksystem)
PRML: 부분 응답 최대 우선(Partial Response Maximum Likehood)
상기한 제 1 목적을 달성하기 위하여, 본 발명은 (a) 신호간에 서로의 상관 특성을 갖는 비주기 패턴을 2진 데이타의 랜덤한 신호로 발생시켜 의사 잡음 수열(PN Sequence) 비트 입력 신호를 제공하는 단계; (b) 상기 의사 잡음 수열 비트 입력 신호를 입력받아 부분 응답 IV(Partial Response IV)를 위해 부분 응답 신호를 변환시켜 2진 수열(Sequence)을 바이폴라 펄스 수열(Bipolar pulse Sequence)로 변환하여 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 제공하는 단계; (c) 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 입력받아 지연된 신호와 채널의 주파수 특성인 자기 헤드의 포화 특성을 모델링 하여 자기 특성을 갖는 삼치 신호를 제공하는 단계; (d) 추가적인 노이즈를 계량적인 양을 더해주기 위해서 화이트 노이즈를 발생하는 단계; (e) 상기 자기 특성을 갖는 삼치 신호 및 화이트 노이즈를 입력받아 합산하여 노이즈를 첨가함으로써 화이트 노이즈가 가미된 삼치 신호를 제공하는 단계; (f) 상기 화이트 노이즈가 가미된 삼치 신호를 입력받아 비터비(Viterby)를 통해 에러 정정후 데이터를 2진으로 출력하도록 부분 응답 최대 우선(PRML)의 엠펙2 프로그램 스트림(MPEG 2 PS)을 출력하는 단계; (g) 상기 엠펙2 프로그램 스트림을 입력받아 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호를 제공하는 단계; (h) 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호 및 엠펙2 프로그램 스트림(MPEG 2 PS)에 대한 듀오 바이너리 신호를 입력받아 비교하고 에러율을 카운트하여 비교된 에러 신호를 제공하는 단계; 및 (i) 상기 비교된 에러 신호를 입력받아 에러율을 검출하여 측정된 에러를 디지털 신호 처리(DSP) 설계툴인 시그널 프로세싱 워크 시스템(SPW) 툴에서 지원해주는 인터액티브 시뮬레이션 라이브러리(ISL)를 이용하여 시각적으로 표시하는 단계로 구성된 것을 특징으로 하는 디지털 브이.씨.알. 테이프(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 방법을 제공한다.
상기한 제 2 목적을 달성하기 위하여, 본 발명은 신호간에 서로의 상관 특성을 갖는 비주기 패턴을 2진 데이타의 랜덤한 신호로 발생시켜 의사 잡음 수열(PN Sequence) 비트 입력 신호(11)를 제공하기 위한 의사 잡음 코드 발생기(10);
상기 의사 잡음 수열 비트 입력 신호(11)를 입력받아 부분 응답 IV(Partial Response IV)를 위해 부분 응답 신호를 변환시켜 2진 수열(Sequence)을 바이폴라 펄스 수열(Bipolar pulse Sequence)로 변환하여 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(Duo binary signal:21)를 제공하기 위한 제 1 프리코더(20);
상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21)를 입력받아 지연된 신호와 채널의 주파수 특성인 자기 헤드(Magnetic head)의 포화 특성을 모델링 하여 자기 특성을 갖는 삼치 신호(27)를 제공하기 위한 채널부(30);
추가적인 노이즈를 계량적인 양을 더해주기 위해서 화이트 노이즈(41)를 발생하기 위한 화이트 노이즈 발생기(40);
상기 자기 특성을 갖는 삼치 신호(27) 및 화이트 노이즈(41)를 입력받아 합산하여 노이즈를 첨가함으로써 화이트 노이즈가 가미된 삼치 신호(51)를 제공하기 위한 제 1 합산기(50);
상기 화이트 노이즈가 가미된 삼치 신호(51)를 입력받아 자동 이득 조정(AGC:Automatic Gain Control) 기능, 보간(Interpolation) 기능, 타이밍 복구 기능, 적응 등화기(Adaptive Equalizer) 기능 및 비터비(Viterby) 에러 정정 기능을 수행하여 비터비(Viterby)를 통해 에러 정정후 데이터를 2진으로 출력하도록 부분 응답 최대 우선(PRML)의 엠펙2 프로그램 스트림(MPEG 2 PS)(61)을 출력하기 위한 검출 IC(60);
상기 엠펙2 프로그램 스트림(61)을 입력받아 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호(71)를 제공하기 위한 제 2 프리코더(70);
상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21) 및 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호(71)를 입력받아 비교하고 에러율을 카운트하여 비교된 에러 신호(84)를 제공하기 위한 비교기(80); 및
상기 비교된 에러 신호(84)를 입력받아 에러율을 검출하여 측정된 에러를 디지털 신호 처리(DSP) 분석툴인 시그널 프로세싱 워크 시스템(SPW) 툴에서 지원해주는 인터액티브 시뮬레이션 라이브러리(ISL:Interactive Simulation Library)를 이용하여 시각적으로 표시하기 위한 에러율 검출기(90)로 구성된 것을 특징으로 하는 디지털 브이.씨.알. 테이프에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도 2는 본 발명의 일 실시예에 의한 디지털 VCR 테이프에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치를 나타낸다.
도 2를 참조하면, 상기 디지털 VCR 테이프에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치는 의사 잡음 코드 발생기(10), 제 1 프리코더(20), 채널부(30), 화이트 노이즈 발생기(40), 제 1 합산기(50), 검출 IC(60), 제 2 프리코더(70), 비교기(80) 및 에러율 검출기(90)로 구성된다.
상기 의사 잡음 코드 발생기(10)에서 신호간에 서로의 상관 특성을 갖는 비주기 패턴을 2진 데이타의 랜덤한 신호로 발생시켜 상기 의사 잡음 수열(PN Sequence) 비트 입력 신호(11)를 제공한다.
상기 제 1 프리코더(20)는 상기 의사 잡음 수열 비트 입력 신호(11)를 입력받아 부분 응답 IV(Partial Response IV)를 위해 부분 응답 신호를 변환시켜 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(Duo binary signal:21)를 제공한다.
상기 채널부(30)는 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21)를 입력받아 지연된 신호와 채널의 주파수 특성인 자기 헤드(Magnetic head)의 포화 특성을 모델링 하여 자기 특성을 갖는 삼치 신호(27)를 제공한다.
상기 화이트 노이즈 발생기(40)는 추가적인 노이즈를 계량적인 양을 더해주기 위해서 화이트 노이즈(41)를 발생시킨다.
상기 제 1 합산기(50)는 상기 자기 특성을 갖는 삼치 신호(27) 및 화이트 노이즈(41)를 입력받아 합산하여 노이즈를 첨가함으로써 화이트 노이즈가 가미된 삼치 신호(51)를 제공한다.
상기 검출 IC(60)는 상기 화이트 노이즈가 가미된 삼치 신호(51)를 입력받아 자동 이득 조정(AGC:Automatic Gain Control) 기능, 보간(Interpolation) 기능, 타이밍 복구 기능, 적응 등화기(Adaptive Equalizer) 기능 및 비터비(Viterby) 에러 정정 기능을 수행하여 비터비(Viterby)를 통해 에러 정정후 데이터를 2진으로 출력하도록 부분 응답 최대 우선(PRML)의 엠펙2 프로그램 스트림(MPEG 2 PS)(61)을 출력한다.
상기 제 2 프리코더(70)는 상기 PRML의 엠펙2 프로그램 스트림(MPEG 2 PS)(61)을 입력받아 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 엠펙2 프로그램 스트림(MPEG 2 PS)에 대한 듀오 바이너리 신호(71)를 제공한다.
상기 비교기(80)는 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21) 및 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호(71)를 입력받아 비교하고 에러율을 카운트하여 비교된 에러 신호(84)를 제공한다.
상기 에러율 검출기(90)는 상기 비교된 에러 신호(84)를 입력받아 에러율을 검출하여 측정된 에러를 디지털 신호 처리(DSP) 분석툴인 시그널 프로세싱 워크 시스템(SPW) 툴에서 지원해주는 인터액티브 시뮬레이션 라이브러리(ISL:Interactive Simulation Library)를 이용하여 시각적으로 표시한다.
상기 채널부(30)는 지연기(22), 제 2 합산기(24) 및 FIR 필터(26)로 구성된다.
상기 지연기(22)는 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21)를 입력받아 한 샘플 지연(delay)하여 지연된 듀오 바이너리 신호(23)를 제공한다.
상기 제 2 합산기(24)는 상기 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21) 및 상기 지연된 듀오 바이너리 신호(23)를 입력받아 합산 기능을 수행하여 삼치 값을 갖는 듀오 바이너리 신호(25)를 제공한다.
상기 상기 FIR 필터(26)는 상기 삼치 값을 갖는 듀오 바이너리 신호(25)를 입력받아 자기 특성을 갖는 신호로 변환하여 상기 자기 특성을 갖는 삼치 신호(27)를 제공한다.
도 3은 디지털 브이.씨.알. 테이프(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 방법을 나타낸 흐름도이다.
상기 의사 잡음 코드 발생기(10)에서 신호간에 서로의 상관 특성을 갖는 비주기 패턴을 2진 데이타의 랜덤한 신호로 발생시켜 의사잡음 수열(PN Sequence) 비트 입력 신호(11)를 제공한다(S1 단계). 상기 제 1 프리코더(20)에서 상기 의사 잡음 수열 비트 입력 신호(11)를 입력받아 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 상기 의사잡음 수열(PN Sequence) 비트 입력 신호의 듀오 바이너리 신호(21)를 제공한다(S2 단계). 상기 채널부(30)는 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21)를 입력받아 지연, 합산 및 FIR 필터링을 통하여 자기 특성을 갖는 삼치 신호(27)를 제공한다(S3 단계). 상기 화이트 노이즈 발생기(40)에서 화이트 노이즈(41)를 발생시킨다(S4 단계). 상기 제 1 합산기(50)는 상기 자기 특성을 갖는 삼치 신호(27) 및 화이트 노이즈(41)를 입력받아 합산하여 노이즈를 첨가함으로써 화이트 노이즈가 가미된 삼치 신호(51)를 제공한다(S5 단계). 상기 검출 IC(60)는 상기 화이트 노이즈가 가미된 삼치 신호(51)를 입력받아 비터비(Viterby)를 통해 에러 정정후 데이터를 2진으로 출력하여 부분 응답 최대 우선(PRML)의 엠펙2 프로그램 스트림(61)을 출력한다(S6 단계). 상기 제 2 프리코더(70)는 상기 엠펙2 프로그램 스트림(61)을 입력받아 2진 수열을 바이폴라 펄스 수열로 변환하여 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호(71)를 제공한다(S7 단계). 상기 비교기(80)는 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21) 및 엠펙2 프로그램 스트림에 대한 듀오 바이너리 신호(71)를 입력받아 비교하고 에러율을 카운트하여 비교된 에러 신호(84)를 제공한다(S8 단계). 상기 에러율 검출기(90)는 상기 비교된 에러 신호(84)를 입력받아 에러율을 검출하여 측정된 에러를 시그널 프로세싱 워크 시스템(SPW) 툴에서 지원해주는 인터액티브 시뮬레이션 라이브러리(ISL)를 이용하여 시각적으로 표시한다(S9 단계).
따라서, 상기 브이.씨.알.(VCR) 테이프에 대한 채널 특성을 추출하여 DSP 설계툴인 SPW상에서 같은 특성을 갖는 심볼간 간섭(ISI:Inter Symbol Interference)를 임의로 발생시켜서 비디오 테이프에 저장함으로써 디지털 비디오 헤더 시스템(D-VHS)의 채널을 디자인하여 시뮬레이션 입력벡터를 생성할 수 있다.
상술한 바와 같이, 본 발명에 의한 디지털 브이.씨.알. 테이프(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 방법 및 장치는 로직 어날라이져(Logic Analyzer)나 디지털 신호를 발생시키는 계측기의 고가의 장비가 필요 없이 디지털 신호 처리(DSP) 설계 툴인 시그널 프로세싱 워크 시스템(SPW)상에서 칩의 설계 디자인에 대한 시뮬레이션시 시뮬레이션 벡터 발생 시간과 여러종의 시뮬레이션 입력 벡터를 생성함으로써 시뮬레이션 시간을 단축시키는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 영역으로부터 벗어나지 않는 범위에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. (a) 신호간에 서로의 상관 특성을 갖는 비주기 패턴을 2진 데이타의 랜덤한 신호로 발생시켜 의사 잡음 수열(PN Sequence) 비트 입력 신호를 제공하는 단계;
    (b) 상기 의사 잡음 수열 비트 입력 신호를 입력받아 부분 응답 IV(Partial Response IV)를 위해 부분 응답 신호를 변환시켜 2진 수열(Sequence)을 바이폴라 펄스 수열(Bipolar pulse Sequence)로 변환하여 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 제공하는 단계;
    (c) 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 입력받아 지연된 신호와 채널의 주파수 특성인 자기 헤드의 포화 특성을 모델링 하여 자기 특성을 갖는 삼치 신호를 제공하는 단계;
    (d) 추가적인 노이즈를 계량적인 양을 더해주기 위해서 화이트 노이즈를 발생하는 단계;
    (e) 상기 자기 특성을 갖는 삼치 신호 및 화이트 노이즈를 입력받아 합산하여 노이즈를 첨가함으로써 화이트 노이즈가 가미된 삼치 신호를 제공하는 단계;
    (f) 상기 화이트 노이즈가 가미된 삼치 신호를 입력받아 비터비(Viterby)를 통해 에러 정정후 데이터를 2진으로 출력하도록 부분 응답 최대 우선(PRML)의 엠펙2 프로그램 스트림(MPEG 2 PS)을 출력하는 단계;
    (g) 상기 엠펙2 프로그램 스트림(MPEG 2 PS)을 입력받아 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 엠펙2 프로그램 스트림(MPEG 2 PS)에 대한 듀오 바이너리 신호를 제공하는 단계;
    (h) 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호 및 엠펙2 프로그램 스트림(MPEG 2 PS)에 대한 듀오 바이너리 신호를 입력받아 비교하고 에러율을 카운트하여 비교된 에러 신호를 제공하는 단계; 및
    (i) 상기 비교된 에러 신호를 입력받아 에러율을 검출하여 측정된 에러를 디지털 신호 처리(DSP) 분석툴인 시그널 프로세싱 워크 시스템(SPW) 툴에서 지원해주는 인터액티브 시뮬레이션 라이브러리(ISL)를 이용하여 시각적으로 표시하는 단계로 구성된 것을 특징으로 하는 디지털 브이.씨.알. 테이프(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 방법.
  2. 제 1 항에 있어서, 상기 단계 (c)는
    상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호를 입력받아 한 샘플 지연하여 지연된 듀오 바이너리 신호를 제공하는 단계;
    상기 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호 및 상기 지연된 듀오 바이너리 신호를 입력받아 합산 기능을 수행하여 삼치 값을 갖는 듀오 바이너리 신호를 제공하는 단계; 및
    상기 삼치 값을 갖는 듀오 바이너리 신호를 입력받아 자기 특성을 갖는 신호로 변환하여 상기 자기 특성을 갖는 삼치 신호를 제공하는 단계로 구성된 것을 특징으로 하는 디지털 브이.씨.알. 테이프에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 방법.
  3. 신호간에 서로의 상관 특성을 갖는 비주기 패턴을 2진 데이타의 랜덤한 신호로 발생시켜 의사 잡음 수열(PN Sequence) 비트 입력 신호(11)를 제공하기 위한 의사 잡음 코드 발생기(10);
    상기 의사 잡음 수열 비트 입력 신호(11)를 입력받아 부분 응답 IV(Partial Response IV)를 위해 부분 응답 신호를 변환시켜 2진 수열(Sequence)을 바이폴라 펄스 수열(Bipolar pulse Sequence)로 변환하여 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(Duo binary signal:21)를 제공하기 위한 제 1 프리코더(20);
    상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21)를 입력받아 지연된 신호와 채널의 주파수 특성인 자기 헤드(Magnetic head)의 포화 특성을 모델링 하여 자기 특성을 갖는 삼치 신호(27)를 제공하기 위한 채널부(30);
    추가적인 노이즈를 계량적인 양을 더해주기 위해서 화이트 노이즈(41)를 발생하기 위한 화이트 노이즈 발생기(40);
    상기 자기 특성을 갖는 삼치 신호(27) 및 화이트 노이즈(41)를 입력받아 합산하여 노이즈를 첨가함으로써 화이트 노이즈가 가미된 삼치 신호(51)를 제공하기 위한 제 1 합산기(50);
    상기 화이트 노이즈가 가미된 삼치 신호(51)를 입력받아 자동 이득 조정(AGC:Automatic Gain Control) 기능, 보간(Interpolation) 기능, 타이밍 복구 기능, 적응 등화기(Adaptive Equalizer) 기능 및 비터비(Viterby) 에러 정정 기능을 수행하여 비터비(Viterby)를 통해 에러 정정후 데이터를 2진으로 출력하도록 부분 응답 최대 우선(PRML)의 엠펙2 프로그램 스트림(MPEG 2 PS)(61)을 출력하기 위한 검출 IC(60);
    상기 엠펙2 프로그램 스트림(61)을 입력받아 2진 수열(Sequence)을 바이폴라 펄스 수열로 변환하여 엠펙2 프로그램 스트림(MPEG 2 PS)에 대한 듀오 바이너리 신호(71)를 제공하기 위한 제 2 프리코더(70);
    상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21) 및 엠펙2 프로그램 스트림(MPEG 2 PS)에 대한 듀오 바이너리 신호(71)를 입력받아 비교하고 에러율을 카운트하여 비교된 에러 신호(84)를 제공하기 위한 비교기(80); 및
    상기 비교된 에러 신호(84)를 입력받아 에러율을 검출하여 측정된 에러를 디지털 신호 처리(DSP) 분석툴인 시그널 프로세싱 워크 시스템(SPW) 툴에서 지원해주는 인터액티브 시뮬레이션 라이브러리(ISL:Interactive Simulation Library)를 이용하여 시각적으로 표시하기 위한 에러율 검출기(90)로 구성된 것을 특징으로 하는 디지털 브이.씨.알. 테이프에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치.
  4. 제 3 항에 있어서, 상기 채널부(30)는
    상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21)를 입력받아 한 샘플 지연하여 지연된 듀오 바이너리 신호(23)를 제공하기 위한 지연기(22);
    상기 상기 의사 잡음 수열 비트 입력 신호의 듀오 바이너리 신호(21) 및 상기 지연된 듀오 바이너리 신호(23)를 입력받아 합산 기능을 수행하여 삼치 값을 갖는 듀오 바이너리 신호(25)를 제공하기 위한 제 2 합산기(24); 및
    상기 삼치 값을 갖는 듀오 바이너리 신호(25)를 입력받아 자기 특성을 갖는 신호로 변환하여 상기 자기 특성을 갖는 삼치 신호(27)를 제공하기 위한 FIR 필터(26)로 구성된 것을 특징으로 하는 디지털 브이.씨.알. 테이프(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치.
  5. 제 3 항에 있어서,
    시뮬레이션시 입력단에는 상기 의사 잡음 코드 발생기(10)에 의해 의사 잡음 수열(Pseudo Noise Sequence) 비트 입력 신호를 제공하고, 일반 데이터 전송시에는 엠펙-2 프로그램 스트림(MPEG-2 Program Stream) 입력 신호를 제공하는 것을 특징으로 하는 디지털 브이.씨.알. 테이프(VCR)에 관한 시그널 프로세싱 워크 시스템(SPW)상에서의 모델링 설계 장치.
KR1019980060658A 1998-12-30 1998-12-30 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법 KR20000044167A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060658A KR20000044167A (ko) 1998-12-30 1998-12-30 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060658A KR20000044167A (ko) 1998-12-30 1998-12-30 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20000044167A true KR20000044167A (ko) 2000-07-15

Family

ID=19567422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060658A KR20000044167A (ko) 1998-12-30 1998-12-30 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20000044167A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022446A (ko) * 1993-03-05 1994-10-20 이헌조 오토 트래킹 에러 검출 신호 레벨 자동 조절 방법과 장치
KR19980047708A (ko) * 1996-12-16 1998-09-15 구자홍 디지탈 데이터 복원장치
KR19990033131A (ko) * 1997-10-23 1999-05-15 윤종용 디스크 드라이브의 설계, 시뮬레이션 및 실험 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022446A (ko) * 1993-03-05 1994-10-20 이헌조 오토 트래킹 에러 검출 신호 레벨 자동 조절 방법과 장치
KR19980047708A (ko) * 1996-12-16 1998-09-15 구자홍 디지탈 데이터 복원장치
KR19990033131A (ko) * 1997-10-23 1999-05-15 윤종용 디스크 드라이브의 설계, 시뮬레이션 및 실험 장치

Similar Documents

Publication Publication Date Title
KR100360728B1 (ko) 적응 등화 회로
US5361327A (en) Waveform equalizer apparatus formed of neural network, and method of designing same
US7760821B2 (en) Oversampled channel response identification
US6819724B2 (en) Viterbi decoder and Viterbi decoding method
JPH09213007A (ja) データ再生装置
JP5137953B2 (ja) アナログ／デジタル変換回路、光ディスク再生装置、受信装置
JP2840747B2 (ja) ディジタル信号再生装置
US5313472A (en) Bit detecting method and apparatus
KR20000044167A (ko) 디지털 브이.씨.알. 테입에 관한 시그널 프로세싱 워크 시스템상에서의 모델링 설계 장치 및 방법
US5406429A (en) System for automatically adjusting parameters of a digital signal reproducing apparatus
JPH0997476A (ja) 自動等化器及びディジタル信号再生装置
JPH0636208A (ja) データ検出装置
JP2978513B2 (ja) 自動等化装置
KR100207377B1 (ko) 디지탈 비디오카세트 레코더의 채널 등화기
KR20000004654A (ko) 디지털 브이씨알의 등화기
KR100257730B1 (ko) 디지탈 브이씨알의 적응 등화기
JPH10199161A (ja) データ記録再生装置に適用するデータ再生システム
JP4249424B2 (ja) 波形等化器および記録情報再生装置
JP2972268B2 (ja) デイジタル信号再生方法および装置
JPH03296904A (ja) 自動利得制御回路
JPH06215307A (ja) ディジタル記録再生装置の測定装置
JPS63113982A (ja) デジタル信号検出回路
JPH04372774A (ja) ディジタルデータ再生方法
JP2003203429A (ja) ディスク信号解析装置
KR20000000984A (ko) 디지털 브이씨알 등화기의 웨이트 업데이트 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application