KR20000042448A - Method for fabricating ferroelectric capacitor of non volatile memory device - Google Patents

Method for fabricating ferroelectric capacitor of non volatile memory device Download PDF

Info

Publication number
KR20000042448A
KR20000042448A KR1019980058613A KR19980058613A KR20000042448A KR 20000042448 A KR20000042448 A KR 20000042448A KR 1019980058613 A KR1019980058613 A KR 1019980058613A KR 19980058613 A KR19980058613 A KR 19980058613A KR 20000042448 A KR20000042448 A KR 20000042448A
Authority
KR
South Korea
Prior art keywords
film
memory device
forming
nonvolatile memory
capacitor
Prior art date
Application number
KR1019980058613A
Other languages
Korean (ko)
Inventor
김남경
염승진
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980058613A priority Critical patent/KR20000042448A/en
Publication of KR20000042448A publication Critical patent/KR20000042448A/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

PURPOSE: A ferroelectric capacitor fabricating method is provided to prevent a titanium film from being diffused from a titanium adhesive film to a ferroelectric film. CONSTITUTION: In a ferroelectric capacitor fabricating method, interlayer insulation layers(14,16) are formed over an entire surface of a substrate(10) on which a word line and a bit line(15) are formed. A contact hole is formed in the interlayer insulation layers(14,16) so as to expose a junction of a transistor. A polysilicon film(17) is formed over the entire surface of the substrate(10), and then is polished so as to form a contact plug. A titanium film(18) is formed on a resultant structure, and a platinum film(19) is formed on the titanium film(18). An NbxOy film(20) is formed on the platinum film(19) by use of one of CVD, PVD and a spin on process.

Description

비휘발성 메모리 소자의 강유전체 캐패시터 제조 방법Method for manufacturing ferroelectric capacitor of nonvolatile memory device

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 Ti 접착막으로부터 강유전체막으로 Ti가 확산되는 것을 효과적으로 방지할 수 있는 비휘발성 메모리 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a capacitor of a nonvolatile memory device capable of effectively preventing Ti from diffusing from a Ti adhesive film into a ferroelectric film.

강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. 강유전체 기억소자의 유전물질로는 SrBi2Ta2O9, (SrxBi2-y(TaiNbj)2O9-z)(이하, SBTN), Pb(ZrxTi1-x)O3박막이 주로 사용되는데, 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.Ferroelectric memory devices are a kind of non-volatile memory devices that not only store stored information even when the power supply is cut off, but also operate at a speed comparable to that of conventional dynamic random access memory (DRAM). Dielectric materials of ferroelectric memory devices include SrBi 2 Ta 2 O 9 , (Sr x Bi 2-y (Ta i Nb j ) 2 O 9-z ) (hereinafter SBTN), and Pb (Zr x Ti 1-x ) O Three thin films are mainly used. In order to obtain excellent ferroelectric properties of the ferroelectric film as described above, selection of upper and lower electrode materials and control of an appropriate process are essential.

강유전체 기억 소자 제조 공정에서 유전막으로 SBTN (SrxBi2-y(TaiNbj)2O9-z) 등의 강유전체막을 형성하는 경우 캐패시터의 하부전극으로는 Pt/Ti 구조가 주로 이용된다. 이중 Ti는 폴리실리콘막과 Pt막의 접착력을 향상시키기 위한 접착막으로서 역할을 하는데 확산(diffusion) 속도가 빠른 Ti는 SBTN막 열처리 과정에서 Pt 결정립계(grain boundary)를 통과하여 강유전체막 내부로 확산해서 TiOx산화물을 형성한다. 박막 내부에 형성된 TiOx산화물은 외부 전압 인가에 따른 SBTN막의 분극 유도(dipole polling)를 방해하여 강유전 특성인 분극값의 열화를 발생시키며, 비휘발성 메모리 소자에 가장 큰 문제점인 분극 피로도(fatigue)를 증가시키는 문제점이 있다.In the ferroelectric memory device manufacturing process, when a ferroelectric film such as SBTN (Sr x Bi 2-y (Ta i Nb j ) 2 O 9-z ) is formed as a dielectric film, a Pt / Ti structure is mainly used as a lower electrode of the capacitor. Among them, Ti serves as an adhesive film to improve the adhesion between the polysilicon film and the Pt film. Ti, which has a fast diffusion rate, diffuses into the ferroelectric film through the Pt grain boundary during the SBTN film heat treatment process and then diffuses into the TiO. Form x oxide. The TiO x oxide formed inside the thin film prevents dipole polling of the SBTN film due to the application of an external voltage, resulting in deterioration of the polarization value, which is a ferroelectric property, and polarization fatigue, which is the biggest problem for nonvolatile memory devices. There is a problem to increase.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 Ti 접착막으로부터 강유전체막으로 Ti가 확산되는 것을 효과적으로 방지할 수 있는 비휘발성 메모리 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a method of manufacturing a capacitor of a nonvolatile memory device that can effectively prevent the diffusion of Ti from the Ti adhesive film to the ferroelectric film.

도1 내지 도5는 본 발명의 일실시예에 따른 비휘발성 메모리 소자 제조 공정 단면도.1 to 5 are cross-sectional views of a nonvolatile memory device fabrication process in accordance with one embodiment of the present invention.

* 도면의 주요 부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings

17: 폴리실리콘막 18: Ti막17: polysilicon film 18: Ti film

19: Pt막 20: NbxOy19: Pt film 20: Nb x O y film

21: SBTN막21: SBTN film

상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상에 형성된 절연막을 통과하여 상기 반도체 기판과 연결되는 폴리실리콘 플러그(plug)를 형성하는 제1 단계; 상기 제1 단계가 완료된 전체 구조 상에 Ti막 및 제1 전도막을 형성하는 제2 단계; 상기 제1 전도막 상에 산화니오비움(NbxOy)막을 형성하는 제3 단계; 및 상기 산화니오비움막 상에 강유전체막 및 제2 전도막을 형성하는 제4 단계를 포함하는 비휘발성 메모리 소자의 캐패시터 제조 방법을 제공한다.The present invention for achieving the above object is a first step of forming a polysilicon plug (plug) connected to the semiconductor substrate through the insulating film formed on the semiconductor substrate; A second step of forming a Ti film and a first conductive film on the entire structure in which the first step is completed; Forming a niobium oxide (Nb x O y ) film on the first conductive film; And a fourth step of forming a ferroelectric film and a second conductive film on the niobium oxide film.

본 발명은 비휘발성 메모리 소자 캐패시터의 유전막인 BSTN막과 하부전극 계면에 NbxOy막을 형성하여 Pt막의 결정립계(grain boundary)를 통과하여 BSTN막으로 Ti가 확산하는 것을 효과적으로 억제하여 캐패시터의 강유전 특성을 향상시키는데 그 특징이 있다.The present invention forms a Nb x O y film at the interface between the BSTN film and the lower electrode of the nonvolatile memory device capacitor and effectively prevents Ti from diffusing into the BSTN film through the grain boundary of the Pt film. Its characteristics are to improve.

NbxOy막 형성 방법으로는, Nb 금속의 유기물을 이용한 화학기상증착(chemical vapor deposition, CVD)으로 500℃ 이상의 고온 열에너지로 막을 형성하는 방법, 플라즈마(plasma) 활성화 에너지를 이용하여 저온에서 형성하는 방법, 물리기상증착법(physical vapor deposition, PVD) 또는 스핀-온 (spin-on) 방법이 이용된다.As a Nb x O y film forming method, a method is formed by chemical vapor deposition (CVD) using an organic material of Nb metal to form a film with high temperature thermal energy of 500 ° C. or higher, and formed at low temperature using plasma activation energy. Method, physical vapor deposition (PVD) or spin-on method is used.

본 발명의 일실시예에 따른 비휘발성 메모리 소자 제조 방법을 첨부된 도면 도1 내지 도5를 참조하여 설명한다.A nonvolatile memory device manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 1 to 5.

먼저, 도1에 도시한 바와 같이 워드라인(word line) 및 비트라인(bit line) 형성이 완료된 반도체 기판(10) 상에 층간절연막(16)을 형성하고, 층간절연막(16, 14)을 선택적으로 식각하여 트랜지스터의 접합(도시하지 않음)을 노출시키는 콘택홀을 형성하고, 전체 구조 상에 폴리실리콘막(17)을 형성한다. 도1에서 미설명 도면부호 '11'은 소자분리막. '12'는 게이트 산화막. '13'은 게이트 전극, '15'는 비트라인을 각각 나타낸다.First, as shown in FIG. 1, an interlayer insulating film 16 is formed on a semiconductor substrate 10 on which word lines and bit lines are formed, and the interlayer insulating films 16 and 14 are selectively selected. Etching to form a contact hole for exposing a junction (not shown) of the transistor, and to form a polysilicon film 17 on the entire structure. In FIG. 1, reference numeral 11 denotes an isolation layer. '12' is a gate oxide film. '13' represents a gate electrode and '15' represents a bit line, respectively.

다음으로. 도2에 도시한 바와 같이 층간절연막(16)이 노출될 때까지 폴리실리콘막(17)을 화학적 기계적 연마(chemical mechanical polishing) 방법으로 평탄화시켜 콘택홀 내에 폴리실리콘막(17)으로 플러그(plug)를 형성한다.to the next. As shown in FIG. 2, the polysilicon film 17 is planarized by chemical mechanical polishing until the interlayer insulating film 16 is exposed, thereby plugging the polysilicon film 17 into the contact hole. To form.

이어서, 폴리실리콘막(17)과 Pt막의 계면 반응으로 실리사이드(silicide)가 형성되는 것을 억제하고 접착력을 향상시켜 막의 들림(lifting)을 방지하기 위하여 전체 구조 상에 Ti막(18)을 형성한 다음, Ti막(18) 상에 Pt막(19)을 형성한다.Subsequently, a Ti film 18 is formed on the entire structure in order to prevent silicide from forming by interfacial reaction between the polysilicon film 17 and the Pt film and to improve adhesion to prevent lifting of the film. The Pt film 19 is formed on the Ti film 18.

다음으로, 도3에 도시한 바와 같이 Pt/Ti 하부전극이 형성된 구조 위에 NbxOy막(20)을 다양한 방식을 이용하여 형성시킨다. 이때, NbxOy막(20)은 CVD, PVD 또는 스핀 온 방법으로 형성한다. 각각의 형성 방법은 다음과 같다.Next, as shown in FIG. 3, the Nb x O y film 20 is formed on the structure where the Pt / Ti lower electrode is formed by various methods. At this time, the Nb x O y film 20 is formed by CVD, PVD or spin on method. Each formation method is as follows.

CVD 방법으로 NbxOy막(20)을형성할 때 액체(liquid) 상태의 Nb 유기물을 반응 챔버(chamber)로 분사하여 증착한다. CVD 방법으로 저온 증착이 가능할 수 있도록 플라즈마 활성화 에너지를 이용하기도 하며, 이때 반응가스는 O2이외에 N2O를 사용하고, PLASMA 활성화 에너지원으로는 비교적 낮은 RF 전력을 인가하며 증착 에너지는 50 W 내지 120 W가 되도록 한다.When the Nb x O y film 20 is formed by the CVD method, liquid Nb organic material is sprayed and deposited into the reaction chamber. Plasma activation energy is also used to enable low temperature deposition by CVD method, wherein reaction gas uses N 2 O in addition to O 2 , and relatively low RF power is applied as a PLASMA activation energy source and deposition energy is 50 W to Let 120W.

PVD 방법을 이용할 경우 Nb막을 Pt막(19) 상에 증착하고 산화 공정을 실시하여 NbxOy막(20)을형성한다. 이때, Ti의 확산 및 산화를 방지하고 Nb를 효과적으로 산화시키기 위하여 진공 상태에서 RTP(rapid thermal process) 방법으로 산화공정을 실시하며, RTP의 승온 속도(lamp-up rate)는 100 ℃/sec 이상이 되도록 하고, 반응가스로는 N2O를 사용하여 고온에서 급속 산화시킨다. 또한, RTP 온도는 600 ℃ 내지 750 ℃ 범위에서 실시하여 N2O의 분해 및 Pt의 재결정이 가능하도록 한다.When using the PVD method, an Nb film is deposited on the Pt film 19 and subjected to an oxidation process to form an Nb x O y film 20. At this time, in order to prevent diffusion and oxidation of Ti and to oxidize Nb effectively, the oxidation process is carried out by a rapid thermal process (RTP) in a vacuum state, and the ramp-up rate of the RTP is 100 ° C / sec or more. The reaction gas is rapidly oxidized at high temperature using N 2 O. In addition, the RTP temperature is performed in the range of 600 ° C to 750 ° C to allow decomposition of N 2 O and recrystallization of Pt.

스핀-온 방법으로 NbxOy막(20)을 도포할 때 Nb 유기 소오스(source)를 자일렌(xylane), 인체에 유해하지 않은 옥탄(octace) 또는 IPA(Iso-Propel Alcohol)와MEK(2-butanon) 등의 1차 용제(solvent)로 용해시켜 1차 용액(solution)을 형성하고, 수분에 안정한 MOD(metal organic deposition) 화학약품(chemical)을 형성하기 위해 2차 용제(solvent)인 2-에틸헥사닉 엑시드(2-ethylhexanic acid)를 사용하여 막을 도포(coating)한다. 한편, NbxOy막(20)을 스핀-온 방법으로 형성할 때 웨이퍼 가장자리(edge) 끝쪽 단면에 화학약품이 덮여 후속 공정 진행시 오염입자(particle)의 발생 및 벗겨짐(peeling) 현상을 야기하는 원인이 된다. 따라서, MEK(2-butanon) 등의 화학약품을 이용하여 EBR(edge bead removing)을 실시한다. NbxOy막(20)을 도포한 후, 큐어링(curing)을 실시하기 위해 120 ℃ 내지 200 ℃ 온도에서 1차 베이크(bake)를 실시하고 220 ℃ 내지 300 ℃ 온도에서 2차 베이크를 실시한다. 이어서, 미세한 결정립을 얻기 위해 노(furnace) 열처리를 실시한다.When applying the Nb x O y film 20 by the spin-on method, the Nb organic source is xylene, octace or Iso-propel alcohol (IPA) and MEK (non-hazardous to humans). It is dissolved in a primary solvent such as 2-butanon to form a primary solution, and a secondary solvent is used to form a metal organic deposition (MOD) chemical which is stable to moisture. The film is coated using 2-ethylhexanic acid. On the other hand, when the Nb x O y film 20 is formed by the spin-on method, chemicals are applied to the end surfaces of the wafer edges, thereby causing contaminating particles and peeling during subsequent processes. It causes. Therefore, EBR (edge bead removing) is performed using a chemical such as MEK (2-butanon). After applying the Nb x O y film 20, the first bake was performed at 120 ° C to 200 ° C and the second bake at 220 ° C to 300 ° C to cure the film. do. Subsequently, a furnace heat treatment is performed to obtain fine grains.

다음으로, 도4에 도시한 바와 같이 NbxOy막(20) 상에 SBTN((SrxBi2-y(TaiNbj)2O9-z))막(21) 등의 강유전체막을 여러 가지 방식으로 증착하고, 페롭스카이트(perovskite) 핵 생성 및 결정립 성장을 위한 열처리(annealing) 공정을 실시한다.Next, as shown in FIG. 4, ferroelectric films such as SBTN ((Sr x Bi 2-y (Ta i Nb j ) 2 O 9-z )) film 21 and the like are placed on the Nb x O y film 20. Deposition is carried out in various ways, and annealing processes are carried out for perovskite nucleation and grain growth.

다음으로, 도5에 도시한 바와 같이 SBTN막(21) 상에 상부전극(22)을 형성하고, SBTN막(21), NbxOy막(20), Pt막(19) 및 Ti막(18)을 선택적으로 식각하여 캐패시터 구조를 형성하고, SiO2등으로 보호산화막(capping oxide)(23)을 형성하고, 보호산화막(23)을 선택적으로 식각하여 상부전극(22)을 노출시킨다.Next, as shown in FIG. 5, the upper electrode 22 is formed on the SBTN film 21, and the SBTN film 21, the Nb x O y film 20, the Pt film 19, and the Ti film ( 18) is selectively etched to form a capacitor structure, a protective oxide film 23 is formed of SiO 2, etc., and the protective oxide film 23 is selectively etched to expose the upper electrode 22.

이어서, 금속 배선 형성 공정 등을 실시한다.Next, a metal wiring forming step or the like is performed.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 SBTN막 등의 강유전체막과 Pt 하부전극 사이에 NbxOy막을 형성함으로서 Ti가 강유전체막으로 확산되는 것을 효과적으로 억제하여 강유전 특성을 향상시키고 이에 따라 비휘발성 메모리 소자의 특성을 향상시킬 수 있다.According to the present invention as described above, by forming an Nb x O y film between a ferroelectric film such as an SBTN film and a lower Pt electrode, Ti is effectively prevented from being diffused into the ferroelectric film, thereby improving ferroelectric properties and thus characteristics of a nonvolatile memory device. Can improve.

Claims (10)

비휘발성 메모리 소자의 캐패시터 제조 방법에 있어서,In the capacitor manufacturing method of a nonvolatile memory device, 반도체 기판 상에 형성된 절연막을 통과하여 상기 반도체 기판과 연결되는 폴리실리콘 플러그(plug)를 형성하는 제1 단계;A first step of forming a polysilicon plug connected to the semiconductor substrate through an insulating film formed on the semiconductor substrate; 상기 제1 단계가 완료된 전체 구조 상에 Ti막 및 제1 전도막을 형성하는 제2 단계;A second step of forming a Ti film and a first conductive film on the entire structure in which the first step is completed; 상기 제1 전도막 상에 산화니오비움(NbxOy)막을 형성하는 제3 단계; 및Forming a niobium oxide (Nb x O y ) film on the first conductive film; And 상기 산화니오비움막 상에 강유전체막 및 제2 전도막을 형성하는 제4 단계A fourth step of forming a ferroelectric film and a second conductive film on the niobium oxide film 를 포함하는 비휘발성 메모리 소자의 캐패시터 제조 방법,Capacitor manufacturing method of a nonvolatile memory device, including 제 1 항에 있어서,The method of claim 1, 상기 제1 전도막을 Pt막으로 형성하고,The first conductive film is formed of a Pt film, 상기 강유전체막을 (SrxBi2-y(TaiNbj)2O9-z)막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법,A method of manufacturing a capacitor of a nonvolatile memory device, wherein the ferroelectric film is formed of a (Sr x Bi 2-y (Ta i Nb j ) 2 O 9-z ) film, 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제3 단계에서,In the third step, 상기 산화니오비움막을 액체(liquid) 상태의 Nb 유기물을 반응 챔버(chamber)로 분사하여 화학기상증착(chemical vapor deposition)으로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a nonvolatile memory device, characterized in that the niobium oxide film is formed by chemical vapor deposition by injecting a liquid Nb organic material in the reaction chamber (chamber). 제 3 항에 있어서,The method of claim 3, wherein 상기 산화니오비움막을 플라즈마(plasma) 활성화 에너지를 이용한 화학기상증착법(chemical vapor deposition)으로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.And forming the niobium oxide film by chemical vapor deposition using plasma activation energy. 제 4 항에 있어서,The method of claim 4, wherein 반응가스로 O2및 N2O를 이용하여 상기 산화니오비움막을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor of a nonvolatile memory device, characterized in that the niobium oxide film is formed using O 2 and N 2 O as reaction gas. 제 3 항에 있어서,The method of claim 3, wherein 상기 산화니오비움막을 500 ℃ 보다 낮지 않은 온도에서 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.And forming said niobium oxide film at a temperature not lower than 500 [deg.] C. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제3 단계는,The third step, 상기 제1 전도막 상에 Nb막을 물리기상증착법(physical vapor deposition)으로 형성하는 단계; 및Forming an Nb film on the first conductive film by physical vapor deposition; And 상기 Nb막을 진공 상태에서 급속열처리(rapid thermal process) 방법으로 산화시켜 상기 산화니오비움막을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.And oxidizing the Nb film by a rapid thermal process in a vacuum state to form the niobium oxide film. 제 7 항에 있어서,The method of claim 7, wherein 상기 급속열처리는,The rapid heat treatment, 반응가스로 N2O를 사용하고, 600 ℃ 내지 750 ℃ 범위에서 RTP의 승온 속도(lamp-up rate)가 100 ℃/sec 보다 낮지 않은 조건에서 실시하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.Manufacture of a capacitor of a nonvolatile memory device, wherein N 2 O is used as the reaction gas, and the ramp-up rate of the RTP is not lower than 100 ° C./sec in the range of 600 ° C. to 750 ° C. Way. 제 3 항에 있어서,The method of claim 3, wherein 상기 제3 단계에서,In the third step, 상기 산화니오비움막을 스핀-온(spin-on) 방법으로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.And forming the niobium oxide film by a spin-on method. 제 9 항에 있어서,The method of claim 9, 상기 제3 단계는,The third step, Nb 유기 소오스(source)를 자일렌(xylane), 옥탄(octace) 또는 IPA(Iso-Propyl Alcohol)와MEK(2-butanon)의 1차 용제(solvent)로 용해시키는 단계;Dissolving the Nb organic source with xylene, octace or primary solvent of Iso-Propyl Alcohol (IPA) and 2-butanon (MEK); 2-에틸헥사닉 엑시드(2-ehylhexanic acid)를 2차 용제로 이용하여 막을 도포(coating)하는 단계;Coating the membrane with 2-ehxylhexanic acid as a secondary solvent; 120 ℃ 내지 200 ℃ 온도에서 1차 베이크(bake)를 실시하는 단계;Performing a primary bake at a temperature of 120 ° C. to 200 ° C .; 220 ℃ 내지 300 ℃ 온도에서 2차 베이크를 실시하는 단계; 및Performing a secondary bake at a temperature of 220 ° C. to 300 ° C .; And 노(furnace) 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor of a nonvolatile memory device comprising the step of performing a furnace heat treatment.
KR1019980058613A 1998-12-24 1998-12-24 Method for fabricating ferroelectric capacitor of non volatile memory device KR20000042448A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058613A KR20000042448A (en) 1998-12-24 1998-12-24 Method for fabricating ferroelectric capacitor of non volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058613A KR20000042448A (en) 1998-12-24 1998-12-24 Method for fabricating ferroelectric capacitor of non volatile memory device

Publications (1)

Publication Number Publication Date
KR20000042448A true KR20000042448A (en) 2000-07-15

Family

ID=19565695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058613A KR20000042448A (en) 1998-12-24 1998-12-24 Method for fabricating ferroelectric capacitor of non volatile memory device

Country Status (1)

Country Link
KR (1) KR20000042448A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978552B2 (en) 2018-05-18 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978552B2 (en) 2018-05-18 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same
US11588012B2 (en) 2018-05-18 2023-02-21 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100436058B1 (en) Method for forming ferroelectric capacitor to prevent ferroelectric characteristic from being deteriorated
US6063639A (en) Method for fabricating ferroelectric capacitor of nonvolatile semiconductor memory device using plasma
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR100321714B1 (en) Method for forming capacitor of semiconductor memory device
KR100333667B1 (en) Method for fabricating capacitor of ferroelectric random access memory device
KR20020002559A (en) Method for forming BLT ferroelectric layer by using metal organic solution chemical deposition and method for forming ferroelectric capacitor using the same
KR20000042448A (en) Method for fabricating ferroelectric capacitor of non volatile memory device
KR100326255B1 (en) FeRAM having iridium and iridium oxide stacked layer as capacitor contact diffusion barrier and method for forming the same
KR20010058495A (en) Semiconductor memory device having oxide and Ti double layer capable of preventing hydrogen diffusion and method for forming the same
KR100291181B1 (en) Method for forming FeRAM
KR100296128B1 (en) Capacitor Manufacturing Method of Ferroelectric Memory Device
KR100461506B1 (en) Method of etching thin film and method for manufacturing a transistor and a capacitor in a semiconductor device using the same
KR100321690B1 (en) Method for forming capacitor of ferroelectric random access memory device
KR100326239B1 (en) Method for fabricating capacitor in semiconductor device
KR100300877B1 (en) Capacitor manufacturing method that can suppress chemical reaction between platinum lower electrode and SBT ferroelectric film
KR100321699B1 (en) A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer
KR100573835B1 (en) Method for forming ferroelectric capacitor by using Ta-NbN hard mask
KR100362184B1 (en) A method of forming ferroelectric capacitor in semiconductor device
KR100471400B1 (en) Method for forming Bismuth-base ferroelectric layer
KR100388467B1 (en) A method of forming BLT layer in semiconductor device
KR100349642B1 (en) Ferroelectric random access memory device and method for forming the same
KR100671634B1 (en) Method for Fabricating Capacitor of Semiconductor Device
KR19990055182A (en) How to Form Ferroelectric Capacitors
KR20020002613A (en) Semiconductor memory device capable of preventing contact resistance increment and film lifting and method for forming the same
KR20010061263A (en) Method for forming ferroelectric capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application