KR20000039689A - 반도체장치의 식각방법 - Google Patents

반도체장치의 식각방법 Download PDF

Info

Publication number
KR20000039689A
KR20000039689A KR1019980055095A KR19980055095A KR20000039689A KR 20000039689 A KR20000039689 A KR 20000039689A KR 1019980055095 A KR1019980055095 A KR 1019980055095A KR 19980055095 A KR19980055095 A KR 19980055095A KR 20000039689 A KR20000039689 A KR 20000039689A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
photoresist
pattern
insulating layer
forming
Prior art date
Application number
KR1019980055095A
Other languages
English (en)
Inventor
양천수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980055095A priority Critical patent/KR20000039689A/ko
Publication of KR20000039689A publication Critical patent/KR20000039689A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 식각방법에 관한 것으로서, 특히, 식각마스크로 포토레지스트패턴을 이용하는 경우 식각패턴이 정의된 포토레지스트패턴에 열을 가하여 리플로잉(reflowing)시키므로서 기존장비를 이용하여 더욱 미세한 홀을 형성하도록 한 반도체장치의 미세 콘택홀 내지는 비어홀 형성방법에 관한 것이다. 본 발명에 따른 반도체장치 식각방법은 층간절연층이 형성된 반도체기판 상에 감광막을 형성하는 단계와, 감광막에 홀 패턴을 갖는 포토마스크를 이용한 노광 및 현상을 실시하여 층간절연층의 소정 부위를 노출시키는 제 1 포토레지스트패턴을 형성하는 단계와, 제 1 포토레지스트패턴을 감광막을 리플로잉 시킬 수 있는 온도로 베이킹시켜 리플로잉된 제 1 포토레지스트패턴으로 부터 제 2 포토레지스트패턴을 형성하는 단계와, 제 2 포토레지스트패턴으로 보호되지 않는 부위의 층간절연층을 제거하는 단계를 포함하여 이루어진다.

Description

반도체장치의 식각방법
본 발명은 반도체장치의 식각방법에 관한 것으로서, 특히, 식각마스크로 포토레지스트패턴을 이용하는 경우 식각패턴이 정의된 포토레지스트패턴에 열을 가하여 리플로잉(reflowing)시키므로서 기존장비를 이용하여 더욱 미세한 홀을 형성하도록 한 반도체장치의 미세 콘택홀 내지는 비어홀 형성방법에 관한 것이다.
종래의 콘택홀 형성방법에서는 반응성이온식각법(reactive ion etching), 플라즈마 타입등의 기존의 플라즈마를 이용한 방식으로 진행되며 사용되는 기체로는 Ar, CF4, CHF3등의 혼합기체를 사용하여 왔고 일부 고밀도 플라즈마를 이용하는 경우에는 C2F6만을 첨가하여 콘택홀 형성공정을 진행하여 왔다.
일반적으로 실리콘 기판 위에 산화막이 두껍게 증착되고 그위에 콘택홀 형성을 위한 포토레지스트패턴이 형성되는데, 이러한 포토레지스트패턴에 따라 콘택 내지는 비어홀의 선폭이 결정되어진다.
따라서, 소자가 초고집적화됨에 따라 더욱 미세한 홀을 형성할 수 있는 포토레지스트패턴이 요구되며, 이를 위하여 포토리쏘그래피 공정에서 미세홀 포토마스크와 고가의 장비가 필요로 하게 된다.
종래 기술에 따른 미세홀 패턴의 형성방법은 포토마스크상의 미세홀 패턴이 노광장치를 통하여 웨이퍼상의 감광제인 포토레지스트에 구현되어 현상과정을 거쳐 포토레지스트패턴을 정의하게 된다.
도 1a 내지 도 1b는 종래 기술에 따른 콘택홀 형성방법을 도시한 공정단면도이다.
도 1a를 참조하면, 활성영역과 필드영역을 정의하는 필드산화막(21)이 형성된 웨이퍼인 실리콘기판(10)상에 게이트절연막(12)을 열산화막으로 형성한 다음 게이트 형성을 위한 도핑된 폴리실리콘층(13)을 증착하여 형성한 다음 사진식각공정을 실시하여 게이트(13)를 패터닝하여 형성한다.그리고 게이트(13)를 이온주입마스크로 이용하여 게이트산화막(12) 아래 기판(10)내에 소스/드레인(14)을 형성한다.
그다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(15)을 형성한다. 상기에서 기판(10)은 불순물영역이 확산된 반도체기판이거나 또는, 하부 배선층(도시되지 않음)일 수도 있다.
그리고, 층간절연층(15) 상에 포토레지스트(16)를 도포한다.
도 1b를 참조하면, 형성될 콘택홀의 선폭 및 패턴을 갖는 포토마스크를 이용하여 노광장치에서 포토레지스트를 노광시킨다. 따라서, 포토레지스트에는 포토마스크에 구현된 패턴에 따라 형성될 포토레지스트패턴이 정해진다.
그다음, 포토레지스트를 현상하여 콘택홀 형성용 식각마스크로 이용될 포토레지스트패턴(160)을 형성한다. 이 때, 층간절연층(15)의 노출된 부분은 반도체기판(10)의 불순물영역(14)과 게이트(13)의 상부 표면이나, 또는 도면에 표시되지 아니한 하부 배선층과 대응한다.
도 1c를 참조하면, 포토레지스트패턴(160)으로 보호되지 않는 부위의 층간절연층 Ar, CHF3, CF4의 혼합기체를 사용한 플라즈마 건식식각으로 제거하여 콘택홀 및 워드라인 콘택홀을 형성한다. 이때, 형성되는 콘택홀의 크기 즉 지름(d)은 장비의 해상력과 포커스마진의 한계내에서 포토레지스트패턴에 의해 결정된다.
그리고, 포토레지스트패턴을 제거한다.
이후 도시되지는 않았지만, 잔류한 층간절연층(150) 상에 기판(10)의 콘택홀을 채워 기판(10) 또는 게이트(13)와 접촉되도록 텅스텐 등의 도전물질을 증착하고 패터닝하여 플러그를 형성한 다음 워드라인과 비트라인 등을 형성한다.
그러나, 상술한 종래 기술에 따른 콘택홀 형성방법은 미세한 홀 패턴을 구현하기 위하여 포토마스크에 미세패턴을 만들어서 이를 이용한 노광 및 현상으로 포토레지스트패턴을 형성하여야 하므로 고도의 해상력을 갖춘 고가장비를 사용하여야만 하고 종래의 노광장비로는 이를 형성하기 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 식각마스크로 포토레지스트패턴을 이용하는 경우 식각패턴이 정의된 포토레지스트패턴에 열을 가하여 리플로잉(reflowing)시키므로서 기존장비를 이용하여 더욱 미세한 홀을 형성하도록 한 반도체장치의 미세 콘택홀 내지는 비어홀 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치 식각방법은 층간절연층이 형성된 반도체기판 상에 감광막을 형성하는 단계와, 감광막에 홀 패턴을 갖는 포토마스크를 이용한 노광 및 현상을 실시하여 층간절연층의 소정 부위를 노출시키는 제 1 포토레지스트패턴을 형성하는 단계와, 제 1 포토레지스트패턴을 감광막을 리플로잉 시킬 수 있는 온도로 베이킹시켜 리플로잉된 제 1 포토레지스트패턴으로 부터 제 2 포토레지스트패턴을 형성하는 단계와, 제 2 포토레지스트패턴으로 보호되지 않는 부위의 층간절연층을 제거하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 콘택홀 형성방법을 도시하는 공정단면도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 콘택홀 형성방법을 도시하는 공정단면도
본 발명은 웨이퍼인 소자 등이 형성되고 절연층이 형성된 실리콘기판 위에 포토레지스트를 도포한 다음, 노광장치에서 포토마스크로 형성될 홀의 패턴대로 노광을 실시한다.
노광 공정 후 현상공정을 웨이퍼에 실시하여 제 1 포토레지스트패턴을 형성한 다음, 하드 베이킹 단계(hard baking step)에서 감광제가 갖는 열적안정성 한께 온도보다 높은 온도에서 적정시간 동안 포토레지스트패턴에 열을 가한다. 이때, 일반적으로 포토레지스트의 열적 안정온도는 약 130℃이고, 본 발명에서 베이킹하는 온도는 130이상 150℃ 이하로 한다. 물론, 이러한 온도범위는 포토레지스트의 종류에 따라 변화할 수 있다.
포토레지스트패턴이 가열되면, 포토레지스트에 리플로잉(reflowing) 현상이 발생하게 되어 제 1 포토레지스트패턴이 갖는 홀(hole) 패턴보다 더욱 미세한 홀 패턴을 갖는 제 2 포토레지스트패턴을 형성할 수 있게 된다.
따라서, 제 2 포토레지스트패턴으로 보호되니 않는 부위의 절연층을 제거하면 처음 포토마스크에 정의된 것보다 더 작은 선폭을 갖는 미세홀을 형성할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 콘택홀 형성방법을 도시하는 공정단면도이다.
도 2a를 참조하면, 활성영역과 필드영역을 정의하는 필드산화막(21)이 형성된 웨이퍼인 실리콘기판(20)상에 게이트절연막(22)을 열산화막으로 형성한 다음 게이트 형성을 위한 도핑된 폴리실리콘층을 증착하여 형성한 다음 사진식각공정을 실시하여 게이트(23)와 게이트산화막(22)을 패터닝하여 형성한다. 그리고 게이트(23)를 이온주입마스크로 이용하여 게이트산화막(22) 아래 기판(20)내에 소스/드레인(24)을 형성한다. 이때, 소스/드레인(24)은 게이트 측벽을 형성한 다음 LDD를 갖도록 형성할 수 있다.
그다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(25)을 형성한다. 상기에서 기판(20)은 불순물영역이 확산된 반도체기판이거나 또는, 하부 배선층(도시되지 않음)일 수도 있다.
그리고, 층간절연층(25) 상에 포토레지스트(26)를 도포한다.
그다음, 형성될 콘택홀의 선폭 보다 약간 큰 패턴을 갖는 포토마스크를 이용하여 노광장치에서 포토레지스트를 노광시킨다. 따라서, 포토레지스트에는 포토마스크에 구현된 패턴에 따라 형성될 제 1 포토레지스트패턴이 정해진다.
그다음, 포토레지스트를 현상하여 콘택홀 형성용 식각마스크로 이용될 제 1 포토레지스트패턴(260)을 형성한다. 이 때, 층간절연층(25)의 노출된 부분은 반도체기판(20)의 불순물영역(24)과 게이트(23)의 상부 표면이나, 또는 도면에 표시되지 아니한 하부 배선층과 대응한다.
도 2b를 참조하면,제 1 포토레지스트패턴을 형성한 다음, 하드 베이킹 단계(hard baking step)에서 감광제가 갖는 열적안정성 한계 온도보다 높은 온도에서 적정시간 동안 포토레지스트패턴에 열을 가한다. 이때, 일반적으로 포토레지스트의 열적 안정온도는 약 130℃이고, 본 발명에서 베이킹하는 온도는 130이상 150℃ 이하로 한다. 물론, 이러한 온도범위는 포토레지스트의 종류에 따라 변화할 수 있다.
포토레지스트패턴이 가열되면, 포토레지스트에 리플로잉(reflowing) 현상이 발생하게 되어 제 1 포토레지스트패턴이 갖는 홀(hole) 패턴보다 더욱 미세한 홀 패턴을 갖는 제 2 포토레지스트패턴(261)이 형성다.
도 2c를 참조하면, 제 2 포토레지스트패턴(261)으로 보호되지 않는 부위의 층간절연층을 Ar, CHF3, CF4의 혼합기체를 사용한 플라즈마 건식식각으로 제거하여 콘택홀 및 워드라인 콘택홀을 형성한다.
도 2d를 참조하면, 제 2 포토레지스트패턴을 산소 플라즈마로 애슁(ashing)하여 제거한다.
이때, 형성되는 콘택홀의 크기 즉 지름(s)은 장비의 해상력과 포커스마진의 한계를 넘어 더욱 작아진 콘택홀 선폭(critical dimension)을 갖게된다.
이후 도시되지는 않았지만, 잔류한 층간절연층(250) 상에 기판(20)에 형성된 콘택홀을 채워 기판(20)의 소스/드레인(24) 또는 게이트(23)와 접촉되도록 텅스텐 등의 도전물질을 증착하고 패터닝하여 플러그를 형성한 다음 워드라인과 비트라인 등을 형성한다.
따라서, 본 발명은 미세한 홀 패턴을 구현하기 위하여 고도의 해상력을 갖춘 고가장비를 사용하지 않고 종래의 노광장비로 미세홀을 형성할 수 있는 장점이 있다.

Claims (4)

  1. 층간절연층이 형성된 반도체기판 상에 감광막을 형성하는 단계와,
    상기 감광막에 홀 패턴을 갖는 포토마스크를 이용한 노광 및 현상을 실시하여 상기 층간절연층의 소정 부위를 노출시키는 제 1 포토레지스트패턴을 형성하는 단계와,
    상기 제 1 포토레지스트패턴을 상기 감광막을 리플로잉 시킬 수 있는 온도로 베이킹시켜 리플로잉된 상기 제 1 포토레지스트패턴으로 부터 제 2 포토레지스트패턴을 형성하는 단계와,
    상기 제 2 포토레지스트패턴으로 보호되지 않는 부위의 상기 층간절연층을 제거하는 단계로 이루어진 반도체장치의 식각방법.
  2. 청구항 1에 있어서, 상기 온도는 130℃ 이상인 것이 특징인 반도체장치의 식각 방법.
  3. 청구항 1에 있어서, 상기 층간 절연층 하부에 불순물 확산영역 또는 배선이 형성되어져 있는 것이 특징인 반도체장치의 식각방법.
  4. 청구항 1에 있어서, 제거된 상기 층간절연층 부위는 콘택홀 또는 비어홀인 것이 특징인 반도체장치의 식각방법.
KR1019980055095A 1998-12-15 1998-12-15 반도체장치의 식각방법 KR20000039689A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055095A KR20000039689A (ko) 1998-12-15 1998-12-15 반도체장치의 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055095A KR20000039689A (ko) 1998-12-15 1998-12-15 반도체장치의 식각방법

Publications (1)

Publication Number Publication Date
KR20000039689A true KR20000039689A (ko) 2000-07-05

Family

ID=19562915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055095A KR20000039689A (ko) 1998-12-15 1998-12-15 반도체장치의 식각방법

Country Status (1)

Country Link
KR (1) KR20000039689A (ko)

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US5858621A (en) Bi-layer silylation process using anti-reflective-coatings (ARC) for making distortion-free submicrometer photoresist patterns
KR100655536B1 (ko) 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법
US6780782B1 (en) Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US8835324B2 (en) Method for forming contact holes
KR100415088B1 (ko) 반도체장치의 제조방법
KR20010106923A (ko) 반도체소자의 제조방법
US7015136B2 (en) Method for preventing formation of photoresist scum
US6294314B2 (en) Method of fabricating an opening with deep ultra-violet photoresist
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
KR100301654B1 (ko) 반도체장치의 미세패턴 형성방법
KR20000039689A (ko) 반도체장치의 식각방법
KR100324023B1 (ko) 반도체소자의제조방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100306905B1 (ko) 접촉홀형성방법
KR100709453B1 (ko) 반도체소자의 비트라인 형성방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20030059418A (ko) 반도체 소자의 제조방법
KR20000066846A (ko) 접촉홀 형성방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR100390999B1 (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination