KR20000037763A - Method for forming a window of a flex interposer - Google Patents
Method for forming a window of a flex interposer Download PDFInfo
- Publication number
- KR20000037763A KR20000037763A KR1019980052505A KR19980052505A KR20000037763A KR 20000037763 A KR20000037763 A KR 20000037763A KR 1019980052505 A KR1019980052505 A KR 1019980052505A KR 19980052505 A KR19980052505 A KR 19980052505A KR 20000037763 A KR20000037763 A KR 20000037763A
- Authority
- KR
- South Korea
- Prior art keywords
- window
- pattern
- region
- tape
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 플렉스 인터포저(flex interposer) 제조방법에 관한 것으로, 특히 반도체칩이 실장되는 윈도우영역에 회로패턴과 볼패드를 형성하여 폴리이미드 테이프에 인가되는 장력을 테이프 전체에 걸쳐서 균일하게 형성함으로써 윈도우형성시 폴리이미드 테이프가 휘는 것을 방지할 수 있는 플렉스 인터포저 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flex interposer. In particular, a circuit pattern and a ball pad are formed in a window region in which a semiconductor chip is mounted, thereby uniformly forming the tension applied to the polyimide tape over the entire tape. The present invention relates to a method for manufacturing a flex interposer that can prevent the polyimide tape from bending during formation.
근래에 전자장치에는 집적회로라 불리는 반도체칩이 주로 사용된다. 이러한 반도체칩은 기판위에 실장되어 물리적으로 지지되고 기판회로의 다른 소자와 전기적으로 접속된다. 특히 전자제품의 경박단소화에 따라 반도체칩의 크기 역시 작아지고 칩의 리드(lead)도 작아지며, 리드의 간격 역시 작아지고 있다. 따라서, 기존의 인쇄회로기판(printed circuit board)으로는 이러한 칩을 기판에 직접 실장할 수 없는 문제가 대두되었다. 이를 해결하기 위해 등장한 것이 응용패키지(package)이다. 이러한 응용패키지로는 현재 여러 가지의 패키지가 연구되고 있으며, 플렉스 인터포저 역시 상기 응용패키지의 한가지로서 사용되고 있다.In recent years, semiconductor devices called integrated circuits are mainly used in electronic devices. These semiconductor chips are mounted on a substrate to be physically supported and electrically connected to other elements of the substrate circuit. In particular, as the electronics products become thin and short, the size of the semiconductor chip is also reduced, the lead of the chip is also reduced, and the gap between the leads is also reduced. Therefore, a problem arises in that such a chip cannot be directly mounted on a board using a conventional printed circuit board. An application package emerged to solve this problem. Various applications are currently being studied as such an application package, and a flex interposer is also used as one of the application packages.
도 1은 종래의 플렉스 인터포저를 나타내는 도면으로, 도 1(a)은 칩이 실장되는 윈도우가 형성되기 전의 플렉스 인터포저를 나타내는 도면이고 도 1(b)은 윈도우가 형성된 플렉스 인터포저를 나타내는 도면이다. 일반적으로 테이프 형태로 이루어진 응용패키지에서는 칩이 실장되는 영역이 테이프의 길이방향을 따라 무수하게 많이 형성되어 이후의 공정에서 각각의 영역이 분리된 후 칩이 실장되지만, 도면에서는 설명의 편의를 위해 하나의 칩실장영역만을 표시하였다.1 is a view showing a conventional flex interposer, Figure 1 (a) is a view showing a flex interposer before the window on which the chip is mounted, Figure 1 (b) is a view showing a flex interposer with a window formed. to be. In general, in an application package formed in a tape form, a large number of regions in which chips are mounted are formed along the length direction of the tape, and chips are mounted after each region is separated in a subsequent process. Only the chip mounting area of is shown.
도 1(a)에 도시된 종래의 플렉스 인터포저는 윈도우가 형성되기 전의 상태를 나타내는 도면이다. 인터포저는 일반적으로 폴리이미드(polyimide) 테이프(1)로 이루어져 있다. 테이프(1)의 중앙에는 길이방향을 따라 반도체칩이 실장되는 윈도우영역(5)이 형성되어 있으며, 양측면에는 길이방향을 따라 스프로킷홀(sprocket hole;9)이 형성되어 있다. 윈도우영역(5) 주위에는 패턴영역(3)이 형성되어 있다. 도면에는 자세히 도시하지 않았지만, 상기 패턴영역(3)에는 에칭공정에 의해 테이프(1)상의 동박이 에칭되어 회로패턴이 형성되어 있으며, 그 위의 일정 영역에는 볼패드가 형성되어 있는 반면에, 윈도우영역(35)에는 상기 회로패턴이나 볼패드가 형성되어 있지 않다.The conventional flex interposer shown in FIG. 1A is a view showing a state before a window is formed. The interposer generally consists of a polyimide tape 1. In the center of the tape 1, a window region 5 in which semiconductor chips are mounted is formed in the longitudinal direction, and sprocket holes 9 are formed in both sides in the longitudinal direction. A pattern region 3 is formed around the window region 5. Although not shown in detail in the drawing, the copper foil on the tape 1 is etched in the pattern region 3 by an etching process to form a circuit pattern. A ball pad is formed in a predetermined region thereon, while a window is formed. The circuit pattern and the ball pad are not formed in the region 35.
도 2에 도시된 바와 같이, 패턴영역(3)에는 복수의 볼패드(13)가 일정 크기로 형성되어 외부의 소자와 접속된다. 상기 윈도우영역(5)과 패턴영역(3)의 사이 윈도우영역(5)의 주변에는 윈도우영역에 실장되는 반도체칩과 볼패드(13)를 연결하는 연결패드(7)가 형성되는데, 상기 볼패드(13)와 연결패드(7)는 패턴영역(3)에 형성된 회로패턴에 의해 연결된다.As shown in FIG. 2, a plurality of ball pads 13 are formed in a predetermined size in the pattern region 3 to be connected to an external device. In the periphery of the window region 5 between the window region 5 and the pattern region 3, a connection pad 7 is formed to connect the semiconductor chip mounted on the window region and the ball pad 13. 13 and the connection pad 7 are connected by a circuit pattern formed in the pattern region 3.
상기 도 1(a)에 도시된 인터포저는 윈도우가 형성되기 이전의 인터포저를 나타낸다. 윈도우를 형성하기 위해서는 상기 윈도우영역(5)을 펀칭해야만 한다. 도 1(b)에 윈도우(5a)가 형성된 인터포저가 도시되어 있다.The interposer illustrated in FIG. 1A illustrates an interposer before a window is formed. The window area 5 must be punched to form a window. 1B shows an interposer with a window 5a formed.
펀칭공정은 폴리이미드 테이프(1)에 연결패드(7)와 볼패드(13)를 모두 완성한 후에 이루어진다. 도 2는 도 1(a)에 도시된 플렉스 인터포저의 패턴영역(3)과 윈도우영역(5)만을 도시한 확대도이다. 도면에 나타낸 바와 같이, 패턴영역(3)에는 회로패턴과 볼패드(13)가 형성되어 있는 반면에 윈도우영역(5)에는 회로패턴과 볼패드(13)가 형성되어 있지 않다.The punching process is performed after completing the connection pad 7 and the ball pad 13 to the polyimide tape 1. FIG. 2 is an enlarged view showing only the pattern region 3 and the window region 5 of the flex interposer shown in FIG. As shown in the figure, the circuit pattern and the ball pad 13 are formed in the pattern region 3, while the circuit pattern and the ball pad 13 are not formed in the window region 5.
도 3은 윈도우영역(5)을 펀칭하여 폴리이미드 테이프(1)에 윈도우(5a)를 형성하는 공정을 나타내는 도면이다. 도면에서 도면부호 12a 및 12b는 폴리이미드 테이프(1)가 감겨져 있는 릴(reel)이다. 폴리이미드 테이프(1)의 스프로킷홀(9)에 상기 릴(12a,12b)에 형성된 스프로킷휠(sprocket wheel)이 삽입되어 공정이 진행됨에 따라 도면의 화살표방향을 따라 폴리이미드 테이프(1)가 진행한다. 공정중에 폴리이미드 테이프(1)가 작업대(14)에 인입되면, 작업대(14)에 형성된 진공지지대(도면표시하지 않음)에 상기 테이프(1)가 밀착 고정되며, 이 상태에서 펀처를 이용해 윈도우(5a)를 형성한다.3 is a view showing a process of punching the window region 5 to form the window 5a in the polyimide tape 1. In the drawings, reference numerals 12a and 12b denote reels on which the polyimide tape 1 is wound. As the sprocket wheels formed in the reels 12a and 12b are inserted into the sprocket holes 9 of the polyimide tape 1, the polyimide tape 1 proceeds along the arrow direction in the drawing as the process proceeds. do. When the polyimide tape 1 is introduced into the work table 14 during the process, the tape 1 is tightly fixed to the vacuum support (not shown) formed on the work table 14, and in this state a window ( 5a).
상기 펀칭공정시 인터포저가 손상되는 것을 방지하기 위해서는 테이프가 느슨하게 처지는 것을 방지해야만 한다. 따라서, 양쪽릴(12a,12b)에 일정량의 토크(torque)를 걸어서 테이프(1)에 일정 크기의 장력(tension)을 인가해야만 한다. 그런데, 상기한 바와 같이 윈도우영역(5)에 회로패턴과 볼패드(13)가 형성되지 않은 경우에는 패턴영역(3)과 윈도우영역(5)에 인가되는 장력이 달라지게 된다. 즉, 테이프(1) 전체에 걸쳐서 균일한 장력이 인가되지 않게 되어 테이프(1)가 휘게 된다. 이러한 테이프(1)의 휨현상은 펀칭공정시 정확한 위치에 정확한 크기의 윈도우(5a)가 형성되지 않는 원인이 된다.In order to prevent the interposer from being damaged during the punching process, the tape must be prevented from sagging. Therefore, a certain amount of torque must be applied to both reels 12a and 12b to apply a certain amount of tension to the tape 1. As described above, when the circuit pattern and the ball pad 13 are not formed in the window region 5, the tension applied to the pattern region 3 and the window region 5 is changed. That is, the uniform tension is not applied to the entire tape 1 and the tape 1 is bent. Such warpage of the tape 1 causes the window 5a of the correct size to not be formed at the correct position during the punching process.
또한, 약 50μm 이하의 미세패턴을 형성하는 경우에는 에칭공정의 불균일한 에칭비를 감안하여 마스크(mask) 설계시 보정값을 주게 되지만, 윈도우영역(5)과 같이 패턴이 전면 에칭되어야만 하는 영역의 근처에 있는 패턴의 경우 보정값을 주더라도 상대적으로 에칭량이 적어져 원하는 결과를 얻기가 힘들다는 문제가 있었다. 더불어, 테이프(1)를 진공지지대에 밀착 고정하는 경우에도 패턴영역(3)과 윈도우영역(5)의 패턴양의 차이에 의해 테이프(1)가 진공지지대에 완전히 밀착 고정되지 않는 문제가 있었다.In addition, in the case of forming a fine pattern of about 50 μm or less, a correction value is given when designing a mask in consideration of the non-uniform etching ratio of the etching process. In the case of a nearby pattern, there was a problem that it was difficult to obtain a desired result because the etching amount was relatively small even if a correction value was given. In addition, even when the tape 1 is tightly fixed to the vacuum support, there is a problem that the tape 1 is not completely tightly fixed to the vacuum support due to the difference in the pattern amounts of the pattern region 3 and the window region 5.
본 발명은 상기한 문제를 해결하기 위한 것으로, 윈도우를 형성하기 전의 테이프상에 패턴영역과 동일하게 회로패턴과 볼패드를 형성하여 펀칭작업시 테이프 전체에 걸쳐서 균일한 장력을 인가함으로써 항상 정확한 위치에 윈도우가 형성될 수 있는 플렉스 인터포저의 윈도우 형성방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, by forming a circuit pattern and a ball pad in the same manner as the pattern area on the tape before the window is formed, by applying a uniform tension throughout the tape during the punching operation is always in the correct position An object of the present invention is to provide a window forming method of a flex interposer in which a window can be formed.
상기한 목적을 달성하기 위해, 본 발명은 회로패턴이 형성되는 패턴영역과 반도체칩이 실장되는 윈도우영역으로 이루어지며, 그 위에 동박이 적층된 테이프를 제공하는 단계와, 상기 동박을 에칭하여 패턴영역과 윈도우영역에 회로패턴을 형성하는 단계와, 상기 패턴영역과 윈도우영역의 회로패턴 위에 금속을 도금하여 볼패드를 형성하는 단계와, 상기 윈도우영역을 펀칭하여 윈도우를 형성하는 단계로 구성된다.In order to achieve the above object, the present invention comprises a pattern region in which a circuit pattern is formed and a window region in which a semiconductor chip is mounted, and providing a tape having copper foil laminated thereon, and etching the copper foil in a pattern region. And forming a circuit pattern in the window region, forming a ball pad by plating a metal on the pattern region and the circuit pattern of the window region, and forming a window by punching the window region.
상기 윈도우에 형성된 볼패드는 패턴영역에 형성된 볼패드와 동일 크기, 동일 간격으로 배치된다.The ball pads formed in the window are disposed at the same size and at equal intervals as the ball pads formed in the pattern region.
도 1(a)은 윈도우가 형성되지 않은 종래의 플렉스 인터포저를 나타내는 도면.1 (a) shows a conventional flex interposer with no window formed;
도 1(b)은 윈도우가 형성된 종래의 플렉스 인터포저를 나타내는 도면.Figure 1 (b) shows a conventional flex interposer with a window formed.
도 2는 패턴영역과 윈도우영역만을 도시한 도 1(a)의 부분확대도.FIG. 2 is a partially enlarged view of FIG. 1A showing only the pattern region and the window region. FIG.
도 3은 펀칭공정을 나타내는 개략도.3 is a schematic view showing a punching process.
도 4(a)는 윈도우가 형성되지 않은 본 발명에 따른 플렉스 인터포저를 나타내는 도면.Figure 4 (a) shows a flex interposer according to the present invention without a window formed.
도 4(b)는 윈도우가 형성된 본 발명에 따른 플렉스 인터포저를 나타내는 도면.4 (b) illustrates a flex interposer in accordance with the present invention having a window formed thereon.
도 5는 패턴영역과 윈도우영역만을 도시한 도 4(a)의 부분확대도.Fig. 5 is a partially enlarged view of Fig. 4A showing only the pattern region and the window region.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
31 :폴리이미드 테이프 33 : 패턴영역31 polyimide tape 33 pattern area
35 : 윈도우영역 35a : 윈도우35: window area 35a: window
37 : 연결패드 43 : 볼패드37: connection pad 43: ball pad
46 : 회로패턴46: circuit pattern
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 플렉스 인터포저를 나타내는 도면으로서, 도 4(a)는 윈도우가 형성되기 이전의 상태를 나타내는 도면이고 도 4(b)는 윈도우가 형성된 이후의 도면이다. 일반적으로 플렉스 인터포저와 같은 테이프 형태로 이루어진 응용패키지에서는 칩이 실장되는 영역이 테이프의 길이방향을 따라 무수하게 많이 형성되지만, 도면에서는 설명의 편의를 위해 하나의 칩실장영역만을 표시하였다.4 is a view showing a flex interposer according to the present invention, Figure 4 (a) is a view showing a state before the window is formed and Figure 4 (b) is a view after the window is formed. In general, in an application package having a tape shape such as a flex interposer, a large number of areas where a chip is mounted is formed along a length direction of a tape, but in the drawing, only one chip mounting area is shown for convenience of description.
도 4(a)는 윈도우가 형성되지 않은 본 발명에 따른 플렉스 인터포저를 나타내는 도면이다. 인터포저는 일반적으로 폴리이미드(polyimide) 테이프(31)로 이루어져 있으며, 테이프(31)의 중앙에는 길이방향을 따라 반도체칩이 실장되는 윈도우영역(35)이 형성되어 있으며, 양측면에는 길이방향을 따라 스프로킷홀(39)이 형성되어 윈도우영역(35)의 펀칭공정시 릴에 감기게 된다. 윈도우영역(35) 주위에는 패턴영역(33)이 형성되어 있다.4 (a) is a diagram illustrating a flex interposer according to the present invention without a window formed. The interposer is generally made of a polyimide tape 31. A window region 35 in which a semiconductor chip is mounted along a length direction is formed at the center of the tape 31, and on both sides thereof, along the length direction. The sprocket hole 39 is formed to be wound on the reel during the punching process of the window region 35. The pattern region 33 is formed around the window region 35.
도면에는 상세히 도시하지 않았지만, 인터포저는 폴리이미드 테이프(1)로만 형성된 것은 아니다. 상기 테이프(1) 위에는 접착제층이 형성되어 동박이 상기 테이프(1)에 접착된다. 상기 동박의 에칭은 동박위에 레지스트(resist)를 적층한 후 자외선을 조사하고 현상액을 작용하여 패턴을 형성한 후 에천트에 의해 동박을 제거함으로 이루어지며, 이 에칭에 의해 테이프(1)상에 회로패턴이 형성된다. 상기 회로패턴공정은 기판제조공정에 사용되는 일반적인 에칭공정과 동일한 것으로, 다른 방법을 사용할 수도 있다.Although not shown in detail in the drawings, the interposer is not only formed of the polyimide tape 1. An adhesive layer is formed on the tape 1 so that the copper foil is adhered to the tape 1. The etching of the copper foil is performed by laminating a resist on the copper foil, irradiating ultraviolet rays, applying a developer to form a pattern, and then removing the copper foil by an etchant. A pattern is formed. The circuit pattern process is the same as the general etching process used in the substrate manufacturing process, and other methods may be used.
도 5는 도 4(a)의 부분 확대도로서, 상기 윈도우영역(35)과 패턴영역(33)만이 도시되어 있다. 도면에는 비록 윈도우영역(35)에만 회로패턴(46)이 형성되어 있지만 이러한 회로패턴(46)은 패턴영역(33)에도 형성되어 있다. 도면에 도시된 바와 같이, 패턴영역(33)과 윈도우영역(35)에는 복수의 볼패드(43)가 일정 크기 및 일정 간격으로 형성되어 있다. 각각의 볼패드(43)는 회로패턴(46)에 의해 서로 인접 볼패드와 유기적으로 연결된다. 상기 윈도우영역(35)과 패턴영역(33)의 사이 윈도우영역(35)의 주변에는 윈도우영역(35)에 실장되는 반도체칩을 기판에 접속시키는 연결패드(37)가 형성되어 회로패턴(46)을 통해 볼패드(43)와 접속된다.FIG. 5 is a partially enlarged view of FIG. 4A and shows only the window area 35 and the pattern area 33. Although the circuit pattern 46 is formed only in the window region 35 in the drawing, the circuit pattern 46 is also formed in the pattern region 33. As shown in the figure, a plurality of ball pads 43 are formed in the pattern area 33 and the window area 35 at a predetermined size and at a predetermined interval. Each ball pad 43 is organically connected to the ball pads adjacent to each other by a circuit pattern 46. A connection pad 37 is formed around the window region 35 between the window region 35 and the pattern region 33 to connect a semiconductor chip mounted on the window region 35 to a substrate. It is connected with the ball pad 43 through.
윈도우영역(45)에 형성된 회로패턴(46)은 패턴영역에 형성된 패턴과 거의 동일한 선폭을 가진다. 또한, 윈도우영역(45)에 형성된 볼패드(43)는 패턴영역(33)의 볼패드와 동일한 크기 및 간격으로 배치된다. 따라서, 펀칭공정시 패턴영역(33)과 윈도우영역(35)에 동일한 크기의 장력이 인가된다. 볼패드(43)는 레지스트가 적층된 테이프(31)에 자외선을 조사하고 현상액을 작용하여 패턴을 형성한 후 상기 회로패턴(46)의 일정 영역에 금을 도금함으로써 형성된다.The circuit pattern 46 formed in the window region 45 has substantially the same line width as the pattern formed in the pattern region. In addition, the ball pads 43 formed in the window area 45 are disposed at the same size and spacing as the ball pads of the pattern area 33. Accordingly, the same magnitude of tension is applied to the pattern region 33 and the window region 35 during the punching process. The ball pad 43 is formed by irradiating ultraviolet rays onto the tape 31 on which the resist is laminated, forming a pattern by applying a developer, and then plating gold on a predetermined region of the circuit pattern 46.
상기와 같이, 회로패턴(46)과 볼패드(43)가 형성된 윈도우영역(35)을 펀칭하여 도 5(b)에 도시된 바와 같은 윈도우(35a)가 형성된 인터포저를 완성한다. 이때, 상기 윈도우영역(35)에는 회로패턴(46)과 볼패드(43)가 형성되어 있으므로 테이프(31)를 릴에 걸어 토크를 주는 경우 테이프(31) 전체에 걸쳐서 균일한 장력이 인가된다. 따라서, 테이프(31)가 펀칭작업대 위에 편평하게 유지되어 정확한 펀칭을 할 수 있게 된다.As described above, the window region 35 in which the circuit pattern 46 and the ball pad 43 are formed is punched out to complete the interposer in which the window 35a as shown in FIG. 5B is formed. In this case, since the circuit pattern 46 and the ball pad 43 are formed in the window area 35, when the tape 31 is applied to the reel to give torque, a uniform tension is applied to the entire tape 31. Thus, the tape 31 is kept flat on the punching work bench so that accurate punching can be performed.
본 발명에 따른 플렉스 인터포저의 윈도우 형성방법은 반도체칩이 실장되는 윈도우영역에 패턴영역과 동일한 패턴과 볼패드를 형성하기 때문에, 펀칭공정시 테이프 전체에 걸쳐서 균일한 장력이 작용하게 되어 정확한 펀칭이 가능하게 된다. 또한, 진공지지대를 이용하여 테이프를 펀칭작업대위에 고정시키는 경우에도 상기 패턴과 볼패드에 의해 테이프가 진공지지대에 완전하게 밀착된다.In the method of forming a window of the flex interposer according to the present invention, since the same pattern and ball pad as the pattern area are formed in the window area in which the semiconductor chip is mounted, a uniform tension is applied to the entire tape during the punching process so that accurate punching is achieved. It becomes possible. In addition, even when the tape is fixed on the punching work table using the vacuum support, the tape is completely adhered to the vacuum support by the pattern and the ball pad.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980052505A KR20000037763A (en) | 1998-12-02 | 1998-12-02 | Method for forming a window of a flex interposer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980052505A KR20000037763A (en) | 1998-12-02 | 1998-12-02 | Method for forming a window of a flex interposer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000037763A true KR20000037763A (en) | 2000-07-05 |
Family
ID=19560965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980052505A KR20000037763A (en) | 1998-12-02 | 1998-12-02 | Method for forming a window of a flex interposer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000037763A (en) |
-
1998
- 1998-12-02 KR KR1019980052505A patent/KR20000037763A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100614864B1 (en) | Printed wiring board and semiconductor device | |
| JPH07211995A (en) | Method and apparatus for forming impedance-controlled flexible circuit | |
| US6992372B2 (en) | Film carrier tape for mounting electronic devices thereon | |
| US6744123B2 (en) | Film carrier tape for mounting electronic devices thereon and method of manufacturing the same | |
| US20030038379A1 (en) | Laminate film for mounting electronic devices and film carrier tape for mounting electronic devices | |
| US20060118457A1 (en) | Film carrier tape for mounting electronic component | |
| KR20000037763A (en) | Method for forming a window of a flex interposer | |
| JPH0669638A (en) | Land structure of printed wiring board | |
| JP3865594B2 (en) | Manufacturing method, manufacturing apparatus, and manufacturing mold for film carrier tape for mounting electronic components | |
| KR100516762B1 (en) | Method for manufatureing c2bga printed circuit board using solder plating | |
| KR100818328B1 (en) | Method of manufacturing film carrier tape | |
| KR0148076B1 (en) | Supporter of dual side printed circuit board arranged continuously | |
| JP3621059B2 (en) | Method of manufacturing film carrier tape for mounting multi-strip electronic component and exposure processing apparatus therefor | |
| KR20060127455A (en) | Tape for tape carrier package | |
| KR20000041060A (en) | Flexible ball grid array substrate and fabrication method thereof | |
| JPH04263446A (en) | Tape carrier for tab | |
| KR100708042B1 (en) | Manufacturing method of substrate for semiconductor package | |
| JPS6035527A (en) | Manufacture of semiconductor device and tape to be used thereon | |
| JP2586736B2 (en) | TAB type carrier tape for semiconductor devices | |
| JPH0992678A (en) | Ic package and its manufacturing method | |
| JP2003086636A (en) | Method for preventing warpage of tab tape carrier and tab tape carrier | |
| JP2003324168A (en) | Printed wiring board for mounting semiconductor integrated circuit | |
| JP2003282649A (en) | Tape carrier and method of manufacturing the same, method of mounting electronic component to tape carrier, and method of manufacturing tape carrier | |
| JP2004221387A (en) | Method for mounting electronic component in printed wiring board | |
| JP2000031213A (en) | Manufacture of tab tape |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |