KR20000033206A - Method for forming low permittivity film utilizing vapor silylation process - Google Patents

Method for forming low permittivity film utilizing vapor silylation process Download PDF

Info

Publication number
KR20000033206A
KR20000033206A KR1019980049968A KR19980049968A KR20000033206A KR 20000033206 A KR20000033206 A KR 20000033206A KR 1019980049968 A KR1019980049968 A KR 1019980049968A KR 19980049968 A KR19980049968 A KR 19980049968A KR 20000033206 A KR20000033206 A KR 20000033206A
Authority
KR
South Korea
Prior art keywords
low dielectric
dielectric constant
material layer
forming
constant material
Prior art date
Application number
KR1019980049968A
Other languages
Korean (ko)
Other versions
KR100299274B1 (en
Inventor
김명수
이근수
김형수
백기호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980049968A priority Critical patent/KR100299274B1/en
Publication of KR20000033206A publication Critical patent/KR20000033206A/en
Application granted granted Critical
Publication of KR100299274B1 publication Critical patent/KR100299274B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for forming a low permission film is provided to prevent a low permission material from reacting with moisture, and to prevent remained silylation agents from activating. CONSTITUTION: A layer of low permission material(30) of a hydroxy terminal group is formed. Next, steam of silylation agents is injected into a chamber, so that the layer of low perceptivity material(30) is silylated. Thus, the silylation can be performed without an acid catalyzer. Also, the process is performed in vacuum condition. Thereby, low permission material can be prevented from reacting with moisture, and the remained silylation agents can be prevented from activating.

Description

기상 실리레이션 공정을 이용한 저유전성 박막 형성방법.Low dielectric film formation method using vapor phase silicification process.

본 발명은 반도체 소자 제조 공정중 금속 배선간의 절연, 금속 배선층 간의 절연등의 목적에 사용되는 저유전성 박막을 기상 실리레이션공정을 이용하여 제조하는 새로운 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel method for manufacturing a low dielectric thin film used for the purpose of insulation between metal wirings, insulation between metal wiring layers, etc. during a semiconductor device manufacturing process using a vapor phase siliculation process.

반도체 소자제조의 후반부 공정에서 절연막 성장 기술은 금속 배선간의 절연, 금속배선층 간의 절연 등의 목적으로 사용되고 있다. 그러나 반도체 소장의 지속적인 집적화 추세에 따라 논리, 메모리 소자의 후속 공정에서의 배선 숫자와 밀도가 증가하고 있으며, 금속 배선간의 간격이 점차 감소되고 있다. 현재 절연 재료로써 사용하고 있는 실리콘 디옥사이드(SiO2)는 유전율(k)이 4.0 부근으로 0.25㎛ 이하의 집적도에서는 배선간의 거리 감소에 따라 기생 정전 용량이 급격히 증가하게 된다. 이 때문에 소자의 응답속도, 신호 간섭, 전력 소모의 측면에서 기존의 절연막 재료로는 더 이상 소자의 특성의 향상을 기대할 수 없는 한계에 와있다. 이러한 문제점을 극복하기 위하여 배선 층의 길이를 줄이고 절연막 두께를 늘리는 등의 설계상의 개선이 이루어져 왔지만, 일부 접근의 경우 집적화 추세와는 역행하는 방법으로 소자 성능 향상의 걸림돌로 지적되고 있다.In the latter process of semiconductor device manufacturing, the insulating film growth technique is used for the purpose of insulation between metal wirings, insulation between metal wiring layers, and the like. However, with the trend of continuous integration of semiconductor devices, the number and density of wirings in subsequent processes of logic and memory devices are increasing, and the spacing between metal wirings is gradually decreasing. Silicon dioxide (SiO 2 ), which is currently used as an insulating material, has a dielectric constant (k) of about 4.0, and at an integration degree of 0.25 μm or less, parasitic capacitance rapidly increases as the distance between wirings decreases. For this reason, in terms of device response speed, signal interference, and power consumption, conventional insulating materials are no longer capable of improving device characteristics. In order to overcome this problem, design improvements such as reducing the length of the wiring layer and increasing the thickness of the insulating layer have been made. However, some approaches have been pointed out as obstacles to the improvement of device performance in a manner contrary to the trend of integration.

따라서 금속 배선재료에서는 알루미늄에 비해 비저항이 작은 구리, 절연재료에서는 저유전율 (K<3.0)의 절연 물질의 공정에 도입하기 위한 시도가 다양하게 이루어지고 있다. 특히 배선 층의 갯수와 구조가 복잡한 논리 소자에서는 기존의 소재로는 심각한 소자의 특성의 열화를 초래하여 저유전율 절연 재료 도입의 필요성이 증대되고 있다.Accordingly, various attempts have been made to introduce copper into a metal wiring material which has a lower resistivity than aluminum and a dielectric material having a low dielectric constant (K < 3.0). In particular, in the case of a logic device having a complicated number of wiring layers and a structure, a serious deterioration of the characteristics of a conventional device is required, and the necessity of introducing a low dielectric constant insulating material is increasing.

반도체 공정에 사용되는 절연 물질은 우수한 전기적 절연, 충분한 기계적 강도, 낮은 잔류 응력, 높은 접착성, 높은 열전도도, 완만한 평탄도 등의 특성을 만족하여야 한다. 그러나 통상의 저유전율 물질은 그 특성상 무른 재질이기 때문에 열적, 구조적, 화학적 특성이 치밀한 산화막에 비해 대체로 열악하다. 따라서 금속 배선 공정에 적합한 저유전율 물질의 선택을 위해서 여러 종류의 물질들이 개발되어지고 있다. 특히 무기물질로써는 실세스퀴옥산(silsesquioxane), 무정형의 카본플로라이드(carbonfluoride, CFx), 포러스실리카계(phosphorus silicates) 등이, 유기물질로써는 파리렌류(parylenes), 폴리아릴렌에테르류(polyarylene ether), 폴리이미드류(polyimides), 씨크로부텐 유도체(cyclobutene derivatives)등이 개발되어 일부 물질들이 실제 공정에 적용되고 있다.The insulating material used in the semiconductor process must satisfy characteristics such as excellent electrical insulation, sufficient mechanical strength, low residual stress, high adhesion, high thermal conductivity, and smooth flatness. However, since the conventional low dielectric constant material is a soft material in nature, it is generally inferior to an oxide film having high thermal, structural and chemical properties. Therefore, various kinds of materials have been developed for the selection of low dielectric constant materials suitable for metal wiring processes. In particular, inorganic materials include silsesquioxane, amorphous carbon fluoride (CF x ), phosphorus silicates, and organic materials such as parylenes and polyarylene ethers. ethers, polyimides, cyclobutene derivatives, etc. have been developed and some materials have been applied to the actual process.

일반적으로 위에서 나열된 무기 물질은 500℃이상의 고온에서도 상당히 안정하며 기계적 강도도 우수한 것으로 알려져 있으나, 공정중 수분에 상당히 민감하고 1㎛ 이하로는 금속 배선층 위에 코팅하기 어려운 문제점 등이 있다. 한편 위의 유기 물질은 1㎛ 이하로도 코팅이 가능하며 유전율 2.3 ∼ 3.0 정도의 금속 배선층 절연에 적합한 것으로 알려져 있다.In general, the inorganic materials listed above are known to be fairly stable even at high temperatures of 500 ° C. or higher and have excellent mechanical strength. However, the inorganic materials are very sensitive to moisture in the process and difficult to coat on the metallization layer below 1 μm. On the other hand, it is known that the above organic materials can be coated with a thickness of 1 μm or less and are suitable for insulation of metal wiring layers with a dielectric constant of about 2.3 to 3.0.

또한 유기 물질의 단점인 열적 안정성을 향상 시키려는 목적으로 유기 물질에 화학적으로 무기 물질을 도입하려는 시도도 이루어지고 있다. 그러나 이와 같은 노력은 유기 물질과 무기 물질간의 화학적 반응을 통하여 안정한 화학적 구조를 얻기 어렵기 때문에 아직 많은 연구가 필요하다.In addition, attempts have been made to chemically introduce inorganic materials into organic materials for the purpose of improving thermal stability, which is a disadvantage of organic materials. However, such research has yet to be studied because it is difficult to obtain a stable chemical structure through chemical reaction between organic and inorganic materials.

현재 트랜지스터 게이트 길이가 0.25㎛일 경우 약 2.9의 저유전율을 갖는 물질이 필요한 것으로 알려져 있는데 이 정도의 저유전율과 공정에 적합한 열적, 기계적, 화학적 특성을 갖는 물질로써는 폴리아릴렌에테르계가 적합한 것으로 알려져 있다. 폴리아릴렌에테르계의 화학구조 및 제조방법은하기 화학식 1 및 반응식 1 과 같으며 중간에 개재되는 치환기(X)를 여러 가지 형태로 바꾸거나 플로린(F)기를 첨가함으로써 유전 상수, 내열특성들을 개선하려는 많은 시도가 있었으나 화학식 I과 같은 기본 구조를 크게 벗어나지 않고 있다.It is known that a material having a low dielectric constant of about 2.9 is required when the transistor gate length is 0.25 μm. As a material having such a low dielectric constant and thermal, mechanical and chemical properties suitable for the process, a polyarylene ether system is known to be suitable. . The chemical structure and manufacturing method of the polyarylene ether are shown in the following Chemical Formula 1 and Scheme 1 and improve the dielectric constant and heat resistance characteristics by changing the substituent (X) intervening in various forms or by adding a fluorine (F) group Many attempts have been made, but do not deviate significantly from basic structures such as formula (I).

상기식에서 n 은 0 또는 1 인 정수이며,N is an integer equal to 0 or 1,

X 는,또는이고,X is , or ego,

Y 는 할로겐 원소이다.Y is a halogen element.

이와 같이 일반적으로 금속 배선층위에 스핀 코팅 방식으로 쓰이는 폴리아릴렌에테르계와 같은 저유전율 물질은 열적 안정성을 도모하기 위하여 벤젠 고리와 같은 리지드(rigid)한 그룹으로 구성되어있으나 반응할 수 있는 작용기인 하이드록시기(OH)가 말단기로 남아 물(H2O)을 생성시켜 저유전율물질에 수분을 유입시키는 문제점이 있다. 이러한 저유전율 물질로의 수분의 유입은 유전율을 증가시키게되며 유전 물질의 유리전이 온도를 낮춤으로써 열적 안정성의 급격한 저하를 유발한다. 이러한 문제점을 해결하기 위하여 하이드록시 말단기에 소수성기를 가진 실리콘 함유 물질을 반응시킴으로써 수분에 대한 민감도를 감소시킬 수 있다.As such, low dielectric constant materials such as polyarylene ethers, which are generally used as spin coating methods on metal wiring layers, are composed of rigid groups such as benzene rings to promote thermal stability. There is a problem that the hydroxyl group (OH) remains as a terminal group to generate water (H 2 O) to induce moisture to the low dielectric constant material. The influx of moisture into the low dielectric constant material increases the dielectric constant and causes a rapid decrease in thermal stability by lowering the glass transition temperature of the dielectric material. In order to solve this problem, the sensitivity to moisture can be reduced by reacting a silicon-containing material having a hydrophobic group with a hydroxy end group.

따라서 화학식 1 의 기본 구조의 화합물을 실릴레이션(silylation)시킴으로써 하기 화학식 2와 같은 기본구조의 실리콘을 함유한 폴리아릴렌에테르계의 물질을 제조할 수 있다.Therefore, polysilylene ether-based materials containing silicon having a basic structure such as the following Chemical Formula 2 may be prepared by silylation of a compound having a basic structure of Chemical Formula 1.

상기식에서 n 은 0 또는 1 인 정수이며,N is an integer equal to 0 or 1,

X 는,또는이고,X is , or ego,

Y 는 할로겐 원소이다.Y is a halogen element.

상기 화학식 2 의 기본구조의 화합물의 제조방법은 일반적으로 화학 물질제조 방법상 액상 반응으로 진행되어지는데 이때 실릴레이션 에이젼트(silylation agent)와 폴리아릴렌에테르계 화합물이 반응하기 위해서는 산촉매가 필요하며 이들 두 물질은 동시에 용해시킬 수 있은 공용매가 필요하다. 그러나, 공용매에서 액상 실리레이션 반응이 진행된다 하여도 미반응된 실릴레이션 에이젼트를 완전히 제거하기 어렵다. 이들 미반응된 실릴레이션 에이젼트는 코팅된 저유전율 물질층에서 베이크 또는 경화 공정중 가스로 증발하게 된다. 이때 증발에 의하여 발생되는 가스는 저유전율 물질층에 공간을 형성시키게 된다. 이들 공간의 생성은 고온에서 반복되는 후속 공정에 의하여 발생되는 응력에 때문에 저유전율 물질층의 갈라짐 또는 벗겨짐의 문제점을 야기시키게 되며, 이 과정에서 공간 또는 금속층내의 다른 상이 형성되는 문제점이 있다.In general, the method for preparing the compound having the basic structure of Chemical Formula 2 is carried out in a liquid phase reaction according to a chemical production method, in which an acid catalyst is required for the reaction of the silylation agent and the polyarylene ether compound. The material needs a cosolvent that can dissolve at the same time. However, even if the liquid phase sillation reaction proceeds in the co-solvent, it is difficult to completely remove the unreacted silylation agent. These unreacted silylation agents will evaporate into the gas during the bake or cure process in the coated low dielectric constant material layer. At this time, the gas generated by evaporation forms a space in the low dielectric constant material layer. The creation of these spaces causes the problem of cracking or peeling off of the low dielectric constant material layer due to the stresses generated by subsequent processes repeated at high temperatures, in which there is a problem that other phases in the space or metal layer are formed.

이에 본 발명이 이루고자하는 기술적 과제는 반도체 제조 공정중 금속층간의 절연 물질로 쓰이는 유기 저유전율 물질의 하이드록시 단말기에 소수성기를 일정 챔버내에서 기상 실리레이션 공법을 이용하여 도입시킴으로써 소자 공정중 유기 저유전율 물질이 수분에 대해 민감하게 반응하지 않게 하고, 잔류 실릴레시션 에이젼트가 후속공정에 영향을 주지않는 기상 실리레이션 공정을 이용한 저유전성 박막 형성방법을 제공하는 데에 있다.Therefore, the technical problem to be achieved by the present invention is to introduce a hydrophobic group into a hydroxy terminal of an organic low dielectric constant material used as an insulating material between metal layers in a semiconductor manufacturing process by using a vapor phase silicidation method in a predetermined chamber. The present invention provides a method for forming a low dielectric film using a vapor phase silicide process in which a material is not sensitive to moisture and a residual silicide agent does not affect subsequent processes.

도 1 내지 도 4는 본 발명의 실시예에 따른 반도체장치의 저유전성 박막 형성방법을 설명하기 위한 단면도이다.1 to 4 are cross-sectional views illustrating a method of forming a low dielectric thin film of a semiconductor device according to an embodiment of the present invention.

* 도면 중의 주요 부분에 대한 부호설명** Explanation of Codes on Major Parts of Drawings *

10 : 실리콘 기판 20 : 금속배선층10 silicon substrate 20 metal wiring layer

30 : 하이드록시 말단기를 갖는 저유전율 물질층30: low dielectric constant material layer having hydroxy end groups

35 : 실리콘 말단기를 갖는 저유전율 물질층35: low dielectric constant material layer having silicon end groups

상기 기술적 과제를 달성하기 위하여 본 발명에 따르는 저유전성 박막 형성방법은 하이드록시 단말기를 가지는 저유전율 물질층을 형성하는 단계; 챔버내에 실릴레이션 에이젼트의 증기를 유입시켜 상기 저유전율 물질층을 실릴레이션시키는 기상 실릴레이션 단계를 포함하여 이루어짐을 특징으로 한다.In order to achieve the above technical problem, a method of forming a low dielectric film according to the present invention may include forming a low dielectric constant material layer having a hydroxyl terminal; And a gas phase sillation step of silencing the low dielectric constant material layer by introducing a vapor of the silylation agent into the chamber.

또한, 상기 기술적 과제를 달성하기 위하여 본 발명에 따르는 저유전성 박막 형성방법은 하이드록시 단말기를 가지는 하기 화학식 1의 기본구조 또는 그 벤젠기가 하나 또는 그 이상의 플루오로기로 치환된 폴리아릴렌에테르계의 저유전율 물질층을 형성하는 단계; 챔버내에 실릴레이션 에이젼트의 증기를 유입시켜 기상으로 실릴레이션시켜 하기 화학식 2 의 기본구조 또는 그 벤젠기가 하나 또는 그 이상의 플루오로기로 치환되고, 트리메틸실란의 말단기를 가진 폴리아릴렌에테르계 화합물의 박막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.In addition, in order to achieve the above technical problem, the low dielectric film forming method according to the present invention has a low structure of a polyarylene ether base structure having a hydroxy terminal or a benzene group substituted with one or more fluoro groups thereof. Forming a dielectric material layer; A thin film of a polyarylene ether compound having a basic structure of Formula 2 or a benzene group substituted with one or more fluoro groups, and having a terminal group of trimethylsilane Characterized in that it comprises a step of forming.

본 발명에 따르는 기상 실릴레이션을 이용한 저유전율 박막 형성방법에서 폴리아릴렌에테르계 저유전물질층의 형성방법은 상기 화학식 1 의 기본구조를 갖거나 플루오로기로 치환된 폴리아릴렌에테르계 유도체를 상업적으로 또는 합성하여 입수한 것을 시클로펜타논, n-메틸 피롤리딘, 디메틸아세트아마이드 또는 디메틸포름아미드와 같은 용매에 1~30 중량 %로 용해하여 웨이퍼상에 스핀코팅한 다음, 150~250℃에서 용매제거를 위해 베이크(baking)하여 형성하는 것이 바람직하다.In the method of forming a low dielectric constant thin film using the gas phase silylation according to the present invention, a method of forming a polyarylene ether-based low dielectric material layer may be obtained by using a polyarylene ether derivative having a basic structure of Formula 1 or substituted with a fluoro group. Or synthetically obtained was dissolved in 1 to 30% by weight in a solvent such as cyclopentanone, n-methyl pyrrolidine, dimethylacetamide or dimethylformamide, spin-coated on a wafer, and then at 150 to 250 ° C. It is preferable to form by baking to remove the solvent.

이때의 코팅 두께는 1,000~10,000Å으로 하는 것이 바람직하며, 베이크 시간은 20~300초 동안 하는 것이 바람직하다.At this time, the coating thickness is preferably 1,000 to 10,000 kPa, and the baking time is preferably 20 to 300 seconds.

본 발명에 따르는 기상 실릴레이션을 이용한 저유전율 박막 형성방법에서 기상 실릴레이션 방법은 저유전율 물질층을 형성한 웨이퍼를 진공 챔버에 넣어 50~250℃에서 증기화된 실릴레이션 에이젼트를 폴리아릴렌에테르계 저유전율 물질과 반응시켜 실릴화시킨다.In the low dielectric constant thin film formation method using the gas phase silylation according to the present invention, the gas phase silylation method includes a polyarylene ether-based silicide agent vaporized at 50 to 250 ° C by placing a wafer having a low dielectric constant material layer in a vacuum chamber. Resilient by reacting with low dielectric constant materials.

본 발명의 따르는 저유전율 박막 형성에 사용할 수 있는 실릴레이션 에이전트는 헥사메틸 디실라잔, 테트라메틸 디실라잔, 비스디메틸아미노 디메틸실란, 비스디에틸아미노 메틸실란, 디메틸실릴 디메틸아민, 디메틸실릴 디에틸아민, 트리메틸실릴 디메틸아민, 트리메틸실릴 디에틸아민, 또는 디메틸아미노 펜타메틸디실란 등과 같이 일반적으로 실릴레이션에 사용되는 실릴레이션 에이전트를 사용할 수 있다.Silylation agents that can be used to form low dielectric constant thin films according to the present invention include hexamethyl disilazane, tetramethyl disilazane, bisdimethylamino dimethylsilane, bisdiethylamino methylsilane, dimethylsilyl dimethylamine, dimethylsilyl diethyl Silylation agents generally used for silication can be used, such as amines, trimethylsilyl dimethylamine, trimethylsilyl diethylamine, or dimethylamino pentamethyldisilane and the like.

또한, 본 발명에 따르는 저유전율 박막 형성 방법에서 기상 실릴레이션은 실릴레이션이 완전히 이루어질 수 있도록 하면서도 반도체장치 제조공정의 전체적인 효율성을 고려하여 30~300초 동안 실시하는 것이 바람직하다.In addition, in the low dielectric constant thin film formation method according to the present invention, it is preferable to perform the vapor phase silicide for 30 to 300 seconds in consideration of the overall efficiency of the semiconductor device manufacturing process while allowing the silicide to be completely made.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한, 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고 단지 예시로 제시된 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention but is presented by way of example only.

실시예 1)Example 1

도 1과 같이 금속배선층(20)이 형성된 기판(10) 상에 커플링 반응에 의해 형성된 폴리(4,4'-헥사플루오르 아이소프로필리덴/2,5-디플루오르벤젠)에테르를 씨클로 핵산논 용매에 25중량% 비로 형성한 용액을 도 2 와 같이 1,000~10,000Å 정도의 두께로 스핀 코팅한 후, 150℃ 내지 250℃에서 용매 제거를 위하여 베이크시킨다. 이렇게 웨이퍼에 코팅된 저유전 물질은 화학 구조상 하이드록시 말단기를 가진다.As shown in FIG. 1, a poly (4,4'-hexafluoroisopropylidene / 2,5-difluorobenzene) ether formed by a coupling reaction on a substrate 10 on which the metallization layer 20 is formed is a cyclonucleotide solvent. After spin-coating the solution formed in a 25% by weight ratio to a thickness of about 1,000 ~ 10,000Å as shown in Figure 2, it is baked to remove the solvent at 150 ℃ to 250 ℃. The low dielectric material coated on the wafer thus has hydroxy end groups in chemical structure.

여기에 이렇게 형성된 저유전물질층(30)이 도포된 웨이퍼를 진공 챔버에 넣어 90~170℃에서 30~300초동안 증기화된 실릴레이션 에이젼트와 저유전물질층(30)을 반응시켜(도3) 하기 표 1의 화학식 2와 같은 트리메칠 실란의 단말기를 가진 폴리(4, 4'-헥사플루오르 아이소프로필리덴/2, 5-디플루오르벤젠)에테르의 저유전물질층(35)을 형성한다(도4).The low dielectric material layer 30 coated thereon is placed in a vacuum chamber to react the vaporized silylation agent with the low dielectric material layer 30 at 90 to 170 ° C. for 30 to 300 seconds (FIG. 3). To form a low dielectric layer 35 of poly (4,4'-hexafluoroisopropylidene / 2,5-difluorobenzene) ether having a terminal of a trimethyl silane as shown in Table 1 below. 4).

실시예 1 과 저유전율 물질이 상이한 실시예 2 부터는 도면을 참조한 설명은 생략한다.The description with reference to the drawings is omitted from Example 2 in which Example 1 and the low dielectric constant material are different.

실시예 2)Example 2)

커플링 반응에 의해 형성된 폴리(4,4'-헥사플르오르 아이소프로필리덴/2,3,5, 6-테트라플루오르벤젠)에테르를 씨크로 펜타논 용매에 20중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실리레이션시켜 하기 표1의 화학식 3에서와 같은 트리메틸실란의 말단기를 가진 폴리(4,4'-헥사플루오르 아이소프로필리덴/2, 3,5,6-테트라플루오르벤젠)에테르의 저유전물질층을 형성한다.A wafer is prepared by forming a poly (4,4'-hexafluor isopropylidene / 2,3,5,6-tetrafluorobenzene) ether formed by a coupling reaction in a cyclopentanone solvent at a ratio of 20% by weight. Spin-coated to and then baked at 150 ° C. to 250 ° C. for solvent removal. This was silicided in the gas phase at 90 ° C. to 170 ° C. for 30 seconds to 300 seconds as in Example 1 to obtain a poly (4,4′-hexafluoro iso having an end group of trimethylsilane as shown in Table 3 below. A low dielectric material layer of propylidene / 2, 3,5,6-tetrafluorobenzene) ether is formed.

실시예 3)Example 3

커플링 반응에 의해 형성된 폴리(4,4'-헥사플루오르 아이소프로필리덴/벤젠)에테르를 n - 메칠 피롤리딘 용매에 20중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션 시켜 하기 표1의 화학식 4와 같은 트리메틸 실란의 말단기를 가진 폴리(4,4'-헥사플루오르 아이소프로필리덴/벤젠)에테르의 저유전물질층을 형성한다.150 ° C. to 250 ° C. after spin coating a solution in which a poly (4,4′-hexafluoro isopropylidene / benzene) ether formed by a coupling reaction was formed at a ratio of 20% by weight in an n-methylpyrrolidine solvent to a wafer. Bake for solvent removal at < RTI ID = 0.0 > This was silylated in the gas phase at 90 ° C. to 170 ° C. for 30 seconds to 300 seconds as in Example 1 to obtain a poly (4,4′-hexafluoro isopropyl having end groups of trimethyl silane as shown in Table 1 below. A low dielectric material layer of leaden / benzene) ether is formed.

실시예 4)Example 4

커플링 반응에 의해 형성된 폴리(4,4'-헥사플루오르 아이소프로필리덴/2-플루오르벤젠)에테르를 디메틸 아세트아마이드의 용매에 15중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표 1의 화학식 5에서와 같은 트리메틸 실란의 말단기를 가진 폴리(4,4'-헥사플루오르 아이소프로필리덴/2-플루오르벤젠)에테르의 저유전물질층을 형성한다.A poly (4,4'-hexafluoroisopropylidene / 2-fluorobenzene) ether formed by the coupling reaction in a solvent of dimethyl acetamide in a ratio of 15% by weight to spin-coated wafers and then 150 to Bake for solvent removal at 250 ° C. This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1 to obtain a poly (4,4′-hexafluoro iso having an end group of trimethyl silane as shown in Table 5 below. A low dielectric material layer of propylidene / 2-fluorobenzene) ether is formed.

실시예 5)Example 5

커플링 반응에 의해 형성된 폴리(4,4'-아이소프로필리덴 디페놀/2,5-디플루오르벤젠)에테르를 디메틸 포름아마이드의 용매에 30중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표1의 화학식 6에서와 같은 트리메틸 실란의 말단기를 가진 폴리(4,4'-아이소프로필리덴 디페놀/2,5-디플루오르벤젠)에테르의 저유전물질층을 형성한다.After spin-coating a solution of poly (4,4'-isopropylidene diphenol / 2,5-difluorobenzene) ether formed by a coupling reaction in a solvent of dimethyl formamide at a ratio of 30% by weight on a wafer Bake for solvent removal at 150 ° C. to 250 ° C. This was silylated in the gas phase at 90 ° C. to 170 ° C. for 30 seconds to 300 seconds as in Example 1 to obtain a poly (4,4′-isopropylidene having end groups of trimethyl silane as shown in Formula 6 below. A low dielectric material layer of diphenol / 2,5-difluorobenzene) ether is formed.

실시예 6)Example 6

커플링 반응에 의해 형성된 폴리(4,4'-아이소프로필리덴 디페놀/2,3,5,6,-테트라플루오르벤젠)에테르를 씨클로 헥사논 용매에 25중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃내지 350℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표 1의 화학식 7에서와 같은 트리메틸 실란의 말단기를 가진 폴리(4,4'-아이소프로필리덴 디페놀/2,3,5,6,-테트라플루오르벤젠)에테르의 저유전물질층을 형성한다.A solution of poly (4,4'-isopropylidene diphenol / 2,3,5,6, tetrafluorobenzene) ether formed by a coupling reaction in a cyclohexanone solvent in a ratio of 25% by weight was placed on a wafer. After spin coating, the solution is baked at 150 ° C to 350 ° C for solvent removal. This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1 to obtain a poly (4,4′-isopropylidene having end groups of trimethyl silane as shown in Table 7 below. A low dielectric material layer of diphenol / 2,3,5,6, -tetrafluorobenzene) ether is formed.

실시예 7)Example 7

커플링 반응에 의해 형성된 폴리(4,4'-아이소프로필리덴 디페놀/벤젠) 에테르를 n - 메칠 피롤리딘 용매에 25중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표1의 화학식 8에서와 같은 트리메틸 실란의 말단기를 가진 폴리(4,4'-아이소프로필리덴디페놀/벤젠)에테르의 저유전물질층을 형성한다.Poly (4,4'-isopropylidene diphenol / benzene) ether formed by the coupling reaction in a n-methyl pyrrolidine solvent at 25% by weight of a solution formed by spin coating on a wafer, then 150 ℃ to 250 Bake for solvent removal at < RTI ID = 0.0 > This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1, to obtain a poly (4,4′-isopropyl) having terminal groups of trimethyl silane as shown in Table 8 below. A low dielectric material layer of dendiphenol / benzene) ether is formed.

실시예 8)Example 8

커플링 반응에 의해 폴리(4,4'-아이소프로필리덴 디페놀/2-플루오르벤젠)에테르를 n - 메칠 피롤리딘 용매에 20중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표1의 화학식 9에서와 같은 트리메틸 실란의 말단기를 가진 폴리(4,4'-아이소프로필리덴 디페놀/2-플루오르벤젠)에테르의 저유전물질층을 형성한다.150 [deg.] C. after spin coating a solution in which a poly (4,4'-isopropylidene diphenol / 2-fluorobenzene) ether was formed at a ratio of 20% by weight in an n-methyl pyrrolidine solvent by a coupling reaction on a wafer Bake for solvent removal at -250 ° C. This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1 to obtain a poly (4,4′-isopropylidene having end groups of trimethyl silane as shown in Formula 9 below. A low dielectric material layer of diphenol / 2-fluorobenzene) ether is formed.

실시예 9)Example 9

커플링 반응에 의해 형성된 폴리(4-바이페닐/2,5-디플루오르벤젠)에테르를 씨클로 펜타논 용매에 15중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표 1의 화학식 10에서와 같은 트리메틸실란의 말단기를 가진 폴리(4-바이페닐/2,5-디플루오르벤젠)에테르의 저유전물질층을 형성한다.A solution of poly (4-biphenyl / 2,5-difluorobenzene) ether formed by the coupling reaction in a cyclopentanone solvent at a ratio of 15% by weight was spin coated on a wafer, and then the solvent was heated at 150 ° C to 250 ° C. Bake for removal. This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1 to obtain a poly (4-biphenyl / 2,5 having terminal groups of trimethylsilane as shown in Formula 10 below. Form a low dielectric material layer of difluorobenzene) ether.

실시예 10)Example 10)

커플링 반응에 의해 형성된 폴리(4-바이페닐/2,3,5,6-테트라플루오르벤젠)에테르를 디메틸 아세트아마이드 용매에 30중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션 시켜 하기 표 1의 화학식 11에서와 같은 트리메틸 실란의 말단기를 가진 폴리(4-바이페닐/2,3,5,6-테트라플루오르벤젠)에테르의 저유전물질층을 형성한다.After spin-coating a solution in which a poly (4-biphenyl / 2,3,5,6-tetrafluorobenzene) ether formed by a coupling reaction was formed in a dimethyl acetamide solvent at a ratio of 30% by weight on a wafer, it was 150 to Bake at 250 ° C. for solvent removal. This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1 to obtain a poly (4-biphenyl / 2,3 having end groups of trimethyl silane as shown in Formula 11 below. A low dielectric material layer of 5,6-tetrafluorobenzene) ether is formed.

실시예 11)Example 11

커플링 반응에 의해 형성된 폴리(4-바이페닐/벤젠)에테르를 디메틸 포름아마이드의 용매에 15중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표 1의 화학식 12에서와 같은 트리메틸실란의 말단기를 가진 폴리(4-바이페닐/벤젠) 에테르의 저유전물질층을 형성한다.A solution of poly (4-biphenyl / benzene) ether formed by the coupling reaction at a ratio of 15% by weight in a solvent of dimethyl formamide is spin coated on a wafer and then baked at 150 ° C to 250 ° C for solvent removal. . Poly (4-biphenyl / benzene) ether having the end group of trimethylsilane as shown in Formula 12, by silicidation in the gas phase for 30 seconds to 300 seconds at 90 ℃ to 170 ℃ as in Example 1 To form a low dielectric material layer.

실시예 12)Example 12)

커플링 반응에 의해 형성된 폴리(4-바이페닐/2-플루오르벤젠)에테르를 씨클로 헥사논 용매에 20중량%의 비로 형성한 용액을 웨이퍼에 스핀 코팅한 후 150℃ 내지 250℃에서 용매 제거를 위하여 베이크 시킨다. 이를 실시예 1에서와 같이 90℃ 내지 170℃에서 30초 내지 300초 동안 기상으로 실릴레이션시켜 하기 표 1의 화학식 13에서와 같은 트리메틸실란의 말단기를 가진 폴리(4-바이페닐/2-플루오르벤젠)에테르를 얻는다.A solution in which a poly (4-biphenyl / 2-fluorobenzene) ether formed by a coupling reaction was formed at a ratio of 20% by weight in a cyclohexanone solvent was spin coated on a wafer, and then the solvent was removed at 150 ° C to 250 ° C. Bake. This was silylated in the gas phase for 30 seconds to 300 seconds at 90 ° C. to 170 ° C. as in Example 1 to obtain a poly (4-biphenyl / 2-fluorine having end groups of trimethylsilane as shown in Formula 13 below. Benzene) ether.

실시예번호Example Number 본 발명의 트리메틸실란말단기의 폴리아릴렌에테르화합물Polyarylene ether compound of trimethylsilane terminal group of the present invention 화학식번호Chemical formula number 실시예 1Example 1 화학식 2Formula 2 실시예 2Example 2 화학식 3Formula 3 실시예 3Example 3 화학식 4Formula 4 실시예 4Example 4 화학식 5Formula 5 실시예 5Example 5 화학식 6Formula 6 실시예 6Example 6 화학식 7Formula 7 실시예 7Example 7 화학식 8Formula 8 실시예 8Example 8 화학식 9Formula 9 실시예 9Example 9 화학식 10Formula 10 실시예 10Example 10 화학식 11Formula 11 실시예 11Example 11 화학식 12Formula 12 실시예 12Example 12 화학식 13Formula 13

실시예 13)Example 13

이상 실시예 1 내지 12에서 얻어진 본 발명에 따르는 기상 실릴레이션 공정을 이용한 화학식 2 내지 13의 저유전성 박막에 대하여 아래와 같은 방법에 따라서 유전상수, 수분흡수율, 유리전이온도 및 열분해시작온도를 측정하였다. 이때에 각 화합물과 대비군으로서 트리메틸실란 말단기를 갖지 않는 화합물에 대하여 비교실험하였다.The dielectric constant, water absorption rate, glass transition temperature, and pyrolysis start temperature of the low dielectric films of Chemical Formulas 2 to 13 using the gas phase silylation process according to the present invention obtained in Examples 1 to 12 were measured according to the following method. At this time, each compound was compared with the compound having no trimethylsilane end group as a control group.

가. 유전상수 측정end. Dielectric constant measurement

실리콘 웨이펑 산화막 및 알루미늄을 증착한 다음, 그 위에 본 발명에 따르는 실시예 1 내지 12에 따라 저유전체를 코팅하였다. 여기에 쉐도우 마스크(shadow mask)를 이용하여 상부전극으로 백금(Pt)를 스퍼터링하여 증착하여 시편을 제작하였다. 이 방법으로 제작된 도트 패턴(dot pattern)의 크기는 직경이 0.6㎛로 제작하였다. 측정은 HP4284 LCR 미터에서 C-V법을 이용하여 측정시 주파수를 1MHz 로 하여 측정하여, 그 결과를 하기 표 2에 나타내었다.After depositing a silicon Weifeng oxide film and aluminum, the low dielectric was coated thereon according to Examples 1 to 12 according to the present invention. A specimen was fabricated by sputtering platinum (Pt) onto the upper electrode using a shadow mask. The size of the dot pattern produced by this method was produced with a diameter of 0.6㎛. The measurement was performed by measuring the frequency at 1 MHz when measured using the C-V method in the HP4284 LCR meter, and the results are shown in Table 2 below.

나. 수분 흡수율 측정I. Water absorption

본 발명에 따르는 상기 실시예 1 내지 12에 따라 형성된 저유전체 시료를 TDS(Thermal Desorption Spectroscopy) 장비를 사용하여 서서히 열을 가하면서 수분의 분자량(18) 위치의 그 특성 피크와 세기를 검출하여 각 시료의 수분 흡수율을 측정하였다. 그 결과를 하기 표 2에 나타내었다.The low-dielectric sample formed according to Examples 1 to 12 according to the present invention was gradually heated using a TDS (Thermal Desorption Spectroscopy) equipment while detecting its characteristic peak and intensity at the molecular weight (18) position of water. The water absorption rate of was measured. The results are shown in Table 2 below.

다. 유리 전이 온도 측정All. Glass transition temperature measurement

본 발명에 따르는 상기 실시예 1 내지 12에 따라 형성된 저유전체에 대한 유리 전이온도는 DSC(Differential Scanning Calorimeter)를 사용하여 측정하였다. 즉, 열분해 온도 이전의 온도까지 가열한 다음 상온 이하의 낮은 온도까지 급격하게 식혀 시료를 무정형 상태로 하게한 다음, 다시 재가열할 때의 유리전이온도를 측정하였다. 이때 가열속도는 10℃/분으로 하였다. 그 결과를 하기 표 2 에 나타내었다.The glass transition temperature for the low dielectric formed in accordance with Examples 1 to 12 according to the present invention was measured using a differential scanning calorimeter (DSC). That is, the glass transition temperature at the time of heating to a temperature before the pyrolysis temperature and then rapidly cooled to a low temperature below room temperature to make the sample amorphous, and then reheated was measured. At this time, the heating rate was 10 ° C / min. The results are shown in Table 2 below.

라. 열분해 시작 온도 측정la. Pyrolysis Start Temperature Measurement

본 발명에 따르는 상기 실시예 1 내지 12에 따라 형성된 저유전체에 대한 열분해 시작 온도는 TGA(Thermal Gravimetric Analysis)법을 사용하여 측정하였다. 가열속도는 20℃/분으로 하였으며, 1 중량%의 손실이 발생하였을 때의 온도를 열분해 시작온도로 측정하였다.The pyrolysis start temperature for the low dielectric formed in accordance with Examples 1 to 12 according to the present invention was measured using TGA (Thermal Gravimetric Analysis) method. The heating rate was 20 ° C./min, and the temperature at which 1% by weight loss occurred was measured as the start temperature of pyrolysis.

물 질matter 유전 상수(0 % 수분 상태/1MHZ)Dielectric Constant (0% Moisture / 1 MH Z ) 수분 흡수율(웨이퍼 레벨 %)Water Absorption Rate (Wafer Level%) 유리 전이온도(℃)Glass transition temperature (℃) 열분해 시작 온도(℃)Pyrolysis start temperature (℃) 실란기함유 물질Silane group-containing substance 실란기무함유 물질Silane-Free Material 실란기함유 물질Silane group-containing substance 실란기무함유 물질Silane-Free Material 질소기류Nitrogen stream 공기기류Air flow 화학식 2Formula 2 2.572.57 2.932.93 0.620.62 0.700.70 330330 460460 443443 화학식 3Formula 3 2.452.45 2.812.81 0.310.31 0.350.35 341341 472472 449449 화학식 4Formula 4 2.782.78 3.143.14 0.930.93 1.071.07 317317 475475 453453 화학식 5Formula 5 2.632.63 2.922.92 0.520.52 0.680.68 325325 463463 441441 화학식 6Formula 6 2.742.74 3.073.07 0.740.74 0.920.92 320320 453453 435435 화학식 7Formula 7 2.672.67 3.023.02 0.520.52 0.630.63 325325 462462 442442 화학식 8Formula 8 2.962.96 3.253.25 1.141.14 1.271.27 297297 468468 445445 화학식 9Formula 9 2.882.88 3.183.18 0.730.73 0.850.85 308308 452452 428428 화학식 10Formula 10 2.682.68 3.023.02 0.420.42 0.490.49 345345 487487 463463 화학식 11Formula 11 2.572.57 2.892.89 0.210.21 0.270.27 356356 495495 472472 화학식 12Formula 12 2.842.84 2.852.85 0.530.53 0.620.62 332332 482482 458458 화학식 13Formula 13 2.752.75 3.043.04 0.320.32 0.380.38 340340 483483 465465

상기 표 2에서 실란기 함유물질이란 본 발명에 따르는 실시예 1 내지 12의 화학식 2 내지 13에 해당하는 저유전체 물질을 말하며, 실란기 무함유 물질이란 각각 화학식 2 내지 13의 저유전체 물질과 같은 구조로서 실란기를 갖지 않은 물질을 말한다.In Table 2, the silane group-containing material refers to a low dielectric material corresponding to Chemical Formulas 2 to 13 of Examples 1 to 12 according to the present invention, and the silane group-free material is the same structure as the low dielectric material of Chemical Formulas 2 to 13, respectively. As a substance having no silane group.

상기 표 2의 실험 결과로부터 본 발명에 따르는 방법에 따라 형성된 기상 실릴레이션 공정을 이용한 저유전성 박막은 유전상수가 3.0 이하로 반도체 금속 배선층 절연에 적합하며 종래의 실란기를 갖지 않는 폴리아릴렌에테르계 저유전막보다 최대 12.8% 정도로 유전율이 감소되어 절연성이 우수함을 확인 할 수 있다.The low dielectric thin film using the gas phase silylation process formed according to the method according to the present invention from the experimental results of Table 2 is suitable for insulation of the semiconductor metal wiring layer with a dielectric constant of 3.0 or less, and has no conventional arylene group-based polyarylene ether-based low The dielectric constant is reduced to about 12.8% maximum than the dielectric film, it can be confirmed that the excellent insulation.

또한, 수분 흡수율에 있어서도 종래의 실란기가 함유되지 않은 폴리아릴렌에테르계 저유전막보다 최대 23.5% 정도가 감소되는 것을 확인할 수 있으며, 열분해 시작 온도 역시 대부분 450℃ 이상으로 고온에서 매우 안정함을 알 수 있다.In addition, it can be seen that the water absorption rate is reduced by up to about 23.5% than the conventional polyarylene ether-based low dielectric film containing no silane group, and the thermal decomposition start temperature is also 450 ° C or higher, which is very stable at high temperature. have.

이상에서와 같이 본 발명에 따르는 기상 실릴레이션 공정을 이용한 저유전성 박막 형성방법에 따르면, 기존의 폴리아릴렌에테르계 저유전율 물질의 하이드록시 말단기에 소수성기를 갖는 실리콘을 함유한 에이전트를 산촉매 없이도 기상으로 반응시킬 수 있으며, 또한 공정이 이루어지는 챔버는 진공 상태에서 이루어지게 되므로 실릴레이션 에이전트가 잔류하지 않아 잔류 실릴레이션 에이젼트가 후속 공정에 영향을 주지 않게 된다. 특히 실릴레이션이 한 챔버내에서 이루어지기 때문에 공정중 수분의 접촉을 배제할 수 있으며 실리콘기의 도입에 따라 폴리아릴렌에테르계의 유전율, 수분흡수성 및 열적 안정성을 증가시킬 수 있다는 장점이 있다.As described above, according to the low dielectric film forming method using the gas phase silylation process according to the present invention, a gaseous agent containing a silicon having a hydrophobic group on the hydroxy end group of a conventional polyarylene ether-based low dielectric constant material is vapor-free without an acid catalyst. In addition, since the chamber in which the process is performed is carried out in a vacuum state, no silylation agent remains so that the residual silylation agent does not affect subsequent processes. In particular, since the silylation is carried out in one chamber, it is possible to exclude the contact of moisture during the process, and the introduction of the silicon group may increase the dielectric constant, water absorption and thermal stability of the polyarylene ether system.

Claims (7)

하이드록시 말단기를 가지는 저유전율 물질층을 형성하는 단계;Forming a low dielectric constant material layer having hydroxy end groups; 챔버내에 실릴레이션 에이젼트의 증기를 유입시켜 상기 저유전율 물질층을 실릴레이션시키는 기상 실릴레이션 단계를 포함하여 이루어짐을 특징으로 하는 반도체장치의 저유전성 박막 형성방법.And a vapor phase sillation step of silicifying the low dielectric constant material layer by introducing a vapor of a silylation agent into a chamber. 제 1 항에 있어서, 상기 저유전율 물질층의 두께는 1000~10000Å으로 하는 것을 특징으로 하는 반도체장치의 저유전성 박막 형성방법.The method of claim 1, wherein the thickness of the low dielectric constant material layer is 1000 to 10000 GPa. 제 1 항에 있어서, 상기 저유전율 물질층을 형성한 후, 용매 제거를 위하여 150~250℃ 범위의 온도에서 20~300초 동안 베이크하는 것을 특징으로 하는 반도체장치의 저유전성 박막 형성방법.The method of claim 1, wherein after forming the low dielectric constant material layer, baking is performed for 20 to 300 seconds at a temperature ranging from 150 ° C. to 250 ° C. to remove the solvent. 제 1 항에 있어서, 상기 기상 실릴레이션은 온도를 50~250℃의 범위에서 30~300초의 범위에서 하는 것을 특징으로 하는 반도체장치의 저유전성 박막 형성방법.The method of claim 1, wherein the vapor phase sillation is performed at a temperature in a range of 30 to 300 seconds in a range of 50 to 250 ° C. 제 1 항에 있어서, 상기 기상 실릴레이션 단계에서 실릴레이션 에이전트로써 헥사메틸 디실라잔, 테트라메틸 디실라잔, 비스디메틸아미노 디메틸실란, 비스디에틸아미노 메틸실란, 디메틸실릴 디메틸아민, 디메틸실릴 디에틸아민, 트리메틸실릴 디메틸아민, 트리메틸실릴 디에틸아민, 또는 디메틸아미노 펜타메틸디실란으로 이루어진 그룹에서 선택된 것을 사용하는 것을 특징으로 하는 반도체장치의 저유전성 박막 형성방법.The method of claim 1, wherein the hexamethyl disilazane, tetramethyl disilazane, bisdimethylamino dimethylsilane, bisdiethylamino methylsilane, dimethylsilyl dimethylamine, dimethylsilyl diethyl A method for forming a low dielectric film of a semiconductor device, characterized by using one selected from the group consisting of amine, trimethylsilyl dimethylamine, trimethylsilyl diethylamine, or dimethylamino pentamethyldisilane. 하이드록시 말단기를 가지는 하기 화학식 1의 기본구조 또는 그 벤젠기가 하나 또는 그 이상의 플루오로기로 치환된 폴리아릴렌에테르계의 저유전율 물질층을 형성하는 단계;Forming a polyarylene ether-based low dielectric constant material layer having a basic structure of Formula 1 having a hydroxy end group or a benzene group substituted with one or more fluoro groups; 챔버내에 실릴레이션 에이젼트의 증기를 유입시켜 상기 이용하여 기상으로 실릴레이션시켜 하기 화학식 2 의 기본구조 또는 그 벤젠기가 하나 또는 그 이상의 플루오로기로 치환되고, 트리메틸실란의 말단기를 가진 폴리아릴렌에테르계 화합물의 박막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체장치의 저유전성 박막 형성방법.The vapor of the silylation agent is introduced into the chamber to be silylated in the gas phase using the polyarylene ether system having a basic structure of Formula 2 or a benzene group substituted with one or more fluoro groups and having a terminal group of trimethylsilane. A method of forming a low dielectric film of a semiconductor device, comprising the step of forming a thin film of a compound. 상기식에서 n 은 0 또는 1 인 정수이며,N is an integer equal to 0 or 1, X 는,또는이고,X is , or ego, Y 는 할로겐 원소이다.Y is a halogen element. 실리콘 기판상에 하이드록시 말단기를 가지는 저유전율 물질층을 형성한 다음, 챔버내에 실릴레이션 에이젼트의 증기를 유입시켜 상기 저유전율 물질층을 기상 실릴레이션 시켜 형성되는 것을 특징으로 하는 저유전성 박막.The low dielectric constant thin film is formed by forming a low dielectric constant material layer having a hydroxyl end group on a silicon substrate, and then vaporizing the low dielectric constant material layer by introducing a vapor of a silicide agent into a chamber.
KR1019980049968A 1998-11-20 1998-11-20 Method for forming low k film using gaseous silylation process KR100299274B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049968A KR100299274B1 (en) 1998-11-20 1998-11-20 Method for forming low k film using gaseous silylation process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049968A KR100299274B1 (en) 1998-11-20 1998-11-20 Method for forming low k film using gaseous silylation process

Publications (2)

Publication Number Publication Date
KR20000033206A true KR20000033206A (en) 2000-06-15
KR100299274B1 KR100299274B1 (en) 2001-10-20

Family

ID=19559147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049968A KR100299274B1 (en) 1998-11-20 1998-11-20 Method for forming low k film using gaseous silylation process

Country Status (1)

Country Link
KR (1) KR100299274B1 (en)

Also Published As

Publication number Publication date
KR100299274B1 (en) 2001-10-20

Similar Documents

Publication Publication Date Title
KR20010053433A (en) Vapor deposition routes to nanoporous silica
KR100515583B1 (en) Organic silicate polymer and insulation film comprising the same
KR20040087888A (en) Coating composition for insulating film production, preparation method of insulation film by using the same, insulation film for semi-conductor device prepared therefrom, and semi-conductor device comprising the same
JP2005523377A (en) Organosilicate polymer and insulating film containing the same
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
KR100645682B1 (en) Organic Siloxane Resins and Insulating Film Using the Same
KR100299274B1 (en) Method for forming low k film using gaseous silylation process
KR950000101B1 (en) Semiconductor device and manufacturing method using insulation layer producing procedure with organo-silica sol
JP2005513777A (en) Method for producing dielectric layer using polyfunctional carbosilane
KR100826208B1 (en) Method for preparing organic siloxane polymer and method for preparing insulating film using the same
JP3485425B2 (en) Method for forming low dielectric constant insulating film and semiconductor device using this film
KR100545125B1 (en) Insulating layer comprising organic-inorganic complex used for semiconductor, and method for producing the same
KR100508901B1 (en) Organic silicate polymer and insulation film comprising the same
KR100508903B1 (en) Composition for low dielectric film and method for forming low dielectric film
KR100422916B1 (en) Organic silicate polymer and low dielectric insulation film comprising the same
US7091287B2 (en) Nanopore forming material for forming insulating film for semiconductors and low dielectric insulating film comprising the same
KR100440488B1 (en) Organic silicate polymer for insulation film of the semiconductor device and low dielectric insulation film comprising the same
JPH0570119A (en) Production of semiconductor device
JP2000021872A (en) Low-dielectric const. resin compsn., method of forming low-dielectric const. insulation film and manufacturing semiconductor device
KR100450257B1 (en) Organic silicate polymer and low dielectric insulation film comprising the same
KR100508902B1 (en) Organic silicate polymer and insulation film comprising the same
KR100515584B1 (en) Organic silicate polymer and insulation film comprising the same
KR100553203B1 (en) Organic siloxane resin and film comprising the same
KR100490853B1 (en) Nanopore forming material for forming insulating film for semiconductors and low dielectric insulating film comprising the same
KR100504431B1 (en) Low dielectric film formation method using vapor phase silicification process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee