KR20000026969A - Method for fabricating capacitor of semiconductor device - Google Patents
Method for fabricating capacitor of semiconductor device Download PDFInfo
- Publication number
- KR20000026969A KR20000026969A KR1019980044738A KR19980044738A KR20000026969A KR 20000026969 A KR20000026969 A KR 20000026969A KR 1019980044738 A KR1019980044738 A KR 1019980044738A KR 19980044738 A KR19980044738 A KR 19980044738A KR 20000026969 A KR20000026969 A KR 20000026969A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- platinum
- capacitor
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 강유전체 기억소자의 커패시터 제조 방법에 관한 것이며, 특히 강유전체 기억 소자의 특성에 크게 영향 미치는 하부전극 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a ferroelectric memory device, and more particularly to a method of forming a lower electrode which greatly affects the characteristics of the ferroelectric memory device.
강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하고 있는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM (Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. 상기 강유전체 기억소자의 커패시터에 사용되는 강유전체로는 SrBi2Ta2O9(이하, "SBT")와 Pb(ZrxTi1-x)O3(이하, "PZT") 박막이 주로 사용된다. 상기와 같은 강유전체가 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다. 특히, 하부 전극이 강유전체 특성에 미치는 영향이 지대하다. 전극물질로는 내산화성이 뛰어난 플라티늄(Pt)과 전도성 산화물인 lrO2, RuO2또는 금속 lr, Ru와 같은 물질이 사용된다. 하부 전극은 일반적으로 실리콘 산화막인 층간 절연막 상부에 증착되고 그 위에 강유전체박막이 형성된다.Ferroelectric memory devices are a kind of nonvolatile memory devices that not only store the stored information even when the power supply is cut off, but also operate at the same speed as the next-generation memory devices, comparable to the existing DRAM (Dynamic Random Access Memory). SrBi 2 Ta 2 O 9 (hereinafter referred to as “SBT”) and Pb (Zr x Ti1-x) O 3 (hereinafter referred to as “PZT”) thin films are mainly used as ferroelectrics used in the capacitor of the ferroelectric memory device. In order to obtain the ferroelectric properties of the ferroelectric as described above, it is essential to select upper and lower electrode materials and to control appropriate processes. In particular, the influence of the lower electrode on the ferroelectric properties is enormous. As the electrode material, a material such as platinum (Pt) having excellent oxidation resistance and a conductive oxide of lrO 2 , RuO 2 or metal lr, Ru is used. The lower electrode is deposited on the interlayer insulating film, which is generally a silicon oxide film, and a ferroelectric thin film is formed thereon.
강유전체 박막이 고유의 특성을 나타내기 위해서는 강유전체 박막 증착 이후 산소 분위기에서 650℃이상의 고온 공정이 필수적으로 요구된다. 그러나 플라티늄(Pt)이나 lr과 같은 박막은 그 특성상 하지 실리콘산화막과의 접착성이 불량하기 때문에, 산소 분위기의 고온 열공정과, 커패시터 패터닝 (patterning)을 위한 식각 공정 및 그후의 세정 공정 등을 거치면서 하부의 실리콘 산화막으로부터 박리되는 현상이 발생한다. 종래에는, 이러한 박리현상을 억제하기 위하여, 하부 전극과 실리콘 산화막 사이에 접착층으로서 약 200Å 두께의 티타늄막을 형성하여, 백금막과 티타늄막의 복층막으로 구성된 하부 전극을 사용하였다. 즉, 상기 티타늄막은 하부의 실리콘 산화막과 상부의 플라티늄막 모두와의 접착력이 우수하기 때문에, 접착막으로서 사용되었다.In order to exhibit the inherent characteristics of the ferroelectric thin film, a high temperature process of more than 650 ° C. in an oxygen atmosphere is required after the ferroelectric thin film deposition. However, thin films such as platinum (Pt) and lr have poor adhesion to the underlying silicon oxide film due to their characteristics, and thus undergo high temperature thermal processes in an oxygen atmosphere, etching processes for capacitor patterning, and subsequent cleaning processes. While peeling from the lower silicon oxide film occurs. Conventionally, in order to suppress such peeling phenomenon, about 200 micrometers thick titanium film was formed as an adhesion layer between a lower electrode and a silicon oxide film, and the lower electrode comprised from the multilayer film of a platinum film and a titanium film was used. That is, the titanium film was used as an adhesive film because of its excellent adhesion between both the lower silicon oxide film and the upper platinum film.
그러나, 강유전체막의 증착뿐만 아니라 수차례의 후속 산소분위기 고온 열공정을 거치면서 플라티늄과 티타늄막 TKD호간의 심한 상호확산과 동시에 티타늄이 산화되어 티타늄산화물(TiO2)로 변화한다. 이렇게 되면, 티타늄원자의 대부분은 상부 플라티늄막으로 이동하여 티타늄과 실리콘산화막간의 계면이 취약해지며, 모든 티타늄은 티타늄산화물로 변화함으로서 체적이 팽창하여 하부전극막에 큰 압축응력이 발생한다. 따라서, 플라티늄과 티타늄의 복층막인 하부 전극은 접착력을 상실하고 다시 박리되는 현상이 발생한다. 또한, 압축응력의 해소과정에서 하부전극 표면에 힐락 (hillock)이 다량 발생하여 표면 거칠기 특성이 매우 취약해진다. 이것은 강유전체 박막의 누설전류를 증가시키며, 심한 경우에는 단락이 발생하여 소자의 수율에 치명적인 영향을 끼친다.However, not only the deposition of the ferroelectric film but also several subsequent high temperature thermal processes in the oxygen atmosphere, the titanium is oxidized and converted to titanium oxide (TiO 2 ) at the same time as the severe interdiffusion between the platinum and the titanium film TKD. In this case, most of the titanium atoms move to the upper platinum film and the interface between the titanium and silicon oxide becomes weak, and all the titanium is changed to titanium oxide to expand the volume, thereby generating a large compressive stress on the lower electrode film. Therefore, the lower electrode, which is a multilayer film of platinum and titanium, loses adhesive force and peels again. In addition, in the process of solving the compressive stress, a large amount of hillock is generated on the surface of the lower electrode, which makes the surface roughness characteristic very weak. This increases the leakage current of the ferroelectric thin film, and in severe cases, a short circuit occurs, which has a fatal effect on the yield of the device.
따라서, 본 발명의 목적은 접착막으로서 티타늄 대신 플라티늄실리사이드를 사용한 반도체 장치의 커패시터을 제공하여, 후속 고온 산소분위기 열공정 중에도 표면 이외에는 산화되지 않기 때문에 부피팽창에 의한 압축응력의 염려가 없는 반도체 장치의 커패시터을 제공하는 것이다.Accordingly, an object of the present invention is to provide a capacitor of a semiconductor device using platinum silicide instead of titanium as an adhesive film, so that during the subsequent high temperature oxygen atmosphere thermal process, since it is not oxidized except for the surface, there is no fear of compressive stress due to volume expansion. To provide.
제 1a도 내지 제 1g도는 본 발명의 커패시터 형성 방법의 일실시예에 따른 각 공정 단계를 도시한 단면도.1A to 1G are cross-sectional views illustrating respective process steps in accordance with an embodiment of the method for forming a capacitor of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 하부 구조 20 : 다결정 실리콘막10: lower structure 20: polycrystalline silicon film
30 : 플라티늄막 40 : 플라티늄실리사이드30: platinum film 40: platinum silicide
50 : 하부 전극 60 : 강유전체막50: lower electrode 60: ferroelectric film
70 : 상부 전극70: upper electrode
상기 목적을 달성하기 위하여 본 발명은, 반도체 장치의 커패시터 형성 방법에 있어서, 층간 절연막이 증착된 하부 구조의 상부에 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막의 상부에 제 1 플라티늄막을 형성하는 단계; 산소 분위기에서 열처리를 실시하여 상기 다결정 실리콘막과 상기 제 1 플라티늄막이 플라티늄실리사이드로 형성되도록 하는 단계; 상기 플라티늄실리사이드 상부에 제 2 플라티늄막을 형성하는 단계; 상기 제 2 플라티늄막 상부에 강유전체막을 형성하는 단계; 상기 강유전체막 상부에 상부 전극막을 형성하는 단계를 포함하는 반도체 장치의 커패시터 형성방법을 제공한다.In order to achieve the above object, the present invention provides a method of forming a capacitor of a semiconductor device, the method comprising: forming a polycrystalline silicon film on top of a lower structure on which an interlayer insulating film is deposited; Forming a first platinum film on the polycrystalline silicon film; Performing a heat treatment in an oxygen atmosphere so that the polycrystalline silicon film and the first platinum film are formed of platinum silicide; Forming a second platinum film on the platinum silicide; Forming a ferroelectric film on the second platinum film; It provides a capacitor forming method of a semiconductor device comprising the step of forming an upper electrode film on the ferroelectric film.
이하 도 1a 내지 도 1g를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 1A to 1G.
먼저, 도 1a를 참조하면, 소정의 하부 구조(10)가 형성된 기판 상부에 다결정 실리콘막(20)을 화학기상증착법을 사용하여 약 100Å 내지 약 200Å 두께로 증착한 후, 다시 그 상부에 스퍼터링을 사용하여 플라티늄막(30)을 증착한다. 상기 플라티늄막(30)은 상기 다결정 실리콘막(20)의 두께보다 50% 큰 두께로 증착한다.First, referring to FIG. 1A, the polycrystalline silicon film 20 is deposited on the substrate on which the predetermined lower structure 10 is formed to have a thickness of about 100 kPa to about 200 kPa by chemical vapor deposition, and then sputtering on the top thereof. To deposit the platinum film 30. The platinum film 30 is deposited to a thickness of 50% larger than the thickness of the polycrystalline silicon film 20.
다음으로, 도 1b를 참조하면, 전기로를 사용하여 산소 분위기, 약 500℃ 내지 약 700℃ 온도에서 열처리를 실시하여, 상기 다결정 실리콘막(20)과 플라티늄막(30)을 상호반응시켜 플라티늄실리사이드막(40)을 형성시킨다. 이때 상기 플라티늄실리사이드막(40)은 PtSi 구조를 가지며 일부 미반응의 플라티늄이 섞여 있을 수 있다. 또한, 산소 분위기에서 열처리를 실시하였기 때문에 상기 플라티늄실리사이드막(40)의 표면이 산화된다. 그러나, 상기 플라티늄실리사이드막(40)의 내부는 산화되지 않는다.Next, referring to FIG. 1B, a heat treatment is performed in an oxygen atmosphere at about 500 ° C. to about 700 ° C. by using an electric furnace, and the polysilicon film 20 and the platinum film 30 are reacted with each other to form a platinum silicide film. 40 is formed. In this case, the platinum silicide layer 40 may have a PtSi structure and may contain some unreacted platinum. In addition, since the heat treatment is performed in an oxygen atmosphere, the surface of the platinum silicide film 40 is oxidized. However, the inside of the platinum silicide film 40 is not oxidized.
다음으로, 도 1c를 참조하면, 상기 플라티늄실리사이드막(40)의 상부에 다시 플라티늄막(50)을 증착하여 하부 전극을 형성한다.Next, referring to FIG. 1C, a platinum film 50 is again deposited on the platinum silicide film 40 to form a lower electrode.
다음으로, 도 1d를 참조하면, 상기와 같은 구조의 하부 전극(50)의 상부에 강유전체막(60)을 형성하기 위하여, 먼저 솔-젤(Sol-Gel) 방법으로 약 1000Å 두께의 강유전체막을 증착한 후, 급속열처리 장치에서 산소 분위기, 약 700℃ 내지 약 750℃, 바람직하게는 약 725℃의 온도에서, 약 30초간 열처리를 실시한다. 그 다음에, 다시 한 번 동일한 방법으로 약 1000Å의 강유전체막을 증착한 후, 상기한 바와 동일한 조건에서 열처리를 실시한다. 상기한 바와 같이 증착된 강유전체막(60)을 다시 전기로에서 산소 분위기, 약 800℃, 약 1 시간동안 열처리를 실시하여 강유전체막(60)을 완성한다.Next, referring to FIG. 1D, in order to form the ferroelectric film 60 on the lower electrode 50 having the above structure, first, a ferroelectric film having a thickness of about 1000 μs is deposited by a Sol-Gel method. The heat treatment is then performed in a rapid heat treatment apparatus at an oxygen atmosphere of about 700 ° C. to about 750 ° C., preferably about 725 ° C. for about 30 seconds. Then, once again about 1000 kV ferroelectric film was deposited in the same manner, and then heat-treated under the same conditions as described above. The ferroelectric film 60 deposited as described above is heat-treated again in an electric furnace in an oxygen atmosphere, about 800 ° C. for about 1 hour, thereby completing the ferroelectric film 60.
다음으로, 도 1e를 참조하면, 상기 강유전체막(60)의 상부에 상부 전극용 플라티늄막(70)을 약 1500Å 두께로 증착한다.Next, referring to FIG. 1E, a platinum film 70 for an upper electrode is deposited on the ferroelectric layer 60 to a thickness of about 1500 kV.
다음으로, 도 1f를 참조하면, 소정 형상의 커패시터을 형성하기 위하여, 통상적인 포토마스크와 식각법을 사용하여, 원하는 부위 이외의 상부 전극용 플라티늄막(70)을 제거한다.Next, referring to FIG. 1F, in order to form a capacitor having a predetermined shape, an upper electrode platinum film 70 other than a desired portion is removed using a conventional photomask and an etching method.
다음으로, 도 1g를 참조하면, 다시 통상적인 포토마스크와 식각법을 사용하여 원하는 부위 이외의 강유전체막(60), 하부 전극용 플라티늄막(50), 플라티늄실리사이드막(40)을 제거한다. 그 다음에, 식각 플라즈마에 의하여 발생한 막의 열화를 회복시키기 위하여, 전기로를 사용하여 산소 분위기에서 약 600℃ 내지 약 800℃ 온도에서 약 1시간동안 열처리를 실시하여 최종적으로 커패시터을 완성한다.Next, referring to FIG. 1G, the ferroelectric layer 60, the platinum layer 50 for the lower electrode 50, and the platinum silicide layer 40 other than the desired portion are removed using a conventional photomask and an etching method. Then, in order to recover the deterioration of the film caused by the etching plasma, an electric furnace is used to perform a heat treatment at a temperature of about 600 ° C. to about 800 ° C. for about 1 hour in an oxygen atmosphere to finally complete the capacitor.
상술한 바와 같은 방법으로 하부전극막과 접착막을 형성하면 하부전극과 산화막간의 접착력이 우수하여 후속 산소분위기 고온 열공정과 식각공정을 거치더라도 박리현상이 발생하지 않을 뿐만 아니라 하부전극막의 힐락 (hillock) 발생이 억제되어 강유전체막의 누설전류특성을 크게 향상시키기 때문에 소자의 특성 및 신뢰도가 크게 향상되는 효과가 있다.When the lower electrode film and the adhesive film are formed in the same manner as described above, the adhesion between the lower electrode and the oxide film is excellent. Since the generation is suppressed and the leakage current characteristic of the ferroelectric film is greatly improved, the characteristics and the reliability of the device are greatly improved.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980044738A KR100293716B1 (en) | 1998-10-24 | 1998-10-24 | Capacitor Formation Method in Semiconductor Device_ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980044738A KR100293716B1 (en) | 1998-10-24 | 1998-10-24 | Capacitor Formation Method in Semiconductor Device_ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000026969A true KR20000026969A (en) | 2000-05-15 |
KR100293716B1 KR100293716B1 (en) | 2001-07-12 |
Family
ID=19555288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980044738A KR100293716B1 (en) | 1998-10-24 | 1998-10-24 | Capacitor Formation Method in Semiconductor Device_ |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100293716B1 (en) |
-
1998
- 1998-10-24 KR KR1019980044738A patent/KR100293716B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100293716B1 (en) | 2001-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5714402A (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
KR100353804B1 (en) | A method for forming ferroelectric capacitor in semiconductor device | |
JP4925494B2 (en) | Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film | |
JP2000022105A (en) | Manufacture of semiconductor device | |
KR100293720B1 (en) | Capacitor Formation Method of Semiconductor Device | |
JP2000208440A (en) | Forming method of platinum film for capacitor electrode of semiconductor device | |
KR100293716B1 (en) | Capacitor Formation Method in Semiconductor Device_ | |
JPH0945877A (en) | Manufacture of capacitor element | |
KR100474589B1 (en) | Capacitor Manufacturing Method | |
US6238932B1 (en) | Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors | |
KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
KR20010004369A (en) | Capacitor of ferroelectric random access memory device and method for forming the same | |
KR19990018070A (en) | Capacitor of semiconductor memory device and manufacturing method thereof | |
JPH08293580A (en) | Manufacture of ferroelectric thin film capacitor | |
JPH09129849A (en) | Capacitor of semiconductor element and its preparation | |
KR100326239B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR100359785B1 (en) | Semiconductor device and method for fabricating the same | |
KR100541374B1 (en) | Method for forming capacitor having platinum bottom electrode | |
KR100671634B1 (en) | Method for Fabricating Capacitor of Semiconductor Device | |
KR100400290B1 (en) | Method for manufacturing capacitor of semiconductor device | |
KR100434031B1 (en) | Method of manufacturing ferroelectric capacitor of semiconductor device to prevent hillock | |
KR20000027358A (en) | Method for forming lower electrode of capacitor of ferroelectric memory device | |
KR20020043914A (en) | Capacitor and method for fabricating the same | |
KR20020030412A (en) | Method of manufacturing capacitor of semiconductor device by using agglomeration-preventing layer | |
KR20000042399A (en) | Method for manufacturing capacitor of ferroelectric memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |