KR20000025299A - 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치 - Google Patents

Abstract

본 발명은 다수의 보드를 종속(Cascade) 버스로 인터페이스하도록 한 멀티-보드 시스템에서 순방향(forward)으로 전송되는 클록과 역방향(backward)으로 피드백(feedback)되는 신호간의 타이밍이 일치되도록 한 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치에 관한 것으로서, 이러한 본 발명은, 순방향으로 공급된 클록을 버퍼링 하여 출력하는 버퍼; 버퍼에서 공급된 클록에 입력 데이터를 순차 래치 하여 출력하는 제1 및 제2 데이터 래치와; 역방향 데이터 처리시 다음 보드의 순방향 클록을 버퍼링 하는 버퍼를 통해 피드백 받은 역방향클록에 따라 역방향 데이터를 래치 하는 제3데이터 래치; 피드백된 역방향 클록에 따라 제3데이터 래치에서 래치된 데이터를 기록하고, 버퍼에서 출력되는 순방향 클록에 따라 기록한 데이터를 판독하여 출력하는 선입선출기; 버퍼에서 출력되는 순방향 클록에 따라 선입선출기에서 출력되는 데이터를 래치 하여 출력하는 제4데이터 래치를 구비함으로써, 순방향 데이터와 역방향 데이터의 동기 일치가 가능하다.

Description

케스케이드 버스 시스템의 피드백 경로 클록 동기화장치

본 발명은 디지털 멀티-보드 시스템에 관한 것으로, 특히 다수의 보드를 종속(Cascade) 버스로 인터페이스하도록 한 멀티-보드 시스템에서 순방향(forward)으로 전송되는 클록과 역방향(backward)으로 피드백(feedback)되는 신호간의 타이밍이 일치되도록 한 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치에 관한 것이다.

일반적으로, 영상신호 처리와 같은 복잡한 알고리즘을 하드웨어를 통하여 디지털 시스템으로 구현하는 경우 서로 다른 기능을 갖는 여러 장의 보드로 구성되는 경우가 많다. 이렇게 멀티-보드로 구성된 시스템은 커넥터와 백플레인 보드를 이용하여 서로 신호를 주고받으며, 이때 대부분 공통 버스(Common Bus) 구조로 인터페이스한다.

다시 말해, 영상 신호를 포함한 복잡한 알고리즘을 가지는 하드웨어를 구성하는데는 각각 다른 기능을 갖는 여러 장의 보드가 필요하다. 그리고 전체 시스템에서 발생할 수 있는 데이터 흐름의 병목 현상을 줄이기 위해서 복잡한 알고리즘으로 동작하는 부분은 여러 장의 보드로 나누어서 병렬 데이터 처리를 하는 경우가 많다.

첨부한 도면 도1은 일반적인 멀티-보드 시스템의 인터페이스장치 구성도로서, 다수의 보드(BOARD#1 - BOARD#6)와 백플레인 보드(1)를 공통 버스로 접속한 예이다. 여기서 각 보드는 도2에 도시된 바와 같이, 상기 백플레인 보드(1)로부터 전송되는 데이터를 인터페이스하기 위한 수신 커넥터(2)와, 해당 보드에서 송신되는 데이터를 상기 백플레인 보드(1)로 전달해주기 위한 송신 커넥터(3)를 구비하고, 송, 수신 커넥터(2)(3)를 통해 백플레인 보드(1)와 데이터를 주고받으며, 인터페이스를 하지 않는 보드는 버스를 하이 임피던스 상태로 두어 다른 보드에 버스 사용권을 주게 된다.

그러나 이와 같이 공통버스 구조를 이용하여 데이터를 주고받는 멀티-보드 시스템에서는 인접 보드의 영향으로 클럭, 컨트롤 신호를 포함하는 신호들의 왜곡(distortion)이 발생되어 전체 시스템의 동작을 불안하게 하는 경우가 많다.

이는 보드들간의 물리적인 지연이 서로 다르고, 임피던스가 맞지 않아 발생되는 문제로서, 특히 동일한 기능을 갖는 보드를 여러장 사용할 경우 각 보드마다 신호의 왜곡 현상이 다르게 나타나 전체 시스템이 불안하게 되는 것이다.

그리고 이러한 문제는 시스템에서 사용하는 보드의 숫자가 증가함에 따라 더욱 심각하게 된다.

상기와 같은 일반적인 멀티-보드 시스템에서 발생하는 문제점을 해결하기 위해서 종래에는 도3 및 도4와 같은 케스케이드 버스 구조를 채택하여 멀티-보드 시스템을 구현하였다.

도3은 종래 멀티-보드 시스템의 인터페이스장치 구성도로서, 다수의 보드(BOARD#7 - BOARD#12)와, 상기 다수의 보드와 데이터를 주고받기 위한 백플레인 보드(4)로 구성되며, 여기서 다수의 보드중 각 보드는 도4와 같이 서로 연결해야 될 신호를 전송받은후 래치 하여 다시 백플레인 보드(4)로 바이패스시켜주고, 해당 보드의 인터페이스는 이미 정해진 타임 슬롯에 맞춰 보드 식별 코드를 이용하여 신호를 주고받는 래치(5)(6)를 구비한다.

이와 같이 구성된 종래 멀티-보드 시스템의 인터페이스장치는, 먼저, 멀티-보드를 이루는 각 보드(BOARD#7 - BOARD#12)는 백플레인 보드(4)와 신호를 주고받기 위해서 두개의 래치(5)(6)를 각각 구비하고, 공통버스로 서로 연결해야 될 신호는 각 보드마다 전송 받아서 래치(5)(6)를 거쳐 바이패스시켜주고, 또한 해당 보드의 인터페이스는 이미 정해진 타임 슬롯에 맞춰 보드 식별 코드를 이용하여 신호를 주고받는다.

일 예로, BOARD#7은 백플레인 보드(4)로부터 전송된 신호를 래치(5)로 입력받은 후 보드 식별 코드를 이용하여 자신의 데이터인지를 확인하여 자신의 데이터가 아니면 그대로 래치한 데이터를 백플레인 보드(4)로 전달해주어 다음 보드(BOARD#8)로 그 신호가 전달되도록 하며, 아울러 상기 보드(BOARD#8)에서 출력된 데이터는 백플레인 보드(4)를 경유하여 상기 보드(BOARD#7)내의 래치(6)에 입력되며, 이에 따라 보드(BOARD#7)는 자신의 데이터인지를 확인하여 자신의 데이터이면 이를 수용하여 처리하고, 자신의 데이터가 아니면 그대로 래치한 데이터를 다시 백플레인 보드(4)측으로 전송하여 다른 보드가 이를 수신할 수 있도록 한다.

아울러 보드BOARD#8도 상기 BOARD#7과 동일하게 동작을 하며, 그 이외의 다른 멀티-보드들도 상기 보드#7과 동일하게 동작을 하게된다.

한편, 상기와 같은 케스케이드 버스 시스템에서 클록 분배장치는 첨부한 도면 도5와 같다.

이에 도시된 바와 같이, PECL(Positive Emitter Coupled Logic) 레벨로 공급된 두 개의 클록의 차신호를 TTL(Transistor-Transistor Logic) 레벨로 출력하는 제1클록 변환기(11)와; 상기 제1클록 변환기(11)에서 출력된 클록을 버퍼링 하여 출력하는 버퍼(12)와; 상기 버퍼(12)에서 공급된 클록에 입력 데이터를 동기 시켜 출력하는 데이터 래치(13)와; 상기 버퍼(12)에서 출력되는 TTL 레벨의 클록을 PECL 레벨의 두 개의 클록으로 변환하여 다른 보드로 인터페이스해주는 제2클록 변환기(14)로 제1보드(10)가 구성되며, 제2보드(20)도 상기 제1보드(10)와 동일하게, 제1클록 변환기(21), 버퍼(22), 데이터 래치(23), 제2클록 변환기(24)로 구성된다.

이와 같이 구성된 클록 분배 장치는, 제1클록 변환기(11)에서 PECL 레벨로 입력되는 두 개의 클록 신호의 차신호를 TTL 레벨로 출력하게 되고, 버퍼(12)는 이를 버퍼링 한다. 이와 같이 버퍼링된 클록 신호는 데이터 래치(13) 및 제2클록 변환기(14)에 각각 입력되며, 상기 데이터 래치(13)는 상기 입력 클록에 입력 데이터를 동기 시켜 출력하게 된다. 아울러 상기 제2클록 변환기(14)는 상기 버퍼(12)에서 출력되는 TTL레벨의 신호를 위상이 상호 180도 차이가나는 두 개의 클록 신호, 즉 PECL 레벨의 클록으로 변환하여 출력하게 된다. 이렇게 제1보드(10)에서 각각 출력되는 데이터 및 클록 신호는 커넥터(30)에 의해 제2보드(20)로 연결되는데, 여기서 데이터는 그대로 제2보드(20)에 전달되고, 클록 신호는 두 개의 신호 라인을 상호 크로스 되게 하여 제2보드(20)에 전달해준다. 여기서 커넥터(30)를 통해 PECL 레벨의 두 개의 클록 신호 라인을 상호 교차시킴으로써 인버터를 사용하지 않고도 인버터와 같이 두 개의 클록 신호의 위상이 반전되는 효과를 얻을 수 있는 장점이 있다. 한편, 제2보드(20)는 제1클록 변환기(21)에서 상기 커넥터(30)에서 얻어지는 두 개의 PECL 레벨의 차신호를 TTL 레벨의 클록 신호로 출력하게 된다. 이와 같이 출력되는 클록 신호는 버퍼(22)에서 버퍼링된 후 데이터 래치(23) 및 제2클록 변환기(24)에 각각 입력된다. 이에 따라 상기 데이터 래치(23)는 입력되는 클록에 입력 데이터를 래치 하여 출력하게 되고, 제2클록 변환기(24)는 입력되는 TTL 레벨의 클록 신호를 PECL 레벨의 두 개의 클록 신호로 변환을 하여 후단 보드에 인터페이스해주게 된다.

여기서, 차이(differential) 방식의 신호는 공통 모드(common mode) 잡음에 강한 특성을 나타낸다. 이것은 두 신호의 차이 성분만을 이용해서 레벨을 결정하기 때문이다. 만약 그라운드에 실린 잡음이나 또는 다른 원인으로 인하여 커넥터로 전송되는 두 클록선에 동시에 잡음이 유입된다면(common mode noise : 동상 잡음), 둘 사이에 차 성분 자체는 변환가 없으므로 잡음에 대해 훨씬 강한 특성을 보이게 되는 것이다.

이러한 클록 분배장치는, 데이터를 일 방향으로만 전송하는 경우에는 데이터와 클록의 일치에 문제점을 발생하지 않는다.

그러나, 도6과 같은 영상신호 부호화기와 같이 시스템이 매우 복잡한 경우, 데이터 경로 상에 피드백 루프가 존재하는 경우가 있다. 특히 이러한 영상 시스템은 압축 효과를 높이기 위해서 움직임 추정과 움직임 보상이 필수적인데, 이를 구현하기 위해서는 반드시 피드백된 루프가 존재한다.

즉, 도6은 영상신호 부호화기로서, 입력 영상과 움직임 보상 예측된 영상의 차를 구하는 감산기(41)와, 상기 감산기(41)의 출력 영상을 이산 여현 변환하는 이산여현변환기(42)와, 상기 이산여현변환기(42)에서 출력되는 데이터를 양자화 하는 양자화기(43)와, 상기 양자화기(43)에서 양자화된 데이터를 가변장 부호화하여 비트열로 출력하는 가변장 부호화기(49)와, 상기 양자화기(43)에서 출력되는 데이터를 역양자화 하는 역양자화기(44)와, 상기 역양자화기(44)에서 출력된 데이터를 역 이산여현변환하는 역 이산여현변환기(45)와, 상기 역 이산여현변환기(45)의 출력 데이터와 상기 움직임 보상 예측된 영상을 합하는 가산기(46)와, 상기 가산기(46)에서 얻어지는 이전 영상을 이용하여 상기 입력 영상을 움직임 추정하는 움직임 추정부(47)와, 상기 움직임 추정부(47)에서 얻어지는 움직임 벡터를 이용하여 상기 이전 영상으로부터 현재 처리될 블록의 예측 값을 얻어내는 움직임 보상부(48)로 구성되었다.

이와 같이 구성된 일반적인 영상 부호화기는, 먼저 움직임 추정부(47)에서 입력 영상과 예측을 위한 이전 영상을 이용하여 움직임 추정을 수행한다.

이때 얻어지는 움직임 벡터는 가변장 부호화기(49) 및 움직임 보상부(48)에 각각 입력되며, 상기 움직임 보상부(48)는 그 움직임 벡터를 이용하여 상기 이전 영상으로부터 현재 처리할 블록의 움직임 보상 예측 값을 추출한다.

이렇게 하여 얻어지는 움직임 보상 예측 값과 현재 입력 영상을 감산기(41)에서 감산하여 그 차이를 구하고, 그 차이를 이산여현변환기(42)에서 이산여현 변환(DCT)을 수행한다.

그리고 DCT가 수행된 데이터는 양자화기(43)에서 양자화된 후 가변장 부호화기(49)에서 가변장 부호화되어 비트열로 출력되어지며, 역양자화기(44)는 상기 양자화기(43)에서 양자화된 현재 영상 블록을 역 양자화 한다.

아울러 역 이산여현변환기(45)는 그 역 양자화된 데이터를 역 이산여현 변환(IDCT)하게 되고, 가산기(46)는 상기 역 이산여현변환된 현재 블록의 영상에 움직임 보상 예측 값을 가산하게 되며, 그 결과치는 다음 입력 영상 블록의 움직임 추정 및 보상을 위해 프레임 메모리(도면에는 미도시)에 저장된다.

이러한 영상 부호화기에서, 역양자화기(44), 역이산여현변환기(45), 가산기(46), 움직임 추정부(47), 움직임 보상부(48)는 피드백 루프를 형성한다.

이러한 영상 부호화기가 하나의 보드로 도7과 같은 보드에 장착되는 경우, 케스케이드 버스 구조를 가지면서 포워드로 전송되는 데이터, 클록만이 존재하는 것이 아니라 피드백 되어 돌아오는 백워드 방향의 데이터 및 클록 또한 존재한다.

그리고 이렇게 서로 다른 클록에 동기되어 있는 두 데이터 신호를 하나의 회로에서 사용해야하는 경우 필연적으로 두 클록신호 가운데 하나의 클록으로 다시 동기 시켜야 하는 문제가 발생한다.

그러나 두 신호의 루프 지연을 정확하게 정할 수 없고, 또한 하나의 시스템을 형성할 때 사용되는 보드의 숫자에 따라서 각각의 보드에서 포워드 경로 클록과 백워드 경로 클록의 위상차가 계속해서 달라지므로, 두 신호 가운데 하나의 클록으로 다시 동기화 시키는 것이 상당히 어렵다.

첨부한 도면 도8은 케스케이드 버스 구조를 가지는 시스템에서 상기와 같은 피드백 경로에서 발생하는 오류를 설명하기 위한 설명도이다.

먼저 순방향에 대한 데이터 및 클록 처리 과정을 살펴보면, 버퍼(53)는 커넥터(51)를 통해 전달되는 클록을 버퍼링 하게 되고, D플립플롭(54)은 상기 버퍼(53)에서 얻어지는 클록에 따라 상기 커넥터(51)를 통한 데이터를 래치 하여 출력시키게 된다. 또한, D플립플롭(55)은 상기 버퍼(53)에서 얻어지는 클록에 따라 상기 D플립플롭(54)에서 래치된 데이터를 재차 래치 하여 출력시키게 된다. 이렇게 처리된 데이터 및 클록은 커넥터(52)를 통해 다른 보드에 전달되며, 다른 보드내의 버퍼(56)는 상기 커넥터(52)에서 얻어지는 클록을 버퍼링 하게 되고, D플립플롭(57)은 상기 버퍼(56)에서 버퍼링된 클록에 상기 커넥터(52)에서 얻어지는 데이터를 래치 하게 된다.

다음으로, 역방향에 대한 데이터 및 클록 처리 과정을 살펴보면, D플립플롭(58)은 입력 데이터를 입력클록에 동기 시켜 커넥터(52)에 전달해준다. 그러면 버퍼(59)는 역방향 클록을 버퍼링 하여 출력시키게 되고, D플립플롭(60)은 상기 버퍼(59)에서 얻어지는 클록에 상기 커넥터(52)에서 얻어지는 데이터를 래치 하여 출력시키게 되며, 아울러 D플립플롭(61)은 상기 버퍼(59)에서 얻어지는 클록에 상기 D플립플롭(60)에서 래치된 데이터를 재차 래치 하여 상기 커넥터(51)로 전달해주게 된다.

이와 같은 케스케이드 버스 구조를 가지는 시스템에서 순방향과 역방향을 분리하여 데이터 및 클록을 처리하는 경우에는 문제가 발생하지 않는다. 그러나 순방향 데이터와 역방향 데이터를 모두 사용하여 데이터를 처리하는 경우에는 순방향 클록과 역방향 클록의 동기 불일치로 데이터를 처리하기가 어려운 문제점을 발생한다.

즉, 서로 다른 클록에 동기되어 있는 두 데이터 신호를 하나의 회로에서 사용해야하는 경우 필연적으로 두 클록신호 가운데 하나의 클록으로 다시 동기 시켜야 하는 문제가 발생한다. 그러나 두 신호의 루프 지연을 정확하게 정할 수 없고, 또한 하나의 시스템을 형성할 때 사용되는 보드의 숫자에 따라서 각각의 보드에서 포워드 경로 클록과 백워드 경로 클록의 위상차가 계속해서 달라지므로, 두 신호 가운데 하나의 클록으로 다시 동기화 시키는 것이 상당히 어려우며, 이러한 이유로 전체 시스템의 안정성도 저하된다.

이에 본 발명은 상기와 같은 종래 멀티-보드 시스템에서 클록 공급시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로, 본 발명의 목적은 다수의 보드를 종속(Cascade) 버스로 인터페이스하도록 한 멀티-보드 시스템에서 순방향(forward)으로 전송되는 클록과 역방향(backward)으로 피드백(feedback)되는 신호간의 타이밍이 일치되도록 한 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 장치는,

각각 다른 기능을 갖는 여러 장의 보드로 구성되는 멀티-보드 시스템에 있어서,

순방향으로 공급된 클록을 버퍼링 하여 출력하는 버퍼와;

상기 버퍼에서 공급된 클록에 입력 데이터를 순차 래치 하여 출력하는 제1 및 제2 데이터 래치와;

역방향 데이터 처리시 다음 보드의 순방향 클록을 버퍼링 하는 버퍼를 통해 피드백 받은 역방향클록에 따라 상기 역방향 데이터를 래치 하는 제3데이터 래치와;

상기 피드백된 역방향 클록에 따라 상기 제3데이터 래치에서 래치된 데이터를 기록하고, 상기 버퍼에서 출력되는 순방향 클록에 따라 상기 기록한 데이터를 판독하여 출력하는 선입선출기와;

상기 버퍼에서 출력되는 순방향 클록에 따라 상기 선입선출기에서 출력되는 데이터를 래치 하여 출력하는 제4데이터 래치로 구성됨을 특징으로 한다.

도 1은 일반적인 멀티-보드 시스템의 인터페이스장치 구조도,

도 2는 도1에 적용되는 공통버스 구조도,

도 3은 종래 케스케이드 버스 시스템의 인터페이스장치 구조도,

도 4는 도3에 적용되는 종속(Cascaded)버스 구조도,

도 5는 종래 케스케이드 버스 시스템의 클록 분배장치 구성도,

도 6은 일반적인 영상신호 부호화기의 구성도,

도 7은 종래 케스케이드 버스 시스템의 피드백 경로와 포워드 경로간의 클록 위상차를 설명하기 위한 설명도,

도 8은 종래 케스케이드 버스 구조를 가지는 시스템에서 피드백 경로에서 발생하는 데이터 오류를 설명하기 위한 설명도,

도 9는 본 발명에 의한 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치 구성도,

도 10은 도9에 적용되는 선입선출기의 입, 출력 관계도,

도 11은 도9에 적용된 선입선출기의 데이터 쓰기 및 읽기 타이밍도,

<도면의 주요 부분에 대한 부호의 설명>

101,105 : 커넥터

102,106 : 버퍼

103,104,100,111,107,108 : 제1,제2,제3,제4,제5,제6 데이터 래치

110 : 선입선출기

이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

첨부한 도면 도9는 본 발명에 의한 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치 구성도이다.

이에 도시된 바와 같이, 커넥터(101)를 통한 순방향으로 공급된 클록을 버퍼링 하여 출력하는 버퍼(102)와; 상기 버퍼(102)에서 공급된 클록에 입력 데이터를 순차 래치 하여 출력하는 제1 및 제2 데이터 래치(103)(104)와; 상기 버퍼(102)에서 출력되는 순방향 클록을 커넥터(105)를 통해 전달받아 버퍼링 하여 출력하는 버퍼(106)와, 상기 버퍼(106)에서 출력되는 순방향 클록에 상기 커넥터(105)를 통한 순방향 데이터를 래치 하여 출력하는 제5데이터 래치(107)와, 상기 버퍼(106)에서 출력되는 순방향 클록에 역방향 데이터를 래치 하여 출력하는 제6데이터 래치(108)와; 상기 커넥터(105)를 통한 역방향 클록에 상기 제6데이터 래치(108)에서 얻어지는 역방향 데이터를 래치 하여 출력하는 제3데이터 래치(109)와; 상기 커넥터(105)를 통해 전달받은 역방향 클록에 따라 상기 제3데이터 래치(109)에서 래치된 데이터를 기록하고, 상기 버퍼(102)에서 출력되는 순방향 클록에 따라 상기 기록한 데이터를 판독하여 출력하는 선입선출기(110)와; 상기 버퍼(102)에서 출력되는 순방향 클록에 따라 상기 선입선출기(110)에서 출력되는 데이터를 래치 하여 출력하는 제4데이터 래치(111)로 구성된다.

이와 같이 구성된 본 발명에 의한 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치는, 먼저 순방향 데이터 처리시 버퍼(102)는 커넥터(101)를 통해 전달받은 순방향 클록을 버퍼링 하여 출력하게 되고, 제1데이터 래치(103)는 상기 버퍼(102)에서 얻어지는 클록에 상기 커넥터(101)를 통해 전달받은 순방향 데이터를 래치 하게 된다. 아울러 제2 데이터 래치(104)는 상기 버퍼(102)에서 버퍼링된 클록에 상기 제1 데이터 래치(103)에서 래치된 데이터를 재차 래치 하여 출력시키게 되고, 이와 같이 출력되는 순방향 데이터 및 클록은 커넥터(105)를 통해 다음 보드에 전달된다. 그러면 다음 보드내의 버퍼(106)는 상기 커넥터(105)를 통해 전달받은 순방향 클록을 버퍼링 하여 출력시키게 되고, 제5 데이터 래치(107)는 그 버퍼(106)에서 얻어지는 클록에 따라 상기 커넥터(105)에서 얻어지는 데이터를 래치 하여 출력시키게 된다.

다음으로, 역방향 데이터 처리시, 제6 데이터 래치(108)는 상기 버퍼(106)에서 얻어지는 순방향 클록을 피드백 받아 그 클록에 역방향 데이터를 래치 하여 커넥터(105)로 전달해주게 된다. 아울러 제3 데이터 래치(109)는 상기 커넥터(105)를 통해 전달되는 피드백 클록을 역방향 클록으로 전달받아 상기 제6 데이터 래치(108)에서 얻어지는 역방향 데이터를 래치 하게 된다. 또한, 선입선출기(110)는 상기 커넥터(105)를 통해 전달되는 피드백된 역방향 클록에 따라 상기 제3 데이터 래치(109)에서 래치된 데이터를 읽어들어 저장을 하게 된다. 여기서 선입선출기(110)의 데이터 저장 타이밍은 도11의 a, b, c와 같다. 아울러 그 저장된 데이터의 출력시에는 상기 보드(102)에서 얻어지는 순방향 클록에 따라 상기 저장한 데이터를 리드하여 출력시키게 된다. 여기서 선입선출기(110)의 데이터 출력 타이밍은 도11의 d, e, f와 같다. 이렇게 출력되는 역방향 데이터는 제4 데이터 래치(111)에서 상기 버퍼(102)에서 출력되는 순방향 클록에 동기되어 래치된 후 커넥터(101)로 전달된다.

첨부한 도면 도10은 상기 선입선출기(110)의 입출력 단자의 입, 출력 데이터와 입, 출력 클록 및 동작 상태(인에이블, 디스에이블)를 나타낸 것이다.

즉, 선입선출기는, 쓰기 동작시 피드백 되는 순방향 클록을 클록으로 사용하여 역방향 데이터를 기록하고, 읽기 동작시 순방향 클록을 버퍼링 하는 버퍼에서 얻어지는 순방향 클록에 따라 읽기 동작을 하게 된다.

이렇게 함으로써, 출력되는 데이터의 동기는 순방향 클록에 동기가 맞추어지므로 내부 회로에서 순방향으로 전송되는 데이터와 역방향 데이터를 함께 사용하는 경우에도 데이터 동기가 가능하다.

이상에서 상술한 바와 같이 본 발명은, 케스케이드 버스 구조로 데이터 및 클록을 인터페이스하는 멀티-보드 시스템에서 피드백 경로의 데이터 처리시 선입선출기를 이용하여 기록시에는 피드백된 순방향 클록으로 데이터를 기록하고, 읽기 시에는 순방향 클록을 그대로 사용하여 출력함으로써 순방향 데이터와 역방향 데이터의 동기를 일치시킬 수 있는 효과가 있다.

Claims (1)

1. 각각 다른 기능을 갖는 여러 장의 보드로 구성되는 멀티-보드 시스템에 있어서,

   순방향으로 공급된 클록을 버퍼링 하여 출력하는 버퍼와;

   상기 버퍼에서 공급된 클록에 입력 데이터를 순차 래치 하여 출력하는 제1 및 제2 데이터 래치와;

   역방향 데이터 처리시 다음 보드의 순방향 클록을 버퍼링 하는 버퍼를 통해 피드백 받은 역방향클록에 따라 상기 역방향 데이터를 래치 하는 제3데이터 래치와;

   상기 피드백된 역방향 클록에 따라 상기 제3데이터 래치에서 래치된 데이터를 기록하고, 상기 버퍼에서 출력되는 순방향 클록에 따라 상기 기록한 데이터를 판독하여 출력하는 선입선출기와;

   상기 버퍼에서 출력되는 순방향 클록에 따라 상기 선입선출기에서 출력되는 데이터를 래치 하여 출력하는 제4데이터 래치를 포함하여 구성된 것을 특징으로 하는 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치.