KR20000020597A

KR20000020597A - 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법

Info

Publication number: KR20000020597A
Application number: KR1019980039267A
Authority: KR
Inventors: 이경하
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-09-22
Filing date: 1998-09-22
Publication date: 2000-04-15
Also published as: KR100547770B1

Abstract

본 발명은 디지털 수신기에 관한 것으로, 특히, 디지털 수신기에서 심볼동기여부를 판단하는 심볼동기 록 검출 장치 및 그 방법에 관한 것이다.

이러한 본 발명은, 디지털 수신기의 심볼동기 록 검출 장치 및 방법에 있어서, I, Q 채널 입력 신호에 있어 심볼 중앙지점에서의 근사화된 진폭과 천이지점에서의 근사화된 진폭을 일정 심볼 구간동안 각각 계산한 후, 상기 계산된 심볼 중앙지점에서의 근사화된 진폭으로부터 상기 천이지점에서의 근사화된 진폭을 감하여, 감해진 각각의 결과 값을 상기 일정 심볼 구간만큼 누적하며, 누적된 결과 값이 미리 정해진 소정 임계값보다 큰 값으로 판단되면, 심볼 동기 록의 검출에 따른 해당 동작을 수행하는 심볼동기 록 검출 장치 및 그 방법을 특징으로 한다.

Description

디지털 수신기의 심볼동기 록 검출 장치 및 그 방법

본 발명은 디지털 수신기에 관한 것으로, 특히, 디지털 수신기에서 심볼동기 여부를 판단하는 심볼동기 록 검출 장치 및 그 방법에 관한 것이다.

통상적으로 디지털 수신기는 이동통신시스템의 휴대단말기, 또는 위성 방송 신호를 수신하는 셋탑박스(Setop Box), 그 외 유선을 통한 데이터의 송수신을 이루는 모뎀(Modem) 등 디지털 신호를 수신 받아 처리하는 장치들에 적용되어 사용된다. 이러한 디지털 수신기에 있어 반송파 동기 그리고 채널의 추정 등을 위해 샘플링 된 신호의 심볼동기 여부를 판단하는 동작 수행이 이루어지는데, 이러한 동작 수행을 이루는 것이 상기한 심볼동기 록 검출 장치가 된다. 상기 심볼동기 록 검출 장치의 개략적인 블록 구성도는 첨부된 도 1에 도시되어 있으며, 상기 도 1에 도시된 심볼동기 록 검출 장치는 하기 설명되는 식 2)에 해당하는 방식에 의한 동작 수행을 이루는 심볼동기 록 검출 장치이다.

상기 도 1을 참조하여, 통상적인 록 검출기의 동작을 설명하면, 혼합기10 및 위상천이기18, 그리고 전압제어발진기(VCO)15에 의해 중간주파수(IF)를 아날로그 방식으로 기저대역으로 일단 변환시키고, 이는 LPF(Low Pass Filter)20, 21을 통해 고주파 성분이 제거된 다음, A/D변환기로 구현되는 샘플러22, 23을 통해 I, Q 샘플을 획득하게 된다. 상기 도 1에서 상기 샘플러22, 23은 T/2로 샘플링을 수행함을 나타낸다. 여기서 T는 심볼주기를 나타낸다. 상기 샘플러 22, 23에서 샘플된 I, Q 디지털 신호는 각각 자승기24, 25에서 자승되어 덧셈기26을 통해 더해지게 된다. 그리고, 지연기28에서 T/2만큼 지연된 신호와 더해지며, 이는 다시 샘플러30에서 T로 샘플링 되고, 누적기31을 통해 누적된다. 상기 누적기31에서 누적된 결과

Z

는 다시 샘플러 32에서 샘플 되게 된다. 그러면, 비교기33에서 상기 샘플된 누적 결과

Z

가 임의의 임계값(Threshold)보다 큰 값인지 적은 값인 지의 여부에 따라 록의 검출 여부가 결정되는 것이다.

상기 도 1에 도시된 심볼 록 검출 장치를 포함한 그 외 종래 사용되는 심볼 동기 록 검출 방식의 내용을 하기에 상세히 설명하면, 먼저, 록 검출 장치에 있어 MPSK나 QAM의 복조기에서 K번째 심볼에 대한 샘플된 I, Q채널 신호를 Ik, Qk라 할 때, 심볼동기 여부를 판정하는 방식은 다음과 같다.

첫 번째 방식은, 매 심볼마다 심볼 타이밍의 정확도를 계산하게 되는 방식을 취하였는데, 이러한 방식은 하기 식 1) 을 통해 심볼타이밍의 정확도를 계산한 후, 상기 식 1)을 통해 계산된 결과를 하기 식 3)과 같이 일정 심볼만큼 누적한다. 그리고 상기 식 3)을 통해 누적된 결과

Z

가 임계값(t) 이상이면, 록 검출이 이루어져 심볼동기가 이루어진 것으로 판단한다.

두 번째 방식은, 상기 도 1에 도시된 심볼 동기 록 검출 장치의 동작에 의해 이루어지며, 이를 살펴보면, 매 심볼마다 심볼 타이밍의 정확도를 계산함에 있어, 하기 식 2)를 통하여 계산하며, 계산 결과를 상기 식 3)과 같이 일정 심볼만큼 누적한다. 그리고, 첫 번째 방식과 마찬가지로 누적된 결과

Z

가 임계값(t) 이상이면 록 검출이 이루어져 심볼 동기가 이루어진 것으로 판단하도록 하고 있다. 상기 식1)의 계산 동작은 앞서 설명한 도 1에 있어 자승기24, 25와 지연기 28, 그리고 덧셈기 26,27을 통해 이루어지며, 식 3)의 누적 동작은 상기 누적기31을 통해 이루어진다. 그리고, 누적된 결과와 임계값간의 비교 동작은 상기 비교기33을 통해 이루어진다.

y_k+1=I_k+1/4(I_k-1/4-I_k+3/4)+Q_k+1/4(Q_k-1/4-Q_k+3/4)

y_k=(I_k ²+Q_k ²)-(I_k-1/2 ²+Q_k-1/2 ²)

한편, 상기한 바와 같은 심볼 동기 록 검출 장치에 있어 적용되는 상기 두 방식은 모두 매 심볼마다 한번씩 심볼동기 여부를 가릴 수 있는 연산을 수행한 후 이를 일정 구간동안 누적하여 누적된 값이 임계값을 넘을 경우, 심볼동기가 이루어졌음을 판단하도록 되어있다. 따라서, 우수한 록(Lock) 검출능력을 가지기 위해서는 심볼동기 여부를 계산하는 방식이 보다 효율적이어야 한다.

그러나, 상기한 첫 번째 방식에 있어서는 실제 심볼동기 및 필터링에 필요한 두 샘플(심볼 중앙지점과 심볼 천이지점) 이외에도 단지 심볼동기 록 여부를 판단하기 위하여 심볼의 1/4 지점과 3/4지점이 추가로 필요하게 되는 단점을 가지게 되며, 이는 디지털 수신기를 구현함에 있어 추가적인 A/D변환 동작을 요구하게 된다. 결국, 회로를 구현함에 있어 보다 복잡해지고 추가적인 A/D변환 동작 수행에 따른 디지털 신호의 처리 속도가 지연되는 문제를 가지게 되었다.

또한, 두 번째 방식에 있어서는 신호를 자승하는 과정에서 곱셈기가 사용되므로 심볼 동기 록 검출 장치를 디지털 회로로 구현하는데 있어 어려움이 있으며, 신호를 자승하는 과정에서 함께 입력되는 잡음성분 또한 자승되는 문제가 발생되어, 실제 SNR(Siganal to Ratio)이 낮은 무선통신환경에서 디지털 수신기가 적용될 경우에는 심볼동기 록 검출에 있어 에러 발생이 일어날 확률이 증가하는 문제를 가지게 되었다.

따라서, 본 발명의 목적은 상기 언급한 바와 같은 종래 심볼동기 록 검출장치의 문제점들을 해결하며, 실제 회로적인 구현이 간단하고 보다 우수한 심볼동기 록 검출 성능을 가지도록 심볼동기 여부를 계산하는 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법을 제공함에 있다.

이러한 목적을 달성하기 위해 본 발명은, 심볼당 샘플수를 최소화 하도록 심볼 중앙점을

I_k,Q_k

와 심볼간의 천이지점인

I_k-1/2,Q_k-1/2

로 하여 계산하는 제1과정과, 종래 심볼 타이밍 계산 과정에 있어 곱셈과정을 제거한 후, 상기 제거된 곱셈과정을 대체하여 상대적으로 DSP나 디지털 회로로의 구현이 용이한 절대값을 통해 계산하는 제2과정으로 이루어지는, 보다 실제 제품 구현에 있어 효율적이며 검출 성능이 개선된 심볼동기 록 검출 장치 및 그 방법을 특징으로 한다. 이는 본 발명에 있어 종래 록 검출 방식인 곱셈과정을 통한 입력신호의 전력 계산이 아니라. 절대값 계산 과정과, 그 결과에 따른 비교과정을 통해 근사적인 진폭 계산을 이루어 전력 계산을 할 수 있도록 하는 록 검출 장치 및 그 방법의 제안에 의해 이루어질 수 있을 것이다.

도 1은 종래 일 실시 예에 따른 디지털수신기에 있어 심볼동기 록 검출 장치의 블록 구성도.

도 2는 본 발명에 따른 디지털수신기에 있어 심볼동기 록 검출 장치의 블록 구성도.

이하 본 발명의 바람직한 실시 예를 첨부한 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 부가된 참조 부호를 통해 본 발명을 설명함에 있어, 비록 다른 도면상에 표시된 참조 부호일 지라도 동일한 구성 요소를 나타내는 경우에는 동일한 참조부호를 사용하고 있음에 유의해야 한다.

또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2는 본 발명에 따른 디지털 수신기에 있어 심볼 동기 록 검출 장치의 블록 구성도를 도시한 도면이다.

상기 도 2를 참조하면, 본 발명에 따른 심볼 동기 록 검출기에 있어 혼합기40 및 위상천이기48, 그리고 전압제어발진기(VCO)45에 의해 중간주파수(IF)를 아날로그 방식으로 기저대역으로 일단 변환하고, 변환된 신호가 LPF(Low Pass Filter)50, 51을 통해 고주파 성분이 제거된 다음, A/D변환기로 구현되는 샘플러52, 53을 통해 I, Q 샘플이 획득되는 동작은 상기 도 1에 도시된 통상적인 심볼동기 록 검출 장치의 동작과 동일하게 수행된다.

본 발명에 따른 상기 도 1에 도시된 심볼동기 록 검출 장치는 먼저, 입력신호의 근사화된 진폭을 구하는 부분과, 심볼중앙지점에서의 진폭에서 천이지점의 진폭을 감하여 누적하는 부분, 누적된 결과를 임계값과 비교하는 부분으로 나뉘어 구성된다.

상기 도 2를 참조하여 이를 보다 상세히 살펴보면,

먼저, 근사화된 진폭을 구하는 부분은, 샘플되어 출력된 I, Q 채널의 입력신호에 대해 각각 절대값을 계산하는 절대값계산기54, 55를 구비하며, 상기 절대값 계산기54, 55에서 계산된 절대값의 크기는 절대값비교기56에서 그 크기가 비교된다. 그리고, 상기 절대값비교기56의 비교동작에 따른 비교결과를 통해, I, Q 양쪽암에 서로 다른 소정 이득을 주도록 하는 스위칭 회로 57, 58이 구비된다. 상기 이득은 통상 0.4로 정해지며, 이 값은 신호처리 방식에 있어 이미 공지 공용된 값이 된다. 그리고, 본 발명의 실시에 따라 디지털 수신기를 구현함에 있어 상대적으로 회로로서 구현이 용이한 0.5 값으로 상기 이득 값을 근사화 하더라도 본 발명의 실시는 이루어진다. 한편, 상기 절대값비교기56의 동작에 의해 샘플된 I 채널 신호의 절대값이 Q 채널 신호의 절대값 크기보다 큰 경우에는 상기 스위칭 회로57, 58은 1번단으로의 스위칭을 수행하고, Q 신호의 절대값이 I신호의 절대값보다 큰 경우에는 2번단으로의 스위칭을 수행한다. 이에 따라 근사화된 각각의 I,Q 채널 신호의 값이 출력되게 된다. 이의 동작을 수식으로 나타내면, 다음과 같다.

if

여기서,

X

; 진폭

다음으로, 심볼 중앙지점에서의 진폭에서 천이지점의 진폭을 감하여 누적하는 부분은, 상기 식 4)의 계산 결과에 의해 근사화된 I, Q 신호의 진폭을 덧셈기 60을 통해 더하고, 이 더해진 값을 지연기61을 통해 한 샘플(심볼주기의 반, 즉 T/2) 지연시킨다. 그리고 덧셈기62에서 상기 지연기61에서 한 샘플 지연된 값과 상기 지연기61을 통하지 않은, 즉 지연되지 않는 다음 샘플 값을 더한다. 이 더해진 값은 샘플러63에서 심볼당 한번의 주기, 즉 , T로 샘플링 된 후, 누적기64를 통해 누적된다. 상기 누적기64의 누적 동작은 일정 구간(M심볼 ; M은 자연수)동안 이루어미며, 이는 앞서 언급한 식 3)에 따른 계산 동작을 수행한다.

그리고, 누적된 결과를 임계값과 비교하는 부분은, 누적된 최종 결과 값

Z

를 샘플링 하는 샘플러65를 구비하며, 상기 샘플러65를 통해 샘플된 값은 구비된 비교기66을 통해 실험치에 의해 미리 정해진 임계값(t)과 비교된다. 상기 비교기66을 통한 비교결과에 따라 심볼 동기 록 검출 여부가 결정되며, 이는 누적된 결과

Z

가 임계값(t) 이상이면 심볼동기 록 검출이 이루어져 심볼동기가 이루어진 것으로 판단한다. 그렇지 않을 경우에는 심볼동기 록 검출에 실패한 것으로 판단하여 록 검출 동작을 재반복 수행하게 된다.

결론적으로, 본 발명은 종래 심볼동기 록 검출에 있어 사용되는 샘플된 I, Q 채널 신호의 자승 방식을, 각 I,Q 채널 신호 절대값의 비교에 따른 결과로서 근사화된 값을 도출하여 이를 통해 심볼동기 록 검출 여부를 판단하는 장치의 구성이 되는 것이다.

한편, 상술한 본 발명의 상세한 설명에서는 구체적인 실시 예를 통해 설명하였으나, 실시자 혹은 제조자의 의도에 따라 여러 가지 응용에 의한 동작 수행이 가능함은 당연하다 할 것이다. 따라서, 본 발명의 권리범위는 상술한 실시 예에 국한되어서는 안되며, 후술되는 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은 디지털 수신기의 심볼동기 록 검출 장치를 구현함에 있어, I, Q 채널 신호의 자승에 따라 발생되는 곱셈 계산에 따른 디지털 회로적인 디지털 수신기 구현의 복잡성 및 자승된 잡음의 영향에 따른 록 검출 오류문제를 해소하며, 심볼동기 록 여부를 판단하기 위하여 심볼의 1/4 지점과 3/4지점의 검출을 추가로 필요하도록 함에 따라 발생되는 추가적인 A/D변환 동작 없이도 심볼 동기 록을 검출할 수 있는 심볼 동기 록 검출 장치의 구현이 이루어지는 이점이 있다.

따라서, 본 발명은 디지털 수신기의 심볼 동기 록 검출 장치를 구현함에 있어 보다 간단하고 추가적인 A/D변환 동작 없이도 해당 동작을 수행하는 이점을 가진다.

Claims

디지털 수신기의 심볼 동기 록 검출 장치에 있어서,

I, Q 채널 입력신호 각각의 근사화된 진폭을 계산한 후 계산 결과를 출력하는 진폭계산부와,

심볼중앙지점에서 근사화된 진폭과 천이지점의 진폭을 감한 각각의 결과 값을 일정 심볼 구간동안 누적하는 누적부와,

상기 누적부에서 누적된 결과값을 소정 임계값과 비교하여 비교결과에 따라 심볼동기 록 검출 유무 신호를 출력하는 비교부를 구비하고 있음을 특징으로 하는 심볼 동기 록 검출 장치.
제1항에 있어서, 상기 진폭계산부는,

샘플되어 출력된 I, Q 채널 입력신호에 각각의 절대값을 계산하는 절대값계산기와,

상기 절대값 계산기에서 계산된 절대값의 크기를 비교하는 절대값비교기와,

상기 절대값비교기의 비교동작에 따른 비교결과를 통해, I, Q 양쪽 암에 서로 다른 소정 이득을 주는 스위칭을 수행하는 스위칭 회로로 이루어짐을 특징으로 하는 디지털 수신기의 심볼 동기 록 검출 장치.
제2항에 있어서, 상기 스위칭 회로는,

상기 절대값비교기의 동작에 의해 샘플된 I 채널 입력 신호의 절대값이 Q 채널 신호의 절대값 크기보다 큰 경우 Q 채널 입력신호로 상기 이득을 주며, Q 채널 신호의 절대값이 I 채널 입력 신호의 절대값 크기보다 큰 경우에는 I 채널 입력 신호로 상기 이득을 주는 스위칭을 수행함을 특징으로 하는 디지털 수신기의 심볼 동기 록 검출 장치.
제1항에 있어서, 상기 누적부는,

상기 진폭계산부에 의해 계산된 I,Q 채널 입력신호 각각의 근사화된 진폭 계산 결과를 더하는 제1덧셈기와,

상기 제1덧셈기에서 더해진 값을 한 샘플 지연하는 지연기와,

상기 지연기에서 지연된 값과 지연되지 않는 다음 샘플 값을 더하는 제2덧셈기와,

상기 제2덧셈기를 통해 더해진 값을 심볼당 소정 주기로 샘플링하는 샘플러와,

일정 심볼 구간동안 상기 샘플된 값을 누적하는 누적기로 이루어짐을 특징으로 하는 디지털 수신기의 심볼 동기 록 검출 장치.
제10항에 있어서, 상기 비교부는,

누적된 결과가 상기 임계값(t) 이상이면 심볼동기 록 검출이 이루어짐에 따른 소정 신호를 출력하고, 누적결과가 상기 임계값보다 적은 값으로 판단되면, 심볼동시 록 검출이 이루어지지 않았음에 다른 소정신호를 출력함을 특징으로 하는 디지털 수신기의 심볼동기 록 검출 장치.
디지털 수신기의 심볼동기 록 검출 방법에 있어서,

I, Q 채널 입력 신호에 있어 심볼 중앙지점에서의 근사화된 진폭과 천이지점에서의 근사화된 진폭을 일정 심볼 구간동안 각각 계산하는 제1과정과,

상기 제1과정에 따라 계산된 심볼 중앙지점에서의 근사화된 진폭으로부터 상기 천이지점에서의 근사화된 진폭을 감한 후, 감한 된 각각의 결과값을 상기 일정 심볼 구간만큼 누적하는 제2과정과,

상기 제2과정을 통해 누적된 결과값이 미리정해진 소정 임계값보다 큰 값으로 판단되면, 심볼 동기 록의 검출에 따른 해당 동작을 수행하는 제3과정으로 이루어짐을 특징으로 하는 디지털 수신기의 심볼 동기 록 검출 방법.
제12항에 있어서, 상기 제1과정은,

I, Q 채널 입력 신호 각각의 절대값을 구하는 과정과,

I채널 입력 신호의 절대값과 Q채널 입력 신호의 절대값의 크기를 비교하는 과정과,

상기 비교 과정에서, 상기 I채널 입력 신호의 절대 값이 더 큰 것으로 판단되면, Q채널 입력신호의 절대값에 소정 이득을 주어 상기 I채널 입력 신호의 절대값과 더하는 과정과,

상기 비교 과정에서, 상기 Q채널 입력 신호의 절대 값이 더 큰 것으로 판단되면, I채널 입력신호의 절대값에 소정 이득을 주어 상기 Q채널 입력 신호의 절대값과 더하는 과정을 통해 이루어짐을 특징으로 하는 디지털 수신기의 심볼동기 록 검출 방법.