KR20000020481A - Method of manufacturing package - Google Patents

Method of manufacturing package Download PDF

Info

Publication number
KR20000020481A
KR20000020481A KR1019980039094A KR19980039094A KR20000020481A KR 20000020481 A KR20000020481 A KR 20000020481A KR 1019980039094 A KR1019980039094 A KR 1019980039094A KR 19980039094 A KR19980039094 A KR 19980039094A KR 20000020481 A KR20000020481 A KR 20000020481A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
pad
wafer
film
Prior art date
Application number
KR1019980039094A
Other languages
Korean (ko)
Inventor
박창준
김재면
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980039094A priority Critical patent/KR20000020481A/en
Publication of KR20000020481A publication Critical patent/KR20000020481A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE: A method of manufacturing a package is provided to reduce the number of manufacturing steps by carrying out a sawing process following to a step of packaging the entire of a wafer. CONSTITUTION: On a wafer with a plurality of chips mounted, lead frames, which a position corresponding to a position of a pad is opened and the size is same as that of the wafer, are adhered. A photoresist is applied on the whole surface of the lead frames. The lead frames are patterned by etching the wafer as a desired pattern, and the photoresist on the patterned upper portion of the lead frames and the opened portion, thereby exposing the pad of semiconductor chip. The lead frames positioned both sides of the pad are plated with silver, and the pad and the lead frames are connected to each other by a metal wiring. The entire of the upper portion is coated with an insulated film, and applied with a photoresist film on the insulated film. The photoresist film and the insulated film are etched with a desired pattern, to expose each lead frame and to form a ball land. A tape is adhered on the whole upper portion and cut along a scribing line, thereby dividing the semiconductor chip.

Description

패키지 제조 방법Package manufacturing method

본 발명은 패키지 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a package.

반도체 기억 소자중 디램(DRAM)의 경우, 여러가지 형태의 플라스틱 패키지로 제작을 하고 있다.Among the semiconductor memory devices, DRAMs are manufactured in various types of plastic packages.

패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.An example of a package is a small outline J-lead (SOJ) type that is most commonly used, and a Zigzag Inline Package (ZIP) type that is used in a special case. There is a Thin Small Outline Package (TSOP) type that is configured to be suitable for a memory card.

이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.The manufacturing method of such a package is briefly described as follows.

먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.First, a sawing process of cutting a wafer along a scribing line is performed to separate the semiconductor chips into individual semiconductor chips, and then a die attach process of attaching the inner lead of the lead frame to each semiconductor chip is performed.

이후 일정온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.After curing for a predetermined time at a predetermined temperature, a wire bonding process for electrically connecting the pad of the semiconductor chip and the inner lead of the lead frame with a metal wire is electrically connected.

와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.After the wire bonding is finished, a molding process of molding a semiconductor chip using an encapsulant is performed. Only by molding the semiconductor chip in this way, can the semiconductor chip be protected from external thermal and mechanical shocks.

상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.After the molding process is completed, a plating process for plating the outer lead, a trimming process for cutting the dam bar supporting the outer lead, and a forming process for bending the outer lead into a predetermined shape to facilitate mounting on the substrate are performed. To prepare the package.

그런데, 상기한 바와 같은 종래의 패키지 제조 방법은, 웨이퍼를 개개의 반도체 칩을 분리하는 소잉 공정을 먼저 실시한 후, 패키징하기 위한 여러 후속 공정을 진행하도록 되어 있다.By the way, in the conventional package manufacturing method as described above, the sawing process of separating the individual semiconductor chips from the wafer is performed first, followed by various subsequent processes for packaging.

이로 인하여, 개개의 반도체 칩을 취급하여 여러 후속 공정을 진행해야 하는 관계로, 우선 공정이 너무 많고, 각 공정 단위로 반도체 칩을 이동해야 하므로 공정 시간도 많이 소요된다. 특히, 여러 공정을 거치다보니 취급 부주의로 인한 품질 불량이 우려되므로, 각 공정마다 품질 유지에 많은 시간이 소요된다.For this reason, since several subsequent processes are required to be handled by handling individual semiconductor chips, there are too many processes first, and process time is required because the semiconductor chips must be moved in each process unit. In particular, since the quality is a concern due to careless handling through a number of processes, each process takes a lot of time to maintain the quality.

또한, 개개의 반도체 칩에 리드 프레임을 부착해야 하기 때문에, 리드 프레임이 스트립(strip) 타입일 수밖에 없다. 스트립 타입의 리드 프레임에는 부수적인 부분이 너무 많아서, 낭비의 요인이 된다. 즉, 개개의 반도체 칩에 소요되는 리드 프레임들은 연속적으로 연결된 스트립 타입이므로, 하나의 반도체 칩에 사용되는 리드 프레임을 얻기 위해서는, 리드 프레임을 소정 크기로 절단해야 하는데, 이와 같이 절단되는 더미 리드나 사이드 레일 부분이 낭비의 요인이 된다.In addition, since the lead frame must be attached to each semiconductor chip, the lead frame is inevitably a strip type. The lead frame of the strip type has too many secondary parts, which is a waste. That is, since lead frames required for individual semiconductor chips are continuously connected strip types, in order to obtain a lead frame used for one semiconductor chip, the lead frame must be cut to a predetermined size. The rail part is a waste factor.

그리고, 몰딩 공정시, 각 반도체 칩별로 몰드 다이에 위치시킨 후, 봉지제를 게이트와 러너를 통해 플로우시켜 몰딩하게 되므로, 게이트나 러너 또는 기체 배출용인 벤트 포트 부분에 봉지제가 남게 되고, 이 봉지제도 낭비의 요인이 된다.In the molding process, since each semiconductor chip is placed in a mold die, the encapsulant is flowed through the gate and the runner to mold the encapsulant, so that the encapsulant remains in the gate, the runner, or the vent port portion for gas discharge. It is a factor of waste.

이러한 요인들로 인해서, 결과적으로 패키지의 제조 단가가 상승되는 문제점이 있었다.Due to these factors, there is a problem that the manufacturing cost of the package is raised as a result.

따라서, 본 발명은 상기와 같은 종래의 패키지 제조 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 소잉 공정을 먼저 실시하지 않고 웨이퍼 전체를 패키징화 한 다음, 소잉 공정을 진행하여, 공정 수를 줄이고 여러 낭비 요인을 제거할 수 있는 패키지 제조 방법을 제공하는데 목적이 있다.Therefore, the present invention has been made to solve the problems of the conventional package manufacturing method as described above, the entire wafer is packaged without first performing the sawing process, and then the sawing process to reduce the number of processes It is an object of the present invention to provide a method for manufacturing a package that can eliminate various waste factors.

도 1 내지 도 20은 본 발명의 실시예 1에 따른 패키지 제조 공정을 순차적으로 나타낸 단면도1 to 20 are cross-sectional views sequentially showing a package manufacturing process according to the first embodiment of the present invention

도 21 및 도 22는 본 발명의 실시예 2에 따른 패키지 제조 공정을 순차적으로 나타낸 단면도21 and 22 are cross-sectional views sequentially showing a package manufacturing process according to a second embodiment of the present invention

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

1 - 웨이퍼 2 - 반도체 칩1-wafer 2-semiconductor chip

3 - 접착제 4 - 리드 프레임3-Glue 4-Lead Frame

6,9 - 감광막 7 - 금속 와이어6,9-photoresist 7-metal wire

8 - 절연막 10 - 볼 랜드8-insulating film 10-ball land

11 - 스크라이빙 라인 20,60 - 테이프11-Scribing Line 20,60-Tape

40 - 봉지제 50 - 솔더 볼40-Encapsulant 50-Solder Balls

상기와 같은 목적을 달성하기 위한 본 발명에 따른 패키지 제조 방법은 다음과 같은 단계로 이루어진다.Package manufacturing method according to the present invention for achieving the above object consists of the following steps.

다수개의 반도체 칩이 탑재된 웨이퍼에, 각 반도체 칩의 패드가 위치한 부분과 대응되는 위치가 개구되고 웨이퍼와 동일 크기를 갖는 리드 프레임을 접착한다. 전체 상부에 감광막을 도포하고, 소정의 패턴대로 감광막을 식각하여 리드 프레임을 패터닝한 후, 패터닝된 리드 프레임 상부와 개구부내에 있는 감광막을 제거하여 반도체 칩의 패드를 노출시킨다. 패드 양측에 위치한 리드 프레임상에 은 도금을 한 다음, 금속 와이어로 패드와 리드 프레임을 연결한다. 전체 상부에 절연막을 코팅하고, 절연막 상부에 감광막을 도포한다. 소정의 패턴대로 감광막과 절연막을 식각하여 각 리드 프레임을 노출시켜 볼 랜드를 형성하고, 나머지 감광막을 제거한다. 전체 상부에 테이프를 부착하고, 테이프는 절단되지 않게 스크라이빙 라인을 따라 절단하여 개개의 반도체 칩으로 분리한다. 전체를 뒤집은 다음, 테이프를 당겨서 각 반도체 칩 사이를 벌린 다음, 그 사이와 웨이퍼 전체 상부에 봉지제를 도포한 후, 경화한다. 자외선을 조사하여 테이프의 접착력을 약화시킨 후, 테이프를 떼어내고, 볼 랜드에 주석/납 합금으로 도금한 다음, 볼 랜드에 솔더 볼을 부착한다. 반도체 칩 하부의 봉지제 밑면에 테이프를 부착하고, 개개의 반도체 칩으로 절단한다.On a wafer on which a plurality of semiconductor chips are mounted, a position corresponding to a portion where a pad of each semiconductor chip is located is opened and a lead frame having the same size as the wafer is bonded. After the photoresist is coated over the entire surface, the photoresist is etched in a predetermined pattern to pattern the lead frame, and then the pad of the semiconductor chip is exposed by removing the photoresist film in the upper part and the opening of the patterned lead frame. Silver plating on the lead frame located on both sides of the pad, and then connect the pad and the lead frame with a metal wire. An insulating film is coated on the whole, and a photosensitive film is coated on the insulating film. The photosensitive film and the insulating film are etched in a predetermined pattern to expose each lead frame to form a ball land, and the remaining photosensitive film is removed. The tape is attached to the entire top, and the tape is cut along the scribing line so as not to be cut and separated into individual semiconductor chips. After turning the whole upside down, the tape is pulled to separate each semiconductor chip, and then an encapsulant is applied therebetween and over the entire wafer, and then cured. After irradiating ultraviolet light to weaken the adhesive strength of the tape, the tape is peeled off, plated with a tin / lead alloy on the ball land, and then solder balls are attached to the ball land. A tape is attached to the bottom surface of the encapsulant under the semiconductor chip and cut into individual semiconductor chips.

상기된 본 발명의 구성에 의하면, 다수개의 반도체 칩이 탑재된 웨이퍼 상태로 여러 패키징 공정이 우선 실시되고, 최종적으로 소잉 공정이 실시되어 개개의 반도체 칩으로 분리되므로써, 불필요한 낭비적 요소가 없어지게 된다.According to the above-described configuration of the present invention, several packaging processes are first performed in a wafer state in which a plurality of semiconductor chips are mounted, and finally, a sawing process is performed to separate the individual semiconductor chips, thereby eliminating unnecessary wasteful elements. .

이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.

<실시예 1><Example 1>

도 1 내지 도 20은 본 발명의 실시예 1에 따른 패키지 제조 공정을 순차적을 나타낸 단면도이다.1 to 20 are cross-sectional views sequentially showing a package manufacturing process according to the first embodiment of the present invention.

먼저, 도 1에 도시된 바와 같이, 웨이퍼(1)에는 스크라이빙 라인(11)이 종횡 일정 간격으로 형성되어 있고, 각 스크라이빙 라인(11)내에 다수개의 반도체 칩(2)이 탑재되어 있다. 웨이퍼(1)와 동일한 크기를 갖는 리드 프레임(4)을 접착제(3)로 웨이퍼(1)의 상부에 접착하면 도 3과 같이 된다. 한편, 리드 프레임(4)과 접착제(3)에는, 각 반도체 칩(2)의 패드가 위치한 부분과 대응되는 부분이, 도 2에 도시된 바와 같이, 펀치(5)로 타격되어서, 개구부(31,41)가 형성된다. 즉, 각 개구부(31,41)를 통해 반도체 칩(2)의 패드가 노출된다. 도 4는 어느 한 반도체 칩(2)만을 나타낸 것이고, 이후에서는 도 4와 같이 한 반도체 칩(2)을 중심으로 제조 방법을 설명한다.First, as shown in FIG. 1, the scribing lines 11 are formed on the wafer 1 at vertical and horizontal intervals, and a plurality of semiconductor chips 2 are mounted in each scribing line 11. have. When the lead frame 4 having the same size as the wafer 1 is adhered to the upper portion of the wafer 1 with the adhesive 3, as shown in FIG. 3. On the other hand, in the lead frame 4 and the adhesive agent 3, the part corresponding to the part in which the pad of each semiconductor chip 2 is located is hit by the punch 5, as shown in FIG. , 41 is formed. That is, the pad of the semiconductor chip 2 is exposed through each of the openings 31 and 41. FIG. 4 shows only one semiconductor chip 2, and hereinafter, a manufacturing method will be described with reference to one semiconductor chip 2 as shown in FIG.

이어서, 도 5에 도시된 바와 같이, 전체 상부에 감광막(6)을 도포한 후, 마스크를 이용한 노광 공정을 통해서 도 6와 같이 리드 프레임(4)을 패터닝한다. 그런 다음, 남아 있는 감광막(6)을 제거하면 도 7과 같이 된다.Subsequently, as shown in FIG. 5, after the photoresist film 6 is applied to the entire upper portion, the lead frame 4 is patterned as shown in FIG. 6 through an exposure process using a mask. Then, the remaining photosensitive film 6 is removed as shown in FIG.

이어서, 도 8와 같이, 반도체 칩(2)의 패드와 리드 프레임(4)을 금속 와이어(7)로 전기적으로 연결한다. 그런 다음, 도 9와 같이, 전체 상부에 절연막(8)을 코팅하고, 절연막(8) 상부에 다시 감광막(9)을 도포하면, 도 10와 같이 된다.Subsequently, as shown in FIG. 8, the pad of the semiconductor chip 2 and the lead frame 4 are electrically connected with the metal wire 7. Then, as shown in FIG. 9, when the insulating film 8 is coated on the entire upper portion, and the photosensitive film 9 is applied again on the insulating film 8, the result is as shown in FIG. 10.

이어서, 패터닝된 리드 프레임(4)을 노출시키기 위해, 도 11과 같이, 마스크를 이용한 노광 공정을 통해서 감광막(9)과 절연막(8)을 제거한다. 노출된 리드 프레임(4) 부분이, 이후에 솔더 볼 부착을 위한 볼 랜드(10)가 된다. 그런 다음, 남아 있는 감광막(9)을 제거하면, 도 12와 같이 된다.Subsequently, in order to expose the patterned lead frame 4, the photosensitive film 9 and the insulating film 8 are removed through an exposure process using a mask as shown in FIG. 11. The exposed lead frame 4 portion then becomes a ball land 10 for solder ball attachment. Then, the remaining photosensitive film 9 is removed, as shown in FIG.

그리고, 도 13와 같이, 전체 상부에 테이프(20)를 부착한 후, 도 14에 도시된 바와 같이, 반도체 칩(2)이 상부에 위치하도록 전체를 뒤집어서 스크라이빙 라인(11)을 따라 소잉 블레이트(30)로 절단한다. 이때, 테이프(20)의 일부분도 절단되도록 한다.After attaching the tape 20 to the entire upper portion, as shown in FIG. 13, as shown in FIG. 14, the entire surface is turned upside down so that the semiconductor chip 2 is positioned at the upper side, and sawed along the scribing line 11. Cut into a blade (30). At this time, a portion of the tape 20 is also to be cut.

이어서, 도 15와 같이, 테이프(20)를 당겨서 각 반도체 칩(2) 사이를 벌린 다음, 각 반도체 칩(2) 사이와 전체 상부에 봉지제(40)를 도포하면 도 16와 같이 된다.Subsequently, as shown in FIG. 15, the tape 20 is pulled apart from each semiconductor chip 2, and then the encapsulant 40 is applied between the semiconductor chips 2 and the entire upper portion, as shown in FIG. 16.

그리고, 테이프(20)에 자외선을 조사하여, 테이프(20)의 접착력을 약화시킨 다음, 도 17과 같이 테이프(20)를 떼어낸다. 그런 다음, 도 18와 같이 전체를 다시 뒤집어서 볼 랜드(10)에 솔더 볼(50)을 부착한다.Then, the tape 20 is irradiated with ultraviolet rays to weaken the adhesive force of the tape 20, and then the tape 20 is removed as shown in FIG. Then, the solder ball 50 is attached to the ball land 10 by turning the whole upside down as shown in FIG. 18.

마지막으로, 도 19와 같이 각 반도체 칩(2) 사이에 도포된 봉지제(40)를 펀치(60)로 타격하여 절단하는 소잉 공정을 실시하면, 도 20에 도시된 패키지가 완성된다.Finally, as shown in FIG. 19, the sawing process of hitting and cutting the encapsulant 40 applied between the semiconductor chips 2 with a punch 60 is completed, and the package shown in FIG. 20 is completed.

<실시예 2><Example 2>

도 21 및 도 22는 본 발명의 실시예 2에 따른 패키지 제조 방법을 나타낸 단면도이다.21 and 22 are cross-sectional views showing a package manufacturing method according to a second embodiment of the present invention.

본 실시예 2는 리드 프레임(4)과 반도체 칩(2)의 패드를 실시예 1과 같이 금속 와이어로 연결하지 않고, 리드 프레임(4)를 직접 패드에 연결하는 방법을 나타낸 것이다.The second embodiment shows a method of directly connecting the lead frame 4 to the pads without connecting the pads of the lead frame 4 and the semiconductor chip 2 with the metal wires as in the first embodiment.

도 21 및 도 22에 도시된 바와 같이, 패드(21)는 반도체 칩(2)의 코팅막(13) 사이에 위치한다. 리드 프레임(4)에는 3층 구조의 도금막(70)이 부착되어서, 접착제(3)로 반도체 칩(2)의 상부에 부착된다. 도금막(70)은 상부로부터 순차적으로 구리막(71)과 니켈막(72) 및 은막(73)으로 구성된다.As shown in FIGS. 21 and 22, the pads 21 are positioned between the coating films 13 of the semiconductor chips 2. A plated film 70 having a three-layer structure is attached to the lead frame 4, and is attached to the upper portion of the semiconductor chip 2 with an adhesive 3. The plating film 70 is composed of a copper film 71, a nickel film 72, and a silver film 73 sequentially from the top.

이상에서 설명한 바와 같이 본 발명에 의하면, 다수개의 반도체 칩이 탑재된 웨이퍼 상태하에서 여러 패키징 공정이 진행되고, 최종적으로 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉 공정을 하게 되므로써, 우선 공정 수가 줄어들게 된다.As described above, according to the present invention, various packaging processes are carried out under a wafer in which a plurality of semiconductor chips are mounted, and a sawing process of finally separating the wafers into individual semiconductor chips reduces the number of processes.

또한, 리드 프레임이 종래와 같이 스트립 타입이 아니라 웨이퍼 크기인 평판 타입이므로, 낭비되는 부분이 거의 없어지게 된다. 그리고, 몰딩시에도, 봉지제가 전체 웨이퍼를 일시에 몰딩하게 되므로, 봉지제의 낭비도 없어지게 된다. 결과적으로, 패키지 제조 단가가 절감된다.In addition, since the lead frame is not a strip type but a flat plate type having a wafer size as in the prior art, a waste part is almost eliminated. In addition, at the time of molding, since the encapsulant molds the entire wafer at one time, waste of the encapsulant is also eliminated. As a result, the package manufacturing cost is reduced.

이상에서는 본 발명에 의한 패키지 제조 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above has been shown and described with respect to a preferred embodiment for carrying out a method of manufacturing a package according to the present invention, the present invention is not limited to the above embodiment, without departing from the gist of the invention claimed in the claims below Various modifications can be made by those skilled in the art to which the present invention pertains.

Claims (4)

다수개의 반도체 칩이 탑재된 웨이퍼의 상부에, 상기 반도체 칩의 패드가 노출되는 개구부가 형성되고 웨이퍼 크기와 동일한 리드 프레임을 접착하는 단계;Attaching a lead frame having an opening through which a pad of the semiconductor chip is exposed and a lead frame having a size equal to a wafer, on an upper portion of a wafer on which a plurality of semiconductor chips are mounted; 전체 상부에 감광막을 도포하고, 소정의 패턴대로 노광하여 상기 리드 프레임을 패터닝하는 단계;Applying a photoresist film over the entire upper surface and patterning the lead frame by exposing it according to a predetermined pattern; 상기 패터닝된 리드 프레임과 반도체 칩의 패드를 전기적으로 연결하는 단계;Electrically connecting the patterned lead frame and a pad of a semiconductor chip; 전체 상부에 절연막과 감광막을 순차적으로 도포하고, 상기 패터닝된 리드 프레임이 노출되도록 절연막과 감광막을 제거하여 볼 랜드를 형성하는 단계;Sequentially applying an insulating film and a photoresist film over the whole, and removing the insulating film and the photoresist film so as to expose the patterned lead frame to form a ball land; 전체 상부에 테이프를 부착하고, 각 반도체 칩을 개개로 절단하는 단계;Attaching a tape to the entire upper portion, and cutting each semiconductor chip individually; 전체를 뒤집어서 상기 각 반도체 칩 사이 부분과 전체 상부에 봉지제를 도포하여 몰딩하는 단계;Inverting the whole and applying and molding an encapsulant to a portion between the semiconductor chips and the entire upper portion; 상기 테이프를 떼어내서 볼 랜드를 노출시키고, 상기 볼 랜드에 솔더 볼을 부착하는 단계; 및Removing the tape to expose the ball lands and attaching solder balls to the ball lands; And 상기 각 반도체 칩 사이 부분에 있는 봉지제를 절단하여, 개개의 반도체 칩으로 분리하는 소잉 단계를 포함하는 것을 특징으로 하는 패키지 제조 방법.And a sawing step of cutting the encapsulant in each of the semiconductor chips and separating the encapsulant into individual semiconductor chips. 제 1 항에 있어서, 상기 리드 프레임과 반도체 칩의 패드는 금속 와이어로 연결하는 것을 특징으로 하는 패키지 제조 방법.The method of claim 1, wherein the lead frame and the pad of the semiconductor chip are connected by metal wires. 제 1 항에 있어서, 상기 리드 프레임의 밑면에 도금막을 코팅하고, 상기 도금막을 반도체 칩의 패드에 직접 연결하는 것을 특징으로 하는 패키지 제조 방법.The method of claim 1, wherein a plating film is coated on a bottom surface of the lead frame, and the plating film is directly connected to a pad of a semiconductor chip. 제 3 항에 있어서, 상기 도금막은 구리와 니켈 및 은 재질의 3층 구조로 형성하는 것을 특징으로 하는 패키지 제조 방법.4. The method of claim 3, wherein the plated film is formed in a three-layer structure made of copper, nickel, and silver.
KR1019980039094A 1998-09-21 1998-09-21 Method of manufacturing package KR20000020481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039094A KR20000020481A (en) 1998-09-21 1998-09-21 Method of manufacturing package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039094A KR20000020481A (en) 1998-09-21 1998-09-21 Method of manufacturing package

Publications (1)

Publication Number Publication Date
KR20000020481A true KR20000020481A (en) 2000-04-15

Family

ID=19551386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039094A KR20000020481A (en) 1998-09-21 1998-09-21 Method of manufacturing package

Country Status (1)

Country Link
KR (1) KR20000020481A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955642B1 (en) * 2008-05-14 2010-05-06 앰코 테크놀로지 코리아 주식회사 Method for molding semiconductor package
KR100973289B1 (en) * 2005-02-22 2010-07-30 삼성테크윈 주식회사 Fabrication method of semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973289B1 (en) * 2005-02-22 2010-07-30 삼성테크윈 주식회사 Fabrication method of semiconductor package
KR100955642B1 (en) * 2008-05-14 2010-05-06 앰코 테크놀로지 코리아 주식회사 Method for molding semiconductor package

Similar Documents

Publication Publication Date Title
US7247526B1 (en) Process for fabricating an integrated circuit package
US7795715B2 (en) Leadframe based flash memory cards
US7335529B2 (en) Manufacturing method of a semiconductor device utilizing a flexible adhesive tape
US5356838A (en) Manufacturing method of a semiconductor device
US6635957B2 (en) Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7863757B2 (en) Methods and systems for packaging integrated circuits
KR100265563B1 (en) Ball grid array package and fabricating method thereof
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
CN102265394B (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
US7595225B1 (en) Leadless plastic chip carrier with contact standoff
US20060154403A1 (en) Thin array plastic package without die attach pad and process for fabricating the same
US20030045032A1 (en) Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device
KR20020051934A (en) Ball grid substrate for lead-on-chip semiconductor package
US5250470A (en) Method for manufacturing a semiconductor device with corrosion resistant leads
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
CN111199924B (en) Semiconductor packaging structure and manufacturing method thereof
JPH10247715A (en) Semiconductor device and its manufacturing method
KR20000020481A (en) Method of manufacturing package
US20020048851A1 (en) Process for making a semiconductor package
EP0438742B1 (en) Method of fabricating a semiconductor device of thin package type
JP2006049694A (en) Dual gauge lead frame
KR100587033B1 (en) method of fabricating chip size package
KR100333386B1 (en) chip scale package
KR20010004610A (en) transfer molded chip size package and method of fabricating the same
KR100357209B1 (en) method for testing semiconductor packages in strip unit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination